JP2021500747A - 窒化ホウ素合金中間層を有する高電子移動度トランジスタ及び製造方法 - Google Patents

窒化ホウ素合金中間層を有する高電子移動度トランジスタ及び製造方法 Download PDF

Info

Publication number
JP2021500747A
JP2021500747A JP2020522042A JP2020522042A JP2021500747A JP 2021500747 A JP2021500747 A JP 2021500747A JP 2020522042 A JP2020522042 A JP 2020522042A JP 2020522042 A JP2020522042 A JP 2020522042A JP 2021500747 A JP2021500747 A JP 2021500747A
Authority
JP
Japan
Prior art keywords
group iii
iii nitride
intermediate layer
layer
boron
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020522042A
Other languages
English (en)
Other versions
JP7024073B2 (ja
Inventor
シアオハン・リ
Original Assignee
キング・アブドゥッラー・ユニバーシティ・オブ・サイエンス・アンド・テクノロジー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キング・アブドゥッラー・ユニバーシティ・オブ・サイエンス・アンド・テクノロジー filed Critical キング・アブドゥッラー・ユニバーシティ・オブ・サイエンス・アンド・テクノロジー
Publication of JP2021500747A publication Critical patent/JP2021500747A/ja
Application granted granted Critical
Publication of JP7024073B2 publication Critical patent/JP7024073B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/778Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/2003Nitride compounds

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

半導体デバイスは、III族窒化物バッファ層及びIII族窒化物障壁層を含む。窒化ホウ素合金中間層がIII族窒化物バッファ層とIII族窒化物障壁層との間に挿入される。III族窒化物バッファ層の一部は、窒化ホウ素合金中間層に隣接するIII族窒化物バッファ層の側にある二次元電子ガス(2DEG)チャネルを含む。

Description

本願は、2017年10月19日に出願された「BORON−CONTAINED−NITRIDE−BASED INTERLAYER IN AlGaN/GaN HETEROSTRUCTURE FOR POWER ELECTRONICS」という名称の米国仮特許出願第62/574,301号、及び、2018年8月8日に出願された「HIGH ELECTRON MOBILITY TRANSISTOR HAVING A BORON NITRIDE ALLOY INTERLAYER AND METHOD OF PRODUCTION」という名称の米国仮特許出願第62/716,012号の優先権を主張し、その開示は、参照によりその全体が本明細書に組み入れられる。
開示される主題の実施形態は、概して、障壁層とバッファ層との間に挿入された窒化ホウ素合金中間層を有する高電子移動度トランジスタ、及び、製造方法に関する。
窒化ガリウム(GaN−)ベースの半導体は通常、それらの大きいバンドギャップ(GaNの3.4eVから窒化アルミニウム(AlN)の6.2eV)及び高降伏電界(〜3×10−6V/cm)のために高出力エレクトロニクスに使用される。さらに、その強い分極電界(自発分極及び圧電分極)により、GaNベースのヘテロ接合は、ヘテロ接合の界面で1×1013cm−2を超える高いシート電荷密度を生成することができる。従って、GaNバッファ層に形成された窒化アルミニウムガリウム(AlGaN)障壁層のヘテロ接合を有し、層間に任意選択の窒化アルミニウムの薄層を有する高電子移動度トランジスタ(HEMT)が、従来使用されている。より良いデバイス性能を達成するために、そのような構造を最適化するために多くの努力がなされている。特に、高い電子移動度を備えた高濃度の二次元電子ガス(2DEG)は、このようなデバイス用途に期待される。
窒化アルミニウムガリウム/窒化ガリウムヘテロ接合を含む従来の高電子移動度トランジスタでは、窒化アルミニウムガリウムの障壁層のAlモル分率を増やすと、二次元電子ガス濃度が増加するが、合金散乱効果によって電子移動度が低下する。さらに、窒化アルミニウムガリウム層のAl含有量が高いほど、窒化アルミニウムガリウム層と窒化ガリウム層との間の格子不整合が大きくなり、これが、ヘテロ接合の界面品質を低下させる。
従って、合金の散乱効果によって引き起こされる電子移動度の低下を最小限に抑えながら、二次元電子ガス濃度を高め、バッファ層と障壁層との間の大きな格子不整合に悩まされない高電子移動度トランジスタを提供することが望ましい。
一実施形態によれば、半導体デバイスが提供される。半導体デバイスは、III族窒化物バッファ層、III族窒化物障壁層、及び、III族窒化物バッファ層とIII族窒化物障壁層との間に挿入された窒化ホウ素合金中間層を備える。III族窒化物バッファ層の一部は、窒化ホウ素合金中間層に隣接するIII族窒化物バッファ層の側にある二次元電子ガス(2DEG)チャネルを含む。
一実施形態によれば、半導体デバイスを形成する方法が提供される。III族窒化物バッファ層が形成される。第1の中間層がIII族窒化物バッファ層に形成される。第2の中間層がIII族窒化物中間層上に形成される。第1の中間層は、III族窒化物中間層及び窒化ホウ素合金中間層の一方であり、第2の中間層は、III族窒化物中間層及び窒化ホウ素合金中間層の他方である。III族窒化物障壁層が第2の中間層に形成される。III族窒化物バッファ層の一部は、第1の中間層に隣接する二次元電子ガス(2DEG)チャネルを含む。
一実施形態によれば、半導体デバイスが提供される。半導体デバイスは、III族窒化物バッファ層、III族窒化物バッファ層に配置された第1の中間層、III族窒化物中間層に配置された第2の中間層、及び、窒化ホウ素合金中間層に配置されたIII族窒化物障壁層を備える。第1の中間層は、III族窒化物中間層及び窒化ホウ素合金中間層の一方であり、第2の中間層は、III族窒化物中間層及び窒化ホウ素合金中間層の他方である。III族窒化物バッファ層の一部は、III族窒化物中間層に隣接するIII族窒化物バッファ層の側にある二次元電子ガス(2DEG)チャネルを含む。
本明細書に組み込まれ、その一部を構成する添付の図面は、1つ以上の実施形態を示し、詳細な説明と共にこれらの実施形態を説明する。
実施形態による半導体デバイスのブロック図である。 実施形態による半導体デバイスを形成する方法のフローチャートである。 実施形態による半導体デバイスのブロック図である。 実施形態による半導体デバイスを形成する方法のフローチャートである。 実施形態による高電子移動度トランジスタの二次元電子ガス(2DEG)濃度及びバンド構造のグラフである。 実施形態による高電子移動度トランジスタの二次元電子ガス(2DEG)濃度及びバンド構造のグラフである。 実施形態による、障壁層の厚さの関数としての二次元電子ガスピーク濃度のグラフである。 実施形態による高電子移動度トランジスタのバンド構造のグラフである。
例示的な実施形態の以下の説明は、添付の図面を参照する。異なる図面の同じ参照番号は、同じ又は類似の要素を識別する。以下の詳細な説明は、本発明を限定するものではない。代わりに、本発明の範囲は、添付の特許請求の範囲によって定義される。以下の実施形態は、簡単にするために、高電子移動度トランジスタの用語及び構造に関して説明される。
本明細書を通して「一実施形態」又は「実施形態」への言及は、実施形態に関連して説明される特定の特徴、構造又は特性が、開示される主題の少なくとも1つの実施形態に含まれることを意味する。従って、本明細書の全体にわたる様々な場所での「一実施形態では」又は「実施形態では」という句の出現は、必ずしも同じ実施形態を指しているわけではない。さらに、特定の特徴、構造又は特性は、1つ以上の実施形態において任意の適切な方法で組み合わせることができる。
図1は、実施形態による半導体デバイスのブロック図である。半導体デバイス100は、III族窒化物バッファ層105、III族窒化物障壁層115、及び、III族窒化物バッファ層105とIII族窒化物障壁層115との間に挿入された窒化ホウ素合金中間層110を備える。III族窒化物バッファ層105の一部は、窒化ホウ素合金中間層110に隣接するIII族窒化物バッファ層105の側にある二次元電子ガス(2DEG)チャネル107を含む。図示の実施形態では、2DEGチャネル107は、介在層なしで窒化ホウ素合金中間層110に隣接している。当業者は、2DEGにおいて、III族窒化物バッファ層105を越えて、窒化ホウ素合金中間層110及び/又はIII族窒化物障壁層115に延びることができることを理解するであろう。半導体デバイス100はまた、III族窒化物障壁層115に配置されたIII族窒化物キャップ層120を含むことができる。キャップ層は不要であるが、デバイス全体の性能を向上することを認識すべきである。
理解されるように、半導体デバイス100は、高電子移動度トランジスタである。従って、III族窒化物障壁層115の伝導帯の最小値は、III族窒化物バッファ層105の伝導帯の最小値より大きくなければならない。さらに、窒化ホウ素合金中間層110の伝導帯の最小値は、III族窒化物バッファ層105の伝導帯の最小値より大きくなければならない。さらに、III族窒化物バッファ層115とIII族窒化物バッファ層105との間に分極差がなければならず、その結果、III族窒化物バッファ層105及びIII族窒化物障壁層115がヘテロ接合を形成すると、III族窒化物バッファ層105の上部に2DEGチャネルが形成される。さらに、窒化ホウ素合金中間層110とバッファ層105との間に分極差がなければならず、窒化ホウ素合金中間層110及び障壁層115がヘテロ接合を形成すると、III族窒化物バッファ層105の上部に2DEGチャネルが形成される。さらに、窒化ホウ素合金中間層110とIII族窒化物バッファ層105との間に分極差がなければならず、その結果、窒化ホウ素合金中間層110及びIII族窒化物バッファ層105がヘテロ接合を形成すると、III族窒化物バッファ層105の上部に2DEGチャネルが形成される。
一実施形態では、バッファ層105は、窒化ガリウム(GaN)バッファ層であり得、窒化ホウ素合金中間層110は、窒化ホウ素アルミニウム(BAlN)中間層であり得、障壁層115は、窒化アルミニウムガリウム(AlGaN)障壁層であり得、キャップ層120は、窒化ガリウム(GaN)キャップ層であり得る。さらに、窒化ガリウムバッファ層105は、例えば、3μmの厚さとすることができる。窒化ホウ素合金中間層110は、例えば、B0.14Al0.86N中間層などの1〜2nm厚の窒化ホウ素アルミニウム中間層であり得る。他の実施形態では、窒化ホウ素合金中間層は、0.1〜10nmの範囲の厚さを有することができる。ホウ素の割合は、14%である必要はなく、0.1%から100%の間の任意の値にすることができる。他の実施形態では、窒化ホウ素合金中間層110は、ホウ素、ガリウム及び窒素、ホウ素、インジウム及び窒素、ホウ素、アルミニウム、ガリウム及び窒素、ホウ素、インジウム、ガリウム及び窒素、ホウ素、アルミニウム、インジウム及び窒素、並びに、ホウ素、アルミニウム、ガリウム、インジウム及び窒素のうちの1つを含むことができる。
窒化アルミニウムガリウム障壁層115は、例えば、15から60nmの間の厚さとすることができ、例えば、Al0.3Ga0.7N又は傾斜組成材料を含むことができる。キャップ層120は、例えば、2nmの厚さの窒化ガリウム層であり得る。図1から理解されるように、各層は、介在層なしに、別の層に直接隣接しており、別の層と物理的に隣接している。
III族窒化物バッファ層105、窒化ホウ素合金中間層110、III族窒化物障壁層115、及び、III族窒化物キャップ層120は、上で論じたもの以外の他のIII族窒化物合金を含み得ることが認識される。例えば、III族窒化物バッファ層105は、窒化ガリウム(GaN)を含むことができ、窒化ホウ素合金中間層110は、B0.14Al0.86Nを含むことができ、III族窒化物障壁層115は、Al0.30Ga0.70Nを含むことができる。別の例では、III族窒化物バッファ層105は、窒化ガリウム(GaN)を含むことができ、窒化ホウ素合金中間層110は、B0.13Al0.87Nを含むことができ、III族窒化物障壁層115は、窒化アルミニウム(AlN)を含むことができる。さらなる例では、III族窒化物バッファ層105は、In0.15Ga0.85Nを含むことができ、窒化ホウ素合金中間層110は、B0.15Al0.85Nを含むことができ、III族窒化物障壁層115は、窒化ガリウム(GaN)を含むことができる。これらは単なる例であり、限定的なものと見なされるべきではない。
図2は、実施形態による図1の半導体デバイス100を形成する方法のフローチャートである。最初に、III族窒化物バッファ層105が基板(図示せず)に形成される(ステップ205)。次に、窒化ホウ素合金中間層110が、III族窒化物バッファ層105に形成される(ステップ210)。III族窒化物障壁層115が、窒化ホウ素合金中間層110に形成される(ステップ215)。最後に、III族窒化物キャップ層120が、III族窒化物障壁層115に形成される(ステップ220)。III族窒化物バッファ層105の一部は、窒化ホウ素合金中間層110に隣接するIII族窒化物バッファ層105の側に二次元ガス(2DEG)チャネル107を含む。
図2の方法は、例えば、有機金属化学気相堆積(MOCVD)及び分子線エピタキシー(MBE)などの任意の適切な技術を使用して実行することができる。窒化ホウ素アルミニウム中間層の高い結晶化度及びヘテロ接合を生成するために使用できる成長条件の詳細は、X. Li et al., “100−nm thick single−phase wurtzite BAlN films with boron contents over 10%,” Phys. Status Solidi B 254 (8), 1600699 (2017)、及び、H. Sun et al., “Band alignment of B0.14Al0.86N / Al0.7Ga0.3N heterojunction,” Appl. Phys. Lett. 111 (12), 122106 (2017)に見ることができる。
図3は、実施形態による半導体デバイスのブロック図である。半導体デバイス100とは異なり、半導体デバイス300は、少なくとも2つの中間層を含む。具体的には、III族窒化物中間層310が、III族窒化物バッファ層305に配置され、窒化ホウ素合金中間層315が、III族窒化物中間層310に配置される。III族窒化物障壁層320が、窒化ホウ素合金中間層315に配置される。III族窒化物バッファ層305の一部は、III族窒化物中間層310に隣接する2DEGチャネル307を含む。当業者は、2DEGチャネルにおいて、III族窒化物バッファ層305を越えて、III族窒化物中間層310、窒化ホウ素合金中間層315、及び/又は、III族窒化物障壁層320に延びることができることを理解するであろう。半導体デバイス300はまた、窒化物障壁層320に配置されたIII族窒化物キャップ層325を含むことができる。
図3は、III族窒化物中間層310がIII族窒化物バッファ層305に直接隣接し、窒化ホウ素合金中間層315がIII族窒化物障壁層320に直接隣接していることを示しているが、デバイスにおけるこれらの中間層の順序は、窒化ホウ素合金中間層315がIII族窒化物バッファ層305に直接隣接し、III族窒化物中間層310がIII族窒化物障壁層320に直接隣接するように、逆にされ得る。III族窒化物バッファ層305及びIII族窒化物障壁層320に対するIII族窒化物中間層310及び窒化ホウ素合金中間層315の配置は、III族窒化物バッファ層305及びIII族障壁層320の組成並びにデバイスの意図された用途に依存する。
理解されるように、半導体デバイス300は、高電子移動度トランジスタである。従って、III族窒化物障壁層320の伝導帯の最小値は、III族窒化物バッファ層305の伝導帯の最小値より大きくなければならない。さらに、III族窒化物中間層310及び窒化ホウ素合金中間層315の両方の伝導帯の最小値は、III族窒化物バッファ層305の伝導帯の最小値より大きくなければならない。さらに、III族窒化物バッファ層305(又は、窒化ホウ素合金中間層315)及びIII族窒化物障壁層320がヘテロ接合を形成するとき、2DEGチャネルがIII族窒化物バッファ層305の上部に形成されるように、III族窒化物障壁層320(又は、窒化ホウ素中間層がIII族窒化物バッファ層305に直接隣接している場合、窒化ホウ素合金中間層315)とIII族窒化物バッファ層305との間に分極差がなければならない。
一実施形態では、III族窒化物バッファ層305は、窒化ガリウム(GaN)バッファ層であり得、III族窒化物中間層310は、窒化アルミニウム中間層であり得、窒化ホウ素合金中間層315は、窒化ホウ素アルミニウム中間層であり得、III族窒化物障壁層320は、窒化アルミニウムガリウム(AlGaN)障壁層であり得、キャップ層325は、窒化ガリウム(GaN)キャップ層であり得る。さらに、窒化ガリウムバッファ層305は、例えば、3μmの厚さとすることができる。窒化アルミニウム中間層310は、例えば、0.5〜1nmの厚さとすることができる。他の実施形態では、III族窒化物中間層310は、窒化ホウ素合金中間層であり得る。
窒化ホウ素合金中間層315は、例えば、B0.14Al0.86N中間層などの0.5〜1nm厚の窒化ホウ素アルミニウム中間層であり得る。III族窒化物中間層310及び窒化ホウ素合金中間層315が、それぞれ0.1から10nmの間で変化する厚さを有することができることを認識すべきである。さらに、他の実施形態では、窒化ホウ素合金中間層315は、ホウ素、ガリウム及び窒素、ホウ素、インジウム及び窒素、ホウ素、アルミニウム、ガリウム及び窒素、ホウ素、インジウム、ガリウム及び窒素、ホウ素、アルミニウム、インジウム及び窒素、並びに、ホウ素、アルミニウム、ガリウム、インジウム及び窒素のうちの1つを含むことができる。
窒化アルミニウムガリウム障壁層320は、例えば、5〜60nmの厚さとすることができ、例えば、Al0.3Ga0.7Nを含むことができる。窒化ガリウムキャップ層325は、例えば、2nmの厚さとすることができる。図3から理解されるように、各層は、介在層なしに、別の層に直接隣接し、別の層と物理的に隣接している。
III族窒化物バッファ層305、III族窒化物障壁層320、及び、III族窒化物キャップ層325は、上述したもの以外の他のタイプのIII族窒化物を含むことができることが認識される。半導体デバイス300の他の層構成の例は、半導体デバイス100に関して上で論じたものと同様であり得る。
図4は、実施形態による図3の半導体デバイス300を形成する方法のフローチャートである。最初に、III族窒化物バッファ層305が基板(図示せず)に形成される(ステップ405)。第1の中間層310又は315がIII族窒化物バッファ層305に形成され(ステップ410)、次に、第2の中間層310又は315が、III族窒化物中間層310に形成される(ステップ415)。第1の中間層は、III族窒化物中間層及び窒化ホウ素合金中間層のうちの1つであり、第2の中間層は、III族窒化物中間層及び窒化ホウ素合金中間層のうちの1つである。III族窒化物障壁層320が、第2の中間層310又は315に形成される(ステップ420)。最後に、III族窒化物キャップ層325がIII族窒化物障壁層320に形成される(ステップ425)。III族窒化物バッファ層305の一部は、第1のIII族窒化物中間層310又は315に隣接する2DEGチャネル307を含む。図4の方法は、例えば、有機金属化学気相堆積(MOCVD)及び分子線エピタキシー(MBE)などの任意の適切な技術を使用して実行することができる。
開示された中間層の有効性を評価するために、いくつかの異なる中間層を比較するシミュレーションを行った。シミュレーションのセットアップでは、半導体には、窒化ガリウムバッファ層、窒化アルミニウムガリウム障壁層、及び、窒化ガリウムキャップ層が含まれる。さらに、Al0.3Ga0.7N障壁層の厚さは、最初は25nmに固定された。ショットキーゲートに使用される仕事関数は、W=5.1eVで、障壁の高さは、eΦ=0.84eVになる。
様々な層間構造の下でこのデバイス構成に基づいた窒化アルミニウムガリウム障壁層内の計算された二次元電子ガス濃度を以下の表に示す。以下の表では、ホウ素を含むすべての中間層に14%のホウ素含有量が含まれている。しかしながら、ホウ素含有量は、0.1%から100%の間で変動する可能性がある。GaNがバッファ層として使用される。
上の表の「中間層なしの1nm」と「中間層なしの2nm」の2つのケースは、中間層なしに、窒化アルミニウムガリウム障壁層及び窒化ガリウムバッファ層のみを含むデバイスを指すことが認識されるべきである。
上の表からわかるように、1nmのAlN、0.5nmのBAlN/0.5nmのAlN、2nmのAlN、1nmのBAlN/1nmのAlNを有する中間層は、AlGaN障壁層への二次元電子ガスのリークが最も低く(ゼロパーセント)、1nmのBAlN/1nmのAlNは、最高の二次元電子ガス密度を有する。
図5A及び図5Bは、Al0.3Ga0.7N障壁層内の二次元電子ガス濃度と、上記の表にリストされたデバイス構造のバンド構造を示す。図示したように、二次元電子ガス濃度の増加は、1nmのAlNの代わりに1nmのB0.14Al0.86Nを中間層として使用することによって達成することができる。さらに、2nmのAlNの中間層を2nmのB0.14Al0.86Nの中間層で置き換えることにより、二次元電子ガス濃度の増加を達成することができる。さらに、バンド構造に基づいて、窒化ホウ素アルミニウム中間層は、電子がAl0.3Ga0.7Nの障壁層に浸透するための障壁高さを増加させ、従って、窒化ガリウムバッファ層に形成されたチャネル層での二次元電子ガスの閉じ込めを改善する。中間層の窒化ホウ素アルミニウム合金は、格子無秩序を有し、これは、合金散乱を引き起こし、高電子移動度トランジスタの移動度を低下させる。これは、例えば、B0.14Al0.86N/AlNの層間ヘテロ接合を中間層として使用して、高い二次元電子ガス濃度を維持しながら合金散乱を低減することで対処することができる。
Al0.3Ga0.7N障壁層の厚さは、最適な二次元電子ガス濃度を実現するために最適化する必要がある。従って、中間層として2nmのB0.14Al0.86N及び1nmのB0.14Al0.86N/1nmのAlNを使用しながら、Al0.3Ga0.7N障壁層の厚さを15〜60nmに変更した。その結果が図6に示される。図示されるように、2nmのB0.14Al0.86Nの中間層を備えた半導体デバイスは、二次元電子ガス密度の点で、1nmのB0.14Al0.86N/1nmのAlNの中間層を備えた半導体デバイスより常に良好に機能する。さらに、Al0.3Ga0.7Nの障壁厚さが35nmのときに最高の二次元電子ガスが得られ、これは、2nmの窒化ホウ素アルミニウムの中間層を1つ使用するか、1nmのBAlN/1nmにAlNの中間層を使用するかに関係なく、どちらの場合も同じである。窒化アルミニウムガリウム障壁層のアルミニウム含有量が増加すると、障壁層の最適な厚さが増加し、その逆も同様であることが認識されるべきである。
図7は、2nmのB0.14Al0.86Nの中間層と1nmのB0.14Al0.86N/1nmのAlNの中間層を使用したバンド構造を示す。どちらの場合も、AlGaN障壁層は、35nmの固定された障壁の厚さを有する。図7に示すように、AlGaNの障壁層とその中間層との界面には強いバンド曲がりがあり、それは、窒化ガリウムバッファ層の上部に高い二次元電子ガス濃度を生成する。高電子移動度トランジスタの移動度を損なう可能性がある合金散乱効果のため、35nmのAl0.3Ga0.7Nの障壁層、及び、中間層としての1nmのB0.14Al0.86N/1nmのAlNを有する半導体デバイスは、高出力エレクトロニクスに最適である。
上記の議論において、窒化ホウ素合金中間層は、少なくとも0.1%のホウ素を含み、これが、意図的にホウ素を含むことを示し、デバイスの形成中に生じる不純物又は汚染物質としてホウ素が接触層の一部ではないことが理解されるべきである。同様に、アルミニウム、ガリウム又はインジウムを含む層に対する上記の全ての参照は、0.1%のアルミニウム、ガリウム又はインジウムを含む層として理解されるべきであり、これが、アルミニウム、ガリウム又はインジウムの意図的な包含であることを示し、アルミニウム、ガリウム、又はインジウムが、デバイスの形成中に発生する不純物又は汚染物質として層の一部ではないことを示すものであると理解されるべきである。
高電子移動度トランジスタに関連して例示的な実施形態を説明してきたが、開示された中間層は、他のタイプのトランジスタで使用することができる。
開示された実施形態は、高電子移動度トランジスタ及び製造方法を提供する。この詳細な説明が、本発明を限定することを意図していないことが理解されるべきである。それどころか、例示的な実施形態は、添付の特許請求の範囲によって定義される本発明の精神及び範囲に含まれる代替物、修正物及び等価物をカバーすることを意図している。さらに、例示的な実施形態の詳細な説明では、特許請求の範囲に記載される発明の包括的な理解を提供するために、多数の特定の詳細が述べられている。しかしながら、当業者は、そのような特定の詳細なしに様々な実施形態が実施され得ることを理解するであろう。
例示的な本実施形態の特徴及び要素は、特定の組合せで実施形態に記載されているが、各特徴又は要素は、実施形態の他の特徴及び要素なしで単独で、又は、本明細書で開示される他の特徴及び要素の有無にかかわらず、様々に組み合わせて使用することができる。
ここで記載された詳細な説明は、開示された主題の例を使用して、任意のデバイス又はシステムの作成及び使用、並びに、組み込まれた方法の実行を含む例を当業者が実施することができるようにする。主題の特許性のある範囲は、特許請求の範囲によって定義され、当業者が思いつく他の例を含むことができる。そのような他の例は、特許請求の範囲内にあることが意図されている。
100 半導体デバイス
105 III族窒化物バッファ層
107 二次元電子ガス(2DEG)チャネル
110 窒化ホウ素合金中間層
115 III族窒化物障壁層
120 III族窒化物キャップ層
300 半導体デバイス
305 III族窒化物バッファ層
307 二次元電子ガス(2DEG)チャネル
310 III族窒化物中間層
315 窒化ホウ素合金中間層
320 III族窒化物障壁層
325 III族窒化物キャップ層

Claims (20)

  1. III族窒化物バッファ層(105、305)であって、その一部が、二次元電子ガス(2DEG)チャネル(107、307)を含む、III族窒化物バッファ層(105、305)と、
    III族窒化物障壁層(115、320)と、
    前記III族窒化物バッファ層(105、305)と前記III族窒化物障壁層(115、320)との間に挿入された窒化ホウ素合金中間層(110、315)であって、前記2DEGチャネル(107、307)を含む前記III族窒化物バッファ層(105、305)の一部が、前記窒化ホウ素合金中間層(110、315)に隣接する前記III族窒化物バッファ層(105、305)の側にある、窒化ホウ素合金中間層(110、315)と、
    を備える、半導体デバイス(100、300)。
  2. 前記III族窒化物障壁層に配置されたIII族窒化物キャップ層をさらに備える、請求項1に記載の半導体デバイス。
  3. 前記窒化ホウ素合金中間層が、
    ホウ素、アルミニウム及び窒素、
    ホウ素、ガリウム及び窒素、
    ホウ素、インジウム及び窒素、
    ホウ素、アルミニウム、ガリウム及び窒素、
    ホウ素、インジウム、ガリウム及び窒素、
    ホウ素、アルミニウム、インジウム及び窒素、並びに、
    ホウ素、アルミニウム、ガリウム、インジウム及び窒素
    のうちの1つを含む、請求項1に記載の半導体デバイス。
  4. 前記窒化ホウ素合金中間層が、ヘテロ接合の一部であり、
    それが、前記窒化ホウ素合金中間層と前記III族窒化物バッファ層との間に挿入された窒化ホウ素合金中間層をさらに備える、請求項1に記載の半導体デバイス。
  5. 前記窒化ホウ素合金中間層が、前記III族窒化物バッファ層と前記III族窒化物障壁層との間に挿入されたヘテロ接合の一部であり、
    前記ヘテロ接合が、窒化アルミニウム中間層をさらに備える、請求項1に記載の半導体デバイス。
  6. 前記III族窒化物障壁層の伝導帯の最小値が、前記III族窒化物バッファ層の伝導帯の最小値よりも大きく、前記窒化ホウ素合金中間層の伝導帯の最小値が、前記III族窒化物バッファ層の前記伝導帯の最小値よりも大きく、前記窒化ホウ素合金中間層と前記III族窒化物バッファ層との間に分極差がある、請求項1に記載の半導体デバイス。
  7. 前記窒化ホウ素合金中間層が、窒化ホウ素アルミニウム中間層である、請求項1に記載の半導体デバイス。
  8. 前記III族窒化物障壁層が、窒化アルミニウムガリウム障壁層であり、前記III族窒化物バッファ層が、窒化ガリウムバッファ層である、請求項7に記載の半導体デバイス。
  9. 前記窒化ホウ素合金中間層の一部及び/又は前記III族窒化物障壁層が、前記2DEGチャネルの部分を含む、請求項1に記載の半導体デバイス。
  10. 前記III族窒化物バッファ層が、窒化ガリウムを含み、前記窒化ホウ素中間層が、B0.14Al0.86Nを含み、及び、前記III族窒化物障壁層が、Al0.30Ga0.70Nを含み、
    前記III族窒化物バッファ層が、窒化ガリウムを含み、前記窒化ホウ素中間層が、B0.13Al0.87Nを含み、及び、前記III族窒化物障壁層が、窒化アルミニウムを含み、又は、
    前記III族窒化物バッファ層が、In0.15Ga0.85Nを含み、前記窒化ホウ素中間層が、B0.15Al0.85Nを含み、及び、前記III族窒化物障壁層が、窒化ガリウムを含む、
    請求項1に記載の半導体デバイス。
  11. III族窒化物バッファ層(305)を形成する段階(405)と、
    前記III族窒化物バッファ層(305)に第1の中間層(310、315)を形成する段階(410)と、
    前記第1の中間層(310、315)に第2の中間層(310、315)を形成する段階(415)であって、前記第1の中間層(310、315)が、III族窒化物中間層(310)及び窒化ホウ素合金中間層(315)の一方であり、前記第2の中間層(310、315)が、前記III族窒化物中間層(310)及び前記窒化ホウ素合金中間層(315)の他方である、第2の中間層(310、315)を形成する段階(415)と、
    前記第2の中間層(315)にIII族窒化物障壁層(320)を形成する段階(420)と、
    を含み、
    前記III族窒化物バッファ層(305)の一部が、前記第1のIII族窒化物中間層(310、315)に隣接する二次元電子ガス(2DEG)チャネル(307)を含む、
    半導体デバイス(300)を形成する方法。
  12. 前記III族窒化物障壁層にIII族窒化物キャップ層を形成する段階をさらに含む、請求項11に記載の方法。
  13. 前記窒化ホウ素合金中間層が、
    ホウ素、アルミニウム及び窒素、
    ホウ素、ガリウム及び窒素、
    ホウ素、インジウム及び窒素、
    ホウ素、アルミニウム、ガリウム及び窒素、
    ホウ素、インジウム、ガリウム及び窒素、
    ホウ素、アルミニウム、インジウム及び窒素、並びに、
    ホウ素、アルミニウム、ガリウム、インジウム及び窒素
    のうちの1つを使用して形成される、請求項11に記載の方法。
  14. 前記III族窒化物中間層が、窒化ホウ素又は窒化アルミニウムを使用して形成される、請求項11に記載の方法。
  15. 前記III族窒化物障壁層の伝導帯の最小値が、前記III族窒化物バッファ層の伝導帯の最小値より大きく、前記第1及び第2の中間層の伝導帯の最小値が、前記III族窒化物の前記伝導帯の最小値より大きく、前記第1の中間層と前記III族窒化物バッファ層との間に分極差がある、請求項11に記載の方法。
  16. III族窒化物バッファ層(305)であって、その一部が、二次元電子ガス(2DEG)チャネル(307)を含む、III族窒化物バッファ層(305)と、
    前記III族窒化物バッファ層(305)に配置された第1の中間層(310、315)と、
    前記第1の中間層(310、315)に配置された第2の中間層(310、315)であって、前記第1の中間層(310、315)が、III族窒化物中間層(310)及び窒化ホウ素合金中間層(315)の一方であり、前記第2の中間層(310、315)が、前記III族窒化物中間層(310)及び前記窒化ホウ素合金中間層(315)の他方である、第2の中間層(310、315)と、
    前記第2の中間層(315)に配置されたIII族窒化物障壁層(320)であって、前記2DEGチャネル(307)を含む前記III族窒化物バッファ層(305)の一部が、前記第1の中間層(310)に隣接する前記III族窒化物バッファ層(305)の側面にある、III族窒化物障壁層(320)と、
    を備える、半導体デバイス(300)。
  17. 前記III族窒化物障壁層に配置されたIII族窒化物キャップ層をさらに備える、請求項16に記載の半導体デバイス。
  18. 前記窒化ホウ素合金中間層が、
    ホウ素、アルミニウム及び窒素、
    ホウ素、ガリウム及び窒素、
    ホウ素、インジウム及び窒素、
    ホウ素、アルミニウム、ガリウム及び窒素、
    ホウ素、インジウム、ガリウム及び窒素、
    ホウ素、アルミニウム、インジウム及び窒素、並びに、
    ホウ素、アルミニウム、ガリウム、インジウム及び窒素
    のうちの1つを含む、請求項16に記載の半導体デバイス。
  19. 前記III族窒化物中間層が、窒化ホウ素又は窒化アルミニウムを含む、請求項16に記載の半導体デバイス。
  20. 前記III族窒化物障壁層の伝導帯の最小値が、前記III族窒化物バッファ層の伝導帯の最小値より大きく、前記第1及び第2の中間層の伝導帯の最小値が、前記III族窒化物バッファ層の前記伝導帯の最小値より大きく、前記第1の中間層と前記III族窒化物バッファ層との間に分極差がある、請求項16に記載の半導体デバイス。
JP2020522042A 2017-10-19 2018-10-15 窒化ホウ素合金中間層を有する高電子移動度トランジスタ及び製造方法 Active JP7024073B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US201762574301P 2017-10-19 2017-10-19
US62/574,301 2017-10-19
US201862716012P 2018-08-08 2018-08-08
US62/716,012 2018-08-08
PCT/IB2018/057983 WO2019077475A1 (en) 2017-10-19 2018-10-15 HIGH-ELECTRON MOBILITY TRANSISTOR HAVING AN INTERMEDIATE BORON NITRIDE ALLOY LAYER AND METHOD FOR PRODUCING THE SAME

Publications (2)

Publication Number Publication Date
JP2021500747A true JP2021500747A (ja) 2021-01-07
JP7024073B2 JP7024073B2 (ja) 2022-02-22

Family

ID=63708413

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020522042A Active JP7024073B2 (ja) 2017-10-19 2018-10-15 窒化ホウ素合金中間層を有する高電子移動度トランジスタ及び製造方法

Country Status (4)

Country Link
US (1) US11233143B2 (ja)
JP (1) JP7024073B2 (ja)
CN (1) CN111344868B (ja)
WO (2) WO2019077420A1 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110444600A (zh) * 2019-08-05 2019-11-12 中国电子科技集团公司第十三研究所 GaN基异质结场效应晶体管及制造方法
CN110444599A (zh) * 2019-08-05 2019-11-12 中国电子科技集团公司第十三研究所 GaN基异质结场效应晶体管及其制造方法
CN110335898A (zh) * 2019-08-05 2019-10-15 中国电子科技集团公司第十三研究所 GaN基异质结场效应晶体管及制造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048842A (ja) * 2005-08-08 2007-02-22 Toshiba Corp 窒化物半導体素子
JP2009246033A (ja) * 2008-03-28 2009-10-22 Furukawa Electric Co Ltd:The 半導体装置の製造方法
JP2011515861A (ja) * 2008-03-25 2011-05-19 ピコギガ インターナショナル 窒化ガリウムまたはガリウムおよびアルミニウム窒化物の層を製造する方法
JP2012248836A (ja) * 2011-05-25 2012-12-13 Triquint Semiconductor Inc GaNHEMT装置用再成長ショットキー構造
JP2015536570A (ja) * 2012-11-16 2015-12-21 マサチューセッツ インスティテュート オブ テクノロジー 半導体構造およびリセス形成のエッチング技術
US20160300835A1 (en) * 2015-04-10 2016-10-13 Cambridge Electronics, Inc. Semiconductor structure and etch technique for monolithic integration of iii-n transistors

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5572976B2 (ja) * 2009-03-26 2014-08-20 サンケン電気株式会社 半導体装置
FR2974242B1 (fr) * 2011-04-14 2013-09-27 Thales Sa Amelioration des proprietes de transport dans les transistors hemts composes de semi-conducteurs bores a larges bande interdite (iii-b)-n
CN104505402A (zh) * 2015-01-06 2015-04-08 北京华进创威电子有限公司 氮化铟沟道层氮化镓基高电子迁移率晶体管结构
CN204441292U (zh) * 2015-01-06 2015-07-01 北京华进创威电子有限公司 氮化铟沟道层氮化镓基高电子迁移率晶体管结构
US9972708B2 (en) * 2016-03-25 2018-05-15 Qorvo Us, Inc. Double heterojunction field effect transistor with polarization compensated layer
US10211329B2 (en) * 2016-06-16 2019-02-19 Infineon Technologies Americas Corp. Charge trapping prevention III-Nitride transistor
CN106910770B (zh) * 2017-03-03 2020-05-15 上海新傲科技股份有限公司 氮化镓基反相器芯片及其形成方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007048842A (ja) * 2005-08-08 2007-02-22 Toshiba Corp 窒化物半導体素子
JP2011515861A (ja) * 2008-03-25 2011-05-19 ピコギガ インターナショナル 窒化ガリウムまたはガリウムおよびアルミニウム窒化物の層を製造する方法
JP2009246033A (ja) * 2008-03-28 2009-10-22 Furukawa Electric Co Ltd:The 半導体装置の製造方法
JP2012248836A (ja) * 2011-05-25 2012-12-13 Triquint Semiconductor Inc GaNHEMT装置用再成長ショットキー構造
JP2015536570A (ja) * 2012-11-16 2015-12-21 マサチューセッツ インスティテュート オブ テクノロジー 半導体構造およびリセス形成のエッチング技術
US20160300835A1 (en) * 2015-04-10 2016-10-13 Cambridge Electronics, Inc. Semiconductor structure and etch technique for monolithic integration of iii-n transistors

Also Published As

Publication number Publication date
US20200273973A1 (en) 2020-08-27
JP7024073B2 (ja) 2022-02-22
CN111344868B (zh) 2023-06-02
US11233143B2 (en) 2022-01-25
WO2019077475A1 (en) 2019-04-25
WO2019077420A1 (en) 2019-04-25
CN111344868A (zh) 2020-06-26

Similar Documents

Publication Publication Date Title
JP5259906B2 (ja) 窒化ガリウムベースのhemt素子
CN104425584B (zh) 半导体装置
US8575660B2 (en) Group III-V semiconductor device with strain-relieving interlayers
JP6152124B2 (ja) 半導体装置の製造方法
US20090001384A1 (en) Group III Nitride semiconductor HFET and method for producing the same
US20090045439A1 (en) Heterojunction field effect transistor and manufacturing method thereof
US20130062616A1 (en) GaN-BASED FIELD EFFECT TRANSISTOR
JP2011166067A (ja) 窒化物半導体装置
JP2006261642A (ja) 電界効果トランジスタおよびその製造方法
WO2011024754A1 (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
JP2010525572A (ja) キャリアの閉じ込めを改善するために複数の背面障壁層を有する半導体構造
US20140327012A1 (en) Hemt transistors consisting of (iii-b)-n wide bandgap semiconductors comprising boron
US10600901B2 (en) Compound semiconductor device and manufacturing method thereof
JP2009206163A (ja) ヘテロ接合型電界効果トランジスタ
JP7024073B2 (ja) 窒化ホウ素合金中間層を有する高電子移動度トランジスタ及び製造方法
WO2023024549A1 (zh) GaN基HEMT器件、器件外延结构及其制备方法
US20170186859A1 (en) Non-etch gas cooled epitaxial stack for group iiia-n devices
JP4888537B2 (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
JP5509544B2 (ja) 半導体装置及びその製造方法
JP6084254B2 (ja) 化合物半導体基板
KR101972045B1 (ko) 헤테로 구조 반도체 소자
JP2013038157A (ja) 化合物半導体基板
JP2012064977A (ja) Iii族窒化物半導体積層ウェハ及びiii族窒化物半導体デバイス
JP4072858B2 (ja) 窒化物系iii−v族化合物半導体装置
TW201707052A (zh) 半導體裝置及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200617

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210712

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20211012

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220209

R150 Certificate of patent or registration of utility model

Ref document number: 7024073

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150