JP2021190565A - 超電導装置、及びその製造方法 - Google Patents

超電導装置、及びその製造方法 Download PDF

Info

Publication number
JP2021190565A
JP2021190565A JP2020094710A JP2020094710A JP2021190565A JP 2021190565 A JP2021190565 A JP 2021190565A JP 2020094710 A JP2020094710 A JP 2020094710A JP 2020094710 A JP2020094710 A JP 2020094710A JP 2021190565 A JP2021190565 A JP 2021190565A
Authority
JP
Japan
Prior art keywords
superconducting
electrode
protrusion
contact coupling
thin film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020094710A
Other languages
English (en)
Inventor
兼二 難波
Kenji Nanba
彩未 山口
Ayami Yamaguchi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2020094710A priority Critical patent/JP2021190565A/ja
Publication of JP2021190565A publication Critical patent/JP2021190565A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Containers, Films, And Cooling For Superconductive Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】非接触結合で設計通りの入出力特性を得ることが可能な超電導装置、及びその製造方法を提供する。【解決手段】超電導装置は、超電導集積回路チップと、回路基板とを有している。超電導集積回路チップは、第1の超電導材料からなる第1の電極と、第1の非接触結合回路とを表面に有する。回路基板は、第2の電極と、第2の非接触結合回路とを表面に有する。第2の電極は、上面が平坦な、第1の所定の高さの突起部を有している。そして、突起部は、上面が平坦で第2の所定高さの突部を、第2の超電導材料からなる第1薄膜膜で覆い、第1薄膜を第2の超電導材料より展延性の高い第3の超電導材料からなる第2薄膜で覆った構造を有している。そして、突起部の上面は、第1の電極の表面と直接接合し、第1の非接触結合回路と第2の非接触結合回路とが対向配置している。【選択図】 図1

Description

本発明は、超電導装置、及びその製造方法に関する。
超電導回路の集積化を図るために、集積回路を登載した超電導回路集積チップを回路基板上にフリップチップ実装した構造を用いることが検討されている。この構造で、信号の反射や干渉等を抑え、必要な信号品質(伝送特性)を確保するために、集積回路の配線の引き回しを低減できるキャパシティブカップリング(容量結合)や、インダクティブカップリング(誘導結合)による非接触結合が有望視されている。
具体的な構造としては、例えば、超電導集積回路チップには信号の入出力のためのキャパシティブカップリング回路やインダクティブカップリング回路を所要数配置し、対応する位置に回路基板側の非接触結合回路を配置する構造とすることができる。2つの非接触結合回路が良好な非接触結合を形成するためには、超電導集積回路チップと回路基板とを所定間隔に保って、結合する技術が必要になる。
上記の要求に対応する技術が、例えば特許文献1に開示されている。特許文献1の技術では、回路基板に設けた超電導配線の上に、錫もしくは錫と鉛から成る第2金属層を積層し、第2金属層の電極と、超電導素子の電極とをはんだで接続する。この技術では、超電導配線上に、はんだの濡れ性が良い第2金属層を形成して、超電導素子の電極と回路基板の超電導配線とを接続する。このため、信頼性の高い超電導素子と回路基板との接続を得ることができる。
特許第2813093号公報
しかしながら、特許文献1に開示されている構造では、超電導集積回路チップの非接触結合回路と、回路基板の非接触結合回路との間隔を正確に制御することができないという問題があった。これは、溶融したはんだが固化する間に、位置がずれる可能性があったためである。その結果、設計通りの入出力特性が得られない場合があった。
本発明は、上記の問題点に鑑みてなされたものであり、非接触結合で設計通りの入出力特性を得ることが可能な超電導装置、及びその製造方法を提供することを目的としている。
上記の課題を解決するため、本発明の超電導装置は、超電導集積回路チップと、回路基板とを有している。超電導集積回路チップは、第1の超電導材料からなる第1の電極と、第1の非接触結合回路とを表面に有する。回路基板は、第2の電極と、第2の非接触結合回路とを表面に有する。第2の電極は、上面が平坦な、第1の所定の高さの突起部を有している。そして、突起部は、上面が平坦で第2の所定高さの突部を、第2の超電導材料からなる第1薄膜膜で覆い、第1薄膜を第2の超電導材料より展延性の高い第3の超電導材料からなる第2薄膜で覆った構造を有している。そして、突起部の上面は、第1の電極の表面と直接接合し、第1の非接触結合回路と第2の非接触結合回路とが対向配置している。
また、本発明の超電導装置の製造方法は、第1の超電導材料からなる第1の電極と第1の非接触結合回路とを表面に有する超電導集積回路チップと、第2の超電導材料からなる第2の電極と第2の非接触結合回路とを表面に有する回路基板とを用いる。そして、第2の電極に上面が平坦で第1の所定高さを有する突起部を形成する。この突起部は、上面が平坦で第2の所定高さを有する突部を形成し、この突部を第2の超電導材料からなる第1薄膜で覆い、さらに第1薄膜を、第2の超電導材料より展延性の高い第3の超電導材料で覆って形成する。そして、第1の電極の表面と、第2の電極の突起部の上面とを直接接合し、第1の非接触結合回路と第2の非接触結合回路とを対向配置させる。
本発明の効果は、非接触結合で設計通りの入出力特性を得ることが可能な超電導装置、及びその製造方法を提供できることである。
第1の実施形態の超電導装置の構成を示す断面図である。 第2の実施形態の超電導装置に用いる超電導集積回路チップを示す平面図である。 第2の実施形態の超電導装置に用いる回路基板を示す平面図である。 第2の実施形態の超電導装置を示す断面図である。 第2の実施形態の超電導装置の製造方法の第1の部分を示す断面図である。 第2の実施形態の超電導装置の製造方法の第2の部分を示す断面図である。 第2の実施形態の超電導装置の製造方法の第3の部分を示す断面図である。 第3の実施形態の超電導装置を示す断面図である。
以下、図面を参照しながら、本発明の実施形態を詳細に説明する。但し、以下に述べる実施形態には、本発明を実施するために技術的に好ましい限定がされているが、発明の範囲を以下に限定するものではない。なお各図面の同様の構成要素には同じ番号を付し、説明を省略する場合がある。
(第1の実施形態)
図1は、本実施形態の超電導装置1を示す断面図である。超電導装置1は、超電導集積回路チップ10と、回路基板20とを有している。超電導集積回路チップ10は、第1の超電導材料からなる第1の電極11と、第1の非接触結合回路12とを表面に有する。回路基板20は、第2の電極21と、第2の非接触結合回路22とを表面に有する。第2の電極21は、上面21bが平坦な、第1の所定の高さの突起部21aを有している。そして、突起部21aは、上面が平坦で第2の所定高さの突部23を、第2の超電導材料からなる第1薄膜21cで覆い、第1薄膜21cを第2の超電導材料より展延性の高い第3の超電導材料からなる第2薄膜21dで覆った構造を有している。
そして、突起部21aの上面21bは、第1の電極11の表面と直接接合し、第1の非接触結合回路12と第2の非接触結合回路22とが対向配置している。
以上の構成とすると、突起部21aの存在によって、第1の非接触結合回路12と第2の非接触結合回路との間隔を正確に制御することができる。その結果、非接触結合で設計通りの入出力特性が得られる。また第1薄膜より展延性の高い第2薄膜が、第1の電極と接合しているため、超電導装置の使用環境である極低温において、部材の熱膨張係数差に起因した応力による破損が抑制できる。その結果、高い接合信頼性を確保することが可能である。
(第2の実施形態)
本実施形態では、第1の実施形態よりも取り扱いの容易な超電導装置について説明する。回路基板に設ける第2の電極の下層に配線部を設ける。配線部を設けることにより、放熱性を改善したり、常電導状態における処理を行ったりすることができる。図2は、超電導装置に用いる超電導集積回路チップ100を示す平面図である。超電導集積回路チップ100は、チップ母材101を有し、その表面には第1の超電導材料からなる第1の電極110と、第1の非接触結合回路120とが形成されている。第1の電極110は、例えば、図示しないグランド回路に接続している。第1の非接触結合回路120は、例えば、図示しない超電導素子に接続している。第1の超電導材料には、例えば、ニオブ、ニオブ窒化物、アルミニウム、インジウム、鉛、錫、レニウム、パラジウム、チタン、チタン窒化物、タンタル、あるいはこれらを含む合金を用いることができる。チップ母材101には、例えば、シリコンを用いることができる。第1の非接触結合回路120は、例えば、回路基板200との信号の入出力のための、キャパシティブカップリング回路や、インダクティブカップリング回路である。
図3は、超電導装置に用いる回路基板200を示す平面図である。回路基板200の基板母材201は、例えばシリコンを用いることができる。回路基板200の表面には、第2の電極210と、第2の非接触結合回路220が形成されている。第2の電極は、所定の高さを持ち、上面が平坦な突起部211を有している。第2の電極210は、回路基板20の基板に近い方から、第2の超電導材料からなる第1薄膜と、第2の超電導材料よりも展延性の高い第3の超電導材料からなる第2薄膜が積層された積層構造を有している。したがって、図3の平面図に示された突起部211の上面は、第2薄膜である。第2の電極210は、例えば、図示しないグランド回路に接続している。第2の非接触結合回路220は、例えば、図示しない電子回路に接続している。なお、回路基板200が、さらに外部の電子デバイスと接続される場合は、回路基板はインターポーザの役割を果たす。
突起部211は、上面に平滑な面を有しており、例えば、粗さがRa1nm以下となるように形成する。突起部211の高さは、第1の非接触結合回路120と第2の非接触結合回路220との非接触結合との間で、設計した信号の入出力特性が得られる高さとする。具体的な数値としては、例えば、2μmから10μmの高さとすることができる。
図4は、超電導集積回路チップ100と、回路基板200とを接合して形成した超電導装置1000を示す断面図である。
回路基板200の、第2の電極210は、基板母材201上に形成された配線部230の上に、第2の超電導材料からなる第1薄膜213と、第2の超電導材料よりも展延性の高い第3の超電導材料からなる第2薄膜214とを積層して形成されている。配線部230は、例えば、銅、銀、金、白金、あるいは、これらを含む合金を用いて形成することができる。第1薄膜を形成する第2の超電導材料には、例えば、ニオブ、ニオブ窒化物、アルミニウム、鉛、錫、レニウム、パラジウム、チタン、チタン窒化物、タンタル、あるいはこれらを含む合金を用いることができる。第2薄膜を形成する第3の超電導材料は、第2の超電導材料よりも展延性が高い材料を用いる。したがって、第3の超電導材料の選択肢は、用いる第2の超電導材料に応じて異なるが、例えば第2の超電導材料がニオブであれば、第3の超電導材料をインジウムとすることができる。
突起部211は、第2の超電導材料とは異なる材料、例えば、銅、銀、金、白金、これらを含む合金などの金属を用いて形成された突部212を、第1薄膜213と第2薄膜214の積層膜が覆った構造を有している。ニオブなどの一部の超電導材料は、加工性が悪く、突部212のような立体的な構造を作るのが困難である。そこで、加工しやすい材料を用いることで突部212を容易に形成することができる。また加工性の良い材料を用いることで、突部212の高さを正確に制御することができる。そして、突部212の上に、膜厚を正確に制御した第1薄膜213および第2薄膜214を積層することで、突起部211の高さを正確に制御することができる。その後、上記の積層膜に対して、フォトリソグラフィー、エッチング等の加工を施すことにより、第2の電極210および突起部211を容易に形成することができる。なお第1薄膜213と配線部230との密着強度を確保するために、チタン、窒化チタン等の下地を追加しても良い。また、第1薄膜213と第2薄膜214の間に、密着層として超電導材料であるTi等を追加し、第1薄膜213を複数層で構成してもよい。また、突部212の上面の周囲を面取りした形状とすると、第1薄膜213および第2薄膜214の成膜性を確保したり、角部に応力が集中することによる薄膜の損傷を抑制したりすることができる。また配線部230と基板母材201との密着性を高めるように、配線部230が下地層を持つ構成としても良い。
超電導集積回路チップ100と回路基板200とは、第1の電極110と突部211の上面211aとを直接接合することにより、接続固定されている。この接続は、超電導集積回路チップ100の回路面を、回路基板200の回路面に対向させるため、いわゆるフェイスダウン実装である。ここで、第1の非接触結合回路120と、第2の非接触結合回路220とは、互いに対向するように正確に位置決めされている。そして両者の間隔は、突起部211によって、正確に制御されている。その結果、キャパシティブカップリングにおけるキャパシタンスや、インダクティブカップリングにおける相互インダクタンスについて、所望の値を得ることができる。
突起部211の上面211aと、第1の電極110とは、表面を活性化した後に表面同士を当接させることにより接合されている。この技術は、常温接合として一般的に知られているものである。この接合により、第1の電極110と突起部211の上面211aとは、それぞれを構成する超電導材料による非結晶層を界面に形成した状態であり、強固に結合されている。また、接合部となる突起部211の上面211aは、第1薄膜より展延性の高い第3の超電導材料からなる第2薄膜であるため、超電導装置の使用環境である極低温において、部材の熱膨張係数差に起因した応力による破損が抑制できる。
なお、上記の説明では、第2の非接触結合回路220上には、第1薄膜213、第2薄膜214を配置していない構造を示したが、第2の非接触結合回路220上に第1薄膜213、第2薄膜214を積層した構造としてもよい。また、図4で示した突起部211の形状や配置について、これに制限するものではなく多角形の柱状等も適用でき、設計した入出力特性が得られる任意の位置に配置することができる。また、第1の非接触結合回路120と、第2の非接触結合回路220とが、十字型の形状である例を示したが、これに限らず任意の形状を取ることができる。また、突起部211を、第2の非接触結合回路220の周囲に4つ配置した例を示したが、これには限られず、任意の配置を取ることができる。
次に、超電導装置の製造方法について説明する。まず、図5に示すように、超電導集積回路チップ100と、回路基板200とを、互いの接合面が対向する向きで、真空チャンバー(図示なし)内に配置し、真空引きを行う。この時、超電導集積回路チップ100は、チップ固定治具300によって固定されている。固定方法として、クランプ方式や静電チャック方式が適用できる。また、回路基板200も基板固定治具310によって固定されており、同様の固定方法が適用できる。チャンバー内の真空度としては、例えば、10−6Pa程度が好ましい。
次に、図6に示すように、活性化装置400を用いて、超電導集積回路チップ100の接合部となる第1の電極110の表面の吸着物や酸化物を除去して、接合部を活性化させる。活性化装置400としては、例えば、イオンや中性原子ビームなどを照射する装置を用いることができる。同様に、活性化装置400を用いて、回路基板200の接合部となる突起部211の上面211aの、表面の吸着物や酸化物を除去して、接合部を活性化させる。
次に、図7に示すように、第1の非接触結合回路120と、第2の非接触結合回路220とが対向するように、超電導集積回路チップ100と回路基板200との位置合わせを行う。そして、真空度を維持した状態で、第1の電極110と、突起部211の上面211aを当接し加圧する。温度は、例えば、常温で良い。この時、第1の電極110の第1の超電導材料と、突起部211の上面211aの第3の超電導材料とが、接合界面に非結晶層を形成し、両者は強固に結合する。なお、図示していないが、例えば、超電導集積回路チップ100と回路基板200のそれぞれにアライメントマークを設けて、赤外線カメラによる透過画像を用いて位置を調整することにより、両者の位置合わせを行うことができる。
以上説明したように、本実施形態によれば、超電導集積回路チップの非接触結合回路と、回路基板の非接触結合回路を、所定の間隔に高精度に位置決めした状態で実装できる。その結果、非接触結合で、設計値通りの入出力特性を得ることが可能である。
また、展延性のある第2薄膜と、超電導集積回路チップの第1の電極とが接合していることによって、使用環境である極低温において、部材の熱膨張係数差に起因した応力による破損が抑制できる。その結果、高い接合信頼性を確保することが可能である。
また、本実施形態の製造方法では、真空中で接合表面の活性化と接合を行うことによって、超電導集積回路チップの第1の電極表面と、回路基板の第2の電極の突起部の上面とが再酸化することなく接合できる。このため、信頼性の高い接合を形成することができる。
また、接合面の第2薄膜が展延性を有しており、その表面が第1の電極の表面の粗さに追従するため、安定性した接合状態が得ることができる。
更に、常温での接合であることから、加熱による超電導素子の状態変化や部材の熱膨張に起因した実装時の位置ズレがなく、正確な実装を行うことができる。
(第3の実施形態)
第2の実施形態では、回路基板の配線部の上に、例えば、金属等の材料を用いて、突部を形成し、これを第2の超電導材料薄膜で覆うことによって突起部を形成する例について説明した。本実施形態では、突起部を形成する別の方法について説明する。
図8は、本実施形態の超電導装置1100を示す断面図である。本実施形態の超電導装置1100に用いる回路基板200aは、基板母材201aで形成された突部212aを有している。そして突部212aを覆って配線部230aの薄膜を積層し、さらに第1薄膜213と第2薄膜214とを積層している。ここで、第1薄膜213は、第2の実施形態と同様に、第2の超電導材料の薄膜であり、第2薄膜214は、第1薄膜より展延性の高い第3の超電導材料の薄膜である。これらの薄膜を積層して、パターニングすることによって、第2の実施形態と同様な外形を持つ回路基板200aを作製している。基板母材201aとしては、例えばシリコンを用いることができる。シリコンでは、高精度に三次元加工を行う種々の方法が開発されており、これらの方法を用いて、精度よく突部212aを形成することができる。突起部211の上面211aと第1の電極110とを接合する構成や製造方法については、第2の実施形態と同様である。
なお第2の実施形態と同様に、配線部230aとして銅、銀、金、白金、あるいはこれらを含む合金等の金属を用いることができる。また、第1薄膜213と配線部230aとの密着強度を確保するために、第1薄膜213にチタン、窒化チタン等の下地を追加しても良い。また、第1薄膜213と第2薄膜214の間に、密着層として超電導材料であるTi等を追加し、第1薄膜213を複数層で構成してもよい。また、突部212の上面の周囲を面取りした形状とすることで、第2の超電導材料の薄膜の成膜性を確保したり、角部に応力が集中することによる薄膜の損傷を抑制したりすることができる。また配線部230aと基板母材201aとの密着性を高めるように、配線部230aがチタン等の下地層を持つ構成としても良い。
上記の構造では、突部212aを変形しにくい(剛性が高い)基板母材201aで形成して、突起部211を形成することにより、超電導集積回路チップ100の実装時において、加圧による突起部211の変形を抑制することができる。例えば、シリコンは、銅より変形しにくい材料である。上記の構成とすることにより、第1の非接触結合回路120と第2の非接触結合回路220との間隔をより高精度に位置決めできる。その結果、非接触結合での入出力特性を、設計値に近づけることが可能になる。
以上、上述した実施形態を模範的な例として本発明を説明した。しかしながら、本発明は、上記実施形態には限定されない。即ち、本発明は、本発明のスコープ内において、当業者が理解し得る様々な態様を適用することができる。
上記の実施形態の一部又は全部は、以下の付記のようにも記載されうるが、以下には限られない。
(付記1)
第1の超電導材料からなる第1の電極と第1の非接触結合回路とを表面に有する超電導集積回路チップと、
上面が平坦で第1の所定の高さを有する突起部を有する第2の電極と第2の非接触結合回路とを表面に有する回路基板と、
を有し、
前記突起部が、第2の所定高さの突部を、第2の超電導材料からなる第1薄膜で覆い、前記第1薄膜を前記第2の超電導材料より展延性の高い第3の超電導材料からなる第2薄膜で覆った構造を有し、
前記第1の電極の表面と前記第2の電極の前記突起部の上面とが直接接合され、
前記第1の非接触結合回路と前記第2の非接触結合回路とが対向配置されている
ことを特徴とする超電導装置。
(付記2)
前記突部が前記回路基板の母材と同じ材料である
ことを特徴とする付記1に記載の超電導装置。
(付記3)
前記第1の電極と前記第2の電極の前記突起部との接合部が、前記第1の超電導材料と前記第3の超電導材料とを含む非結晶層を有している
ことを特徴付記1または2に記載の超電導装置。
(付記4)
前記突起部の前記上面の算術平均粗さRaが1nm以下である
ことを特徴とする付記1乃至3のいずれか一つに記載の超電導装置。
(付記5)
前記突起部の前記上面の外周が円弧状の面とり形状を成している
ことを特徴とする付記1乃至4のいずれか一つに記載の超電導装置。
(付記6)
前記第1の電極と前記第2の電極とがグランド電極である
ことを特徴とする付記1乃至5のいずれか一つに記載の超電導装置。
(付記7)
前記第2の超電導材料がニオブである
ことを特徴とする付記1乃至6のいずれか一つに記載の超電導装置。
(付記8)
前記第3の超電導材料がインジウムである
ことを特徴とする付記1乃至7のいずれか一つに記載の超電導装置。
(付記9)
第1の超電導材料からなる第1の電極と第1の非接触結合回路とを表面に有する超電導集積回路チップと、第2の超電導材料からなる第2の電極と第2の非接触結合回路とを表面に有する回路基板と、を有する超電導装置の製造方法であって、
第2の電極に上面が平坦で第1の所定高さを有する突起部を形成し、
前記突起部は、上面が平坦で第2の所定高さを有する突部を形成し、前記突部を第2の超電導材料からなる第1薄膜で覆い、前記第1薄膜を前記第2の超電導材料より展延性の高い第3の超電導材料で覆って形成し、
前記第1の電極の表面と前記第2の電極の前記突起部の上面とを直接接合し、
前記第1の非接触結合回路と前記第2の非接触結合回路とを対向配置させる
ことを特徴とする超電導装置の製造方法。
(付記10)
前記超電導集積回路チップと前記回路基板とを、前記第1の電極と前記第2の電極とが対向する向きでチャンバー内に配置し、
前記チャンバーを真空引きし、
前記第1の電極と前記第2の電極の前記突起部の前記上面の表面とを活性化し、
前記第1の非接触結合回路と前記第2の非接触結合回路が対向するように位置合わせし、
前記チャンバーの真空度を維持した状態で前記第1の電極と前記第2の電極の前記突起部の上面とを当接させて加圧する、
ことを特徴とする付記9に記載の超電導装置の製造方法。
(付記11)
前記突部を前記回路基板の母材と同じ材料で形成する
ことを特徴とする付記9または10に記載の超電導装置の製造方法。
(付記12)
前記突部の前記上面の算術平均粗さRaが1nm以下にする
ことを特徴とする付記9乃至11のいずれか一つに記載の超電導装置の製造方法。
(付記13)
前記突部の前記上面の外周が円弧状の面とり形状にする
ことを特徴とする付記9乃至12のいずれか一つに記載の超電導装置の製造方法。
(付記14)
前記第2の超電導材料がニオブである
ことを特徴とする付記9乃至13のいずれか一つに記載の超電導装置の製造方法。
(付記15)
前記第3の超電導材料がインジウムである
ことを特徴とする付記9乃至14のいずれか一つに記載の超電導装置の製造方法。
1、1000、1100 超電導装置
10、100 超電導集積回路チップ
11、110 第1の電極
12、120 第1の非接触結合回路
20、200、200a 回路基板
21、210 第2の電極
21a、211 突起部
21b、211a 上面
21c、213 第1薄膜
21d、214 第2薄膜
22、220 第2の非接触結合回路
23、212、212a 突部
101 チップ母材
201、201a 基板母材
212、212a 突部
230、230a 配線部
300 チップ固定治具
310 基板固定治具
400 活性化装置

Claims (10)

  1. 第1の超電導材料からなる第1の電極と第1の非接触結合回路とを表面に有する超電導集積回路チップと、
    上面が平坦で第1の所定の高さを有する突起部を有する第2の電極と第2の非接触結合回路とを表面に有する回路基板と、
    を有し、
    前記突起部が、第2の所定高さの突部を、第2の超電導材料からなる第1薄膜で覆い、前記第1薄膜を前記第2の超電導材料より展延性の高い第3の超電導材料からなる第2薄膜で覆った構造を有し、
    前記第1の電極の表面と前記第2の電極の前記突起部の上面とが直接接合され、
    前記第1の非接触結合回路と前記第2の非接触結合回路とが対向配置されている
    ことを特徴とする超電導装置。
  2. 前記突部が前記回路基板の母材と同じ材料である
    ことを特徴とする請求項1に記載の超電導装置。
  3. 前記第1の電極と前記第2の電極の前記突起部との接合部が、前記第1の超電導材料と前記第3の超電導材料とを含む非結晶層を有している
    ことを特徴とする請求項1または2に記載の超電導装置。
  4. 前記突起部の前記上面の算術平均粗さRaが1nm以下である
    ことを特徴請求項1乃至3のいずれか一項に記載の超電導装置。
  5. 前記突起部の前記上面の外周が円弧状の面とり形状を成している
    ことを特徴とする請求項1乃至4のいずれか一項に記載の超電導装置。
  6. 前記第1の電極と前記第2の電極とがグランド電極である
    ことを特徴とする請求項1乃至5のいずれか一項に記載の超電導装置。
  7. 前記第2の超電導材料がニオブである
    ことを特徴とする請求項1乃至6のいずれか一項に記載の超電導装置。
  8. 前記第3の超電導材料がインジウムである
    ことを特徴とする請求項1乃至7のいずれか一項に記載の超電導装置。
  9. 第1の超電導材料からなる第1の電極と第1の非接触結合回路とを表面に有する超電導集積回路チップと、第2の超電導材料からなる第2の電極と第2の非接触結合回路とを表面に有する回路基板と、を有する超電導装置の製造方法であって、
    第2の電極に上面が平坦で第1の所定高さを有する突起部を形成し、
    前記突起部は、上面が平坦で第2の所定高さを有する突部を形成し、前記突部を第2の超電導材料からなる第1薄膜で覆い、前記第1薄膜を前記第2の超電導材料より展延性の高い第3の超電導材料で覆って形成し、
    前記第1の電極の表面と前記第2の電極の前記突起部の上面とを直接接合し、
    前記第1の非接触結合回路と前記第2の非接触結合回路とを対向配置させる
    ことを特徴とする超電導装置の製造方法。
  10. 前記超電導集積回路チップと前記回路基板とを、前記第1の電極と前記第2の電極とが対向する向きでチャンバー内に配置し、
    前記チャンバーを真空引きし、
    前記第1の電極と前記第2の電極の前記突起部の前記上面の表面とを活性化し、
    前記第1の非接触結合回路と前記第2の非接触結合回路が対向するように位置合わせし、
    前記チャンバーの真空度を維持した状態で前記第1の電極と前記第2の電極の前記突起部の上面とを当接させて加圧する、
    ことを特徴とする請求項9に記載の超電導装置の製造方法。
JP2020094710A 2020-05-29 2020-05-29 超電導装置、及びその製造方法 Pending JP2021190565A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020094710A JP2021190565A (ja) 2020-05-29 2020-05-29 超電導装置、及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020094710A JP2021190565A (ja) 2020-05-29 2020-05-29 超電導装置、及びその製造方法

Publications (1)

Publication Number Publication Date
JP2021190565A true JP2021190565A (ja) 2021-12-13

Family

ID=78847383

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020094710A Pending JP2021190565A (ja) 2020-05-29 2020-05-29 超電導装置、及びその製造方法

Country Status (1)

Country Link
JP (1) JP2021190565A (ja)

Similar Documents

Publication Publication Date Title
JP4225036B2 (ja) 半導体パッケージ及び積層型半導体パッケージ
JPH07240582A (ja) 多層配線基板、多層配線基板の製造方法および多層配線基板の製造装置
JP6987795B2 (ja) モジュール及び複数のモジュールを製造するための方法
TW200921821A (en) Manufacturing method of semiconductor apparatus and semiconductor apparatus
TWI409884B (zh) 半導體裝置之製造方法
JP6807585B2 (ja) 構造体の製造方法及び構造体
JP7147778B2 (ja) 積層基板の製造方法、および製造装置
JP2014082281A (ja) 基板、半導体装置、基板の製造方法
JP2021190565A (ja) 超電導装置、及びその製造方法
JP2021190568A (ja) 超電導装置、及びその製造方法
JP7233982B2 (ja) パッケージ及びパッケージの製造方法
JP2021190567A (ja) 超電導装置、及びその製造方法
JPH0437148A (ja) Lsiモジュールの製造方法
JP2023077579A (ja) 超電導装置、及びその製造方法
JPS6290937A (ja) 半導体装置の製造方法
JP2001102516A (ja) 半導体装置およびその製造方法
JP4442426B2 (ja) 半導体装置及びその製造方法
TWI427779B (zh) 影像感測器封裝結構及其製造方法
JP4816065B2 (ja) センサモジュールの製造方法
JPH04260362A (ja) 集積回路部品とその製造方法
JP2004319607A (ja) 多層配線回路基板とその製造方法
JPS63226073A (ja) 力検出装置
JPH06140686A (ja) Mrセンサーとその製造方法
JPH077817B2 (ja) 複合リードフレームの製造方法
JP2000031317A (ja) 半導体装置及び半導体素子搭載用基板の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20211019

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230417

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20240521