JP2021190466A - 固体撮像装置、電子機器、及び固体撮像装置の製造方法 - Google Patents
固体撮像装置、電子機器、及び固体撮像装置の製造方法 Download PDFInfo
- Publication number
- JP2021190466A JP2021190466A JP2020091463A JP2020091463A JP2021190466A JP 2021190466 A JP2021190466 A JP 2021190466A JP 2020091463 A JP2020091463 A JP 2020091463A JP 2020091463 A JP2020091463 A JP 2020091463A JP 2021190466 A JP2021190466 A JP 2021190466A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- photoelectric conversion
- solid
- state image
- conversion unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 15
- 239000012535 impurity Substances 0.000 claims abstract description 145
- 239000000758 substrate Substances 0.000 claims abstract description 143
- 238000006243 chemical reaction Methods 0.000 claims abstract description 87
- 238000000926 separation method Methods 0.000 claims abstract description 36
- 238000003860 storage Methods 0.000 claims abstract description 22
- 238000012545 processing Methods 0.000 claims description 27
- 239000004065 semiconductor Substances 0.000 claims description 20
- 230000003287 optical effect Effects 0.000 claims description 9
- 230000002093 peripheral effect Effects 0.000 claims description 7
- 238000005530 etching Methods 0.000 claims description 4
- 239000007787 solid Substances 0.000 claims description 4
- 229920006395 saturated elastomer Polymers 0.000 abstract description 11
- 230000009467 reduction Effects 0.000 abstract description 5
- 239000010410 layer Substances 0.000 description 50
- 230000000052 comparative effect Effects 0.000 description 19
- 238000000034 method Methods 0.000 description 17
- 238000001312 dry etching Methods 0.000 description 10
- 238000003384 imaging method Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 5
- 241000519995 Stachys sylvatica Species 0.000 description 4
- 239000011229 interlayer Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000007547 defect Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000008569 process Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 230000008719 thickening Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- OKZIUSOJQLYFSE-UHFFFAOYSA-N difluoroboron Chemical compound F[B]F OKZIUSOJQLYFSE-UHFFFAOYSA-N 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 239000011159 matrix material Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000010936 titanium Substances 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000003139 buffering effect Effects 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- VSZWPYCFIRKVQL-UHFFFAOYSA-N selanylidenegallium;selenium Chemical compound [Se].[Se]=[Ga].[Se]=[Ga] VSZWPYCFIRKVQL-UHFFFAOYSA-N 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
- 230000007480 spreading Effects 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
- H04N25/70—SSIS architectures; Circuits associated therewith
- H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
Abstract
【課題】暗時特性を改善しつつ、光電変換部の飽和電荷量の低減を抑制可能な固体撮像装置を提供する。【解決手段】基板に形成された複数の画素と、各画素を取り囲むように基板に形成されたトレンチ部を有する画素分離部とを備えるようにした。そして、複数の画素のそれぞれは、基板の光入射面側と反対側に形成された光電変換部、及び基板の光入射面側に形成された複数段の不純物領域を有するようにした。また、複数段の不純物領域のそれぞれは、光電変換部の光入射面側を覆って画素分離部の側面と接するように形成され、光電変換部の電荷蓄積領域とは逆導電型の不純物がドープされた領域とした。【選択図】図２
Description
本技術は、固体撮像装置、電子機器、及び固体撮像装置の製造方法に関する。
近年、基板上の配線層が形成される側とは反対側から光を受光する裏面照射型の固体撮像装置が提案されている（例えば、特許文献１参照。）。特許文献１に記載の固体撮像装置では、光学混色を低減するために、隣接する光電変換部の間に格子状のトレンチ部が設けられ、このトレンチ部内に絶縁膜や金属が埋め込まれて、画素分離部が形成されている。
また、特許文献１に記載の固体撮像装置では、トレンチ部の形成時のドライエッチングによる基板のダメージ（欠陥）が原因で発生した電子を低減させるため、光電変換部の側面と接する基板内の領域に、ｐ型の不純物がドープされた不純物領域が形成されている。
また、特許文献１に記載の固体撮像装置では、トレンチ部の形成時のドライエッチングによる基板のダメージ（欠陥）が原因で発生した電子を低減させるため、光電変換部の側面と接する基板内の領域に、ｐ型の不純物がドープされた不純物領域が形成されている。
しかしながら、特許文献１に記載の固体撮像装置では、基板のダメージが原因で発生した電子を低減させることで、暗時特性を改善できるものの、光電変換部を構成する電荷蓄積領域が不純物領域に侵食され、光電変換部の飽和電荷量が低下する可能性がある。
本開示は、暗時特性を改善しつつ、光電変換部の飽和電荷量の低減を抑制可能な固体撮像装置、電子機器、及び固体撮像装置の製造方法を提供することを目的とする。
本開示の固体撮像装置は、（ａ）基板と、（ｂ）基板に形成された複数の画素と、（ｃ）各画素を取り囲むように基板に形成されたトレンチ部を有する画素分離部とを備え、（ｄ）複数の画素のそれぞれは、基板の光入射面側と反対側に形成された光電変換部、及び基板の光入射面側に形成された複数段の不純物領域を有し、（ｅ）複数段の不純物領域のそれぞれは、光電変換部の光入射面側を覆って画素分離部の側面と接するように形成され、光電変換部の電荷蓄積領域とは逆導電型の不純物がドープされた領域である。
また、本開示の電子機器は、（ａ）基板、基板に形成された複数の画素、及び各画素を取り囲むように基板に形成されたトレンチ部を有する画素分離部を有する固体撮像装置と、（ｂ）被写体からの像光を固体撮像装置の撮像面上に結像させる光学レンズと、（ｃ）固体撮像装置から出力される信号に信号処理を行う信号処理回路とを備え、（ｄ）複数の画素のそれぞれは、基板の光入射面側と反対側に形成された光電変換部、及び基板の光入射面側に形成された複数段の不純物領域を有し、（ｅ）複数段の不純物領域のそれぞれは、光電変換部の光入射面側を覆って画素分離部の側面と接するように形成され、光電変換部の電荷蓄積領域とは逆導電型の不純物がドープされた領域である。
また、本開示の固体撮像装置の製造方法は、（ａ）基板の全面に第１の導電型の不純物をイオン注入することで、基板の一方の面側に、第１の導電型の不純物がドープされた複数段の不純物領域を形成する工程と、（ｂ）基板に選択的に第１の導電型とは逆導電型である第２の導電型の不純物及び第１の導電型の不純物をドープすることで、基板の他方の面側に、第２の導電型の不純物がドープされた電荷蓄積領域を有する複数の光電変換部を形成する工程と、（ｃ）一方の面側から基板を選択的にエッチングして各光電変換部を取り囲むトレンチ部を形成することで、光電変換部毎に複数段の不純物領域を分割する工程とを含む。
以下に、本開示の実施形態に係る固体撮像装置及び電子機器の一例を、図１〜図８を参照しながら説明する。本開示の実施形態は、以下の順序で説明する。なお、本開示は、以下の例に限定されるものではない。また、本明細書に記載された効果はあくまで例示であって限定されるものではなく、また他の効果があってもよい。
１．第１の実施形態：固体撮像装置
１−１ 固体撮像装置の全体の構成
１−２ 要部の構成
１−３ 固体撮像装置の製造方法
１−４ 変形例
２．第２の実施形態：電子機器
１．第１の実施形態：固体撮像装置
１−１ 固体撮像装置の全体の構成
１−２ 要部の構成
１−３ 固体撮像装置の製造方法
１−４ 変形例
２．第２の実施形態：電子機器
〈１．第１の実施形態〉
［１−１ 固体撮像装置の全体の構成］
図１は、本開示の第１の実施形態に係る固体撮像装置の全体構成を示す図である。図１の固体撮像装置１は、裏面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである。図８に示すように、固体撮像装置１（１０１）は、光学レンズ１０２を介して、被写体からの像光（入射光１０６）を取り込み、撮像面上に結像された入射光１０６の光量を画素単位で電気信号に変換して画素信号として出力する。
図１に示すように、固体撮像装置１は、基板２と、画素領域３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８とを備えている。
画素領域３は、基板２上に、二次元マトリックス状に配列された複数の画素９を有している。画素９は、図２に示した光電変換部２５と、複数の画素トランジスタ（不図示）とを有している。画素トランジスタとしては、例えば、転送トランジスタ、リセットトランジスタ、選択トランジスタ、アンプトランジスタの４つのトランジスタを採用できる。
［１−１ 固体撮像装置の全体の構成］
図１は、本開示の第１の実施形態に係る固体撮像装置の全体構成を示す図である。図１の固体撮像装置１は、裏面照射型のＣＭＯＳ（Complementary Metal Oxide Semiconductor）イメージセンサである。図８に示すように、固体撮像装置１（１０１）は、光学レンズ１０２を介して、被写体からの像光（入射光１０６）を取り込み、撮像面上に結像された入射光１０６の光量を画素単位で電気信号に変換して画素信号として出力する。
図１に示すように、固体撮像装置１は、基板２と、画素領域３と、垂直駆動回路４と、カラム信号処理回路５と、水平駆動回路６と、出力回路７と、制御回路８とを備えている。
画素領域３は、基板２上に、二次元マトリックス状に配列された複数の画素９を有している。画素９は、図２に示した光電変換部２５と、複数の画素トランジスタ（不図示）とを有している。画素トランジスタとしては、例えば、転送トランジスタ、リセットトランジスタ、選択トランジスタ、アンプトランジスタの４つのトランジスタを採用できる。
垂直駆動回路４は、例えば、シフトレジスタによって構成され、所望の画素駆動配線１０を選択し、選択した画素駆動配線１０に画素９を駆動するためのパルスを供給し、各画素９を行単位で駆動する。即ち、垂直駆動回路４は、画素領域３の各画素９を行単位で順次垂直方向に選択走査し、各画素９の光電変換部２５において受光量に応じて生成した信号電荷に基づく画素信号を、垂直信号線１１を通してカラム信号処理回路５に供給する。
カラム信号処理回路５は、例えば、画素９の列毎に配置されており、１行分の画素９から出力される信号に対して画素列毎にノイズ除去等の信号処理を行う。例えばカラム信号処理回路５は画素固有の固定パターンノイズを除去するためのＣＤＳ(Correlated Double Sampling：相関２重サンプリング)及びＡＤ(Analog Digital)変換等の信号処理を行う。
水平駆動回路６は、例えば、シフトレジスタによって構成され、水平走査パルスをカラム信号処理回路５に順次出して、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から、信号処理が行われた画素信号を水平信号線１２に出力させる。
カラム信号処理回路５は、例えば、画素９の列毎に配置されており、１行分の画素９から出力される信号に対して画素列毎にノイズ除去等の信号処理を行う。例えばカラム信号処理回路５は画素固有の固定パターンノイズを除去するためのＣＤＳ(Correlated Double Sampling：相関２重サンプリング)及びＡＤ(Analog Digital)変換等の信号処理を行う。
水平駆動回路６は、例えば、シフトレジスタによって構成され、水平走査パルスをカラム信号処理回路５に順次出して、カラム信号処理回路５の各々を順番に選択し、カラム信号処理回路５の各々から、信号処理が行われた画素信号を水平信号線１２に出力させる。
出力回路７は、カラム信号処理回路５の各々から水平信号線１２を通して、順次に供給される画素信号に対し信号処理を行って出力する。信号処理としては、例えば、バファリング、黒レベル調整、列ばらつき補正、各種デジタル信号処理等を用いることができる。
制御回路８は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等に出力する。
制御回路８は、垂直同期信号、水平同期信号、及びマスタクロック信号に基づいて、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等の動作の基準となるクロック信号や制御信号を生成する。そして、制御回路８は、生成したクロック信号や制御信号を、垂直駆動回路４、カラム信号処理回路５、及び水平駆動回路６等に出力する。
［１−２ 要部の構成］
次に、図１の固体撮像装置１の詳細構造について説明する。
図２は、固体撮像装置１の画素領域３の断面構成を示す図である。
図２に示すように、固体撮像装置１は、基板２、固定電荷膜１３、絶縁膜１４、遮光膜１５及び平坦化膜１６がこの順に積層されてなる受光層１７を備えている。また、受光層１７の平坦化膜１６側の面（以下、「裏面Ｓ１側」とも呼ぶ）には、カラーフィルタ層１８及びマイクロレンズアレイ１９がこの順に積層されてなる集光層２０が形成されている。さらに、受光層１７の基板２側の面（以下「表面Ｓ２側」とも呼ぶ）には、配線層２１及び支持基板２２がこの順に積層されている。なお、受光層１７の裏面Ｓ１と平坦化膜１６の裏面とは同一の面であるため、以下の記載では、平坦化膜１６の裏面も「裏面Ｓ１」と表す。また、受光層１７の表面Ｓ２と基板２の表面とは同一の面であるため、以下の記載では基板２の表面も「表面Ｓ２」と表す。また、固体撮像装置１では、基板２の裏面Ｓ３側が「光入射面側」となり、基板２の表面Ｓ２側が「光入射面と反対側」となる。
次に、図１の固体撮像装置１の詳細構造について説明する。
図２は、固体撮像装置１の画素領域３の断面構成を示す図である。
図２に示すように、固体撮像装置１は、基板２、固定電荷膜１３、絶縁膜１４、遮光膜１５及び平坦化膜１６がこの順に積層されてなる受光層１７を備えている。また、受光層１７の平坦化膜１６側の面（以下、「裏面Ｓ１側」とも呼ぶ）には、カラーフィルタ層１８及びマイクロレンズアレイ１９がこの順に積層されてなる集光層２０が形成されている。さらに、受光層１７の基板２側の面（以下「表面Ｓ２側」とも呼ぶ）には、配線層２１及び支持基板２２がこの順に積層されている。なお、受光層１７の裏面Ｓ１と平坦化膜１６の裏面とは同一の面であるため、以下の記載では、平坦化膜１６の裏面も「裏面Ｓ１」と表す。また、受光層１７の表面Ｓ２と基板２の表面とは同一の面であるため、以下の記載では基板２の表面も「表面Ｓ２」と表す。また、固体撮像装置１では、基板２の裏面Ｓ３側が「光入射面側」となり、基板２の表面Ｓ２側が「光入射面と反対側」となる。
基板２は、例えば、シリコン（Si）からなる半導体基板によって構成され、画素領域３を形成している。画素領域３には、複数の画素９が二次元マトリックス状に配置され、隣接する画素９の間に画素分離部２３が形成されている。画素分離部２３は、各画素９（後述する画素分離層３０で囲まれた光電変換部２５、不純物領域３２1、３２2、３２3）を取り囲むように、格子状に形成されている。画素分離部２３は、基板２の裏面Ｓ３側から深さ方向に形成された有底のトレンチ部２４を有している。トレンチ部２４は、内側面及び底面が画素分離部２３の外形を形成するように、格子状に形成されている。また、トレンチ部２４の内部には、基板２の裏面Ｓ３側を覆う固定電荷膜１３及び絶縁膜１４が埋め込まれている。また、絶縁膜１４内には、光を反射する金属膜を埋め込むようにしてもよい。金属膜としては、例えば、タングステン（W）、アルミニウム（Al）を採用できる。
画素分離部２３を設けることにより、各画素９を物理的に遮光・遮蔽することができ、光学混色の抑制、ブルーミングの抑制及び飽和電荷量の向上が可能となる。しかしながら、トレンチ部２４の形成時のドライエッチングによって基板２にダメージが与えられ、基板２のダメージによって電子が発生して暗電流や白点が発生し、暗時ノイズが増加する可能性がある。特に、トレンチ部２４の深さが深い場合には、ドライエッチングの加工時間が長くなるため、基板２のダメージが蓄積され、多量の電子が発生する可能性がある。
画素分離部２３を設けることにより、各画素９を物理的に遮光・遮蔽することができ、光学混色の抑制、ブルーミングの抑制及び飽和電荷量の向上が可能となる。しかしながら、トレンチ部２４の形成時のドライエッチングによって基板２にダメージが与えられ、基板２のダメージによって電子が発生して暗電流や白点が発生し、暗時ノイズが増加する可能性がある。特に、トレンチ部２４の深さが深い場合には、ドライエッチングの加工時間が長くなるため、基板２のダメージが蓄積され、多量の電子が発生する可能性がある。
画素９は、基板２の表面Ｓ２側（光入射面と反対側）に形成された光電変換部２５、及び基板２の裏面Ｓ３側（光入射面側）に形成された不純物領域２６を有している。光電変換部２５は、基板２の表面Ｓ２側に形成されたｐ型半導体領域２７と、ｐ型半導体領域２７と不純物領域２６との間に形成されたｎ型半導体領域２８とを含んで構成される。光電変換部２５では、ｐ型半導体領域２７とｎ型半導体領域２８との間のｐｎ接合、及び不純物領域２６（ｐ型の不純物の領域）とｎ型半導体領域２８との間のｐｎ接合によって、フォトダイオードが構成されている。ｎ型半導体領域２８は、フォトダイオード（光電変換部２５）の電荷蓄積領域を構成している。光電変換部２５のそれぞれは、入射光２９の光量に応じた信号電荷を生成し、生成した信号電荷をｎ型半導体領域２８に蓄積する。
また、光電変換部２５と画素分離部２３との間、つまり、光電変換部２５の基板２裏面Ｓ３側の周囲には、光電変換部２５を取り囲むように、画素分離層３０が形成されている。画素分離層３０は、ｐ型の不純物がドープされた不純物領域である。即ち、画素分離層３０には、光電変換部２５の電荷蓄積領域とは逆導電型の不純物がドープされている。ｐ型の不純物としては、例えば、ボロン（B）、ジフルオロボロン（BF2）を採用することができる。また、光電変換部２５の基板２表面Ｓ２側の周囲には、隣接するｎ型半導体領域２８同士を電気的に分離するｐ-ウェル層３１が形成されている。ｐ-ウェル層３１は、ｐ型（光電変換部２５の電荷蓄積領域とは逆導電型）の不純物がドープされた不純物領域である。また、図２では、ｐ-ウェル層３１には、トレンチ部２４の底部が到達している。
不純物領域２６は、複数段（複数層）の不純物領域３２1、３２2、３２3が積層されて構成されている。図２では、不純物領域３２1、３２2、３２3の段数が３段であり、不純物領域３２1が１段目（最も基板２の裏面Ｓ３側）、不純物領域３２2が２段目（１段目よりも基板２の表面Ｓ２側）、不純物領域３２3が３段目（最も基板２の表面Ｓ２側）である場合を例示している。不純物領域３２1、３２2、３２3のそれぞれは、光電変換部２５の光入射面側を覆って画素分離部２３の側面と接するように形成され、ｐ型の不純物がドープされた不純物領域である。即ち、不純物領域３２1、３２2、３２3には、光電変換部２５の電荷蓄積領域とは逆導電型の不純物がドープされている。ｐ型の不純物としては、画素分離層３０と同様に、例えば、ボロン（B）、ジフルオロボロン（BF2）を採用できる。また、１、２段目の不純物領域３２1、３２2のｐ型不純物濃度（図２では「ｐ＋」）は、３段目の不純物領域３２3のｐ型不純物濃度（図２では「ｐ」）よりも高くなっている。
また、不純物領域３２1、３２2、３２3の段数（不純物領域２６の厚さ）は、基板２の厚さやトレンチ部２４の深さに応じた数（厚さ）に設定とする。例えば、基板２の厚さが厚いほど又はトレンチ部２４が深いほど不純物領域３２1、３２2、３２3の段数を多くする（不純物領域２６の厚さを厚くする）。特に、不純物領域３２1、３２2、３２3の段数（不純物領域２６の厚さ）は、暗時特性の点からは、トレンチ部２４の周辺領域のホール濃度が１ｅ１４/cm3以上以下となるような段数（厚さ）に設定するのが好ましい。また、光電変換部２５の飽和電荷量の点からは、トレンチ部２４の周辺領域のホール濃度が１ｅ１6/cm3以下となるような段数（厚さ）に設定するのがより好ましい。トレンチ部２４の周辺領域としては、例えば、画素分離部２３と基板２（画素分離層３０、不純物領域３２1、３２2、３２3、ｐ-ウェル層３１）とが接する界面が挙げられる。ホール濃度は、例えばＳＳＲＭ（Scanning Spreading Resistance Microscope）を用いることで解析できる。
ここで、本開示の発明者は、日々の研究から、図３に示すように、基板２のダメージは、トレンチ部２４の開口部付近、つまり基板２の光入射面側で大きくなる傾向があることを発見し、この発見に基づき、ダメージが大きい基板２の光入射面側に複数段の不純物領域３２1、３２2、３２3を設ける構成を考えだした。図３は、基板２のダメージを解析するためのプロセスシミュレーションの結果を示す図である。図３では、ダメージの小さい領域にはドットパターンが無い又は低密度のドットパターンが表され、ダメージが大きい領域には高密度のドットパターンが表されている。複数段の不純物領域３２1、３２2、３２3を設ける構成とすることで、基板２の光入射面側のピニングを強化すること（高ホール濃度状態とすること）ができ、トレンチ部２４の形成時のドライエッチングによる基板２のダメージが原因で発生した電子（以下、「暗電流電子」とも呼ぶ）を不純物領域３２1、３２2、３２3のホール（正孔）でより確実に吸収でき暗電流をより確実に抑制できる。
また、基板２の光入射面側の暗電流電子を吸収することで、トレンチ部２４の深さ方向中間部よりも深い位置（光入射面側と反対側）における暗電流電子を低減できる。それゆえ、基板２の光入射面側と反対側に設ける画素分離層３０が低ホール濃度のもので済むので、画素分離層３０の不純物の濃度を低減でき、光電変換部２５の電荷蓄積部（ｎ型半導体領域２８）の体積の低減を抑制でき、光電変換部２５の飽和電荷量の低下を抑制できる。即ち、画素特性に対して支配的な領域であるトレンチ部２４の深さ方向中間部よりも深い位置において、従来の固体撮像装置と同様の画素設計（ｐウェル設計）が可能となる。
また、基板２の光入射面側の暗電流電子を吸収することで、トレンチ部２４の深さ方向中間部よりも深い位置（光入射面側と反対側）における暗電流電子を低減できる。それゆえ、基板２の光入射面側と反対側に設ける画素分離層３０が低ホール濃度のもので済むので、画素分離層３０の不純物の濃度を低減でき、光電変換部２５の電荷蓄積部（ｎ型半導体領域２８）の体積の低減を抑制でき、光電変換部２５の飽和電荷量の低下を抑制できる。即ち、画素特性に対して支配的な領域であるトレンチ部２４の深さ方向中間部よりも深い位置において、従来の固体撮像装置と同様の画素設計（ｐウェル設計）が可能となる。
図４は、トレンチ部２４の周辺領域のｐ型の不純物の濃度の測定結果を示す図である。図４では、横軸が基板２の裏面Ｓ３からの深さを示し、縦軸がｐ型の不純物の濃度を示している。また、第１の実施形態の固体撮像装置１（以下「実施例１」とも呼ぶ）のｐ型の不純物の濃度を実線で示し、画素分離層３０及び不純物領域３２1、３２2、３２3を省略した場合の固体撮像装置１（以下「比較例１」とも呼ぶ）のｐ型の不純物の濃度を一点鎖線で示し、画素分離層３０を省略せず不純物領域３２1、３２2、３２3のみを省略した場合の固体撮像装置１（以下「比較例２」とも呼ぶ）のｐ型の不純物の濃度を二点鎖線で示している。図４によれば、実施例１は、基板２の裏面Ｓ３側、つまり、トレンチ部２４の開口部付近のｐ型の不純物濃度が比較例１及び２よりも高くなっており、トレンチ部２４の中間部付近及び底部付近のｐ型の不純物濃度が比較例１及び２と同程度となっている。
図５は、実施例１、比較例１及び比較例２における、暗電流電子が原因で発生する白点の個数（以下「暗時欠陥数」とも呼ぶ）を示す図である。図５によれば、実施例１は、暗時欠陥数が比較例１の１/１０程度、比較例２の１/２程度となっている。これにより、実施例１によれば、比較例１及び比較例２に比べ暗時特性を改善できることが確認できた。
また、図６は、実施例１、比較例１及び比較例２における、光電変換部２５の飽和電荷量を示す図である。図６では、実施例１として、不純物領域３２1、３２2、３２3が３段の場合の他に、１段、２段、４段、５段、６段の場合も示している。図６によれば、実施例１の不純物領域３２1、３２2、３２3の段数が１段、２段、３段のものは、飽和電荷量が比較例１と同程度でかつ比較例２よりも大きくなっている。これにより、実施例１によれば、比較例１と同程度に、光電変換部２５の飽和電荷量を確保できることが確認できた。
また、図６は、実施例１、比較例１及び比較例２における、光電変換部２５の飽和電荷量を示す図である。図６では、実施例１として、不純物領域３２1、３２2、３２3が３段の場合の他に、１段、２段、４段、５段、６段の場合も示している。図６によれば、実施例１の不純物領域３２1、３２2、３２3の段数が１段、２段、３段のものは、飽和電荷量が比較例１と同程度でかつ比較例２よりも大きくなっている。これにより、実施例１によれば、比較例１と同程度に、光電変換部２５の飽和電荷量を確保できることが確認できた。
固定電荷膜１３は、基板２の裏面Ｓ３側全体（受光面側全体）、及びトレンチ部２４の内部を連続的に被覆している。固定電荷膜１３の材料としては、例えば、ハフニウム（Hf）、アルミニウム（Al）、ジルコニウム（Zr）、タンタル（Ta）、チタン（Ti）を採用できる。また、絶縁膜１４は、固定電荷膜１３の裏面Ｓ４側全体（受光面側全体）、及びトレンチ部２４の内部を連続的に被覆している。絶縁膜１４の材料としては、例えば、酸化シリコン（SiO2）、窒化シリコン（Si3N4）、酸窒化シリコン（SiON）を採用できる。
遮光膜１５は、隣接する画素９へ光が漏れ込まないように、絶縁膜１４の裏面Ｓ５側の一部に、複数の光電変換部２５のそれぞれの受光面側を開口する格子状に形成されている。また、平坦化膜１６は、受光層１７の裏面Ｓ１が凹凸がない平坦面となるように、遮光膜１５を含む絶縁膜１４の裏面Ｓ５側全体（受光面側全体）を連続的に被覆している。
遮光膜１５は、隣接する画素９へ光が漏れ込まないように、絶縁膜１４の裏面Ｓ５側の一部に、複数の光電変換部２５のそれぞれの受光面側を開口する格子状に形成されている。また、平坦化膜１６は、受光層１７の裏面Ｓ１が凹凸がない平坦面となるように、遮光膜１５を含む絶縁膜１４の裏面Ｓ５側全体（受光面側全体）を連続的に被覆している。
カラーフィルタ層１８は、平坦化膜１６の裏面Ｓ１側（受光面側）に、カラーフィルタ３３を画素９毎に有している。カラーフィルタ３３のそれぞれは、赤色、緑色、青色等の波長を透過し、透過させた入射光２９を光電変換部２５に入射させる構成となっている。
マイクロレンズアレイ１９は、カラーフィルタ層１８の裏面Ｓ６側（受光面側）に、マイクロレンズ３４を画素９毎に有している。マイクロレンズ３４のそれぞれは、被写体からの像光（入射光２９）を集光し、集光した入射光２９を光電変換部２５内に集光する。
マイクロレンズアレイ１９は、カラーフィルタ層１８の裏面Ｓ６側（受光面側）に、マイクロレンズ３４を画素９毎に有している。マイクロレンズ３４のそれぞれは、被写体からの像光（入射光２９）を集光し、集光した入射光２９を光電変換部２５内に集光する。
配線層２１は、基板２の表面Ｓ２側に形成されており、層間絶縁膜３５と、層間絶縁膜３５を介して複数層に積層された配線３６とを含んで構成されている。そして、配線層２１は、複数層の配線３６を介して、各画素９を構成する画素トランジスタを駆動する。
支持基板２２は、配線層２１の基板２に面する側とは反対側の面に形成されている。支持基板２２は、固体撮像装置１の製造段階において、基板２の強度を確保するための基板である。支持基板２２の材料としては、例えば、シリコン(Si)を用いることができる。
支持基板２２は、配線層２１の基板２に面する側とは反対側の面に形成されている。支持基板２２は、固体撮像装置１の製造段階において、基板２の強度を確保するための基板である。支持基板２２の材料としては、例えば、シリコン(Si)を用いることができる。
第１の実施形態に係る固体撮像装置１によれば、基板２の裏面側（受光層１７の裏面Ｓ１側）から光が照射され、照射された光がマイクロレンズ３４及びカラーフィルタ３３を透過し、透過した光が光電変換部２５で光電変換されて、信号電荷が生成される。そして、生成された信号電荷が、基板２の表面Ｓ２側に形成された画素トランジスタを介して、配線３６で形成された図１に示した垂直信号線１１によって画素信号として出力される。
また、第１の実施形態の固体撮像装置１では、裏面照射型構造、つまり配線層２１が形成された基板２の表面Ｓ２とは反対側の基板２の裏面Ｓ３を光入射面として、基板２の裏面Ｓ３側から、入射光２９が入射される構造とした。それゆえ、入射光２９は、配線層２１の制約を受けることなく、光電変換部２５に入射される。そのため、光電変換部２５の開口を広く取ることができ、例えば、表面照射型よりも、高感度化を図ることができる。
また、第１の実施形態の固体撮像装置１では、裏面照射型構造、つまり配線層２１が形成された基板２の表面Ｓ２とは反対側の基板２の裏面Ｓ３を光入射面として、基板２の裏面Ｓ３側から、入射光２９が入射される構造とした。それゆえ、入射光２９は、配線層２１の制約を受けることなく、光電変換部２５に入射される。そのため、光電変換部２５の開口を広く取ることができ、例えば、表面照射型よりも、高感度化を図ることができる。
［１−３ 固体撮像装置の製造方法］
次に、第１の実施形態に係る固体撮像装置１の製造方法について説明する。
図７Ａ及び図７Ｂは、固体撮像装置１の製造工程を示す断面図である。
まず、図７Ａに示すように、基板２に、基板２の表面Ｓ２側（他方の面側）から不純物をイオン注入し、複数の光電変換部２５、複数の画素分離層３０、及び複数段の不純物領域３７1、３７2、３７3等を形成する。具体的には、マスクパターンを用いずに、基板２の全面にｐ型（第１の導電型）の不純物をイオン注入することで、基板２の裏面Ｓ３側（一方の面側）に、ｐ型の不純物がドープされた複数段の不純物領域３７1、３７2、３７3を形成する。図７Ａでは、不純物領域３７1、３７2、３７3の段数が３段であり、不純物領域３７1が１段目（最も基板２の裏面Ｓ３側）、不純物領域３７2が２段目（１段目よりも基板２の表面Ｓ２側）、不純物領域３７3が３段目（最も基板２の表面Ｓ２側）である場合を例示している。不純物領域３７1、３７2、３７3は、複数の光電変換部２５を含んで構成される画素領域３の上記一方の面側（裏面Ｓ３側）の全面を覆うように形成される。
次に、第１の実施形態に係る固体撮像装置１の製造方法について説明する。
図７Ａ及び図７Ｂは、固体撮像装置１の製造工程を示す断面図である。
まず、図７Ａに示すように、基板２に、基板２の表面Ｓ２側（他方の面側）から不純物をイオン注入し、複数の光電変換部２５、複数の画素分離層３０、及び複数段の不純物領域３７1、３７2、３７3等を形成する。具体的には、マスクパターンを用いずに、基板２の全面にｐ型（第１の導電型）の不純物をイオン注入することで、基板２の裏面Ｓ３側（一方の面側）に、ｐ型の不純物がドープされた複数段の不純物領域３７1、３７2、３７3を形成する。図７Ａでは、不純物領域３７1、３７2、３７3の段数が３段であり、不純物領域３７1が１段目（最も基板２の裏面Ｓ３側）、不純物領域３７2が２段目（１段目よりも基板２の表面Ｓ２側）、不純物領域３７3が３段目（最も基板２の表面Ｓ２側）である場合を例示している。不純物領域３７1、３７2、３７3は、複数の光電変換部２５を含んで構成される画素領域３の上記一方の面側（裏面Ｓ３側）の全面を覆うように形成される。
また、基板２に選択的にｐ型の不純物及びｎ型（第２の導電型）の不純物をドープすることで、基板２の表面Ｓ２側に、複数の光電変換部２５を形成する。光電変換部２５の電荷蓄積領域（ｎ型半導体領域２８）は、ｎ型の不純物がドープされて形成される。即ち、光電変換部２５の電荷蓄積領域には、不純物領域３７1、３７2、３７3とは逆導電型の不純物がドープされる。光電変換部２５の形成方法としては、例えば、基板２の表面Ｓ２にマスクパターンを設け、マスクパターンを介してイオン注入を行う方法を採用できる。
続いて、図７Ｂに示すように、光電変換部２５等を形成した基板２の表面Ｓ２に、層間絶縁膜３５と配線３６とを交互に形成して配線層２１を形成する。続いて、配線層２１の最表面Ｓ７に支持基板２２を接着し、基板２、配線層２１及び支持基板２２からなる積層体を反転させる。続いて、基板２を裏面Ｓ３側から研磨して所望の厚さまで薄肉化する。
続いて、基板２の各画素９の境界、つまり、画素分離層３０が形成された部分において、基板２の裏面Ｓ３側から基板２を選択的にエッチング（例えば、ドライエッチング）することで、各光電変換部２５を取り囲むトレンチ部２４を形成する。トレンチ部２４の形成方法としては、例えば、基板２の裏面Ｓ３にマスクパターンを設け、マスクパターンを介してドライエッチングを行う方法を採用できる。続いて、マスクパターンを除去し、トレンチ部２４の側壁面及び底面、並びに基板２の裏面Ｓ３側全体（受光面側全体）が連続的に被覆されるように固定電荷膜１３及び絶縁膜１４を成膜し、トレンチ部２４を有する画素分離部２３を形成する。これにより、光電変換部２５毎に、不純物領域３７1、３７2、３７3が分割されて、複数段の不純物領域３２1、３２2、３２3が形成される。
続いて、基板２の各画素９の境界、つまり、画素分離層３０が形成された部分において、基板２の裏面Ｓ３側から基板２を選択的にエッチング（例えば、ドライエッチング）することで、各光電変換部２５を取り囲むトレンチ部２４を形成する。トレンチ部２４の形成方法としては、例えば、基板２の裏面Ｓ３にマスクパターンを設け、マスクパターンを介してドライエッチングを行う方法を採用できる。続いて、マスクパターンを除去し、トレンチ部２４の側壁面及び底面、並びに基板２の裏面Ｓ３側全体（受光面側全体）が連続的に被覆されるように固定電荷膜１３及び絶縁膜１４を成膜し、トレンチ部２４を有する画素分離部２３を形成する。これにより、光電変換部２５毎に、不純物領域３７1、３７2、３７3が分割されて、複数段の不純物領域３２1、３２2、３２3が形成される。
このように、第１の実施形態に係る固体撮像装置１の製造方法によれば、基板２の全面に不純物をイオン注入して不純物領域３７1、３７2、３７3を形成した後、各画素９毎に不純物領域３７1、３７2、３７3を分割して、各画素９の不純物領域３２1、３２2、３２3を形成するため、不純物領域３２1、３２2、３２3の形成にマスクパターンを用いずに済む。それゆえ、基板２の厚膜化や、画素サイズの微細化に容易に対応することができる。
ちなみに、例えば、マスクパターンを用いて、各画素９に個別に複数段の不純物領域３２1、３２2、３２3を形成する方法、つまり、各画素９に個別に不純物のイオン注入を行う方法によれば、基板２の厚さが厚く、不純物領域２６の厚さが厚い場合や、画素９の大きさが小さい場合には、マスクパターンのアスペクト比（厚み／幅の比率）が大きくなるため、マスクパターンが倒れる可能性があり、不純物領域３２1、３２2、３２3の形成が難しい。それゆえ、基板２の厚膜化や、画素サイズの微細化に対応することが難しい。
続いて、絶縁膜１４の裏面Ｓ５側全体に遮光材料層を成膜した後、遮光材料層を所望の形状にパターニングする。その後、基板２の裏面Ｓ３側に、平坦化膜１６、カラーフィルタ層１８及びマイクロレンズアレイ１９を形成することで、固体撮像装置１が完成する。
ちなみに、例えば、マスクパターンを用いて、各画素９に個別に複数段の不純物領域３２1、３２2、３２3を形成する方法、つまり、各画素９に個別に不純物のイオン注入を行う方法によれば、基板２の厚さが厚く、不純物領域２６の厚さが厚い場合や、画素９の大きさが小さい場合には、マスクパターンのアスペクト比（厚み／幅の比率）が大きくなるため、マスクパターンが倒れる可能性があり、不純物領域３２1、３２2、３２3の形成が難しい。それゆえ、基板２の厚膜化や、画素サイズの微細化に対応することが難しい。
続いて、絶縁膜１４の裏面Ｓ５側全体に遮光材料層を成膜した後、遮光材料層を所望の形状にパターニングする。その後、基板２の裏面Ｓ３側に、平坦化膜１６、カラーフィルタ層１８及びマイクロレンズアレイ１９を形成することで、固体撮像装置１が完成する。
以上説明したように、第１の実施形態に係る固体撮像装置１では、複数の画素９のそれぞれを、基板２の光入射面側と反対側（裏面Ｓ３側）に形成された光電変換部２５、及び基板２の光入射面側に形成された複数段の不純物領域３２1、３２2、３２3を有する構成とした。そして、複数段の不純物領域３２1、３２2、３２3のそれぞれを、光電変換部２５の光入射面側を覆って画素分離部２３の側面と接するように形成され光電変換部２５の電荷蓄積領域（ｎ型半導体領域２８）とは逆導電型の不純物がドープされた領域とした。
それゆえ、基板２の光入射面側のピニングを強化すること（高ホール濃度状態とすること）ができる。ここで、トレンチ部２４の形成時のドライエッチングによる基板２のダメージは、基板２の光入射面側で大きくなる傾向がある。そのため、基板２の光入射面側を高ホール濃度状態とすることで、トレンチ部２４の形成時のドライエッチングによる基板２のダメージが原因で発生した電子（暗電流電子）を不純物領域３２1、３２2、３２3のホール（正孔）でより確実に吸収でき、暗電流や白点をより確実に抑制できる。また、基板２の光入射面側と反対側に設けた画素分離層３０が低ホール濃度で済むので、画素分離層３０の不純物の濃度を低減でき、光電変換部２５の電荷蓄積部の体積の低減を抑制でき、光電変換部２５の飽和電荷量の低下を抑制できる。そのため、暗時特性を改善しつつ、光電変換部２５の飽和電荷量の低減を抑制可能な固体撮像装置１を提供できる。
それゆえ、基板２の光入射面側のピニングを強化すること（高ホール濃度状態とすること）ができる。ここで、トレンチ部２４の形成時のドライエッチングによる基板２のダメージは、基板２の光入射面側で大きくなる傾向がある。そのため、基板２の光入射面側を高ホール濃度状態とすることで、トレンチ部２４の形成時のドライエッチングによる基板２のダメージが原因で発生した電子（暗電流電子）を不純物領域３２1、３２2、３２3のホール（正孔）でより確実に吸収でき、暗電流や白点をより確実に抑制できる。また、基板２の光入射面側と反対側に設けた画素分離層３０が低ホール濃度で済むので、画素分離層３０の不純物の濃度を低減でき、光電変換部２５の電荷蓄積部の体積の低減を抑制でき、光電変換部２５の飽和電荷量の低下を抑制できる。そのため、暗時特性を改善しつつ、光電変換部２５の飽和電荷量の低減を抑制可能な固体撮像装置１を提供できる。
また、第１の実施形態に係る固体撮像装置１の製造方法では、まず基板２の全面に第１の導電型（ｐ型）の不純物をイオン注入することで、基板２の一方の面側（裏面Ｓ３側）に、第１の導電型の不純物がドープされた複数段の不純物領域３７1、３７2、３７3を形成する。続いて、基板２に選択的に第１の導電型とは逆導電型である第２の導電型（ｎ型）の不純物及び第１の導電型の不純物をドープすることで、基板２の他方の面側（表面Ｓ２）に、第２の導電型の不純物がドープされた電荷蓄積領域（ｎ型半導体領域２８）を有する複数の光電変換部２５を形成する。続いて、一方の面側から基板２を選択的にエッチング（ドライエッチング）して各光電変換部２５を取り囲むトレンチ部２４を形成することで、光電変換部２５毎に複数段の不純物領域３７1、３７2、３７3を分割する。それゆえ、マスクパターンを用いずに、各画素９の不純物領域３２1、３２2、３２3を形成でき、基板２の厚膜化や画素サイズの微細化に容易に対応することができる。
［１−４ 変形例］
なお、第１の実施形態では、負の電荷（電子）を信号電荷として用いる場合の構成を示したが、正の電荷（ホール）を信号電荷として用いる場合にも本開示は適用できる。ホールを信号電荷として用いる場合には、基板２内のｐ型領域とｎ型領域を逆に構成すればよい。即ち、不純物領域３２1、３２2、３２3にドープする不純物として、光電変換部２５の電荷蓄積領域（ｎ型半導体領域２８）とは逆導電型の不純物を用いる構成であればよい。
なお、第１の実施形態では、負の電荷（電子）を信号電荷として用いる場合の構成を示したが、正の電荷（ホール）を信号電荷として用いる場合にも本開示は適用できる。ホールを信号電荷として用いる場合には、基板２内のｐ型領域とｎ型領域を逆に構成すればよい。即ち、不純物領域３２1、３２2、３２3にドープする不純物として、光電変換部２５の電荷蓄積領域（ｎ型半導体領域２８）とは逆導電型の不純物を用いる構成であればよい。
〈２．第２の実施形態：電子機器への応用例〉
本開示に係る技術（本技術）は、例えば、デジタルスチルカメラ、デジタルビデオカメラ等の撮像装置、撮像機能を備えた携帯電話機、又は、撮像機能を備えた他の機器といった各種の電子機器に適用されてもよい。
図８は、本開示に係る技術（本技術）が適用され得る電子機器（例えば、カメラ）の概略的な構成の一例を示す図である。
図８に示すように、電子機器１００は、固体撮像装置１０１と、光学レンズ１０２と、シャッタ装置１０３と、駆動回路１０４と、信号処理回路１０５とを備えている。
本開示に係る技術（本技術）は、例えば、デジタルスチルカメラ、デジタルビデオカメラ等の撮像装置、撮像機能を備えた携帯電話機、又は、撮像機能を備えた他の機器といった各種の電子機器に適用されてもよい。
図８は、本開示に係る技術（本技術）が適用され得る電子機器（例えば、カメラ）の概略的な構成の一例を示す図である。
図８に示すように、電子機器１００は、固体撮像装置１０１と、光学レンズ１０２と、シャッタ装置１０３と、駆動回路１０４と、信号処理回路１０５とを備えている。
光学レンズ１０２は、被写体からの像光（入射光１０６）を固体撮像装置１０１の撮像面上に結像させる。これにより、固体撮像装置１０１内に一定期間にわたって信号電荷が蓄積される。シャッタ装置１０３は、固体撮像装置１０１への光照射期間及び遮光期間を制御する。駆動回路１０４は、固体撮像装置１０１の転送動作及びシャッタ装置１０３のシャッタ動作を制御する駆動信号を供給する。駆動回路１０４から供給される駆動信号（タイミング信号）により、固体撮像装置１０１の信号転送を行なう。信号処理回路１０５は、固体撮像装置１０１から出力される信号（画素信号）に各種信号処理を行う。信号処理が行われた映像信号は、メモリ等の記憶媒体に記憶され、或いはモニタに出力される。
なお、固体撮像装置１を適用できる電子機器１００としては、カメラに限られるものではなく、他の電子機器にも適用することができる。例えば、携帯電話機やタブレット端末等のモバイル機器向けカメラモジュール等の撮像装置に適用してもよい。
なお、固体撮像装置１を適用できる電子機器１００としては、カメラに限られるものではなく、他の電子機器にも適用することができる。例えば、携帯電話機やタブレット端末等のモバイル機器向けカメラモジュール等の撮像装置に適用してもよい。
以上、本開示に係る技術が適用され得る電子機器の一例について説明した。本開示に係る技術は、以上説明した構成のうち、固体撮像装置１０１に適用され得る。具体的には、図１の固体撮像装置１は、固体撮像装置１０１に適用できる。固体撮像装置１０１に本開示に係る技術を適用することにより、より良好な撮影画像を得ることができる。
なお、本技術は、以下のような構成を取ることができる。
（１）
基板と、
前記基板に形成された複数の画素と、
各画素を取り囲むように前記基板に形成されたトレンチ部を有する画素分離部とを備え、
複数の前記画素のそれぞれは、前記基板の光入射面側と反対側に形成された光電変換部、及び前記基板の光入射面側に形成された複数段の不純物領域を有し、
複数段の前記不純物領域のそれぞれは、前記光電変換部の光入射面側を覆って前記画素分離部の側面と接するように形成され、前記光電変換部の電荷蓄積領域とは逆導電型の不純物がドープされた領域である
固体撮像装置。
（２）
前記電荷蓄積領域は、ｎ型半導体領域であり、
前記逆導電型の不純物は、ｐ型の不純物である
前記（１）に記載の固体撮像装置。
（３）
前記トレンチ部の周辺領域のホール濃度は、１ｅ１４/cm3以上である
前記（２）に記載の固体撮像装置。
（４）
前記光電変換部は、裏面照射型構造である
前記（１）から（３）の何れかに記載の固体撮像装置。
（５）
基板、前記基板に形成された複数の画素、及び各画素を取り囲むように前記基板に形成されたトレンチ部を有する画素分離部を有する固体撮像装置と、
被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、
前記固体撮像装置から出力される信号に信号処理を行う信号処理回路とを備え、
複数の前記画素のそれぞれは、前記基板の光入射面側と反対側に形成された光電変換部、及び前記基板の光入射面側に形成された複数段の不純物領域を有し、
複数段の前記不純物領域のそれぞれは、前記光電変換部の光入射面側を覆って前記画素分離部の側面と接するように形成され、前記光電変換部の電荷蓄積領域とは逆導電型の不純物がドープされた領域である
電子機器。
（６）
前記基板の全面に第１の導電型の不純物をイオン注入することで、前記基板の一方の面側に、前記第１の導電型の不純物がドープされた複数段の不純物領域を形成する工程と、
前記基板に選択的に前記第１の導電型とは逆導電型である第２の導電型の不純物及び前記第１の導電型の不純物をドープすることで、前記基板の他方の面側に、前記第２の導電型の不純物がドープされた電荷蓄積領域を有する複数の光電変換部を形成する工程と、
前記一方の面側から前記基板を選択的にエッチングして各前記光電変換部を取り囲むトレンチ部を形成することで、前記光電変換部毎に前記複数段の不純物領域を分割する工程とを含む
固体撮像装置の製造方法。
（１）
基板と、
前記基板に形成された複数の画素と、
各画素を取り囲むように前記基板に形成されたトレンチ部を有する画素分離部とを備え、
複数の前記画素のそれぞれは、前記基板の光入射面側と反対側に形成された光電変換部、及び前記基板の光入射面側に形成された複数段の不純物領域を有し、
複数段の前記不純物領域のそれぞれは、前記光電変換部の光入射面側を覆って前記画素分離部の側面と接するように形成され、前記光電変換部の電荷蓄積領域とは逆導電型の不純物がドープされた領域である
固体撮像装置。
（２）
前記電荷蓄積領域は、ｎ型半導体領域であり、
前記逆導電型の不純物は、ｐ型の不純物である
前記（１）に記載の固体撮像装置。
（３）
前記トレンチ部の周辺領域のホール濃度は、１ｅ１４/cm3以上である
前記（２）に記載の固体撮像装置。
（４）
前記光電変換部は、裏面照射型構造である
前記（１）から（３）の何れかに記載の固体撮像装置。
（５）
基板、前記基板に形成された複数の画素、及び各画素を取り囲むように前記基板に形成されたトレンチ部を有する画素分離部を有する固体撮像装置と、
被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、
前記固体撮像装置から出力される信号に信号処理を行う信号処理回路とを備え、
複数の前記画素のそれぞれは、前記基板の光入射面側と反対側に形成された光電変換部、及び前記基板の光入射面側に形成された複数段の不純物領域を有し、
複数段の前記不純物領域のそれぞれは、前記光電変換部の光入射面側を覆って前記画素分離部の側面と接するように形成され、前記光電変換部の電荷蓄積領域とは逆導電型の不純物がドープされた領域である
電子機器。
（６）
前記基板の全面に第１の導電型の不純物をイオン注入することで、前記基板の一方の面側に、前記第１の導電型の不純物がドープされた複数段の不純物領域を形成する工程と、
前記基板に選択的に前記第１の導電型とは逆導電型である第２の導電型の不純物及び前記第１の導電型の不純物をドープすることで、前記基板の他方の面側に、前記第２の導電型の不純物がドープされた電荷蓄積領域を有する複数の光電変換部を形成する工程と、
前記一方の面側から前記基板を選択的にエッチングして各前記光電変換部を取り囲むトレンチ部を形成することで、前記光電変換部毎に前記複数段の不純物領域を分割する工程とを含む
固体撮像装置の製造方法。
１…固体撮像装置、２…基板、３…画素領域、４…垂直駆動回路、５…カラム信号処理回路、６…水平駆動回路、７…出力回路、８…制御回路、９…画素、１０…画素駆動配線、１１…垂直信号線、１２…水平信号線、１３…固定電荷膜、１４…絶縁膜、１５…遮光膜、１６…平坦化膜、１７…受光層、１８…カラーフィルタ層、１９…マイクロレンズアレイ、２０…集光層、２１…配線層、２２…支持基板、２３…画素分離部、２４…トレンチ部、２５…光電変換部、２６…不純物領域、２７…ｐ型半導体領域、２８…ｎ型半導体領域、２９…入射光、３０…画素分離層、３１…ウェル層、３２１、３２２、３２３…不純物領域、３３…カラーフィルタ、３４…マイクロレンズ、３５…層間絶縁膜、３６…配線、３７１、３７２、３７３…不純物領域、１００…電子機器、１０１…固体撮像装置、１０２…光学レンズ、１０３…シャッタ装置、１０４…駆動回路、１０５…信号処理回路、１０６…入射光
Claims (6)
- 基板と、
前記基板に形成された複数の画素と、
各画素を取り囲むように前記基板に形成されたトレンチ部を有する画素分離部とを備え、
複数の前記画素のそれぞれは、前記基板の光入射面側と反対側に形成された光電変換部、及び前記基板の光入射面側に形成された複数段の不純物領域を有し、
複数段の前記不純物領域のそれぞれは、前記光電変換部の光入射面側を覆って前記画素分離部の側面と接するように形成され、前記光電変換部の電荷蓄積領域とは逆導電型の不純物がドープされた領域である
固体撮像装置。 - 前記電荷蓄積領域は、ｎ型半導体領域であり、
前記逆導電型の不純物は、ｐ型の不純物である
請求項１に記載の固体撮像装置。 - 前記トレンチ部の周辺領域のホール濃度は、１ｅ１４/cm3以上である
請求項２に記載の固体撮像装置。 - 前記光電変換部は、裏面照射型構造である
請求項１に記載の固体撮像装置。 - 基板、前記基板に形成された複数の画素、及び各画素を取り囲むように前記基板に形成されたトレンチ部を有する画素分離部を有する固体撮像装置と、
被写体からの像光を前記固体撮像装置の撮像面上に結像させる光学レンズと、
前記固体撮像装置から出力される信号に信号処理を行う信号処理回路とを備え、
複数の前記画素のそれぞれは、前記基板の光入射面側と反対側に形成された光電変換部、及び前記基板の光入射面側に形成された複数段の不純物領域を有し、
複数段の前記不純物領域のそれぞれは、前記光電変換部の光入射面側を覆って前記画素分離部の側面と接するように形成され、前記光電変換部の電荷蓄積領域とは逆導電型の不純物がドープされた領域である
電子機器。 - 基板の全面に第１の導電型の不純物をイオン注入することで、前記基板の一方の面側に、前記第１の導電型の不純物がドープされた複数段の不純物領域を形成する工程と、
前記基板に選択的に前記第１の導電型とは逆導電型である第２の導電型の不純物及び前記第１の導電型の不純物をドープすることで、前記基板の他方の面側に、前記第２の導電型の不純物がドープされた電荷蓄積領域を有する複数の光電変換部を形成する工程と、
前記一方の面側から前記基板を選択的にエッチングして各前記光電変換部を取り囲むトレンチ部を形成することで、前記光電変換部毎に前記複数段の不純物領域を分割する工程とを含む
固体撮像装置の製造方法。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020091463A JP2021190466A (ja) | 2020-05-26 | 2020-05-26 | 固体撮像装置、電子機器、及び固体撮像装置の製造方法 |
| PCT/JP2021/015720 WO2021241062A1 (ja) | 2020-05-26 | 2021-04-16 | 固体撮像装置、電子機器、及び固体撮像装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020091463A JP2021190466A (ja) | 2020-05-26 | 2020-05-26 | 固体撮像装置、電子機器、及び固体撮像装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2021190466A true JP2021190466A (ja) | 2021-12-13 |
Family
ID=78744348
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020091463A Pending JP2021190466A (ja) | 2020-05-26 | 2020-05-26 | 固体撮像装置、電子機器、及び固体撮像装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP2021190466A (ja) |
| WO (1) | WO2021241062A1 (ja) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003318383A (ja) * | 2002-04-19 | 2003-11-07 | Sony Corp | 固体撮像素子およびその製造方法 |
| JP4992446B2 (ja) * | 2006-02-24 | 2012-08-08 | ソニー株式会社 | 固体撮像装置及びその製造方法、並びにカメラ |
| JP6299058B2 (ja) * | 2011-03-02 | 2018-03-28 | ソニー株式会社 | 固体撮像装置、固体撮像装置の製造方法及び電子機器 |
-
2020
- 2020-05-26 JP JP2020091463A patent/JP2021190466A/ja active Pending
-
2021
- 2021-04-16 WO PCT/JP2021/015720 patent/WO2021241062A1/ja active Application Filing
Also Published As
| Publication number | Publication date |
|---|---|
| WO2021241062A1 (ja) | 2021-12-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11729530B2 (en) | Solid-state imaging device, method of manufacturing solid-state imaging device, and electronic apparatus | |
| JP6126666B2 (ja) | 固体撮像装置及び電子機器 | |
| KR101683296B1 (ko) | 고체 촬상 장치와 그 제조 방법, 및 전자기기 | |
| JP4752926B2 (ja) | 固体撮像装置、固体撮像装置の製造方法、固体撮像装置の駆動方法、電子機器 | |
| US9087757B2 (en) | Semiconductor device, solid-state imaging device, method for manufacturing semiconductor device, method for manufacturing solid-state imaging device, and electronic apparatus | |
| TW201630173A (zh) | 固體攝像裝置及固體攝像裝置之製造方法 | |
| JP2012199489A (ja) | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 | |
| US9966399B2 (en) | Pixel having a plurality of pinned photodiodes | |
| JP2013041915A (ja) | 固体撮像素子および製造方法、並びに電子機器 | |
| JP2013012551A (ja) | 固体撮像装置、固体撮像装置の製造方法、及び電子機器 | |
| WO2021117523A1 (ja) | 固体撮像素子及び電子機器 | |
| EP1894247A1 (en) | Reduced imager crosstalk and pixel noise using extended buried contacts | |
| KR101476035B1 (ko) | 고체 촬상 장치의 제조 방법 및 고체 촬상 장치 | |
| JP5453968B2 (ja) | 固体撮像装置とその製造方法、及び電子機器 | |
| KR101583904B1 (ko) | 고체 촬상 장치, 고체 촬상 장치의 제조 방법 및 카메라 모듈 | |
| WO2021241062A1 (ja) | 固体撮像装置、電子機器、及び固体撮像装置の製造方法 | |
| EP3082165B1 (en) | A pixel having a plurality of pinned photodiodes | |
| JP6682674B2 (ja) | 固体撮像装置および固体撮像装置の製造方法 | |
| WO2021187422A1 (ja) | 固体撮像素子及び電子機器 | |
| JP2011009466A (ja) | 固体撮像装置及び電子機器 | |
| JP2010129735A (ja) | 固体撮像素子 | |
| JP2019114797A (ja) | 固体撮像装置および固体撮像装置の製造方法 |