JP2021182229A - コードシフト算出回路およびコードシフト値の算出方法 - Google Patents
コードシフト算出回路およびコードシフト値の算出方法 Download PDFInfo
- Publication number
- JP2021182229A JP2021182229A JP2020087117A JP2020087117A JP2021182229A JP 2021182229 A JP2021182229 A JP 2021182229A JP 2020087117 A JP2020087117 A JP 2020087117A JP 2020087117 A JP2020087117 A JP 2020087117A JP 2021182229 A JP2021182229 A JP 2021182229A
- Authority
- JP
- Japan
- Prior art keywords
- extreme
- temperature
- rate
- ratio
- code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004364 calculation method Methods 0.000 title claims abstract description 59
- 238000000034 method Methods 0.000 claims abstract description 11
- 238000010586 diagram Methods 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 6
- 230000000630 rising effect Effects 0.000 description 4
- 102100036464 Activated RNA polymerase II transcriptional coactivator p15 Human genes 0.000 description 3
- 101000713904 Homo sapiens Activated RNA polymerase II transcriptional coactivator p15 Proteins 0.000 description 3
- 229910004444 SUB1 Inorganic materials 0.000 description 3
- 229910004438 SUB2 Inorganic materials 0.000 description 3
- 101100311330 Schizosaccharomyces pombe (strain 972 / ATCC 24843) uap56 gene Proteins 0.000 description 3
- 239000000654 additive Substances 0.000 description 3
- 230000000996 additive effect Effects 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 3
- 101150018444 sub2 gene Proteins 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000008054 signal transmission Effects 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0005—Modifications of input or output impedance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/025—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in signal lines
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
- G11C29/028—Detection or location of defective auxiliary circuits, e.g. defective refresh counters with adaption or trimming of parameters
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C29/50008—Marginal testing, e.g. race, voltage or current testing of impedance
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1048—Data bus control circuits, e.g. precharging, presetting, equalising
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
- G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
- G11C7/1057—Data output buffers, e.g. comprising level conversion circuits, circuits for adapting load
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Measuring Temperature Or Quantity Of Heat (AREA)
- Memory System (AREA)
- Dc Digital Transmission (AREA)
Abstract
【課題】ドライブ強度コードの偏差を取り除くことのできるコードシフト算出回路およびコードシフト値の算出方法を提供する。【解決手段】コードシフト算出回路の第1演算回路は、温度差値およびドライブ強度コード対温度の第1変化率に基づいて、第1出力値を生成し、温度差値は、前のZQコマンドを取得した時の旧温度と現在のZQコマンドを取得した時の現温度の間の差値である。コードシフト算出回路の第2演算回路は、電圧差値およびドライブ強度コード対電圧の第2変化率コードに基づいて、第2出力値を生成し、電圧差値は、前のZQコマンドを取得した時の旧動作電圧と現在のZQコマンドを取得した時の現動作電圧の間の差値である。コードシフト算出回路の第3演算回路は、第1出力値と第2出力値を加算してシフト値を生成し、これによりZQキャリブレーションを行ったドライブ強度コードを調整する。【選択図】図3
Description
本発明は、ZQキャリブレーションに関するものであり、特に、電圧変化および温度変化に基づいてZQキャリブレーションを調整するドライブ強度コードに関するものである。
電子設備の動作スピードが速くなるに従って、電子設備内の半導体記憶装置の間に伝送される信号のスイング幅(swing width)が減少し、信号の伝送にかかる遅延時間を最小化する。しかし、スイング幅が減少するほど、信号伝送はさらに大きなレベルで外部ノイズの影響を受け、インターフェース端の信号の反射がインピーダンス不整合により大きくなる。インピーダンス不整合は、製造過程、電源電圧、および動作温度(Process-Voltage-Temperature, PVT)の変化によって引き起こされる。インピーダンス不整合は、半導体記憶装置から出力される信号を歪曲させるため、歪曲した信号を対応する半導体記憶装置が受信すると、セットアップ/ホールドフェイル(setup/hold failure)または信号レベルの判断ミス等の故障が起こる可能性がある。伝送線のインピーダンスと出力回路の出力インピーダンスを相互に整合させるためには、半導体記憶装置の出力インピーダンスを調整して、伝送線のインピーダンスと整合させる必要がある。
ZQキャリブレーション回路は、半導体記憶装置の出力インピーダンスを調整して、ZQピンを半導体記憶装置のZQキャリブレーション端子として提供するために使用される。外部ZQキャリブレーションコマンド、例えば、ZQCS(ZQ Calibration Short)コマンドは、ZQピン内に入力される。外部ZQキャリブレーションコマンドを入力した時、ZQキャリブレーション動作は、このコマンドが定義した周期内に実行され、生成されたコードを利用して出力ドライバの抵抗値を変更する。ZQキャリブレーション後の出力ドライバの抵抗制度を上げるために、分解能向上(improve resolution)の手段、すなわち、コードを増加させる方法を採用することができる。しかしながら、ZQCSコマンドが定義した周期は比較的短いため、1つのZQCSコマンドが移動できるコードの幅を増やして分解能を向上させた場合、信号伝送が規範(ZQCSコマンドが定義した周期)に符合しないリスクが生じる可能性がある。相対して、1つのZQCSコマンドが移動できるコードの幅を増やさないことを前提として分解能を向上させた場合、温度変化または電圧変化によりもたらされる出力インピーダンスの変化を取り除くのは難しい。
したがって、1つのZQCSコマンドが移動できるコードの幅を増やさないことを前提として分解能を向上させ、温度変化または電圧変化によりもたらされる出力インピーダンスの変化、つまり、温度変化または電圧変化によりもたらされるドライブ強度コードの偏差を取り除くことのできる別の解決方案が必要である。
本発明は、ZQキャリブレーションを行ったドライブ強度コードをシフトして、温度変化または電圧変化によりもたらされるドライブ強度コードの偏差を取り除くことのできるコードシフト算出回路およびコードシフト値の算出方法を提供する。
本発明のコードシフト算出回路は、シフト値を生成し、ZQキャリブレーションを行ったドライブ強度コードを調整するために使用される。コードシフト算出回路は、第1演算回路と、第2演算回路と、第3演算回路とを含む。第1演算回路は、温度差値およびドライブ強度コード対温度の第1変化率に基づいて、第1出力値を生成する。温度差値は、前のZQコマンドを取得した時の旧温度と現在のZQコマンドを取得した時の現温度の間の差値である。第2演算回路は、電圧差値およびドライブ強度コード対電圧の第2変化率コードに基づいて、第2出力値を生成する。電圧差値は、前のZQコマンドを取得した時の旧動作電圧と現在のZQコマンドを取得した時の現動作電圧の間の差値である。第3演算回路は、第1出力値と第2出力値を加算してシフト値を生成し、これによりドライブ強度コードを調整するために使用される。
本発明のコードシフト値の算出方法は、シフト値を生成し、ZQキャリブレーションを行ったドライブ強度コードを調整するために使用される。この方法は:温度差値およびドライブ強度コード対温度の第1変化率に基づいて第1出力値を生成し、温度差値が、前のZQコマンドを取得した時の旧温度と現在のZQコマンドを取得した時の現温度の間の差値であることと;電圧差値およびドライブ強度コード対電圧の第2変化率に基づいて第2出力値を生成し、電圧差値が、前のZQコマンドを取得した時の旧動作電圧と現在のZQコマンドを取得した時の現動作電圧の間の差値であることと;第1出力値と第2出力値を加算してシフト値を生成し、これによりドライブ強度コードを調整することと、を含む。
以上のように、本発明は、温度差値および動作電圧の電圧差値に基づいて、コードのシフト値を生成し、これによりZQキャリブレーションを行ったドライブ強度コードを調整することができる。したがって、本発明は、分解能を向上させることを前提として、同時に、温度変化または電圧変化によりもたらされるドライブ強度コードの偏差を取り除くことができる。
添付図面は、本発明の原理がさらに理解されるために含まれており、本明細書に組み込まれ、且つその一部を構成するものである。図面は、本発明の実施形態を例示しており、説明とともに、本発明の原理を説明する役割を果たしている。
図1は、本発明のコードシフト算出装置のブロック概略図である。図1を参照すると、コードシフト算出装置100は、抵抗分圧回路110と、アンプOPと、ORゲート120と、温度変化と電圧変化の算出回路130と、コードシフト算出回路140と、ヒューズ150と、シフターSFと、フリップフロップFF4とを含む。抵抗分圧回路110は、VDD分圧レベルを提供するために使用される。アンプOPは、VDD分圧レベルおよび基準電圧VBGRを受信して、動作電圧VDDの電圧値を表す電圧コードVDD_Cを出力する。
温度変化と電圧変化の算出回路130は、電圧コードVDD_Cおよび温度値を表す温度コードT_Cを受信する。温度変化と電圧変化の算出回路130は、フリップフロップFF0〜FF3および減算器SUB1とSUB2を含む。フリップフロップFF0〜FF3は、ZQCSコマンドまたはZQCLコマンドによりトリガーされる。例を挙げて説明すると、ZQCSコマンドの現在の立ち上がりエッジの時間点において、フリップフロップFF0は、この時間点に対応する電圧コードVDD_Cを現電圧CVとして出力し、フリップフロップFF1は、ZQCSコマンドの前の立ち上がりエッジの時間点に対応する電圧コードVDD_Cを旧電圧として出力する。減算器SUB1は、現電圧CVおよび旧電圧コードに基づいて、前の立ち上がりエッジの時間点と現在の立ち上がりエッジの時間点の間の電圧変化量DVを算出する。同様に、フリップフロップFF2は、現温度CTを出力し、フリップフロップFF3は、旧温度を出力し、減算器SUB2は、温度変化量DTを生成するために使用される。
コードシフト算出回路140は、現電圧CV、電圧変化量DV、現温度CT、および温度変化量DTに基づいて、ZQキャリブレーションを行ったドライブ強度コードのシフト値を調整することができる。これにより、本発明は、温度変化または電圧変化によりZQキャリブレーションを行ったドライブ強度コードを調整(またはシフトとも言う)することができる。説明すべきこととして、コードシフト算出に必要なドライブ強度コードの高圧/低圧における温度に対する変化率、およびドライブ強度コードの高圧/低圧における電圧に対する変化率は、ヒューズ(fuse)150により予め保存することができる。しかしながら、本発明は、ヒューズにより上述した変化率を保存できさえすれば、保存機能を有するいかなる記憶装置(例えば、メモリ回路)も本発明の保護範囲内に入るものとする。
シフターSFは、コードシフト算出回路140が算出したシフト値、およびプルアップ/プルダウン信号(pull up/pull down signal)PU/PDを受信する。シフターSFは、シフト値に基づいて、プルアップ/プルダウン信号PU/PDを調整し、調整したプルアップ/プルダウン信号PU/PDをフリップフロップFF4に出力する。フリップフロップFF4は、トリガーされた後に、調整したプルアップ/プルダウン信号PU/PD(コード形式)を出力する。1つの実施形態において、シフターSFは、加算器で実現することができる。
図2Aは、コード対温度の変化率と電圧の相対関係を示した曲線図である。図2Aを参照すると、R(T)_LVは、低圧LVにおけるコード対電圧の変化率を表し、R(T)_HVは、高圧HVにおけるコード対電圧の変化率を表す。上述した「高圧」および「低圧」は、正常動作電圧範囲の2つの極端値であってもよい。変化率R(T)_LVおよび変化率R(T)_HVの数値は、実験から得ることができ、ヒューズ150に予め保存される。コードシフト算出回路140は、コード対温度の変化率と電圧の相対変化が線型性であると仮定し、これにより、受信した変化率R(T)_LVと変化率R(T)_HVの数値および現電圧CV(例えば、電圧V0〜V3のうちのいずれか1つ)に基づいて、対応するコード対電圧の変化率(例えば、R(T)_V0〜R(T)_V3のうちのいずれか1つ)を算出することができる。説明すべきこととして、図2Aは、電圧V0〜V3のみを例示しているが、本発明はこれに限定されない。その他の実施形態において、電圧LVと電圧HVの間にさらに多くの電圧数値を区分けしてもよい。
図2Bは、コード対電圧の変化率と温度の相対関係を示した曲線図である。図2Bを参照すると、R(V)_LTは、低温LTにおけるコード対電圧の変化率を表し、R(V)_HTは、高温HTにおけるコード対電圧の変化率を表す。上述した「高温」および「低温」は、正常動作温度範囲の2つの極端値であってもよい。変化率R(V)_LTおよび変化率R(V)_HTの数値は、実験から得ることができ、ヒューズ150に予め保存される。コードシフト算出回路140は、コード対電圧の変化率と温度の相対変化が線型性であると仮定し、これにより、受信した変化率R(V)_LTと変化率R(V)_HTの数値および現温度CT(例えば、温度T0〜T3のうちのいずれか1つ)に基づいて、対応するコード対電圧の変化率(例えば、R(V)_T0〜R(V)_T3のうちのいずれか1つ)を算出することができる。説明すべきこととして、図2Bは、温度T0〜T3のみを例示しているが、本発明はこれに限定されない。その他の実施形態において、低温LTと高温HTの間にさらに多くの温度数値を区分けしてもよい。
図3は、本発明のコードシフト算出回路のブロック概略図である。図3を参照すると、コードシフト算出回路300は、第1演算回路310と、第2演算回路320と、加算器330とを含む。第1演算回路310は、比率算出回路311と、乗算器312とを含む。比率算出回路311は、変化率R(T)_HV、変化率R(T)_LV、および現電圧CVを受信する。比率算出回路311は、上述した3つの数値に基づいて、現電圧CVに対応するコード対温度の変化率R(T)_CVを第1変化率として算出する。乗算器312は、変化率R(T)_CVおよび温度変化量DTを受信して、変化率R(T)_CVと温度変化量DTの乗積を第1出力値CSV1として算出するために使用される。
第2演算回路320は、比率算出回路321と、乗算器322とを含む。比率算出回路321は、変化率R(V)_HT、変化率R(V)_LT、および現温度CTを受信する。比率算出回路321は、上述した3つの数値に基づいて現温度CTに対応するコード対電圧の変化率R(V)_CTを第2変化率として算出する。乗算器322は、変化率R(V)_CTおよび電圧変化量DVを受信して、変化率R(V)_CTと電圧変化量DVの乗積を第2出力値CSV2として算出するために使用される。最後に、加算器330により第1出力値CSV1および第2出力値CSV2に対して加法演算を行い、ドライブ強度コードを調整するためのシフト値CSV3を得る。
図4は、本発明の1つの実施形態の比率算出回路311のブロック概略図である。図4を参照すると、本実施形態において、比率算出回路311は、徐算器3111および3115と、乗算器3112〜3114および3116〜3118と、マルチプレクサS1およびS2と、加算器AD1とを含む。徐算器3111は、変化率R(T)_HVを受信して、変化率R(T)_HVから8を引く演算を行い、値a1を得る。乗算器3112〜3114は、値a1を受信して、それぞれ値a1に3、5、および7を掛ける演算を行い、値a2〜a4を得る。マルチプレクサS1は、現電圧CVに基づいて、値a1〜a4の中から現電圧CVに対応する1つの値を選択し、値a5として出力する。
同様にして、徐算器3115は、変化率R(T)_LVを受信して、変化率R(T)_LVから8を引く演算を行い、値a6を得る。乗算器3116〜3118は、値a6を受信して、それぞれ値a6に3、5、および7を掛ける演算を行い、値a7〜a9を得る。マルチプレクサS2は、現電圧CVに基づいて、値a6〜a9の中から現電圧CVに対応する1つの値を選択し、値a10として出力する。加算器AD1は、値a5と値a10に対して加法演算を行い、現電圧CVに対応するコード対温度の変化率R(T)_CVを得るために使用される。
図2Aおよび図4を同時に参照すると、現電圧CVの値と電圧V0の値が等しい時、マルチプレクサS1およびS2は、それぞれ値a1および値a6を選択して出力する。現電圧CVの値と電圧V1の値が等しい時、マルチプレクサS1およびS2は、それぞれ値a2および値a7を選択して出力する。現電圧CVの値と電圧V2の値が等しい時、マルチプレクサS1およびS2は、それぞれ値a3および値a8を選択して出力する。現電圧CVの値と電圧V3の値が等しい時、マルチプレクサS1およびS2は、それぞれ値a4および値a9を選択して出力する。
図5は、本発明の1つの実施形態の比率算出回路321のブロック概略図である。図5を参照すると、本実施形態において、比率算出回路321は、徐算器3211および3215と、乗算器3212〜3214および3216〜3218と、マルチプレクサS3およびS4と、加算器AD2とを含む。徐算器3211は、変化率R(V)_HTを受信して、変化率R(V)_HTから8を引く演算を行い、値a11を得る。乗算器3212〜3214は、値a11を受信して、それぞれ値a11に3、5、および7を掛ける演算を行い、値a12〜a14を得る。マルチプレクサS3は、現温度CTに基づいて、値a11〜a14の中から現温度CTに対応する1つの値を選択し、値a15として出力する。
同様にして、徐算器3215は、変化率R(V)_LTを受信して、変化率R(V)_LTから8を引く演算を行い、値a16を得る。乗算器3216〜3218は、値a16を受信して、それぞれ値a16に3、5、および7を掛ける演算を行い、値a17〜a19を得る。マルチプレクサS4は、現温度CTに基づいて、値a16〜a19の中から現温度CTに対応する1つの値を選択し、値a20として出力する。加算器AD2は、値a15と値a20に対して加法演算を行い、現温度CTに対応するコード対電圧の変化率R(V)_CTを得るために使用される。
図2Bおよび図5を同時に参照すると、現温度CTの値と温度T0の値が等しい時、マルチプレクサS3およびS4は、それぞれ値a11および値a16を選択して出力する。現温度CTの値と温度T1の値が等しい時、マルチプレクサS3およびS4は、それぞれ値a12および値a17を選択して出力する。現温度CTの値と温度T2の値が等しい時、マルチプレクサS3およびS4は、それぞれ値a13および値a18を選択して出力する。現温度CTの値と温度T3の値が等しい時、マルチプレクサS3およびS4は、それぞれ値a14および値a19を選択して出力する。
特に言及すべきこととして、図4および図5における乗算器と徐算器の数量、およびそれに対応する演算は、高温/低温、高圧/低圧の範囲設定および上述した範囲の区分けの細かさに関連する。その他の実施形態において、さらに多くの数量および異なる演算に対応する乗算器と徐算器を採用し、さらに精密な算出結果を得ても良い。
図6は、本発明のコードシフト値算出方法のステップフロー図である。図3および図6を同時に参照すると、ステップS610は、温度差値(すなわち、温度変化量DT)およびドライブ強度コード対温度の第1変化率(すなわち、変化率R(T)_CV)に基づいて、第1出力値CSV1を生成する。温度変化量DTは、前のZQコマンドを取得した時の旧温度と現在のZQコマンドを取得した時の現温度の間の差値である。ステップS620は、電圧差値(電圧変化量DV)およびドライブ強度コード対電圧の第2変化率(すなわち、変化率R(V)_CT)に基づいて、第2出力値CSV2を生成する。電圧変化量DVは、前のZQコマンドを取得した時の旧動作電圧と現在のZQコマンドを取得した時の現動作電圧の間の差値である。ステップS630は、第1出力値CSV1と第2出力値CSV2を加算してシフト値CSV3を生成し、これによりドライブ強度コードを調整する。
以上のように、本発明は、温度差値および動作電圧の電圧差値に基づいて、コードのシフト値を生成し、これによりZQキャリブレーションを行ったドライブ強度コードを調整することができる。したがって、本発明は、分解能を向上させることを前提として、同時に、温度変化または電圧変化によりもたらされるドライブ強度コードの偏差を取り除くことができる。
100 コードシフト算出装置
110 抵抗分圧回路
120 ORゲート
130 温度変化と電圧変化の算出回路
140 コードシフト算出回路
150 ヒューズ
300 コードシフト算出回路
310 第1演算回路
311 比率算出回路
3111、3115 徐算器
3112〜3114、3116〜3118 乗算器
312 乗算器
320 第2演算回路
321 比率算出回路
3211、3215 徐算器
322 乗算器
330 加算器
a1〜a20 値
AD1、AD2 加算器
CSV1 第1出力値
CSV2 第2出力値
CSV3 シフト値
CT 現温度
CV 現電圧
DT 温度変化量
DV 電圧変化量
FF0〜FF4 フリップフロップ
HT 高温
HV 高圧
LT 低温
LV 低圧
OP アンプ
PU/PD プルアップ/プルダウン信号
R(V)_CT、R(T)_CV、R(T)_HV、R(T)_LV、R(V)_HT、R(V)_LT、R(V)_T0〜 R(V)_T3、R(T)_V0〜R(T)_V3 変化率
S1〜S4 マルチプレクサ
S610〜S630 ステップ
SF シフター
SUB1、SUB2 減算器
T0〜T3 温度
T_C 温度コード
V0〜V3 電圧
VBGR 基準電圧
VDD 動作電圧
VDD_C 電圧コード
ZQCL コマンド
ZQCS コマンド
110 抵抗分圧回路
120 ORゲート
130 温度変化と電圧変化の算出回路
140 コードシフト算出回路
150 ヒューズ
300 コードシフト算出回路
310 第1演算回路
311 比率算出回路
3111、3115 徐算器
3112〜3114、3116〜3118 乗算器
312 乗算器
320 第2演算回路
321 比率算出回路
3211、3215 徐算器
322 乗算器
330 加算器
a1〜a20 値
AD1、AD2 加算器
CSV1 第1出力値
CSV2 第2出力値
CSV3 シフト値
CT 現温度
CV 現電圧
DT 温度変化量
DV 電圧変化量
FF0〜FF4 フリップフロップ
HT 高温
HV 高圧
LT 低温
LV 低圧
OP アンプ
PU/PD プルアップ/プルダウン信号
R(V)_CT、R(T)_CV、R(T)_HV、R(T)_LV、R(V)_HT、R(V)_LT、R(V)_T0〜 R(V)_T3、R(T)_V0〜R(T)_V3 変化率
S1〜S4 マルチプレクサ
S610〜S630 ステップ
SF シフター
SUB1、SUB2 減算器
T0〜T3 温度
T_C 温度コード
V0〜V3 電圧
VBGR 基準電圧
VDD 動作電圧
VDD_C 電圧コード
ZQCL コマンド
ZQCS コマンド
Claims (14)
- シフト値を生成し、ZQキャリブレーションを行ったドライブ強度コードを調整するために使用されるコードシフト算出回路であって、
温度差値および前記ドライブ強度コード対温度の第1変化率に基づいて、第1出力値を生成し、前記温度差値が、前のZQコマンドを取得した時の旧温度と現在のZQコマンドを取得した時の現温度の間の差値である第1演算回路と、
電圧差値および前記ドライブ強度コード対電圧の第2変化率コードに基づいて、第2出力値を生成し、前記電圧差値が、前記前のZQコマンドを取得した時の旧動作電圧と前記現在のZQコマンドを取得した時の現動作電圧の間の差値である第2演算回路と、
前記第1出力値と前記第2出力値を加算して前記シフト値を生成し、これにより前記ドライブ強度コードを調整する第3演算回路と、
を含むコードシフト算出回路。 - 前記第1演算回路が、さらに、前記温度差値と前記第1変化率との乗積を計算することにより前記第1出力値を取得し、前記第2演算回路が、さらに、前記電圧差値と前記第2変化率との乗積を計算することにより前記第2出力値を取得する請求項1に記載のコードシフト算出回路。
- 前記第1演算回路が、さらに、
前記現動作電圧、前記ドライブ強度コードの第1極端動作電圧における温度に対する第1極端変化率、および前記ドライブ強度コードの第2極端動作電圧における温度に対する第2極端変化率に基づいて、前記第1変化率を算出し、
前記第2演算回路が、さらに、
前記現温度、前記ドライブ強度コードの第1極端温度における電圧に対する第3極端変化率、および前記ドライブ強度コードの第2極端温度における電圧に対する第4極端変化率に基づいて、前記第2変化率を算出する請求項1に記載のコードシフト算出回路。 - 前記第1演算回路が、さらに、
第1比率の前記第1極端変化率および第2比率の前記第2極端変化率を加算して、前記第1変化率を生成し、前記第1比率および前記第2比率が、前記現動作電圧に基づいて決定され、
前記第2演算回路が、さらに、
第3比率の前記第3極端変化率および第4比率の前記第4極端変化率を加算して、前記第2変化率を生成し、前記第3比率および前記第3比率が、前記現温度に基づいて決定される請求項3に記載のコードシフト算出回路。 - 前記第1演算回路が、さらに、
前記現動作電圧に基づいて、複数の異なる比率の前記第1極端変化率の中から前記第1比率の前記第1極端変化率を選択するとともに、前記現動作電圧に基づいて、複数の異なる比率の前記第2極端変化率の中から前記第2比率の前記第2極端変化率を選択し、
前記第2演算回路が、さらに、
前記現温度に基づいて、複数の異なる比率の前記第3極端変化率の中から前記第3比率の前記第3極端変化率を選択するとともに、前記現温度に基づいて、複数の異なる比率の前記第4極端変化率の中から前記第4比率の前記第4極端変化率を選択する請求項4に記載のコードシフト算出回路。 - 前記複数の異なる比率が、(1/8)、(5/8)、および(7/8)を含む請求項5に記載のコードシフト算出回路。
- 前記第1演算回路が、
前記現動作電圧に基づいて、複数の異なる比率の前記第1極端変化率の中から第1比率の前記第1極端変化率を選択して出力する第1マルチプレクサと、
前記現動作電圧に基づいて、複数の異なる比率の前記第2極端変化率の中から第2比率の前記第2極端変化率を選択して出力する第2マルチプレクサと、
前記第1比率の前記第1極端変化率と前記第2比率の前記第2極端変化率を加算して、前記第1変化率を取得する第1加算器と、を含み、
前記第2演算回路が、
前記温度に基づいて、複数の異なる比率の前記第3極端変化率の中から第3比率の前記第3極端変化率を選択して出力する第3マルチプレクサと、
前記温度に基づいて、複数の異なる比率の前記第4極端変化率の中から第4比率の前記第4極端変化率を選択して出力する第4マルチプレクサと、
前記第3比率の前記第3極端変化率と前記第4比率の前記第4極端変化率を加算して、前記第2変化率を取得する第2加算器と、
を含む請求項3に記載のコードシフト算出回路。 - 前記複数の異なる比率が、(1/8)、(5/8)、および(7/8)を含む請求項7に記載のコードシフト算出回路。
- シフト値を生成して、ZQキャリブレーションを行ったドライブ強度コードを調整するために使用されるコードシフト値の算出方法であって、
温度差値および前記ドライブ強度コード対温度の第1変化率に基づいて、第1出力値を生成し、前記温度差値が、前のZQコマンドを取得した時の旧温度と現在のZQコマンドを取得した時の現温度の間の差値であるステップと、
電圧差値および前記ドライブ強度コード対電圧の第2変化率に基づいて、第2出力値を生成し、前記電圧差値が、前のZQコマンドを取得した時の旧動作電圧と現在のZQコマンドを取得した時の現動作電圧の間の差値であるステップと、
前記第1出力値と前記第2出力値を加算して前記シフト値を生成し、これにより前記ドライブ強度コードを調整するステップと、
を含むコードシフト値の算出方法。 - 前記温度差値と前記第1変化率との乗積を計算することにより前記第1出力値を取得するステップと、
前記電圧差値と前記第2変化率との乗積を計算することにより前記第2出力値を取得するステップと、
をさらに含む請求項9に記載のコードシフト値の算出方法。 - 前記現動作電圧、前記ドライブ強度コードの第1極端動作電圧における温度に対する第1極端変化率、および前記ドライブ強度コードの第2極端動作電圧における温度に対する第2極端変化率に基づいて、前記第1変化率を算出するステップと、
前記現温度、前記ドライブ強度コードの第1極端温度における電圧に対する第3極端変化率、および前記ドライブ強度コードの第2極端温度における電圧に対する第4極端変化率に基づいて、前記第2変化率を算出するステップと、
をさらに含む請求項9に記載のコードシフト値の算出方法。 - 第1比率の前記第1極端変化率および第2比率の前記第2極端変化率を加算して、前記第1変化率を生成し、前記第1比率および前記第2比率が、前記現動作電圧に基づいて決定されるステップと、
第3比率の前記第3極端変化率および第4比率の前記第4極端変化率を加算して、前記第2変化率を生成し、前記第3比率および前記第3比率が、前記現温度に基づいて決定されるステップと、
をさらに含む請求項11に記載のコードシフト値の算出方法。 - 現動作電圧に基づいて、複数の異なる比率の前記第1極端変化率の中から前記第1比率の前記第1極端変化率を選択するとともに、現動作電圧に基づいて、複数の異なる比率の前記第2極端変化率の中から前記第2比率の前記第2極端変化率を選択するステップと、
現温度に基づいて、複数の異なる比率の前記第3極端変化率の中から前記第3比率の前記第3極端変化率を選択するとともに、現温度に基づいて、複数の異なる比率の前記第4極端変化率の中から前記第4比率の前記第4極端変化率を選択するステップと、
をさらに含む請求項12に記載のコードシフト値の算出方法。 - 前記複数の異なる比率が、(1/8)、(5/8)、および(7/8)を含む請求項13に記載のコードシフト値の算出方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020087117A JP6890701B1 (ja) | 2020-05-19 | 2020-05-19 | コードシフト算出回路およびコードシフト値の算出方法 |
US17/231,012 US11264988B2 (en) | 2020-05-19 | 2021-04-15 | Code shift calculation circuit and method for calculating code shift value |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020087117A JP6890701B1 (ja) | 2020-05-19 | 2020-05-19 | コードシフト算出回路およびコードシフト値の算出方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP6890701B1 JP6890701B1 (ja) | 2021-06-18 |
JP2021182229A true JP2021182229A (ja) | 2021-11-25 |
Family
ID=76429609
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2020087117A Active JP6890701B1 (ja) | 2020-05-19 | 2020-05-19 | コードシフト算出回路およびコードシフト値の算出方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US11264988B2 (ja) |
JP (1) | JP6890701B1 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100040217A (ko) * | 2008-10-09 | 2010-04-19 | 삼성전자주식회사 | 온도 변화의 보상이 가능한 반도체 집적 회로 및 그 구동 방법 |
JP2010117987A (ja) * | 2008-11-14 | 2010-05-27 | Denso Corp | メモリ制御装置、およびメモリ制御プログラム |
US20170222647A1 (en) * | 2016-02-02 | 2017-08-03 | Mediatek Inc. | Memory interface circuit capable of controlling driving ability and associated control method |
JP2018511108A (ja) * | 2015-03-27 | 2018-04-19 | インテル・コーポレーション | センサデータ検出に基づくインピーダンス補償 |
JP2019212294A (ja) * | 2018-06-06 | 2019-12-12 | インテル・コーポレーション | メモリデバイスセルフリフレッシュ中の定期的キャリブレーション |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100930399B1 (ko) * | 2007-05-10 | 2009-12-08 | 주식회사 하이닉스반도체 | 반도체 장치의 데이터 출력 드라이빙 회로 |
KR20160056618A (ko) * | 2014-11-12 | 2016-05-20 | 삼성전자주식회사 | 온다이 터미네이션 회로 및 온다이 터미네이션 방법 |
KR102373545B1 (ko) * | 2015-11-23 | 2022-03-11 | 삼성전자주식회사 | 온도 계수에 기초하여 기준 전압을 생성하는 회로 및 방법 |
KR102529968B1 (ko) | 2016-05-11 | 2023-05-08 | 삼성전자주식회사 | 반도체 메모리 장치의 임피던스 조정 회로, 반도체 메모리 장치 및 반도체 메모리 장치의 동작 방법 |
US10192607B2 (en) | 2016-05-31 | 2019-01-29 | Qualcomm Incorporated | Periodic ZQ calibration with traffic-based self-refresh in a multi-rank DDR system |
JP2018045743A (ja) | 2016-09-13 | 2018-03-22 | 東芝メモリ株式会社 | 半導体装置及びメモリシステム |
CN108447511B (zh) | 2017-08-21 | 2021-03-23 | 长鑫存储技术有限公司 | 半导体存储器及其控制方法 |
KR102657125B1 (ko) | 2018-06-01 | 2024-04-15 | 에스케이하이닉스 주식회사 | 데이터 출력 회로 |
US10917093B1 (en) * | 2019-11-05 | 2021-02-09 | Micron Technology, Inc. | Self-adaptive termination impedance circuit |
US10747245B1 (en) * | 2019-11-19 | 2020-08-18 | Micron Technology, Inc. | Apparatuses and methods for ZQ calibration |
-
2020
- 2020-05-19 JP JP2020087117A patent/JP6890701B1/ja active Active
-
2021
- 2021-04-15 US US17/231,012 patent/US11264988B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20100040217A (ko) * | 2008-10-09 | 2010-04-19 | 삼성전자주식회사 | 온도 변화의 보상이 가능한 반도체 집적 회로 및 그 구동 방법 |
JP2010117987A (ja) * | 2008-11-14 | 2010-05-27 | Denso Corp | メモリ制御装置、およびメモリ制御プログラム |
JP2018511108A (ja) * | 2015-03-27 | 2018-04-19 | インテル・コーポレーション | センサデータ検出に基づくインピーダンス補償 |
US20170222647A1 (en) * | 2016-02-02 | 2017-08-03 | Mediatek Inc. | Memory interface circuit capable of controlling driving ability and associated control method |
JP2019212294A (ja) * | 2018-06-06 | 2019-12-12 | インテル・コーポレーション | メモリデバイスセルフリフレッシュ中の定期的キャリブレーション |
Also Published As
Publication number | Publication date |
---|---|
JP6890701B1 (ja) | 2021-06-18 |
US20210367595A1 (en) | 2021-11-25 |
US11264988B2 (en) | 2022-03-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7420387B2 (en) | Semiconductor device capable of controlling OCD and ODT circuits and control method used by the semiconductor device | |
US8344751B2 (en) | Impedance code generation circuit, semiconductor device including the same, and method for setting termination impedance | |
KR100853466B1 (ko) | 온 다이 터미네이션 장치 및 이의 캘리브래이션 동작을빠르게 하기 위한 방법 | |
KR101045086B1 (ko) | 터미네이션 회로 및 이를 포함하는 임피던스 매칭 장치 | |
US8593195B1 (en) | High performance memory interface circuit architecture | |
US7728620B2 (en) | System including preemphasis driver circuit and method | |
US8264253B2 (en) | Transmitter swing control circuit and method | |
KR100446292B1 (ko) | 능동 종단저항값 교정회로와 이를 구비하는 메모리 칩과능동 종단저항 교정방법 | |
US8120381B2 (en) | Impedance adjusting device | |
KR100886644B1 (ko) | 온 다이 터미네이션 장치의 캘리브래이션 회로 | |
WO2001069786A2 (en) | A phase detector | |
WO2013003230A2 (en) | Configurable multi-dimensional driver and receiver | |
CN104899165A (zh) | 对电子装置执行存储接口控制的方法及其装置 | |
US20210173005A1 (en) | Test device and method with built-in self-test logic | |
US20120194215A1 (en) | Semiconductor apparatus and impedance calibration circuit for the same | |
US8144726B2 (en) | Structure for out of band signaling enhancement for high speed serial driver | |
CN114556784A (zh) | 正交时钟偏斜校准电路 | |
JP6890701B1 (ja) | コードシフト算出回路およびコードシフト値の算出方法 | |
US10326429B1 (en) | Receiver and common-mode voltage calibration method thereof | |
KR20130072056A (ko) | 임피던스 코드 생성 회로 및 이를 포함하는 반도체 장치 | |
KR102359599B1 (ko) | 코드 시프트 산출 회로 및 코드 시프트값의 산출 방법 | |
TWI734531B (zh) | 代碼移位計算電路以及代碼位移值的計算方法 | |
US20080191766A1 (en) | Method and apparatus for detecting and adjusting characteristics of a signal | |
KR100933670B1 (ko) | 캘리브래이션 회로 및 집적회로 | |
CN111398775B (zh) | 电路运行速度检测电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200519 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210511 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210525 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6890701 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |