JP2021164126A - 回路基板及びその製造方法 - Google Patents

回路基板及びその製造方法 Download PDF

Info

Publication number
JP2021164126A
JP2021164126A JP2020067143A JP2020067143A JP2021164126A JP 2021164126 A JP2021164126 A JP 2021164126A JP 2020067143 A JP2020067143 A JP 2020067143A JP 2020067143 A JP2020067143 A JP 2020067143A JP 2021164126 A JP2021164126 A JP 2021164126A
Authority
JP
Japan
Prior art keywords
substrate
circuit board
transmission
slit
transmission pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020067143A
Other languages
English (en)
Other versions
JP7455641B2 (ja
Inventor
剛 奥長
Go Okunaga
彰 中津
Akira Nakatsu
悠佑 夏原
Yusuke Natsuhara
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Pillar Packing Co Ltd
Original Assignee
Nippon Pillar Packing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Pillar Packing Co Ltd filed Critical Nippon Pillar Packing Co Ltd
Priority to JP2020067143A priority Critical patent/JP7455641B2/ja
Publication of JP2021164126A publication Critical patent/JP2021164126A/ja
Application granted granted Critical
Publication of JP7455641B2 publication Critical patent/JP7455641B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Waveguides (AREA)

Abstract

【課題】種々の要求に対応することができる、回路基板、及びその製造方法を提供する。【解決手段】本発明に係る回路基板は、第1面、及び前記第1面とは反対側の第2面を有し、誘電体により形成された第1基板と、第1面、及び前記第2面とは反対側の第2面を有し、前記第1基板とは異なる誘電率を有する誘電体により形成された、第2基板であって、当該第2基板の第1面と前記第1基板の第2面とが対向するように積層された第2基板と、前記第1基板の第1面に積層された第1伝送グランドと、前記第2基板の第2面に積層された第2伝送グランドと、前記第1基板と前記第2基板との間に配置された伝送パターンと、を備えている。【選択図】図1

Description

本発明は、回路基板及びその製造方法に関する。
信号伝送のための回路基板としては、種々のものが提案されているが、例えば、特許文献1の回路基板は、一の基板の両面に、信号線及びグランドがそれぞれ形成されている。
実開昭58−43002号公報
ところで、近年、回路基板の構造は複雑になっており、用途に応じて、種々の態様の回路基板が要望されていた。本発明は、この問題を解決するためになされたものであり、種々の要求に対応することができる、回路基板、及びその製造方法を提供することを目的とする。
本発明に係る回路基板は、第1面、及び前記第1面とは反対側の第2面を有し、誘電体により形成された第1基板と、第1面、及び前記第2面とは反対側の第2面を有し、前記第1基板とは異なる誘電率を有する誘電体により形成された、第2基板であって、当該第2基板の第1面と前記第1基板の第2面とが対向するように積層された第2基板と、前記第1基板の第1面に積層された第1伝送グランドと、前記第2基板の第2面に積層された第2伝送グランドと、前記第1基板と前記第2基板との間に配置された伝送パターンと、を備えている。
上記回路基板においては、前記第1伝送グランド及び前記第2伝送グランドの少なくとも一方に、平面視において前記伝送パターンの外縁よりも外側に、当該伝送パターンと略平行に延びるスリットを形成することができる。
上記回路基板においては、前記第1伝送グランド及び前記第2伝送グランドの少なくとも一方に、平面視において前記伝送パターンを挟むように、当該伝送パターンと略平行に延びる少なくとも一対のスリットを形成することができる。
上記回路基板において、前記スリットは、平面視において前記伝送パターンの外縁よりも外側で、当該外縁の近傍に配置することができる。
この場合、前記スリットの幅は、λg/2以上にすることができる。但し、λgは前記伝送パターンによって伝送される電磁波の波長を表す。
上記回路基板において、前記スリットは、平面視において前記伝送パターンの外縁から(λg/4+n*λg)離れた位置の近傍に配置することができる。但し、λgは前記伝送パターンによって伝送される電磁波の波長、nは整数を表す。
この場合、前記スリットの幅は、λg/6以下とすることができる。
本発明に係る回路基板の製造方法は、第1面、及び前記第2面とは反対側の第2面を有し、熱可塑性の誘電体により形成された第1基板、前記第1面及び前記第2面にそれぞれ積層された導電膜、を有する構造体を準備するステップと、前記構造体の第2面に形成された導電膜の一部を除去することで、所定の形状の伝送パターンを形成するステップと、前記第1基板とは異なる誘電率を有し、少なくとも一枚の熱硬化性のプリプレグを、前記構造体の伝送パターンを覆うように配置するステップと、前記プリプレグを覆うように、シート状の導電膜を配置するステップと、前記構造体、プリプレグ、及び導電シートを所定の温度で加圧することで、一体化するステップと、を備えている。
本発明によれば、種々の要求に対応することができる。
本発明の第1実施形態に係る回路基板の断面図である。 図1の平面図である。 第1実施形態に係る回路基板の製造方法を示す断面図である。 本発明の第2実施形態の態様1に係る回路基板の断面図である。 図4の平面図である。 本発明の第2実施形態の態様2に係る回路基板の断面図である。 図6の平面図である。 第1実施形態に係る回路基板における電気力線を示した断面図である。 本発明の第2実施形態の態様1に係る回路基板の断面図である。 本発明の第2実施形態の態様1に係る回路基板の断面図である。 本発明の第3実施形態の態様2に係る回路基板の断面図である。 本発明の実施例に係る回路基板の断面図である。 本発明の実施例に係る回路基板の断面図である。 図12の回路基板におけるシミュレーションの結果を示すグラフである。 図13の回路基板におけるシミュレーションの結果を示すグラフである。 本発明の実施例に係る回路基板の断面図である。 図16の回路基板におけるシミュレーションの結果を示すグラフである。 本発明の実施例に係る回路基板の断面図である。 図18の回路基板におけるシミュレーションの結果を示すグラフである。 図20の回路基板におけるシミュレーションの結果を示すグラフである。 図20の回路基板におけるシミュレーションの結果を示すグラフである。
<A.第1実施形態>
以下、本発明の回路基板の第1実施形態について、図面を参照しつつ、説明する。図1は、本実施形態に係る回路基板の概略構成を示す断面図、図2は図1の平面図である。以下では、説明の便宜のため、図1及び図2に示す方向にしたがって、説明を行うこととする。但し、ここで規定した方向は、あくまでも説明のためであり、本発明に係る回路基板の向きを限定するものではない。
<1.回路基板の概要>
図1に示すように、この回路基板は、上下方向に下から上へ積層された、第1伝送グランド1、第1基板2、伝送パターン3、第2基板4、及び第2伝送グランド5を備えている。以下、各構成について、詳細に説明する。
第1基板2は、第1面(下面)21、及びこれとは反対側の第2面(上面)22を有し、ガラスエポキシ樹脂、ガラスフッ素樹脂等の誘電体によって形成されている。第1基板2の誘電率は、特には限定されないが、例えば、2〜10とすることができる。そして、第1伝送グランド1は、第1基板2の第1面21のほぼ全面に薄膜状に形成されている。
第2基板4は、第1面(下面)41、及びこれとは反対側の第2面(上面)42を有し、第1基板2と同様の材料の誘電体によって形成されている。但し、第2基板4は、第1基板2よりも高い誘電率を有しており、具体的には、2〜10とすることができる。いる。そして、第2伝送グランド5は、第2基板4の第2面42のほぼ全面に薄膜状に形成されている。
上記のように、第1基板2及び第2基板4は、誘電率が相違するが、例えば、第1基板2は、誘電率が低い熱可塑性樹脂によって形成することができる。一方、第2基板4は、熱硬化性樹脂によって形成することができる。
伝送パターン3は、第1基板2及び第2基板4の間に配置され、左右方向の中央付近で前後方向(紙面に垂直な方向)に線状に延びている。なお、伝送パターン3、及び各伝送グランド1,5は、例えば、金、銀、銅、銅合金、アルミニウム等の金属材料により形成することができる。
<2.回路基板の製造方法>
次に、上記のような回路基板の製造方法について、図3を参照しつつ説明する。まず、図3(a)に示すように、上述した第1基板2の両面に、薄膜状の第1導電膜25及び第2導電膜26が予め積層された基板構造体20を準備する。第1導電膜25は、第1伝送グランドに相当し、第2導電膜26は伝送パターンに相当する。第1基板2は、例えば、熱可塑性樹脂によって形成され、導電膜25,26を両面に配置した状態で、約300〜400℃でプレス加工することで、基板構造体20を形成する。次に、図3(b)に示すように、基板構造体20の第2導電膜26に対し、エッチングを施し、上述した伝送パターン3を形成する。
続いて、上述した第2基板4を形成するために、少なくとも一枚のシート状のプリプレグ40を準備する。プリプレグ40は、例えば、第2基板4と同じ材料で形成された熱硬化性樹脂で形成することができる。プリプレグ40の枚数は、特には限定されないが、第2基板4の厚さに合わせて準備すればよい。さらに、第2伝送グランド5を形成するための、導電シート50を準備する。
続いて、図3(c)に示すように、基板構造体20、少なくとも一枚のプリプレグ40、及び導電シート50を、この順で積層する。このとき、基板構造体20の伝送パターン3を覆うように、プリプレグ40を配置する。この状態で、上述した基板構造体20のプレス温度よりも低い、約180〜250℃で加圧し、これらの材料を一体化する。このとき、プリプレグ40が溶融した後、硬化することで第2基板4が形成される。また、導電シート50は、プリプレグ40に接着し、第2伝送グランド5となる。こうして、図1及び図2に示すような、本実施形態に係る回路基板が形成される。
<3.特徴>
以上のように、次の効果を得ることができる。
(1)異なる誘電率を有する2つの基板2,4を用いているため、要望に応じて種々の回路基板を提供することができる。例えば、高速信号が伝送される基板を伝送ロスの少ないガラスフッ素樹脂により形成し、低速信号が伝送される基板を安価なガラスエポキシ樹脂(例えば、FR−4)により形成すると、全ての基板2,4をガラスフッ素樹脂により形成するよりも、安価に回路基板を形成することができる。さらに、全ての基板2,4をガラスエポキシ樹脂により形成するよりも、伝送ロスの低い回路基板を形成することができる。
(2)第2基板4を形成するために、熱硬化性樹脂からなるプリプレグ40を用いているため、一体化する際のプレス温度を、基板構造体20をプレス加工で形成する際の温度よりも低くすることができる。したがって、基板構造体20が熱によって損傷するのを防止することができる。
<B.第2実施形態>
次に、本発明の回路基板の第2実施形態について、図面を参照しつつ、説明する。第2実施形態に係る回路基板が、第1実施形態と相違するのは、第2伝送グランド5の構成である。したがって、以下では、第2伝送グランド5以外の説明を省略する。
<1.伝送グランドの態様1>
図4は、態様1の第2伝送グランドを有する回路基板の断面図、図5は図4の平面図である。図4及び図5に示すように、本実施形態の第2伝送グランド5には、伝送パターン3を挟むように、伝送パターン3と概ね平行に延びる一対のスリット51が形成されている。これらスリット51は、図4及び図5に示すように、平面視において伝送パターン3の近傍に形成することができる。「近傍」とは、伝送パターン3の左右方向の外縁よりも外側で、この外縁とスリット51との距離(以下、スリット距離という)がλg/4以下であることを意味する。この場合には、スリット51の幅は、例えば、λg/6以上であることが好ましく、λg/3以上であることがさらに好ましい。スリット51の幅の上限は特には限定されないが、後述するように、λg/2以上になると伝送ロスの低減効果が向上しないため、λg/2以下にすることが好ましい。但し、λgは伝送パターンによって伝送される電磁波の波長を表す。
<2.伝送グランドの態様2>
図6は、態様2の第2伝送グランドを有する回路基板の断面図、図7は図6の平面図である。図6及び図7に示すように、この態様2では、各スリット51のスリット距離を、(λg/4+n*λg)の付近に形成することができる。但し、λgは伝送パターン3によって伝送される電磁波の波長、nは整数を表す。例えば、スリット51は、伝送パターンの外縁からλg/4+λg、λg/4+2λg、λg/4+3λgのいずれか1つ以上点の付近に配置することができる。なお、「付近」とは、各点から±λg/4の範囲を意味する。
<3.特徴>
以上の構成によれば、次の効果を得ることができる。
(1)例えば、第1実施形態のような回路基板では、図8に示すように、伝送パターン3に電流が流れているとき、伝送パターン3から各伝送グランド1,5へ電気力線(図8の矢印)が向かうが、電気力線の一部Zには、誘電率の低い第1基板2を経由して誘電率の高い第2基板4に向かう経路が生じる。このような電気力線が生じると、電界の漏れにより磁界分布に歪みが生じ、伝送パターン3を流れる電流が小さくなる。その結果、伝送ロスが悪化するおそれがある。
これに対して、態様1のようにスリット51を形成すると、図9に示すように、伝送パターン3から第2伝送グランド5に向かう電気力線が、スリット51よりも内側の擬似的な短絡部Xに集中するため、電気力線が第1基板2経由することなく、第2基板4から第2伝送グランド5に向かうようにすることができる。その結果、電界の漏れが小さくなるため、磁界の歪みが抑えられ、伝送ロスを低減することができる。
(2)一方、態様2のようにスリット51を形成すると、図10に示すように、スリット51が擬似的な開放部となり、それよりも内側に擬似的な短絡部Xが生じる。そして、伝送パターン3から第2伝送グランド5に向かう電気力線は、この短絡部Xに集中するため、電気力線が第1基板2を経由することなく、第2基板4から第2伝送グラウンド5に向かうようにすることができる。
なお、上記のようなスリット51は、第1伝送グランド1にも同様に形成することができる。このメカニズムは、第2伝送グランド5にスリットを形成している場合と同じである。すなわち、第1基板2で発生する電界の漏れを抑制することができる。
<C.第3実施形態>
上記各実施形態では、2つの基板2,4を用いて回路基板を形成したが、第1基板2、第2基板4、及びこれらの間に配置される伝送パターン3を有する基板ユニットを形成し、複数の基板ユニットにより回路基板を形成することもできる。
例えば、図11に示すように、2つの基板ユニット100,200を積層することで、回路基板を形成することができる。以下では、説明の便宜上、図11の上側の基板ユニットを第1基板ユニット100、下側の基板ユニットを第2基板ユニット200と称することとする。図11の回路基板では、第1基板ユニット100の第1基板2と第2基板ユニット200の第2基板4とが対向するように配置する。そして、両基板ユニット100,200の間には、中間伝送グランド300が配置される。また、第1基板ユニット100の第2基板4上には(上側)、第1外側伝送グランド400が配置され、第2基板ユニット200の第1基板2上(下側)には、第2外側伝送グランド500が配置される。
そして、第1外側伝送グランド及び第2外側伝送グランドに、第2実施形態で示したようなスリットを形成する。
このような構成の場合、少なくとも第1基板ユニット100の伝送パターン3では、伝送ロスが生じるのを抑制することができる。なお、この例では、2つの基板ユニットを設けているが、3以上の基板ユニットを積層することもできる。
<D.変形例>
以上、本発明の一実施形態について説明したが、本発明は上記実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、種々の変更が可能である。例えば、以下の変更が可能である。また、以下の変形例は、適宜組み合わせることができる。
<1>
伝送パターン3の形状は特には限定されず、上述したような直線状のほか、L字状、T字状など、種々の形状にすることができる。また、複数の伝送パターンを配置することもできる。
<2>
各基板2,4の厚みは同じでもよいし、異なっていてもよい。
<3>
回路基板の製造方法は、特には限定されず、上述した方法以外でもよい。
以下、本発明の実施例について説明する。但し、本発明は以下の実施例に限定されない。
本発明に係る回路基板について、以下の検討を行った。
<1.スリットの位置の検討>
シミュレーションにより、以下のような回路基板の解析モデルを生成した。概要は図12及び図13に示すとおりである。
(1) 第1基板
・厚み:0.1mm
・誘電率:8.0
・サイズ:横幅24×奥行き10mm
(2) 第2基板
・厚み:0.1mm
・誘電率:3.0
・サイズ:横幅24×奥行き10mm
(3) 伝送パターン
・厚み:0.018mm
・幅:0.1mm
・長さ(奥行き):10mm
(4) 伝送グランド
・厚み:0.018mm
・スリットの幅:0.1mm
(5) 解析周波数:40GHz(空間波長:7.49mm、誘電体中波長λg:3.06mm)
なお、回路基板全体の実効誘電率は、6.0とした。また、特に断りのない限り、以下のシミュレーションでは、以上の条件にて解析モデルを作成している。
上記のような解析モデルにおいて、図12に示すように、第2伝送グランドにスリットを形成し、スリット距離を変化させながら、伝送ロスを算出した。結果は、図14に示すとおりである。同図には、スリットがある場合、スリットがない場合、スリットを1つだけ(伝送パターンの左右の一方のみ)設けた場合、及びスルーホール(TH)を形成した場合の結果を示している。同図に示すように、スリットが伝送パターンの近傍に形成されていると、スリットがない場合と比べ、伝送ロスが低いことが分かった。また、スリット距離が、λg/4+λg(3.83mm)、λg/4+2λg(6.89mm)、λg/4+3λ(9.95mm)の付近では、スリットがない場合に比べ、伝送ロスが低くなっている。また、スリットが1つだけの場合、伝送パターンの近傍では伝送ロス低減効果はほとんどないが、λg/4+λg、λg/4+2λg、λg/4+3λの各点付近では、スリットが2つの場合よりは伝送ロスは高いものの、スリットがない場合よりも伝送ロスは改善している。
また、図13に示すように、第1伝送グランドにスリットを形成し、スリット距離を変化させながら、伝送ロスを算出した。結果は、図15に示すとおりである。同図には、スリットがある場合、及びスリットがない場合の結果を示している。同図に示すように、スリットが伝送パターンの近傍に形成されていると、スリットがない場合と比べ、伝送ロスが低いことが分かった。また、スリット距離が、λg/4+λg、λg/4+2λg、λg/4+3λの付近では、スリットがない場合に比べ、伝送ロスが低くなっている。
<2.スリットの幅の検討>
次に、スリットの幅について検討した。まず、図16に示すように、伝送パターンの近傍(スリット距離が0.1mm)にスリットを形成したモデルを作成した。そして、スリットの幅を変化させつつ、伝送ロスを算出した。結果は、図17に示すとおりである。同図に示すように、スリットの幅が広くなると、伝送ロスは大幅に改善するが、スリットの幅が約1.5mmを超えると、伝送ロスは概ね一定になることが分かった。
続いて、図18に示すように、伝送パターンから約(λg/4+λg)の位置(スリット距離が4.0mm)にスリットを形成したモデルを作成した。そして、スリットの幅を変化させつつ、伝送ロスを算出した。結果は、図19に示すとおりである。同図に示すように、スリットの幅が広くなると、伝送ロスは大幅に改善するが、スリットの幅が約0.1mmを超えると、伝送ロスは悪化し、概ね一定になることが分かった。
<3.2つの基板ユニットを有する回路基板の検討>
図11に示すような回路基板を形成した。そして、第1外側伝送グランド400及び第2外側伝送グランド500に形成されたスリット51のスリット距離を変化させつつ、伝送ロスを算出した。図20は、第1基板ユニット100の伝送パターンの伝送ロスの結果(スリット有(多層))とともに、第1基板ユニット100のみで回路基板を構成したときの伝送ロスの結果(スリット有(単層))も併せて示している。第1基板ユニット100のみで構成した回路基板は、中間伝送グランド300も含む。図20に示すように、第1基板ユニット100の伝送パターンは、単層の回路基板と同等の伝送ロスの低減効果を示している。
一方、図21は、第2基板ユニット200の伝送パターンの伝送ロスの結果(スリット有(多層))とともに、第2基板ユニット200のみで回路基板を構成したときの伝送ロスの結果(スリット有(単層))も併せて示している。第2基板ユニット200のみで構成した回路基板は、中間伝送グランド300も含む。図21に示すように、第2基板ユニット200の伝送パターンは、スリット距離が1.0mm以下の場合は、単層の回路基板よりも伝送ロスが低減されているが、スリット幅が1.0mmよりも大きくなると、伝送ロスの低減効果がほとんど見られなかった。
1 第1伝送グランド
2 第1基板
3 伝送パターン
4 第2基板
5 第1伝送グランド
51 スリット

Claims (8)

  1. 第1面、及び前記第1面とは反対側の第2面を有し、誘電体により形成された第1基板と、
    第1面、及び前記第2面とは反対側の第2面を有し、前記第1基板とは異なる誘電率を有する誘電体により形成された、第2基板であって、当該第2基板の第1面と前記第1基板の第2面とが対向するように積層された第2基板と、
    前記第1基板の第1面に積層された第1伝送グランドと、
    前記第2基板の第2面に積層された第2伝送グランドと、
    前記第1基板と前記第2基板との間に配置された伝送パターンと、
    を備えている、回路基板。
  2. 前記第1伝送グランド及び前記第2伝送グランドの少なくとも一方に、平面視において前記伝送パターンの外縁よりも外側に、当該伝送パターンと略平行に延びるスリットが形成されている、請求項1に記載の回路基板。
  3. 前記第1伝送グランド及び前記第2伝送グランドの少なくとも一方に、平面視において前記伝送パターンを挟むように、当該伝送パターンと略平行に延びる少なくとも一対のスリットが形成されている、請求項1に記載の回路基板。
  4. 前記スリットは、平面視において前記伝送パターンの外縁よりも外側で、当該外縁の近傍に配置されている、請求項2または3に記載の回路基板。
  5. 前記スリットの幅が、λg/2以上である、請求項4に記載の回路基板。
    但し、λgは前記伝送パターンによって伝送される電磁波の波長を表す。
  6. 前記スリットは、平面視において前記伝送パターンの外縁から(λg/4+n*λg)離れた位置の近傍に配置されている、請求項2または3に記載の回路基板。
    但し、λgは前記伝送パターンによって伝送される電磁波の波長、nは整数を表す。
  7. 前記スリットの幅が、λg/6以下である、請求項6に記載の回路基板。
  8. 第1面、及び前記第2面とは反対側の第2面を有し、熱可塑性の誘電体により形成された第1基板、前記第1面及び前記第2面にそれぞれ積層された導電膜、を有する構造体を準備するステップと、
    前記構造体の第2面に形成された導電膜の一部を除去することで、所定の形状の伝送パターンを形成するステップと、
    前記第1基板とは異なる誘電率を有し、少なくとも一枚の熱硬化性のプリプレグを、前記構造体の伝送パターンを覆うように配置するステップと、
    前記プリプレグを覆うように、導電シートを配置するステップと、
    前記構造体、プリプレグ、及び導電シートを所定の温度で加圧することで、一体化するステップと、
    を備えている、回路基板の製造方法。
JP2020067143A 2020-04-02 2020-04-02 回路基板及びその製造方法 Active JP7455641B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020067143A JP7455641B2 (ja) 2020-04-02 2020-04-02 回路基板及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020067143A JP7455641B2 (ja) 2020-04-02 2020-04-02 回路基板及びその製造方法

Publications (2)

Publication Number Publication Date
JP2021164126A true JP2021164126A (ja) 2021-10-11
JP7455641B2 JP7455641B2 (ja) 2024-03-26

Family

ID=78003807

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020067143A Active JP7455641B2 (ja) 2020-04-02 2020-04-02 回路基板及びその製造方法

Country Status (1)

Country Link
JP (1) JP7455641B2 (ja)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141233A (ja) * 2007-12-10 2009-06-25 Hitachi Ltd プリント基板とその製造方法
WO2019235558A1 (ja) * 2018-06-07 2019-12-12 株式会社村田製作所 多層基板、電子機器および多層基板の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009141233A (ja) * 2007-12-10 2009-06-25 Hitachi Ltd プリント基板とその製造方法
WO2019235558A1 (ja) * 2018-06-07 2019-12-12 株式会社村田製作所 多層基板、電子機器および多層基板の製造方法

Also Published As

Publication number Publication date
JP7455641B2 (ja) 2024-03-26

Similar Documents

Publication Publication Date Title
KR100283508B1 (ko) 양방향 임피던스가 제어된 비고형 기준면
JP5505455B2 (ja) 信号線路
US9781832B2 (en) Laminated multi-conductor cable
JP5310949B2 (ja) 高周波信号線路
US8389866B2 (en) Resin circuit board
CN104427754A (zh) 刚柔性pcb以及制造刚柔性pcb的方法
KR20180065002A (ko) 감소된 손실을 가지는 pcb 전송 선로
US9301386B2 (en) Printed circuit board and method of manufacturing the same
JP2001144451A (ja) 積層配線板
JP2021164126A (ja) 回路基板及びその製造方法
US9082785B2 (en) High-frequency circuit board
US10306757B2 (en) Circuit board and electronic device
JP2014130860A (ja) 多層回路基板及び電子装置
JP5617374B2 (ja) プリント配線基板
JP2015035468A (ja) プリント回路基板
JP4259673B2 (ja) 回路基板及びその製造方法
JP2017184057A (ja) 高周波回路基板
JP2022157155A (ja) 多層基板
US20240155763A1 (en) Flexible Printed Wiring Board and Method for Manufacturing Same
JP4471281B2 (ja) 積層型高周波回路基板
US20230319980A1 (en) Circuit board and method of manufacturing circuit board
JP2010245573A (ja) 回路基板及びその製造方法
CN115377666B (zh) 封装天线的制作方法以及封装天线
WO2024162191A1 (ja) 印刷配線板
JP2022170017A (ja) 多層基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20230106

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20231016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231225

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240305

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240313

R150 Certificate of patent or registration of utility model

Ref document number: 7455641

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150