JP2021145068A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2021145068A
JP2021145068A JP2020043471A JP2020043471A JP2021145068A JP 2021145068 A JP2021145068 A JP 2021145068A JP 2020043471 A JP2020043471 A JP 2020043471A JP 2020043471 A JP2020043471 A JP 2020043471A JP 2021145068 A JP2021145068 A JP 2021145068A
Authority
JP
Japan
Prior art keywords
semiconductor substrate
electrode pad
semiconductor
semiconductor device
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020043471A
Other languages
English (en)
Other versions
JP7354885B2 (ja
Inventor
淳也 池田
Junya Ikeda
淳也 池田
義弘 中田
Yoshihiro Nakada
義弘 中田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2020043471A priority Critical patent/JP7354885B2/ja
Priority to US17/166,418 priority patent/US11430712B2/en
Publication of JP2021145068A publication Critical patent/JP2021145068A/ja
Application granted granted Critical
Publication of JP7354885B2 publication Critical patent/JP7354885B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4871—Bases, plates or heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3675—Cooling facilitated by shape of device characterised by the shape of the housing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/373—Cooling facilitated by selection of materials for the device or materials for thermal expansion adaptation, e.g. carbon
    • H01L23/3737—Organic materials with or without a thermoconductive filler
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/5226—Via connections in a multilevel interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/42—Fillings or auxiliary members in containers or encapsulations selected or arranged to facilitate heating or cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】貫通孔に充填される充填部材の熱収縮を抑制することにより、電極パッドと再配線との断線を抑制する。【解決手段】半導体装置は、半導体基板と、半導体基板の第１の面に設けられた電極パッドと、電極パッドに電気的に接続された再配線と、半導体基板の第１の面とは反対側の第２の面から半導体基板を貫通して電極パッドに達する貫通孔と、貫通孔の内壁を覆い、電極パッドに電気的に接続された導電膜と、半導体基板の第２の面の側に設けられ、導電膜を介して電極パッドに電気的に接続された導電性接着剤と、導電性接着剤によって半導体基板の第２の面に接合された放熱部材と、貫通孔に充填され、導電性接着剤よりも熱膨張率が小さい充填部材と、を含む。【選択図】図１

Description

開示の技術は、半導体装置及び半導体装置の製造方法に関する。
基板に形成された貫通孔に充填部材が充填された構造に関する技術として、以下の技術が知られている。
例えば、発光素子と、発光素子を支持し、発光素子の設置箇所に貫通孔を有する基板と、貫通孔に充填されたフィラーを含む充填部材と、基板の裏面側に、充填部材に密着させるようにして設置されたヒートシンクと、を含むＬＥＤパッケージが知られている。
また、基板に設けられた貫通孔内に充填された無機粒子を含む貫通電極基板が知られている。
特開２００６−１４７７４４号公報 特開２０１８−８５４１２号公報
ファンアウトウェハレベルパッケージ（ＦＯＷＬＰ）は、複数の半導体チップを近距離配置したパッケージであり、帯域幅の拡大及び伝送信号ロスを低減可能である。近年、ミリ波帯を利用した通信用装置向けに、パワーデバイスを搭載したＦＯＷＬＰのニーズが高まりつつある。
パワーデバイスを搭載したＦＯＷＬＰは、例えば、以下の構成を有する。パワーデバイスを構成する半導体基板の第１の面には電極パッドが設けられ、第１の面とは反対側の第２の面には、放熱部材が接合される。放熱部材は、半導体基板を貫通する貫通ビアを介して電極パッドに電気的に接続される。放熱部材は、貫通孔を充填するとともに半導体基板の第２の面を覆うＡｇペースト等の導電性接着剤によって第２の面に接合される。パワーデバイスは、電極パッドに電気的に接続された再配線によって、コントロールデバイスに電気的に接合される。パワーデバイス及びコントロールデバイスは、モールド樹脂等の封止部材によって一体的に封止される。
上記のように、貫通孔にＡｇペースト等の導電性接着剤を充填した場合には、以下の問題が生じるおそれがある。Ａｇペースト等の導電性接着剤は、熱膨張率が半導体基板の熱膨張率よりも大きい。従って、貫通孔に充填された導電性接着剤が温度変化によって収縮すると、貫通孔に接続された電極パッドが、導電性接着剤が収縮する方向に引っ張られる。これにより、電極パッドと再配線との接続が破壊されるおそれがある。このように、貫通孔を充填する充填部材として、放熱部材を半導体基板に接合するための導電性接着剤を用いた場合には、電極パッドと再配線とが断線し、製品の信頼性が低下する。
開示の技術は、上記の点に鑑みてなされたものであり、貫通孔に充填される充填部材の熱収縮を抑制することにより、電極パッドと再配線との断線を抑制することを目的とする。
開示の技術に係る半導体装置は、半導体基板と、前記半導体基板の第１の面に設けられた電極パッドと、前記電極パッドに電気的に接続された再配線とを含む。半導体装置は、前記半導体基板の前記第１の面とは反対側の第２の面から前記半導体基板を貫通して前記電極パッドに達する貫通孔と、前記貫通孔の内壁を覆い、前記電極パッドに電気的に接続された導電膜とを含む。半導体装置は、前記半導体基板の第２の面の側に設けられ、前記導電膜を介して前記電極パッドに電気的に接続された導電性接着剤と、前記導電性接着剤によって前記半導体基板の第２の面に接合された放熱部材とを含む。半導体装置は、前記貫通孔に充填され、前記導電性接着剤よりも熱膨張率が小さい充填部材を含む。
開示の技術によれば、１つの側面として、貫通孔に充填される充填部材の熱収縮が抑制され、電極パッドと再配線との断線が抑制されるという効果を奏する。
開示の技術の実施形態に係る半導体装置の構成の一例を示す断面図である。 開示の技術の実施形態に係る貫通孔に充填された充填部材の詳細な構成を示す断面図である。 開示の技術の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 開示の技術の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 開示の技術の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 開示の技術の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 開示の技術の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 開示の技術の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 開示の技術の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 開示の技術の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 開示の技術の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 開示の技術の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 開示の技術の実施形態に係る半導体装置の製造方法の一例を示す断面図である。 比較例に係る半導体装置の部分的な構成の一例を示す断面図である。 比較例に係る半導体装置における電極パッドの平面視の写真である。 開示の技術の実施形態に係る半導体装置における電極パッドの平面視の写真である。
以下、開示の技術の実施形態の一例を、図面を参照しつつ説明する。なお、各図面において同一または等価な構成要素および部分には同一の参照符号を付与し、重複する説明は省略する。
図１は、開示の技術の実施形態に係る半導体装置１の構成の一例を示す断面図である。なお、図１には、半導体装置１が搭載される実装基板７０が半導体装置１とともに示されている。半導体装置１は、第１の半導体チップ１０、第２の半導体チップ２０、再配線３１を備えたパッケージ基板３０、及び放熱部材６０を含む。半導体装置１は、第１の半導体チップ１０及び第２の半導体チップ２０を混載したＦＯＷＬＰの形態を有する。
第１の半導体チップ１０は、パワーＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）等のパワーデバイスであってもよく、第２の半導体チップ２０は、第１の半導体チップ１０の駆動を制御するコントロールデバイスであってもよい。
第１の半導体チップ１０は、例えばＧａＮ等の化合物半導体を含む半導体基板１１を有する。半導体基板１１の第１の面Ｓ１には、電極パッド１２が設けられている。半導体基板１１は、第１の面Ｓ１とは反対側の第２の面から半導体基板１１を貫通し電極パッド１２に達する貫通孔１３を有する。貫通孔１３の内壁には、例えばＮｉ−Ａｕを含む導電膜１４が設けられている。貫通孔１３の内壁に導電膜１４が設けられることで貫通ビアが構成される。導電膜１４は、貫通孔１３の底面において露出している電極パッド１２に電気的に接続されている。導電膜１４は、半導体基板１１の第２の面Ｓ２の全体を覆っている。なお、半導体基板１１の第２の面Ｓ２の一部が導電膜１４に覆われていてもよい。また、導電膜１４は、Ｎｉ−Ａｕ以外の導電体を含んでいてもよい。
貫通孔１３には充填部材１５が充填されている。充填部材１５は、後述する導電性接着剤５０よりも熱膨張率が小さい。図２は、貫通孔１３に充填された充填部材１５の詳細な構成を示す断面図である。図２に示すように、充填部材１５には、バインダーとして機能する樹脂１６にフィラー１７を含有させたフィラー含有樹脂を好適に用いることができる。樹脂１６は、例えばエポキシ系樹脂またはポリイミドであってもよい。フィラー１７は、熱膨膨張率が導電性接着剤５０よりも十分に小さい材料を含んでいることが好ましく、例えば、酸化シリコン、アルミナ、銅等の金属を含んでいてもよい。
フィラー含有樹脂におけるフィラー１７は、電極パッド１２が、充填部材１５が熱収縮する方向に引っ張られて再配線３１から剥離して断線しないように含有率を決めることが好ましい。例えば、フィラー１７の含有率は、８５％以上であることが好ましい。これにより、充填部材１５の熱膨張率を、導電性接着剤５０に対して十分に小さくすることが可能である。
また、フィラー１７の直径は、例えば、貫通ビアの上部口の直径を５０μｍ、底部口の直径を３０μｍ、高さを３０μｍとすると、直径０．５μｍ以上１０μｍ以下の球形であることが好ましい。これにより、フィラー含有樹脂におけるフィラー１７の含有率を高めることが可能となり、充填部材１５の熱膨張率を小さくすることが可能となる。例えば、フィラー１７に酸化シリコンやアルミナや銅等を用い、樹脂１６にエポキシ系樹脂やポリイミド樹脂を用いることができる。また、フィラー１７の直径は、上記の範囲内において不均一であることが好ましい。これにより、フィラー含有樹脂におけるフィラー１７の含有率を更に高めることが可能となる。
半導体基板１１の第１の面Ｓ１の側には、複数の再配線３１が積層されたパッケージ基板３０が設けられている。パッケージ基板３０上には、第２の半導体チップ２０が、第１の半導体チップ１０に隣接して搭載されている。第２の半導体チップ２０は、第１の半導体チップ１０を構成する半導体基板１１とは別の半導体基板２１を含む。再配線３１は、第１の半導体チップ１０の電極パッド１２に電気的に接続されている。第１の半導体チップ１０（半導体基板１１）は、再配線３１を介して第２の半導体チップ２０（半導体基板２１）に電気的に接続されている。
パッケージ基板３０の、第１の半導体チップ１０及び第２の半導体チップ２０が搭載された側とは反対側の面には、複数の端子３２が設けられている。複数の端子３２の各々は、再配線３１に電気的に接続されている。複数の端子３２の各々は、例えば半田ボールの形態を有していてもよい。複数の端子３２の各々は、実装基板７０の表面に形成された配線（図示せず）に接続される。
第１の半導体チップ１０及び第２の半導体チップ２０は、封止部材４０によって一体的に封止されている。封止部材４０として、例えばエポキシ樹脂等の熱硬化性成形材料を好適に用いることが可能である。
第１の半導体チップ１０の第２の面Ｓ２を覆う導電膜１４、第２の半導体チップ２０の上面、及び封止部材４０の上面は、同一の面内に延在しており、これらの面は、導電性接着剤５０によって覆われている。導電性接着剤５０は、半導体基板１１の第２の面Ｓ２の側に設けられ、導電膜１４を介して電極パッド１２に電気的に接続されている。導電性接着剤５０は、導電性を有し且つ熱伝導率が比較的高い材料を含んでいることが好ましい。導電性接着剤５０として、例えばＡｇペースト等の熱硬化性樹脂に導電体粒子を含有させたものを好適に用いることができる。
放熱部材６０は、導電性接着剤５０によって第１の半導体チップ１０を構成する半導体基板１１の第２の面Ｓ２に接合されるとともに、第２の半導体チップ２０を構成する半導体基板２１の上面に接合される。放熱部材６０は、パワーデバイスである第１の半導体チップ１０から発せられる熱を大気中に放散する。放熱部材６０は、導電性及び熱伝導性が高い材料によって構成されていることが好ましく、放熱部材６０の材料として、例えば銅及びアルミニウム等の金属を用いること可能である。放熱部材６０は、第１の半導体チップ１０に熱的に接続されるとともに、導電性接着剤５０及び導電膜１４を介して電極パッド１２に電気的に接続される。放熱部材６０と電極パッド１２とを電気的に接続することで、放熱部材６０の電位を所望の電位に固定することが可能となる。本実施形態において、放熱部材６０は、第１の半導体チップ１０、第２の半導体チップ２０及びパッケージ基板３０を収容する収容空間を有するキャップ状の形態を有する。これにより、放熱部材６０を電磁シールドとして機能させることが可能となる。
以下において、半導体装置１の製造方法について説明する。図３Ａ〜図３Ｋは、半導体装置１の製造方法の一例を示す断面図である。
第１の半導体チップ１０を構成する半導体基板１１に、イオン注入法により拡散層（図示せず）を形成し、その後、半導体基板１１の第１の面Ｓ１に電極パッド１２を形成する（図３Ａ）。
次に、公知のエッチング法により、半導体基板１１の第２の面Ｓ２から半導体基板１１を貫通し電極パッド１２に達する貫通孔１３を形成する（図３Ｂ）。
次に、公知のスパッタリング法により、貫通孔１３の内壁および半導体基板１１の第２の面Ｓ２を覆う、Ｎｉ−Ａｕを含む導電膜１４を形成する。導電膜１４は貫通孔１３の底面において露出している電極パッド１２に電気的に接続される（図３Ｃ）。
次に、貫通孔１３に充填部材１５を充填する。充填部材１５として、フィラー含有樹脂を用いることができる。ペースト状のフィラー含有樹脂が、半導体基板１１の第２の面Ｓ２に供給される。フィラー含有樹脂は、例えばスピンコート法により半導体基板１１の第２の面Ｓ２の全域に行き渡り、貫通孔１３の各々に充填される。その後、フィラー含有樹脂は、熱処理により硬化される。なお、導電膜１４上に形成された充填部材１５は、その後の研磨処理により除去される（図３Ｄ）。
次に、公知のモールド成型法により、第１の半導体チップ１０及び第２の半導体チップ２０を封止部材４０によって一体的に封止する（図３Ｅ）。
次に、半導体基板１１の第１の面Ｓ１の側にパッケージ基板３０を形成する。パッケージ基板３０は、配線層及び絶縁体層を交互に積層する公知の多層配線プロセスを用いて形成される。再配線３１は、電極パッド１２に電気的に接続されるとともに、第２の半導体チップ２０に電気的に接続される。第１の半導体チップ１０（半導体基板１１）及び第２の半導体チップ２０（半導体基板２１）は、再配線３１を介して互いに電気的に接続される（図３Ｆ）。
次に、封止部材４０の上面を研磨することにより、第１の半導体チップ１０に設けられた導電膜１４及び第２の半導体チップ２０の上面を露出させる（図３Ｇ）。
次に、パッケージ基板３０の、第１の半導体チップ１０及び第２の半導体チップ２０が搭載された側とは反対側の面に、再配線３１に電気的に接続された端子３２を形成する。端子３２の各々は、例えば、半田ボールの形態を有していてもよい（図３Ｈ）。
次に、リフロー処理により、端子３２と、実装基板７０の表面に形成された配線（図示せず）とを接続することで、パッケージ基板３０、第１の半導体チップ１０及び第２の半導体チップ２０を含む構造体を実装基板７０上に実装する（図３Ｉ）。
次に、導電膜１４の表面、第２の半導体チップ２０の上面、及び封止部材４０の上面を含む平面上に、Ａｇペースト等の熱硬化性樹脂に導電体粒子を含有させた導電性接着剤５０を形成する（図３Ｊ）。
次に、導電性接着剤５０を介して第１の半導体チップ１０及び第２の半導体チップ２０に放熱部材６０を接合する。放熱部材６０は、第１の半導体チップ１０に熱的に接続されるとともに、導電性接着剤５０及び導電膜１４を介して電極パッド１２に電気的に接続される（図３Ｋ）。
なお、導電膜１４を形成する前に、第１の半導体チップ１０を構成する半導体基板１１の第２の面Ｓ２及び第２の半導体チップ２０を構成する半導体基板２１の上面を粗面化する処理を施してもよい。これにより、アンカー効果が生じ、半導体基板１１、２１と導電膜１４との接合強度及び導電膜１４と導電性接着剤５０との接合強度を高めることが可能となる。
ここで、図４は、比較例に係る半導体装置１Ｘの部分的な構成の一例を示す断面図である。比較例に係る半導体装置１Ｘは、Ａｇペースト等の導電性接着剤５０によって貫通孔１３が充填されている点が、開示の技術の実施形態に係る半導体装置１と異なる。すなわち、比較例に係る半導体装置１Ｘおいては、導電性接着剤５０を、放熱部材６０と半導体基板１１とを熱的及び電気的に接合する接着剤として機能させるとともに、貫通孔１３を充填する充填部材としても機能させている。
このように、貫通孔１３に導電性接着剤５０を充填した場合には、以下の問題が生じるおそれがある。Ａｇペースト等の導電性接着剤５０は、熱膨張率が半導体基板１１の熱膨張率よりも大きい。従って、貫通孔１３に充填された導電性接着剤５０が温度変化によって収縮すると、電極パッド１２が、導電性接着剤５０が収縮する方向に引っ張られる。これにより、図４に示すように、電極パッド１２と再配線３１との接続が破壊されるおそれがある。
図５Ａは、図４に示した比較例に係る半導体装置１Ｘにおける電極パッド１２の平面視の写真である。図５Ａには、貫通孔に充填された導電性接着剤が収縮する方向に電極パッド１２が引っ張られ、電極パッド１２に窪み１００が形成されている様子が示されている。
一方、開示の技術に係る半導体装置１によれば、貫通孔１３を充填する充填部材１５として、導電性接着剤５０よりも熱膨張率が小さい材料が用いられている。すなわち、充填部材１５は、導電性接着剤５０とは異なる材料を含む。これにより、貫通孔１３に充填される充填部材１５の熱収縮を抑制することができ、電極パッド１２と再配線３１との断線を抑制することが可能となる。なお、導電性接着剤５０は、厚さが薄く充填部材１５と比較して体積が小さいので、導電性接着剤５０が収縮したとしても充填部材１５への影響は小さく、導電性接着剤５０が充填部材１５から剥がれることを抑制できる。
図５Ｂは、開示の技術の実施形態に係る半導体装置１における電極パッド１２の平面視の写真である。開示の技術に係る半導体装置１によれば、充填部材の熱収縮が抑制され、図５Ａに示されたような窪み１００は発生しなかった。
なお、半導体装置１は開示の技術における半導体装置の一例である。半導体基板１１は開示の技術における半導体基板の一例である。半導体基板２１は開示の技術における第２の半導体基板の一例である。電極パッド１２は開示の技術における電極パッドの一例である。再配線３１は開示の技術における再配線の一例である。貫通孔１３は開示の技術における貫通孔の一例である。導電膜１４は開示の技術における導電膜の一例である。導電性接着剤５０は開示の技術における導電性接着剤の一例である。放熱部材６０は開示の技術における放熱部材の一例である。
以上の実施形態に関し、更に以下の付記を開示する。
（付記１）
半導体基板と、
前記半導体基板の第１の面に設けられた電極パッドと、
前記電極パッドに電気的に接続された再配線と、
前記半導体基板の前記第１の面とは反対側の第２の面から前記半導体基板を貫通して前記電極パッドに達する貫通孔と、
前記貫通孔の内壁を覆い、前記電極パッドに電気的に接続された導電膜と、
前記半導体基板の第２の面の側に設けられ、前記導電膜を介して前記電極パッドに電気的に接続された導電性接着剤と、
前記導電性接着剤によって前記半導体基板の第２の面に接合された放熱部材と、
前記貫通孔に充填され、前記導電性接着剤よりも熱膨張率が小さい充填部材と、
を含む半導体装置。
（付記２）
前記充填部材は、フィラー含有樹脂を含む
付記１に記載の半導体装置。
（付記３）
前記フィラー含有樹脂に含まれるフィラーの含有率が８５％以上である
付記２に記載の半導体装置。
（付記４）
前記フィラー含有樹脂に含まれるフィラーは、直径０．５μｍ以上１０μｍ以下の球形である
付記２または付記３に記載の半導体装置。
（付記５）
前記フィラー含有樹脂に含まれるフィラーの直径は不均一である
付記４に記載の半導体装置。
（付記６）
前記半導体基板とは別の第２の半導体基板と、
前記半導体基板及び前記第２の半導体基板を一体的に封止する封止部材と、を更に含み、
前記半導体基板及び前記第２の半導体基板は、前記再配線を介して互いに電気的に接続されている
付記１から付記５のいずれか１つに記載の半導体装置。
（付記７）
第１の面に電極パッドを有する半導体基板の、前記第１の面とは反対側の第２の面から前記電極パッドに達する貫通孔を形成する工程と、
前記貫通孔の内壁を覆い、前記電極パッドに電気的に接続された導電膜を形成する工程と、
前記貫通孔に充填部材を充填する工程と、
前記電極パッドに電気的に接続された再配線を形成する工程と、
前記半導体基板の前記第２の面に前記導電膜を介して前記電極パッドに電気的に接続された導電性接着剤を形成する工程と、
前記導電性接着剤によって前記半導体基板の前記第２の面に接合された放熱部材を形成する工程と、を含み、
前記充填部材は、前記導電性接着剤よりも熱膨張率が小さい
半導体装置の製造方法。
（付記８）
前記充填部材は、フィラー含有樹脂を含む
付記７に記載の製造方法。
（付記９）
前記フィラー含有樹脂に含まれるフィラーの含有率が８５％以上である
付記８に記載の製造方法。
（付記１０）
前記フィラー含有樹脂に含まれるフィラーは、直径０．５μｍ以上１０μｍ以下の球形である
付記８または付記９に記載の製造方法。
（付記１１）
前記フィラー含有樹脂に含まれるフィラーの直径は不均一である
付記１０に記載の製造方法。
（付記１２）
前記半導体基板及び前記半導体基板とは別の第２の半導体基板を一体的に封止する工程を更に含み、
前記半導体基板及び前記第２の半導体基板は、前記再配線を介して互いに電気的に接続されている
付記７から付記１１のいずれか１つに記載の製造方法。
１ 半導体装置
１０ 第１の半導体チップ
１１、２１ 半導体基板
１２ 電極パッド
１３ 貫通孔
１４ 導電膜
１５ 充填部材
１７ フィラー
２０ 第２の半導体チップ
３１ 再配線
４０ 封止部材
５０ 導電性接着剤
６０ 放熱部材

Claims (5)

  1. 半導体基板と、
    前記半導体基板の第１の面に設けられた電極パッドと、
    前記電極パッドに電気的に接続された再配線と、
    前記半導体基板の前記第１の面とは反対側の第２の面から前記半導体基板を貫通して前記電極パッドに達する貫通孔と、
    前記貫通孔の内壁を覆い、前記電極パッドに電気的に接続された導電膜と、
    前記半導体基板の第２の面の側に設けられ、前記導電膜を介して前記電極パッドに電気的に接続された導電性接着剤と、
    前記導電性接着剤によって前記半導体基板の第２の面に接合された放熱部材と、
    前記貫通孔に充填され、前記導電性接着剤よりも熱膨張率が小さい充填部材と、
    を含む半導体装置。
  2. 前記充填部材は、フィラー含有樹脂を含む
    請求項１に記載の半導体装置。
  3. 前記フィラー含有樹脂に含まれるフィラーの含有率が８５％以上である
    請求項２に記載の半導体装置。
  4. 前記フィラー含有樹脂に含まれるフィラーは、直径０．５μｍ以上１０μｍ以下の球形である
    請求項２または請求項３に記載の半導体装置。
  5. 前記半導体基板とは別の第２の半導体基板と、
    前記半導体基板及び前記第２の半導体基板を一体的に封止する封止部材と、を更に含み、
    前記半導体基板及び前記第２の半導体基板は、前記再配線を介して互いに電気的に接続されている
    請求項１から請求項４のいずれか１項に記載の半導体装置。
JP2020043471A 2020-03-12 2020-03-12 半導体装置及び半導体装置の製造方法 Active JP7354885B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2020043471A JP7354885B2 (ja) 2020-03-12 2020-03-12 半導体装置及び半導体装置の製造方法
US17/166,418 US11430712B2 (en) 2020-03-12 2021-02-03 Filling member between a heat sink and substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020043471A JP7354885B2 (ja) 2020-03-12 2020-03-12 半導体装置及び半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JP2021145068A true JP2021145068A (ja) 2021-09-24
JP7354885B2 JP7354885B2 (ja) 2023-10-03

Family

ID=77664959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020043471A Active JP7354885B2 (ja) 2020-03-12 2020-03-12 半導体装置及び半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11430712B2 (ja)
JP (1) JP7354885B2 (ja)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001244636A (ja) 2000-03-01 2001-09-07 Ibiden Co Ltd プリント配線板
JP4445351B2 (ja) 2004-08-31 2010-04-07 株式会社東芝 半導体モジュール
JP2006147744A (ja) 2004-11-18 2006-06-08 Seiko Epson Corp 光源装置及びこれを用いたプロジェクタ
JP2006253953A (ja) * 2005-03-09 2006-09-21 Fujitsu Ltd 通信用高周波モジュールおよびその製造方法
JP2010080897A (ja) * 2008-09-29 2010-04-08 Panasonic Corp 半導体装置及びその製造方法
JP5568357B2 (ja) 2010-04-05 2014-08-06 株式会社フジクラ 半導体装置及びその製造方法
TWI418269B (zh) * 2010-12-14 2013-12-01 Unimicron Technology Corp 嵌埋穿孔中介層之封裝基板及其製法
US9129929B2 (en) * 2012-04-19 2015-09-08 Sony Corporation Thermal package with heat slug for die stacks
TWI662670B (zh) * 2013-08-30 2019-06-11 精材科技股份有限公司 電子元件封裝體及其製造方法
JP6275990B2 (ja) 2013-10-11 2018-02-07 日本特殊陶業株式会社 セラミック配線基板
US20150115433A1 (en) * 2013-10-25 2015-04-30 Bridge Semiconductor Corporation Semiconducor device and method of manufacturing the same
US20150262902A1 (en) * 2014-03-12 2015-09-17 Invensas Corporation Integrated circuits protected by substrates with cavities, and methods of manufacture
US9786623B2 (en) * 2015-03-17 2017-10-10 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming PoP semiconductor device with RDL over top package
JP2017059707A (ja) 2015-09-17 2017-03-23 富士通株式会社 積層チップ、積層チップを搭載する基板、及び積層チップの製造方法
JP6747063B2 (ja) 2016-06-01 2020-08-26 凸版印刷株式会社 ガラス回路基板
JP2018085412A (ja) 2016-11-22 2018-05-31 大日本印刷株式会社 貫通電極基板及びその製造方法

Also Published As

Publication number Publication date
US11430712B2 (en) 2022-08-30
US20210287961A1 (en) 2021-09-16
JP7354885B2 (ja) 2023-10-03

Similar Documents

Publication Publication Date Title
US11605609B2 (en) Ultra-thin embedded semiconductor device package and method of manufacturing thereof
TWI613774B (zh) 功率覆蓋結構及其製造方法
TWI628750B (zh) 功率覆蓋結構及其製造方法
US6191487B1 (en) Semiconductor and flip chip packages and method having a back-side connection
US6518089B2 (en) Flip chip semiconductor device in a molded chip scale package (CSP) and method of assembly
KR100339044B1 (ko) 볼그리드어레이 반도체패키지 및 그 제조방법
EP1256980B1 (en) Ball grid array package with a heat spreader and method for making the same
US7138706B2 (en) Semiconductor device and method for manufacturing the same
KR100231589B1 (ko) 반도체장치 및 그 실장구조
US6528876B2 (en) Semiconductor package having heat sink attached to substrate
KR100698526B1 (ko) 방열층을 갖는 배선기판 및 그를 이용한 반도체 패키지
JP2003124435A (ja) 高周波半導体装置
US20180151461A1 (en) Stiffener for fan-out wafer level packaging and method of manufacturing
JP2001520460A (ja) マイクロ電子デバイス用パッケージの放熱特性を改善する方法及び構造
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
US11830786B2 (en) Semiconductor package and method for manufacturing the same
US9875930B2 (en) Method of packaging a circuit
US20200388564A1 (en) Semiconductor package substrate, method for fabricating the same, and electronic package having the same
US20210050275A1 (en) Fan-out semiconductor package structure and packaging method thereof
CN113496966A (zh) 电子封装件
JP2010114256A (ja) 半導体装置、および半導体装置の製造方法
CN109427725B (zh) 中介基板及其制法
JP7354885B2 (ja) 半導体装置及び半導体装置の製造方法
TW201438155A (zh) 具有傾斜結構之半導體元件封裝
JP2003224228A (ja) 半導体装置用パッケージ並びに半導体装置及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221117

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230822

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230824

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230904

R150 Certificate of patent or registration of utility model

Ref document number: 7354885

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150