JP2021136390A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP2021136390A
JP2021136390A JP2020033591A JP2020033591A JP2021136390A JP 2021136390 A JP2021136390 A JP 2021136390A JP 2020033591 A JP2020033591 A JP 2020033591A JP 2020033591 A JP2020033591 A JP 2020033591A JP 2021136390 A JP2021136390 A JP 2021136390A
Authority
JP
Japan
Prior art keywords
substrate
organic material
laminating
metal film
recess
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2020033591A
Other languages
English (en)
Inventor
達也 山口
Tatsuya Yamaguchi
達也 山口
秀二 野沢
Hideji Nozawa
秀二 野沢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2020033591A priority Critical patent/JP2021136390A/ja
Priority to KR1020210020926A priority patent/KR20210110196A/ko
Priority to US17/183,814 priority patent/US20210272840A1/en
Publication of JP2021136390A publication Critical patent/JP2021136390A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H01L21/764—Air gaps
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5846—Reactive treatment
    • C23C14/5853—Oxidation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02266—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by physical ablation of a target, e.g. sputtering, reactive sputtering, physical vapour deposition or pulsed laser deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/7682—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing the dielectric comprising air gaps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31127—Etching organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67161—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers
    • H01L21/67167—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the layout of the process chambers surrounding a central transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/10—Applying interconnections to be used for carrying current between separate components within a device
    • H01L2221/1005—Formation and after-treatment of dielectrics
    • H01L2221/1042—Formation and after-treatment of dielectrics the dielectric comprising air gaps

Abstract

【課題】予め定められた形状のエアギャップを形成する。【解決手段】半導体装置の製造方法は、第１の積層工程と、第２の積層工程と、酸化工程と、脱離工程とを含む。第１の積層工程では、凹部が形成された基板上に、熱分解可能な有機材料が積層される。第２の積層工程では、金属を含むターゲットを用いたスパッタリングにより有機材料の上に金属膜が積層される。酸化工程では、金属膜が酸化される。脱離工程では、基板を予め定められた温度に加熱することにより有機材料を熱分解させ、酸化された金属膜の下層の有機材料を、酸化された金属膜を介して脱離させることにより、酸化された金属膜と凹部との間にエアギャップが形成される。【選択図】図６

Description

本開示の種々の側面および実施形態は、半導体装置の製造方法に関する。
例えば、下記特許文献１には、多層構造の半導体装置において、層間絶縁膜中にエアギャップを形成することにより、層間絶縁膜の比誘電率を小さくする技術が開示されている。この技術では、基板上の凹部に層間絶縁膜を埋め込む際に、凹部内に埋め込み不良となる空間（ボイド）を形成し、形成されたボイドがエアギャップとして利用される。
特開２０１２−５４３０７号公報
本開示は、予め定められた形状のエアギャップを有する半導体装置の製造方法を提供する。
本開示の一側面は、半導体装置の製造方法であって、第１の積層工程と、第２の積層工程と、酸化工程と、脱離工程とを含む。第１の積層工程では、凹部が形成された基板上に、熱分解可能な有機材料が積層される。第２の積層工程では、金属を含むターゲットを用いたスパッタリングにより有機材料の上に金属膜が積層される。酸化工程では、金属膜が酸化される。脱離工程では、基板を予め定められた温度に加熱することにより有機材料を熱分解させ、酸化された金属膜の下層の有機材料を、酸化された金属膜を介して脱離させることにより、酸化された金属膜と凹部との間にエアギャップが形成される。
本開示の種々の側面および実施形態によれば、予め定められた形状のエアギャップを形成することができる。
図１は、本開示の一実施形態における製造システムの一例を示すシステム構成図である。 図２は、本開示の一実施形態における第１の積層装置の一例を示す概略断面である。 図３は、本開示の一実施形態における第２の積層装置の一例を示す概略断面である。 図４は、本開示の一実施形態における酸化装置の一例を示す概略断面である。 図５は、本開示の一実施形態におけるアニール装置の一例を示す概略断面である。 図６は、半導体装置の製造方法の一例を示すフローチャートである。 図７は、半導体装置の製造過程の一例を示す模式図である。 図８は、半導体装置の製造過程の一例を示す模式図である。 図９は、半導体装置の製造過程の一例を示す模式図である。 図１０は、半導体装置の製造過程の一例を示す模式図である。 図１１は、半導体装置の製造過程の一例を示す模式図である。
以下に、開示される半導体装置の製造方法の実施形態について、図面に基づいて詳細に説明する。なお、以下の実施形態により、開示される半導体装置の製造方法が限定されるものではない。
ところで、埋め込み不良として形成される空隙の形状および大きさは、凹部の幅や深さ等に依存する。例えば、凹部の幅が狭い場合、凹部の下部に大きな空隙が形成されるが、凹部の幅が広い場合、凹部の下部には空隙がほとんど形成されないことがある。また、凹部に形成される空隙の形状および大きさは、基板上での凹部の位置や半導体製造装置内での凹部の位置によってばらつくことがある。そのため、任意の形状の凹部に対して、所望の形状および大きさの空隙を形成することが難しい。
そこで、基板の凹部に熱分解可能な有機材料を積層し、有機材料の上に封止膜を積層した後に、基板を加熱することにより、熱分解した有機材料を封止膜を介して凹部から脱離させる。これにより、凹部と封止膜との間に有機材料の形状に対応する形状のエアギャップを形成することができる。このような封止膜は、例えばプラズマを用いた成膜処理によって形成される。
しかし、封止膜が形成される際に、有機材料の表面がプラズマに晒されると、有機材料の一部が、加熱しても熱分解しにくい物質に変化する場合がある。これにより、熱処理が行われても、熱分解しにくい物質が凹部内に残渣となって残ってしまい、凹部と封止膜との間に予め定められた形状のエアギャップを形成することが難しくなる。
そこで、本開示は、予め定められた形状のエアギャップを形成する技術を提供する。
［製造システム１０の構成］
図１は、本開示の一実施形態における製造システム１０の一例を示すシステム構成図である。製造システム１０は、第１の積層装置２００、第２の積層装置３００、酸化装置４００、およびアニール装置５００を備える。製造システム１０は、マルチチャンバータイプの真空処理システムである。製造システム１０は、第１の積層装置２００、第２の積層装置３００、酸化装置４００、およびアニール装置５００を用いて、半導体装置に用いられる素子が形成される基板Ｗにエアギャップを形成する。
第１の積層装置２００は、凹部が形成された基板Ｗの表面に熱分解可能な有機材料の膜を積層させる。本実施形態において、熱分解可能な有機材料は、複数種類のモノマーの重合により生成された尿素結合を有する重合体である。第２の積層装置３００は、スパッタリングにより、基板Ｗの凹部に積層された有機材料上に金属膜を積層させる。酸化装置４００は、第２の積層装置３００によって積層された金属膜を酸化させる。アニール装置５００は、酸化装置４００によって酸化された金属膜が積層された基板Ｗを加熱することにより、酸化された金属膜の下層の有機材料を熱分解させ、酸化された金属膜を介して有機材料を脱離させる。これにより、基板Ｗの凹部と酸化された金属膜との間にエアギャップが形成される。
第１の積層装置２００、第２の積層装置３００、酸化装置４００、およびアニール装置５００は、平面形状が七角形をなす真空搬送室１０１の４つの側壁にそれぞれゲートバルブＧを介して接続されている。真空搬送室１０１の他の３つの側壁には、３つのロードロック室１０２がゲートバルブＧ１を介して接続されている。３つのロードロック室１０２のそれぞれは、ゲートバルブＧ２を介して大気搬送室１０３に接続されている。
真空搬送室１０１内は、真空ポンプにより排気されて予め定められた真空度に保たれている。真空搬送室１０１内には、ロボットアーム等の搬送機構１０６が設けられている。搬送機構１０６は、第１の積層装置２００、第２の積層装置３００、酸化装置４００、アニール装置５００、およびそれぞれのロードロック室１０２の間で基板Ｗを搬送する。搬送機構１０６は、独立に移動可能な２つのアーム１０７ａおよび１０７ｂを有する。
大気搬送室１０３の側面には、基板Ｗを収容するキャリア（ＦＯＵＰ（Front-Opening Unified Pod）等）Ｃを取り付けるための複数のポート１０５が設けられている。また、大気搬送室１０３の側壁には、基板Ｗのアライメントを行うためのアライメント室１０４が設けられている。大気搬送室１０３内には清浄空気のダウンフローが形成される。
大気搬送室１０３内には、ロボットアーム等の搬送機構１０８が設けられている。搬送機構１０８は、それぞれのキャリアＣ、それぞれのロードロック室１０２、およびアライメント室１０４の間で基板Ｗを搬送する。
制御装置１００は、メモリ、プロセッサ、および入出力インターフェイスを有する。メモリには、プロセッサによって実行されるプログラム、および、各処理の条件を含むレシピ等が格納されている。プロセッサは、メモリから読み出したプログラムを実行し、メモリ内に記憶されたレシピに基づいて、入出力インターフェイスを介して、製造システム１０の各部を制御する。
［第１の積層装置２００］
図２は、本開示の一実施形態における第１の積層装置２００の一例を示す概略断面である。第１の積層装置２００は、容器２０１、排気装置２０２、シャワーヘッド２０６、および載置台２０７を有する。本実施形態において、第１の積層装置２００は、例えばＣＶＤ（Chemical Vapor Deposition）装置である。
排気装置２０２は、容器２０１内のガスを排気する。容器２０１内は、排気装置２０２によって予め定められた圧力の真空雰囲気に制御される。
容器２０１には、複数種類の原料モノマーが供給される。複数種類の原料モノマーは、例えばイソシアネートおよびアミンである。容器２０１には、イソシアネートを液体で収容する原料供給源２０３ａが、供給管２０４ａを介して接続されている。また、容器２０１には、アミンを液体で収容する原料供給源２０３ｂが、供給管２０４ｂを介して接続されている。
原料供給源２０３ａから供給されたイソシアネートの液体は、供給管２０４ａに介在する気化器２０５ａにより気化される。そして、イソシアネートの蒸気が、供給管２０４ａを介して、ガス吐出部であるシャワーヘッド２０６に導入される。また、原料供給源２０３ｂから供給されたアミンの液体は、供給管２０４ｂに介在する気化器２０５ｂにより気化される。そして、アミンの蒸気が、シャワーヘッド２０６に導入される。
シャワーヘッド２０６は、例えば容器２０１の上部に設けられ、下面に多数の吐出孔が形成されている。シャワーヘッド２０６は、供給管２０４ａおよび供給管２０４ｂを介して導入されたイソシアネートの蒸気およびアミンの蒸気を、別々の吐出孔から容器２０１内にシャワー状に吐出する。
容器２０１内には、図示しない温度調節機構を有する載置台２０７が設けられている。載置台２０７には表面に凹部が形成された基板Ｗが載置される。載置台２０７は、温度調節機構により、原料供給源２０３ａおよび原料供給源２０３ｂからそれぞれ供給された原料モノマーの蒸着重合に適した温度となるように、基板Ｗの温度を制御する。蒸着重合に適した温度は、原料モノマーの種類に応じて定めることができ、例えば４０［℃］〜１５０［℃］とすることができる。
このような第１の積層装置２００を用いて、基板Ｗの表面において２種類の原料モノマーの蒸着重合反応を起こすことにより、凹部が形成された基板Ｗの表面に有機材料が積層される。２種類の原料モノマーがイソシアネートおよびアミンである場合、基板Ｗの表面には、ポリ尿素の重合体の膜が積層される。ポリ尿素の重合体は、熱分解可能な有機材料の一例である。
［第２の積層装置３００］
図３は、本開示の一実施形態における第２の積層装置３００の一例を示す概略断面である。第２の積層装置３００は、容器３０１、排気装置３０２、供給管３０３、載置台３０４、およびターゲットホルダ３０５を有する。本実施形態において、第２の積層装置３００は、スパッタリング装置である。
排気装置３０２は、容器３０１内のガスを排気する。容器３０１内は、排気装置３０２によって予め定められた圧力の真空雰囲気に制御される。
容器３０１内には、供給管３０３を介して、希ガス等の不活性ガスが供給される。本実施形態において、不活性ガスは、例えばＡｒガスである。
容器３０１内には、基板Ｗが載置される載置台３０４が設けられている。載置台３０４には、図示しない静電チャックが設けられ、静電チャックによって基板Ｗが吸着保持されてもよい。また、載置台３０４は、成膜処理の際に回転することにより、基板Ｗの中心軸を中心として基板Ｗを回転させてもよい。
載置台３０４の上方には、ターゲットホルダ３０５が設けられている。ターゲットホルダ３０５は、その下面に、基板Ｗに積層される金属を含むターゲット３０６を、載置台３０４上に載置された基板Ｗに対向するように保持する。本実施形態において、基板Ｗに積層される金属は、例えばアルミニウムである。なお、基板Ｗに積層される金属は、モリブデン、チタン、またはタングステン等、他の金属であってもよい。
ターゲットホルダ３０５には、電源３０７が接続されている。本実施形態において、電源３０７は、直流電圧をターゲットホルダ３０５に供給する直流電源である。なお、他の形態として、電源３０７は、ＲＦ（Radio Frequency）信号をターゲットホルダ３０５に供給するＲＦ電源であってもよい。
図３に例示された第２の積層装置３００では、載置台３０４上に基板Ｗが載置された状態で、供給管３０３を介して、容器３０１内にＡｒガスが供給され、排気装置３０２によって容器３０１内のガスが排気され、容器３０１内が予め定められた真空度に調整される。そして、ターゲットホルダ３０５を介して電源３０７からターゲット３０６に予め定められた電圧が供給されることにより、ターゲット３０６の周囲にプラズマが生成され、プラズマに含まれるイオンがターゲット３０６に引き込まれる。
そして、イオンがターゲット３０６に衝突することにより、ターゲット３０６に含まれる金属の原子がターゲット３０６から放出され、基板Ｗ上に堆積する。これにより、基板Ｗの表面に形成された凹部に積層された有機材料上に、ターゲット３０６に含まれる金属を含む金属膜が形成される。
本実施形態において、第２の積層装置３００による金属膜の積層は、例えば基板Ｗの温度が室温（２５［℃］）の状態で行われる。なお、基板Ｗの温度が２００［℃］以下であれば、第２の積層装置３００による金属膜の積層は、基板Ｗの温度が他の温度の状態で行われてもよい。
［酸化装置４００］
図４は、本開示の一実施形態における酸化装置４００の一例を示す概略断面である。酸化装置４００は、容器４０１、排気管４０２、供給管４０３、および載置台４０４を有する。
容器４０１内のガスは、排気管４０２から排気される。本実施形態において、容器４０１内は常圧雰囲気であるが、他の形態として、容器４０１内は真空雰囲気であってもよい。
容器４０１内には、供給管４０３を介して酸化ガスが供給される。本実施形態において、酸化ガスは、例えばＨ2Ｏガスである。なお、酸化ガスは、Ｈ2Ｏ2ガス、Ｏ2ガス、またはＯ3ガス等であってもよい。
容器４０１内には、基板Ｗが載置される載置台４０４が設けられている。載置台４０４には、図示しない静電チャックが設けられ、静電チャックによって基板Ｗが吸着保持されてもよい。容器４０１内に供給された酸化ガスによって、載置台４０４上に載置された基板Ｗの表面に形成された金属膜が酸化される。本実施形態において、基板Ｗの表面にはアルミニウムの膜が形成されているため、基板Ｗの表面に形成されたアルミニウムの膜が、酸化装置４００によって酸化され、酸化アルミニウムの膜となる。
本実施形態において、酸化装置４００による金属膜の酸化の処理は、例えば基板Ｗの温度が室温（２５［℃］）の状態で行われる。なお、基板Ｗの温度が２００［℃］以下であれば、酸化装置４００による金属膜の酸化の処理は、基板Ｗの温度が他の温度の状態で行われてもよい。
［アニール装置５００］
図５は、本開示の一実施形態におけるアニール装置５００の一例を示す概略断面である。アニール装置５００は、容器５０１、排気管５０２、供給管５０３、載置台５０４、ランプハウス５０５、および赤外線ランプ５０６を有する。
容器５０１内には、基板Ｗが載置される載置台５０４が設けられている。基板Ｗが載置される載置台５０４の面と対向する位置には、ランプハウス５０５が設けられている。ランプハウス５０５内には、赤外線ランプ５０６が配置されている。
容器５０１内には、供給管５０３を介して不活性ガスが供給される。本実施形態において、不活性ガスは、例えばＮ2ガスである。
載置台５０４上に基板Ｗが載置された状態で、供給管５０３を介して容器５０１内に不活性ガスが供給される。そして、赤外線ランプ５０６を点灯させることにより、基板Ｗが加熱される。基板Ｗの凹部に積層された有機材料が予め定められた温度に達すると、有機材料が２種類の原料モノマーに熱分解する。本実施形態において、有機材料はポリ尿素であるため、基板Ｗが３００［℃］以上、例えば５００［℃］に加熱されることにより、有機材料が原料モノマーであるイソシアネートとアミンとに解重合する。
そして、解重合によって発生したイソシアネートおよびアミンが、有機材料の上に積層された、酸化された金属膜を通過することにより、基板Ｗの凹部の有機材料が脱離する。これにより、基板Ｗの凹部と酸化された金属膜との間にエアギャップが形成される。
［エアギャップの形成方法］
図６は、半導体装置の製造方法の一例を示すフローチャートである。例えば、凹部が形成された基板Ｗが第１の積層装置２００内に搬入されることにより、図６に例示された処理が開始される。
まず、第１の積層装置２００により、基板Ｗ上に熱分解可能な有機材料が積層される（Ｓ１０）。ステップＳ１０は、第１の積層工程の一例である。これにより、例えば図７に示されるように、基板Ｗの凹部６０に有機材料６１が積層される。そして、基板Ｗは、搬送機構１０６によって第１の積層装置２００から搬出され、アニール装置５００内に搬入される。
次に、アニール装置５００によって基板Ｗが加熱されることにより、基板Ｗ上に積層された余分な有機材料が除去される（Ｓ１１）。ステップＳ１１では、基板Ｗは、アニール装置５００によって例えば２００［℃］から３００［℃］に加熱される。これにより、例えば図８に示されるように、基板Ｗの上面に積層された有機材料６１の一部が熱分解により脱離する。そして、基板Ｗは、搬送機構１０６によってアニール装置５００から搬出され、第２の積層装置３００内に搬入される。
次に、第２の積層装置３００によって、基板Ｗ上に金属膜が積層される（Ｓ１２）。ステップＳ１２は、第２の積層工程の一例である。ステップＳ１２では、金属を含むターゲットを用いたスパッタリングにより有機材料の上に金属膜が積層される。本実施形態において、ターゲットには、アルミニウムが含まれている。ステップＳ１２における金属膜のスパッタリングの主な成膜条件は、例えば以下の通りである。
基板Ｗの温度：室温（２５［℃］）
Ａｒガス：１０［ｓｃｃｍ］
容器３０１内の圧力：１０［Ｐａ］
ターゲット３０６に供給される電力：２００［Ｗ］
なお、Ａｒガスの流量は、例えば５〜５０［ｓｃｃｍ］の範囲内の流量であればよい。また、容器３０１内の圧力は、例えば５〜２０［Ｐａ］の範囲の圧力であればよい。また、ターゲット３０６に供給される電力は、例えば１００〜５００［Ｗ］の範囲の電力であればよい。
これにより、例えば図９に示されるように、基板Ｗの凹部６０内の有機材料６１上に金属膜６２が積層される。そして、基板Ｗは、搬送機構１０６によって第２の積層装置３００から搬出され、酸化装置４００内に搬入される。
次に、基板Ｗ上に積層された金属膜６２が酸化装置４００によって酸化される（Ｓ１３）。ステップＳ１３は、酸化工程の一例である。ステップＳ１３における酸化の処理は、基板Ｗの温度が室温の状態で実行される。
これにより、例えば図１０に示されるように、基板Ｗの凹部６０内の有機材料６１上に積層された金属膜６２が酸化され、酸化された金属膜６３となる。そして、基板Ｗは、搬送機構１０６によって酸化装置４００から搬出され、再びアニール装置５００内に搬入される。
次に、アニール装置５００によって基板Ｗが加熱されることにより、凹部６０内の有機材料６１が脱離する（Ｓ１４）。ステップＳ１４は、脱離工程の一例である。ステップＳ１４では、基板Ｗは、アニール装置５００によって例えば３００［℃］以上に加熱される。これにより、酸化された金属膜６３と凹部６０との間の有機材料６１が酸化された金属膜６３を介して脱離し、例えば図１１に示されるように、酸化された金属膜６３と凹部６０との間に有機材料６１の形状に対応する形状のエアギャップが形成される。そして、本フローチャートに示される処理が終了する。
本実施形態では、基板Ｗの凹部内の有機材料上に金属膜が積層された後に、金属膜が酸化されることにより、金属膜に、熱分解されたモノマーのガスが抜ける経路が形成される。このように、本実施形態では、プラズマを用いることなく、熱分解されたモノマーのガスが抜ける経路を有し、かつ、物理的な強度が高い封止膜を凹部内の有機材料上に形成することができる。
なお、金属膜として金を有機材料の上に形成した後に有機材料を熱分解する実験を行ったところ、有機材料が金属膜を通過せずに凹部内に残存した。一方、酸化された金属膜として酸化アルミニウムを有機材料の上に形成した後に有機材料を熱分解する実験を行ったところ、有機材料が金属膜を通過し、凹部内から除去され、エアギャップが形成された。この実験からも、有機材料上に積層された金属膜が酸化されることにより、金属膜に、熱分解されたモノマーのガスが抜ける経路が形成されたといえる。
以上、実施形態について説明した。上記したように、本実施形態における半導体装置の製造方法は、第１の積層工程と、第２の積層工程と、酸化工程と、脱離工程とを含む。第１の積層工程では、凹部６０が形成された基板Ｗ上に、熱分解可能な有機材料６１が積層される。第２の積層工程では、金属を含むターゲットを用いたスパッタリングにより有機材料６１の上に金属膜６２が積層される。酸化工程では、金属膜６２が酸化される。脱離工程では、基板Ｗを予め定められた温度に加熱することにより有機材料６１を熱分解させ、酸化された金属膜６３の下層の有機材料６１を、酸化された金属膜６３を介して脱離させることにより、酸化された金属膜６３と凹部６０との間にエアギャップが形成される。これにより、予め定められた形状のエアギャップを形成することができる。
また、上記した実施形態において、第２の積層工程では、アルミニウム、モリブデン、チタン、またはタングステン等が含まれるターゲットを用いてスパッタリングが行われる。これにより、有機材料上に、熱分解されたモノマーのガスが抜ける経路を有する封止膜を形成することができる。
また、上記した実施形態において、第２の積層工程および酸化工程は、基板Ｗの温度が２００［℃］以下に維持された状態で実行される。これにより、予め定められた形状のエアギャップを形成することができる。
［その他］
なお、本願に開示された技術は、上記した実施形態に限定されるものではなく、その要旨の範囲内で数々の変形が可能である。
例えば、上記した実施形態では、金属膜が積層された後に、金属膜を酸化させることにより、基板Ｗの凹部に積層された有機材料の上に酸化された金属膜が形成されたが、開示の技術はこれに限られない。例えば、第２の積層工程において、金属酸化物を含むターゲットを用いたスパッタリングにより有機材料の上に金属酸化膜が積層されてもよい。これにより、酸化工程が不要となり、エアギャップの形成に要する時間を短縮することができる。
なお、金属酸化物を含むターゲットを用いたスパッタリングにより有機材料の上に金属酸化膜を積層する場合、ターゲットには、酸化アルミニウム、酸化モリブデン、または酸化チタン、または酸化タングステン等が含まれるターゲットが用いられる。これにより、有機材料上に、熱分解されたモノマーのガスが抜ける経路を有する封止膜を形成することができる。
また、金属酸化物を含むターゲットを用いたスパッタリングにより有機材料の上に金属酸化膜を積層する場合も、第２の積層工程は、基板Ｗの温度が２００［℃］以下（例えば室温（２５［℃］））に維持された状態で実行される。これにより、予め定められた形状のエアギャップを形成することができる。
また、他の形態として、第２の積層工程において、酸素含ガスの雰囲気中で金属を含むターゲットを用いたスパッタリングを行うことにより、有機材料の上に金属酸化膜が積層されてもよい。この場合も、酸化工程が不要となり、エアギャップの形成に要する時間を短縮することができる。
また、上記した各実施形態では、有機材料を構成する重合体の一例として尿素結合を有する重合体が用いられたが、有機材料を構成する重合体としては、尿素結合以外の結合を有する重合体が用いられてもよい。尿素結合以外の結合を有する重合体としては、例えば、ウレタン結合を有するポリウレタン等が挙げられる。ポリウレタンは、例えば、アルコール基を有するモノマーとイソシアネート基を有するモノマーとを共重合させることにより合成することができる。また、ポリウレタンは、予め定められた温度に加熱されることにより、アルコール基を有するモノマーとイソシアネート基を有するモノマーとに解重合する。
なお、今回開示された実施形態は全ての点で例示であって制限的なものではないと考えられるべきである。実に、上記した実施形態は多様な形態で具現され得る。また、上記の実施形態は、添付の特許請求の範囲およびその趣旨を逸脱することなく、様々な形態で省略、置換、変更されてもよい。
Ｃ キャリア
Ｇ ゲートバルブ
Ｗ 基板
１０ 製造システム
１００ 制御装置
１０１ 真空搬送室
１０２ ロードロック室
１０３ 大気搬送室
１０４ アライメント室
１０５ ポート
１０６ 搬送機構
１０７ アーム
１０８ 搬送機構
２００ 第１の積層装置
２０１ 容器
２０２ 排気装置
２０３ 原料供給源
２０４ 供給管
２０５ 気化器
２０６ シャワーヘッド
２０７ 載置台
３００ 第２の積層装置
３０１ 容器
３０２ 排気装置
３０３ 供給管
３０４ 載置台
３０５ ターゲットホルダ
３０６ ターゲット
３０７ 電源
４００ 酸化装置
４０１ 容器
４０２ 排気管
４０３ 供給管
４０４ 載置台
５００ アニール装置
５０１ 容器
５０２ 排気管
５０３ 供給管
５０４ 載置台
５０５ ランプハウス
５０６ 赤外線ランプ
６０ 凹部
６１ 有機材料
６２ 金属膜
６３ 酸化された金属膜

Claims (6)

  1. 凹部が形成された基板上に、熱分解可能な有機材料を積層する第１の積層工程と、
    金属を含むターゲットを用いたスパッタリングにより前記有機材料の上に金属膜を積層する第２の積層工程と、
    前記金属膜を酸化させる酸化工程と、
    前記基板を予め定められた温度に加熱することにより前記有機材料を熱分解させ、酸化された前記金属膜の下層の前記有機材料を、酸化された前記金属膜を介して脱離させることにより、酸化された前記金属膜と前記凹部との間にエアギャップを形成する脱離工程と
    を含む半導体装置の製造方法。
  2. 前記第２の積層工程では、アルミニウム、モリブデン、チタン、またはタングステンが含まれるターゲットを用いてスパッタリングが行われる請求項１に記載の半導体装置の製造方法。
  3. 前記第２の積層工程および前記酸化工程は、
    前記基板の温度が２００［℃］以下に維持された状態で実行される請求項１または２に記載の半導体装置の製造方法。
  4. 凹部が形成された基板上に、熱分解可能な有機材料を積層する第１の積層工程と、
    金属酸化物を含むターゲットを用いたスパッタリングにより前記有機材料の上に金属酸化膜を積層する第２の積層工程と、
    前記基板を予め定められた温度に加熱することにより前記有機材料を熱分解させ、前記金属酸化膜の下層の前記有機材料を、前記金属酸化膜を介して脱離させることにより、前記金属酸化膜と前記凹部との間にエアギャップを形成する脱離工程と
    を含む半導体装置の製造方法。
  5. 前記第２の積層工程では、酸化アルミニウム、酸化モリブデン、酸化チタン、または酸化タングステンが含まれるターゲットを用いてスパッタリングが行われる請求項３に記載の半導体装置の製造方法。
  6. 前記第２の積層工程は、
    前記基板の温度が２００［℃］以下に維持された状態で実行される請求項４または５に記載の半導体装置の製造方法。
JP2020033591A 2020-02-28 2020-02-28 半導体装置の製造方法 Pending JP2021136390A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2020033591A JP2021136390A (ja) 2020-02-28 2020-02-28 半導体装置の製造方法
KR1020210020926A KR20210110196A (ko) 2020-02-28 2021-02-17 반도체 장치의 제조 방법
US17/183,814 US20210272840A1 (en) 2020-02-28 2021-02-24 Method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020033591A JP2021136390A (ja) 2020-02-28 2020-02-28 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2021136390A true JP2021136390A (ja) 2021-09-13

Family

ID=77464222

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020033591A Pending JP2021136390A (ja) 2020-02-28 2020-02-28 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US20210272840A1 (ja)
JP (1) JP2021136390A (ja)
KR (1) KR20210110196A (ja)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6051369A (en) * 1998-01-08 2000-04-18 Kabushiki Kaisha Toshiba Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process
KR101032670B1 (ko) * 2002-11-01 2011-05-06 조지아 테크 리서치 코오포레이션 희생 조성물, 그의 사용 방법 및 그의 분해 방법
CA2648686C (en) * 2006-04-11 2016-08-09 Cardinal Cg Company Photocatalytic coatings having improved low-maintenance properties
JP2011216190A (ja) * 2010-03-31 2011-10-27 Sony Corp 光電変換装置及びその製造方法
JP5560144B2 (ja) 2010-08-31 2014-07-23 東京エレクトロン株式会社 半導体装置の製造方法
JP6374221B2 (ja) * 2013-06-05 2018-08-15 株式会社半導体エネルギー研究所 半導体装置
DE112018005897T5 (de) * 2017-12-20 2020-07-30 Murata Manufacturing Co., Ltd. Halbleiterbauelement und herstellungsverfahren dafür
JP7193729B2 (ja) * 2019-03-22 2022-12-21 東京エレクトロン株式会社 基板処理方法及び基板処理装置

Also Published As

Publication number Publication date
KR20210110196A (ko) 2021-09-07
US20210272840A1 (en) 2021-09-02

Similar Documents

Publication Publication Date Title
KR102293637B1 (ko) 선택적으로 막을 형성하는 방법 및 시스템
KR20060125661A (ko) 피처리체 처리 장치
US20230093011A1 (en) Atomic layer etching of molybdenum
KR102272823B1 (ko) 에칭 방법 및 에칭 장치
US20230223263A1 (en) Inert gas implantation for hard mask selectivity improvement
KR20200090133A (ko) 막을 에칭하는 방법
US20200290095A1 (en) Method of forming process film
JP2022079865A (ja) 基板処理方法および基板処理システム
KR20200135204A (ko) 하드 마스크, 기판 처리 방법 및 기판 처리 장치
JP2019024043A (ja) シリコン酸化膜を除去する方法
JP2021136390A (ja) 半導体装置の製造方法
JP2021052071A (ja) 成膜方法
JP2021174915A (ja) 半導体装置の製造方法
JP2005179743A (ja) 触媒ｃｖｄ装置及び触媒ｃｖｄ法
JP7345424B2 (ja) 半導体装置の製造方法
KR20200045872A (ko) 기판 처리 시스템 및 이를 이용한 박막 증착 방법
JP7257813B2 (ja) 水蒸気処理装置及び水蒸気処理方法
TWI833873B (zh) 膜之蝕刻方法
WO2021060109A1 (ja) 成膜方法
JP2021108353A (ja) 半導体装置の製造方法および半導体装置の製造システム
JP2022066687A (ja) エッチング方法およびエッチング装置
JP2022035326A (ja) 半導体装置の製造方法および成膜装置
TW202314800A (zh) 用於底層金屬上之完全著底通孔之選擇性蝕刻停止封蓋及選擇性通孔開口之方法及裝置
JP2023010231A (ja) 半導体装置の製造方法および半導体装置の製造システム
KR20230159564A (ko) 기판을 프로세싱하기 위한 방법들 및 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221007

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230719

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231002

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231128

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20240123

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240416