JP2021090270A - モータ制御装置及び画像形成装置 - Google Patents

Abstract

【課題】コイルへの電圧の印加を停止する期間を短くできるモータ制御技術を提供する。【解決手段】モータ制御装置は、モータの複数のコイルに印加する電圧を制御する電圧制御手段と、複数のコイルの電流値を検知する電流検知手段と、電圧制御手段を制御して複数のコイルの内の第１測定コイルに電流を流し、複数の候補タイミングそれぞれにおいて第１測定コイルの電流値を電流検知手段に検知させ、電圧制御手段を制御して複数のコイルの内の第２測定コイルに電流を流し、複数の候補タイミングそれぞれにおいて第２測定コイルの電流値を電流検知手段に検知させることで電流検知手段により電流値を検知させる検知タイミングを設定する設定処理と、設定した検知タイミングに応じて、複数のコイルの電流値を電流検知手段に検知させる検知処理と、を行う制御手段と、を備えている。【選択図】図８

Description

本発明は、モータの制御技術に関する。

画像形成装置等の駆動源に使われるＤＣブラシレスモータでは、速度制御ループに加えて電流制御ループを設けることで制御性能を改善することができる。電流制御ループを設けるためには、モータのコイルに流れる電流（以下、コイル電流）を検知する必要がある。特許文献１は、コイル電流をシャント抵抗に流し、シャント抵抗の両端に生じる電圧に基づきコイル電流を検知する構成を開示している。

特開昭６３−８０７７４号公報

コイル電流を精度良く検知するには、コイル電流がシャント抵抗に流れている間に電流値を検知する必要がある。また、モータの総ての相のコイル電流を検知するには、各相のコイルへの電圧の印加を停止し、各相のコイルに回生電流が流れている間にコイル電流を検知する必要がある。なお、通常、コイル電流は、ＦＥＴ等のスイッチング素子のオン・オフをパルス幅変調（ＰＷＭ）信号により制御することで制御される。ここで、ＰＷＭ信号によりスイッチング素子をオン・オフするタイミングと、スイッチング素子の状態が変化するタイミングには、通常、ズレがある。

したがって、例えば、回生電流によりコイル電流を検知するには、コイルへの電圧の印加を停止するオフ期間を十分に長くする必要がある。しかしながら、コイル電流の検知のためにオフ期間を長くすることは、モータに投入できる電力が減少することを意味する。つまり、モータの能力を最大限に使えなくなる。

本発明は、コイルへの電圧の印加を停止する期間を短くできるモータ制御技術を提供するものである。

本発明の一態様によると、モータ制御装置は、モータの複数のコイルに印加する電圧を制御する電圧制御手段と、前記複数のコイルの電流値を検知する電流検知手段と、前記電圧制御手段を制御して前記複数のコイルの内の第１測定コイルに電流を流し、複数の候補タイミングそれぞれにおいて前記第１測定コイルの電流値を前記電流検知手段に検知させ、前記電圧制御手段を制御して前記複数のコイルの内の第２測定コイルに電流を流し、前記複数の候補タイミングそれぞれにおいて前記第２測定コイルの電流値を前記電流検知手段に検知させることで前記電流検知手段により電流値を検知させる検知タイミングを設定する設定処理と、設定した前記検知タイミングに応じて、前記複数のコイルの電流値を前記電流検知手段に検知させる検知処理と、を行う制御手段と、を備えていることを特徴とする。

本発明によると、コイルへの電圧の印加を停止する期間を短くすることができる。

一実施形態による画像形成装置の構成図。 一実施形態による画像形成装置の制御構成図。 一実施形態によるモータの制御構成図。 一実施形態によるインバータの動作説明図。 一実施形態による検知処理の説明図。 一実施形態による設定処理の説明図。 一実施形態による設定処理における電流検知値を示す図。 一実施形態による設定処理の結果を示す図。 一実施形態による停止位置検知処理の説明図。 一実施形態による停止位置検知処理における候補タイミングの設定方法の説明図。

以下、添付図面を参照して実施形態を詳しく説明する。尚、以下の実施形態は特許請求の範囲に係る発明を限定するものではない。実施形態には複数の特徴が記載されているが、これらの複数の特徴の全てが発明に必須のものとは限らず、また、複数の特徴は任意に組み合わせられてもよい。さらに、添付図面においては、同一若しくは同様の構成に同一の参照番号を付し、重複した説明は省略する。

＜第一実施形態＞
以下では、モータ制御装置の一例として、画像形成装置を使用して、本実施形態の説明を行う。なお、本発明は、画像形成装置に限定されず、モータを制御する任意のモータ制御装置に対して適用することができる。図１は、本実施形態による画像形成装置の構成図である。画像形成装置は、例えば、印刷装置、プリンタ、複写機、複合機、ファクシミリ等であり得る。画像形成ユニット１は、イエロー、マゼンタ、シアン、ブラックそれぞれに対応する４つの感光体を有し、各感光体に、対応する色のトナー像を感光体に形成する。このため、画像形成ユニット１は、４色それぞれについて、感光体を帯電させる帯電ユニット、感光体を露光して静電潜像を形成する露光ユニット、感光体に形成された静電潜像をトナーで現像する現像ユニットを備えている。画像形成ユニット１は、カセット２５から搬送路に沿って搬送されるシートに各感光体のトナー像を転写する。なお、各感光体のトナー像を重ねてシートに転写することでシートにフルカラーのトナー像を形成することができる。トナー像が転写されたシートは、定着器２４に搬送される。定着器２４は、加熱ローラ及び加圧ローラを有し、シートを加熱・加圧することでシートにトナー像を定着させる。トナー像の定着後、シートは画像形成装置の外部に排出される。モータ１５Ｆは、定着器２４のローラを回転駆動させる駆動源である。なお、画像形成装置は、ブラックのトナー像のみを形成してシートに転写するものであっても良い。

図２は、画像形成装置の制御構成を示している。プリンタ制御部１１は、通信コントローラ２１を介してホストコンピュータ２２から形成する画像の画像データを受信すると、画像形成ユニット１を制御してシートにトナー像を形成し、定着器２４を制御してシートにトナー像を定着させる。また、このとき、プリンタ制御部１１は、モータ制御部１４を制御して、モータ１５Ｆを含む各モータ１５を制御し、シートの搬送制御等を行う。また、プリンタ制御部１１は、表示部２０に画像形成装置の状態を表示する。低圧電源１２は、モータ１５に電力供給を行う。なお、プリンタ制御部１１は、マイクロコンピュータ及びメモリを有する。メモリは、各種制御プログラムやデータを保持しており、マイクロコンピュータは、メモリに格納されている各種制御プログラムやデータ等に基づき画像形成装置の各部を制御する。

図３は、モータ１５Ｆの制御構成の詳細を示している。モータ制御部１４は、ＣＰＵコアを内蔵したＦＰＧＡ５１を有する。ＦＰＧＡ５１は、通信ポート５２を介してプリンタ制御部１１と通信を行う。また、ＦＰＧＡ５１の基準クロック生成部５６は、水晶発振子５０に接続され、水晶発振子５０の出力に基づき基準クロックを生成する。カウンタ５４は、基準クロックに基づきカウント動作を行う。ＦＰＧＡ５１は、パルス幅変調信号（ＰＷＭ信号）をＰＷＭポート５８から出力する。本実施形態において、ＦＰＧＡ５１は、モータ１５Ｆの３つの相（Ｕ、Ｖ、Ｗ）それぞれについて、ハイ側のＰＷＭ信号（Ｕ−Ｈ、Ｖ−Ｈ、Ｗ−Ｈ）と、ロー側のＰＷＭ信号（Ｕ−Ｌ、Ｖ−Ｌ、Ｗ−Ｌ）の計６つのＰＷＭ信号を出力する。このため、ＰＷＭポート５８は、６つの端子Ｕ−Ｈ、Ｖ−Ｈ、Ｗ−Ｈ、Ｕ−Ｌ、Ｖ−Ｌ、Ｗ−Ｌを有する。

ＰＷＭポート５８の各端子は、ゲートドライバ６１に接続され、ゲートドライバ６１は、ＰＷＭ信号に基づき、３相のインバータ６０の各スイッチング素子のＯＮ／ＯＦＦ制御を行う。なお、インバータ６０は、各相についてハイ側３個、ロー側３個の計６つのスイッチング素子を有し、ゲートドライバ６１は、各スイッチング素子を対応するＰＷＭ信号に基づき制御する。スイッチング素子としては、例えばトランジスタやＦＥＴを使用することができる。本実施形態においては、ＰＷＭ信号がハイレベルであると、対応するスイッチング素子がオン状態となり、ＰＷＭ信号がローレベルであると、対応するスイッチング装置がオフ状態になるものとする。インバータ６０の出力６２は、モータ１５Ｆのコイル７３（Ｕ相）、７４（Ｖ相）及び７５（Ｗ相）に接続されている。インバータ６０の各スイッチング素子をオン／オフ制御することで、各コイル７３、７４、７５に流れるコイル電流を制御することができる。この様に、ＦＰＧＡ５１、ゲートドライバ６１及びインバータ６０は、複数のコイル７３、７４及び７５に印加する電圧を制御する電圧制御部として機能する。各コイル７３、７４、７５に流れたコイル電流は、各相それぞれに対応して設けられるシャント抵抗６５により電圧に変換される。増幅部６４は、各相のシャント抵抗６５の両端の電圧を増幅し、各相のコイル電流を示す電圧値をＦＰＧＡ５１のＡＤコンバータ５３に出力する。ＡＤコンバータ５３は、各相のコイル電流を示す電圧値をデジタル値に変換する。電流値算出部５９は、このデジタル値に基づき各相のコイル電流の値を判定する。この様に、シャント抵抗６５、増幅部６４及びＦＰＧＡ５１は、コイル電流の電流値を検出する電流検知部を構成している。また、ＦＰＧＡ５１は、モータ１５Ｆの制御に使用する各種データ等を格納する不揮発性メモリ５５及びメモリ５７を有する。

図４（Ａ）は、Ｕ相のコイル７３からＶ相のコイル７４及びＷ相のコイル７５に向けて電流を流すためのインバータ６０の状態を示している。なお、Ｕ相、Ｖ相及びＷ相のハイ側のスイッチング素子を、それぞれ、ＵＨ、ＶＨ及びＷＨと表記する。同様に、Ｕ相、Ｖ相及びＷ相のロー側のスイッチング素子を、それぞれ、ＵＬ、ＶＬ及びＷＬと表記する。図４（Ａ）に示す様に、Ｕ相のコイル７３からＶ相のコイル７４及びＷ相のコイル７５に向けて電流を流すために、スイッチング素子ＵＨ、ＶＬ及びＷＬをオン状態にし、その他のスイッチング素子をオフ状態にする。図４（Ａ）の状態は、Ｕ相のコイル７３に低圧電源１２が出力する電圧を印加している状態である。この状態において、Ｕ相のシャント抵抗６５には電流が流れないため、Ｕ相のコイル電流を測定することはできない。

一方、図４（Ｂ）は、図４（Ａ）の状態に続く状態であり、スイッチング素子ＵＬ、ＶＬ、ＷＬをオン状態にし、スイッチング素子ＵＨ、ＶＨ、ＷＨをオフ状態にしている。図４（Ｂ）の状態は、低圧電源１２が出力する電圧のコイル７３、７４及び７５への印加を停止し、スイッチング素子ＵＬからコイル７３を介してコイル７４及び７５に回生電流を流している状態である。この状態においては、総ての相のコイル電流を測定することができる。

したがって、本実施形態において、ＦＰＧＡ５１は、図４（Ｂ）の状態において、電流制御ループで使用するＵ相、Ｖ相及びＷ相のコイル電流の電流値を検知する検知処理を行う。図５は、各ＰＷＭ信号と検知処理を行うタイミングとの関係を示している。本実施形態において、ＰＷＭ信号は５０μｓ単位で繰り返される。ＦＰＧＡ５１は、内部的にＰＷＭ基準信号を５０μｓ毎に生成し、このＰＷＭ基準信号に基づき各ＰＷＭ信号を生成して出力する。また、ＦＰＧＡ５１は、ＰＷＭ基準信号の生成後、スイッチング素子ＵＬ、ＶＬ及びＷＬが総てのオン状態であり、回生電流が流れているタイミングにおいて開始信号を生成する。図５において、Ｕ相ハイ側のＰＷＭ信号がハイレベルからローレベルに変化するタイミングは、ＰＷＭ基準信号の生成から２２．５μｓが経過したときであり、開始信号を生成するタイミングは、ＰＷＭ基準信号の生成後、２３．５μｓが経過したときである。

電流値算出部５９は、開始信号の生成から所定期間の間、Ｕ相、Ｖ相及びＷ相のコイル電流を測定する（検知処理）。なお、ＡＤコンバータ５３は、不図示のマルチプレクサ（アナログスイッチ）を備えており、増幅部６４が出力する各相のコイル電流に対応する電圧値を順に選択してデジタル値への変換を行う。つまり、電流値算出部５９は、同時に３つの相のコイル電流を測定するのではなく、ＡＤコンバータ５３の出力順に応じて順にコイル電流を測定する。以下の説明においては、Ｕ相、Ｖ相、Ｗ相の順でコイル電流の測定を行うものとする。なお、ＡＤコンバータにおけるデジタル値への変換時間を１μｓとする。よって、Ｕ相、Ｖ相、Ｗ相の３つの相の変換に要する時間は３μｓになる。したがって、図５に示す様に、開始信号が生成されると、電流値算出部５９は、３μｓの間にＵ相、Ｖ相、Ｗ相の順でコイル電流を測定する。

図５に示す様にコイル電流を測定するため、Ｕ相のコイル７３への電圧の印加は、ＰＷＭ信号の１周期において少なくとも３μｓの間、停止させる必要がある。実際には、タイミングのマージンを見込む必要があるため、Ｕ相のコイル７３への電圧の印加の停止時間は、ＰＷＭ信号の各周期において少なくとも３μｓにマージンを加えた値だけ確保する必要がある。本例では、このマージンを２μｓとする。したがって、本例では、ＰＷＭ信号の１周期当たり、Ｕ相のコイル７３への電圧の印加の停止時間を少なくとも５μｓとする。本例においてＰＷＭ信号の周期は５０μｓであるため、ＰＷＭ信号１周期当たりの電圧印加期間の割合は、最大で９０％となる。

この様に、ＦＰＧＡ５１は、ＰＷＭ基準信号を生成してから所定期間が経過すると開始信号を生成する。以下、開始信号を生成するタイミングを検知タイミングと呼ぶ。検知タイミングは、ＰＷＭ基準信号の生成からの経過時間により示される。検知タイミングが適切に設定されておらず、よって、開始信号を生成するタイミングが適切でないと、コイル電流を適切に測定することができなくなる。このため、モータ制御部１４は、適切な検知タイミングを設定する設定処理を行う。

まず、本例では、Ｕ相、Ｖ相、Ｗ相の順にコイル電流を検出する。したがって、最初に検知するＵ相のコイル７３のコイル電流と、最後に電流を検知するＷ相のコイル７５のコイル電流が適切に検出できれば、Ｖ相についてはコイル電流が適切に検出できると判定できる。したがって、本実施形態の設定処理では、Ｕ相のコイル７３とＷ相のコイル７５を測定コイルとする。そして、ＦＰＧＡ５１は、複数の候補タイミング（検知タイミングの候補）それぞれで測定コイルのコイル電流が適切に検出できたか否かを判定する。

具体的には、ＦＰＧＡ５１は、Ｕ相のコイル７３のコイル電流を適切に検知できるタイミングを複数の候補タイミングから選択する第１処理と、Ｗ相のコイル７５を適切に検知できるタイミングを複数の候補タイミングから選択する第２処理と、を行う。そして、第１処理と第２処理とに基づきＵ相のコイル７３とＷ相のコイル７５の両方を適切に検知できるタイミングを検知タイミングに設定する。なお、第１処理と第２処理の内容は同様であるため、以下では、主に第１処理について説明する。

図６は、第１処理におけるＰＷＭ信号を示している。第１処理においてＵ相のコイル電流を適切に検知できているかを判定するためにＵ相のコイルとは異なるＶ相のコイル７４又はＷ相のコイル７５を参照コイルとして使用する。本例では、Ｖ相のコイル７４を参照コイルとしている。まず、Ｕ相ハイ側のＰＷＭ信号については、ＰＷＭ基準信号から所定タイミングまではハイレベルとし、所定タイミングにおいてローレベルとする。つまり、所定タイミングにおいてＵ相のコイル７３への電圧の印加を停止する。本例では、この所定タイミングを、ＰＷＭ基準信号の生成から２２．５μｓが経過したときとしている。そして、所定タイミングから所定期間が経過すると、Ｕ相ハイ側のＰＷＭ信号をハイレベルとする。つまり、所定タイミングにおいてＵ相のコイル７３への電圧の印加を停止した後、所定期間が経過すると、Ｕ相のコイル７３への電圧の印加を再開する。なお、所定期間は、コイルへの電圧の印加を停止する最小期間である５μｓとする。なお、Ｕ相ロー側のＰＷＭ信号については、Ｕ相ハイ側のＰＷＭ信号のレベルを反転させたものとする。また、参照コイルであるＶ相ハイ側のＰＷＭ信号は常にローレベルとし、Ｖ相ロー側のＰＷＭ信号は常にハイレベルとする。さらに、残りのコイル（本例ではＷ相）については、ハイ側及びロー側とも常にローレベルとする。

したがって、Ｕ相ハイ側のＰＷＭ信号がローレベルの間、コイル電流（回生電流）は、測定コイルであるＵ相のコイル７３から参照コイルであるＶ相のコイル７４に流れる。第２処理においては、Ｗ相のコイル７５が測定コイルとなり、Ｖ相のコイル７４又はＵ相のコイル７３が参照コイルとなる。

ＦＰＧＡ５１は、複数の候補タイミングを有する。本例においては、ＦＰＧＡ５１は、２２．５μｓ、２３．５μｓ、２４．５μｓ、２５．５μｓ、２６．５μｓ及び２７．５μｓの６つの候補タイミングを有しているものとする。なお、候補タイミングの最小値を２２．５μｓとしているのは、Ｕ相ハイ側のＰＷＭ信号をローレベルにする所定タイミングを２２．５μｓとしているからである。また、候補タイミングの最大値を２７．５μｓとしているのは、Ｕ相ハイ側のＰＷＭ信号をハイレベルに戻すタイミングがＰＷＭ基準信号の生成後、２７．５μｓが経過したときであるからである。そして、ＦＰＧＡ５１は、６つの候補タイミングから１つを選択し、ＰＷＭ基準信号から選択した候補タイミングの期間が経過すると開始信号を生成する。開始信号を生成すると、ＦＰＧＡ５１は、電流値算出部５９により測定コイル（Ｕ相）と参照コイル（Ｖ相）のコイル電流値を検知する。なお、本例では、図６に示す様に、ＰＷＭ信号の生成を３周期だけ繰り返し、３周期目においてＵ相のコイル電流とＶ相のコイル電流をそれぞれ検知する。

図７（Ａ）及び図７（Ｂ）は、それぞれ、各周期における電流検知結果を示している。なお、図７（Ａ）は、Ｕ相のコイル電流を適切に検知できている場合の例を示し、図７（Ｂ）は、Ｕ相のコイル電流を適切に検知できていない場合の例を示している。本例においては、Ｕ相のコイル７３からＶ相のコイル７４にコイル電流を流しているため、Ｕ相のコイル電流とＶ相のコイル電流の検知値は、絶対値が同じであり、かつ、符号が反転することになる。言い換えると、Ｕ相のコイル電流とＶ相のコイル電流の和は０となる。したがって、本実施形態では、３周期目において検知したＵ相のコイル電流の絶対値とＶ相のコイル電流の絶対値との差が閾値より小さいと、Ｕ相のコイル電流を適切に測定できていると判定する。一方、３周期目の測定において検知したＵ相のコイル電流の絶対値とＶ相のコイル電流の絶対値との差が閾値以上であると、Ｕ相のコイル電流を適切に測定できていないと判定する。

図７（Ａ）及び図７（Ｂ）の例においては閾値を０．５としている。図７（Ａ）では、３周期目の測定におけるＵ相のコイル電流とＶ相のコイル電流の絶対値の差分は０．０７であるため、Ｕ相のコイル電流を適切に測定できていると判定される。一方、図７（Ｂ）では、３周期目の測定におけるＵ相のコイル電流とＶ相のコイル電流の絶対値の差分は１．５であるため、Ｕ相のコイル電流を適切に測定できていないと判定される。

なお、３周期目の電流検知結果に基づき判定するのは、図７に示す様に、周期毎にコイル電流が増加し、よって、コイル電流を適切に測定できているか否かの判定精度が高くなるからである。しかしながら、１周期目や２周期目の測定によりコイル電流を適切に測定できているか否かを判定する構成であっても良い。つまり、コイル電流を適切に測定できているか否かを判定するために何周期目の測定結果を使用するかは設計事項である。さらに、複数の周期の総てにおいて差分が閾値より小さい場合にコイル電流を適切に検知していると判定する構成とすることもできる。

ＦＰＧＡ５１は、第１処理においては、候補タイミングを変更しながら上記Ｕ相のコイル電流を適切に測定できているか否かの判定を繰り返す。その後、ＦＰＧＡ５１は、第２処理において、候補タイミングを変更しながらＷ相のコイル電流を適切に測定できているか否かの判定を繰り返す。

図８は、６つの候補タイミングについて行ったＵ相とＷ相のコイル電流の検知結果の例を示している。なお、ＯＫとは、コイル電流を適切に測定できていることを示し、ＮＧとは、コイル電流を適切に測定できていないことを示している。図８によると、Ｕ相のコイル電流とＷ相のコイル電流の両方を適切に測定できるのは、候補タイミングが２３．５μｓと２４．５μｓのときである。この場合、ＦＰＧＡ５１は、例えば、その平均値である２４μｓを検知タイミングとして設定する。なお、Ｕ相のコイル電流とＷ相のコイル電流の両方を適切に測定できる候補タイミングが存在しないと、ＦＰＧＡ５１は、モータ制御部１４の異常と判定する。

なお、上記検知タイミングの設定処理は、モータ１５Ｆの駆動を行っていない間に実行する。例えば、画像形成装置の電源オン後の初期化シーケンスの一つとして設定処理を行うことができる。また、モータ１５Ｆの駆動を開始する際の、モータ起動シーケンスの一環として設定処理を行う構成とすることができる。

以上、本実施形態では、ＰＷＭ信号の１周期（本例では、５０μｓ）の内、コイルに電圧を印加しない期間の最小値を５μｓとする。上述した様に、この５μｓとの期間は、ＡＤコンバータ５３での３相の変換に要する３μｓに２μｓのマージンを加えたものである。本実施形態では、上記の設定処理により適切な検知タイミングを設定するため、この５μｓの間に各相のコイル電流を精度良く検知することができる。一方、検知タイミングの設定処理を行わない従来の構成では、より長いマージン、例えば、４〜５μｓのマージンを見込む必要があった。つまり、ＰＷＭ信号の１周期（本例では、５０μｓ）の内、コイルに電圧を印加しない期間の最小値を７〜８μｓに設定する必要があった。この場合、ＰＷＭ信号１周期当たりの電圧印加期間の割合は、最大で８４〜８６％となる。つまり、本実施形態では、マージンを小さくすることができ、よって、ＰＷＭ信号１周期当たりの電圧印加期間の割合を大きくすることができる。つまり、コイルへの電圧の印加を停止する期間を短くすることができる。

＜第二実施形態＞
続いて、第二実施形態について第一実施形態との相違点を中心に説明する。第一実施形態においては、検知タイミングの設定処理を他の処理とは独立して行っていた。本実施形態では、モータ１５Ｆのロータの停止位置（停止位相）の検知処理（以下、停止位置検知処理）の際に検知タイミングの設定処理を行う。より詳しくは、停止位置検知処理で取得するコイル電流の検知値に基づき適切な検知タイミングを決定して設定する。

まず、停止位置検知処理について説明する。モータ１５Ｆのセンサレス駆動は、ロータの停止位置に応じて行われる。よって、モータ１５Ｆの回転を開始する際、ＦＰＧＡ５１は、停止位置検知処理を行う必要がある。ロータの停止位置は、ロータの停止位置によって各相のコイル７３〜７５のインダクタンスが変化する現象を利用して行うことができる。具体的には、Ｕ−Ｖ、Ｕ−Ｗ、Ｖ−Ｗ、Ｖ−Ｕ、Ｗ−Ｕ、Ｗ−Ｖの各励磁相にコイル電流を流し、その際のコイル電流の大小により、各コイルのインダクタンスの大小を判定することで、ロータ停止位置を検知することができる。なお、Ｘ−Ｙとは、Ｘ相のコイルからＹ相のコイルに向けて電流を流すとの意味である。

図９（Ａ）及び図９（Ｂ）は、停止位置検知処理においてＸ−Ｙ相にコイル電流を流す場合のＰＷＭ信号のデューティの時間変化を示している。なお、指令値１は、Ｘ相ハイ側のＰＷＭ信号のオンデューティを示している。また、指令値２は、Ｙ相ハイ側のオンデューティを示している。なお、Ｘ相ロー側のＰＷＭ信号は、Ｘ相ハイ側のＰＷＭ信号のレベルを反転させたものであり、Ｙ相ロー側のＰＷＭ信号は、Ｙ相ハイ側のＰＷＭ信号のレベルを反転させたものとなる。なお、残りの１相のＰＷＭ信号は、ハイ側及びロー側共、ローレベルに固定する。

図９（Ａ）及び図９（Ｂ）の電流検知値は、Ｘ相のコイル電流の検知値を示している。コイル電流は、Ｘ相のハイ側のＰＷＭ信号のデューティが最大となった後、Ｘ相ハイ側のＰＷＭ信号のデューティを減少させている間に最大値となる。例えば、図９（Ａ）及び図９（Ｂ）においては、Ｘ相ハイ側のＰＷＭ信号のデューティを減少させ、デューティが略０となったときにコイル電流は最大となっている。

なお、検知タイミングが適切に設定されていないと、Ｘ相ハイ側のＰＷＭ信号のデューティが最大（９０％）となる付近において、Ｘ相のコイル電流を適切に検出できなくなり得る。図９（Ａ）は、検知タイミングが適切であるため、Ｘ相のコイル電流を常に適切に測定できている場合を示している。一方、図９（Ｂ）は、検知タイミングが適切でないため、Ｘ相ハイ側のＰＷＭ信号のデューティが最大となる付近において、コイル電流を適切に測定できていない場合を示している。しかしながら、上述した様に、停止位置検知処理においては、コイル電流の最大値が測定できればよく、コイル電流は、Ｘ相ハイ側のＰＷＭ信号のデューティが最大値から減少している間に最大となる。つまり、検知タイミングを適切に設定できていないことは停止位置検知処理に影響を与えない。

本実施形態では、停止位置検知処理を３回行う。１回の停止位置検知処理においては、Ｕ−Ｖ、Ｕ−Ｗ、Ｖ−Ｗ、Ｖ−Ｕ、Ｗ−Ｕ、Ｗ−Ｖの励磁相の順で、図９において説明した様にＰＷＭ信号を出力してコイル電流を流す。そして、図９で説明した様に、コイル電流の最大値を各励磁相（６つの励磁相）について検知し、６つのコイル電流の最大値を比較することでロータの停止位置を判定する。そして、３回行う停止位置検知処理それぞれでの判定結果に基づきロータの停止位置を多数決判定する。つまり、３回行う停止位置検知処理の内、少なくとも２回の停止位置検知処理でのロータ停止位置の判定結果が同じであれば、その判定結果が示すロータ停止位置にロータが停止していると判定する。一方、３回行う停止位置検知処理の判定結果がそれぞれ異なるものであると、再度、停止位置検知処理を３回行う。

また、停止位置検知処理において、Ｕ−ＶとＵ−Ｗを励磁相としている際、Ｕ相ハイ側のＰＷＭ信号のデューティが９０％（ローレベルの期間が５μｓ）のときの電流検知結果に基づきＵ相のコイル電流を正しく検知できているか否かを判定する。同様に、Ｗ−ＵとＷ−Ｖを励磁相としている際、Ｗ相ハイ側のＰＷＭ信号のデューティが９０％（ローレベルの期間が５μｓ）のときの電流検知結果に基づきＷ相のコイル電流を正しく検知できているか否かを判定する。

そして、候補タイミングについては、図１０に示す様に変化させる。図１０によると、１回目の停止位置検知処理でＵ−Ｖを励磁相としている際の候補タイミングを２２．５μとして、Ｕ−Ｗを励磁相としている際の候補タイミングを２３．５μとする。そして、２回目の停止位置検知処理でＵ−Ｖを励磁相としている際の候補タイミングを２４．５μとして、Ｕ−Ｗを励磁相としている際の候補タイミングを２５．５μとする。さらに、３回目の停止位置検知処理でＵ−Ｖを励磁相としている際の候補タイミングを２６．５μとして、Ｕ−Ｗを励磁相としている際の候補タイミングを２７．５μとする。これにより、第一実施形態と同様に、６つの異なる候補タイミングに対して、Ｕ相のコイル電流が正しく検知できているかを判定することができる。Ｗ相についても同様である。そして、第一実施形態と同様に、Ｕ相とＷ相のコイル電流の両方を正しく検知できる候補タイミングに基づき検知タイミングを設定する。

以上、本実施形態では、停止位置検知処理で測定するコイル電流に基づき検知タイミングを決定する。よって、マージンを小さくできることに加えて、画像形成装置のダウンタイムを短くすることができる。

なお、上記各実施形態において、モータ１５Ｆは、定着器２４のローラを回転駆動させるための動力源であった。しかしながら、制御対象のモータに制限はなく、画像形成装置の部材の動力源となる他のモータの制御に本発明を適用することができる。また、検知処理や設定処理をＦＰＧＡ５１が行うものとしたが、プリンタ制御部１１が行う構成であっても良い。

［その他の実施形態］
本発明は、上述の実施形態の１以上の機能を実現するプログラムを、ネットワーク又は記憶媒体を介してシステム又は装置に供給し、そのシステム又は装置のコンピュータにおける１つ以上のプロセッサーがプログラムを読出し実行する処理でも実現可能である。また、１以上の機能を実現する回路（例えば、ＡＳＩＣ）によっても実現可能である。

発明は上記実施形態に制限されるものではなく、発明の精神及び範囲から離脱することなく、様々な変更及び変形が可能である。従って、発明の範囲を公にするために請求項を添付する。

６１：ゲートドライバ、６０：インバータ、５１：ＦＰＧＡ、６５：シャント抵抗、６４：増幅部、５３：ＡＤコンバータ、５９：電流値算出部

Claims (12)

1. モータの複数のコイルに印加する電圧を制御する電圧制御手段と、
   前記複数のコイルの電流値を検知する電流検知手段と、
   前記電圧制御手段を制御して前記複数のコイルの内の第１測定コイルに電流を流し、複数の候補タイミングそれぞれにおいて前記第１測定コイルの電流値を前記電流検知手段に検知させ、前記電圧制御手段を制御して前記複数のコイルの内の第２測定コイルに電流を流し、前記複数の候補タイミングそれぞれにおいて前記第２測定コイルの電流値を前記電流検知手段に検知させることで前記電流検知手段により電流値を検知させる検知タイミングを設定する設定処理と、設定した前記検知タイミングに応じて、前記複数のコイルの電流値を前記電流検知手段に検知させる検知処理と、を行う制御手段と、
   を備えていることを特徴とするモータ制御装置。
2. 前記電流検知手段は、前記検知処理において前記複数のコイルの電流値を順に検知し、
   前記第１測定コイルは、前記検知処理において最初に電流値を検知するコイルであり、
   前記第２測定コイルは、前記検知処理において最後に電流値を検知するコイルであることを特徴とする請求項１に記載のモータ制御装置。
3. 前記制御手段は、前記電圧制御手段が前記複数のコイルに電圧を印加せず、前記複数のコイルに回生電流が流れている間に前記検知処理が実行される様に前記検知タイミングを設定することを特徴とする請求項１又は２に記載のモータ制御装置。
4. 前記設定処理において、前記電圧制御手段は、前記第１測定コイルに電圧を印加することで前記第１測定コイルから前記複数のコイルの内の前記第１測定コイルとは異なる参照コイルに電流を流し、所定タイミングにおいて前記第１測定コイルへの電圧の印加を停止する制御を行うことで前記第１測定コイルから前記参照コイルに回生電流を流す第１処理を繰り返し、
   前記制御手段は、前記第１処理それぞれにおいて、前記複数の候補タイミングの内の１つを順に選択し、選択した候補タイミングにおいて前記電流検知手段に前記第１測定コイルの電流値及び前記参照コイルの電流値を検知させることで、前記複数の候補タイミングから前記第１測定コイルの電流値を検知できる候補タイミングを判定することを特徴とする請求項１から３のいずれか１項に記載のモータ制御装置。
5. 前記第１処理それぞれにおいて、前記電圧制御手段は、前記第１測定コイルへの電圧の印加を停止する制御を行った後、所定期間が経過すると、前記第１測定コイルに電圧を印加するための制御を行うことを特徴とする請求項４に記載のモータ制御装置。
6. 前記制御手段は、前記第１処理それぞれにおいて、前記電流検知手段が検知した前記第１測定コイルの電流値と前記参照コイルの電流値を比較することで前記複数の候補タイミングから前記第１測定コイルの電流値を検知できる候補タイミングを判定することを特徴とする請求項４又は５に記載のモータ制御装置。
7. 前記制御手段は、前記電流検知手段が検知した前記第１測定コイルの電流値の絶対値と前記参照コイルの電流値の絶対値との差が閾値より小さいときの候補タイミングを前記第１測定コイルの電流値を検知できる候補タイミングと判定することを特徴とする請求項６に記載のモータ制御装置。
8. 前記設定処理において、前記電圧制御手段は、前記第２測定コイルに電圧を印加することで前記第２測定コイルから前記複数のコイルの内の前記第２測定コイルとは異なる参照コイルに電流を流し、所定タイミングにおいて前記第２測定コイルへの電圧の印加を停止する制御を行うことで前記第２測定コイルから前記参照コイルに回生電流を流す第２処理を繰り返し、
   前記制御手段は、前記繰り返し行われる第２処理それぞれにおいて、前記複数の候補タイミングの内の１つを順に選択し、選択した候補タイミングにおいて前記電流検知手段に前記第２測定コイルの電流値及び前記参照コイルの電流値を検知させることで、前記複数の候補タイミングから前記第２測定コイルの電流値を検知できる候補タイミングを判定することを特徴とする請求項４から７のいずれか１項に記載のモータ制御装置。
9. 前記制御手段は、前記第１測定コイルの電流値を検知できる候補タイミングと前記第２測定コイルの電流値を検知できる候補タイミングとに基づき前記検知タイミングを決定することを特徴とする請求項８に記載のモータ制御装置。
10. 前記制御手段は、前記第１測定コイルの電流値を検知でき、かつ、前記第２測定コイルの電流値を検知できる候補タイミングの平均値を前記検知タイミングとすることを特徴とする請求項９に記載のモータ制御装置。
11. 前記制御手段は、前記電圧制御手段を制御して前記複数のコイルに順に電流を流し、前記電流検知手段に前記複数のコイルの電流を検知させることで前記モータのロータの停止位置を検知する処理を実行し、前記ロータの停止位置を検知する処理において前記電流検知手段が検知する前記第１測定コイル及び前記第２測定コイルの電流値に基づき前記設定処理を行うことを特徴とする請求項１から１０のいずれか１項に記載のモータ制御装置。
12. シートに画像を形成する画像形成手段と、
    前記画像形成手段の部材の動力を生成するモータと、
    前記モータの複数のコイルに印加する電圧を制御する電圧制御手段と、
    前記複数のコイルの電流値を検知する電流検知手段と、
    設定された検知タイミングから前記複数のコイルの電流値を前記電流検知手段に検知させる検知処理と、前記電圧制御手段を制御して前記複数のコイルの内の第１測定コイルに電流を流し、複数の候補タイミングそれぞれにおいて前記第１測定コイルの電流値を前記電流検知手段に検知させ、前記電圧制御手段を制御して前記複数のコイルの内の第２測定コイルに電流を流し、前記複数の候補タイミングそれぞれにおいて前記第２測定コイルの電流値を前記電流検知手段に検知させることで前記検知タイミングを設定する設定処理と、を行う制御手段と、
    を備えていることを特徴とする画像形成装置。

Images