JP2021090078A - Package for housing optical semiconductor element, and optical semiconductor device - Google Patents
Package for housing optical semiconductor element, and optical semiconductor device Download PDFInfo
- Publication number
- JP2021090078A JP2021090078A JP2021038489A JP2021038489A JP2021090078A JP 2021090078 A JP2021090078 A JP 2021090078A JP 2021038489 A JP2021038489 A JP 2021038489A JP 2021038489 A JP2021038489 A JP 2021038489A JP 2021090078 A JP2021090078 A JP 2021090078A
- Authority
- JP
- Japan
- Prior art keywords
- optical semiconductor
- substrate
- insulating layer
- input
- support portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
Description
本発明は、光半導体素子を収容するための光半導体素子収納用パッケージおよび光半導体装置に関する。 The present invention relates to a package for accommodating an optical semiconductor element and an optical semiconductor device for accommodating the optical semiconductor element.
光通信の分野等で使用される半導体レーザダイオードまたはフォトダイオード等の光半導体素子は、光半導体素子収納用パッケージ(以下、パッケージともいう)に収納される。例示的な光半導体素子収納用パッケージは、上面に光半導体素子が載置される載置部を有する基板と、該基板の上面に前記載置部を囲繞するように接合される枠体とを備える。 An optical semiconductor element such as a semiconductor laser diode or a photodiode used in the field of optical communication or the like is housed in a package for storing the optical semiconductor element (hereinafter, also referred to as a package). An exemplary optical semiconductor device storage package comprises a substrate having a mounting portion on which the optical semiconductor element is mounted on the upper surface and a frame body joined on the upper surface of the substrate so as to surround the previously described mounting portion. Be prepared.
光半導体素子収納用パッケージにおいて、パッケージ内に収納された光半導体素子と外部回路との間の入出力信号を伝送するために、枠体に切欠き部を設け、絶縁材料から成り、入出力信号を伝送するための信号線路を有する入出力端子を前記切欠き部に挿入固定するとともに、入出力端子が挿入固定された枠体と基板とを接合する場合がある。 In the optical semiconductor element storage package, in order to transmit the input / output signal between the optical semiconductor element housed in the package and the external circuit, a notch is provided in the frame, and the input / output signal is made of an insulating material. An input / output terminal having a signal line for transmitting a signal may be inserted and fixed in the notch portion, and a frame body into which the input / output terminal is inserted and fixed may be joined to the substrate.
しかしながら、基板および枠体が金属材料から成り、入出力端子がセラミックス等の材料から成る場合、入出力端子が挿入固定された枠体と基板とを接合するための加熱、冷却の際に、基板と枠体と入出力端子との間の熱伝導率、ヤング率、および熱膨張係数の差によって生じる内部応力によって、光半導体素子収納用パッケージが破損する、特に入出力端子の角部にクラックが発生する虞があるという問題があった。 However, when the substrate and the frame are made of a metal material and the input / output terminals are made of a material such as ceramics, the substrate is heated and cooled to join the frame and the substrate to which the input / output terminals are inserted and fixed. The internal stress caused by the difference in thermal conductivity, Young's coefficient, and coefficient of thermal expansion between the frame and the input / output terminals damages the package for storing the optical semiconductor element, especially cracks at the corners of the input / output terminals. There was a problem that it might occur.
本発明の光半導体素子収納用パッケージは、主面に光半導体素子が載置される載置部を有する基板と、前記基板の前記主面に接合される枠体であって、平面視して前記載置部を囲繞するように設けられ、前記基板側から切り欠かれた切欠き部を有する枠部と、前記切欠き部に挿入固定されているとともに、前記主面の面方向において一部分が前記基板の外方に張出している入出力端子とを含む枠体と、前記入出力端子の前記一部分に、前記主面の面方向に前記基板と間隔を空けて設けられている支持部とを備える。 The optical semiconductor element storage package of the present invention is a substrate having a mounting portion on which the optical semiconductor element is mounted on the main surface and a frame body joined to the main surface of the substrate, and is viewed in a plan view. A frame portion that is provided so as to surround the above-mentioned mounting portion and has a notch portion notched from the substrate side, and is inserted and fixed in the notch portion, and a part thereof is inserted and fixed in the surface direction of the main surface. A frame including an input / output terminal overhanging the outside of the substrate, and a support portion provided on the part of the input / output terminal at a distance from the substrate in the surface direction of the main surface. Be prepared.
また、本発明の光半導体装置は、前述の光半導体素子収納用パッケージと、前記基板の前記載置部に載置用基台を介して載置される光半導体素子と、前記枠体に接合される蓋体とを備える。 Further, the optical semiconductor device of the present invention is joined to the above-mentioned optical semiconductor element accommodating package, the optical semiconductor element mounted on the pre-described mounting portion of the substrate via a mounting base, and the frame body. It is provided with a lid to be used.
本発明の光半導体素子収納用パッケージによれば、基板と枠体とを接合するための加熱、冷却の際に、基板と枠部と入出力端子との間の熱伝導率、ヤング率、および熱膨張係数の差によって生じる内部応力を緩和して、光半導体素子収納用パッケージの破損、特に入出力端子におけるクラックの発生を抑制することができ、それによって、光半導体素子収納用パッケージの信頼性を向上することができる。 According to the optical semiconductor device storage package of the present invention, the thermal conductivity, Young's ratio, and the thermal conductivity between the substrate, the frame, and the input / output terminals during heating and cooling for joining the substrate and the frame, and The internal stress caused by the difference in thermal expansion coefficient can be alleviated to prevent damage to the optical semiconductor device storage package, especially cracks at the input / output terminals, thereby reducing the reliability of the optical semiconductor device storage package. Can be improved.
本発明の光半導体装置によれば、基板と枠体とを接合するための加熱、冷却の際に、基
板と枠部と入出力端子との間の熱伝導率、ヤング率、および熱膨張係数の差によって生じる内部応力を緩和して、光半導体素子収納用パッケージの破損、特に入出力端子におけるクラックの発生を抑制することができる。さらに、本発明の光半導体装置によれば、蓋体と枠体とを接合するための加熱、冷却の際に、基板と枠部と入出力端子との間の熱伝導率、ヤング率、および熱膨張係数の差によって生じる内部応力を緩和して、素子収納用パッケージの破損、特に入出力端子におけるクラックの発生を抑制することができる。したがって、本発明の光半導体装置によれば、信頼性の向上した光半導体装置を提供することができる。
According to the optical semiconductor device of the present invention, the thermal conductivity, the Young's coefficient, and the coefficient of thermal expansion between the substrate, the frame, and the input / output terminals during heating and cooling for joining the substrate and the frame. It is possible to alleviate the internal stress caused by the difference between the above and suppress the damage of the optical semiconductor element storage package, particularly the occurrence of cracks in the input / output terminals. Further, according to the optical semiconductor device of the present invention, the thermal conductivity, Young's modulus, and the Young's modulus between the substrate, the frame portion, and the input / output terminals during heating and cooling for joining the lid body and the frame body, and The internal stress caused by the difference in the coefficient of thermal expansion can be alleviated, and damage to the device housing package, particularly the occurrence of cracks at the input / output terminals can be suppressed. Therefore, according to the optical semiconductor device of the present invention, it is possible to provide an optical semiconductor device with improved reliability.
本発明の光半導体素子収納用パッケージについて、図面を参照して説明する。 The package for accommodating an optical semiconductor element of the present invention will be described with reference to the drawings.
図1〜図4を参照して、本発明の実施形態の光半導体素子収納用パッケージ100について説明する。
The optical semiconductor
本発明の光半導体素子収納用パッケージ100は、主面1aに光半導体素子4が載置される載置部1bを有する基板1と、基板1の主面に接合される枠体2と、支持部3とを備える。枠体2は、平面視して載置部1bを囲繞するように設けられ、基板1側から切り欠かれた切欠き部20aを有する枠部20と、切欠き部20aに挿入固定されているとともに、基板1の主面1aの面方向において一部分が基板1の外方に張出している入出力端子21とを含む。支持部3は、基板1の外方に張出している入出力端子21の一部分に、基板1の主面1aの面方向に基板1と間隔を空けて設けられる。
The optical semiconductor
基板1は、光半導体素子4を支持するための支持部材、および光半導体素子4で発生した熱を放散するための放熱板として機能する。また、基板1は、Cu−W合金やFe−N
i−Co合金等の金属から成るが、Cu−W合金から成るのが好ましい。基板1は、そのインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことによって所定形状に成形され製作される。また、その表面に耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と厚さ0.5〜9μmのAu層を順次メッキ法により被着させておくのがよく、それによって、基板1が酸化腐食するのを有効に防止することができるとともに、基板1上面に載置用基台5を介して光半導体素子4を強固に接合できる。
The
It is made of a metal such as an i-Co alloy, but is preferably made of a Cu-W alloy. The
枠体2の枠部20は、平面視して基板1の載置部1bを囲繞するように設けられるとともに、基板1側から切り欠かれた切欠き部20aを有する。枠部20が、平面視して矩形枠状の形状を有し、切欠き部20aが、枠部20の4つの側壁のうちの1つの側壁に形成されてもよく、隣接する2つの側壁に連続して形成されてもよく、3つの側壁に連続して形成されてもよい。
The
枠部20は、基板1との接合を強固にするとともに光半導体パッケージの外部に対する電磁遮蔽を行なうために、Fe−Ni−Co合金やFe−Ni合金等の金属から成るが、Fe−Ni−Co合金から成るのが好ましい。枠部20は、基板1と同様にその材料のインゴットに圧延加工や打ち抜き加工等の従来周知の金属加工法を施すことにより所定形状に成形され製作される。枠部20は、ドリルによる孔あけ加工等により形成される光ファイバを挿入するための貫通孔20bを有してもよい。貫通孔20bの枠体2外側開口の周囲に筒状の固定部材の一端が接合されるかまたは貫通孔20bに固定部材が嵌着接合されてもよい。
The
枠部20の表面には、耐蝕性に優れかつロウ材との濡れ性に優れる金属、具体的には厚さ0.5〜9μmのNi層と厚さ0.5〜9μmのAu層をメッキ法により順次被着させておくことが好ましく、それによって、枠部20が酸化腐食するのを有効に防止するとともに枠部20に固定部材を強固に接合できる。
The surface of the
枠体2の入出力端子21は、切欠き部20aに挿入固定されているとともに、基板1の主面1aの面方向において一部分が基板1の外方に張出している。入出力端子21は、絶縁材料から成り、例えば酸化アルミニウム質焼結体、ムライト質焼結体、炭化珪素質焼結体、窒化アルミニウム質焼結体、窒化珪素質焼結体またはガラスセラミックス等のセラミック材料から成る。入出力端子21は、パッケージ内に収納された光半導体素子と外部回路との間の入出力信号を伝送するための信号線路21cを有する。
The input /
入出力端子21は、複数の絶縁層が積層されてなる積層体を含んで構成されてもよい。例えば、図2に示すように、入出力端子21は、矩形形状の第1絶縁層21aと、第1絶縁層21a上であって第1絶縁層21aの上面のうち枠部20から外方に遠ざかった箇所が露出するように設けられた矩形形状の第2絶縁層21bとを含んで構成されてもよく、信号線路21cは、第1絶縁層21a上と第2絶縁層21b上とに設けられてもよい。
The input /
支持部3は、基板1の外方に張出している入出力端子21の一部分に、基板1の主面1aの面方向に基板1と間隔を空けて設けられる。入出力端子21が第1絶縁層21aと第2絶縁層21bとの積層体を含んで構成される場合には、支持部3は、平面視して第1絶縁層21aだけに重なるように、第1絶縁層21aの下面に設けられることが好ましく、さらに、第1絶縁層21aの下面が、基板1の主面1aと同じ高さに位置するとともに、支持部3の厚みが、基板1の厚みと一致することが好ましい。これにより、第1絶縁層21aの露出する上面に設けられた信号線路21cに、フレキシブルプリント回路基板等の外部回路に設けられた電極部を、はんだ等の導電性部材で電気的に接続する際に、主面1aに対して直角方向かつ第1絶縁層21aから支持部3の方向に加えられる外力によって
生じる、入出力端子21内の内部応力を低減することができる。なお、支持部3の厚みが、基板1の厚みより薄い場合には、信号線路21cと外部回路とを電気的に接続するための外力が入出力端子21に加えられる際に、支持部3が光半導体装置200を載置する載置基板と接触せず、支持部3が入出力端子21を支持することができないことから、入出力端子21内に生じる内部応力が増加する。また、支持部3の厚みが、基板1の厚みより厚い場合には、光半導体装置200を実装基板に実装する際に、基板1と実装基板との間に空隙が発生することから、光半導体素子収納用パッケージ100に収納される光半導体素子4から生じる熱を、基板1を介して効率よく実装基板に伝達し、光半導体素子収納用パッケージ100の外部に放熱することができない。また、支持部3は、Cu−W合金やFe−Ni−Co合金等の金属から成るが、Fe−Ni−Co合金から成るのが好ましい。これにより、光半導体素子収納用パッケージ100を加熱、冷却して組み立てる際に、入出力端子21と支持部3との熱膨張係数の差によって生じる内部応力を緩和できるとともに、入出力端子21の変形に伴って生じる内部応力を小さくでき、さらに、入出力端子21内の内部応力が一部に集中したり、増加したりすることを抑制できる。その結果、入出力端子21におけるクラックの発生を抑制することができる。
The
このような構成によって、基板1と枠体2とを銀ロウ等のロウ材を介して接合するための加熱、冷却の際に、基板1と枠部20と入出力端子21との間の熱伝導率、ヤング率、および熱膨張係数の差によって生じる内部応力を緩和して、光半導体素子収納用パッケージの破損、特に入出力端子21におけるクラックの発生を抑制することができ、それによって、光半導体素子収納用パッケージの信頼性を向上することができる。
With such a configuration, during heating and cooling for joining the
また、本実施形態の光半導体素子収納用パッケージ100において、基板1および支持部3は、各々、矩形形状を有し、基板1の一辺と、該一辺に対向する支持部3の辺とが平行になるように配置されてもよい。それによって、基板1と枠体2とを銀ロウ等のロウ材を介して接合するための加熱、冷却の際に生じる内部応力が、光半導体素子収納用パッケージ100の特定の部分に集中することを抑制することができる。
Further, in the optical semiconductor
基板1、および支持部3は、同一の材料から成ってもよいが、異なる材料から成ってもよい。異なる材料から成る場合は、基板1、支持部3、および入出力端子21は、以下に示す熱伝導率、ヤング率、および熱膨張係数に関する条件を満たしていることが好ましい。
The
基板1の熱伝導率は150〜400W/(m・K)であってもよく、入出力端子21の熱伝導率は10〜40W/(m・K)であってもよく、支持部3の熱伝導率は10〜20W/(m・K)であってもよいが、入出力端子21および支持部3の熱伝導率が、基板1の熱伝導率よりも小さいことが好ましい。これにより、光半導体素子収納用パッケージ100を加熱、冷却して組み立てる際に、入出力端子21に加えられた熱が支持部3を介して速やかに光半導体素子収納用パッケージ100の載置基板に放熱され難くなることから、入出力端子21と支持部3との熱膨張係数の差によって生じる内部応力の変動が緩やかになり、さらに、支持部3が緩やかに変形しながら内部応力を緩和できることから、入出力端子21におけるクラックの発生を抑制することができる。
The thermal conductivity of the
基板1のヤング率は265〜310GPaであってもよく、入出力端子21のヤング率は270〜310GPaであってもよく、支持部3のヤング率は120〜150GPaであってもよいが、支持部3のヤング率が、基板1および入出力端子21のヤング率よりも小さいことが好ましい。これにより、光半導体素子収納用パッケージ100を加熱、冷却して組み立てる際に支持部3が変形しやすくなり、入出力端子21と支持部3との熱膨張係数の差によって生じる内部応力を支持部3によって緩和することができる。その結果、入出力端子21におけるクラックの発生を抑制することができる。
The Young's modulus of the
基板1の熱膨張係数は5×10−6〜20×10−6/Kであってもよく、入出力端子21の熱膨張係数は5×10−6〜10×10−6/Kであってもよく、支持部3の熱膨張係数は4×10−6〜10×10−6/Kであってもよいが、支持部3の熱膨張係数が、基板1および入出力端子21の熱膨張係数よりも小さいことが好ましい。これにより、光半導体素子収納用パッケージ100を加熱、冷却して組み立てる際に、支持部3の熱膨張、熱収縮に伴って生じる入出力端子21の変形を抑制することができるとともに、この変形に伴って生じる、入出力端子21内の内部応力を小さくできる。その結果、入出力端子21におけるクラックの発生を抑制することができる。
The coefficient of thermal expansion of the
図5A、図5Bは、本発明の変形例の光半導体素子収納用パッケージ100A,100B,100C,100Dを示す。
5A and 5B show the optical semiconductor
図5A(a)に示すように、光半導体素子収納用パッケージ100Aは、支持部3Aが、平面視して入出力端子21の第1絶縁層21aおよび第2絶縁層21bの両方に重なるように構成される。これにより、第1絶縁層21aの露出する上面、または、第2絶縁層21bの露出する上面に設けられた信号線路21cに、フレキシブルプリント回路基板等の外部回路に設けられた電極部をはんだ等の導電性部材で電気的に接続する際に、主面1aに対して直角方向かつ第1絶縁層21aまたは第2絶縁層21bから支持部3の方向に加えられる外力によって生じる、入出力端子21内の内部応力が、枠体20の外側で第1絶縁層21aと第2絶縁層21bからなる角部に集中することを抑制できる。その結果、枠体20の外側で第1絶縁層21aと第2絶縁層21bからなる角部を起点とした、入出力端子21におけるクラックの発生を抑制することができる。
As shown in FIG. 5A (a), in the optical semiconductor element
また、図5A(b)に示すように、光半導体素子収納用パッケージ100Bは、入出力端子21が張出する方向において、支持部3Bの端面と、第1絶縁層21aの端面とが平面視で重なるように構成される。これにより、第1絶縁層21aの露出する上面に設けられた信号線路21cに、フレキシブルプリント回路基板等の外部回路に設けられた電極部を、はんだ等の導電性部材で電気的に接続する際に、主面1aに対して直角方向かつ第1絶縁層21aから支持部3の方向に加えられる外力によって生じる、入出力端子21内の内部応力が、支持部3を起点としたテコの原理によって枠体20の外側で第1絶縁層21aと第2絶縁層21bからなる角部にて増加することを抑制できる。その結果、枠体20の外側で第1絶縁層21aと第2絶縁層21bからなる角部を起点とした、入出力端子21におけるクラックの発生を抑制することができる。
Further, as shown in FIG. 5A (b), in the optical semiconductor
図5B(c)に示すように、光半導体素子収納用パッケージ100Cは、支持部3Cが、平面視して入出力端子21の第1絶縁層21aおよび第2絶縁層21bの両方に重なるように設けられるとともに、入出力端子21が張出する方向において、支持部3Cの端面と、第1絶縁層21aの端面とが平面視で重なるように構成される。これにより、第1絶縁層21aの露出する上面、または、第2絶縁層21bの露出する上面に設けられた信号線路21cに、フレキシブルプリント回路基板等の外部回路に設けられた電極部をはんだ等の導電性部材で電気的に接続する際に、主面1aに対して直角方向かつ第1絶縁層21aまたは第2絶縁層21bから支持部3の方向に加えられる外力によって生じる、入出力端子21内の内部応力が、枠体20の外側で第1絶縁層21aと第2絶縁層21bからなる角部に集中することを抑制できる。さらに、入出力端子21内の内部応力が、支持部3を起点としたテコの原理にて、枠体20の外側で第1絶縁層21aと第2絶縁層21bからなる角部にて増加することを抑制できる。その結果、枠体20の外側で第1絶縁層21aと第2絶縁層21bからなる角部を起点とした、入出力端子21におけるクラックの発生を抑制することができる。
As shown in FIG. 5B (c), in the optical semiconductor element accommodating package 100C, the
また、図5B(d)に示すように、光半導体素子収納用パッケージ100Dは、平面視して、基板1Aの端部が、枠部20によって囲繞された領域内に位置するように構成される。これにより、光半導体素子収納用パッケージ100を加熱、冷却して組み立てる際に、入出力端子21に加えられた熱が支持部3を介して速やかに光半導体素子収納用パッケージ100の載置基板に放熱され難くなることから、入出力端子21と支持部3との熱膨張係数の差によって生じる内部応力の変動が緩やかになり、さらに、支持部3が緩やかに変形しながら内部応力を緩和することができる。さらに、光半導体素子収納用パッケージ100を加熱、冷却して組み立てる際に、支持部3が変形しやすくなり、入出力端子21と支持部3との熱膨張係数の差によって生じる内部応力を支持部3によって緩和することができる。これにより、入出力端子21におけるクラックの発生を抑制することができる。
Further, as shown in FIG. 5B (d), the optical semiconductor element
また、上記の例のように、入出力端子21が、複数の絶縁層が積層されてなる積層体を含んでいるとともに、複数の絶縁層が、第1絶縁層21aと、第1絶縁層21a上であって第1絶縁層21aの上面のうち枠部20から外方に遠ざかった箇所が露出するように設けられた第2絶縁層21bとを含んでいるときに、支持部3が、平面視して第1絶縁層21aおよび第2絶縁層21bの両方に重なっていてもよい。この場合、平面視して第1絶縁層21aおよび第2絶縁層21bの枠部20の外側に張出する部分は、いずれについても矩形状である。
Further, as in the above example, the input /
このような第1絶縁層21aおよび第2絶縁層21bを含む光半導体素子収納用パッケージ100は、図5A(a)を参照した説明における光半導体そ収納用パッケージ100と同様の構成であるが、図6〜図8を参照して、さらに詳細な構成および変形例について説明する。図6(a)は、本発明の変形例の光半導体素子収納用パッケージ100を枠部側から視た斜視図であり、図6(b)は、その光半導体素子収納用パッケージを入出力端子側から視た斜視図である。図7は、図6に示す光半導体素子収納用パッケージを分解して示す分解斜視図である。図8(a)〜(d)は、それぞれ本発明の変形例の光半導体素子収納用パッケージを示す底面図である。
The optical semiconductor
図6〜図8に示す例において、支持部3は、平面視して第1絶縁層21aおよび第2絶縁層21bの両方に重なっている。すなわち、例えば図5A(a)に示す例のように、側面視において、第2の絶縁層21bの枠部20と反対側の端面(以下、単に端面ともいう)を下方向に延長した部分を越えて、第1絶縁層21aの端面側の下面から枠部20の方向に支持部3が配置されている。これによって、前述したように、入出力端子21内の内部応力が、枠体20の外側で第1絶縁層21aと第2絶縁層21bからなる角部に集中することを抑制して、入出力端子21におけるクラックの発生を抑制することができる。
In the examples shown in FIGS. 6 to 8, the
また、図6に示す例において、支持部3は、第1の絶縁層21aおよび第2絶縁層21bの両方と平面視で重なる大きさ(外形寸法)ではあるが、支持部3の枠部20と反対側の一方の端面は第1の絶縁層21aの端面から離れて配置されている。
Further, in the example shown in FIG. 6, the
すなわち、枠部20から外方に遠ざかる方向において、支持部3の一方の端面が第1絶縁層21aの端面と異なる位置に位置している。支持部3の一方の端面と第1絶縁層21aの端面とが互いに異なる位置に位置しているときには、支持部3の一方の端面部分と第1絶縁層21aの端面部分とで内部応力等の応力を分散させることができる。そのため、例えば、支持部3の第1絶縁層21a(入出力端子21)に対する接合の信頼性を効果的に向上させることができる。
That is, one end face of the
また、図6〜図8に示す例では、第1絶縁層21aの端面に沿った方向において、支持部3の外径寸法(幅)が、第1絶縁層21aの外径寸法(幅)よりも小さい。この幅の差
に応じて、支持部3の上記一方の端面に直交する側面(以下、単に側面という)が、第1絶縁層21aの側面よりも内側方向(平面視において第1絶縁層21a内に向かう方向)に位置している。
Further, in the examples shown in FIGS. 6 to 8, the outer diameter dimension (width) of the
このように、支持部3の側面と第1絶縁層21aの側面とが互いに異なる位置にあるときにも、これらの側面部分の間で内部応力を分散させて、支持部3と第1絶縁層21aとの接合の信頼性を効果的に向上させることができる。
In this way, even when the side surface of the
また、図6〜図8に示す例では、第1絶縁層21aの端面に沿った方向において、支持部3の外径寸法(幅)が、基板1の外径寸法(幅)よりも小さい。この幅の差に応じて、支持部3は、上記側面が第1絶縁層21aの端面に直交する方向に沿った基板1の側面よりも内側方向(平面視において基板1内に向かう方向)に位置している。
Further, in the examples shown in FIGS. 6 to 8, the outer diameter dimension (width) of the
このように、支持部3の側面と基板1の側面とが互いに異なる位置にあるときにも、これらの側面部分と第1絶縁層21aの間に生じる内部応力の位置を遠ざけるとともに分散させることができる。したがって、基板1および支持部3と第1絶縁層21aとの接合の信頼性を効果的に向上させることができる。
In this way, even when the side surface of the
支持部3は、図8(a)に示すように、平面視で矩形状のものであるが、必ずしも正確に(幾何学的に)矩形状である必要はなく、光半導体装置(200)(詳細は後述)としての信頼性および実用性等の向上のために、多少変形したものであっても構わない。なお、矩形状の支持部3は、その製作が容易であり、生産性の点では有利である。
As shown in FIG. 8A, the
図8(b)に示す例では、矩形状の支持部3の角部分が円弧状に(いわゆるR面に)成形されている。この場合には、応力が集中しやすい角部分(端面と側面とが平面視で互いに直角に接する部分)がない。そのため、応力の集中による支持部3の第1絶縁層21aに対する接合の信頼性低下等の可能性を効果的に低減することができる。これによって、信頼性の高い光半導体装置の製作が容易な光半導体素子収納用パッケージ100とすることができる。
In the example shown in FIG. 8B, the corner portions of the
図8(c)に示す例では、第1絶縁層21aの角部分が内側に円弧状に切り欠かれている。この場合にも、第1絶縁層21aの角部分への応力の集中による支持部3の剥離または第1絶縁層21a自体の機械的な破壊を効果的に抑制することができる。
In the example shown in FIG. 8C, the corner portion of the first insulating
また、この例においては、第1絶縁層21aの端面に沿った方向において、第1絶縁層21aの円弧状の切欠き部分よりも内側に支持部3が収まっている。これによって、支持部3(特に長辺方向の端部分)に生じる応力と、第1絶縁層21a(入出力端子21)の角部分に生じる応力とについて、大きく作用する位置を互いに遠ざけることができる。そのため、応力が分散され、応力の集中による支持部3、第1絶縁層21aおよび両者の接合部分とにおける機械的な破壊の可能性が効果的に低減される。
Further, in this example, the
また、支持部3は、平面視して上記一方の端面に対向する他方の端面が上記切欠き部分よりも枠部20側に配置されてもよい。これによって、本発明の光半導体素子収納用パッケージ100は、支持部3の側面と他方の端面との間の角部に生じる応力の位置と、上記切欠き部分に生じる応力の位置とを互いに遠ざけることができる。したがって、応力が一部に集中することによる、支持部3、第1絶縁層21aおよび両者の接合部分とにおける機械的な破壊の可能性が効果的に低減される。
Further, in the
図8(d)に示す例では、支持部3の角部分および第1絶縁層21aの角部分の両方が、R面または円弧状に切欠き部分に成形されている。この場合には、上記のような応力分
散の効果が高められる。したがって、支持部3等の機械的な破壊の可能性が低減された、信頼性の高い光半導体装置の製作が容易な光半導体素子収納用パッケージ100とすることができる。
In the example shown in FIG. 8D, both the corner portion of the
上記の支持部3の面取りおよび第1絶縁層21a等の入出力端子21の切欠きは、これらが未焼成のときに、機械的な打ち抜き加工またはレーザ加工等の加工を施す方法で形成することができる。また、焼成後に、レーザ加工を施す方法等で面取りまたは切欠きを行なうこともできる。また、第1絶縁層21aは、例えば、平面視して角部分が直線状や外側に円弧状のR面に切り欠かれていてもよい。
The chamfer of the
図9は、本発明の光半導体装置200を示す断面図である。
FIG. 9 is a cross-sectional view showing the
光半導体装置200は、光半導体素子収納用パッケージ100と、基板1の載置部1bに載置される光半導体素子4と、枠体2に接合される蓋体6とを備える。
The
なお、図9においては、光半導体素子収納用パッケージ100を備える光半導体装置200を示したが、これに限定されるものではない。光半導体装置200は、前述の光半導体素子収納用パッケージ100A,100B,100C,100Dのいずれかを備える構成であってもよい。
Note that FIG. 9 shows an
本発明の光半導体装置200において、光ファイバ(図示せず)を枠体2に固定するための固定部材(図示せず)が、枠体2の貫通孔20bに設けられてもよい。固定部材は、貫通孔20bの枠体2外側開口の周囲または貫通孔20bの内面に銀ロウ等のロウ材を介して接合されてもよい。この固定部材は、枠体2の熱膨張係数に近似するFe−Ni−Co合金やCu−W合金等の金属からなり、例えばFe−Ni−Co合金等のインゴット(塊)をプレス加工で筒状とすることにより作製されてもよい。また、固定部材の枠体2外側の端面には、戻り光防止用の光アイソレータ(図示せず)と光ファイバとを樹脂接着剤で接着した金属ホルダ(図示せず)がはんだ材やYAGレーザ溶接により接合されてもよい。固定部材の内部には、光半導体素子4より出射される光信号の消光比の劣化が生じない非晶質ガラス等から成り、集光レンズとして機能するとともに光半導体パッケージ内部を塞ぐための透光性部材(図示せず)が設けられてもよい。
In the
透光性部材は、熱膨張係数が4×10−6〜12×10−6/℃(室温〜400℃)の非晶質ガラス等から成り、球状,半球状,凸レンズ状,ロッドレンズ状等とされてもよい。透光性部材は、光半導体素子4からの出射光を集光したり平行光に変換して光ファイバに入力するための集光部材として用いられる。また、透光性部材は、例えば結晶軸の存在しない非晶質ガラスの場合、酸化珪素(SiO2),酸化鉛(PbO)を主成分とする鉛
系、またはホウ酸やケイ砂を主成分とするホウケイ酸系のものを用いる。その結果、光半導体素子4からの出射光が透光性部材で複屈折の影響を及ぼされず、効率良く光ファイバに光信号を入力できる。
The translucent member is made of amorphous glass having a coefficient of thermal expansion of 4 × 10-6 to 12 × 10-6 / ° C (room temperature to 400 ° C), and is spherical, hemispherical, convex lens-shaped, rod lens-shaped, etc. May be. The translucent member is used as a condensing member for condensing the light emitted from the
また、透光性部材は、例えばその外周部に予めメタライズ層を被着させておき、このメタライズ層と固定部材とをAu−Snはんだ等の低融点ロウ材を介しロウ付けされてもよい。これにより、光半導体素子4を収納した光半導体装置の気密が行なわれ、光半導体素子4を長期にわたり正常かつ安定に作動させ得る。この透光性部材は、その熱膨張係数が枠体2と異なっていても、固定部材が熱膨張係数差による内部応力を吸収し緩和するので、結晶軸が応力のためにある方向に揃うことによって光の屈折率の変化を起こすことは発生しにくい。従って、このような透光性部材を用いることにより、光半導体素子4と光ファイバとの間の光結合効率の変動を小さく抑えることができ、安定した光信号の入出力を行なうことができる。
Further, the translucent member may have a metallized layer adhered to the outer peripheral portion thereof in advance, and the metallized layer and the fixing member may be brazed via a low melting point brazing material such as Au-Sn solder. As a result, the optical semiconductor device containing the
また、光半導体素子4は、載置用基台5を介して、基板1の載置部1bに載置されてもよい。載置用基台5は、放熱性および加工性に優れるシリコン(Si)、または基板1の熱膨張係数に近似するアルミナセラミックスや窒化アルミニウムセラミックス等の誘電体から成ることが好ましい。この載置用基台5は、光半導体素子4から基板1へ熱を伝えるための伝熱媒体であるとともに、その高さを調整することにより、透光性部材と光半導体素子4と光ファイバとの光軸が合うように調節することができる。
Further, the
載置用基台5の上面には、高周波信号が伝送される配線導体(図示せず)が形成されるとともに光半導体素子4を搭載するための導体層(図示せず)が形成される。光半導体素子4の各電極と載置用基台5上面の配線導体とを電気的に接続するボンディングワイヤ7が設けられる。
A wiring conductor (not shown) for transmitting a high-frequency signal is formed on the upper surface of the mounting
蓋体6は、Fe−Ni−Co合金等の金属やアルミナセラミックス等のセラミックスから成り、枠体2上面にAu−Sn合金はんだ等の低融点ロウ材を介して接合されたり、YAGレーザ溶接等の溶接法により接合される。
The
このような構成によって、基板1と枠体2とを接合するための加熱、冷却の際に、基板1と枠部20と入出力端子21との間の熱伝導率、ヤング率、および熱膨張係数の差によって生じる内部応力を緩和して、光半導体素子収納用パッケージ100の破損、特に入出力端子21におけるクラックの発生を抑制することができる。さらに、本発明の光半導体装置200によれば、枠体2と蓋体6とを接合するための加熱、冷却の際に、基板1と枠部20と入出力端子21との間の熱伝導率、ヤング率、および熱膨張係数の差によって生じる内部応力を緩和して、光半導体素子収納用パッケージ100の破損、特に入出力端子21におけるクラックの発生を抑制することができる。したがって、本発明の光半導体装置200によれば、信頼性の向上した光半導体装置を提供することができる。
With such a configuration, the thermal conductivity, Young's modulus, and thermal expansion between the
本発明は上述の実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲において種々の変更、改良等が可能である。 The present invention is not limited to the above-described embodiment, and various modifications and improvements can be made without departing from the gist of the present invention.
1 基板
1A 基板
1a 主面
1b 載置部
2 枠体
3 支持部
3A 支持部
3B 支持部
3C 支持部
4 光半導体素子
5 載置用基台
6 蓋体
7 ボンディングワイヤ
20 枠部
20a 切欠き部
20b 貫通孔
21 入出力端子
21a 第1絶縁層
21b 第2絶縁層
21c 信号線路
100 光半導体素子収納用パッケージ
100A 光半導体素子収納用パッケージ
100B 光半導体素子収納用パッケージ
100C 光半導体素子収納用パッケージ
100D 光半導体素子収納用パッケージ
200 光半導体装置
1
Claims (9)
前記基板の前記主面に接合される枠体であって、平面視して前記載置部を囲繞するように設けられ、前記基板側から切り欠かれた切欠き部を有する枠部と、前記切欠き部に挿入固定されているとともに、前記主面の面方向において一部分が前記基板の外方に張出している入出力端子とを含む枠体と、
前記入出力端子の前記一部分に、前記主面の面方向に前記基板と間隔を空けて設けられている支持部と
を備える光半導体素子収納用パッケージ。 A substrate having a mounting portion on which an optical semiconductor element is mounted on the main surface,
A frame portion joined to the main surface of the substrate, which is provided so as to surround the above-described mounting portion in a plan view and has a notch portion cut out from the substrate side, and the frame portion. A frame including an input / output terminal that is inserted and fixed in the notch and has an input / output terminal that is partially extended to the outside of the substrate in the plane direction of the main surface.
A package for accommodating an optical semiconductor device, wherein the part of the input / output terminal is provided with a support portion provided at a distance from the substrate in the surface direction of the main surface.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015253423 | 2015-12-25 | ||
JP2015253423 | 2015-12-25 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016249431A Division JP6853034B2 (en) | 2015-12-25 | 2016-12-22 | Optical semiconductor device storage package and optical semiconductor device |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2021090078A true JP2021090078A (en) | 2021-06-10 |
JP2021090078A5 JP2021090078A5 (en) | 2022-01-04 |
JP7193565B2 JP7193565B2 (en) | 2022-12-20 |
Family
ID=59272432
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016249431A Active JP6853034B2 (en) | 2015-12-25 | 2016-12-22 | Optical semiconductor device storage package and optical semiconductor device |
JP2021038489A Active JP7193565B2 (en) | 2015-12-25 | 2021-03-10 | Optical semiconductor element housing package and optical semiconductor device |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016249431A Active JP6853034B2 (en) | 2015-12-25 | 2016-12-22 | Optical semiconductor device storage package and optical semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (2) | JP6853034B2 (en) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6923474B2 (en) * | 2018-03-23 | 2021-08-18 | 京セラ株式会社 | Semiconductor device packages and semiconductor devices |
JP7207602B2 (en) * | 2020-08-03 | 2023-01-18 | 日本電信電話株式会社 | Package and manufacturing method thereof |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004063915A (en) * | 2002-07-30 | 2004-02-26 | Kyocera Corp | Package for optical semiconductor element |
JP2012033596A (en) * | 2010-07-29 | 2012-02-16 | Kyocera Corp | Substrate for semiconductor device and semiconductor device equipped with the same |
WO2013077199A1 (en) * | 2011-11-21 | 2013-05-30 | 京セラ株式会社 | Package for housing electronic component, and electronic apparatus |
WO2015046292A1 (en) * | 2013-09-25 | 2015-04-02 | 京セラ株式会社 | Electronic component housing package and electronic device |
US20150162990A1 (en) * | 2013-12-09 | 2015-06-11 | Emcore Corporation | Small packaged tunable laser transmitter |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06163727A (en) * | 1992-11-17 | 1994-06-10 | Shinko Electric Ind Co Ltd | Package for electronic parts |
JP3472660B2 (en) * | 1995-06-22 | 2003-12-02 | 日本オプネクスト株式会社 | Optical semiconductor array module, assembling method thereof, and external substrate mounting structure |
JP2003258357A (en) * | 2002-02-27 | 2003-09-12 | Kyocera Corp | Package for storing optical semiconductor element |
JP3850344B2 (en) * | 2002-06-19 | 2006-11-29 | 京セラ株式会社 | I / O terminal and semiconductor element storage package and semiconductor device |
JP2006128267A (en) * | 2004-10-27 | 2006-05-18 | Kyocera Corp | I/o terminal, package for storing electronic component using same, and electronic device |
JP2008166730A (en) * | 2006-12-04 | 2008-07-17 | Nec Corp | Optical module and optical transceiver |
GB201012829D0 (en) * | 2010-07-30 | 2010-09-15 | Oclaro Technology Ltd | Enclosure for a laser package and laser package comprising same |
JP2012049288A (en) * | 2010-08-26 | 2012-03-08 | Kyocera Corp | Element housing package, and electronic apparatus equipped with the same |
JP2013201473A (en) * | 2012-03-23 | 2013-10-03 | Sumitomo Electric Ind Ltd | Optica receiver module |
US9585264B2 (en) * | 2012-06-26 | 2017-02-28 | Kyocera Corporation | Package for housing semiconductor element and semiconductor device |
-
2016
- 2016-12-22 JP JP2016249431A patent/JP6853034B2/en active Active
-
2021
- 2021-03-10 JP JP2021038489A patent/JP7193565B2/en active Active
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2004063915A (en) * | 2002-07-30 | 2004-02-26 | Kyocera Corp | Package for optical semiconductor element |
JP2012033596A (en) * | 2010-07-29 | 2012-02-16 | Kyocera Corp | Substrate for semiconductor device and semiconductor device equipped with the same |
WO2013077199A1 (en) * | 2011-11-21 | 2013-05-30 | 京セラ株式会社 | Package for housing electronic component, and electronic apparatus |
WO2015046292A1 (en) * | 2013-09-25 | 2015-04-02 | 京セラ株式会社 | Electronic component housing package and electronic device |
US20150162990A1 (en) * | 2013-12-09 | 2015-06-11 | Emcore Corporation | Small packaged tunable laser transmitter |
Also Published As
Publication number | Publication date |
---|---|
JP2017120901A (en) | 2017-07-06 |
JP7193565B2 (en) | 2022-12-20 |
JP6853034B2 (en) | 2021-03-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100866436B1 (en) | Method of manufacturing electronic device | |
JP6788044B2 (en) | Package with built-in thermoelectric element | |
JP2021090078A (en) | Package for housing optical semiconductor element, and optical semiconductor device | |
JP4822820B2 (en) | Semiconductor element storage package and semiconductor device | |
JP2023096036A (en) | Light-emitting device | |
CN110957278B (en) | Package for mounting electronic component and electronic device using the same | |
JP2013074048A (en) | Semiconductor element housing package and semiconductor device | |
CN107534021B (en) | Electronic component mounting package and electronic device using same | |
JP2019009376A (en) | Optical semiconductor device housing package and optical semiconductor apparatus | |
JP2007012718A (en) | Electronic component housing package and electronic device | |
JP2019016783A (en) | Package for mounting light-emitting device | |
JP2013089739A (en) | Package for housing electronic component and electronic device | |
JP4514647B2 (en) | Electronic component storage package and electronic device | |
JP4009110B2 (en) | Optical semiconductor element storage package and optical semiconductor device | |
JP2017069109A (en) | Light source device | |
JP2016086126A (en) | Semiconductor element package and semiconductor device | |
JP5969317B2 (en) | Optical semiconductor element storage package and mounting structure | |
JP2011114104A (en) | Sub-mount and electronic device using the same | |
JP3961388B2 (en) | Optical semiconductor element storage package and optical semiconductor device | |
JP2019016722A (en) | Package for loading light-emitting device | |
JP2002314186A (en) | Package for storing optical semiconductor element and optical semiconductor device | |
JP3881574B2 (en) | Optical semiconductor element storage package | |
JP2004253409A (en) | Optical semiconductor element accommodating package and optical semiconductor device | |
JP2004221327A (en) | Semiconductor element housing package and semiconductor device | |
JP3881554B2 (en) | Optical semiconductor element storage package and optical semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210407 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20210827 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20210827 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20211116 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220207 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220215 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220413 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220823 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221021 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20221108 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20221208 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7193565 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |