JP2021076373A - 漏電検出回路、車両用電源システム - Google Patents

Abstract

【課題】漏電抵抗値を高精度に推定する。【解決手段】漏電検出用の電圧検出部（１２）は、漏電検出用の抵抗（１５／１６）を介して漏電検出用の電流が流れると、漏電検出用の抵抗（１５／１６）の両端電圧を漏電検出用の電圧として検出する。処理部（１１）は、複数のセル（２１−２ｎ）の各セルの電圧を検出するためのセル電圧検出用の電圧検出部（５０）から複数のセル（２１−２ｎ）の総電圧を取得し、漏電検出用の電圧検出部（１２）から漏電検出用の電圧を取得する。セル電圧検出用の電圧検出部（５０）から処理部（１１）に入力される総電圧の時定数は固定であり、漏電検出用の電圧検出部（１２）から処理部（１１）に入力される漏電検出用の電圧の時定数は漏電抵抗（５／６）に応じて可変である。処理部（１１）は、漏電検出用の電圧の時定数に総電圧の時定数を対応させるために総電圧にフィルタ（１１ａ）を適用する。【選択図】図１

Description

本発明は、高電圧の蓄電部とシャーシアース間の漏電を検出する漏電検出回路、車両用電源システムに関する。

近年、ＨＥＶ (Hybrid Electric Vehicle)、ＰＨＶ(Plug-in Hybrid Vehicle)、ＥＶ(Electric Vehicle)の出荷台数が増えてきている。これらの車両には、補機電池（一般的に１２Ｖ出力の鉛電池）と別に駆動用電池が搭載される。駆動用電池は高電圧であるため、感電を防止するために、駆動用電池と車両のボディ（シャーシアース）間は直接接続されず、両者の間にはＹコンデンサが挿入される。また駆動用電池とシャーシアース間の絶縁抵抗を監視して漏電を検出する漏電検出回路が搭載される。

直流電流を用いた漏電検出方式では、漏電検出用の抵抗に漏電検出用の電流を流し、当該抵抗の両端電圧である漏電検出用の電圧と、駆動用電池の電圧との関係から漏電抵抗値を推定する（例えば、特許文献１参照）。

特開２０１４−８１２６７号公報

駆動用電池と走行用モータ間に流れる電流は、急発進や急ブレーキなどにより大きく変動する。駆動用電池の充放電電流が大きく変動すると駆動用電池の電圧もその影響により変動する。漏電抵抗の検出中に駆動用電池の電圧が急変すると、漏電検出用の電圧と駆動用電池の電圧との比が崩れ、漏電抵抗値の推定にノイズが混入しやすくなる。

本発明はこうした状況に鑑みなされたものであり、その目的は、漏電抵抗値を高精度に推定する技術を提供することにある。

上記課題を解決するために、本発明のある態様の漏電検出回路は、直列接続された複数のセルとシャーシアース間に漏電検出用の抵抗を介して漏電検出用の電流が流れると、前記漏電検出用の抵抗の両端電圧を漏電検出用の電圧として検出する漏電検出用の電圧検出部と、前記複数のセルの各セルの電圧を検出するためのセル電圧検出用の電圧検出部から前記複数のセルの総電圧を取得し、前記漏電検出用の電圧検出部から前記漏電検出用の電圧を取得し、取得した前記総電圧と前記漏電検出用の電圧をもとに、前記複数のセルと前記シャーシアース間の漏電抵抗値を推定する処理部と、を備える。前記複数のセルと前記シャーシアースはコンデンサを介して接続されており、前記セル電圧検出用の電圧検出部から前記処理部に入力される前記総電圧の時定数は固定であり、前記漏電検出用の電圧検出部から前記処理部に入力される前記漏電検出用の電圧の時定数は漏電抵抗に応じて可変であり、前記処理部は、前記漏電検出用の電圧の時定数に前記総電圧の時定数を対応させるために前記総電圧にフィルタを適用し、当該フィルタを適用した後の前記総電圧と、前記漏電検出用の電圧をもとに前記漏電抵抗値を推定する。

本発明によれば、漏電抵抗値を高精度に推定することができる。

本発明の実施の形態に係る電源システムを説明するための図である。 漏電検出回路の基本動作を説明するための図である。 図３（ａ）、（ｂ）は、漏電検出処理中の総電圧と漏電検出用電圧の波形推移の一例を示す図である。 総電圧と漏電検出用電圧の比の関係の一例を示す図である。 実施例１に係る電圧検出部及び処理部の構成例を示す図である。 漏電検出用電圧の入力波形の一例を示す図である。 図７（ａ）、（ｂ）は、処理部のＩＩＲフィルタの具体例を説明するための図である。 実施例２に係る電圧検出部及び処理部の構成例を示す図である。 実施例２に係る漏電検出回路の処理の流れを示すフローチャートである。 図１０（ａ）−（ｃ）は、漏電抵抗値の変化が漏電検出用電圧の入力波形の収束時間に与える影響を説明するための図である。 フィルタ係数が正しく算出できている場合の漏電検出用電圧の入力波形の一例を示す図である。 図１２（ａ）、（ｂ）は、漏電検出処理中の総電圧と漏電検出用電圧の波形推移の一例を示す図である。

図１は、本発明の実施の形態に係る電源システム１を説明するための図である。電源システム１は、車両の駆動用電池として車両に搭載されて使用される。電源システム１は、直列接続された複数のセル２１−２ｎを含む。セルには、リチウムイオン電池セル、ニッケル水素電池セル、鉛電池セル、電気二重層キャパシタセル、リチウムイオンキャパシタセル等を用いることができる。以下、本明細書ではリチウムイオン電池セル（公称電圧：３．６−３．７Ｖ）を使用する例を想定する。

電源システム１の正極端子７１と負極端子７２は、走行用モータを駆動するためのインバータに接続される。力行時、電源システム１はインバータを介して走行用モータに放電し、回生時、電源システム１は走行用モータにより発電された電力をインバータを介して充電する。また車両がＰＨＶ／ＥＶの場合、電源システム１の正極端子７１と負極端子７２は充電ケーブルを介して、車両の外部に設置された充電器と接続することができ、外部の充電器から充電することができる。

電源システム１の正極端子７１に接続された高圧ラインと車両のシャーシアース２間は第１コンデンサ３を介して接続され、電源システム１の負極端子７２に接続された低圧ラインと車両のシャーシアース２間は第２コンデンサ４を介して接続される。電源システム１と第１コンデンサ３間に遮断スイッチ６１が接続され、電源システム１と第２コンデンサ４間に遮断スイッチ６２が接続され、電源システム１とシャーシアース２間を電気的に切り離すことができる。

電源システム１は、複数のセル２１−２ｎの各セルの電圧を検出するための電圧検出部５０を備える。電圧検出部５０は、直列接続された複数のセル２１−２ｎの各ノードと複数の電圧検出線で接続され、隣接する電圧検出線間の電圧を検出して各セル２１−２ｎの電圧を検出する。電圧検出部５０は、検出した複数のセル２１−２ｎの各電圧を加算して複数のセル２１−２ｎの総電圧Ｖｔを算出する。電圧検出部５０は算出した複数のセル２１−２ｎの総電圧Ｖｔを処理部１１に出力する。電圧検出部５０は例えば、アナログフロントエンドＩＣまたはＡＳＩＣ（Application Specific Integrated Circuit）で構成することができる。電圧検出部５０は処理部１１に対して高圧であるため、電圧検出部５０と処理部１１間は絶縁された状態で、通信線で接続される。

複数のセル２１−２ｎと電圧検出部５０間を接続する複数の電圧検出線にそれぞれ抵抗３１−３ｎが挿入され、隣接する２本の電圧検出線間にそれぞれコンデンサ４１−４ｍが接続される。複数の抵抗３１−３ｎ及びコンデンサ４１−４ｍはローパスフィルタ（ＲＣフィルタ）を構成する。当該ローパスフィルタはエイリアシングを抑制する作用を有する。

電源システム１は漏電検出回路１０を備える。漏電検出回路１０は処理部１１、差動アンプ１２、Ａ／Ｄ変換器１３、第１電流制限抵抗１４、第１スイッチ１８、第１漏電検出用抵抗１５、第２漏電検出用抵抗１６、第２スイッチ１９及び第２電流制限抵抗１７を備える。

電源システム１の高圧ラインと低圧ライン間に、第１電流制限抵抗１４、第１スイッチ１８、第１漏電検出用抵抗１５、第２漏電検出用抵抗１６、第２スイッチ１９及び第２電流制限抵抗１７が直列に接続される。第１漏電検出用抵抗１５と第２漏電検出用抵抗１６間の接続点がシャーシアース２に接続される。

第１漏電検出用抵抗１５及び第２漏電検出用抵抗１６の両端に、差動アンプ１２の２入力端子がそれぞれ接続される。差動アンプ１２は第１漏電検出用抵抗１５及び第２漏電検出用抵抗１６の両端電圧を増幅してＡ／Ｄ変換器１３に出力する。Ａ／Ｄ変換器１３は、差動アンプ１２から入力されるアナログ電圧をデジタル値に変換して処理部１１に出力する。なお、Ａ／Ｄ変換器１３は処理部１１に内蔵されていてもよい。

第１電流制限抵抗１４及び第２電流制限抵抗１７には、例えば１００ｋΩ以上の抵抗値を持つ高抵抗素子が用いられる。第１漏電検出用抵抗１５及び第２漏電検出用抵抗１６には、例えば１０ｋΩ未満の、第１電流制限抵抗１４及び第２電流制限抵抗１７より相対的に抵抗値が小さい抵抗素子が使用される。漏電検出用の電流は、微弱な電流に設定される。

第１スイッチ１８は、第１電流制限抵抗１４と第１漏電検出用抵抗１５の間に挿入される。第２スイッチ１９は，第２漏電検出用抵抗１６と第２電流制限抵抗１７の間に挿入される。第１スイッチ１８及び第２スイッチ１９は、リレー（例えば、フォトＭＯＳリレー）や半導体スイッチ（例えば、ＭＯＳＦＥＴ、ＩＧＢＴ）で構成することができる。第１スイッチ１８及び第２スイッチ１９は、原則的に相補的にオン／オフする。

処理部１１は、電圧検出部５０から入力される複数のセル２１−２ｎの総電圧Ｖｔと、Ａ／Ｄ変換器１３を介して差動アンプ１２から入力される漏電検出用電圧Ｖｇをもとに、複数のセル２１−２ｎとシャーシアース２間の漏電抵抗値を推定する。処理部１１は例えば、マイクロコンピュータ及び不揮発メモリ（例えば、ＥＥＰＲＯＭ、フラッシュメモリ）により構成することができる。

図２は、漏電検出回路１０の基本動作を説明するための図である。処理部１１は第２スイッチ１９をターンオフする。この状態（ｔ１）では、第１電流制限抵抗１４→第１漏電検出用抵抗１５→第２漏電抵抗６という経路で複数のセル２１−２ｎの正極からシャーシアース２を介し複数のセル２１−２ｎの負極を介してシャーシアース２に漏電検出用の電流が流れる。流れる電流は、第２漏電抵抗６の抵抗値に応じて変動する。処理部１１は第２スイッチ１９をターンオフしてから所定時間後（図２に示す例では５．０秒後）のタイミングで、電圧検出部５０から入力される総電圧Ｖｔ（ｔ１）と、差動アンプ１２から入力される漏電検出用電圧Ｖｇ（ｔ１）を取得する（サンプリングする）。

その後、処理部１１は第１スイッチ１８をターンオフ及び第２スイッチ１９をターンオンする。この状態（ｔ２）では、第１漏電抵抗５→第２漏電検出用抵抗１６→第２電流制限抵抗１７という経路で複数のセル２１−２ｎの正極からシャーシアース２を介し複数のセル２１−２ｎの負極に漏電検出用の電流が流れる。流れる電流は、第１漏電抵抗５の抵抗値に応じて変動する。処理部１１は第１スイッチ１８をターンオフ及び第２スイッチ１９をターンオンしてから所定時間後（図２に示す例では５．０秒後）のタイミングで、電圧検出部５０から入力される総電圧Ｖｔ（ｔ２）と、差動アンプ１２から入力される漏電検出用電圧Ｖｇ（ｔ２）を取得する。

処理部１１は、下記（式１）をもとに第１漏電抵抗５と第２漏電抵抗６の合成抵抗値Ｒ_Ｌを算出することができる。
Ｒ_Ｌ＝Ｒａ／（ｘ＋ｙ）−（Ｒａ＋Ｒｂ） ・・・（式１）
ここで、
Ｒａは第１漏電検出用抵抗１５／第２漏電検出用抵抗１６の抵抗値
Ｒｂは第１電流制限抵抗１４／第２電流制限抵抗１７の抵抗値
ｘ＝Ｖｇ（ｔ１）／Ｖｔ（ｔ１）
ｙ＝Ｖｇ（ｔ２）／Ｖｔ（ｔ２）

処理部１１は、下記（式２）、（式３）をもとに第１漏電抵抗５の抵抗値Ｒ１と第２漏電抵抗６の抵抗値Ｒ２を算出する。
Ｒ１＝（１＋ｘ／ｙ）・Ｒ_Ｌ＝Ｒａ／ｙ−（１＋ｘ／ｙ）・（Ｒａ＋Ｒｂ） ・・・（式２）
Ｒ２＝（１＋ｙ／ｘ）・Ｒ_Ｌ＝Ｒａ／ｘ−（１＋ｙ／ｘ）・（Ｒａ＋Ｒｂ） ・・・（式３）

処理部１１は、算出した第１漏電抵抗５の抵抗値Ｒ１または第２漏電抵抗６の抵抗値Ｒ２が漏電検出用の閾値を下回ると、複数のセル２１−２ｎからシャーシアース２に漏電していると判定する。

漏電検出用電圧Ｖｇの測定中に複数のセル２１−２ｎの総電圧Ｖｔが変化すると、規定時間内に波形が安定せず、正しい漏電抵抗値Ｒ１、Ｒ２を測定することが困難になる。即ち、漏電検出用電圧Ｖｇの測定中に総電圧Ｖｔが変動すると、漏電抵抗値Ｒ１、Ｒ２の検出精度が低下する。

図３（ａ）、（ｂ）は、漏電検出処理中の総電圧Ｖｔと漏電検出用電圧Ｖｇの波形推移の一例を示す図である。図３（ａ）は、漏電検出処理中に総電圧Ｖｔが変動しない例を示しており、図３（ｂ）は、漏電検出処理中に総電圧Ｖｔが変動する例を示している。図３（ａ）に示す例では、処理部１１が総電圧Ｖｔと漏電検出用電圧Ｖｇを取得する時点で、漏電検出用電圧Ｖｇの波形が収束済みで安定している。従って高精度な漏電抵抗値Ｒ１、Ｒ２を検出することができる。一方、図３（ｂ）に示す例では、処理部１１が総電圧Ｖｔと漏電検出用電圧Ｖｇを取得する時点で、総電圧Ｖｔの波形は収束しているが漏電検出用電圧Ｖｇの波形は収束していない。漏電検出用電圧Ｖｇの波形は、第１コンデンサ３及び第２コンデンサ４の影響により収束が遅れる。従って漏電抵抗値Ｒ１、Ｒ２の検出精度が低くなる。

図３（ｂ）に示すように総電圧Ｖｔの時定数τｔと漏電検出用電圧Ｖｇの時定数τｇが一致しないと、総電圧Ｖｔと漏電検出用電圧Ｖｇの比の関係が崩れる。両者の比の関係が崩れると、上記（式１）−（式３）の変数ｘ、ｙの精度が低下し、漏電抵抗値Ｒ１、Ｒ２の検出精度が低下する。総電圧Ｖｔの時定数τｔと漏電検出用電圧Ｖｇの時定数τｇが一致していれば、総電圧Ｖｔと漏電検出用電圧Ｖｇの比の関係は保たれる。

図４は、総電圧Ｖｔと漏電検出用電圧Ｖｇの比の関係の一例を示す図である。総電圧Ｖｔの時定数τｔと漏電検出用電圧Ｖｇの時定数τｇが一致していれば、どの時点においても両者の波形収束度が一致することになる。上記（式１）の変数ｘは下記（式４）に示すように常に同じ値になる。変数ｙについても同様である。
ｘ＝Ｖｇ（ｔａ）／Ｖｔ（ｔａ）＝Ｖｇ（ｔｂ）／Ｖｔ（ｔｂ）＝Ｖｇ（ｔｃ）／Ｖｔ（ｔｃ）＝Ｖｇ（ｔｄ）／Ｖｔ（ｔｄ） ・・・（式４）

そこで本実施の形態では、総電圧Ｖｔの時定数τｔと漏電検出用電圧Ｖｇの時定数τｇを一致させるための仕組みを導入する。具体的には総電圧Ｖｔの時定数τｔが、漏電検出用電圧Ｖｇの時定数τｇに一致するように、総電圧Ｖｔにフィルタをかける。漏電検出用電圧Ｖｇの時定数τｇは、漏電検出処理中の漏電検出用電圧Ｖｇの収束波形から予測する方法と、過去に算出した漏電抵抗値から推定する方法が考えられる。前者の方法を実施例１で説明し、後者の方法を実施例２で説明する。

図５は、実施例１に係る電圧検出部５０及び処理部１１の構成例を示す図である。電圧検出部５０は、マルチプレクサ５０ａ、Ａ／Ｄ変換器５０ｂ、セル電圧加算部５０ｃ及びＩＩＲフィルタ５０ｄを含む。処理部１１は、ＩＩＲフィルタ１１ａ、漏電抵抗推定部１１ｂ及び時定数予測部１１ｃを含む。

電圧検出部５０においてマルチプレクサ５０ａは、隣接する２本の電圧検出線間の電圧を順番にＡ／Ｄ変換器５０ｂに出力する。Ａ／Ｄ変換器５０ｂは、マルチプレクサ５０ａから入力されるアナログ電圧をデジタル値に変換してセル電圧加算部５０ｃに出力する。セル電圧加算部５０ｃは全セル２１〜２ｎの電圧を加算して総電圧を算出する。ＩＩＲ（Infinite Impulse Response）フィルタ５０ｄは、セル電圧加算部５０ｃから入力される総電圧にフィルタ演算を実行し、フィルタ演算後の総電圧Ｖｔを処理部１１に送信する。

電圧検出部５０の前段のＲＣフィルタ（図１参照）の抵抗とコンデンサの定数、及びＩＩＲフィルタ５０ｄのフィルタ係数、カットオフ周波数は固定である。また設計者に既知の値である。従って、電圧検出部５０から処理部１１に入力される総電圧Ｖｔの時定数τｔは既知の固定値となる。

漏電検出用電圧Ｖｇの時定数τｇは、第１漏電検出用抵抗１５／第２漏電検出用抵抗１６の抵抗値Ｒａ、第１電流制限抵抗１４／第２電流制限抵抗１７の抵抗値Ｒｂ、第１漏電抵抗５の抵抗値Ｒ１、第２漏電抵抗６の抵抗値Ｒ２、第１コンデンサ３の容量値Ｃ１及び第２コンデンサ４の容量値Ｃ２に依存する。即ち、漏電検出用電圧Ｖｇの時定数τｇは下記（式５）により算出できる。
τｇ＝（（Ｒａ＋Ｒｂ）//Ｒ１//Ｒ２）・（Ｃ１＋Ｃ２） ・・・（式５）

この内、第１漏電検出用抵抗１５／第２漏電検出用抵抗１６の抵抗値Ｒａ、第１電流制限抵抗１４／第２電流制限抵抗１７の抵抗値Ｒｂ、第１コンデンサ３の容量値Ｃ１及び第２コンデンサ４の容量値Ｃ２が既知の固定値であり、第１漏電抵抗５の抵抗値Ｒ１及び第２漏電抵抗６の抵抗値Ｒ２が未知の変動値である。

実施例１では漏電検出用電圧Ｖｇの時定数τｇを、漏電検出用電圧Ｖｇの入力波形の３点を測定することにより予測する。即ち、漏電検出用電圧Ｖｇの変化量からフィードフォワード方式で、時定数τｇを予測する。

図６は、漏電検出用電圧Ｖｇの入力波形の一例を示す図である。処理部１１の時定数予測部１１ｃは、下記（式６）をもとに漏電検出用電圧Ｖｇの時定数τｇ［ｓ］を算出する。なお時刻ｔ１−ｔ２間、時刻ｔ２−ｔ３間は等間隔である。
τｇ＝ｌｏｇ_{０．３６８}（（Ｖｔ３−Ｖｔ２）／（Ｖｔ２−Ｖｔ１））・（ｔ２−ｔ１） ・・・（式６）
０．３６８は、１／ｅ（ｅは自然対数）を示す。

時定数予測部１１ｃは、他の３点の計測電圧をもとに他の時定数τｇを算出し、複数の時定数τｇの平均値を算出してもよい。時定数予測部１１ｃは、予測した漏電検出用電圧Ｖｇの時定数τｇをＩＩＲフィルタ１１ａに供給する。

ＩＩＲフィルタ１１ａは、時定数予測部１１ｃから供給される時定数τｇをもとにカットオフ周波数Ｆｃを算出し、算出したカットオフ周波数Ｆｃをもとにフィルタ係数ｋを決定する。ＩＩＲフィルタ１１ａは、決定したフィルタ係数ｋをもとに電圧検出部５０から入力される総電圧Ｖｔにフィルタ演算を実行して、フィルタ演算後の総電圧Ｖｔ’を算出する。以下、具体例を挙げて説明する。

図７（ａ）、（ｂ）は、処理部１１のＩＩＲフィルタ１１ａの具体例を説明するための図である。図７（ａ）は、カットオフ周波数Ｆｃからフィルタ係数ｋを導出するための関数の一例を示し、図７（ｂ）は、第１漏電抵抗５と第２漏電抵抗６の合成抵抗値Ｒ_Ｌ（＝Ｒ１//Ｒ２）、漏電検出用電圧Ｖｇの時定数τｇ、カットオフ周波数Ｆｃ、及び収束時間の関係の一例を示す。なお収束時間は、漏電検出用電圧Ｖｇの入力波形が９９．９％に収束するまでの時間を示している。なお本具体例では、電圧検出部５０から処理部１１に入力される総電圧Ｖｔの時定数τｔは約３０ｍｓ（５．３Ｈｚ）とする。

第１漏電抵抗５と第２漏電抵抗６の合成抵抗値Ｒ_Ｌ（＝Ｒ１//Ｒ２）は、時定数τｇが決まると上記（式５）をもとに算出することができる。またカットオフ周波数Ｆｃは、時定数τが決まると下記（式７）をもとに算出することができる。
Ｆｃ＝１／２πτ ・・・（式７）

フィルタ係数ｋは、既知の総電圧Ｖｔのカットオフ周波数５．３Ｈｚを、上記（式６）で算出される漏電検出用電圧Ｖｇのカットオフ周波数Ｆｃに変換する際に使用するＩＩＲフィルタ１１ａのフィルタ係数である。フィルタ係数ｋは、合成抵抗値Ｒ１‖Ｒ２、すなわち漏電検出用電圧Ｖｇのカットオフ周波数Ｆｃが決まると一意的に決まる値であり、合成抵抗値Ｒ１‖Ｒ２毎に予め算出することができる。算出したフィルタ係数ｋを図７（ｂ）に示す。また、カットオフ周波数Ｆｃとフィルタ係数ｋの複数の組から近似関数が導出される。例えば、本具体例では下記（式８）に示す近似関数が導出される。
ｋ＝Ｒｏｕｎｄ（４．２７５８＊ｌｎ（Ｆｃ）＋７．４６３２） ・・・（式８）

本具体例で使用するＩＩＲフィルタ１１ａは、下記（式９）に定義される。
Ｙ（ｎ）＝ｋ／１６＊Ｘ（ｎ）＋（１−ｋ／１６）＊Ｙ（ｎ−１） ・・・（式９）

ＩＩＲフィルタ１１ａは、フィルタ演算後の総電圧Ｖｔ’を漏電抵抗推定部１１ｂに出力する。漏電抵抗推定部１１ｂは、時刻ｔ１の総電圧Ｖｔ’（ｔ１）及び漏電検出用電圧Ｖｇ（ｔ１）と、時刻ｔ２の総電圧Ｖｔ’（ｔ２）及び漏電検出用電圧Ｖｇ（ｔ２）を上記（式１）−（式３）に代入して、第１漏電抵抗５の抵抗値Ｒ１及び第２漏電抵抗６の抵抗値Ｒ２を算出する。漏電抵抗推定部１１ｂは、算出した第１漏電抵抗５の抵抗値Ｒ１または第２漏電抵抗６の抵抗値Ｒ２が漏電検出用の閾値を下回ると、漏電発生を上位のＥＣＵ（Electronic Control Unit)に通知する。

図８は、実施例２に係る電圧検出部５０及び処理部１１の構成例を示す図である。電圧検出部５０の構成は、図５に示した実施例１に係る電圧検出部５０の構成と同じである。処理部１１は、ＩＩＲフィルタ１１ａ、漏電抵抗推定部１１ｂ及び信頼性判定部１１ｄを含む。実施例２では時定数予測部１１ｃは設けられない。

実施例２では、過去に算出した第１漏電抵抗５と第２漏電抵抗６の合成抵抗値Ｒ_Ｌ（＝Ｒ１//Ｒ２）をもとに漏電検出用電圧Ｖｇの時定数τｇを算出する。即ち、フィードバック方式で時定数τｇを決定する。

図９は、実施例２に係る漏電検出回路１０の処理の流れを示すフローチャートである。漏電抵抗推定部１１ｂは、ＩＩＲフィルタ１１ａにフィルタ係数ｋを設定する（Ｓ１０）。フィルタ係数ｋの初期値は例えば、１である。漏電抵抗推定部１１ｂは、図示しないスイッチ駆動部に制御信号を供給して、第１スイッチ１８をオン及び第２スイッチ１９をオフに制御する（Ｓ１１）。

処理部１１は、電圧検出部５０から総電圧Ｖｔ（ｔ１）を取得してＩＩＲフィルタ１１ａに供給し、差動アンプ１２から漏電検出用電圧Ｖｇ（ｔ１）を取得して漏電抵抗推定部１１ｂに供給する（Ｓ１２）。ＩＩＲフィルタ１１ａは、総電圧Ｖｔ（ｔ１）にフィルタ演算を実行し、漏電検出用電圧Ｖｇと時定数τが実質的に一致した総電圧Ｖｔ’（ｔ１）を算出する（Ｓ１３）。ＩＩＲフィルタ１１ａは、フィルタ演算後の総電圧Ｖｔ’（ｔ１）を漏電抵抗推定部１１ｂに供給する。

漏電抵抗推定部１１ｂは、図示しないスイッチ駆動部に制御信号を供給して、第１スイッチ１８をオフ及び第２スイッチ１９をオンに制御する（Ｓ１４）。処理部１１は、電圧検出部５０から総電圧Ｖｔ（ｔ２）を取得してＩＩＲフィルタ１１ａに供給し、差動アンプ１２から漏電検出用電圧Ｖｇ（ｔ２）を取得して漏電抵抗推定部１１ｂに供給する（Ｓ１５）。ＩＩＲフィルタ１１ａは、総電圧Ｖｔ（ｔ２）にフィルタ演算を実行し、漏電検出用電圧Ｖｇと時定数τが実質的に一致した総電圧Ｖｔ’（ｔ２）を算出する（Ｓ１６）。ＩＩＲフィルタ１１ａは、フィルタ演算後の総電圧Ｖｔ’（ｔ２）を漏電抵抗推定部１１ｂに供給する。

漏電抵抗推定部１１ｂは、時刻ｔ１の総電圧Ｖｔ’（ｔ１）及び漏電検出用電圧Ｖｇ（ｔ１）と、時刻ｔ２の総電圧Ｖｔ’（ｔ２）及び漏電検出用電圧Ｖｇ（ｔ２）を上記（式１）−（式３）に代入して、漏電抵抗値Ｒ１、Ｒ２を算出する（Ｓ１７）。漏電抵抗推定部１１ｂは、漏電抵抗値Ｒ１、Ｒ２を上記（式５）に代入して漏電検出用電圧Ｖｇの時定数τｇを算出する（Ｓ１８）。漏電抵抗推定部１１ｂは、時定数τｇを上記（式７）に代入してカットオフ周波数Ｆｃを算出し、算出したカットオフ周波数Ｆｃを上記（式８）に代入してＩＩＲフィルタ１１ａのフィルタ係数ｋを算出する（Ｓ１９）。漏電検出処理が継続している間（Ｓ２０のＮ）はステップＳ１０に遷移し、漏電抵抗推定部１１ｂは、算出したフィルタ係数ｋを新たなフィルタ係数ｋとして、ＩＩＲフィルタ１１ａに設定する（Ｓ１０）。

実施例２に係るフィードバック方式では、漏電抵抗値Ｒ１、Ｒ２が急変した場合、その急変にＩＩＲフィルタ１１ａが追従しきれない場合が発生する。そこで実施例２では信頼性判定部１１ｄを追加している。

図１０（ａ）−（ｃ）は、漏電抵抗値Ｒ１、Ｒ２の変化が漏電検出用電圧Ｖｇの入力波形の収束時間に与える影響を説明するための図である。この例は、図７（ｂ）に示した関係を前提としている。図１０（ａ）は第１漏電抵抗５と第２漏電抵抗６の合成抵抗値Ｒ_Ｌ（＝Ｒ１//Ｒ２）が１０００ｋΩの場合の漏電検出用電圧Ｖｇの入力波形を示している。図１０（ｂ）は合成抵抗値Ｒ_Ｌ（＝Ｒ１//Ｒ２）が５００ｋΩの場合の漏電検出用電圧Ｖｇの入力波形を示している。図１０（ｃ）は合成抵抗値Ｒ_Ｌ（＝Ｒ１//Ｒ２）が１００ｋΩの場合の漏電検出用電圧Ｖｇの入力波形を示している。

図１０（ａ）に示す１０００ｋΩの場合のフィルタ係数ｋは４であり、収束時間は２．７ｓである。図１０（ｂ）に示す５００ｋΩの場合のフィルタ係数ｋは５であり、収束時間は１．７ｓである。図１０（ｃ）に示す１００ｋΩの場合のフィルタ係数ｋは１１であり、収束時間は０．４ｓである。このように第１漏電抵抗５と第２漏電抵抗６の合成抵抗値Ｒ_Ｌ（＝Ｒ１//Ｒ２）が小さくなるほど、収束時間が短くなる。

図１１は、フィルタ係数ｋが正しく算出できている場合の漏電検出用電圧Ｖｇの入力波形の一例を示す図である。フィルタ係数ｋが正しく算出できている場合、時定数τｇから算出できる波形収束点（ｎ−７）以降において、総電圧Ｖｔ’と漏電検出用電圧Ｖｇの比が一定となる。即ち、上記（式１）の変数ｘは下記（式１０）に示すように常に同じ値になる。変数ｙについても同様である。
ｘ＝Ｖｇ（ｎ−７）／Ｖｔ’（ｎ−７）＝Ｖｇ（ｎ−６）／Ｖｔ’（ｎ−６）＝ ・・・ ＝Ｖｇ（ｎ）／Ｖｔ’（ｎ） ・・・（式１０）

信頼性判定部１１ｄは、収束期間中の総電圧Ｖｔ’と漏電検出用電圧Ｖｇの比が実質的に一定でない場合、誤ったフィルタ係数ｋがＩＩＲフィルタ１１ａに設定されたと判定し、そのフィルタ係数ｋが設定されたＩＩＲフィルタ１１ａにより算出された総電圧Ｖｔ’に基づく漏電抵抗値Ｒ１、Ｒ２を無効と判定する。収束期間中の総電圧Ｖｔ’と漏電検出用電圧Ｖｇの比が実質的に一定であるか否かは、例えば、前値との差分が所定値以下であるか否かにより判定することができる。また移動平均値からの乖離が所定値以下であるか否かにより判定してもよい。

信頼性判定部１１ｄは、総電圧Ｖｔを監視して総電圧Ｖｔが実質的に一定であれば、上記フィルタ係数ｋの信頼性判定を実行せずに、漏電抵抗推定部１１ｂにより算出された漏電抵抗値Ｒ１、Ｒ２を有効と判定する。即ち、総電圧Ｖｔが実質的に一定であれば、総電圧Ｖｔ’と漏電検出用電圧Ｖｇの比が一定であるか否かに関わらず、漏電抵抗推定部１１ｂにより算出された漏電抵抗値Ｒ１、Ｒ２を有効と判定する。総電圧Ｖｔが一定な期間は、漏電抵抗が大きく変動していないと推定できるため、過去に算出した漏電抵抗値Ｒ１、Ｒ２の信頼性が高いと推定できる。上記フィルタ係数ｋの信頼性判定を停止すれば、処理部１１の演算量を削減することができ、処理部１１の負荷を軽減することができる。

以上説明したように本実施の形態によれば、処理部１１にＩＩＲフィルタ１１ａを追加することにより、漏電検出用電圧Ｖｇの時定数τｇと総電圧Ｖｔの時定数τｔを実質的に一致させることができる。これにより総電圧Ｖｔが急変しても、漏電検出用電圧Ｖｇと総電圧Ｖｔの比が崩れにくくなるため、ノイズの影響を受けにくくなり、ロバスト性が向上する。よって漏電抵抗値を高精度に推定することができる。

図１２（ａ）、（ｂ）は、漏電検出処理中の総電圧Ｖｔと漏電検出用電圧Ｖｇの波形推移の一例を示す図である。図１２（ａ）は、本実施の形態に係る対策処理前の波形推移を示し、図１２（ｂ）は、本実施の形態に係る対策処理後の波形推移を示す。図１２（ａ）に示す例では、処理部１１が総電圧Ｖｔと漏電検出用電圧Ｖｇを取得する時点で、両波形の収束度が一致していない。一方、図１２（ｂ）に示す例では、処理部１１が総電圧Ｖｔと漏電検出用電圧Ｖｇを取得する時点で、両波形の収束度が実質的に一致している。従って図１２（ｂ）に示す例の方が漏電抵抗値Ｒ１、Ｒ２の検出精度が高くなる。

以上、本発明を実施の形態をもとに説明した。実施の形態は例示であり、それらの各構成要素や各処理プロセスの組み合わせにいろいろな変形例が可能なこと、またそうした変形例も本発明の範囲にあることは当業者に理解されるところである。

図８に示した実施例２に係る処理部１１内の信頼性判定部１１ｄは、図５に示した実施例１に係る処理部１１内にも設けられてもよい。フィードフォワード方式であっても、電圧の測定誤差が大きい場合、フィルタ係数ｋの信頼性が低下する。信頼性判定部１１ｄを設けることにより、漏電抵抗値Ｒ１、Ｒ２の信頼性をより向上させることができる。

ＩＩＲフィルタ１１ａの代わりにアナログフィルタを用いてもよい。その場合、漏電検出用電圧Ｖｇの時定数τｇに応じて、抵抗や容量の定数を調整する。

上述の実施の形態では、電源システム１の高圧ラインとシャーシアース２間の第１漏電抵抗５、及び電源システム１の低圧ラインとシャーシアース２間の第２漏電抵抗６を検出する例を説明した。この点、本実施の形態に係る漏電検出回路１０は、複数のセル２１−２ｎの任意のノードとシャーシアース２間の漏電も検出することができる。第１漏電検出用抵抗１５／第２漏電検出用抵抗１６を介してシャーシアース２に電流が流れる電流経路以外に、漏電電流経路が形成された場合、第１漏電検出用抵抗１５／第２漏電検出用抵抗１６に流れる電流量が変化する。従って、その変化が漏電検出用電圧Ｖｇに現れてくる。

上述の実施の形態では、複数のセル２１−２ｎの正極とシャーシアース２間に第１漏電検出用抵抗１５を挿入し、複数のセル２１−２ｎの負極とシャーシアース２間に第２漏電検出用抵抗１６を挿入する例を説明した。この点、複数のセル２１−２ｎの任意のノードとシャーシアース２間に漏電検出用抵抗を挿入してもよい。この場合も、当該漏電検出用抵抗の両端電圧を総電圧Ｖｔで正規化する場合、両者の時定数を一致させることにより、検出精度が向上する。

なお、実施の形態は、以下の項目によって特定されてもよい。

［項目１］
直列接続された複数のセル（２１−２ｎ）とシャーシアース（２）間に漏電検出用の抵抗（１５／１６）を介して漏電検出用の電流が流れると、前記漏電検出用の抵抗（１５／１６）の両端電圧を漏電検出用の電圧として検出する漏電検出用の電圧検出部（１２）と、
前記複数のセル（２１−２ｎ）の各セルの電圧を検出するためのセル電圧検出用の電圧検出部（５０）から前記複数のセル（２１−２ｎ）の総電圧を取得し、前記漏電検出用の電圧検出部（１２）から前記漏電検出用の電圧を取得し、取得した前記総電圧と前記漏電検出用の電圧をもとに、前記複数のセル（２１−２ｎ）と前記シャーシアース（２）間の漏電抵抗値を推定する処理部（１１）と、を備え、
前記複数のセル（２１−２ｎ）と前記シャーシアース（２）はコンデンサ（３／４）を介して接続されており、
前記セル電圧検出用の電圧検出部（５０）から前記処理部（１１）に入力される前記総電圧の時定数は固定であり、前記漏電検出用の電圧検出部（１２）から前記処理部（１１）に入力される前記漏電検出用の電圧の時定数は漏電抵抗（５／６）に応じて可変であり、
前記処理部（１１）は、前記漏電検出用の電圧の時定数に前記総電圧の時定数を対応させるために前記総電圧にフィルタ（１１ａ）を適用し、当該フィルタ（１１ａ）を適用した後の前記総電圧と、前記漏電検出用の電圧をもとに前記漏電抵抗値を推定することを特徴とする漏電検出回路（１０）。
これによれば、漏電抵抗値を高精度に推定することができる。
［項目２］
前記処理部（１１）は、前記漏電検出用の電圧検出部（１２）から入力される前記漏電検出用の電圧の入力波形の少なくとも３点の電圧を検出して、前記漏電検出用の電圧の時定数を推定し、推定した時定数をもとに前記フィルタ（１１ａ）を調整することを特徴とする項目１に記載の漏電検出回路（１０）。
これによれば、フィードフォワード方式で、フィルタ（１１ａ）を適応的に調整することができる。
［項目３］
前記処理部（１１）は、過去に推定した漏電抵抗値をもとに前記フィルタ（１１ａ）を調整することを特徴とする項目１に記載の漏電検出回路（１０）。
これによれば、フィードバック方式で、フィルタ（１１ａ）を適応的に調整することができる。
［項目４］
前記処理部（１１）は、前記漏電検出用の電圧の時定数をもとに推定される前記漏電検出用の電圧の波形収束点以降において、前記漏電検出用の電圧と前記総電圧との比が実質的に一定でない場合、前記漏電抵抗値を無効とすることを特徴とする項目２または３に記載の漏電検出回路（１０）。
これによれば、漏電抵抗値の推定精度をさらに高めることができる。
［項目５］
前記処理部（１１）は、前記総電圧が実質的に一定である場合、前記比が一定であるか否かに関わらず、前記漏電抵抗値を有効とすることを特徴とする項目４に記載の漏電検出回路（１０）。
これによれば、処理部（１１）の負荷を軽減することができる。
［項目６］
前記漏電検出用の電圧検出部（１２）は、前記複数のセル（２１−２ｎ）の正極と前記シャーシアース（２）間に第１の漏電検出用の抵抗（１５）を介して漏電検出用の電流が流れると、前記第１の漏電検出用の抵抗（１５）の両端電圧を漏電検出用の電圧として検出し、前記複数のセル（２１−２ｎ）の負極と前記シャーシアース（２）間に第２の漏電検出用の抵抗（１６）を介して漏電検出用の電流が流れると、前記第２の漏電検出用の抵抗（１６）の両端電圧を漏電検出用の電圧として検出し、
前記複数のセル（２１−２ｎ）の正極と前記シャーシアース（２）は第１のコンデンサ（３）を介して接続されており、前記複数のセル（２１−２ｎ）の負極と前記シャーシアース（２）は第２のコンデンサ（４）を介して接続されており、
前記処理部（１１）は、前記総電圧と前記漏電検出用の電圧をもとに、前記複数のセル（２１−２ｎ）の正極と前記シャーシアース（２）間の第１の漏電抵抗値、及び前記複数のセル（２１−２ｎ）の負極と前記シャーシアース（２）間の第２の漏電抵抗値を推定することを特徴とする項目１から５のいずれか１項に記載の漏電検出回路（１０）。
これによれば、複数のセル（２１−２ｎ）の正極とシャーシアース（２）間の第１の漏電抵抗値と、複数のセル（２１−２ｎ）の負極とシャーシアース（２）間の第２の漏電抵抗値を高精度に推定することができる。
［項目７］
直列接続された複数のセル（２１−２ｎ）と、
前記複数のセル（２１−２ｎ）とシャーシアース（２）間の漏電を検出する項目１から６のいずれか１項に記載の漏電検出回路（１０）と、
を備えることを特徴とする車両用電源システム（１）。
これによれば、漏電抵抗値を高精度に推定することができる車両用電源システム（１）を構築することができる。

１ 電源システム、 ２ シャーシアース、 ３ 第１コンデンサ、 ４ 第２コンデンサ、 ５ 第１漏電抵抗、 ６ 第２漏電抵抗、 ２１−２ｎ セル、 ３１−３ｎ 抵抗、 ４１−４ｍ コンデンサ、 ５０ 電圧検出部、 ５０ａ マルチプレクサ、 ５０ｂ Ａ／Ｄ変換器、 ５０ｃ セル電圧加算部、 ５０ｄ ＩＩＲフィルタ、 １０ 漏電検出回路、 １１ 処理部、 １１ａ ＩＩＲフィルタ、 １１ｂ 漏電抵抗推定部、 １１ｃ 時定数予測部、 １１ｄ 信頼性判定部、 １２ 差動アンプ、 １３ Ａ／Ｄ変換器、 １４ 第１電流制限抵抗、 １５ 第１漏電検出用抵抗、 １６ 第２漏電検出用抵抗、 １７ 第２電流制限抵抗、 １８ 第１スイッチ、 １９ 第２スイッチ、 ６１，６２ 遮断スイッチ、 ７１ 正極端子、 ７２ 負極端子。

Claims (7)

1. 直列接続された複数のセルとシャーシアース間に漏電検出用の抵抗を介して漏電検出用の電流が流れると、前記漏電検出用の抵抗の両端電圧を漏電検出用の電圧として検出する漏電検出用の電圧検出部と、
   前記複数のセルの各セルの電圧を検出するためのセル電圧検出用の電圧検出部から前記複数のセルの総電圧を取得し、前記漏電検出用の電圧検出部から前記漏電検出用の電圧を取得し、取得した前記総電圧と前記漏電検出用の電圧をもとに、前記複数のセルと前記シャーシアース間の漏電抵抗値を推定する処理部と、を備え、
   前記複数のセルと前記シャーシアースはコンデンサを介して接続されており、
   前記セル電圧検出用の電圧検出部から前記処理部に入力される前記総電圧の時定数は固定であり、前記漏電検出用の電圧検出部から前記処理部に入力される前記漏電検出用の電圧の時定数は漏電抵抗に応じて可変であり、
   前記処理部は、前記漏電検出用の電圧の時定数に前記総電圧の時定数を対応させるために前記総電圧にフィルタを適用し、当該フィルタを適用した後の前記総電圧と、前記漏電検出用の電圧をもとに前記漏電抵抗値を推定することを特徴とする漏電検出回路。
2. 前記処理部は、前記漏電検出用の電圧検出部から入力される前記漏電検出用の電圧の入力波形の少なくとも３点の電圧を検出して、前記漏電検出用の電圧の時定数を推定し、推定した時定数をもとに前記フィルタを調整することを特徴とする請求項１に記載の漏電検出回路。
3. 前記処理部は、過去に推定した漏電抵抗値をもとに前記フィルタを調整することを特徴とする請求項１に記載の漏電検出回路。
4. 前記処理部は、前記漏電検出用の電圧の時定数をもとに推定される前記漏電検出用の電圧の波形収束点以降において、前記漏電検出用の電圧と前記総電圧との比が実質的に一定でない場合、前記漏電抵抗値を無効とすることを特徴とする請求項２または３に記載の漏電検出回路。
5. 前記処理部は、前記総電圧が実質的に一定である場合、前記比が一定であるか否かに関わらず、前記漏電抵抗値を有効とすることを特徴とする請求項４に記載の漏電検出回路。
6. 前記漏電検出用の電圧検出部は、前記複数のセルの正極と前記シャーシアース間に第１の漏電検出用の抵抗を介して漏電検出用の電流が流れると、前記第１の漏電検出用の抵抗の両端電圧を漏電検出用の電圧として検出し、前記複数のセルの負極と前記シャーシアース間に第２の漏電検出用の抵抗を介して漏電検出用の電流が流れると、前記第２の漏電検出用の抵抗の両端電圧を漏電検出用の電圧として検出し、
   前記複数のセルの正極と前記シャーシアースは第１のコンデンサを介して接続されており、前記複数のセルの負極と前記シャーシアースは第２のコンデンサを介して接続されており、
   前記処理部は、前記総電圧と前記漏電検出用の電圧をもとに、前記複数のセルの正極と前記シャーシアース間の第１の漏電抵抗値、及び前記複数のセルの負極と前記シャーシアース間の第２の漏電抵抗値を推定することを特徴とする請求項１から５のいずれか１項に記載の漏電検出回路。
7. 直列接続された複数のセルと、
   前記複数のセルとシャーシアース間の漏電を検出する請求項１から６のいずれか１項に記載の漏電検出回路と、
   を備えることを特徴とする車両用電源システム。

Images