JP2021072637A - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
JP2021072637A
JP2021072637A JP2021002712A JP2021002712A JP2021072637A JP 2021072637 A JP2021072637 A JP 2021072637A JP 2021002712 A JP2021002712 A JP 2021002712A JP 2021002712 A JP2021002712 A JP 2021002712A JP 2021072637 A JP2021072637 A JP 2021072637A
Authority
JP
Japan
Prior art keywords
transistor
signal
photoelectric conversion
conversion unit
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2021002712A
Other languages
English (en)
Other versions
JP7142273B2 (ja
Inventor
旭成 金原
Akinari Kanehara
旭成 金原
雅史 村上
Masafumi Murakami
雅史 村上
山田　隆善
Takayoshi Yamada
隆善 山田
西村　佳壽子
Kazuko Nishimura
佳壽子 西村
康夫 三宅
Yasuo Miyake
康夫 三宅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of JP2021072637A publication Critical patent/JP2021072637A/ja
Priority to JP2022136618A priority Critical patent/JP7329745B2/ja
Application granted granted Critical
Publication of JP7142273B2 publication Critical patent/JP7142273B2/ja
Priority to JP2023120729A priority patent/JP2023129583A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/70—Circuitry for compensating brightness variation in the scene
    • H04N23/73—Circuitry for compensating brightness variation in the scene by influencing the exposure time
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/58—Control of the dynamic range involving two or more exposures
    • H04N25/581—Control of the dynamic range involving two or more exposures acquired simultaneously
    • H04N25/585—Control of the dynamic range involving two or more exposures acquired simultaneously with pixels having different sensitivities within the sensor, e.g. fast or slow pixels or pixels having different sizes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/702—SSIS architectures characterised by non-identical, non-equidistant or non-planar pixel layout
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/74—Circuitry for scanning or addressing the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/779—Circuitry for scanning or addressing the pixel array

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

【課題】より簡易な構成でありながら広ダイナミックレンジの撮影が可能な撮像装置を提供する。【解決手段】本開示の撮像装置は、第１光電変換部と、第１光電変換部で発生した電気信号を検出する第１信号検出回路と、を含む第１撮像セルを備え、第１信号検出回路は、ソースおよびドレインの一方が第１光電変換部に電気的に接続される第１トランジスタと、一端が第１トランジスタのソースおよびドレインの他方と電気的に接続され、他端に基準電位が印加される第１容量素子と、ゲートが第１光電変換部に電気的に接続される第２トランジスタと、を含み、第１撮像セルは、第１トランジスタがオフの状態における信号である第１画像信号と、第１トランジスタがオンの状態における信号である第２画像信号とを、１フレーム期間内において順次に出力する。【選択図】図２

Description

本開示は、撮像装置に関する。
近年、ＣＣＤ（Charge Coupled Device）イメージセンサおよびＣＭＯＳ（Complementary MOS）イメージセンサなどの撮像装置において、広ダイナミックレンジを実現するための提案がなされている。例えば、下記の特許文献１は、互いにサイズの異なる高感度セルおよび低感度セルを用いた固体撮像装置を開示している。下記の特許文献２は、露光期間が互いに異なるように２回の電子シャッタ動作を行うことによって、感度の異なる２つの信号を各画素から得る方法を開示している。特許文献２に記載の技術では、画素ごとに２つの信号のいずれか一方を選択することによって、ダイナミックレンジの拡大された画像が形成される。
特開２０００−１２５２０９号公報 特開２０１１−０４０９２６号公報
しかしながら、特許文献１に記載の技術では、撮像領域に２種類の撮像セルを形成することが必要である。他方、特許文献２に記載の技術によれば、各撮像セルの構造を共通とできるものの、高感度の信号を取得するための露光期間と、低感度の信号を取得するための露光期間とを分離して設ける必要がある。そのため、高感度および低感度の２つの信号の間において、露光開始のタイミングおよび露光期間の長さを一致させることができず、したがって、画質に劣化が生じるおそれがある。さらに、２つの信号に対応して２回のリセット動作が必要である。
本開示の限定的ではないある例示的な実施形態によれば、以下が提供される。
第１光電変換部と、前記第１光電変換部で発生した電気信号を検出する第１信号検出回路と、を含む第１撮像セルを備え、前記第１信号検出回路は、ソースおよびドレインの一方が前記第１光電変換部に電気的に接続される第１トランジスタと、一端が前記第１トランジスタの前記ソースおよび前記ドレインの他方と電気的に接続され、他端に基準電位が印加される第１容量素子と、ゲートが前記第１光電変換部に電気的に接続される第２トランジスタと、を含み、前記第１撮像セルは、前記第１トランジスタがオフの状態における信号である第１画像信号と、前記第１トランジスタがオンの状態における信号である第２画像信号とを、１フレーム期間内において順次に出力する、撮像装置。
包括的または具体的な態様は、素子、デバイス、モジュール、システム、集積回路、方法またはコンピュータプログラムで実現されてもよい。また、包括的または具体的な態様は、素子、デバイス、モジュール、システム、集積回路、方法およびコンピュータプログラムの任意の組み合わせによって実現されてもよい。
開示された実施形態の追加的な効果および利点は、明細書および図面から明らかになる。効果および／または利点は、明細書および図面に開示の様々な実施形態または特徴によ
って個々に提供され、これらの１つ以上を得るために全てを必要とはしない。
本開示の実施形態によれば、より簡易な構成でありながら広ダイナミックレンジの撮影が可能な撮像装置が提供される。
図１は、本開示の第１の実施形態による撮像装置の例示的な構成を示すブロック図である。 図２は、撮像セル１０ａの例示的な回路構成を示す模式的な回路図である。 図３は、第１の実施形態における信号読み出し動作の典型例を説明するためのタイミングチャートである。 図４は、第１の実施形態による撮像装置の変形例における回路構成を示す図である。 図５は、本開示の第２の実施形態による撮像装置の例示的な構成を示すブロック図である。 図６は、図５に示す撮像セル１０ｃの例示的な回路構成を示す模式的な回路図である。 図７は、感度切り替えレジスタ９０の回路構成の典型例を示す図である。 図８は、露光による電荷蓄積ノードＦＤの電圧の変化に応じた撮像セル１０ｃにおける感度の切り替えを説明するための図である。 図９は、露光による電荷蓄積ノードＦＤの電圧の変化に応じた撮像セル１０ｃにおける感度の切り替えを説明するための図である。 図１０は、第２の実施形態における信号読み出し動作の典型例を説明するためのタイミングチャートである。 図１１は、第０行第０列の撮像セル１０ｃが有する感度切り替えトランジスタ３６のゲートに印加される電圧ＢＳ00の変化および第０行第１列の撮像セル１０ｃが有する感度切り替えトランジスタ３６のゲートに印加される電圧ＢＳ01の変化の一例を示すタイミングチャートである。 図１２は、第２の実施形態による撮像装置の変形例を示す模式的な回路図である。 図１３は、撮像セルの変形例を示す模式的な回路図である。 図１４は、撮像セルの他の変形例を示す模式的な回路図である。 図１５は、撮像セルのさらに他の変形例を示す模式的な回路図である。 図１６は、本開示の実施形態による撮像装置を有するカメラシステムの構成例を示すブロック図である。
本開示の一態様の概要は以下のとおりである。
［項目１］
第１光電変換部と、第１光電変換部で発生した電気信号を検出する第１信号検出回路と、を含む第１撮像セルを備え、
第１信号検出回路は、ソースおよびドレインの一方が第１光電変換部に電気的に接続される第１トランジスタと、一端が第１トランジスタのソースおよびドレインの他方と電気的に接続され、他端に基準電位が印加される第１容量素子と、ゲートが第１光電変換部に電気的に接続される第２トランジスタと、を含み、
第１撮像セルは、第１トランジスタがオフの状態における信号である第１画像信号と、第１トランジスタがオンの状態における信号である第２画像信号とを、１フレーム期間内において順次に出力する、撮像装置。
項目１の構成によれば、１フレーム期間における各撮像セルへの露光が１回でありながら、各撮像セルから、第１画像信号と第２画像信号とを個別に取得することができる。各撮像セルにおける第１画像信号の取得のための露光期間と第２画像信号の取得のための露光期間とが共通であるので、画質の劣化の発生が抑制された広ダイナミックレンジ画像の形成を行い得る。
［項目２］
それぞれが、第１光電変換部と、第１光電変換部で発生した電気信号を検出する第１信号検出回路と、を含む複数の第１撮像セルを備え、
第１信号検出回路は、ソースおよびドレインの一方が第１光電変換部に電気的に接続される第１トランジスタと、一端が第１トランジスタのソースおよびドレインの他方と電気的に接続され、他端に基準電位が印加される第１容量素子と、ゲートが第１光電変換部に接続される第２トランジスタと、を含み、
１フレーム期間内において、複数の第１撮像セルのうちの一部は、第１トランジスタがオフの状態における信号である第１画像信号を出力し、一部以外の１以上の第１撮像セルは、一部からの第１画像信号の出力時に、第１トランジスタがオンの状態における信号である第２画像信号を出力する、撮像装置。
項目２の構成によれば、１フレーム期間において、各撮像セルから第１画像信号および第２画像信号のいずれかを選択的に読み出すので、より高速な動作が可能である。また、第１画像信号を取得するための露光期間と、第２画像信号を取得するための露光期間との間でその長さを一致させ得る。
［項目３］
第２光電変換部と、第２光電変換部で発生した電気信号を検出する第２信号検出回路と、を含む第２撮像セルをさらに備え、
第２信号検出回路は、一端が第２光電変換部に電気的に接続され、他端に基準電位が印加される第３容量素子と、ゲートが第２光電変換部に電気的に接続される第３トランジスタと、を含む、項目１に記載の撮像装置。
［項目４］
第１信号検出回路は、一端が第１光電変換部に電気的に接続され、他端が第１トランジスタのソースおよびドレインの他方に電気的に接続される第２容量素子を含み、
第２容量素子の容量値は、第１容量素子の容量値よりも小さい、項目１から３のいずれかに記載の撮像装置。
項目４の構成によれば、より効果的なノイズキャンセルを行い得る。
［項目５］
第１光電変換部で発生した電気信号を負帰還させる帰還経路を形成する第１フィードバック回路をさらに備える、項目１から４のいずれかに記載の撮像装置。
項目５の構成によれば、ｋＴＣノイズを低減することが可能である。
［項目６］
第１トランジスタのソースおよびドレインの一方は、第１光電変換部との接続を有し、
第１フィードバック回路は、第１光電変換部で発生した電気信号を第１トランジスタのソースおよびドレインの他方に負帰還させる、項目５に記載の撮像装置。
項目６の構成によれば、項目４の構成と同様に、ｋＴＣノイズ低減の効果が得られる。
［項目７］
第２光電変換部と、第２光電変換部で発生した電気信号を検出する第２信号検出回路とを含む第２撮像セルと、
第２光電変換部で発生した電気信号を負帰還させる帰還経路を形成する第２フィードバック回路と、
をさらに備え、
第２信号検出回路は、一端が第２光電変換部に電気的に接続され、他端に基準電位が印加される第３容量素子と、ゲートが第２光電変換部に接続される第３トランジスタと、を含む、項目５または６に記載の撮像装置。
項目７の構成によれば、より広いダイナミックレンジに対応可能な撮像装置を提供し得る。
［項目８］
第２信号検出回路は、第２光電変換部と、第３容量素子の一端との間に接続されたトランジスタを含まない、項目７に記載の撮像装置。
［項目９］
第１光電変換部と、第１光電変換部で発生した電気信号を検出する第１信号検出回路と、を含む第１撮像セルを備え、
第１信号検出回路は、ソースおよびドレインの一方が第１光電変換部に電気的に接続される第１トランジスタと、一端が第１トランジスタのソースおよびドレインの他方と電気的に接続され、他端に基準電位が印加させる第１容量素子と、ゲートが第１光電変換部に接続される第２トランジスタと、を含み、
１フレーム期間内において、第１撮像セルは、第１トランジスタがオフの状態における信号である第１画像信号および第１トランジスタがオフの状態における信号である第２画像信号のいずれか一方を、第１光電変換部で発生した電気信号の大きさに基づいて選択的に出力する、撮像装置。
［項目１０］
第１信号検出回路に電気的に接続される感度切り替え回路をさらに備え、
第１信号検出回路は、ゲートが感度切り替え回路に接続され、第１トランジスタに対し直列に接続される第３トランジスタをさらに備え、
感度切り替え回路は、第１トランジスタがオフの状態において検出された信号の大きさに基づいて第３トランジスタをオンまたはオフする、項目９に記載の撮像装置。
［項目１１］
感度切り替え回路は、第１トランジスタがオフの状態において検出された信号の大きさと、基準信号の大きさとを比較する比較器を含む、項目１０に記載の撮像装置。
以下、図面を参照しながら、本開示の実施形態を詳細に説明する。なお、以下で説明する実施形態は、いずれも包括的または具体的な例を示す。以下の実施形態で示される数値、形状、材料、構成要素、構成要素の配置および接続形態、ステップ、ステップの順序などは、一例であり、本開示を限定する主旨ではない。本明細書において説明される種々の態様は、矛盾が生じない限り互いに組み合わせることが可能である。また、以下の実施形態における構成要素のうち、最上位概念を示す独立請求項に記載されていない構成要素については、任意の構成要素として説明される。以下の説明において、実質的に同じ機能を有する構成要素は共通の参照符号で示し、説明を省略することがある。
（第１の実施形態）
図１は、本開示の第１の実施形態による撮像装置の例示的な構成を示す。図１に示す撮像装置１００Ａは、複数の撮像セル１０ａを含む画素アレイＰＡと、周辺回路とを有する。撮像セル１０ａは、例えば半導体基板に２次元に配列されることにより、撮像領域を形成する。この例では、撮像セル１０ａが、ｍ行ｎ列のマトリクス状に配置されている。
図示する例において、各撮像セル１０ａの中心は、正方格子の格子点上に位置している。もちろん、撮像セル１０ａの配置は、図示する例に限定されず、例えば、各中心が、三角格子、六角格子などの格子点上に位置するように複数の撮像セル１０ａを配置してもよい。複数の撮像セル１０ａは、１次元に配列されてもよい。つまり、撮像セル１０ａの配置は、ｍ行１列または１行ｎ列であり得る。この場合、撮像装置１００Ａをラインセンサとして利用することができる。
図１に例示する構成において、周辺回路は、行走査回路８０、列回路８２、信号処理回路８４、出力回路８６および制御回路８８を含んでいる。周辺回路は、画素アレイＰＡが形成される半導体基板上に配置されていてもよいし、その一部が他の基板上に配置されていてもよい。
行走査回路８０は、リセット制御線Ｒiおよびフィードバック制御線Ｆiとの接続を有する。リセット制御線Ｒiおよびフィードバック制御線Ｆiは、画素アレイＰＡの各行に対応して設けられている。すなわち、複数の撮像セル１０ａのうち、第ｉ行に属する、１以上の撮像セル１０ａは、リセット制御線Ｒiおよびフィードバック制御線Ｆiに接続されている。ここでは、ｉ＝０〜ｍ−１であり、ｍは１以上の整数である。
行走査回路８０は、図１において不図示のアドレス制御線との接続を有する。アドレス制御線もリセット制御線Ｒiおよびフィードバック制御線Ｆiと同様に、画素アレイＰＡの各行に対応して設けられ、第ｉ行に属する、１以上の撮像セル１０ａに接続される。行走査回路８０は、アドレス制御線に所定の電圧を印加することにより、撮像セル１０ａを行単位で選択し、信号電圧の読み出し、および、後述するリセット動作を行う。行走査回路８０は、垂直走査回路とも呼ばれる。
列回路８２は、画素アレイＰＡの各列に対応して設けられた出力信号線Ｓjとの接続を
有する。ここでは、ｊ＝０〜ｎ−１であり、ｎは１以上の整数である。複数の撮像セル１０ａのうち、第ｊ列に属する、１以上の撮像セル１０ａは、出力信号線Ｓjに接続されて
おり、行走査回路８０によって行単位で選択された撮像セル１０ａからの出力信号は、出力信号線Ｓjを介して列回路８２に読み出される。列回路８２は、撮像セル１０ａから読
み出された出力信号に対し、相関二重サンプリングに代表される雑音抑圧信号処理、アナログ−デジタル変換（ＡＤ変換）などを行う。
信号処理回路８４は、撮像セル１０ａから取得された画像信号に各種の処理を施す。本明細書において、「画像信号」は、出力信号線Ｓjを介して読み出される信号のうち、画
像の形成に用いられる出力信号を指す。後に詳しく説明するように、第１の実施形態では、高感度の状態とされた撮像セル１０ａからの画像信号（以下、「高感度信号」と呼ぶことがある。）の読み出しと、低感度の状態とされた撮像セル１０ａからの画像信号（以下、「低感度信号」と呼ぶことがある。）の読み出しとが実行される。信号処理回路８４は、これらの高感度信号および低感度信号に基づき、広ダイナミックレンジ画像を形成する。信号処理回路８４の出力は、出力回路８６を介して撮像装置１００Ａの外部に読み出される。
制御回路８８は、撮像装置１００Ａの例えば外部から与えられる指令データ、クロックなどを受け取り、撮像装置１００Ａ全体を制御する。制御回路８８は、典型的にはタイミングジェネレータを有し、行走査回路８０、列回路８２などに駆動信号を供給する。
図２は、撮像セル１０ａの例示的な回路構成を示す。図２は、画素アレイＰＡの第ｉ行に属する、第ｊ列の撮像セル１０ａを取り出して示している。図２に示すように、撮像セル１０ａは、光電変換部１１と、光電変換部１１で発生した電気信号を検出する信号検出回路ＳＣとを有する。
信号検出回路ＳＣは、第１容量素子２１、リセットトランジスタ２４および信号検出トランジスタ２６を有する。この例では、信号検出回路ＳＣは、アドレストランジスタ２８を含んでいる。典型的には、リセットトランジスタ２４、信号検出トランジスタ２６およびアドレストランジスタ２８は、半導体基板に形成された電界効果トランジスタ（ＦＥＴ）である。以下では、特に断りの無い限り、トランジスタとしてＮチャンネルＭＯＳを用いる例を説明する。なお、半導体基板は、その全体が半導体である基板に限定されず、撮像領域が形成される側の表面に半導体層が設けられた絶縁基板などであってもよい。
光電変換部１１は、光の入射を受けて、照度に応じた信号を生成する。ここでは、光電変換部１１として、画素電極１１ｘおよび対向電極１１ｚの間に光電変換層１１ｙが挟まれた構造を例示する。この場合、典型的には、上述のリセットトランジスタ２４などが形成される半導体基板上に層間絶縁層が設けられ、この層間絶縁層上に、光電変換部１１が配置される。つまり、撮像装置１００Ａは、半導体基板の上部に光電変換層を有するいわゆる積層型の撮像装置であり得る。以下では、撮像装置１００Ａが積層型の撮像装置である例を説明する。もちろん、光電変換部１１は、半導体基板に形成されたフォトダイオードなどであってもよい。その場合には、光電変換部１１と、後述する電荷蓄積ノードＦＤとの間に転送トランジスタを設けてもよい。光電変換部１１で発生した電荷が転送トランジスタを介して電荷蓄積ノードＦＤに転送された後は、以下の各実施形態で説明する動作を適用できる。
光電変換部１１において、画素電極１１ｘは、上述のリセットトランジスタ２４などを覆う層間絶縁層上に配置される。画素電極１１ｘは、撮像セル１０ａごとに設けられる。典型的には、各撮像セル１０ａの画素電極１１ｘは、隣接する他の撮像セル１０ａの画素電極１１ｘとの間で空間的に分離されることにより、他の撮像セル１０ａの画素電極１１ｘから電気的に分離される。画素電極１１ｘは、アルミニウム、銅などの金属、金属窒化物、または、不純物がドープされることにより導電性が付与されたポリシリコンなどから形成される。
光電変換層１１ｙは、有機材料またはアモルファスシリコンなどの無機材料から形成され、光電変換により、正および負の電荷（正孔−電子対）を生成する。典型的には、光電変換層１１ｙは、複数の撮像セル１０ａにわたって形成される。光電変換層１１ｙは、有機材料から構成される層と無機材料から構成される層とを含んでいてもよい。
光電変換層１１ｙを介して画素電極１１ｘに対向する対向電極１１ｚは、ＩＴＯなどの透明な導電性材料から形成される電極であり、光電変換層１１ｙの２つの主面のうち、光が入射する側に配置される。典型的には、対向電極１１ｚは、光電変換層１１ｙと同様に複数の撮像セル１０ａにわたって形成される。
撮像装置１００Ａの動作時、対向電極１１ｚには所定の電圧Ｖｐが印加される。複数の撮像セル１０ａにわたって対向電極１１ｚを形成することにより、複数の撮像セル１０ａに一括して電圧Ｖｐを印加することができる。電圧Ｖｐとして、いくつかの撮像セル１０
ａからなる画素ブロックごとに、異なる電圧を供給しても構わない。画素ブロックごとに異なる電圧を供給することにより、画素ブロックごとに感度を異ならせることができる。電圧Ｖｐは、行走査回路８０（図１参照）から供給されてもよいし、その他の電源回路から供給されてもよい。
対向電極１１ｚへの電圧Ｖｐの印加により、光電変換層１１ｙに生成された正孔および電子のうちの一方を画素電極１１ｘによって収集することができる。信号電荷として正孔を利用する場合であれば、画素電極１１ｘよりも対向電極１１ｚの電位を高くすればよい。信号電荷として正孔を利用する場合、例えば、電圧Ｖｐとして１０Ｖ程度の電圧が対向電極１１ｚに印加される。以下では、信号電荷として正孔を例示する。信号電荷として電子を利用してもよい。
光電変換部１１および信号検出回路ＳＣは、層間絶縁層内に設けられた配線層によって電気的に接続される。図２に示すように、ここでは、画素電極１１ｘと、信号検出トランジスタ２６のゲートとが接続されている。画素電極１１ｘによって収集された信号電荷は、画素電極１１ｘおよび信号検出トランジスタ２６のゲートの間のノードである電荷蓄積ノード（「フローティングディフュージョンノード」とも呼ばれる）ＦＤに蓄積される。したがって、信号検出トランジスタ２６のゲートには、電荷蓄積ノードＦＤに蓄積された信号電荷の量に応じた電圧が印加される。
信号検出トランジスタ２６のソースは、アドレストランジスタ２８を介して、出力信号線Ｓjに接続されている。出力信号線Ｓjは、上述の列回路８２（図１参照）などから構成される定電流源ＣＣjとの接続を有する。信号検出トランジスタ２６のドレインは、電源
配線（ソースフォロア電源）との接続を有する。信号検出トランジスタ２６と、出力信号線Ｓjに接続された定電流源ＣＣjとによって、ソースフォロア回路が形成される。撮像装置１００Ａの動作時、信号検出トランジスタ２６は、ドレインに電源電圧ＶＤＤ（例えば３．３Ｖ程度）の供給を受けることにより、ゲートに印加された電圧を増幅する。換言すれば、信号検出トランジスタ２６は、光電変換部１１によって生成された信号を増幅する。
信号検出トランジスタ２６によって増幅された電圧は、アドレストランジスタ２８を介して信号電圧として選択的に読み出される。図示するように、アドレストランジスタ２８のゲートは、画素アレイＰＡの行ごとに設けられるアドレス制御線Ａiに接続される。ア
ドレス制御線Ａiは、典型的には、行走査回路８０（図１参照）に接続されており、行走
査回路８０は、アドレス制御線Ａiに印加する電圧ＡＤの制御により、アドレストランジ
スタ２８のオンおよびオフを制御することができる。
上述したように、信号検出回路ＳＣは、第１容量素子２１およびリセットトランジスタ２４を有する。リセットトランジスタ２４のソースおよびドレインのうちの一方（典型的にはドレイン）は、電荷蓄積ノードＦＤに接続されており、ソースおよびドレインのうちの他方は、第１容量素子２１の一方の電極に接続されている。以下では、説明の便宜のため、リセットトランジスタ２４と第１容量素子２１との間のノードを「リセットドレインノードＲＤ」と呼ぶことがある。
第１容量素子２１の他方の電極には、撮像装置１００Ａの動作時、基準電位ＶＲ（例えば０Ｖ）が印加される。基準電位ＶＲは、行走査回路８０（図１参照）によって印加されてもよいし、その他の電源回路によって印加されてもよい。
第１容量素子２１は、比較的大きな容量値Ｃ１を有する。第１容量素子２１は、ＭＩＳ（metal-insulator-semiconductor）構造を有していてもよいし、ＭＩＭ（metal-insulat
or-metal）構造を有していてもよい。ＭＩＭ構造を採用することにより、より大きな容量値を得やすい。なお、本明細書において、「容量素子（capacitor）」は、電極の間に絶
縁膜などの誘電体が挟まれた構造を意味する。本明細書における「電極」は、金属から形成された電極に限定されず、ポリシリコン層などを広く含むように解釈される。本明細書における「電極」は、半導体基板の一部分であり得る。
図２に例示する構成において、信号検出回路ＳＣは、リセットトランジスタ２４に並列に接続された第２容量素子２２をさらに含んでいる。なお、露光の回数を１回としながら低感度信号および高感度信号を個別に取得するという観点からは、第２容量素子２２は、必須ではない。ただし、リセットトランジスタ２４に並列に第２容量素子２２を接続することにより、後述するノイズキャンセルの効果を向上させ得るので、ノイズ低減の観点からは、信号検出回路ＳＣが第２容量素子２２を有する方が有利である。
第２容量素子２２の容量値Ｃ２は、第１容量素子２１の容量値Ｃ１よりも小さい。容量値Ｃ２は、典型的には、容量値Ｃ１と比較して十分に小さい。第１容量素子２１の容量値Ｃ１に対する、第２容量素子２２の容量値Ｃ２の比（Ｃ２／Ｃ１）は、例えば、１／１０程度であり得る。第２容量素子２２の構造は、ＭＩＳ構造およびＭＩＭ構造のいずれであってもよい。第１容量素子２１の構造と第２容量素子２２の構造とが一致している必要もない。
リセットトランジスタ２４のゲートは、行走査回路８０に接続されたリセット制御線Ｒiに接続されている。したがって、行走査回路８０は、リセット制御線Ｒiに印加する電圧ＲＳＴの制御により、リセット制御線Ｒiとの接続を有する撮像セル１０ａのリセットト
ランジスタ２４におけるオンおよびオフを切り替えることができる。リセットトランジスタ２４をオフとすることにより、撮像セル１０ａ内において、第１容量素子２１および第２容量素子２２が直列に接続された容量回路を電荷蓄積ノードＦＤと基準電位ＶＲとの間に形成することができる。後述するように、第１の実施形態では、１フレーム期間において、リセットトランジスタ２４がオフの状態での信号の読み出し、および、リセットトランジスタ２４がオンの状態での信号の読み出しを実行する。これにより、高感度信号および低感度信号を順次に取得することが可能である。なお、本明細書において、「順次に」とは、同時でないことを意味する。
この例では、撮像装置１００Ａは、フィードバック回路ＦＣを有している。フィードバック回路ＦＣは、出力信号線Ｓjに対応して画素アレイＰＡの例ごとに設けられた反転増
幅器３２jを含む。反転増幅器３２jは、上述した周辺回路の一部であり得る。
図示するように、反転増幅器３２jの反転入力端子は、第ｊ列に属する１以上の撮像セ
ル１０ａとの接続を有する出力信号線Ｓjに接続される。一方、非反転入力端子は、撮像
装置１００Ａの動作時、所定の電圧（例えば１Ｖまたは１Ｖ近傍の正電圧）Ｖｒｅｆの供給を受ける。この電圧Ｖｒｅｆは、リセットにおける基準電圧として利用される。反転増幅器３２jの出力端子は、フィードバック線Ｌjに接続される。
図示する例において、撮像セル１０ａは、ソースおよびドレインの一方がリセットドレインノードＲＤに接続されたフィードバックトランジスタ３４を有する。フィードバック線Ｌjは、フィードバックトランジスタ３４のソースおよびドレインの他方に接続される
。図示するように、フィードバックトランジスタ３４のゲートは、行走査回路８０に接続されたフィードバック制御線Ｆiとの接続を有する。したがって、行走査回路８０は、フ
ィードバック制御線Ｆiに印加する電圧ＦＢの制御により、フィードバックトランジスタ
３４におけるオンおよびオフを切り替えることができる。フィードバック制御線Ｆiに印
加される電圧ＦＢは、ハイレベルおよびローレベルの電圧に限定されず、傾斜電圧（ramp
voltage）を含み得る。「傾斜電圧」は、時間の経過に伴って概ね増加または概ね減少す
る波形を有する電圧を広く含む。「傾斜電圧」は、直線状に増加または減少する電圧に限定されず、階段状の波形を有する電圧、振動を伴いながら増加または減少するような波形を有する電圧などであってもよい。
フィードバックトランジスタ３４およびアドレストランジスタ２８をオンとすることにより、光電変換部１１で発生した電気信号を負帰還させる帰還経路を形成することができる。すなわち、フィードバック回路ＦＣは、光電変換部１１で発生した電気信号を、リセットトランジスタ２４のソースおよびドレインのうち、電荷蓄積ノードＦＤに接続されていない側に負帰還させる回路であるといえる。フィードバックトランジスタ３４および反転増幅器３２jは、フィードバック回路ＦＣにおける帰還経路の一部を構成する。反転増
幅器３２jをフィードバックアンプと呼んでもよい。
帰還経路の形成により、後述するノイズキャンセルを実行することが可能である。この例では、信号検出回路ＳＣの出力を負帰還させるフィードバック回路ＦＣは、フィードバックトランジスタ３４、第１容量素子２１および第２容量素子２２を有する帯域制御回路４０をその一部に含む。ノイズキャンセルにおいて、第１容量素子２１およびフィードバックトランジスタ３４は、ＲＣフィルタ回路として機能する。なお、帰還経路の形成は、出力信号線Ｓjとの接続を有する１以上の撮像セル１０ａのうちの１つに対して順次に実
行される。換言すれば、ノイズキャンセルの実行は、行単位である。
（第１の実施形態における信号読み出し動作）
図３は、第１の実施形態における信号読み出し動作の典型例を説明するためのタイミングチャートである。図３中、ＲＳＴｐｓは、画素アレイＰＡの各行におけるリセットの開始のタイミングを指定する電圧パルスを示す。ＡＤi、ＲＳＴiおよびＦＢiは、それぞれ
、第ｉ行のアドレス制御線Ａi、リセット制御線Ｒiおよびフィードバック制御線Ｆiに印
加される電圧の変化を示す。以下において説明する動作は、行単位で露光および信号の読み出しを行ういわゆるローリングシャッタを適用した例である。図３中、網掛けの矩形ＨＲ、ＬＲおよびＲＲは、それぞれ、高感度信号、低感度信号およびリセット信号の読み出しの期間を示している。両矢印ＮＲＣは、信号の取得後のリセットおよびノイズキャンセルのための期間を示す。リセットおよびノイズキャンセルの詳細は、後述する。
ここでは、第０行に注目する。露光および信号の読み出しに先立ち、まず、後述するリセット動作により、電荷蓄積ノードＦＤの電荷をリセットする。このとき、後述のノイズキャンセルを実行することによって、リセットにおいて発生したｋＴＣノイズを低減する。リセットおよびノイズキャンセルの後、露光を開始する。第０行の露光期間において、ＡＤ0、ＲＳＴ0およびＦＢ0は、いずれもローレベルである。すなわち、第０行に属する
撮像セル１０ａのアドレストランジスタ２８、リセットトランジスタ２４およびフィードバックトランジスタ３４は、いずれもオフの状態である。なお、図が複雑となることを避けるため、図３には、露光前のリセットおよびノイズキャンセル、および、その後の露光期間は示されていない。
露光により、電荷蓄積ノードＦＤを含む、信号電荷の蓄積領域（以下、「電荷蓄積領域」と呼ぶことがある）に、照度に応じた信号電荷（ここでは正孔）が蓄積される。露光期間の終了後、行走査回路８０は、ＡＤ0をハイレベルに変更することにより、アドレスト
ランジスタ２８をオンする。アドレストランジスタ２８がオンすることにより、信号検出トランジスタ２６を介して、蓄積された電荷量に応じた信号が出力信号線Ｓjに読み出さ
れる。
この例では、まず、リセットトランジスタ２４がオフの状態での信号の読み出しが実行
される。リセットトランジスタ２４がオフのとき、光電変換部１１と基準電位との間に、第１容量素子２１および第２容量素子２２が直列に接続された容量回路が形成される。電荷蓄積ノードＦＤの寄生容量の容量値をＣｆｄとすれば、リセットトランジスタ２４がオフの状態における、電荷蓄積領域全体の容量値は、（Ｃｆｄ＋（Ｃ１Ｃ２）／（Ｃ１＋Ｃ２））と表される。上述したように、第２容量素子２２の容量値Ｃ２は、典型的には、第１容量素子２１の容量値Ｃ１と比較して十分に小さい。したがって、リセットトランジスタ２４がオフの状態における、信号電荷の蓄積領域全体の容量値は、おおよそ（Ｃｆｄ＋Ｃ２）である。
第１の実施形態においては、リセットトランジスタ２４がオフの状態で信号検出トランジスタ２６を介して取得される画像信号が、上述の高感度信号に相当する。なお、画像信号の読み出し期間は、列回路８２（図１参照）によるＡＤ変換のための期間を含み得る。高感度信号に対応する画像データ（第１の画像データ）は、バッファメモリに一旦保存される。バッファメモリは、例えば、上述の列回路８２内または信号処理回路８４内に配置される。
第１の実施形態では、リセットトランジスタ２４がオフの状態での画像信号の読み出し後、リセットトランジスタ２４がオンの状態での画像信号の読み出しをさらに実行する。リセットトランジスタ２４がオフの状態での画像信号の読み出し後、行走査回路８０は、ＲＳＴ0をハイレベルに変更し、リセットトランジスタ２４をオンとする。リセットトラ
ンジスタ２４がオンとされることにより、第１容量素子２１がリセットトランジスタ２４を介して光電変換部１１に接続される。第１容量素子２１がリセットトランジスタ２４を介して光電変換部１１に接続されることにより、電荷蓄積領域全体の容量値が（Ｃｆｄ＋Ｃ２）から（Ｃｆｄ＋Ｃ１）に増大する。
リセットトランジスタ２４をオンとした後、画像信号が読み出される。このとき、信号検出トランジスタ２６を介して取得される画像信号が、上述の低感度信号に相当する。図２を参照すればわかるように、上述の高感度信号の読み出しは、電荷蓄積ノードＦＤからの信号電荷自体の取り出しを伴わない非破壊の読み出しである。なお、信号電荷は、高感度信号の読み出しの間においても蓄積されるが、画像信号の読み出しに必要な時間は、露光期間の全体に対して十分に短い。そのため、高感度信号と低感度信号との間で、露光期間の長さは、同じであるといってよい。したがって、高感度信号の読み出し時と、低感度信号の読み出し時との間で、電荷蓄積領域全体に蓄積されている電荷量にほとんど変化はない。
ここでは、低感度信号の読み出し時における電荷蓄積領域全体の容量値が、高感度信号の読み出し時と比較して増大している。そのため、信号検出トランジスタ２６のゲート電圧が低下し、同じ電荷蓄積量でありながら、出力される信号レベルが低下する。つまり、撮像セル１０ａの感度を低下させた状態での撮影と同様の状態が実現する。例えば、（Ｃｆｄ＋Ｃ２）：（Ｃｆｄ＋Ｃ１）＝１：１０とすれば、リセットトランジスタ２４がオフの状態（高感度の状態に相当）とリセットトランジスタ２４がオンの状態（低感度の状態に相当）との間で、１０：１の感度比を実現し得る。
リセットトランジスタ２４がオンの状態での低感度信号の読み出し後、再度リセットおよびノイズキャンセルを実行する。この例では、ＲＳＴ0およびＦＢ0をハイレベルに変更することによってリセットトランジスタ２４およびフィードバックトランジスタ３４をオンとし、その後、リセットトランジスタ２４をオフとすることによって、リセットが実行されている。第１の実施形態では、リセットトランジスタ２４は、撮像セル１０ａから高感度信号および低感度信号のいずれを出力するかを切り替える機能と、電荷蓄積ノードＦＤのリセットを開始する機能とを有するといえる。
また、この例では、リセットトランジスタ２４のオフに続けて、電圧ＦＢ0をハイレベ
ルからローレベルまで低下させることによって、ノイズキャンセルが実行されている。リセットおよびノイズキャンセルの実行後、出力信号線Ｓjの電圧を読み出すことにより、
リセット信号を取得する。リセット信号の読み出し期間は、ＡＤ変換のための期間を含み得る。リセット信号は、列回路８２（図１参照）による相関二重サンプリングに利用される。相関二重サンプリングは、信号処理回路８４によって実行されてもよい。
図３に示すように、上述の一連の動作が行単位で実行される。最終行におけるリセット信号の読み出しの終了により、１フレーム期間が終了する。本明細書において、「１フレーム期間」は、最初の行（ここでは第０行）における高感度信号または低感度信号の読み出しから、最終行（ここでは第（ｍ−１）行）におけるリセット信号の読み出しの終了までの期間として定義される。
なお、図３に示す例では、低感度信号の読み出し後、リセットトランジスタ２４を一旦オフとしてから再度オンとしている。すなわち、ここでは、１フレーム期間において、撮像セル１０ａの各々におけるリセットトランジスタ２４のオンが２回（オフが２回といってもよい。）であるような制御が実行されている。このように、撮像セル１０ａの各々におけるリセットトランジスタ２４を、１フレーム期間において少なくとも２回オンまたはオフさせるような制御が実行されてもよい。あるいは、低感度信号の読み出し後、リセットトランジスタ２４をオフとせずにフィードバックトランジスタ３４をオンすることによってリセットを開始してもよい。リセットトランジスタ２４およびフィードバックトランジスタ３４におけるオンおよびオフは、例えば上述の制御回路８８（図１参照）の制御に基づいて実行される。
高感度信号に対応する画像データ（第１の画像データ）と、低感度信号に対応する画像データ（第２の画像データ）とを合成することにより、白飛びおよび黒潰れの抑制された画像（広ダイナミックレンジ画像）を形成することが可能である。このような画像の形成は、「ハイダイナミックレンジ合成」と呼ばれる。ハイダイナミックレンジ合成の具体的な方法としては、公知の方法を適用可能である。第１の画像データおよび第２の画像データの合成は、例えば信号処理回路８４によって実行される。なお、第１の画像データと、第２の画像データとの合成は、行単位で実行されてもよいし、フレーム単位で実行されてもよい。行単位での合成を実行すれば、高感度信号の読み出しと低感度信号の読み出しとの間の時間差を、１Ｈ期間（１行の走査に要する時間）分の長さに抑制できる。
このように、第１の実施形態では、各撮像セル１０ａの各々は、１フレーム期間において高感度信号および低感度信号を順次に出力する。上述の説明から明らかなように、第１の実施形態によれば、１フレーム期間における各撮像セル１０ａへの露光が１回でありながら、各撮像セル１０ａから、高感度信号と低感度信号とを個別に取得することができる。換言すれば、高感度信号の取得および低感度信号の取得のそれぞれのために合計２回の露光期間を設定する必要がない。したがって、広ダイナミックレンジ画像における画質の劣化の発生が抑制される。また、動作の高速化が可能である。高感度信号および低感度信号の取得のたびにリセット動作を行う必要もない。
さらに、同じ行に属する撮像セル１０ａの各々に着目すると、高感度信号の取得のための露光期間の開始のタイミングおよび低感度信号の取得のための露光期間の開始のタイミングは、一致しており、かつ、これらの露光期間の長さは、ほぼ同じである。したがって、第１の実施形態によれば、高感度信号に対応する画像データと低感度信号に対応する画像データとの間における同時性を確保し得る。
（リセットおよびノイズキャンセル）
ここで、図２および図３を参照しながら、リセットおよびノイズキャンセルにおける動作の詳細を説明する。上述したように、リセットトランジスタ２４およびフィードバックトランジスタ３４をオンとすることにより、リセットが開始される。図２からわかるように、リセットトランジスタ２４およびフィードバックトランジスタ３４をオンとすることにより、電荷蓄積ノードＦＤとフィードバック線Ｌjとがリセットトランジスタ２４およ
びフィードバックトランジスタ３４を介して接続され、光電変換部１１の信号をフィードバック（ここでは負帰還）させる帰還経路が形成される。フィードバックトランジスタ３４は、帰還経路を形成するか否かを切り替える機能を有する。帰還経路の形成は、出力信号線Ｓjに接続された撮像セル１０ａのうち、アドレス制御線Ａiの電圧ＡＤiがハイレベ
ルとされることにより選択された行の撮像セル１０ａに対して実行される。
電荷蓄積ノードＦＤとフィードバック線Ｌjとが電気的に接続されることにより、出力
信号線Ｓjの電圧が、反転増幅器３２jの非反転入力端子に印加された電圧Ｖｒｅｆに収束する。電圧Ｖｒｅｆとしては、電源電圧（例えば３．３Ｖ）および接地（０Ｖ）の範囲内の任意の大きさの電圧を用い得る。
次に、リセットトランジスタ２４をオフとする。リセットトランジスタ２４をオフとすることによりｋＴＣノイズが発生する。したがって、リセット後における電荷蓄積ノードＦＤの電圧に、ｋＴＣノイズが加わる。
図２を参照すればわかるように、フィードバックトランジスタ３４がオンである間は、電荷蓄積ノードＦＤ、信号検出トランジスタ２６、フィードバックトランジスタ３４および第２容量素子２２をその経路に含む帰還経路が形成された状態が継続している。帰還経路が形成されている時（フィードバックトランジスタ３４がオフではない時といってもよい）、フィードバックトランジスタ３４が出力する信号は、第２容量素子２２と電荷蓄積ノードＦＤの寄生容量とによって形成される減衰回路で減衰される。このときの減衰率Ｂは、Ｂ＝Ｃ２／（Ｃ２＋Ｃｆｄ）と表される。そのため、フィードバック回路ＦＣの利得をＡとすれば、リセットトランジスタ２４をオフとすることによって生じたｋＴＣノイズは、１／（１＋Ａ×Ｂ）倍に抑制される。
この例では、リセットトランジスタ２４をオフとする直前（ノイズキャンセル開始の直前）における出力信号線Ｓjの電圧は、反転増幅器３２jの非反転入力端子に印加された電圧Ｖｒｅｆにほぼ等しい。このように、ノイズキャンセル開始時における出力信号線Ｓj
の電圧をノイズキャンセル後の目標電圧Ｖｒｅｆに近づけておくことにより、比較的短い時間でｋＴＣノイズをキャンセルすることができる。
ここでは、リセットトランジスタ２４をオフとした直後におけるフィードバック制御線Ｆiの電圧レベルは、ハイレベルである。したがって、リセットトランジスタ２４をオフ
とした直後におけるフィードバックトランジスタ３４の動作帯域が比較的広帯域である。フィードバックトランジスタ３４の動作帯域が広いと、ノイズを高速に抑制することが可能である。
さらにここでは、リセットトランジスタ２４をオフとした後、フィードバック制御線Ｆiの電圧レベルをハイレベルからローレベルまで徐々に低下させている。フィードバック
トランジスタ３４のしきい値電圧を跨ぐように、フィードバック制御線Ｆiの電位をハイ
レベルからローレベルに向けて徐々に低下させると、フィードバックトランジスタ３４は、オン状態からオフ状態に徐々に変化する。このとき、フィードバック制御線Ｆiに印加
されている電圧ＦＢiの低下に伴って、フィードバックトランジスタ３４の抵抗が増加す
る。フィードバックトランジスタ３４の抵抗が増加すると、フィードバックトランジスタ
３４の動作帯域が狭くなり、帰還する信号の周波数領域が狭くなる。フィードバックトランジスタ３４の動作帯域を信号検出トランジスタ２６の動作帯域よりも十分に低い帯域とすることにより、ノイズ抑制効果を向上させることができる。
フィードバック制御線Ｆiに印加されている電圧ＦＢiがローレベルに達すると、フィードバックトランジスタ３４がオフとなる。つまり、帰還経路の形成が解消される。フィードバックトランジスタ３４の動作帯域が、信号検出トランジスタ２６の動作帯域よりも十分に低い帯域であると、フィードバックトランジスタ３４で発生する熱ノイズは、フィードバック回路ＦＣにより、１／（１＋Ａ×Ｂ）1/2倍に抑制される。フィードバックトラ
ンジスタ３４の動作帯域が信号検出トランジスタ２６の動作帯域よりも低い状態でフィードバックトランジスタ３４をオフとすることにより、電荷蓄積ノードＦＤに残存するｋＴＣノイズを低減することが可能である。
このように、フィードバック回路ＦＣを設けることにより、ｋＴＣノイズを低減することができる。したがって、ノイズの影響が抑制された広ダイナミックレンジ画像を得ることができる。また、第１容量素子２１を、感度の異なる状態に対応した２つの信号（高感度信号および低感度信号）の取得だけでなく、ノイズキャンセルにも有効に利用することができる。なお、当業者であれば容易に理解されるように、第２容量素子２２を省略した回路構成によっても、高感度信号と低感度信号との間の切り替え自体は可能である。ただし、十分に小さな容量値を有する第２容量素子２２を用いることにより、減衰率Ｂとしてより大きな値が得られるので、より効果的にノイズをキャンセルし得る。
（第１の実施形態の変形例）
図４は、第１の実施形態による撮像装置の変形例を示す。図４に示す撮像装置１００Ｂと、図１〜図３を参照して説明した撮像装置１００Ａの相違点は、撮像装置１００Ｂが、撮像セル１０ａに加えて、撮像セル１０ａよりも感度の低い第２の撮像セル１０ｂを有する点である。以下に説明するように、撮像セル１０ａおよび撮像セル１０ｂを用いることにより、よりダイナミックレンジの広いシーンの撮影が容易になる。以下では、撮像セル１０ｂを低感度セル１０ｂと呼ぶ。
図４に例示する構成では、撮像セル１０ａおよび低感度セル１０ｂが行方向に沿って隣接している。本明細書において、行方向は、行が延びる方向を意味し、列方向は、列が延びる方向を意味する。つまり、例えば図１において、紙面における垂直方向が列方向であり、紙面における水平方向が行方向である。この例では、同一の行において隣接する撮像セル１０ａおよび低感度セル１０ｂが、セル対１０Ｐを構成している。複数のセル対１０Ｐが例えば半導体基板にマトリクス状に配列されることにより、撮像装置１００Ｂにおける撮像領域が形成される。図４は、撮像装置１００Ｂの画素アレイＰＡの第ｉ行に属するセル対１０Ｐのうちの１つである第ｊ列のセル対１０Ｐにおける回路構成の典型例を示している。なお、撮像セル１０ａおよび低感度セル１０ｂを列方向に沿って隣接するように配置することにより、セル対１０Ｐを形成してもよい。
低感度セル１０ｂは、概略的には、上述した撮像セル１０ａに似た構成を有する。図４に示すように、低感度セル１０ｂは、光電変換部１２ｂと、光電変換部１２ｂで発生した電気信号を検出する信号検出回路ＳＣｂとを有する。
信号検出回路ＳＣｂは、光電変換部１２ｂおよび基準電位ＶＲの間に接続された第３容量素子２３ｂと、信号検出トランジスタ２６ｂとを有する。図４に示す例では、信号検出回路ＳＣｂは、アドレストランジスタ２８ｂをさらに含んでいる。アドレストランジスタ２８ｂは、信号検出トランジスタ２６ｂのソースまたはドレインの一方（ここではソース）と、列回路８２（図１参照）に接続された出力信号線Ｓｂjとの間に接続されている。
光電変換部１２ｂは、撮像セル１０ａにおける光電変換部１１と同様の構成を有し得る。ここでは、光電変換部１２ｂとして、光電変換部１１と同様に、画素電極１２ｘおよび対向電極１２ｚの間に光電変換層１２ｙが挟まれた構造を例示する。
画素電極１２ｘは、典型的には、信号検出トランジスタ２６ｂ、アドレストランジスタ２８ｂなどを覆う層間絶縁層上に配置される。画素電極１２ｘは、空間的に分離されることにより、隣接する他の画素電極１１ｘおよび画素電極１２ｘから電気的に分離されている。他方、典型的には、低感度セル１０ｂにおける光電変換層１２ｙおよび撮像セル１０ａにおける光電変換層１１ｙのそれぞれは、連続する単一の光電変換層の一部である。また、典型的には、低感度セル１０ｂにおける対向電極１２ｚおよび撮像セル１０ａにおける対向電極１１ｚのそれぞれは、連続する単一の電極の一部である。
撮像装置１００Ｂの動作時、低感度セル１０ｂにおける対向電極１２ｚには、撮像セル１０ａにおける対向電極１１ｚと同様に、所定の電圧Ｖｐが印加される。対向電極１２ｚに所定の電圧Ｖｐを印加することにより、光電変換層１２ｙにおいて発生した正および負の電荷のうちの一方を画素電極１２ｘによって収集することができる。電圧Ｖｐとして、いくつかのセル対１０Ｐからなる画素ブロックごとに、異なる電圧を供給してもよい。
図４に示すように、画素電極１２ｘは、信号検出トランジスタ２６ｂのゲートとの接続を有する。画素電極１２ｘおよび信号検出トランジスタ２６ｂのゲートの間のノードである電荷蓄積ノードＦＤｂは、信号電荷が蓄積される電荷蓄積領域の少なくとも一部を構成する。したがって、信号検出トランジスタ２６ｂのゲートには、電荷蓄積ノードＦＤｂに蓄積された信号電荷の量に応じた電圧が印加される。
図４に示すように、低感度セル１０ｂは、一方の電極が電荷蓄積ノードＦＤｂに接続された第３容量素子２３ｂを有する。第３容量素子２３ｂは、撮像セル１０ａにおける第１容量素子２１と同様に、比較的大きな容量値Ｃ３を有する。典型的には、第３容量素子２３ｂの容量値Ｃ３は、第１容量素子２１の容量値Ｃ１と同等かそれ以上である。この例では、光電変換部１２ｂと第３容量素子２３ｂとの間には、トランジスタは接続されていない。
容量値Ｃ３の具体的な値は、低感度セル１０ｂが、リセットトランジスタ２４がオンとされた状態、換言すれば、低感度状態にある撮像セル１０ａよりも低い感度を有するように設定される。後述するように、撮像装置１００Ｂでは、リセットトランジスタ２４がオフとされた状態の撮像セル１０ａ、リセットトランジスタ２４がオンとされた状態の撮像セル１０ａおよび低感度セル１０ｂを、それぞれ、最も感度の高いセル、中程度の感度のセルおよび最も感度の低いセルとして利用する。広ダイナミックレンジ画像のある画素における輝度値は、これらのセルから取得される、互いに感度の異なる３つの画像信号から選択された１つに基づいて決定される。
信号検出トランジスタ２６ｂのソースまたはドレインのうち、アドレストランジスタ２８ｂに接続されていない側（ここではドレイン）は、電源配線（ソースフォロア電源）に接続されており、撮像装置１００Ｂの動作時に電源電圧ＶＤＤの供給を受ける。信号検出トランジスタ２６ｂと、出力信号線Ｓｂjに接続された定電流源ＣＣｂjとによって、ソースフォロア回路が形成される。すなわち、信号検出トランジスタ２６ｂは、光電変換部１２ｂによって生成された信号を増幅する。
アドレストランジスタ２８ｂをオンとすることにより、信号検出トランジスタ２６ｂによって増幅された信号を、定電流源ＣＣｂjとの接続を有する出力信号線Ｓｂjに読み出す
ことができる。図示するように、アドレストランジスタ２８ｂのゲートには、アドレス制御線Ａｂiが接続されている。アドレス制御線Ａｂiは、典型的には、行走査回路８０（図１参照）に接続される。アドレス制御線Ａｂiに印加する電圧ＡＤｂを制御することによ
り、低感度セル１０ｂを行単位で選択して信号を読み出すことができる。アドレス制御線Ａｂiは、撮像セル１０ａのアドレストランジスタ２８のゲートに接続されたアドレス制
御線Ａiと共通の信号線であり得る。
図４に例示する構成において、撮像装置１００Ｂは、光電変換部１２ｂで発生した電気信号を負帰還させる帰還経路を形成するフィードバック回路ＦＣｂを有する。図示するように、フィードバック回路ＦＣｂは、反転入力端子が出力信号線Ｓｂjに接続され、出力
端子がフィードバック線Ｌｂiに接続された反転増幅器３２ｂjを含む。フィードバック線Ｌｂiと電荷蓄積ノードＦＤｂとの間には、フィードバックトランジスタ３４ｂが接続さ
れる。
フィードバックトランジスタ３４ｂのゲートは、フィードバック制御線Ｆｂiに接続さ
れている。フィードバック制御線Ｆｂiに印加する電圧ＦＢｂを制御してフィードバック
トランジスタ３４ｂをオンとすることにより、フィードバックトランジスタ３４ｂおよび反転増幅器３２ｂjをその経路の一部に含む帰還経路を形成することができる。フィード
バック制御線Ｆｂiは、撮像セル１０ａのフィードバックトランジスタ３４のゲートに接
続されたフィードバック制御線Ｆiと共通の信号線であり得る。
低感度セル１０ｂのリセットおよびノイズキャンセルにおけるフィードバック制御線Ｆｂiの電位の制御は、図３を参照して説明した、撮像セル１０ａのリセットおよびノイズ
キャンセルにおけるフィードバック制御線Ｆiの電位の制御とほぼ同様であり得る。低感
度セル１０ｂにおけるリセットは、フィードバックトランジスタ３４ｂをオンすることによって開始する。例えば、ハイレベルからローレベルに向かって低下するようにフィードバック制御線Ｆｂiの電位を制御することにより、フィードバックトランジスタ３４ｂの
オフに伴って発生するｋＴＣノイズを縮小することが可能である。なお、低感度セル１０ｂの感度は、低感度状態にある撮像セル１０ａよりもさらに低くされているので、低感度セル１０ｂにおけるｋＴＣノイズの影響は、撮像セル１０ａにおけるｋＴＣノイズの影響よりも小さい。したがって、低感度セル１０ｂでは、撮像セル１０ａよりも強力なノイズキャンセルを行う必要性は低い。ある態様では、フィードバック回路ＦＣｂは、省略され得る。
低感度セル１０ｂにおける信号の読み出しのタイミングは、図３を参照して説明した、撮像セル１０ａにおける信号の読み出しのタイミングとほぼ同様であり得る。ただし、１フレーム期間における各低感度セル１０ｂからの画像信号の読み出しは、１回である。低感度セル１０ｂの感度は、低感度状態にある撮像セル１０ａよりもさらに低くされているので、説明の便宜のため、以下では、低感度セル１０ｂから得られる画像信号を超低感度信号と呼ぶ。
撮像装置１００Ｂでは、撮像セル１０ａおよび低感度セル１０ｂのそれぞれに対する１回の露光で、高感度信号、低感度信号および超低感度信号の３つの信号を取得可能である。すなわち、撮像セルの種類が２つでありながら、高感度、低感度、より低感度の３つのセルを配置したときと同様の効果が得られる。高感度信号、低感度信号および超低感度信号を利用してハイダイナミックレンジ合成を実行することにより、より広いワイドダイナミックレンジを有するシーンを撮影した場合であっても、白飛びおよび黒潰れの抑制された画像を形成し得る。
例えば、低感度セル１０ｂにおける電荷蓄積ノードＦＤｂの寄生容量の容量値を、撮像
セル１０ａにおける電荷蓄積ノードＦＤの寄生容量のＣｆｄに等しいとし、Ｃ３＝Ｃ１＝Ｃｓであるとする。この場合、低感度セル１０ｂにおける電荷蓄積領域全体の容量値（Ｃｆｄ＋Ｃｓ）は、リセットトランジスタ２４のオン時における撮像セル１０ａの電荷蓄積領域全体の容量値（Ｃｆｄ＋Ｃｓ）に等しい。ここで、低感度セル１０ｂの光電変換部１２ｂの画素電極１２ｘの面積と、撮像セル１０ａの光電変換部１１の画素電極１１ｘの面積との間の比が１：１０であったとすると、低感度セル１０ｂと、リセットトランジスタ２４のオン時の撮像セル１０ａとの間の感度比は、およそ１：１０である。ここで、撮像セル１０ａにおいて、リセットトランジスタ２４のオン時における電荷蓄積領域全体の容量値（Ｃｆｄ＋Ｃｓ）と、オフ時における電荷蓄積領域全体の容量値（Ｃｆｄ＋Ｃ２）との比が１０：１であったとすれば、リセットトランジスタ２４のオン時の撮像セル１０ａと、オフ時の撮像セル１０ａとの間の感度比は、およそ１：１０である。結果として、このとき、低感度セル１０ｂ、リセットトランジスタ２４のオン時の撮像セル１０ａおよびリセットトランジスタ２４のオフ時の撮像セル１０ａの間で１：１０：１００の感度比が得られる。したがって、低感度セル１０ｂを用いない場合よりもさらに広いダイナミックレンジを実現できる。なお、撮像装置１００Ｂの動作時に、低感度セル１０ｂにおける対向電極１２ｚと撮像セル１０ａにおける対向電極１１ｚとの間で互いに異なる電圧を供給することにより、低感度セル１０ｂと撮像セル１０ａとの間に感度差を与えてもよい。
図４に例示する構成では、撮像装置１００Ｂがフィードバック回路ＦＣｂを有するので、超低感度信号へのｋＴＣノイズの影響を低減し得る。さらに、撮像装置１００Ｂでは、超低感度の画像データが低感度セル１０ｂによって取得され、高感度の画像データおよび低感度の画像データが、より強力なノイズキャンセルを実行可能な撮像セル１０ａによって取得されるので、効果的に低ノイズ広ダイナミックレンジ画像の形成が可能である。
（第２の実施形態）
図５は、本開示の第２の実施形態による撮像装置の例示的な構成を示す。図５に示す撮像装置１００Ｃと、図１に示す撮像装置１００Ａとの主な相異点は、撮像装置１００Ｃにおける画素アレイＰＡが、感度切り替えレジスタ９０に接続された複数の撮像セル１０ｃを含む点である。この例では、感度切り替えレジスタ９０が、列回路８２Ｂ内に配置されている。
複数の撮像セル１０ｃのうち、第ｉ行に属する、１以上の撮像セル１０ｃは、図１に示す撮像セル１０ａと同様に、画素アレイＰＡの各行に対応して設けられたリセット制御線Ｒiおよびフィードバック制御線Ｆiに接続されている。複数の撮像セル１０ｃのうち、第ｊ列に属する、１以上の撮像セル１０ｃは、図１に示す撮像セル１０ａと同様に、画素アレイＰＡの各列に対応して設けられた出力信号線Ｓjに接続されている。ここでは、第ｊ
列に属する、１以上の撮像セル１０ｃは、さらに、画素アレイＰＡの各列に対応して設けられた感度切り替え線Ｂjにも接続されている。図示するように、感度切り替え線Ｂjは、列回路８２Ｂに接続されている。
後に詳しく説明するように、第２の実施形態では、感度切り替え線Ｂjの電圧レベルを
変更することにより、対応する撮像セル１０ｃから、高感度信号および低感度信号のいずれを読み出すかを切り替える。感度切り替え線Ｂjの電圧レベルは、出力信号線Ｓjを介して読み出される電圧と参照電圧との比較によって決定される。換言すれば、各撮像セル１０ｃからの画像信号の読み出し時における感度が、露光によって蓄積された信号電荷量に応じて動的に変更される。１フレーム期間において各撮像セル１０ｃから読み出される画像信号は、高感度信号および低感度信号のいずれか一方であり、したがって、同一の行に属する撮像セル１０ｃにおいて、高感度信号と低感度信号との間で露光期間の長さを揃えることができる。また、１フレーム期間において、各撮像セル１０ｃからは高感度信号および低感度信号のいずれか一方が選択的に読み出されるので、１フレーム分の高感度の画
像データおよび１フレーム分の低感度の画像データの間の合成処理が基本的に不要である。
図６は、撮像セル１０ｃの例示的な回路構成を示す。概略的には、撮像セル１０ｃは、図２を参照して説明した撮像セル１０ａと同様の構成を有する。すなわち、撮像セル１０ｃは、光電変換部１１と、光電変換部１１で発生した電気信号を検出する信号検出回路ＳＣｃとを有している。ただし、撮像セル１０ｃにおける信号検出回路ＳＣｃは、リセットドレインノードＲＤに感度切り替えトランジスタ３６を含んでいる。
感度切り替えトランジスタ３６は、リセットトランジスタ２４のソースおよびドレインのうち光電変換部１１に接続されていない側と、第１容量素子２１の電極のうち撮像装置１００Ｃの動作時に基準電位が印加されない側の電極との間に接続される。感度切り替えトランジスタ３６のゲートには、対応する感度切り替え線Ｂjが接続される。例えば、第
０列に属する撮像セル１０ｃの感度切り替えトランジスタ３６であれば、そのゲートに感度切り替え線Ｂ0が接続される。
既に説明したように、第１の実施形態では、リセットトランジスタ２４のゲートに印加する電圧レベルを切り替えることによって、撮像セル１０ａから読み出すべき画像信号を高感度信号および低感度信号の間で切り替える。第１の実施形態では、高感度信号および低感度信号が順次に読み出される。これに対し、第２の実施形態では、感度切り替え線Ｂjを介して、感度切り替えトランジスタ３６のゲートに印加する電圧レベルを制御するこ
とにより、高感度信号および低感度信号のいずれか一方を選択し、その画像信号を１フレーム期間において読み出す。
図７は、感度切り替えレジスタ９０の回路構成の典型例を示す。図７に模式的に示すように、感度切り替えレジスタ９０は、画素アレイＰＡの各列に対応して設けられた、比較器Ｃｍｐj、レジスタＲｇjおよびＯＲゲートＧｔjから構成される複数のセットを含む。
図７においては、ｍ個のセットのうち、第０列、第１列、第２列および第（ｍ−１）列に対応する４つのセットを代表として示している。説明の便宜のために、図７においては、画素アレイＰＡに含まれる複数の撮像セル１０ｃのうち、ある行に属する撮像セル１０ｃも示されている。
図示するように、感度切り替えレジスタ９０中の各比較器Ｃｍｐjは、参照電圧線５０
に接続されている。参照電圧線５０は、不図示の電圧源との接続を有し、撮像装置１００Ｃ動作時に、所定の参照電圧ＲＥＦが印加される。参照電圧ＲＥＦとしては、例えば、電荷蓄積ノードＦＤにおいて電荷のオーバーフローが生じるかどうかの判断の基準となる動作限界電圧を用いることができる。
第ｊ列の比較器Ｃｍｐjは、対応する出力信号線Ｓjに接続されている。比較器Ｃｍｐj
は、出力信号線Ｓjの電圧と参照電圧ＲＥＦとを比較し、対応するレジスタＲｇjにその結果を返す。比較器Ｃｍｐjは、例えば、出力信号線Ｓjの電圧が参照電圧ＲＥＦを上回っている場合にハイレベルの信号を出力する。
レジスタＲｇjは、出力信号線Ｓjの電圧と参照電圧ＲＥＦとの比較結果を一時的に保持する。例えば、出力信号線Ｓjの電圧が参照電圧ＲＥＦを上回っている場合に「１」がセ
ットされ、出力信号線Ｓjの電圧が参照電圧ＲＥＦを上回っていない場合に「０」がセッ
トされる。なお、図７に例示する構成では、各レジスタＲｇjは、レジスタリセット信号
線５２にも接続されている。レジスタリセット信号線５２に所定の信号を供給することにより、各レジスタＲｇjを初期状態にリセットすることができる。例えば、レジスタリセ
ット信号線５２に印加される電圧ＲＧｒｓｔをローレベルとすることにより、各レジスタ
Ｒｇjに保持された比較結果を「０」にリセットする。
ＯＲゲートＧｔjは、レジスタＲｇjに保持された比較結果と、画素アレイＰＡの各行におけるリセットの開始のタイミングを指定する電圧パルスを供給するリセット信号線５４の電圧レベルとの論理和を感度切り替え線Ｂjに出力する。例えば、図７において、レジ
スタＲｇ0には「０」が保持されているので、リセット信号線５４の電圧レベルがローレ
ベル時、対応する感度切り替え線Ｂ0の電圧レベルがローレベルとなる。感度切り替え線
Ｂ0の電圧レベルがローレベルであるので、第０列に属する１以上の撮像セル１０ｃにお
ける、感度切り替えトランジスタ３６がオフとなる。このとき、光電変換部１１および第１容量素子２１が第２容量素子２２を介して接続され（図６参照）、撮像セル１０ｃが高感度の状態となる。つまり、感度切り替え線Ｂjの電圧レベルがローレベルのとき、対応
する撮像セル１０ｃから高感度信号が読み出される。
他方、レジスタＲｇ1には「１」が保持されているので、対応する感度切り替え線Ｂ1の電圧レベルは、ハイレベルである。したがって、第１列に属する１以上の撮像セル１０ｃにおける、感度切り替えトランジスタ３６がオンとなる。リセットトランジスタ２４がオンであると、リセットトランジスタ２４および感度切り替えトランジスタ３６を介して光電変換部１１と第１容量素子２１とが接続され（図６参照）、電荷蓄積領域全体の容量値が増大する。したがって、第１列に属する１以上の撮像セル１０ｃから読み出される画像信号は、低感度信号となる。このように、感度切り替え線Ｂjの電圧レベルがハイレベル
のとき、対応する撮像セル１０ｃから低感度信号が読み出される。
図８および図９は、露光による電荷蓄積ノードＦＤの電圧の変化に応じた撮像セル１０ｃにおける感度の切り替えを説明するための図である。図８および図９は、それぞれ、図７に示す第０列および第１列における、露光時間（信号電荷蓄積の時間）と、電荷蓄積ノードＦＤの電圧（蓄積された信号電荷量あるいは信号検出トランジスタ２６のゲート電圧といってもよい）との間の関係を模式的に示している。図８および図９に示されるグラフの横軸および縦軸は、それぞれ、露光時間Ｔａおよび電荷蓄積ノードＦＤの電圧Ｖｆｄを示す。横軸におけるＴｓおよびＴｅは、露光の開始および終了のタイミングをそれぞれ示し、縦軸におけるＶｔｈは、上述の動作限界電圧を示す。グラフ中の両矢印Ｅｘｐは、露光期間を示す。
図８に示すように、第０列の撮像セル１０ｃでは、電荷蓄積ノードＦＤの電圧Ｖｆｄは、露光期間Ｅｘｐの全体において動作限界電圧Ｖｔｈを下回っている。そのため、対応する感度切り替え線Ｂ0の電圧レベルは、ローレベルである。したがって、第０列では、電
圧Ｖｆｄに応じた画像信号がそのまま出力信号線Ｓ0に出力される。換言すれば、撮像セ
ル１０ｃからは、高感度信号が読み出される。他方、第１列の撮像セル１０ｃでは、図９に示すように、露光期間中のある時点以降、電荷蓄積ノードＦＤの電圧Ｖｆｄが動作限界電圧Ｖｔｈを上回っている。そのため、対応する感度切り替え線Ｂ1の電圧レベルがハイ
レベルとなり、感度切り替えトランジスタ３６がオンとなる。
リセットトランジスタ２４のオン時に感度切り替えトランジスタ３６がオンとなることにより、感度切り替えトランジスタ３６を介して光電変換部１１と第１容量素子２１とが接続される。リセットトランジスタ２４および感度切り替えトランジスタ３６のいずれかがオフであれば、電荷蓄積領域全体の容量値は、（Ｃｆｄ＋Ｃ２）であり、リセットトランジスタ２４および感度切り替えトランジスタ３６の両方がオンであれば、電荷蓄積領域全体の容量値は、（Ｃｆｄ＋Ｃ１）である。したがって、リセットトランジスタ２４のオン時に感度切り替えトランジスタ３６がオフからオンとなることによって、電荷蓄積領域全体の容量値が（Ｃｆｄ＋Ｃ２）から（Ｃｆｄ＋Ｃ１）に増大する。例えば（Ｃｆｄ＋Ｃ２）：（Ｃｆｄ＋Ｃ１）＝１：１０であったとすると、感度切り替えトランジスタ３６が
オンとなることにより、下向きの矢印によって模式的に示すように、電圧Ｖｆｄが（１／１０）程度に低下する。すなわち、撮像セル１０ｃからは、低感度信号が読み出される。
図１０は、第２の実施形態における信号読み出し動作の典型例を説明するためのタイミングチャートである。図１０中、ＲＧｒｓｔは、レジスタリセット信号線５２に印加される電圧の変化を示す。ＢＳiは、第ｉ行に属する撮像セル１０ｃの感度切り替えトランジ
スタ３６のゲートに感度切り替え線Ｂjを介して印加される電圧の変化を示す。ＡＤi、ＲＳＴiおよびＦＢiは、図３と同様に、それぞれ、第ｉ行のアドレス制御線Ａi、リセット
制御線Ｒiおよびフィードバック制御線Ｆiに印加される電圧の変化を示す。図１０中、網掛けの矩形ＲＲは、図３と同様に、リセット信号の読み出しの期間を示し、両矢印ＮＲＣは、信号の取得後のリセットおよびノイズキャンセルのための期間を示す。
第０行に注目する。露光および信号の読み出しに先立ち、まず、上述したリセットおよびノイズキャンセルを実行する。リセットおよびノイズキャンセルの後、露光を開始する。ここで説明する動作例では、露光前において、初期値として、各列のレジスタＲｇjに
「０」がセットされているとする。
第０行の露光期間において、ＡＤ0、ＲＳＴ0およびＦＢ0は、いずれもローレベルであ
る。すなわち、第０行に属する撮像セル１０ａのアドレストランジスタ２８、リセットトランジスタ２４およびフィードバックトランジスタ３４は、いずれもオフの状態である。また、各列のレジスタＲｇjに「０」がセットされているので、各列の感度切り替え線Ｂjの電圧レベルは、ローレベルであり、感度切り替えトランジスタ３６もオフの状態である。
露光による電荷蓄積領域への信号電荷の蓄積の終了後、第０行のアドレストランジスタ２８をオンとする。これにより、蓄積された電荷量に応じた信号が各列の出力信号線Ｓj
に読み出される。感度切り替えレジスタ９０中の比較器Ｃｍｐjは、対応する列の出力信
号線Ｓjの電圧と参照電圧ＲＥＦとを比較し、対応するレジスタＲｇjにその結果を返す（図７参照）。この比較により、例えば、第０列のレジスタＲｇ0に「０」がセットされ、
第１列のレジスタＲｇ1に「１」がセットされる。図１０中、矢印ＣＰで示す、右下がり
の斜線が付された期間は、各出力信号線Ｓjの電圧と参照電圧ＲＥＦとの比較のための期
間を表している。
出力信号線Ｓjの電圧と参照電圧ＲＥＦとの比較により、画素アレイＰＡの各列に対応
して設けられた感度切り替え線Ｂjに印加される電圧が、対応するレジスタＲｇjに保持された値に応じて変化する。この例では、第０列のレジスタＲｇ0には「０」がセットされ
ている。そのため、第０行第０列における感度切り替え線Ｂ0に印加される電圧は、ロー
レベルのままである（図１０の電圧ＢＳ0のグラフにおける下側の破線）。他方、第１列
のレジスタＲｇ1に「１」がセットされているので、第０行第１列における感度切り替え
線Ｂ1に印加される電圧は、ハイレベルに切り替わる（図１０の電圧ＢＳ0のグラフにおける上側の破線）。
出力信号線Ｓjの電圧と参照電圧ＲＥＦとの比較後、撮像セル１０ｃからの画像信号の
読み出しを実行する。図１０中、網掛けの矩形ＳＲは、撮像セル１０ｃからの画像信号の読み出し期間を示している。画像信号の読み出しは、ＲＳＴ0がハイレベルに変更された
状態、すなわち、リセットトランジスタ２４がオンとされた状態で実行される。
図１１は、第０行第０列の撮像セル１０ｃが有する感度切り替えトランジスタ３６のゲートに印加される電圧ＢＳ00の変化および第０行第１列の撮像セル１０ｃが有する感度切り替えトランジスタ３６のゲートに印加される電圧ＢＳ01の変化の一例を示す。図１１中
、電圧ＢＳ00および電圧ＢＳ01のグラフは、それぞれ、第０行の選択時における、第０列の感度切り替え線Ｂ0に印加される電圧の変化および第１列の感度切り替え線Ｂ1に印加される電圧の変化の典型例を示している。
ここでは、画像信号の読み出し時、感度切り替え線Ｂ0に印加されている電圧ＢＳ00が
、ローレベルである。したがって、第０行第０列の撮像セル１０ｃについては、感度切り替えトランジスタ３６がオフの状態、すなわち、高感度の状態での信号の読み出しが実行される。つまり、第０行第０列の撮像セル１０ｃからは、高感度信号が読み出される。他方、ここでは、画像信号の読み出し時、感度切り替え線Ｂ01にはハイレベルの電圧が印加されている。したがって、第０行第１列の撮像セル１０ｃについては、感度切り替えトランジスタ３６がオンの低感度の状態での信号の読み出しが実行される。つまり、低感度信号が読み出される。換言すれば、第０行第０列の撮像セル１０ｃからの高感度信号の読み出し時に、第０行第１列の撮像セル１０ｃは、低感度信号を出力する。このように、第２の実施形態では、同一の行に属する撮像セル１０ｃの間であっても、高感度信号および低感度信号のいずれが読み出されるかが列によって異なり得る。
画像信号の読み出し後、電圧パルスＲＳＴｐｓの立ち上がり（または立ち下がり）のタイミングで、上述のリセットおよびノイズキャンセルを実行する。図７を参照すればわかるように、ここでは、各列のＯＲゲートＧｔjは、電圧パルスＲＳＴｐｓを供給するリセ
ット信号線５４を一方の入力としている。したがって、電圧パルスＲＳＴｐｓがハイレベルとなることにより、レジスタＲｇjに保持された比較結果によらずに、各列の撮像セル
１０ｃにおける感度切り替えトランジスタ３６をオンとできる。すなわち、リセットの開始時に感度切り替えトランジスタ３６をオンとして、リセットトランジスタ２４および感度切り替えトランジスタ３６を介して、フィードバックトランジスタ３４の出力を電荷蓄積ノードＦＤに供給することができる。ノイズキャンセル後、リセット信号を取得する（図１０に示す期間ＲＲ）。
上述の一連の動作が行単位で実行される。例えば図１１に示すように、この例では、画像信号の読み出しと、リセット動作との間において、レジスタリセット信号線５２に印加される電圧ＲＧｒｓｔがハイレベルに切り替えられている。したがって、撮像セル１０ｃからの画像信号の読み出し後に、各レジスタＲｇjを初期状態にリセットすることができ
る。すなわち、ある行に属する、ある列の撮像セル１０ｃの画像信号の読み出し時における感度と、ある行の次の行に属する、その列の撮像セル１０ｃの画像信号の読み出し時における感度とは、互いに異なり得る。例えば、第０行第０列の撮像セル１０ｃから高感度信号が読み出され、第１行第０列の撮像セル１０ｃから低感度信号が読み出されることもあり得る。
各撮像セル１０ｃから得られた画像信号により、最終的な画像が形成される。第２の実施形態では、得られる画像に、高感度信号に対応する画素と、低感度信号に対応する画素とが混在した状態となる。例えば、被写体において特に輝度の高い部分が存在していると、その部分に対応する撮像セル１０ｃにおける画像信号の読み出し時の感度が自動的に低下される。すなわち、１フレーム分の高感度の画像データと１フレーム分の低感度の画像データとの合成を行うことなしに、広ダイナミックレンジ画像を形成し得る。したがって、第２の実施形態によれば、フレームメモリ、ラインメモリなどのバッファメモリを必要とすることなく、広ダイナミックレンジのシーンの撮影が可能である。必要に応じて、高感度信号に対応する画素と、低感度信号に対応する画素との間で輝度レベルの補正を行ってもよい。撮像装置１００Ｃにおいては、読み出された画像信号が高感度信号であるかあるいは低感度信号であるのかを示す情報が各レジスタＲｇjに格納されているので、行単
位での輝度の補正も比較的容易である。
このように、第２の実施形態では、画像信号の読み出し時における撮像セル１０ｃの感度が、レジスタＲｇjに格納されたデータに応じて列単位で動的に調整される。すなわち
、１フレーム期間において、撮像セル１０ｃの各々から、高感度信号および低感度信号のいずれかが照度に応じて選択的に読み出される。第２の実施形態では、出力信号線Ｓjの
電圧と参照電圧ＲＥＦとの比較が必要ではあるが、各撮像セル１０ｃからの、ＡＤ変換を伴う画像信号の読み出しが、１フレーム期間あたり１回であるので、１フレーム期間に画像信号を２回読み出す場合と比較してより高速な動作が可能である。さらに、図８〜図１１を参照して説明した動作例から明らかなように、第２の実施形態によれば、画素アレイＰＡの同一の行において、高感度信号を取得するための露光期間と、低感度信号を取得するための露光期間との間でその長さを一致させることができる。
なお、感度切り替えトランジスタ３６を含む各トランジスタにおけるオンおよびオフが、例えば上述の制御回路８８（図１参照）の制御に基づいて実行されてもよい。例えば、１フレーム期間において、画素アレイＰＡ中の一部の撮像セル１０ｃにおける感度切り替えトランジスタ３６をオンとし、残余の撮像セル１０ｃにおける感度切り替えトランジスタ３６をオフとするような制御を実行してもよい。
（第２の実施形態の変形例）
図１２は、第２の実施形態による撮像装置の変形例を示す。図１２に示す撮像装置１００Ｄは、図４を参照して説明した撮像装置１００Ｂと同様に、撮像セル１０ｃよりも感度の低い第２の撮像セル１０ｂ（低感度セル１０ｂ）を有する。図１２に例示する構成では、行方向に沿って隣接する撮像セル１０ｃおよび低感度セル１０ｂが、セル対１０Ｐｃを構成している。複数のセル対１０Ｐｃが例えば半導体基板にマトリクス状に配列されることにより、撮像装置１００Ｄにおける撮像領域が形成される。
撮像装置１００Ｄでは、感度切り替えトランジスタ３６がオフとされた状態の撮像セル１０ｃと、感度切り替えトランジスタ３６およびリセットトランジスタ２４がオンとされた状態の撮像セル１０ｃと、低感度セル１０ｂとを、それぞれ、最も感度の高いセル、中程度の感度のセルおよび最も感度の低いセルとして利用する。１フレーム期間において、各撮像セル１０ｃからは、露光時の照度に応じて、高感度信号および低感度信号のいずれか一方が読み出される。他方、各低感度セル１０ｂからは、超低感度信号が読み出される。
撮像セル１０ｃから取得される、高感度信号および低感度信号のいずれか一方と、低感度セル１０ｂから取得される超低感度信号とに基づいて、広ダイナミックレンジ画像が合成される。図１２に例示する構成によれば、１フレーム期間に各撮像セル１０ｃから読み出される画像信号が高感度信号および低感度信号のいずれか一方であるので、よりダイナミックレンジの広いシーンの画像データをより高速に取得し得る。
（その他の変形例）
図１３および図１４は、撮像セルの変形例を示す。図１３に示す撮像セル１０ｄは、感度切り替えトランジスタ３７を介して電荷蓄積ノードＦＤに接続された容量素子３９を含む信号検出回路ＳＣｄを有する。図示するように、容量素子３９は、感度切り替えトランジスタ３７のソースおよびドレインの一方と基準電位ＶＲとの間に接続されている。感度切り替えトランジスタ３７のゲート電圧ＧＣiを制御することにより、画像信号読み出し
時における撮像セル１０ｄからの感度を行単位または列単位で切り替えることができる。例えば、感度切り替えトランジスタ３７をオンとすることにより、撮像セル１０ｄから低感度信号を読み出すことができる。
図１４に示す撮像セル１０ｅの信号検出回路ＳＣｅのように、電荷蓄積ノードＦＤと容
量素子３９との間にさらに第２の感度切り替えトランジスタ３８を配置してもよい。例えば、感度切り替えトランジスタ３８のゲート電圧ＧＬiおよび感度切り替えトランジスタ
３７のゲート電圧ＧＣiをそれぞれ行単位および列単位で制御することにより、画像信号
読み出し時における撮像セル１０ｄからの感度の切り替えをより柔軟に行い得る。なお、画素の微細化の観点からは、第１容量素子２１および第２容量素子２２に加えて容量素子３９を別途に設けずに、ノイズキャンセルのための容量素子と感度変調のための容量素子とを兼用する方が有利である。
なお、本開示は、上記した全ての実施形態を含めて、半導体基板に形成されたフォトダイオードを用いた場合を含む。図１５に示す撮像セル１０ｆは、第１の実施形態の図２において、光電変換部１１としてフォトダイオードを用いた場合の一例である。図１５に示す撮像セル１０ｆが図２に示す撮像セル１０ａと異なる点は、フォトダイオード１１と電荷蓄積ノードＦＤとの間に転送トランジスタ６０を備えている点と、フィードバック回路ＦＣおよび第２容量素子Ｃ２を備えていない点である。また、図１５に示す撮像セル１０ｆでは、トランジスタ６１のソースおよびドレインのうち第１容量素子２１に接続されていない方には所定のリセット電圧が印加される。
撮像セル１０ｆにおいて、転送トランジスタ６０のゲートに電圧パルスが供給されると、フォトダイオード１１に蓄積された電荷は、転送トランジスタ６０を介して電荷蓄積ノードＦＤに転送される。転送された後の動作は、フィードバックに関する動作を除いて第１の実施形態において説明したものと基本的に同じである。
図１６は、本開示の実施形態による撮像装置を有するカメラシステムの構成例を示す。図１６に示すカメラシステム２００は、レンズ光学系２０１と、撮像装置１００と、カメラ信号処理部２０２と、システムコントローラ２０３とを有する。撮像装置１００としては、上述の撮像装置１００Ａ〜１００Ｄのいずれも適用可能である。
レンズ光学系２０１は、例えばオートフォーカス用レンズ、ズーム用レンズおよび絞りを含んでいる。レンズ光学系２０１は、撮像装置１００の撮像面に光を集光する。カメラ信号処理部２０２は、撮像装置１００からの出力信号を処理する信号処理回路として機能する。カメラ信号処理部２０２は、例えばガンマ補正、色補間処理、空間補間処理、およびオートホワイトバランスなどの処理を実行し、画像データ（または信号）を出力する。カメラ信号処理部２０２は、例えばＤＳＰ（Digital Signal Processor）などによって実現され得る。システムコントローラ２０３は、カメラシステム２００の全体を制御する。システムコントローラ２０３は、例えばマイクロコンピュータによって実現され得る。撮像装置１００として上述した実施形態を適用することにより、各撮像セルに対して露光期間を１回としながら、感度の異なる画像信号を取得することができ、広ダイナミックレンジを有するシーンをより容易に撮影し得る。
なお、上述のリセットトランジスタ２４、信号検出トランジスタ２６、２６ｂ、アドレストランジスタ２８、２８ｂ、フィードバックトランジスタ３４、３４ｂおよび感度切り替えトランジスタ３６〜３８の各々は、ＮチャンネルＭＯＳであってもよいし、ＰチャンネルＭＯＳであってもよい。これらの全てがＮチャンネルＭＯＳまたはＰチャンネルＭＯＳのいずれかに統一されている必要もない。トランジスタとして、ＦＥＴのほか、バイポーラトランジスタも用い得る。
本開示の撮像装置は、例えばイメージセンサ、デジタルカメラなどに有用である。本開示の撮像装置は、医療用カメラ、ロボット用カメラ、セキュリティカメラ、車両に搭載されて使用されるカメラなどに用いることができる。
セル対 １０Ｐ、１０Ｐｃ
撮像セル １０ａ〜１０ｅ
光電変換部 １１、１２ｂ
２１ 第１容量素子
２２ 第２容量素子
２３ｂ 第３容量素子
２４ リセットトランジスタ
２６、２６ｂ 信号検出トランジスタ
２８、２８ｂ アドレストランジスタ
３２j、３２ｂj 反転増幅器
３４、３４ｂ フィードバックトランジスタ
３６〜３８ 感度切り替えトランジスタ
８０ 行走査回路
８２、８２Ｂ 列回路
８４ 信号処理回路
９０ 感度切り替えレジスタ
１００、１００Ａ〜１００Ｄ 撮像装置
２００ カメラシステム
Ａi、Ａｂi 第ｉ行のアドレス制御線
Ｂj 第ｊ列の感度切り替え線
Ｃｍｐj 第ｊ列の比較器
ＦＣ、ＦＣｂ フィードバック回路
ＦＤ、ＦＤｂ 電荷蓄積ノード
Ｆi、Ｆｂi 第ｉ行のフィードバック制御線
Ｒｇj 第ｊ列のレジスタ
Ｒi 第ｉ行のリセット制御線
ＳＣ、ＳＣｂ〜ＳＣｅ 信号検出回路
Ｓj、Ｓｂj 出力信号線

Claims (19)

  1. それぞれが、第１光電変換部、および、前記第１光電変換部で発生した電気信号を検出する第１信号検出回路を含む複数の第１撮像セルを備え、
    前記第１信号検出回路は、
    ソースおよびドレインの一方が前記第１光電変換部に電気的に接続される第１トランジスタと、
    一端が前記第１トランジスタの前記ソースおよび前記ドレインの他方と電気的に接続され、他端に基準電位が印加される第１容量素子と、
    ゲートが前記第１光電変換部に電気的に接続される第２トランジスタと
    を含み、
    第１のフレーム期間内において、前記複数の第１撮像セルのうちの第１グループの第１撮像セルは、前記第１トランジスタがオフの状態における信号である第１画像信号を出力し、前記第１グループに属さない１以上の第１撮像セルは、前記第１グループの第１撮像セルからの前記第１画像信号の出力時に、前記第１トランジスタがオンの状態における信号である第２画像信号を出力し、
    前記第１のフレーム期間と異なる第２のフレーム期間内において、前記第１のフレーム期間に前記第１グループに属していなかった第１撮像セルの少なくとも１つを含む第２グループの第１撮像セルは、前記第１画像信号を出力し、前記第２グループに属さない１以上の第１撮像セルは、前記第２グループの第１撮像セルからの前記第１画像信号の出力時に、前記第２画像信号を出力する、撮像装置。
  2. 前記第１信号検出回路は、前記第１トランジスタの前記ソースおよび前記ドレインの前記他方と前記第１容量素子の前記一端との間に接続される第３トランジスタをさらに含む、請求項１に記載の撮像装置。
  3. 前記複数の第１撮像セルのうち、前記第１のフレーム期間において前記第１グループに属する第１撮像セルの数および配置、ならびに、前記第２のフレーム期間において前記第２グループに属する第１撮像セルの数および配置は、被写体に応じて決定される、請求項１または２に記載の撮像装置。
  4. 第１光電変換部、および、前記第１光電変換部で発生した電気信号を検出する第１信号検出回路を含む第１撮像セルと、
    第２光電変換部、および、前記第２光電変換部で発生した電気信号を検出する第２信号検出回路を含む第２撮像セルと
    を備え、
    前記第１信号検出回路は、
    ソースおよびドレインの一方が前記第１光電変換部に電気的に接続される第１トランジスタと、
    ゲートが前記第１光電変換部に電気的に接続される第２トランジスタと、
    一端が前記第１トランジスタの前記ソースおよび前記ドレインの他方と電気的に接続され、他端に基準電位が印加される第１容量素子と
    を含み、
    前記第２信号検出回路は、
    一端が前記第２光電変換部に電気的に接続され、他端に前記基準電位が印加される第３容量素子と、
    ゲートが前記第２光電変換部に電気的に接続される第３トランジスタと
    を含み、
    前記第１撮像セルは、前記第１トランジスタがオフの状態における信号である第１画像信号と、前記第１トランジスタがオンの状態における信号である第２画像信号とを、１フレーム期間内において順次に出力する、撮像装置。
  5. 前記第１信号検出回路は、一端が前記第１光電変換部に電気的に接続され、他端が前記第１トランジスタの前記ソースおよび前記ドレインの前記他方に電気的に接続される第２容量素子を含み、
    前記第２容量素子の容量値は、前記第１容量素子の容量値よりも小さい、請求項１から４のいずれか１項に記載の撮像装置。
  6. 第１光電変換部、および、前記第１光電変換部で発生した電気信号を検出する第１信号検出回路を含む第１撮像セルを備え、
    前記第１信号検出回路は、
    ソースおよびドレインの一方が前記第１光電変換部に電気的に接続される第１トランジスタと、
    ゲートが前記第１光電変換部に電気的に接続される第２トランジスタと、
    一端が前記第１トランジスタの前記ソースおよび前記ドレインの他方と電気的に接続され、他端に基準電位が印加される第１容量素子と、
    一端が前記第１光電変換部に電気的に接続され、他端が前記第１トランジスタの前記ソースおよび前記ドレインの前記他方に電気的に接続される第２容量素子と
    を含み、
    前記第２容量素子の容量値は、前記第１容量素子の容量値よりも小さく、
    前記第１撮像セルは、前記第１トランジスタがオフの状態における信号である第１画像信号と、前記第１トランジスタがオンの状態における信号である第２画像信号とを、１フレーム期間内において順次に出力する、撮像装置。
  7. それぞれが、第１光電変換部、および、前記第１光電変換部で発生した電気信号を検出する第１信号検出回路を含む複数の第１撮像セルを備え、
    前記第１信号検出回路は、
    ソースおよびドレインの一方が前記第１光電変換部に電気的に接続される第１トランジスタと、
    ゲートが前記第１光電変換部に電気的に接続される第２トランジスタと、
    一端が前記第１トランジスタの前記ソースおよび前記ドレインの他方と電気的に接続され、他端に基準電位が印加される第１容量素子と、
    一端が前記第１光電変換部に電気的に接続され、他端が前記第１トランジスタの前記ソースおよび前記ドレインの前記他方に電気的に接続される第２容量素子と
    を含み、
    前記第２容量素子の容量値は、前記第１容量素子の容量値よりも小さく、
    １フレーム期間内において、前記複数の第１撮像セルのうちの一部は、前記第１トランジスタがオフの状態における信号である第１画像信号を出力し、前記一部以外の１以上の第１撮像セルは、前記一部からの前記第１画像信号の出力時に、前記第１トランジスタがオンの状態における信号である第２画像信号を出力する、撮像装置。
  8. 前記第１光電変換部で発生した電気信号を負帰還させる帰還経路を形成する第１フィードバック回路をさらに備える、請求項１から７のいずれか１項に記載の撮像装置。
  9. 前記第１フィードバック回路は、前記第１光電変換部で発生した電気信号を前記第１トランジスタの前記ソースおよび前記ドレインの他方に負帰還させる、請求項８に記載の撮像装置。
  10. 第１光電変換部、および、前記第１光電変換部で発生した電気信号を検出する第１信号検出回路を含む第１撮像セルと、
    前記第１光電変換部で発生した電気信号を負帰還させる帰還経路を形成する第１フィードバック回路と
    を備え、
    前記第１信号検出回路は、
    ソースおよびドレインの一方が前記第１光電変換部に電気的に接続される第１トランジスタと、
    ゲートが前記第１光電変換部に電気的に接続される第２トランジスタと、
    一端が前記第１トランジスタの前記ソースおよび前記ドレインの他方と電気的に接続され、他端に基準電位が印加される第１容量素子と
    を含み、
    前記第１フィードバック回路は、前記第１光電変換部で発生した電気信号を前記第１トランジスタの前記ソースおよび前記ドレインの他方に負帰還させ、
    前記第１撮像セルは、前記第１トランジスタがオフの状態における信号である第１画像信号と、前記第１トランジスタがオンの状態における信号である第２画像信号とを、１フレーム期間内において順次に出力する、撮像装置。
  11. それぞれが、第１光電変換部、および、前記第１光電変換部で発生した電気信号を検出する第１信号検出回路を含む複数の第１撮像セルと、
    前記第１光電変換部で発生した電気信号を負帰還させる帰還経路を形成する第１フィードバック回路と
    を備え、
    前記第１信号検出回路は、
    ソースおよびドレインの一方が前記第１光電変換部に電気的に接続される第１トランジスタと、
    ゲートが前記第１光電変換部に電気的に接続される第２トランジスタと、
    一端が前記第１トランジスタの前記ソースおよび前記ドレインの他方と電気的に接続され、他端に基準電位が印加される第１容量素子と
    を含み、
    前記第１フィードバック回路は、前記第１光電変換部で発生した電気信号を前記第１トランジスタの前記ソースおよび前記ドレインの他方に負帰還させ、
    １フレーム期間内において、前記複数の第１撮像セルのうちの一部は、前記第１トランジスタがオフの状態における信号である第１画像信号を出力し、前記一部以外の１以上の第１撮像セルは、前記一部からの前記第１画像信号の出力時に、前記第１トランジスタがオンの状態における信号である第２画像信号を出力する、撮像装置。
  12. 第２光電変換部と、前記第２光電変換部で発生した電気信号を検出する第２信号検出回路と、を含む第２撮像セルと、
    前記第２光電変換部で発生した電気信号を負帰還させる帰還経路を形成する第２フィードバック回路と、
    をさらに備え、
    前記第２信号検出回路は、
    一端が前記第２光電変換部に電気的に接続され、他端に基準電位が印加される第３容量素子と、
    ゲートが前記第２光電変換部に電気的に接続される第３トランジスタと、
    を含む、請求項１０または１１に記載の撮像装置。
  13. 前記第２信号検出回路は、前記第２光電変換部と、前記第３容量素子の前記一端との間にトランジスタを含まない、請求項１２に記載の撮像装置。
  14. 第１光電変換部と、前記第１光電変換部で発生した電気信号を検出する第１信号検出回路と、を含む第１撮像セルを備え、
    前記第１信号検出回路は、
    ソースおよびドレインの一方が前記第１光電変換部に電気的に接続される第１トランジスタと、
    一端が前記第１トランジスタの前記ソースおよび前記ドレインの他方と電気的に接続され、他端に基準電位が印加させる第１容量素子と、
    ゲートが前記第１光電変換部に電気的に接続される第２トランジスタと、
    を含み、
    １フレーム期間内において、前記第１撮像セルは、前記第１トランジスタがオフの状態における信号である第１画像信号および前記第１トランジスタがオフの 状態における信
    号である第２画像信号のいずれか一方を、前記第１光電変換部で発生した電気信号の大きさに基づいて選択的に出力する、撮像装置。
  15. 前記第１信号検出回路に電気的に接続される感度切り替え回路をさらに備え、
    前記第１信号検出回路は、ゲートが前記感度切り替え回路に電気的に接続され、前記第１トランジスタに対し直列に接続される第３トランジスタをさらに備え、
    前記感度切り替え回路は、前記第１トランジスタがオフの状態において検出された信号の大きさに基づいて前記第３トランジスタをオンまたはオフする、請求項１４に記載の撮像装置。
  16. 前記感度切り替え回路は、前記第１トランジスタがオフの状態において検出された信号の大きさと、基準信号の大きさとを比較する比較器を含む、請求項１５に記載の撮像装置。
  17. それぞれが、第１光電変換部、および、前記第１光電変換部で発生した電気信号を検出する第１信号検出回路を含む複数の第１撮像セルと、
    第２光電変換部、および、前記第２光電変換部で発生した電気信号を検出する第２信号検出回路を含む第２撮像セルと
    を備え、
    前記第１信号検出回路は、
    ソースおよびドレインの一方が前記第１光電変換部に電気的に接続される第１トランジスタと、
    ゲートが前記第１光電変換部に電気的に接続される第２トランジスタと、
    一端が前記第１トランジスタの前記ソースおよび前記ドレインの他方と電気的に接続され、他端に基準電位が印加される第１容量素子と
    を含み、
    前記第２信号検出回路は、
    一端が前記第２光電変換部に電気的に接続され、他端に前記基準電位が印加される第３容量素子と、
    ゲートが前記第２光電変換部に電気的に接続される第３トランジスタと
    を含み、
    １フレーム期間内において、前記複数の第１撮像セルのうちの一部は、前記第１トランジスタがオフの状態における信号である第１画像信号を出力し、前記一部以外の１以上の第１撮像セルは、前記一部からの前記第１画像信号の出力時に、前記第１トランジスタがオンの状態における信号である第２画像信号を出力する、撮像装置。
  18. 前記第１信号検出回路は、転送トランジスタをさらに備え、
    前記第１トランジスタの前記ソースおよびドレインの前記一方および前記第２トランジスタの前記ゲートは、前記転送トランジスタを介して、前記光電変換部に電気的に接続される、請求項１から１７のいずれか１項に記載の撮像装置。
  19. 前記光電変換部は、フォトダイオードを含む、請求項１から１８のいずれか１項に記載の撮像装置。
JP2021002712A 2016-01-21 2021-01-12 撮像装置 Active JP7142273B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2022136618A JP7329745B2 (ja) 2016-01-21 2022-08-30 撮像装置
JP2023120729A JP2023129583A (ja) 2016-01-21 2023-07-25 撮像装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016009458 2016-01-21
JP2016009458 2016-01-21

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2016181303A Division JP2017135693A (ja) 2016-01-21 2016-09-16 撮像装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2022136618A Division JP7329745B2 (ja) 2016-01-21 2022-08-30 撮像装置

Publications (2)

Publication Number Publication Date
JP2021072637A true JP2021072637A (ja) 2021-05-06
JP7142273B2 JP7142273B2 (ja) 2022-09-27

Family

ID=59359758

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2016181303A Ceased JP2017135693A (ja) 2016-01-21 2016-09-16 撮像装置
JP2021002712A Active JP7142273B2 (ja) 2016-01-21 2021-01-12 撮像装置
JP2022136618A Active JP7329745B2 (ja) 2016-01-21 2022-08-30 撮像装置
JP2023120729A Pending JP2023129583A (ja) 2016-01-21 2023-07-25 撮像装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
JP2016181303A Ceased JP2017135693A (ja) 2016-01-21 2016-09-16 撮像装置

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2022136618A Active JP7329745B2 (ja) 2016-01-21 2022-08-30 撮像装置
JP2023120729A Pending JP2023129583A (ja) 2016-01-21 2023-07-25 撮像装置

Country Status (3)

Country Link
US (1) US9894297B2 (ja)
JP (4) JP2017135693A (ja)
CN (1) CN106993141B (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9967501B2 (en) 2014-10-08 2018-05-08 Panasonic Intellectual Property Management Co., Ltd. Imaging device
JP6646824B2 (ja) 2016-01-22 2020-02-14 パナソニックＩｐマネジメント株式会社 撮像装置
JP6782431B2 (ja) 2016-01-22 2020-11-11 パナソニックＩｐマネジメント株式会社 撮像装置
CN112788224B (zh) 2016-01-29 2023-04-04 松下知识产权经营株式会社 摄像装置
JP6806494B2 (ja) * 2016-08-24 2021-01-06 キヤノン株式会社 撮像装置、撮像システム、移動体及び撮像装置の駆動方法
US10755070B2 (en) * 2017-12-12 2020-08-25 Silicon Display Technology Sensor pixel, fingerprint and image sensor including the same, and driving method thereof
CN109920808B (zh) 2017-12-13 2024-05-14 松下知识产权经营株式会社 摄像装置
CN110099229B (zh) 2018-01-30 2023-04-28 松下知识产权经营株式会社 摄像装置
US10893222B2 (en) * 2018-03-29 2021-01-12 Panasonic Intellectual Property Management Co., Ltd. Imaging device and camera system, and driving method of imaging device
CN110536081A (zh) * 2018-05-24 2019-12-03 松下知识产权经营株式会社 摄像装置
JP7310098B2 (ja) * 2018-07-10 2023-07-19 富士通株式会社 赤外線検出器の制御回路及び制御方法、撮像装置
JP7005459B2 (ja) * 2018-09-13 2022-01-21 株式会社東芝 固体撮像素子
JP7386442B2 (ja) 2019-01-08 2023-11-27 パナソニックＩｐマネジメント株式会社 撮像装置
CN113906733A (zh) * 2019-08-01 2022-01-07 松下知识产权经营株式会社 摄像装置和摄像装置的驱动方法
JP7464447B2 (ja) 2020-06-05 2024-04-09 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 イメージセンサ
US11165983B1 (en) * 2020-10-08 2021-11-02 Omnivision Technologies, Inc. Data readout with active reset feedback amplifier for stacked image sensor
CN116711321A (zh) * 2021-01-15 2023-09-05 松下知识产权经营株式会社 摄像装置及相机系统
WO2022255010A1 (ja) * 2021-06-01 2022-12-08 パナソニックＩｐマネジメント株式会社 撮像装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013034045A (ja) * 2011-08-01 2013-02-14 Sony Corp 固体撮像装置、撮像装置
US20150054973A1 (en) * 2013-08-23 2015-02-26 Aptina Imaging Corporation Imaging systems and methods for performing column-based image sensor pixel gain adjustments

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4556910A (en) * 1984-01-05 1985-12-03 Fuji Photo Film Co., Ltd. Image sensing device having on-chip fixed-pattern noise reducing circuit
JP2977060B2 (ja) 1992-01-29 1999-11-10 オリンパス光学工業株式会社 固体撮像装置及びその制御方法
JP4018820B2 (ja) 1998-10-12 2007-12-05 富士フイルム株式会社 固体撮像装置および信号読出し方法
JP4724313B2 (ja) * 2001-05-18 2011-07-13 キヤノン株式会社 撮像装置、放射線撮像装置及びそれを用いた放射線撮像システム
JP4314172B2 (ja) * 2004-08-30 2009-08-12 シャープ株式会社 増幅型固体撮像装置
CN101164334B (zh) * 2005-04-07 2010-12-15 国立大学法人东北大学 光传感器、固体摄像装置和固体摄像装置的动作方法
JP4931233B2 (ja) * 2007-07-04 2012-05-16 キヤノン株式会社 撮像装置及びその処理方法
JP5053869B2 (ja) * 2008-01-10 2012-10-24 キヤノン株式会社 固体撮像装置、撮像システム、及び固体撮像装置の駆動方法
CN102017150B (zh) * 2008-05-02 2016-08-03 佳能株式会社 固态成像装置
KR101094246B1 (ko) * 2009-03-16 2011-12-19 이재웅 넓은 동적범위를 갖는 씨모스 이미지 센서
JP5625284B2 (ja) 2009-08-10 2014-11-19 ソニー株式会社 固体撮像装置、固体撮像装置の駆動方法および電子機器
JP2013030820A (ja) * 2009-11-12 2013-02-07 Panasonic Corp 固体撮像装置
KR101728713B1 (ko) * 2010-10-08 2017-04-21 (주) 지안 넓은 동적범위를 갖는 씨모스 이미지 센서 및 이미지 센싱 방법
WO2012147302A1 (ja) * 2011-04-28 2012-11-01 パナソニック株式会社 固体撮像装置及びそれを用いたカメラシステム
US9106851B2 (en) * 2013-03-12 2015-08-11 Tower Semiconductor Ltd. Single-exposure high dynamic range CMOS image sensor pixel with internal charge amplifier
JP2014230212A (ja) * 2013-05-24 2014-12-08 キヤノン株式会社 光電変換装置及び撮像システム
JP6261361B2 (ja) * 2014-02-04 2018-01-17 キヤノン株式会社 固体撮像装置およびカメラ
FR3027479B1 (fr) * 2014-10-21 2017-12-29 Commissariat Energie Atomique Pixel de capteur d'image ayant de multiples gains de noeud de detection
US9461088B2 (en) * 2014-12-01 2016-10-04 Omnivision Technologies, Inc. Image sensor pixel with multiple storage nodes
US9459078B1 (en) * 2015-08-11 2016-10-04 Bravo Company Mfg, Inc. Accessory mounting mechanism for firearm

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013034045A (ja) * 2011-08-01 2013-02-14 Sony Corp 固体撮像装置、撮像装置
US20150054973A1 (en) * 2013-08-23 2015-02-26 Aptina Imaging Corporation Imaging systems and methods for performing column-based image sensor pixel gain adjustments

Also Published As

Publication number Publication date
US9894297B2 (en) 2018-02-13
JP7142273B2 (ja) 2022-09-27
JP2023129583A (ja) 2023-09-14
US20170214871A1 (en) 2017-07-27
CN106993141A (zh) 2017-07-28
JP2022169748A (ja) 2022-11-09
JP7329745B2 (ja) 2023-08-21
JP2017135693A (ja) 2017-08-03
CN106993141B (zh) 2020-10-27

Similar Documents

Publication Publication Date Title
JP7142273B2 (ja) 撮像装置
US10681291B2 (en) Imaging device including photoelectric converter
US9888191B2 (en) Imaging systems and methods for performing unboosted image sensor pixel conversion gain adjustments
US9185313B2 (en) Solid-state imaging device, method of driving the same, signal processing method for the same, and imaging apparatus
US10904464B2 (en) Imaging device
US10440302B2 (en) Imaging device including pixel
US11496702B2 (en) Imaging device
US11165977B2 (en) Imaging systems and methods for generating high dynamic range images
EP3910934B1 (en) Imaging device
JP2017130872A (ja) 撮像装置
US8077236B2 (en) Method and apparatus providing reduced metal routing in imagers
US20220256106A1 (en) Imaging device and control method
US20230336886A1 (en) Imaging device and camera system
US20220365228A1 (en) Radiation imaging apparatus, radiation imaging system, drive method for radiation imaging apparatus, and non-transitory computer-readable storage medium
WO2023166832A1 (ja) 撮像装置
JP2007335976A (ja) 固体撮像装置
JP2013058857A (ja) 撮像装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220121

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220421

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220802

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220830

R151 Written notification of patent or utility model registration

Ref document number: 7142273

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151