WO2022255010A1 - 撮像装置 - Google Patents

撮像装置 Download PDF

Info

Publication number
WO2022255010A1
WO2022255010A1 PCT/JP2022/019062 JP2022019062W WO2022255010A1 WO 2022255010 A1 WO2022255010 A1 WO 2022255010A1 JP 2022019062 W JP2022019062 W JP 2022019062W WO 2022255010 A1 WO2022255010 A1 WO 2022255010A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
pixel
value
circuit
exposure amount
Prior art date
Application number
PCT/JP2022/019062
Other languages
English (en)
French (fr)
Inventor
康夫 三宅
信 荘保
Original Assignee
パナソニックＩｐマネジメント株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by パナソニックＩｐマネジメント株式会社 filed Critical パナソニックＩｐマネジメント株式会社
Priority to JP2023525666A priority Critical patent/JPWO2022255010A1/ja
Publication of WO2022255010A1 publication Critical patent/WO2022255010A1/ja
Priority to US18/508,277 priority patent/US20240089621A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/571—Control of the dynamic range involving a non-linear response
    • H04N25/575—Control of the dynamic range involving a non-linear response with a response composed of multiple slopes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/50—Control of the SSIS exposure
    • H04N25/57—Control of the dynamic range
    • H04N25/59—Control of the dynamic range by controlling the amount of charge storable in the pixel, e.g. modification of the charge conversion ratio of the floating node capacitance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/67—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response
    • H04N25/671—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction
    • H04N25/677—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to fixed-pattern noise, e.g. non-uniformity of response for non-uniformity detection or correction for reducing the column or line fixed pattern noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H04N25/771—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components comprising storage means other than floating diffusion
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/65—Noise processing, e.g. detecting, correcting, reducing or removing noise applied to reset noise, e.g. KTC noise related to CMOS structures by techniques other than CDS

Definitions

  • the present disclosure relates to imaging devices.
  • a laminated imaging device has been proposed as a MOS (Metal Oxide Semiconductor) imaging device.
  • MOS Metal Oxide Semiconductor
  • a photoelectric conversion film is stacked on the outermost surface of a semiconductor substrate, and charges generated by photoelectric conversion in the photoelectric conversion film are accumulated in a floating diffusion.
  • An imaging device uses a CCD (Charge Coupled Device) circuit or a CMOS (Complementary MOS) circuit in a semiconductor substrate to read out the accumulated charge.
  • CCD Charge Coupled Device
  • CMOS Complementary MOS
  • the present disclosure provides techniques suitable for realizing a wide dynamic range.
  • An imaging device includes: a first pixel and a second pixel; a correction circuit that receives a first signal corresponding to each of the first pixel and the second pixel and outputs a second signal based on the first signal; with each of the first pixel and the second pixel, a photoelectric conversion unit that converts light into signal charge; a charge holding unit that holds the signal charge; a capacitance circuit that changes the capacitance value of the charge holding unit according to the potential of the charge holding unit; including The correction circuit corrects the difference between the second signal of the first pixel and the second signal of the second pixel when the same amount of light is incident on the first pixel and the second pixel.
  • the first signal of at least one of the first pixel and the second pixel is changed to the second signal so as to be smaller than the difference between the first signal of one pixel and the first signal of the second pixel. to correct, It is an imaging device.
  • a wide dynamic range can be achieved.
  • FIG. 1 is an exemplary schematic circuit diagram of an imaging device according to the first embodiment.
  • FIG. 2 is an exemplary schematic circuit diagram of the pixel shown in FIG.
  • FIG. 3 is a graph showing the exposure amount-pixel signal level characteristics in the first mode according to the first embodiment.
  • FIG. 4 is a graph showing the exposure amount-pixel signal level characteristics in the second mode according to the first embodiment.
  • FIG. 5 is a graph for explaining adjustment of gamma characteristics.
  • FIG. 6 is a circuit block diagram showing signal processing according to the first embodiment.
  • FIG. 7 is a graph showing variations in the exposure amount-first signal level characteristic for each pixel according to the first example.
  • FIG. 8 is a correction table according to the first example.
  • FIG. 1 is an exemplary schematic circuit diagram of an imaging device according to the first embodiment.
  • FIG. 2 is an exemplary schematic circuit diagram of the pixel shown in FIG.
  • FIG. 3 is a graph showing the exposure amount-pixel signal level characteristics in the first mode according to the first embodiment.
  • FIG. 9 is a graph showing the exposure amount-second signal level characteristics for each pixel according to the first example.
  • FIG. 10 is a graph showing variations in exposure amount-first signal level characteristics for each control potential VF, according to the second example.
  • FIG. 11 is a correction table according to the second example.
  • FIG. 12 is a graph showing variations in the exposure amount-first signal level characteristic for each pixel and for each control potential VF, according to the third example.
  • FIG. 13A is a correction table for the signal of the first pixel according to the third example.
  • FIG. 13B is a correction table for the signal of the second pixel according to the third example.
  • FIG. 13C is a correction table for the signal of the third pixel according to the third example.
  • FIG. 13A is a correction table for the signal of the first pixel according to the third example.
  • FIG. 13B is a correction table for the signal of the second pixel according to the third example.
  • FIG. 13C is a correction table for the signal of the third
  • FIG. 14 is a graph showing variations in the exposure amount-first signal level characteristic for each pixel according to the fourth example.
  • FIG. 15 is a correction table according to the fourth example.
  • FIG. 16 is a graph showing variations in the exposure amount-first signal level characteristic for each pixel according to the fifth example.
  • FIG. 17 is a correction table according to the fifth example.
  • FIG. FIG. 19 is an exemplary schematic circuit diagram of a pixel according to the third embodiment;
  • FIG. 20 is a graph showing the exposure amount-pixel signal level characteristics in the second mode according to the third embodiment.
  • FIG. 21 is a schematic circuit diagram of a pixel according to another example of the third embodiment;
  • FIG. 22 is a graph showing variations in the exposure amount-first signal level characteristic for each pixel according to the sixth example.
  • FIG. 23A is a correction table for the signal of the first pixel according to the sixth example.
  • FIG. 23B is a correction table for the signal of the second pixel according to the sixth example.
  • FIG. 24 is a graph showing variations in exposure amount-first signal level characteristics for each control potential VF, according to the seventh example.
  • FIG. 25 is a correction table according to the seventh example.
  • FIG. 26 is a graph showing variations in the exposure amount-first signal level characteristic for each pixel and for each gain according to the eighth example.
  • FIG. 27A is a correction table when the gain is gain1 according to the eighth example.
  • FIG. 27B is a correction table when the gain is gain2, according to the eighth example.
  • FIG. 28 is a graph showing variations in the exposure amount-first signal level characteristic for each temperature according to the ninth example.
  • FIG. 29 is a correction table according to the ninth example.
  • FIG. 30 is a circuit block diagram showing signal processing according to the first specific example.
  • FIG. 31 is a circuit block diagram showing signal processing according to the second specific example.
  • FIG. 32 is a flowchart relating to a first acquisition example.
  • FIG. 33 is a flowchart according to a second acquisition example.
  • FIG. 34 is a flowchart relating to a third acquisition example.
  • FIG. 35 is an exemplary schematic circuit diagram of an imaging device according to the fourth embodiment.
  • FIG. 36 is an exemplary schematic circuit diagram of the pixel shown in FIG.
  • FIG. 37 is an exemplary schematic circuit diagram of a pixel according to the fifth embodiment
  • FIG. 38 is an exemplary schematic circuit diagram of a pixel according to the sixth embodiment
  • FIG. 39 is an exemplary schematic circuit diagram of a pixel according to the seventh embodiment
  • FIG. 40 is an exemplary schematic circuit diagram of a pixel according to the eighth embodiment
  • FIG. 41 is an exemplary schematic circuit diagram of a pixel according to the ninth embodiment.
  • FIG. 42 is an exemplary schematic circuit diagram of a pixel according to another embodiment.
  • FIG. 43 is an exemplary schematic circuit diagram after the pixel.
  • FIG. 44 is an exemplary schematic circuit diagram of a pixel according to another embodiment.
  • FIG. 45 is an exemplary schematic circuit diagram of a pixel according to another embodiment.
  • An imaging device includes: a first pixel and a second pixel; a correction circuit that receives a first signal corresponding to each of the first pixel and the second pixel and outputs a second signal based on the first signal; with each of the first pixel and the second pixel, a photoelectric conversion unit that converts light into signal charge; a charge holding unit that holds the signal charge; a capacitance circuit that changes the capacitance value of the charge holding unit according to the potential of the charge holding unit; including The correction circuit corrects the difference between the second signal of the first pixel and the second signal of the second pixel when the same amount of light is incident on the first pixel and the second pixel.
  • the first signal of at least one of the first pixel and the second pixel is changed to the second signal so as to be smaller than the difference between the first signal of one pixel and the first signal of the second pixel. to correct.
  • the first aspect is suitable for realizing a wide dynamic range.
  • the correction circuit corrects the first signal of at least one of the first pixel and the second pixel to the second signal so that the second signal is linear with respect to the amount of incident light. good too.
  • the capacitive circuit is a first voltage supply circuit; a first transistor and a first capacitive element connected in series between the first voltage supply circuit and the charge holding unit; may contain A gate of the first transistor may be connected to the charge holding unit.
  • the configuration of the third aspect is an example of a configuration in which the capacitance value of the charge holding portion can be changed according to the potential of the charge holding portion.
  • the first voltage supply circuit, the first capacitive element, the first transistor, and the charge holding section may be connected in series in this order.
  • the configuration of the fourth aspect is an example of a configuration in which the capacitance value of the charge holding portion can be changed according to the potential of the charge holding portion.
  • the first voltage supply circuit, the first transistor, the first capacitive element, and the charge holding section may be connected in series in this order.
  • the configuration of the fifth aspect is an example of a configuration in which the capacitance value of the charge holding portion can be changed according to the potential of the charge holding portion.
  • the capacitive circuit is a first voltage supply circuit; a MOS capacitor connected between the first voltage supply circuit and the charge holding unit; may contain
  • the configuration of the sixth aspect is an example of a configuration in which the capacitance value of the charge holding portion can be changed according to the potential of the charge holding portion.
  • the correction circuit corrects the first signal of at least one of the first pixel and the second pixel to the second signal using a correction table in which the first signal is associated with the second signal.
  • the first signal can be corrected to the second signal.
  • the correction circuit corrects the first signal of at least one of the first pixel and the second pixel to the second signal using a function that defines the relationship between the first signal and the second signal.
  • the first signal can be corrected to the second signal.
  • a signal processing method includes: A signal processing method for outputting a second signal based on a first signal corresponding to each of a first pixel and a second pixel, each of the first pixel and the second pixel includes a capacitance circuit that changes the capacitance value of the charge holding portion according to the potential of the charge holding portion that holds the signal charge;
  • the signal processing method includes: inputting the first signal corresponding to each of the first pixel and the second pixel; When the same amount of light is incident on the first pixel and the second pixel, the difference between the second signal of the first pixel and the second signal of the second pixel is the second signal of the first pixel.
  • the ninth aspect is suitable for realizing a wide dynamic range.
  • An imaging device includes: a first pixel; a correction circuit that receives a first signal corresponding to the first pixel and outputs a second signal based on the first signal; with The first pixel is a photoelectric conversion unit that converts light into signal charge; a charge holding unit that holds the signal charge; a capacitance circuit that changes the capacitance value of the charge holding unit according to the potential of the charge holding unit; including The correction circuit corrects the first signal of the first pixel to the second signal so that the second signal is linear with respect to the amount of incident light.
  • the eleventh aspect is suitable for realizing a wide dynamic range.
  • An imaging device includes: a first pixel; a correction circuit that receives a first signal corresponding to the first pixel and outputs a second signal based on the first signal; with The first pixel is a photoelectric conversion unit that converts light into signal charge; a charge holding unit that holds the signal charge; a capacitance circuit that changes the capacitance value of the charge holding unit according to the potential of the charge holding unit; including When the relationship between the pixel signal and the amount of incident light is defined as the output characteristic, the output characteristics that the first pixel may have include a first characteristic and a second characteristic; The correction circuit corrects the second signal of the first pixel with the first characteristic and the second signal of the first pixel with the first characteristic when the same amount of light is incident on the first pixel with the first characteristic and the first pixel with the second characteristic.
  • the difference from the second signal of the first pixel of the second characteristic is the difference between the first signal of the first pixel of the first characteristic and the first signal of the first pixel of the second characteristic.
  • the first signal of at least one of the first pixel having the first characteristic and the first pixel having the second characteristic is corrected to the second signal so as to be smaller than .
  • the twelfth aspect is suitable for realizing a wide dynamic range.
  • the output characteristics can vary according to the control potential applied to the capacitive circuit, the temperature of the capacitive circuit, and the like.
  • adjustment of each element associated with the difference in positive and negative signal charges can be performed as appropriate.
  • the terms "source” and “drain” of the transistor may be read interchangeably.
  • which of the two impurity regions of a MOSFET (Metal Oxide Semiconductor Field Effect Transistor) corresponds to the source and drain may be determined by the polarity of the MOSFET and the magnitude of the potential at that time. Therefore, which is the source and which is the drain may vary depending on the operating state of the MOSFET.
  • MOSFET Metal Oxide Semiconductor Field Effect Transistor
  • node means a connection between a plurality of elements in an electric circuit, and is a concept that includes wiring and the like that are responsible for connection between the elements.
  • Illuminance means the luminous flux incident per unit area.
  • Exposure amount means the time integral value of the light flux incident on the exposure target.
  • element A is connected to element B
  • This expression includes the case where part or all of element A is contained in B.
  • FIG. 1 is an exemplary schematic circuit diagram of an imaging device according to the first embodiment.
  • the imaging device 101 shown in FIG. 1 includes a plurality of pixels 11a and peripheral circuits.
  • a plurality of pixels 11a constitute a pixel array 501 by being arranged two-dimensionally on a semiconductor substrate.
  • the semiconductor substrate is, for example, a silicon substrate.
  • the plurality of pixels 11a are arranged in row and column directions.
  • the plurality of pixels 11a may be arranged one-dimensionally to form a line sensor.
  • Each of the pixels 11 a is connected to the power supply wiring 22 .
  • a power supply potential V DD is applied to each pixel 11 a through a power supply wiring 22 .
  • Each of the pixels 11a of the present embodiment includes a photoelectric conversion section provided above the semiconductor substrate.
  • a potential V ITO is applied to all the photoelectric conversion units through the accumulation control line 17 .
  • Each pixel 11 a is connected to a reset voltage line 77 .
  • a reset potential V RST is applied to each pixel 11 a through a reset voltage line 77 .
  • the peripheral circuits include a vertical scanning circuit 16, a load circuit 19, a column signal processing circuit 20 and a horizontal signal readout circuit 21.
  • the column signal processing circuit 20 and the load circuit 19 are arranged for each column of the pixels 11a.
  • An address signal line 30 is provided for each row of pixels 11a.
  • the pixels 11a in each row are connected to the vertical scanning circuit 16 via corresponding address signal lines 30.
  • the vertical scanning circuit 16 selects the plurality of pixels 11a arranged in each row on a row-by-row basis. As a result, pixel signals of the selected pixels 11a are read out.
  • a reset signal line 26 is provided for each row of pixels 11a.
  • the pixels 11 a in each row are connected to the vertical scanning circuit 16 via corresponding reset signal lines 26 .
  • the on/off of the reset transistor 36 can be controlled.
  • a specific reset signal line 75 is provided for each row of pixels 11a.
  • the pixels 11 a in each row are connected to the vertical scanning circuit 16 via corresponding specific reset signal lines 75 .
  • the on/off of the specific reset transistor 76 can be controlled by controlling the potential of the specific reset signal line 75 .
  • a vertical signal line 18 is provided for each column of pixels 11a. Pixels 11 a in each column are connected to corresponding vertical signal lines 18 .
  • a load circuit 19 is provided for each vertical signal line 18 .
  • Each load circuit 19 is connected to the corresponding vertical signal line 18 .
  • a column signal processing circuit 20 is provided for each vertical signal line 18 . Each column signal processing circuit 20 is connected to the corresponding vertical signal line 18 .
  • the column signal processing circuit 20 performs noise suppression signal processing, analog-digital conversion (AD conversion), and the like. Noise-suppressed signal processing is, for example, correlated double sampling.
  • a plurality of column signal processing circuits 20 are connected to a horizontal signal readout circuit 21 .
  • the horizontal signal readout circuit 21 sequentially reads signals from the plurality of column signal processing circuits 20 to the horizontal common signal line 23 .
  • FIG. 2 shows an exemplary circuit configuration of the pixel 11a shown in FIG.
  • the pixel 11a includes a photoelectric conversion unit 15.
  • the photoelectric conversion unit 15 converts light into electric charge.
  • this charge may be referred to as signal charge.
  • the photoelectric conversion section 15 has a counter electrode 15a, a photoelectric conversion layer 15b, and a pixel electrode 15c.
  • the photoelectric conversion layer 15b is arranged between the counter electrode 15a and the pixel electrode 15c.
  • the photoelectric conversion layer 15b is laminated on the semiconductor substrate.
  • the material of the photoelectric conversion layer 15b may be an organic material or an inorganic material. Amorphous silicon is exemplified as an inorganic material.
  • the photoelectric conversion layer 15b may include a layer made of an organic material and a layer made of an inorganic material. Typically, photoelectric conversion layer 15b has a film shape.
  • the counter electrode 15a is provided on the light receiving surface side of the photoelectric conversion layer 15b. Light enters the photoelectric conversion layer 15b through the counter electrode 15a.
  • the material of the counter electrode 15a is a transparent conductive material such as ITO (Indium Tin Oxide).
  • the pixel electrode 15c faces the counter electrode 15a via the photoelectric conversion layer 15b.
  • the pixel electrode 15c collects signal charges generated by photoelectric conversion in the photoelectric conversion layer 15b.
  • the material of the pixel electrode 15c is, for example, metal, metal compound, polysilicon, or the like. Examples of metals include aluminum and copper. Metal nitrides are exemplified as metal compounds. Polysilicon may be doped with impurities to impart conductivity.
  • the counter electrode 15 a is connected to the accumulation control line 17 .
  • a potential VITO is applied to the counter electrode 15a through the storage control line 17.
  • FIG. As a result, of hole-electron pairs generated by photoelectric conversion in the photoelectric conversion layer 15b, either holes or electrons can be collected as signal charges by the pixel electrode 15c.
  • the potential VITO is set such that the potential of the counter electrode 15a exceeds the potential of the pixel electrode 15c.
  • a case in which holes are used as signal charges will be exemplified below.
  • electrons may be used as signal charges.
  • the pixel electrode 15c is connected to the charge retention node 44.
  • the charge retention node 44 is part of the charge retention portion Z that retains the signal charge collected by the pixel electrode 15c.
  • the charge holding portion Z includes an electrode, a transistor, a part of a capacitor, and the like connected to the charge holding node 44 .
  • the pixel 11a includes a signal detection circuit SDC.
  • the signal detection circuit SDC includes an amplification transistor 34 , an address transistor 40 and a reset transistor 36 .
  • One of the source and drain of the reset transistor 36 is connected to the charge retention node 44 .
  • the other of the source and drain of the reset transistor 36 is connected to the reset voltage line 77 .
  • the gate of the amplification transistor 34 is connected to the charge retention node 44 .
  • One of the source and drain of the amplification transistor 34 is connected to the power supply wiring 22 .
  • the other of the source and drain of the amplification transistor 34 is connected to one of the source and drain of the address transistor 40 .
  • the other of the source and drain of the address transistor 40 is connected to the vertical signal line 18 .
  • a gate of the address transistor 40 is connected to the address signal line 30 .
  • the power wiring 22 is a source follower power supply.
  • a source follower circuit is formed by the amplification transistor 34 and the load circuit 19 shown in FIG.
  • the amplification transistor 34 outputs a pixel signal corresponding to the amount of signal charge accumulated in the charge holding portion Z.
  • FIG. Pixel signals are selectively read out by address transistors 40 .
  • a pixel signal is specifically a signal voltage.
  • the reset transistor 36 resets the potential of the charge holding portion Z.
  • the pixel 11a includes a capacitive circuit CC.
  • the capacitive circuit CC includes a first voltage supply circuit 48 , a first capacitive element 71 , a first transistor 81 and a specific reset transistor 76 .
  • the first capacitive element 71 includes a first terminal 71a, a second terminal 71b and a dielectric layer.
  • the first capacitive element 71 is a MIM (Metal Insulator Metal) capacity and/or a MOM (Metal Oxide Metal) capacity.
  • the source of the first transistor 81 is hereinafter sometimes referred to as the first source.
  • a drain of the first transistor 81 may be referred to as a first drain.
  • a gate of the first transistor 81 may be referred to as a first gate.
  • the first gate is connected to the charge retention node 44 .
  • One of the first source and first drain is connected to charge retention node 44 .
  • the other of the first source and the first drain is connected to the first terminal 71a.
  • the second terminal 71 b is connected to the first voltage supply circuit 48 . Therefore, the first transistor 81 and the first capacitive element 71 are connected in series between the first voltage supply circuit 48 and the charge holding section Z. As shown in FIG. Specifically, the first voltage supply circuit 48, the first capacitive element 71, the first transistor 81, and the charge holding section Z are connected in series in this order.
  • a first gate of the first transistor 81 is connected to the charge holding portion Z. As shown in FIG.
  • a control potential VF is applied from the first voltage supply circuit 48 to the second terminal 71 b of the first capacitive element 71 .
  • the first voltage supply circuit 48 may be included in the vertical scanning circuit 16 or may be provided separately from the vertical scanning circuit 16 . The same applies to a first voltage supply circuit 48a, a second voltage supply circuit 48b, and a third voltage supply circuit 48c, which will be described later.
  • the node connected to the other of the first source and first drain of the first transistor 81 and the first terminal 71a of the first capacitive element 71 is sometimes referred to as a node 47.
  • control potential VF is a DC potential.
  • the control potential VF may be different from one period to another. For example, it may be changed according to the operation mode.
  • the capacitance circuit CC changes the capacitance value of the charge holding portion Z according to the potential of the charge holding portion Z. This configuration is suitable for realizing a wide dynamic range.
  • the voltage between the gate and source of the first transistor 81 changes according to the potential of the charge holding portion Z.
  • the first transistor 81 is turned on when the potential of the charge holding portion Z changes across the first threshold potential. This electrically connects the first capacitive element 71 to the charge retention node 44 . At this time, the first capacitive element 71 functions as part of the charge holding portion Z, and the capacitance value of the charge holding portion Z increases.
  • the threshold potential of the charge holding portion Z at which the first transistor 81 turns on can be controlled by the control potential VF.
  • the capacitance value of the first capacitive element 71 may be greater than the capacitance value of the charge holding portion when the transistor 81 is off.
  • each of the amplification transistor 34, the reset transistor 36, the address transistor 40, the first transistor 81, and the specific reset transistor 76 is a MOSFET, specifically an N-channel MOSFET.
  • these transistors may be P-channel MOS. It is not necessary that all of these transistors are either N-channel MOS or P-channel MOS.
  • the first voltage supply circuit 48 may switch the shooting mode by changing the first threshold potential. For example, a first mode in which the transistor 81 is always turned off by setting the first threshold potential high, and a mode in which the transistor 81 is turned off according to the potential of the charge holding portion Z by setting the first threshold potential to a relatively low value. You may switch with the 2nd mode which turns on/off.
  • the second mode can be a mode with higher saturation and lower sensitivity than the first mode.
  • the first transistor 81 is turned on according to the potential of the charge holding portion Z in the second mode. As a result, the capacitance value of the charge holding portion Z increases. On the other hand, in the first mode, the first transistor 81 is always kept off. Therefore, an increase in the capacitance value of the charge holding portion Z due to the first capacitive element 71 does not occur.
  • the state in which the imaging mode is the second mode can be referred to as "auto-gamma ON”.
  • the capacitance circuit CC is set to the control potential VF so that the capacitance value of the charge holding portion Z does not change. Therefore, the state in which the imaging mode is the first mode can be referred to as "auto gamma OFF".
  • auto-gamma ON and auto-gamma OFF can be switched by controlling the control potential VF.
  • FIG. 3 is a graph showing exposure amount-pixel signal level characteristics in the first mode.
  • the horizontal axis of this graph is the exposure amount of the pixel 11a.
  • the vertical axis represents the level of the pixel signal output from the amplification transistor 34 .
  • the values on the horizontal and vertical axes are normalized. These points also apply to FIGS. 4 and 5, which will be described later.
  • the level of the pixel signal output from the amplifying transistor 34 continuously increases as the exposure amount increases. However, when the exposure amount is 1, the increase in the signal level peaks out.
  • FIG. 4 is a graph showing exposure amount-pixel signal level characteristics in the second mode. As shown in FIG. 4, in the second mode, the increase in the level of the pixel signal output from the amplifying transistor 34 becomes gentle when the exposure amount increases across the threshold exposure amount. This is because the capacitance value of the charge holding portion Z is large in a region where the exposure amount is equal to or greater than the threshold exposure amount, so that the potential of the charge holding portion Z changes slowly.
  • signal charges can be accumulated in the charge holding portion Z up to a region where the exposure amount is larger than in the first mode. This means that it is possible to generate pixel signals corresponding to the amount of exposure up to areas where the amount of exposure is greater. That is, the dynamic range can be expanded.
  • the first capacitive element 71 becomes "visible" as a capacitor.
  • the first terminal 71a of the first capacitive element 71 functions as part of the charge holding section Z that holds the signal charge.
  • the capacitance value of the charge holding portion Z increases. Specifically, the capacitance value of the first capacitive element 71 is added as the capacitance value of the charge holding portion Z.
  • the gamma characteristic can be adjusted by adjusting the control potential VF.
  • FIG. 5 is a graph for explaining adjustment of gamma characteristics.
  • FIG. 5 shows the case where the control potential VF is set for each of the potential VFA, the potential VFB, and the potential VFC.
  • the potential VFA is greater than the potential VFB, and the potential VFB is greater than the potential VFC.
  • the threshold exposure amount when the control potential VF is set to the potential VFA is the exposure amount QA.
  • the threshold exposure amount when the control potential VF is set to the potential VFB is the exposure amount QB.
  • the threshold exposure amount when the control potential VF is set to the potential VFC is the exposure amount QC.
  • the exposure amount QA is greater than the exposure amount QB, and the exposure amount QB is greater than the exposure amount QC.
  • FIG. 6 is a circuit block diagram showing signal processing according to the first embodiment. Signal processing will be described below with reference to FIG.
  • the pixel 11a outputs an analog pixel signal whose level corresponds to the exposure amount of the pixel 11a.
  • This exposure amount-pixel signal level characteristic can have a gamma characteristic corresponding to the control potential VF, as shown in FIG. 4 and the like.
  • the pixel signal is converted into a digital first signal by the AD conversion circuit 502 .
  • the AD conversion circuit 502 is included in the column signal processing circuit 20 .
  • the imaging device 101 includes optical black (OB) pixels (not shown).
  • the OB correction circuit 503 performs OB correction on the first signal using OB pixels.
  • OB correction the difference between the first signal and the signal output from the OB pixel is calculated.
  • OB correction By performing OB correction on the first signals of the plurality of pixels 11a, the black levels of the first signals are aligned.
  • the correction circuit 504 corrects the first signal to the second signal.
  • the first signal corrected to the second signal is OB corrected.
  • OB correction is not essential.
  • the first signal corrected to the second signal may not be OB corrected.
  • the correction circuit 504 is a linear correction circuit.
  • the correction performed by the correction circuit 504 is linear correction.
  • linearity in this context refers to the linearity of the signal level with respect to the exposure of the pixel 11a.
  • the characteristics of the plurality of pixels 11a may vary due to manufacturing variations and the like. Characteristic variations can lead to variations in the exposure-first signal level characteristic. For example, variations in threshold exposure dose may occur. Further, for example, variations may occur in the slope of the graph representing the exposure amount-pixel signal level characteristics. However, as described above, the correction circuit 504 corrects the first signal to the second signal. This correction can reduce variations in exposure amount-signal level characteristics.
  • the correction from the first signal to the second signal is linear correction.
  • the linear correction eliminates the "knee" in the graph of the gamma characteristic and ensures the linearity of the signal level with respect to the exposure amount of the pixel 11a.
  • the correction circuit 504 corrects the first signal to the second signal using the correction table.
  • the first signal and the second signal are associated with each pixel 11a.
  • a correction table is configured in the nonvolatile memory 505. Specifically, in the nonvolatile memory 505, a plurality of pairs of corresponding first signal values and second signal values are stored. The correction table is composed of these multiple pairs of signal values. The correction circuit 504 corrects the first signal to the second signal by reading the correction table of the nonvolatile memory 505 .
  • the variation information is directed to the non-volatile memory 505 by arrows.
  • the correction table in the non-volatile memory 505 reflects variations in the characteristics of the plurality of pixels 11a. Variation in characteristics can be specified by previously obtaining the relationship between the first signal and the amount of exposure of each pixel 11a using a uniform light source.
  • the exposure amount-first signal level characteristic of the pixel 11a can change according to the control potential VF.
  • the threshold exposure amount can change according to the control potential VF.
  • the exposure amount-first signal level characteristic having dependence on the control potential VF can be converted into the exposure amount-second signal level characteristic with reduced dependence on the control potential VF.
  • VF information is directed to non-volatile memory 505 by arrows. This means that the control potential VF is reflected in the correction table of the nonvolatile memory 505 . According to the VF information, the correspondence relationship between the value of the first signal and the value of the second signal in the correction table corresponds to the control potential VF.
  • the second signal obtained by the correction circuit 504 is subjected to image processing in the subsequent stage of the correction circuit 504 .
  • image processing examples include white balance gain processing, gamma correction, and color complement processing.
  • each of the first pixel and the second pixel is any one of the plurality of pixels 11a.
  • the amount of light incident on the first pixel is the exposure of the first pixel.
  • the amount of light incident on the second pixel is the exposure of the second pixel.
  • the correction circuit 504 receives first signals corresponding to the first pixels and the second pixels.
  • the correction circuit 504 corrects the difference between the second signal of the first pixel and the second signal of the second pixel to the first signal of the first pixel when the same amount of light is incident on the first pixel and the second pixel.
  • the first signal of at least one of the first pixel and the second pixel is corrected to the second signal so that the difference from the first signal of the second pixel is smaller.
  • the correction circuit 504 outputs a second signal corresponding to each of the first pixel and the second pixel.
  • a signal difference means a difference in signal strength.
  • the capacitance circuit CC of this embodiment changes the capacitance of the charge holding portion Z according to the potential of the charge holding portion Z.
  • FIG. Such a capacitive circuit CC can achieve a wide dynamic range.
  • variations in the output characteristics of the capacitive circuit CC may cause image roughness, erroneous determination in image sensing, and the like.
  • the correction circuit 504 described above the signal characteristics of the first pixel and the signal characteristics of the second pixel can be brought closer to each other. Therefore, according to the correction circuit 504, even when there is variation in the output characteristics of the capacitive circuit CC, image roughness and erroneous determination in image sensing are less likely to occur.
  • the correction circuit 504 corrects the first signal of at least one of the first pixel and the second pixel to the second signal so that the second signal becomes linear with respect to the amount of incident light. This configuration facilitates the processing of the second signal in the subsequent stage of the correction circuit 504 .
  • the second signal is linear with respect to the amount of incident light
  • a regression line can be calculated by the least-squares method of the two-variable data.
  • this expression means that the square of the correlation coefficient of the regression line R 2 is 0.7 or more.
  • this expression is not intended to limit whether the first signal is linear or non-linear, but is an expression focused on the linearity of the second signal.
  • this expression means that the second signal of the first pixel becomes linear with respect to the amount of light incident on the first pixel, and the second signal of the second pixel becomes linear with respect to the amount of light incident on the second pixel. It means that the signal becomes linear.
  • the square R2 of the correlation coefficient of the regression line obtained by the least-squares method of the two-variable data of the incident light amount value and the second signal value may be 0.8 or more, and may be 0.9 or more. may be 1.
  • the correction circuit 504 in the above configuration will be further described.
  • the signal is non-linear with respect to the amount of incident light.
  • signal processing such as white balance adjustment and color interpolation between pixels on a nonlinear signal
  • the linearity of the signal used for signal processing can be ensured. This facilitates signal processing while avoiding degradation of image quality.
  • the correction circuit 504 corrects the first signal of at least one of the first pixel and the second pixel to the second signal using the correction table.
  • the correction table associates the first signal with the second signal.
  • FIG. 7 is a graph showing variations in the exposure amount-first signal level characteristic for each pixel according to the first example.
  • the horizontal axis is the exposure amount of the pixel.
  • the vertical axis is the signal value. What the horizontal axis and vertical axis indicate is the same in the later-described figures.
  • the two graphs in the first example relate to two pixels 11a. These two pixels 11a are hereinafter referred to as the first pixel and the second pixel.
  • FIG. 7 shows a situation where the threshold voltage of the first transistor 81 varies between the first pixel and the second pixel. Variation in the threshold voltage causes variation in the threshold exposure amount of the exposure amount-first signal level characteristic.
  • threshold voltage is the gate-to-source voltage of a transistor when it turns on.
  • An on the vertical axis is the value of the first signal corresponding to the threshold exposure amount in the exposure amount-first signal level characteristic of the first pixel.
  • Bn on the vertical axis is the value of the first signal corresponding to the threshold exposure amount in the exposure amount-first signal level characteristic of the second pixel.
  • FIG. 8 is a correction table according to the first example. Specifically, this correction table is a linear correction table. This point also applies to second to ninth examples described later.
  • the left column of the correction table in FIG. 8 is the value of the first signal of the first pixel and the second pixel.
  • the middle column is the value of the second signal for the first pixel.
  • the right column is the value of the second signal for the second pixel.
  • the value of the first signal of the first pixel is associated with the value of the second signal of the first pixel. Also, the value of the first signal of the second pixel and the value of the second signal of the second pixel are associated.
  • the value of the first signal of the first pixel and the value of the second signal of the first pixel are the same in the region where the value of the first signal of the first pixel is 0 or more and An or less. In a region where the value of the first signal of the first pixel is greater than An, when the value of the first signal of the first pixel is X, the value of the second signal of the first pixel is An+(X ⁇ An) ⁇ C. be. where C is a correction constant. As can be understood from FIG. 8, the explanation that "first pixel" and “An” are replaced with "second pixel” and "Bn” is also valid.
  • the threshold exposure amount of the exposure amount-first signal level characteristics between the first pixel and the second pixel there may be variations in the threshold exposure amount of the exposure amount-first signal level characteristics between the first pixel and the second pixel.
  • the exposure amount-second signal level characteristics of the first pixel and the second pixel can be matched by the correction using the correction table of FIG.
  • the linearity of the exposure amount-second signal level characteristic in each pixel can be ensured.
  • the value of the first signal input to the correction table and the value of the second signal output from the correction table may be the same.
  • the first signal is treated as corrected to the second signal.
  • a signal derived from a pixel passes through the correction table, it is treated as having corrected the first signal into the second signal by the correction table.
  • a signal derived from a pixel passes through the correction circuit 504
  • FIG. 9 is a graph showing the exposure amount-second signal level characteristics for each pixel according to the first example.
  • the solid line indicates the exposure amount-second signal level characteristic.
  • the dotted line also indicates the light amount-first signal characteristic.
  • FIG. 10 is a graph showing variations in exposure amount-first signal level characteristics for each control potential VF, according to the second example.
  • the two graphs in FIG. 10 relate to one pixel 11a.
  • This one pixel 11a is hereinafter referred to as a first pixel.
  • the threshold exposure amount is low.
  • the threshold exposure amount is high.
  • FIG. 11 is a correction table according to the second example.
  • the value of the first signal of the first pixel and the value of the second signal of the first pixel are the same in the region where the value of the first signal of the first pixel is 0 or more and An or less.
  • the value of the first signal of the first pixel is X
  • the value of the second signal of the first pixel is An+(X ⁇ An) ⁇ C. be. where C is a correction constant.
  • the exposure amount-first signal level characteristics differ depending on whether the control potential VF applied to one pixel is low or high. Specifically, the threshold exposure amounts are different. However, according to the correction using the correction table of FIG. 11, the exposure amount-second signal level characteristics in these cases can be made uniform. Also, the linearity of the exposure amount-second signal level characteristic at each control potential VF can be ensured.
  • FIG. 12 is a graph showing variations in the exposure amount-first signal level characteristic for each pixel and for each control potential VF, according to the third example.
  • the six graphs in the third example relate to three pixels 11a. These three pixels 11a are hereinafter referred to as the first pixel, the second pixel and the third pixel.
  • the threshold exposure amount is low.
  • the threshold exposure amount is high.
  • FIG. 12 shows a situation where the threshold voltage of the first transistor 81 varies among the first, second, and third pixels. Variation in the threshold voltage causes variation in the threshold exposure amount of the exposure amount-first signal level characteristic.
  • FIG. 13A is a correction table for the signal of the first pixel according to the third example.
  • the value of the first signal of the first pixel and the value of the second signal of the first pixel are the same in the region where the value of the first signal of the first pixel is 0 or more and Ap1 or less.
  • the value of the second signal of the first pixel is Ap1+(X ⁇ Ap1) ⁇ C. be. where C is a correction constant.
  • FIG. 13B is a correction table for the signal of the second pixel according to the third example.
  • the “first pixel”, “Ap1” and “Bp1” in the description of the correction table in FIG. 13A are read as “second pixel”, “Ap2” and “Bp2” respectively. Become.
  • FIG. 13C is a correction table for the signal of the third pixel according to the third example.
  • the “first pixel”, “Ap1” and “Bp1” in the description of the correction table in FIG. 13A are read as “third pixel”, “Ap3” and “Bp3” respectively. Become.
  • FIGS. 13A to 13C show separate correction tables for the first pixel, the second pixel, and the third pixel.
  • the correction tables for the first pixel, the second pixel, and the third pixel may be configured separately, or may be one collective correction table.
  • the exposure amount-first signal level characteristics differ depending on whether the control potential VF is low or high. Further, the same characteristics of each pixel are different under the condition that the control potential VF is the same. Specifically, the threshold exposure amounts are different. Also, the difference between the values Ap1 and Ap2 is greater than the difference between the values Bp1 and Bp2. The difference between value Ap2 and value Ap3 is greater than the difference between value Bp2 and value Bp3. The difference between value Ap3 and value Ap1 is greater than the difference between value Bp3 and value Bp1.
  • the exposure amount-second signal level characteristics can be made uniform. Also, the linearity of the exposure amount-second signal level characteristics in each pixel and each control potential VF can be ensured.
  • FIG. 14 is a graph showing variations in the exposure amount-first signal level characteristic for each pixel according to the fourth example.
  • the two graphs in the fourth example relate to two pixels 11a. These two pixels 11a are hereinafter referred to as the first pixel and the second pixel.
  • FIG. 14 shows a situation where the capacitance value of the charge storage section Z varies between the first pixel and the second pixel.
  • This causes variations in the exposure amount-first signal level characteristics. Specifically, there are variations in the threshold exposure dose and in the slope of the exposure dose-first signal level characteristic graph. More specifically, the slope of the graph in the area where the exposure amount is lower than the threshold exposure amount and the slope of the graph in the area where the exposure amount is higher than the threshold exposure amount vary.
  • the capacitance value of the charge storage section Z here means the capacitance value in a state where the first transistor 81 is in an off state and the first capacitive element 71 of the capacitive circuit CC is not visible.
  • FIG. 15 is a correction table according to the fourth example.
  • the left column of this correction table is the value of the first signal for the first and second pixels.
  • the middle column is the value of the second signal for the first pixel.
  • the right column is the value of the second signal for the second pixel.
  • the value of the first signal of the first pixel is associated with the value of the second signal of the first pixel. Also, the value of the first signal of the second pixel and the value of the second signal of the second pixel are associated.
  • the variation in the threshold exposure amount, the slope of the graph in the region where the exposure amount is lower than the threshold exposure amount, and the exposure amount is lower than the threshold exposure amount There is variation in the slope of the graph in the high region.
  • the exposure amount-second signal level characteristics can be made uniform. Also, the linearity of the exposure amount-second signal level characteristic in each pixel can be ensured.
  • FIG. 16 is a graph showing variations in the exposure amount-first signal level characteristic for each pixel according to the fifth example.
  • the two graphs in the fifth example relate to two pixels 11a. These two pixels 11a are hereinafter referred to as the first pixel and the second pixel.
  • FIG. 16 shows a situation where there are variations in the exposure amount-first signal level characteristics between the first pixel and the second pixel, and the linearity of these characteristics is low.
  • the capacitance value of the charge holding portion Z is switched stepwise when the source-drain voltage of the first transistor 81 straddles the threshold voltage. Instead, it changes continuously around the threshold voltage. This is the reason for the low linearity of the exposure-first signal characteristic in the fifth example.
  • FIG. 17 is a correction table according to the fifth example.
  • the left column of this correction table is the value of the first signal for the first and second pixels.
  • the middle column is the value of the second signal for the first pixel.
  • the right column is the value of the second signal for the second pixel.
  • the value of the first signal of the first pixel is associated with the value of the second signal of the first pixel. Also, the value of the first signal of the second pixel and the value of the second signal of the second pixel are associated.
  • the value of the second signal of the first pixel is the value of the first signal of the first pixel multiplied by the correction constant.
  • a correction constant is set for each value of the first signal of the first pixel. 17, Na1, Na2, . . . are correction constants for correcting the value of the first signal of the first pixel to the value of the second signal of the first pixel.
  • the value of the second signal of the second pixel is the value of the first signal of the second pixel multiplied by the correction constant.
  • a correction constant is set for each value of the first signal of the second pixel.
  • 17, Nb1, Nb2, . . . are correction constants for correcting the value of the first signal of the second pixel to the value of the second signal of the second pixel.
  • the graph of the exposure amount-first signal level characteristics of each pixel is curved, and the same characteristics vary from pixel to pixel.
  • the exposure amount-second signal level characteristics can be made uniform. Also, the linearity of the exposure amount-second signal level characteristic in each pixel can be ensured.
  • FIG. 18A is an exemplary schematic circuit diagram of a pixel according to the second embodiment;
  • the circuit configuration of the pixel 11b of the second embodiment shown in FIG. 18A differs from the circuit configuration of the pixel 11a of the first embodiment shown in FIG. 2 in the capacitor circuit CC.
  • the first voltage supply circuit 48, the first transistor 81, the first capacitive element 71, and the charge holding section Z are connected in series in this order.
  • the first gate of the first transistor 81 is connected to the first terminal 71a of the first capacitive element 71 and the charge holding section Z.
  • One of the first source and the first drain of the first transistor 81 is connected to the second terminal 71b of the first capacitive element 71 .
  • a control potential VF is applied from the first voltage supply circuit 48 to the other of the first source and the first drain of the first transistor 81 .
  • the node 47 is connected to one of the first source and the first drain of the first transistor 81 and the second terminal 71b of the first capacitive element 71 .
  • the first voltage supply circuit 48 is connected to the other of the first source and the first drain of the first transistor 81 .
  • the first transistor 81 When the potential of the first gate of the first transistor 81 is low, the first transistor 81 is off. The control potential VF is not applied to the second terminal 71b. The second terminal 71b is in a floating state. In this case, the first capacitive element 71 cannot be seen as a capacitor. That is, the first capacitive element 71 does not function as the capacitance of the charge holding portion Z.
  • the potential of the first gate of the first transistor 81 rises.
  • the gate-source voltage of the first transistor 81 eventually exceeds the threshold voltage, and the first transistor 81 is turned on.
  • the control potential VF is applied to the second terminal 71b through the first source and the first drain of the first transistor 81 . That is, the potential of the second terminal 71b is fixed.
  • the first capacitive element 71 can be seen as a capacitor.
  • the first capacitive element 71 functions as the capacitance of the charge holding portion Z.
  • the capacitance value of the charge holding portion Z increases. Specifically, the capacitance value of the first capacitive element 71 is added as the capacitance value of the charge holding portion Z.
  • the potential of the node 47 may be reset by applying the control potential VF via the first transistor 81 .
  • FIG. 18B is a schematic circuit diagram of a pixel according to another example of the second embodiment.
  • the node 47 is connected to one of the source and drain of the specific reset transistor 76.
  • a control potential VF is applied from the first voltage supply circuit 48 to the other of the source and drain of the specific reset transistor 76 .
  • the potential of node 47 can be reset by turning on specific reset transistor 76 .
  • FIG. 19 is an exemplary schematic circuit diagram of a pixel according to the third embodiment.
  • the capacitance circuit CC of the pixel 11d of the third embodiment shown in FIG. 19 has a plurality of stages of circuits corresponding to the capacitance circuit CC of the second embodiment shown in FIG. 18A.
  • the capacitive circuit CC includes voltage supply circuits 48a, 48b and 48c, transistors 81, 82 and 83, and capacitive elements 71, 72 and 73.
  • the source of the second transistor 82 may be referred to as a second source.
  • a drain of the second transistor 82 may be referred to as a second drain.
  • a gate of the second transistor 82 may be referred to as a second gate.
  • a source of the third transistor 83 may be referred to as a third source.
  • a drain of the third transistor 83 may be referred to as a third drain.
  • a gate of the third transistor 83 may be referred to as a third gate.
  • the second capacitive element 72 includes a first terminal 72a and a second terminal 72b.
  • the third capacitive element 73 includes a first terminal 73a and a second terminal 73b.
  • the first gate and first terminal 71 a are connected to the charge retention node 44 .
  • One of the first source and the first drain is connected to the second terminal 71b.
  • a first control potential VF1 is applied from the first voltage supply circuit 48a to the other of the first source and the first drain.
  • the second gate and first terminal 72 a are connected to the charge retention node 44 .
  • One of the second source and the second drain is connected to the second terminal 72b.
  • a second control potential VF2 is applied from the second voltage supply circuit 48b to the other of the second source and the second drain.
  • the third gate and first terminal 73 a are connected to the charge retention node 44 .
  • One of the third source and third drain is connected to the second terminal 73b.
  • a third control potential VF3 is applied from the third voltage supply circuit 48c to the other of the third source and the third drain.
  • FIG. 20 is a graph showing exposure amount-pixel signal level characteristics in the second mode according to the third embodiment.
  • the first capacitive element 71 becomes visible as a capacitor.
  • the capacitance value of the charge holding portion Z increases.
  • the second capacitive element 72 becomes visible as a capacitor.
  • the capacitance value of the charge holding portion Z increases.
  • the third capacitive element 73 becomes visible as a capacitor. As a result, the capacitance value of the charge holding portion Z increases.
  • a band in which the exposure amount is equal to or greater than the first threshold exposure amount Qth1 and less than the second threshold exposure amount Qth2 is referred to as a band (1).
  • a band in which the exposure amount is equal to or greater than the second threshold exposure amount Qth2 and less than the third threshold exposure amount Qth3 is referred to as a band (2).
  • a band in which the exposure amount is equal to or greater than the third threshold exposure amount Qth3 is referred to as a band (3).
  • the potential of the charge holding portion Z when the exposure amount is the first threshold exposure amount Qth1 is referred to as the first threshold potential.
  • the potential of the charge holding portion Z when the exposure amount is the second threshold exposure amount Qth2 is referred to as a second threshold potential.
  • the potential of the charge holding portion Z when the exposure amount is the second threshold exposure amount Qth3 is referred to as a third threshold potential.
  • the third control potential VF3, the second control potential VF2, and the first control potential VF1 are different from each other.
  • the first threshold exposure amount Qth1, the second threshold exposure amount Qth2, and the third threshold exposure amount Qth3 can be set to mutually different exposure amounts.
  • the third control potential VF3 is higher than the second control potential VF2.
  • the second control potential VF2 is greater than the first control potential VF1.
  • the third threshold exposure amount Qth3 can be made larger than the second threshold exposure amount Qth2, and the second threshold exposure amount Qth2 can be made larger than the first threshold exposure amount Qth1. can.
  • the capacitance value C3 of the third capacitive element 73 is larger than the capacitance value C2 of the second capacitive element 72.
  • the capacitance value C2 of the second capacitive element 72 is larger than the capacitance value C1 of the first capacitive element 71 .
  • the capacitance circuit CC changes the capacitance value of the charge holding section Z when the potential of the charge holding section Z changes across the first threshold potential. Specifically, the capacitance circuit CC changes the capacitance value of the charge holding portion Z according to the capacitance value of the first capacitance element 71 at this time. More specifically, the capacitance circuit CC increases the capacitance value of the charge holding portion Z by the capacitance value of the first capacitive element 71 at this time.
  • the capacitive circuit CC of the third embodiment shown in FIG. 19 has multiple stages of circuits corresponding to the capacitive circuit CC of the second embodiment shown in FIG. 18A.
  • the capacitive circuit CC may have a plurality of stages of circuits corresponding to the capacitive circuits CC of other embodiments.
  • the number of stages is three in this embodiment, the number of stages may be two or four or more.
  • FIG. 21 is a schematic circuit diagram of a pixel according to another example of the third embodiment; In the pixel 11e of this another example, the number of stages is two.
  • FIG. 22 is a graph showing variations in the exposure amount-first signal level characteristic for each pixel according to the sixth example.
  • the two graphs of the sixth example relate to two pixels 11a. These two pixels 11a are hereinafter referred to as the first pixel and the second pixel.
  • FIG. 22 shows a situation where there is a variation in the first threshold voltage of the first transistor 81 and a variation in the second threshold voltage of the second transistor 82 between the first pixel and the second pixel.
  • Variation in the first threshold voltage causes variation in the first threshold exposure amount of the exposure amount-first signal level characteristic.
  • Variation in the second threshold voltage causes variation in the second threshold exposure amount of the exposure amount-first signal level characteristic.
  • Am on the vertical axis is the value of the first signal corresponding to the first threshold exposure amount in the exposure amount-first signal level characteristics of the first pixel.
  • An on the vertical axis is the value of the first signal corresponding to the second threshold exposure amount in the same characteristic.
  • Bm on the vertical axis is the value of the first signal corresponding to the first threshold exposure amount in the second pixel exposure amount-first signal level characteristic.
  • Bn on the vertical axis is the value of the first signal corresponding to the second threshold exposure amount in the same characteristic.
  • FIG. 23A is a correction table for the signal of the first pixel according to the sixth example.
  • the left column of this correction table is the value of the first signal for the first pixel.
  • the right column is the value of the second signal for the first pixel.
  • the value of the first signal of the first pixel is associated with the value of the second signal of the first pixel.
  • the value of the first signal of the first pixel and the value of the second signal of the first pixel are the same in the region where the value of the first signal of the first pixel is 0 or more and Am or less. In a region where the value of the first signal of the first pixel is greater than Am and equal to or less than An, when the value of the first signal of the first pixel is X, the value of the second signal of the first pixel is Am+(X-Am). xCa1. In a region where the value of the first signal of the first pixel is greater than An, when the value of the first signal of the first pixel is X, the value of the second signal of the first pixel is Am+(An ⁇ Am) ⁇ Ca1+( X ⁇ An) ⁇ Ca2. where Ca1 and Ca2 are correction constants.
  • FIG. 23B is a correction table for the signal of the second pixel according to the sixth example.
  • the “first pixel”, “Am”, “An”, “Ca1” and “Ca2” in the description of the correction table in FIG. "Bn”, “Cb1” and “Cb2" are replaced.
  • FIGS. 23A and 23B show separate correction tables for the first pixel and the second pixel.
  • the correction tables for the first pixel and the second pixel may be configured separately, or may be one integrated correction table.
  • the exposure-first signal level characteristic has two threshold exposures.
  • the slopes of these exposure dose-first signal level characteristic graphs change at each threshold exposure dose.
  • the exposure amount-second signal level characteristics can be made uniform. Also, the linearity of the exposure amount-second signal level characteristics in each pixel and each control potential VF can be ensured.
  • FIG. 24 is a graph showing variations in exposure amount-first signal level characteristics for each control potential VF, according to the seventh example.
  • the two graphs in the seventh example relate to one pixel 11a.
  • This one pixel 11a is hereinafter referred to as a first pixel.
  • FIG. 25 is a correction table according to the seventh example.
  • the value of the first signal of the first pixel and the value of the second signal of the first pixel are the same in the region where the value of the first signal of the first pixel is 0 or more and An or less.
  • the value of the first signal of the first pixel is X
  • the value of the second signal of the first pixel is An+(X ⁇ An) ⁇ C. be. where C is a correction constant.
  • the exposure amount-first signal level characteristic is is different. Specifically, the threshold exposure amounts are different. However, according to the correction using the correction table of FIG. 25, the exposure amount-second signal level characteristics in these cases can be made uniform. Also, the linearity of the exposure amount-second signal level characteristic at each control potential VF can be ensured.
  • the pixel derived signal may be multiplied by a variable gain.
  • the gain can be multiplied during AD conversion by the AD conversion circuit 502 .
  • the gain can be multiplied after AD conversion.
  • the correction by the correction circuit 504 when multiplying by such a gain will be described below.
  • FIG. 26 is a graph showing variations in the exposure amount-first signal level characteristic for each pixel and for each gain according to the eighth example.
  • the six graphs of the eighth example relate to two pixels 11a. These two pixels 11a are hereinafter referred to as the first pixel and the second pixel.
  • gain1 is a positive gain, ie a gain greater than one.
  • gain2 is a negative gain, that is, a gain less than one.
  • the case where no gain is applied means that the case where the gain is 1 is included.
  • An on the vertical axis is the value of the first signal corresponding to the threshold exposure amount in the exposure amount-first signal level characteristic of the first pixel when no gain is applied.
  • An ⁇ gain1 on the vertical axis is the value of the first signal corresponding to the threshold exposure amount in the same characteristic when the gain is gain1.
  • An ⁇ gain2 on the vertical axis is the value of the first signal corresponding to the threshold exposure amount in the same characteristic when the gain is gain2.
  • Bn on the vertical axis is the value of the first signal corresponding to the threshold exposure amount in the exposure amount-first signal level characteristic of the second pixel when no gain is applied.
  • Bn ⁇ gain1 on the vertical axis is the value of the first signal corresponding to the threshold exposure amount in the same characteristic when the gain is gain1.
  • Bn ⁇ gain2 on the vertical axis is the value of the first signal corresponding to the threshold exposure amount in the same characteristic when the gain is gain2.
  • FIG. 27A is a correction table when the gain is gain1, according to the eighth example.
  • the left column of this correction table is the value of the first signal for the first and second pixels.
  • the middle column is the value of the second signal for the first pixel.
  • the right column is the value of the second signal for the second pixel.
  • the value of the first signal of the first pixel is associated with the value of the second signal of the first pixel. Also, the value of the first signal of the second pixel and the value of the second signal of the second pixel are associated.
  • the value of the first signal of the first pixel and the value of the second signal of the first pixel are the same in the region where the value of the first signal of the first pixel is 0 or more and less than or equal to An ⁇ gain1.
  • An ⁇ gain1 when the value of the first signal of the first pixel is X, the value of the second signal of the first pixel is An ⁇ gain1+(X ⁇ An ) ⁇ C ⁇ gain1.
  • C is a correction constant.
  • FIG. 27B is a correction table when the gain is gain2, according to the eighth example.
  • "gain1" in the description of the correction table in FIG. 27A is replaced with "gain2.”
  • the correction table for the eighth example when no gain is applied is the same as the correction table in FIG. 8 for the first example.
  • correction table for each gain is shown separately.
  • the correction table for each gain may be configured separately, or may be a single correction table.
  • the pixel signal from one pixel is subjected to a positive gain, a non-gained case, and a negative gain.
  • the characteristics are different.
  • the same characteristic differs for each pixel.
  • the exposure amount-second signal level characteristics in these cases can be made uniform. Also, the linearity of the exposure amount-second signal level characteristic at each control potential VF can be ensured.
  • the pixel exposure-first signal level characteristic may have temperature dependence. Correction by the correction circuit 504 in such a case will be described below.
  • FIG. 28 is a graph showing variations in exposure amount-first signal level characteristics for each temperature, according to the ninth example.
  • the two graphs in the ninth example relate to one pixel 11a.
  • This one pixel 11a is hereinafter referred to as a first pixel.
  • FIG. 28 shows a situation where the element characteristics of the capacitive circuit CC of the first pixel vary due to the temperature of the capacitive circuit CC.
  • Element characteristics that vary with temperature are, for example, the threshold voltage of the first transistor 81 and the capacitance value of the first capacitive element 71 . Due to variations in element characteristics, variations occur in the exposure amount-first signal level characteristics. Specifically, variations in the threshold voltage of the first transistor 81 cause variations in the threshold exposure amount. In addition, due to variations in the capacitance value of the first capacitive element 71, variations in the slope of the graph of the exposure amount-first signal level characteristic occur in regions where the exposure amount is higher than the threshold exposure amount.
  • At1 on the vertical axis is the value of the first signal corresponding to the threshold exposure amount in the exposure amount-first signal level characteristics of the first pixel when the capacitance circuit CC is at the first temperature t1.
  • At2 on the vertical axis is the value of the first signal corresponding to the threshold exposure amount in the same characteristic when the capacitive circuit CC is at the second temperature t2.
  • FIG. 29 is a correction table according to the ninth example.
  • the left column of this correction table is the value of the first signal of the first pixel when the capacitive circuit CC is at the first temperature t1 and when the capacitive circuit CC is at the second temperature t2.
  • the middle column is the value of the second signal for the first pixel when the capacitive circuit CC is at the first temperature t1.
  • the right column is the value of the second signal for the first pixel when the capacitive circuit CC is at the second temperature t2.
  • the value of the first signal and the value of the second signal of the first pixel when the capacitance circuit CC is at the first temperature t1 are associated. Also, the value of the first signal and the value of the second signal of the first pixel when the capacitance circuit CC is at the second temperature t2 are associated.
  • the value of the first signal of the first pixel and the value of the second signal of the first pixel in the region where the value of the first signal of the first pixel is 0 or more and At1 or less. are identical.
  • the value of the second signal of the first pixel is At1+(X ⁇ At1) ⁇ C1.
  • C1 is a correction constant.
  • the exposure amount-first signal level characteristics differ depending on whether the temperature of the capacitor circuit CC is low or high.
  • the exposure amount-second signal level characteristics in these cases can be made uniform. Also, the linearity of the exposure amount-second signal level characteristic at each control potential VF can be ensured.
  • FIG. 30 is a circuit block diagram showing signal processing according to the first specific example.
  • the value of the first signal and the value of the second signal are stored in the nonvolatile memory 505, as in the example of FIG.
  • the correspondence between the value of the first signal and the value of the second signal is according to the pixel variation coefficient, the temperature coefficient and the VF coefficient.
  • the pixel variation coefficient is a coefficient corresponding to the manufacturing variation of the capacitor circuit CC between pixels.
  • Element characteristics that vary due to manufacturing variations are, for example, the threshold voltage of the first transistor 81 and the capacitance value of the first capacitive element 71 .
  • the temperature coefficient is a coefficient corresponding to variations in the element characteristics of the capacitor circuit CC due to the temperature of the capacitor circuit CC.
  • Element characteristics that vary with the temperature of the capacitive circuit CC are, for example, the threshold voltage of the first transistor 81 and the capacitance value of the first capacitive element 71 .
  • the VF coefficient is a coefficient corresponding to the control potential VF.
  • the element characteristic that can change according to the control potential VF is, for example, the threshold exposure amount of the exposure amount-first signal level characteristic.
  • the pixel variation coefficient, temperature coefficient, and VF coefficient are reflected in the correspondence relationship between the values of the first signal and the values of the second signal.
  • the first signal is corrected to the second signal in consideration of variations in the manufacturing of the capacitor circuit CC between pixels, variations in the element characteristics of the capacitor circuit CC due to temperature, and changes in the element characteristics due to the control voltage VF. It becomes possible to
  • the correspondence between the value of the first signal and the value of the second signal may correspond to two selected from the group consisting of pixel variation coefficient, temperature coefficient and VF coefficient. It may be according to one that is used.
  • the correction circuit corrects the first signal to the second signal using the correction table. However, even if the correction circuit corrects the first signal of at least one of the first pixel and the second pixel to the second signal using a function that defines the relationship between the first signal and the second signal. good. Correction using a function can reduce the amount of memory required for correction.
  • a specific example of a correction circuit that performs correction using a function will be described below.
  • FIG. 31 is a circuit block diagram showing signal processing according to the second specific example.
  • a threshold value determiner 506 a nonvolatile memory 507 and a multiplier 508 are used.
  • the threshold determiner 506 compares the value of the first signal and the signal threshold.
  • a signal threshold is given as the value of the first signal when the exposure is the threshold exposure.
  • the signal threshold can be set according to the pixel variation coefficient, temperature coefficient, VF coefficient, etc. of the non-volatile memory 505 .
  • the multiplier 508 calculates the value of the second signal by multiplying the value of the first signal by one. If the value of the first signal is greater than the signal threshold, multiplier 508 computes the value of the second signal by multiplying the value of the first signal by the multiplied value.
  • the value of the second signal is the same as the value of the first signal. If the value of the first signal is greater than the signal threshold, the value of the second signal is the value of the first signal multiplied by the multiplication value.
  • a correction circuit 509 including a threshold value determiner 506 and a multiplier 508 is configured.
  • the correction circuit 509 uses a function for generating the second signal from the first signal as described above. Specifically, the function makes the value of the second signal equal to the value of the first signal if the value of the first signal is less than or equal to the signal threshold. On the other hand, this function sets the value of the second signal to the value obtained by multiplying the value of the first signal by the multiplication value when the value of the first signal is greater than the signal threshold.
  • the value of the first signal which is the argument of the function, and the value of the second signal obtained by the function may be the same.
  • the first signal is treated as corrected to the second signal.
  • a signal derived from a pixel passes through a function, it is treated as having corrected the first signal into a second signal by the function.
  • a correspondence relationship between the first signal and the second signal may be preset to correct the first signal to the second signal. For example, a first data set representing the correspondence relationship between the exposure amount and the first signal is acquired in advance through a preliminary experiment. A second data set is generated based on the first data set to represent the correspondence between the exposure amount and the second signal.
  • the values of the first signal in the first data set and the values of the second signal in the second data set are associated with each exposure amount, as shown in FIG. It can be stored in a table format as shown.
  • the left column is the value of the first signal in the first data set.
  • the middle and right columns are the values of the second signal in the second data set.
  • the function can be an approximation function obtained as follows. That is, it is possible to obtain an approximation function that obtains the value of the second signal from the value of the first signal based on the two-variable data of the value of the first signal and the value of the second signal obtained in advance by prior experiments. A well-known method such as the method of least squares can be used to obtain the approximation function.
  • the approximate function may be a combination of multiple linear functions.
  • the first linear function corrects the first signal to the second signal when the value of the first signal is in the first range and the second signal when the value of the first signal is in the second range.
  • a form can be adopted in which the first signal is corrected to the second signal by a linear function of .
  • FIG. 32 to 34 A specific example for acquiring correction data for correcting the value of the first signal to the value of the second signal will be described below with reference to FIGS. 32 to 34.
  • FIG. The following specific example is for creating a correction table. However, the technique according to the following specific example can also be applied to create a function for correction.
  • FIG. 32 is a flowchart relating to a first acquisition example.
  • correction data for correcting the value of the first signal to the value of the second signal is acquired under the following conditions. ⁇ The temperature of the capacitor circuit CC is constant. ⁇ The control potential VF is constant.
  • step S11 the imaging device 101 is activated.
  • step S12 it waits until the temperature of the capacitor circuit CC stabilizes.
  • step S ⁇ b>13 light with a constant illuminance is made to enter the photoelectric conversion unit 15 of the imaging device 101 uniformly.
  • step S14 frame data is obtained with an exposure time T.
  • the frame data obtained in step S14 each time is a data pair of the exposure amount value and the first signal value, and constitutes one data pair belonging to the first data set.
  • the exposure time T is the initial value.
  • the value of the exposure time T may be expressed as T.
  • step S14 acquisition of frame data with exposure time T is performed N times. Then, the average of the frame data acquired N times is taken. This average is treated as the frame data obtained in step S14. By doing so, the influence of optical shot noise and the like can be suppressed, and the frame data obtained in step S14 can be stabilized.
  • T is increased by ⁇ .
  • step S16 it is determined whether or not the exposure time T is longer than the specified time.
  • the process proceeds to step S17. If the exposure time is equal to or shorter than the specified time, the process returns to step S14.
  • the exposure amount is changed from the exposure amount when the exposure time T is the initial value to the exposure amount when the exposure time T is the specified time. Then, when the process proceeds to step 17, a first data set is obtained in which data in which the value of the exposure amount and the value of the first signal are paired exists for each exposure amount.
  • the exposure-first signal level characteristic exhibited by the first data set has a gamma characteristic.
  • step S17 the threshold exposure amount of the above exposure amount-first signal level characteristic is calculated.
  • a first slope and a second slope of the characteristic graph are calculated.
  • the first slope is the slope of the region where the exposure amount is lower than the threshold exposure amount in the characteristic graph.
  • the second slope is the slope of the area where the exposure amount is higher than the threshold exposure amount in the characteristic graph.
  • a linear graph is created that has a first slope and extends not only to areas where the exposure amount is lower than the threshold exposure amount but also to areas where the exposure amount is higher than the threshold exposure amount.
  • a data set in which the exposure value and the signal value on the linear graph are paired is created as a second data set.
  • the value of the first signal in the first data set and the value of the second signal in the second data set are associated with each exposure amount.
  • step S18 the correction data is written to the nonvolatile memory 505.
  • the correction data are stored in a table format.
  • the first acquisition example can be applied, for example, to the forms shown in FIGS. 7, 14, 16, 22, and 26. According to the first acquisition example, correction tables such as those shown in FIGS. 8, 15, 17, 23A, 23B, 27A, and 27B are obtained.
  • FIG. 33 is a flowchart according to a second acquisition example.
  • correction data for correcting the value of the first signal to the value of the second signal is acquired under the following conditions.
  • ⁇ The temperature of the capacitor circuit CC is constant.
  • ⁇ The control potential VF is varied.
  • ⁇ The amount of exposure is varied by varying the exposure time under constant illuminance conditions.
  • the value of the control potential VF may be denoted as VF.
  • the initial value of VF is zero.
  • step S21 if the exposure time T is longer than the specified time in step S16, the process proceeds to step S21.
  • step S22 it is determined whether or not the control potential VF is higher than the specified potential. If the control potential VF is higher than the specified potential, the process proceeds to step S17. If the control potential VF is equal to or lower than the specified potential, the process returns to step S14.
  • the exposure amount is changed from the exposure amount when the exposure time T is the initial value to the exposure amount when the exposure time is the specified time.
  • the control potential VF is changed from zero to a specified potential for each exposure amount.
  • a first data set is obtained in which data in which the value of the exposure amount and the value of the first signal are paired exists for each exposure amount and for each control potential VF.
  • the exposure-first signal level characteristic exhibited by the first data set has a gamma characteristic.
  • the first data set acquired as described above is provided to steps S17 and S18.
  • the second acquisition example can be applied, for example, to the forms shown in FIGS. 10, 12 and 24. According to the second acquisition example, correction tables such as those shown in FIGS. 11, 13A, 13B, 13C, and 25 are obtained.
  • FIG. 34 is a flowchart relating to a third acquisition example.
  • correction data for correcting the value of the first signal to the value of the second signal is acquired under the following conditions. ⁇ Varying the temperature of the capacitor circuit CC ⁇ Varying the control potential VF ⁇ Varying the exposure amount by varying the exposure time under a constant illuminance condition
  • the temperature of the capacitor circuit CC may be denoted as TMP.
  • step S22 it is determined whether or not the control potential VF is greater than the specified potential. If the control potential VF is higher than the specified potential, the process proceeds to step S31. If the control potential VF is equal to or lower than the specified potential, the process returns to step S14.
  • step S31 the control potential VF is reset to zero.
  • step S31 the exposure time T is reset to the initial value.
  • step S32 it is determined whether or not the temperature TMP is higher than the specified temperature. When the temperature TMP is higher than the specified temperature, the process proceeds to step S17. When the temperature TMP is equal to or lower than the specified temperature, the process returns to step S14.
  • the exposure amount is changed from the exposure amount when the exposure time T is the initial value to the exposure amount when the exposure time is the specified time.
  • the control potential VF is changed from zero to a specified potential for each exposure amount.
  • the temperature TMP is changed from the initial value to the specified temperature for each control potential VF.
  • a first data set is obtained in which data in which the value of the exposure amount and the value of the first signal are paired exists for each exposure amount, each control potential VF, and each temperature TMP. be done.
  • the exposure-first signal level characteristic exhibited by the first data set has a gamma characteristic.
  • the first data set acquired as described above is provided to steps S17 and S18.
  • the third acquisition example can be applied to the form shown in FIG. 28, for example. According to the third acquisition example, a correction table as shown in FIG. 29 or the like is obtained.
  • the position where the correction circuit 504 or 509 is provided is not particularly limited.
  • the correction circuit 504 or 509 and the pixel array 501 are provided on the same chip in the imaging device 101 .
  • the correction circuit 504 or 509 and the pixel array 501 are provided on separate chips in the imaging device 101 .
  • memory 505 holds a plurality of tables corresponding to each control potential VF.
  • the correction circuit 504 has a selector. The selector selects which of the plurality of correction tables to apply according to the value of the control potential VF. Correction circuit 504 corrects the first signal to the second signal using the selected correction table.
  • Linear interpolation may be applied when correcting the first signal to the second signal using the correction table.
  • the point where the value of the first signal is An+1 and the value of the second signal is An+1*C is the first point.
  • a second point is a point where the value of the first signal is An+2 and the value of the second signal is An+2*C.
  • a straight line passing through the first point and the second point is assumed to be a virtual straight line.
  • the value of the first signal is a value Y larger than An and smaller than An+1
  • the value of the second signal when the value of the first signal is Y on the virtual straight line, the The value of the second signal corresponding to the value Y of one signal can be determined.
  • circuit configuration of the imaging device will be further described below. Even in the case of adopting the following circuit configuration, it is possible to adopt the correction circuit 504 or 509 described above.
  • FIG. 35 is an exemplary schematic circuit diagram of an imaging device according to the fourth embodiment.
  • An inverting amplifier 24 is provided for each vertical signal line 18 .
  • these inverting amplifiers 24 are included in the peripheral circuitry.
  • a feedback control line 28 is provided for each row of pixels 11f.
  • the pixels 11f in each row are connected to the vertical scanning circuit 16 via corresponding feedback control lines 28. As shown in FIG.
  • the vertical scanning circuit 16 applies a predetermined potential to the feedback control line 28, a feedback circuit can be formed in which the output of the pixel 11f is negatively fed back.
  • a control line 32 is provided for each row of pixels 11f. Pixels 11 f in each row are connected to the vertical scanning circuit 16 via corresponding control lines 32 .
  • the vertical scanning circuit 16 can supply a predetermined potential to the plurality of pixels 11f via the control line 32.
  • a power supply wiring 22 is provided for each column of pixels 11f.
  • the pixels 11f in each column are connected to the corresponding power wiring 22. As shown in FIG.
  • the negative input terminal of the inverting amplifier 24 is connected to the corresponding vertical signal line 18 .
  • a predetermined potential Vref is applied to the positive input terminal of the inverting amplifier 24 .
  • the voltage Vref is, for example, a positive voltage of 1V or around 1V.
  • the output terminal of the inverting amplifier 24 is connected via a feedback line 25 to a plurality of pixels 11f connected to the negative input terminal of the inverting amplifier 24 .
  • the inverting amplifier 24 forms part of a feedback circuit that negatively feeds back the pixel signal from the pixel 11f.
  • the inverting amplifier 24 includes a gain adjustment terminal 24a for changing the inverting amplification gain.
  • FIG. 36 is an exemplary schematic circuit diagram of the pixel shown in FIG.
  • the pixel 11f includes a capacitive circuit 45 in which capacitive elements 41 and 42 are connected in series.
  • the capacitance value of the capacitive element 42 is larger than the capacitance value of the capacitive element 41 .
  • One of the source and drain of the reset transistor 36, one electrode of the capacitive element 41, and the pixel electrode 15c are connected to the charge retention node 44.
  • the other of the source and drain of the reset transistor 36, the other electrode of the capacitive element 41, and one electrode of the capacitive element 42 are connected to a node 46.
  • the capacitive element 41 is connected in parallel with the reset transistor 36 . This parallel connection may reduce transistor junction leakage to charge retention node 44 and reduce dark current.
  • the other terminal of the capacitive element 42 is connected to the control line 32 .
  • a control line 32 is used to control the potential of this terminal.
  • the pixel 11f includes a feedback transistor 38. Node 46 and feedback line 25 are connected through feedback transistor 38 .
  • the gate of feedback transistor 38 is connected to feedback control line 28 .
  • FIG. 37 is an exemplary schematic circuit diagram of a pixel according to the fifth embodiment; As illustrated in FIG. 37, the fifth embodiment differs from the fourth embodiment in that a switching circuit 50 is provided in place of the inverting amplifier 24 for each column of pixels 11g. In the plurality of pixels 11g forming each column of the pixel array 501 according to the fifth embodiment, the feedback line 25 does not connect between the pixels 11g.
  • One of the source and drain of the feedback transistor 38 is connected to the node 46 in each pixel 11g.
  • the other of the source and drain of feedback transistor 38 is connected to feedback line 25 .
  • One of the source and drain of the address transistor 40 is connected to the feedback line 25 and vertical signal line 18 .
  • the other of the source and drain of the address transistor 40 is connected to one of the source and drain of the amplification transistor 34 .
  • the other of the source and drain of the amplification transistor 34 is connected to the power supply wiring 22 .
  • the switching circuit 50 includes switch elements 51A and 51B, switch elements 52A and 52B, and constant current sources 27A and 27B.
  • the switch elements 51A and 51B are connected to the power wiring 22.
  • a power supply potential AVDD can be connected to the power supply wiring 22 via the switch element 51A.
  • a reference potential AVSS can be connected to the power supply wiring 22 via the switch element 51B.
  • the switch elements 52A and 52B are connected to the vertical signal line 18.
  • a reference potential AVSS can be connected to the vertical signal line 18 via the constant current source 27A and the switch element 52A in this order.
  • a power supply potential AVDD can be connected to the vertical signal line 18 via the constant current source 27B and the switch element 52B in this order.
  • a voltage is applied to the gate of the address transistor 40 via the address signal line 30 when reading the signal. This selects one of the pixels 11g in each column. Also, by turning on the switch element 51A and the switch element 52A of the switching circuit 50, for example, current flows from the constant current source 27A in the direction from the amplification transistor 34 to the address transistor 40, and the electric charge amplified by the amplification transistor 34 The potential of the holding portion Z is detected.
  • the switch element 51B and the switch element 52B of the switching circuit 50 are turned on.
  • a current flows in the address transistor 40 and the amplification transistor 34 in a direction opposite to that during signal readout.
  • a feedback circuit FC including the amplification transistor 34, the address transistor 40, the feedback line 25, the feedback transistor 38 and the reset transistor 36 is configured.
  • kTC noise can be canceled.
  • FIG. 38 is an exemplary schematic circuit diagram of a pixel according to the sixth embodiment.
  • the first capacitive element 71 is a MOS (Metal Oxide Semiconductor) capacitor.
  • MOS Metal Oxide Semiconductor
  • the capacitance circuit CC includes the first voltage supply circuit 48 and the MOS capacitor 71.
  • the MOS capacitor 71 is connected between the first voltage supply circuit 48 and the charge holding section Z. As shown in FIG.
  • the first terminal 71 a of the MOS capacitor 71 , the gate of the amplification transistor 34 and the pixel electrode 15 c of the photoelectric conversion section 15 are connected to the charge retention node 44 .
  • a MOS capacitor as the first capacitive element 71, it is possible to realize the capacitive circuit CC with a small number of elements. This is advantageous from the viewpoint of reducing the size of the pixel 11h and improving the resolution. Also, when a MOS capacitor is employed as the first capacitive element 71 and a MOS transistor is employed as the amplifying transistor 34 and the like, these can be manufactured by a common manufacturing process. This is advantageous from the viewpoint of reducing manufacturing costs.
  • the MOS capacitor 71 is constructed using a transistor.
  • One of the first terminal 71a and the second terminal 71b is connected to the source and drain of the transistor.
  • the other of the first terminal 71a and the second terminal 71b is connected to the gate of the transistor.
  • the second terminal 71b is connected to the source and drain of the transistor.
  • the first terminal 71a is connected to the gate of the transistor.
  • the source and drain of the transistor are connected to each other. According to this configuration, the transistor can be turned on when the difference between the potential of the first terminal 71a and the potential of the second terminal 71b of the MOS capacitor 71 becomes a certain value.
  • a source and a drain of a transistor can be connected by a wiring or the like.
  • inter-terminal voltage of the MOS capacitor 71 may be used.
  • the inter-terminal voltage is the difference between the potential of the first terminal 71a of the MOS capacitor 71 and the potential of the second terminal 71b.
  • a control potential VF is applied to the second terminal 71 b of the MOS capacitor 71 .
  • the potential of the first terminal 71a included in the charge holding portion Z changes, and the voltage between the terminals also changes. Specifically, since the signal charges are holes, the potential of the first terminal 71a rises when photoelectric conversion is performed in the photoelectric conversion unit 15 . When the voltage across the terminals reaches a certain value, the transistor turns on. As a result, the MOS capacitor 71 can be seen as a capacitance. Thus, the capacitance value of the charge holding portion Z increases.
  • the control potential VF applied to the second terminal 71b may be switched.
  • the imaging mode of the imaging device 101 has a first mode and a second mode.
  • the control potential VF applied to the second terminal 71b is the potential VFA.
  • the control potential VF applied to the second terminal 71b is the potential VFB.
  • the potential VFA and the potential VFB are different from each other. According to this example, a difference can be made between the first threshold potential in the first mode and the first threshold potential in the second mode.
  • the capacitance value of the charge holding portion Z changes stepwise when the potential of the charge holding portion Z changes across the first threshold potential. .
  • the capacitance value of the charge holding portion Z may change continuously when the potential of the charge holding portion Z changes across the first threshold potential.
  • the first expression, the second expression and the third expression used in the previous embodiments can include any of these forms.
  • the first expression is an expression that "the capacitive circuit CC changes the capacitance value of the charge holding section Z when the potential of the charge holding section Z changes across the first threshold potential".
  • the second expression is "the capacitive circuit CC changes the capacitance value of the charge holding portion Z in accordance with the capacitance value of the first capacitive element 71".
  • the third expression is "the capacitive circuit CC changes the capacitance value of the charge holding portion Z by the amount of the capacitance value of the first capacitive element 71 according to the potential of the charge holding portion Z".
  • FIG. 39 is an exemplary schematic circuit diagram of a pixel according to the seventh embodiment.
  • the photoelectric conversion unit 15 is a photodiode. Specifically, the photoelectric conversion unit 15 is a silicon photodiode. Signal charges are electrons. Since the configuration and operation of the capacitor circuit CC are the same as those of the first embodiment, description thereof is omitted.
  • FIG. 40 is an exemplary schematic circuit diagram of a pixel according to the eighth embodiment.
  • a pixel 11j according to the eighth embodiment includes a transfer transistor 39, unlike the pixel 11i according to the seventh embodiment.
  • One of the source and drain of the transfer transistor 39 is connected to the gate of the amplification transistor 34 .
  • One of the source and drain of the transfer transistor 39 is connected to one of the source and drain of the reset transistor 36 .
  • the other of the source and drain of the transfer transistor 39 is connected to the charge retention node 44 .
  • the signal charge accumulated in the charge holding portion Z is transferred to the node 49 when the transfer transistor 39 is turned on, and a pixel signal corresponding to the potential of the node 49 is output from the amplification transistor.
  • FIG. 41 is an exemplary schematic circuit diagram of a pixel according to the ninth embodiment.
  • the circuit configuration of the pixel 11k of the ninth embodiment shown in FIG. 41 differs from the circuit configuration of the pixel 11i of the seventh embodiment shown in FIG. 39 in the capacitor circuit CC.
  • the first capacitive element 71 is a MOS capacitor.
  • the first terminal 71 a of the MOS capacitor 71 , the gate of the amplification transistor 34 and the photoelectric conversion section 15 are connected to the charge retention node 44 .
  • the photoelectric conversion unit 15 is a photodiode. Since the configuration and operation of the capacitor circuit CC are the same as those of the sixth embodiment, description thereof is omitted.
  • the configuration of the pixel using the capacitor circuit CC is not limited to the one described above.
  • the correction circuit described above is effective as long as it includes a capacitance circuit CC and changes the capacitance value of the charge holding portion Z in accordance with the potential of the charge holding portion Z.
  • FIG. For example, the correction circuit described above is also effective in the pixels shown in FIGS.
  • nodes 92 and 93 between the first transistor 81 and the first capacitive element are connected.
  • An amplification transistor 34B is added to output a pixel signal corresponding to the potential.
  • the first amplification transistor 34A, the first address transistor 40A, the first reset transistor 36A, the first transistor 81, the second amplification transistor 34B and the second address transistor 40B are N-type transistors.
  • the second reset transistor 36B is a P-type transistor.
  • the output of the amplification transistor 34A is negatively fed back via the first inverting amplifier 24A and the feedback line 25A.
  • the output of the amplification transistor 34B is negatively fed back via the second inverting amplifier 24B and the feedback line 25B. This configuration can reduce reset noise generated when the reset transistors 36A and 36B are turned off.
  • a pixel 11m shown in FIG. 44 differs from the pixel 11l in FIG. 42 in that a feedback transistor 38 and capacitive elements 41 and 42 are added.
  • Feedback transistor 38 is an N-type transistor. According to the pixel 11m of FIG. 44, the reset noise caused by the transistor 36A can be further reduced.
  • a pixel 11n shown in FIG. 45 differs from the pixel 11m shown in FIG. 44 in that a negative feedback path is formed within the pixel.
  • one of the source and drain of feedback transistor 38 is connected to the node between amplification transistor 34A and selection transistor 40A.
  • one of the source and drain of the reset transistor 36B is connected to a node between the amplification transistor 34B and the selection transistor 40B. At least two different voltages are applied to the power line 22 .
  • the circuit configuration can be simplified while reducing the reset noise.
  • the camera system according to the present invention includes various camera systems and sensors such as digital still cameras, broadcast cameras, business cameras, medical cameras, surveillance cameras, vehicle cameras, digital single-lens reflex cameras, and digital mirrorless single-lens cameras. It is possible to use it for the system.

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

撮像装置１０１は、第１画素、第２画素及び補正回路５０４を有する。補正回路５０４には、第１画素及び第２画素のそれぞれに対応する第１信号が入力される。補正回路５０４は、第１信号に基づいて第２信号を出力する。第１画素及び第２画素のそれぞれは、光電変換部１５、電荷保持部Ｚ及び容量回路ＣＣを含む。光電変換部１５は、光を信号電荷に変換する。電荷保持部Ｚは、信号電荷を保持する。容量回路ＣＣは、電荷保持部Ｚの電位に応じて電荷保持部Ｚの容量値を変化させる。補正回路５０４は、第１画素及び第２画素に同じ量の光が入射した場合に、第１画素の第２信号と第２画素の第２信号との差が第１画素の第１信号と第２画素の第１信号との差よりも小さくなるように、第１画素及び第２画素の少なくとも一方の第１信号を第２信号に補正する。

Description

撮像装置
　本開示は、撮像装置に関する。
　ＭＯＳ（Metal Oxide Semiconductor）型の撮像装置として、積層型の撮像装置が提案されている。典型的な積層型の撮像装置では、半導体基板の最表面に光電変換膜が積層され、光電変換膜内において光電変換によって発生した電荷をフローティングディフュージョンに蓄積する。撮像装置は、半導体基板内でＣＣＤ（Charge Coupled Device）回路又はＣＭＯＳ（Complementary MOS）回路を用いて、その蓄積された電荷を読み出す。例えば特許文献１は、そのような撮像装置を開示している。
特開２００９－１６４６０４号公報
　本開示は、ワイドダイナミックレンジを実現することに適した技術を提供する。
　本開示の一態様に係る撮像装置は、
　第１画素及び第２画素と、
　前記第１画素及び前記第２画素のそれぞれに対応する第１信号が入力され、前記第１信号に基づいて第２信号を出力する補正回路と、
を備え、
　前記第１画素及び前記第２画素のそれぞれは、
　　光を信号電荷に変換する光電変換部と、
　　前記信号電荷を保持する電荷保持部と、
　　前記電荷保持部の電位に応じて前記電荷保持部の容量値を変化させる容量回路と、
を含み、
　前記補正回路は、前記第１画素及び前記第２画素に同じ量の光が入射した場合に、前記第１画素の前記第２信号と前記第２画素の前記第２信号との差が前記第１画素の前記第１信号と前記第２画素の前記第１信号との差よりも小さくなるように、前記第１画素及び前記第２画素の少なくとも一方の前記第１信号を前記第２信号に補正する、
撮像装置である。
　本開示の一態様に係る技術によれば、ワイドダイナミックレンジを実現できる。
図１は、第１の実施形態に係る撮像装置の例示的な模式的回路図である。 図２は、図１に示す画素の例示的な模式的回路図である。 図３は、第１の実施形態に係る第１モードにおける露光量－画素信号レベル特性を示すグラフである。 図４は、第１の実施形態に係る第２モードにおける露光量－画素信号レベル特性を示すグラフである。 図５は、ガンマ特性の調整について説明するためのグラフである。 図６は、第１の実施形態に係る信号処理を示す回路ブロック図である。 図７は、第１の例に係る、画素毎の露光量－第１信号レベル特性のバラツキを示すグラフである。 図８は、第１の例に係る補正テーブルである。 図９は、第１の例に係る、画素毎の露光量－第２信号レベル特性を示すグラフである。 図１０は、第２の例に係る、制御電位ＶＦ毎の露光量－第１信号レベル特性のバラツキを示すグラフである。 図１１は、第２の例に係る補正テーブルである。 図１２は、第３の例に係る、画素毎及び制御電位ＶＦ毎の露光量－第１信号レベル特性のバラツキを示すグラフである。 図１３Ａは、第３の例に係る、第１画素の信号用の補正テーブルである。 図１３Ｂは、第３の例に係る、第２画素の信号用の補正テーブルである。 図１３Ｃは、第３の例に係る、第３画素の信号用の補正テーブルである。 図１４は、第４の例に係る、画素毎の露光量－第１信号レベル特性のバラツキを示すグラフである。 図１５は、第４の例に係る補正テーブルである。 図１６は、第５の例に係る、画素毎の露光量－第１信号レベル特性のバラツキを示すグラフである。 図１７は、第５の例に係る補正テーブルである。 図１８Ａは、第２の実施形態に係る画素の例示的な模式的回路図である。 図１８Ｂは、第２の実施形態の別例に係る画素の模式的回路図である。 図１９は、第３の実施形態に係る画素の例示的な模式的回路図である。 図２０は、第３の実施形態に係る第２モードにおける露光量－画素信号レベル特性を示すグラフである。 図２１は、第３の実施形態の別例に係る画素の模式的回路図である。 図２２は、第６の例に係る、画素毎の露光量－第１信号レベル特性のバラツキを示すグラフである。 図２３Ａは、第６の例に係る、第１画素の信号用の補正テーブルである。 図２３Ｂは、第６の例に係る、第２画素の信号用の補正テーブルである。 図２４は、第７の例に係る、制御電位ＶＦ毎の露光量－第１信号レベル特性のバラツキを示すグラフである。 図２５は、第７の例に係る補正テーブルである。 図２６は、第８の例に係る、画素毎及びゲイン毎の露光量－第１信号レベル特性のバラツキを示すグラフである。 図２７Ａは、第８の例に係る、ゲインがｇａｉｎ１である場合の補正テーブルである。 図２７Ｂは、第８の例に係る、ゲインがｇａｉｎ２である場合の補正テーブルである。 図２８は、第９の例に係る、温度毎の露光量－第１信号レベル特性のバラツキを示すグラフである。 図２９は、第９の例に係る補正テーブルである。 図３０は、第１の具体例に係る信号処理を示す回路ブロック図である。 図３１は、第２の具体例に係る信号処理を示す回路ブロック図である。 図３２は、第１取得例に係るフローチャートである。 図３３は、第２取得例に係るフローチャートである。 図３４は、第３取得例に係るフローチャートである。 図３５は、第４の実施形態に係る撮像装置の例示的な模式的回路図である。 図３６は、図３５に示す画素の例示的な模式的回路図である。 図３７は、第５の実施形態に係る画素の例示的な模式的回路図である。 図３８は、第６の実施形態に係る画素の例示的な模式的回路図である。 図３９は、第７の実施形態に係る画素の例示的な模式的回路図である。 図４０は、第８の実施形態に係る画素の例示的な模式的回路図である。 図４１は、第９の実施形態に係る画素の例示的な模式的回路図である。 図４２は、他の実施形態に係る画素の例示的な模式的回路図である。 図４３は、画素の後段の例示的な模式的回路図である。 図４４は、他の実施形態に係る画素の例示的な模式的回路図である。 図４５は、他の実施形態に係る画素の例示的な模式的回路図である。
　（本開示に係る一態様の概要）
　本開示の第１態様に係る撮像装置は、
　第１画素及び第２画素と、
　前記第１画素及び前記第２画素のそれぞれに対応する第１信号が入力され、前記第１信号に基づいて第２信号を出力する補正回路と、
を備え、
　前記第１画素及び前記第２画素のそれぞれは、
　　光を信号電荷に変換する光電変換部と、
　　前記信号電荷を保持する電荷保持部と、
　　前記電荷保持部の電位に応じて前記電荷保持部の容量値を変化させる容量回路と、
を含み、
　前記補正回路は、前記第１画素及び前記第２画素に同じ量の光が入射した場合に、前記第１画素の前記第２信号と前記第２画素の前記第２信号との差が前記第１画素の前記第１信号と前記第２画素の前記第１信号との差よりも小さくなるように、前記第１画素及び前記第２画素の少なくとも一方の前記第１信号を前記第２信号に補正する。
　第１態様は、ワイドダイナミックレンジを実現することに適している。
　本開示の第２態様において、例えば、第１態様に係る撮像装置では、
　前記補正回路は、入射する光の量に対して前記第２信号が線形になるように、前記第１画素及び前記第２画素の少なくとも一方の前記第１信号を前記第２信号に補正してもよい。
　第２態様によれば、補正回路の後段での第２信号の処理が容易となる。
　本開示の第３態様において、例えば、第１又は第２態様に係る撮像装置では、
　前記容量回路は、
　　第１電圧供給回路と、
　　前記第１電圧供給回路と前記電荷保持部との間に直列に接続された第１トランジスタ及び第１容量素子と、
を含んでいてもよく、
　前記第１トランジスタのゲートは、前記電荷保持部に接続されていてもよい。
　第３態様の構成は、電荷保持部の電位に応じて電荷保持部の容量値が変化しうる構成の一例である。
　本開示の第４態様において、例えば、第３態様に係る撮像装置では、
　前記第１電圧供給回路と、前記第１容量素子と、前記第１トランジスタと、前記電荷保持部とがこの順に直列に接続されていてもよい。
　第４態様の構成は、電荷保持部の電位に応じて電荷保持部の容量値が変化しうる構成の一例である。
　本開示の第５態様において、例えば、第３態様に係る撮像装置では、
　前記第１電圧供給回路と、前記第１トランジスタと、前記第１容量素子と、前記電荷保持部とがこの順に直列に接続されていてもよい。
　第５態様の構成は、電荷保持部の電位に応じて電荷保持部の容量値が変化しうる構成の一例である。
　本開示の第６態様において、例えば、第１又は第２態様に係る撮像装置では、
　前記容量回路は、
　　第１電圧供給回路と、
　　前記第１電圧供給回路と前記電荷保持部との間に接続されたＭＯＳキャパシタと、
を含んでいてもよい。
　第６態様の構成は、電荷保持部の電位に応じて電荷保持部の容量値が変化しうる構成の一例である。
　本開示の第７態様において、例えば、第１から第６態様のいずれか１つに係る撮像装置では、
　前記補正回路は、前記第１信号が前記第２信号に対応付けられた補正テーブルを用いて、前記第１画素及び前記第２画素の少なくとも一方の前記第１信号を前記第２信号に補正してもよい。
　第７態様の補正テーブルによれば、第１信号を第２信号に補正できる。
　本開示の第８態様において、例えば、第１から第６態様のいずれか１つに係る撮像装置では、
　前記補正回路は、前記第１信号と前記第２信号との関係を規定する関数を用いて、前記第１画素及び前記第２画素の少なくとも一方の前記第１信号を前記第２信号に補正してもよい。
　第８態様の関数によれば、第１信号を第２信号に補正できる。
　本開示の第９態様に係る信号処理方法は、
　第１画素及び第２画素のそれぞれに対応する第１信号に基づいて第２信号を出力する信号処理方法であって、
　前記第１画素及び前記第２画素のそれぞれは、信号電荷を保持する電荷保持部の電位に応じて前記電荷保持部の容量値を変化させる容量回路を含み、
　前記信号処理方法は、
　　前記第１画素及び前記第２画素のそれぞれに対応する前記第１信号を入力することと、
　　前記第１画素及び前記第２画素に同じ量の光が入射した場合に、前記第１画素の前記第２信号と前記第２画素の前記第２信号との差が前記第１画素の前記第１信号と前記第２画素の前記第１信号との差よりも小さくなるように、前記第１画素及び前記第２画素の少なくとも一方の前記第１信号を前記第２信号に補正することと、
　　前記第１画素及び前記第２画素のそれぞれに対応する前記第２信号を出力することと、
　　を含む。
　第９態様は、ワイドダイナミックレンジを実現することに適している。
　本開示の第１０態様において、例えば、第９態様に係る信号処理方法では、
　入射する光の量に対して前記第２信号が線形になるように、前記第１画素及び前記第２画素の少なくとも一方の前記第１信号を前記第２信号に補正することを含んでいてもよい。
　第１０態様によれば、補正回路の後段での第２信号の処理が容易となる。
　本開示の第１１態様に係る撮像装置は、
　第１画素と、
　前記第１画素に対応する第１信号が入力され、前記第１信号に基づいて第２信号を出力する補正回路と、
を備え、
　前記第１画素は、
　　光を信号電荷に変換する光電変換部と、
　　前記信号電荷を保持する電荷保持部と、
　　前記電荷保持部の電位に応じて前記電荷保持部の容量値を変化させる容量回路と、
を含み、
　前記補正回路は、入射する光の量に対して前記第２信号が線形になるように、前記第１画素の前記第１信号を前記第２信号に補正する。
　第１１態様は、ワイドダイナミックレンジを実現することに適している。
　本開示の第１２態様に係る撮像装置は、
　第１画素と、
　前記第１画素に対応する第１信号が入力され、前記第１信号に基づいて第２信号を出力する補正回路と、
を備え、
　前記第１画素は、
　　光を信号電荷に変換する光電変換部と、
　　前記信号電荷を保持する電荷保持部と、
　　前記電荷保持部の電位に応じて前記電荷保持部の容量値を変化させる容量回路と、
を含み、
　入射する光量に対する画素信号の関係を出力特性と定義したとき、
　前記第１画素が有しうる前記出力特性は、第１特性及び第２特性を含み、
　前記補正回路は、前記第１特性の前記第１画素及び前記第２特性の前記第１画素に同じ量の光が入射した場合に、前記第１特性の前記第１画素の前記第２信号と前記第２特性の前記第１画素の前記第２信号との差が前記第１特性の前記第１画素の前記第１信号と前記第２特性の前記第１画素の前記第１信号との差よりも小さくなるように、前記第１特性の前記第１画素及び前記第２特性の前記第１画素の少なくとも一方の前記第１信号を前記第２信号に補正する。
　第１２態様は、ワイドダイナミックレンジを実現することに適している。第１２態様において、出力特性は、容量回路に印加される制御電位、容量回路の温度等に応じて変動しうる。
　実施形態では、「上」、「下」等の用語は、あくまでも部材間の相互の配置を指定するために用いており、撮像装置の使用時における姿勢を限定する意図ではない。
　実施形態では、不純物領域の導電型の変更等、信号電荷の正負が異なることに伴う各要素の調整は、適宜行われうる。
　実施形態では、トランジスタの「ソース」及び「ドレイン」を相互に読み替えてもよい。例えば、ＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）の２つの不純物領域のうちどちらがソース及びドレインに該当するかは、ＭＯＳＦＥＴの極性及びその時点での電位の高低によって決定されることがある。そのため、どちらがソースでどちらがドレインであるかは、ＭＯＳＦＥＴの作動状態によって変動することがある。
　実施形態では、「ノード」という用語を用いることがある。ノードは、電気回路における複数の要素間の接続部を意味し、該要素間の接続を担う配線等を含む概念である。
　実施形態では、「照度」及び「露光量」という用語を用いることがある。照度は、単位面積当たりに入射する光束を意味する。「露光量」は、露光対象に入射する光束の時間積分値を意味する。
　実施形態では、「要素Ａは、要素Ｂに接続されている」という表現を用いることがある。この表現は、要素Ａの一部又は全部がＢに含まれている場合を包含する。
　以下、本開示の実施形態について、図面を参照しながら具体的に説明する。
　（第１の実施形態）
　図１は、第１の実施形態に係る撮像装置の、例示的な模式的回路図である。図１に示す撮像装置１０１は、複数の画素１１ａと周辺回路とを備える。
　複数の画素１１ａは、半導体基板上に２次元に配列されることにより、画素アレイ５０１を構成している。半導体基板は、例えば、シリコン基板である。図示する例では、複数の画素１１ａは、行方向及び列方向に配列されている。複数の画素１１ａは、１次元に配列されてラインセンサを構成していてもよい。
　画素１１ａの各々は、電源配線２２に接続されている。各画素１１ａには、電源配線２２を介して電源電位ＶDDが印加される。
　本実施形態の画素１１ａの各々は、半導体基板に上方に設けられた光電変換部を含む。全ての光電変換部に、蓄積制御線１７を介して電位ＶITOが印加される。
　画素１１ａの各々は、リセット電圧線７７に接続されている。各画素１１ａには、リセット電圧線７７を介してリセット電位ＶRSTが印加される。
　周辺回路は、垂直走査回路１６、負荷回路１９、カラム信号処理回路２０及び水平信号読み出し回路２１を含む。カラム信号処理回路２０及び負荷回路１９は、画素１１ａの列毎に配置されている。
　画素１１ａの行毎に、アドレス信号線３０が設けられている。各行の画素１１ａは、対応するアドレス信号線３０を介して、垂直走査回路１６に接続されている。垂直走査回路１６は、アドレス信号線３０に所定の電位を印加することにより、各行に配置された複数の画素１１ａを行単位で選択する。これにより、選択された画素１１ａの画素信号の読み出しが実行される。
　画素１１ａの行毎に、リセット信号線２６が設けられている。各行の画素１１ａは、対応するリセット信号線２６を介して、垂直走査回路１６に接続されている。リセット信号線２６の電位の制御により、リセットトランジスタ３６のオンオフを制御できる。
　画素１１ａの行毎に、特定リセット信号線７５が設けられている。各行の画素１１ａは、対応する特定リセット信号線７５を介して、垂直走査回路１６に接続されている。特定リセット信号線７５の電位の制御により、特定リセットトランジスタ７６のオンオフを制御できる。
　画素１１ａの列毎に、垂直信号線１８が設けられている。各列の画素１１ａは、対応する垂直信号線１８に接続されている。
　垂直信号線１８毎に、負荷回路１９が設けられている。各負荷回路１９は、対応する垂直信号線１８に接続されている。
　垂直信号線１８毎に、カラム信号処理回路２０が設けられている。各カラム信号処理回路２０は、対応する垂直信号線１８に接続されている。カラム信号処理回路２０は、雑音抑圧信号処理及びアナログ－デジタル変換（ＡＤ変換）等を行う。雑音抑圧信号処理は、例えば相関二重サンプリングである。複数のカラム信号処理回路２０は、水平信号読み出し回路２１に接続されている。水平信号読み出し回路２１は、複数のカラム信号処理回路２０から水平共通信号線２３に信号を順次読み出す。
　図２は、図１に示す画素１１ａの例示的な回路構成を示す。
　画素１１ａは、光電変換部１５を含む。光電変換部１５は、光を電荷に変換する。以下、この電荷を、信号電荷と称することがある。
　本実施形態では、光電変換部１５は、対向電極１５ａ、光電変換層１５ｂ及び画素電極１５ｃを有する。光電変換層１５ｂは、対向電極１５ａと画素電極１５ｃとの間に配置されている。
　光電変換層１５ｂは、半導体基板に積層されている。光電変換層１５ｂの材料は、有機材料であってもよく、無機材料であってもよい。無機材料として、アモルファスシリコンが例示される。光電変換層１５ｂは、有機材料から構成される層及び無機材料から構成される層を含んでいてもよい。典型的には、光電変換層１５ｂは、膜形状を有する。
　対向電極１５ａは、光電変換層１５ｂの受光面側に設けられている。光は、対向電極１５ａを介して光電変換層１５ｂに入射する。典型的には、対向電極１５ａの材料は、ＩＴＯ（Indium Tin Oxide）等のような、透明な導電性材料である。
　画素電極１５ｃは、光電変換層１５ｂを介して対向電極１５ａに対向している。画素電極１５ｃは、光電変換層１５ｂでの光電変換により発生した信号電荷を収集する。画素電極１５ｃの材料は、例えば、金属、金属化合物、ポリシリコン等である。金属としては、アルミニウム、銅等が例示される。金属化合物としては、金属窒化物が例示される。ポリシリコンは、不純物がドープされることにより導電性が付与されたものであってもよい。
　対向電極１５ａは、蓄積制御線１７に接続されている。
　対向電極１５ａには、蓄積制御線１７を介して電位ＶITOが印加される。これにより、光電変換層１５ｂにおける光電変換によって生じた正孔－電子対のうち、正孔及び電子のいずれか一方を信号電荷として画素電極１５ｃによって収集できる。
　信号電荷として正孔を利用する場合、対向電極１５ａの電位が画素電極１５ｃの電位を上回るように、電位ＶITOが設定される。以下では、信号電荷として正孔を利用する場合を例示する。ただし、信号電荷として電子を利用してもよい。
　画素電極１５ｃは、電荷保持ノード４４に接続されている。本明細書において、電荷保持ノード４４は、画素電極１５ｃによって集められた信号電荷を保持する電荷保持部Ｚの一部である。また、電荷保持部Ｚは、電荷保持ノード４４に接続された電極、トランジスタ及び容量素子の一部等を含む。
　画素１１ａは、信号検出回路ＳＤＣを含む。信号検出回路ＳＤＣは、増幅トランジスタ３４、アドレストランジスタ４０及びリセットトランジスタ３６を含む。
　リセットトランジスタ３６のソース及びドレインの一方は、電荷保持ノード４４に接続されている。リセットトランジスタ３６のソース及びドレインの他方は、リセット電圧線７７に接続されている。
　増幅トランジスタ３４のゲートは、電荷保持ノード４４に接続されている。増幅トランジスタ３４のソース及びドレインの一方は、電源配線２２に接続されている。増幅トランジスタ３４のソース及びドレインの他方は、アドレストランジスタ４０のソース及びドレインの一方に接続されている。アドレストランジスタ４０のソース及びドレインの他方は、垂直信号線１８に接続されている。アドレストランジスタ４０のゲートは、アドレス信号線３０に接続されている。
　図示の例では、電源配線２２は、ソースフォロア電源である。増幅トランジスタ３４と図１に示した負荷回路１９とによって、ソースフォロア回路が形成される。増幅トランジスタ３４は、電荷保持部Ｚに蓄積された信号電荷の量に応じた画素信号を出力する。画素信号は、アドレストランジスタ４０によって選択的に読み出される。画素信号は、具体的には信号電圧である。
　リセットトランジスタ３６は、電荷保持部Ｚの電位をリセットする。具体的には、リセットトランジスタ３６がターンオンすると、リセット電圧線７７からリセットトランジスタ３６を介して電荷保持部Ｚにリセット電位ＶRSTが印加される。これにより、電荷保持部Ｚの電位がリセットされる。
　画素１１ａは、容量回路ＣＣを含む。容量回路ＣＣは、第１電圧供給回路４８、第１容量素子７１、第１トランジスタ８１及び特定リセットトランジスタ７６を含む。第１容量素子７１は、第１端子７１ａ、第２端子７１ｂ及び誘電体層を含む。本実施形態では、第１容量素子７１は、ＭＩＭ（Metal Insulator Metal）容量かつ／又はＭＯＭ（Metal Oxide Metal）容量である。
　以下、第１トランジスタ８１のソースを、第１ソースと称することがある。第１トランジスタ８１のドレインを、第１ドレインと称することがある。第１トランジスタ８１のゲートを、第１ゲートと称することがある。
　本実施形態では、第１ゲートは、電荷保持ノード４４に接続されている。第１ソース及び第１ドレインの一方は、電荷保持ノード４４に接続されている。第１ソース及び第１ドレインの他方は、第１端子７１ａに接続されている。第２端子７１ｂは、第１電圧供給回路４８に接続されている。したがって、第１トランジスタ８１及び第１容量素子７１は、第１電圧供給回路４８と電荷保持部Ｚとの間に直列に接続されている。具体的には、第１電圧供給回路４８と、第１容量素子７１と、第１トランジスタ８１と、電荷保持部Ｚとがこの順に直列に接続されている。また、第１トランジスタ８１の第１ゲートは、電荷保持部Ｚに接続されている。第１容量素子７１の第２端子７１ｂには、第１電圧供給回路４８から制御電位ＶＦが印加される。
　第１電圧供給回路４８は、垂直走査回路１６に含まれていてもよく、垂直走査回路１６とは別に設けられていてもよい。後述の第１電圧供給回路４８ａ、第２電圧供給回路４８ｂ及び第３電圧供給回路４８ｃについても同様である。
　本実施形態では、第１トランジスタ８１の第１ソース及び第１ドレインの他方と第１容量素子７１の第１端子７１ａとに接続されたノードを、ノード４７と称することがある。
　本実施形態では、制御電位ＶＦは、直流電位である。制御電位ＶＦは、ある期間と別の期間とで異なっていてもよい。例えば、動作モードに応じて変更されてもよい。
　容量回路ＣＣは、電荷保持部Ｚの電位に応じて、電荷保持部Ｚの容量値を変化させる。この構成は、ワイドダイナミックレンジを実現することに適している。
　第１トランジスタ８１のゲート・ソース間電圧は、電荷保持部Ｚの電位に応じて変化する。電荷保持部Ｚの電位が第１閾値電位を跨いで変化することによって、第１トランジスタ８１がターンオンする。これにより、第１容量素子７１は電荷保持ノード４４に電気的に接続される。このとき、第１容量素子７１は電荷保持部Ｚの一部として機能し、電荷保持部Ｚの容量値が増加する。第１トランジスタ８１がターンオンする電荷保持部Ｚの閾値電位は、制御電位ＶＦによって制御できる。
　第１容量素子７１の容量値は、トランジスタ８１がオフしているときの電荷保持部の容量値よりも大きくてもよい。
　本実施形態では、増幅トランジスタ３４、リセットトランジスタ３６、アドレストランジスタ４０、第１トランジスタ８１及び特定リセットトランジスタ７６の各々は、ＭＯＳＦＥＴであり、具体的にはＮチャンネルＭＯＳＦＥＴである。ただし、これらのトランジスタは、ＰチャンネルＭＯＳであってもよい。これらのトランジスタの全てがＮチャンネルＭＯＳ又はＰチャンネルＭＯＳのいずれかに統一されている必要もない。これらの点は、後述のフィードバックトランジスタ３８、第２トランジスタ８２及び第３トランジスタ８３等についても同様である。
　本実施形態では、第１電圧供給回路４８は、第１閾値電位を変化させることにより、撮影モードを切り替えるようにしてもよい。例えば、第１閾値電位を高く設定することによりトランジスタ８１が常にオフとなる第１モードと、第１閾値電位を比較的低い値に設定することにより電荷保持部Ｚの電位に応じてトランジスタ８１がオンオフする第２モードとを切り替えてもよい。この場合、第２モードは、第１モードよりも高飽和かつ低感度のモードでありうる。
　本実施形態では、第２モードにおいて、電荷保持部Ｚの電位に応じて第１トランジスタ８１がターンオンする。これにより、電荷保持部Ｚの容量値が増加する。一方、第１モードにおいては、第１トランジスタ８１は常にオフ状態に維持される。このため、第１容量素子７１に由来する電荷保持部Ｚの容量値の増加が生じない。
　第２モードでは、画素１１ａ内で、疑似的なガンマ特性を得ることができる。このため、撮像モードが第２モードである様を、「オートガンマＯＮ」と称することができる。一方、第１モードでは、容量回路ＣＣは、電荷保持部Ｚの容量値が変化しないように、制御電位ＶＦが設定されている。このため、撮像モードが第１モードである様を、「オートガンマＯＦＦ」と称することができる。このように、この例では、制御電位ＶＦを制御することによって、オートガンマＯＮとオートガンマＯＦＦとを切り替えることができる。
　以下、第１モード及び第２モードで得られる信号について、さらに説明する。
　図３は、第１モードにおける露光量－画素信号レベル特性を示すグラフである。このグラフの横軸は、画素１１ａの露光量である。縦軸は、増幅トランジスタ３４から出力される画素信号のレベルである。横軸及び縦軸の値は、規格化されている。これらの点は、後述の図４及び図５についても同様である。図３に示すように、第１モードでは、露光量が増加するにつれて、増幅トランジスタ３４から出力される画素信号のレベルが連続的に増加している。ただし、露光量が１のときに、信号レベルの増加が頭打ちになっている。
　図４は、第２モードにおける露光量－画素信号レベル特性を示すグラフである。図４に示すように、第２モードでは、露光量が閾値露光量を跨いで増加したときに増幅トランジスタ３４から出力される画素信号のレベルの増加がゆるやかになる。これは、露光量が閾値露光量以上の領域では、電荷保持部Ｚの容量値が大きく、そのため電荷保持部Ｚの電位の変化がゆるやかになるためである。
　図３及び図４から理解されるように、第２モードでは、第１モードに比べ、露光量がより大きい領域まで、信号電荷を電荷保持部Ｚに蓄積できる。このことは、露光量がより大きい領域まで、露光量に応じた画素信号を生成できることを意味する。つまり、ダイナミックレンジが拡大されうる。
　図４の例では、第１トランジスタ８１がターンオンすることにより、第１容量素子７１が容量として“見える”ようになる。これにより、第１容量素子７１の第１端子７１ａが、信号電荷を保持する電荷保持部Ｚの一部として機能するようになる。これにより、電荷保持部Ｚの容量値が増加する。具体的には、第１容量素子７１の容量値が、電荷保持部Ｚの容量値として加算されるようになる。
　制御電位ＶＦの調整により、ガンマ特性を調整できる。図５は、ガンマ特性の調整について説明するためのグラフである。図５では、電位ＶＦＡ、電位ＶＦＢ及び電位ＶＦＣのそれぞれに制御電位ＶＦを設定した場合が示されている。
　電位ＶＦＡは電位ＶＦＢよりも大きく、電位ＶＦＢは電位ＶＦＣよりも大きい。制御電位ＶＦを電位ＶＦＡに設定した場合の閾値露光量は、露光量ＱＡである。制御電位ＶＦを電位ＶＦＢに設定した場合の閾値露光量は、露光量ＱＢである。制御電位ＶＦを電位ＶＦＣに設定した場合の閾値露光量は、露光量ＱＣである。露光量ＱＡは露光量ＱＢよりも大きく、露光量ＱＢは露光量ＱＣよりも大きい。
　暗いシーンでは、制御電位ＶＦを電位ＶＦＡに設定することにより、露光量が低い領域に豊富な階調又はｂｉｔ数を割り当てることができる。明るいシーンでは、制御電位ＶＦを電位ＶＦＣに設定することにより、露光量が高い領域に豊富な階調又はｂｉｔ数を割り当てることができる。
　＜信号処理＞
　図６は、第１の実施形態に係る信号処理を示す回路ブロック図である。以下、図６を参照しつつ、信号処理について説明する。
　画素アレイ５０１では、画素１１ａの露光量に応じたレベルのアナログの画素信号が、画素１１ａから出力される。この露光量－画素信号レベル特性は、図４等に示すような、制御電位ＶＦに応じたガンマ特性を有しうる。
　画素信号は、ＡＤ変換回路５０２により、デジタルの第１信号に変換される。本実施形態では、ＡＤ変換回路５０２は、カラム信号処理回路２０に含まれている。
　撮像装置１０１は、図示しないオプティカルブラック（ＯＢ）画素を備える。ＯＢ補正回路５０３は、ＯＢ画素を用いて、第１信号のＯＢ補正を行う。ＯＢ補正では、第１信号と、ＯＢ画素から出力された信号との差分が演算される。複数の画素１１ａのそれぞれの第１信号に対してＯＢ補正が行われることにより、各第１信号の黒レベルが揃えられる。
　補正回路５０４は、第１信号を第２信号に補正する。本実施形態では、第２信号へと補正される第１信号は、ＯＢ補正されたものである。ただし、ＯＢ補正は必須ではない。第２信号へと補正される第１信号は、ＯＢ補正されていないものであってもよい。
　本実施形態では、補正回路５０４は、線形補正回路である。補正回路５０４が行う補正は、線形補正である。第１信号に対して線形補正が行われることにより、画素１１ａ由来の信号の線形性が向上する。この文脈において、線形性は、画素１１ａの露光量に対する信号レベルの線形性を指す。
　上述のように、露光量－画素信号レベル特性を表すグラフでは、露光量が閾値露光量を跨いで増加すると、画素信号レベルの増加がゆるやかになる。換言すると、閾値露光量で、グラフの傾きが変化する。これらの点は、画素１１ａの露光量に対する第１信号のレベルの関係すなわち露光量－第１信号レベル特性についても同様である。
　製造バラツキ等が原因で、複数の画素１１ａの特性にバラツキが生じうる。特性のバラツキは、露光量－第１信号レベル特性のバラツキをもたらしうる。例えば、閾値露光量のバラツキが生じうる。また例えば、露光量－画素信号レベル特性を表すグラフの傾きにバラツキが生じうる。しかし、上述のとおり、補正回路５０４は、第１信号を、第２信号へと補正する。この補正により、露光量－信号レベル特性のバラツキが低減されうる。
　本実施形態では、第１信号から第２信号への補正は、線形補正である。典型例では、線形補正により、ガンマ特性のグラフの“折れ曲がり”がなくなり、画素１１ａの露光量に対する信号レベルの線形性が確保される。
　本実施形態では、補正回路５０４は、補正テーブルを用いて第１信号を第２信号に補正する。補正テーブルでは、画素１１ａ毎に第１信号と第２信号とが対応付けられている。
　図６の例では、不揮発メモリ５０５において補正テーブルが構成されている。具体的には、不揮発メモリ５０５において、対応する第１信号の値及び第２信号の値の対が、複数組記憶されている。補正テーブルは、これら複数組の信号値の対によって構成されている。補正回路５０４は、不揮発メモリ５０５の補正テーブルを読み出すことによって、第１信号を第２信号に補正する。
　図６において、バラツキ情報が矢印によって不揮発メモリ５０５に向けられている。これは、不揮発メモリ５０５の補正テーブルに複数の画素１１ａの特性のバラツキを反映させることを意味している。特性のバラツキは、均一な光源を用いて各画素１１ａの露光量に対する第１信号の関係を予め取得することにより特定されうる。
　画素１１ａの露光量－第１信号レベル特性は、制御電位ＶＦに応じて変化しうる。具体的には、閾値露光量は、制御電位ＶＦに応じて変化しうる。しかし、補正テーブルによれば、制御電位ＶＦへの依存性を有する露光量－第１信号レベル特性を、制御電位ＶＦに対する依存性が低減された露光量－第２信号レベル特性へと変換できる。
　図６において、ＶＦ情報が矢印によって不揮発メモリ５０５に向けられている。これは、不揮発メモリ５０５の補正テーブルに制御電位ＶＦを反映させることを意味している。ＶＦ情報によれば、補正テーブルにおける第１信号の値と第２信号の値との対応関係が、制御電位ＶＦに応じたものとなる。
　本実施形態では、補正回路５０４により得られた第２信号は、補正回路５０４の後段における画像処理に供される。後段画像処理として、ホワイトバランスゲイン処理、ガンマ補正、色補完処理等が例示される。
　第１信号から第２信号への補正を、全ての画素１１ａ由来の信号について行うことは必須ではない。これを踏まえ、本実施形態の補正に関し、以下のように説明できる。以下の説明において、第１画素及び第２の画素のそれぞれは、複数の画素１１ａのうちの任意の１つである。第１画素に入射する光の量は、第１画素の露光量である。第２画素に入射する光の量は、第２画素の露光量である。
　本実施形態では、補正回路５０４には、第１画素及び第２画素のそれぞれに対応する第１信号が入力される。補正回路５０４は、第１画素及び第２画素に同じ量の光が入射した場合に、第１画素の第２信号と第２画素の第２信号との差が第１画素の第１信号と第２画素の第１信号との差よりも小さくなるように、第１画素及び第２画素の少なくとも一方の第１信号を第２信号に補正する。そして、補正回路５０４は、第１画素及び第２画素のそれぞれに対応する第２信号を出力する。この構成によれば、補正により、第１画素に入射される光の量に対する第１画素由来の信号の特性と、第２画素に入射される光の量に対する第２画素由来の信号の特性とを、近づけることができる。この文脈において、信号の差は、信号の強度の差を意味する。
　上記の構成における補正回路５０４の利点について、さらに説明する。本実施形態の容量回路ＣＣは、電荷保持部Ｚの電位に応じて電荷保持部Ｚの容量を変化させる。このような容量回路ＣＣによれば、ワイドダイナミックレンジを実現できる。しかし、本発明者らの検討によれば、容量回路ＣＣの出力特性のバラツキが、画像のザラツキ、画像センシングにおける誤判定等を引き起こすことがある。しかし、上記の補正回路５０４によれば、補正により、第１画素の信号特性と第２画素の信号特性とを近づけることができる。このため、補正回路５０４によれば、容量回路ＣＣの出力特性にバラツキがある場合であっても、画像のザラツキ、画像センシングにおける誤判定等が生じ難くなる。
　具体的には、補正回路５０４は、入射する光の量に対して第２信号が線形になるように、第１画素及び第２画素の少なくとも一方の第１信号を第２信号に補正する。この構成によれば、補正回路５０４の後段での第２信号の処理が容易となる。
　上記の文脈における「入射する光の量に対して第２信号が線形になる」という表現について説明する。入射する光の量の値及び第２信号の値の２変数データが得られた場合、この２変数データの最小二乗法による回帰直線を演算できる。本実施形態では、この表現は、回帰直線の相関係数の二乗Ｒ2が０．７以上であること意味する。また、この表現は、第１信号が線形であるか非線形であるかを限定する趣旨の表現ではなく、第２信号の線形性に着目した表現である。また、この表現は、第１画素に入射する光の量に対して第１画素の第２信号が線形になり、かつ、第２画素に入射する光の量に対して第２画素の第２信号が線形になることを意味する。入射する光の量の値及び第２信号の値の２変数データの最小二乗法による回帰直線の相関係数の二乗Ｒ2は、０．８以上であってもよく、０．９以上であってもよく、１であってもよい。
　上記の構成における補正回路５０４の利点について、さらに説明する。入射する光の量に対して信号が非線形である場合を考える。非線形な信号に対してホワイトバランスの調整、画素間の色の補間等の信号処理を行う場合には、着色等の画質の劣化を避けることは必ずしも容易ではない。しかし、上記の補正によれば、信号処理に供される信号の線形性を確保できる。このことは、画質の劣化を避けつつ信号処理を行うことを容易にする。
　また、本実施形態では、補正回路５０４は、補正テーブルを用いて、第１画素及び第２画素の少なくとも一方の第１信号を第２信号に補正する。補正テーブルでは、第１信号が第２信号に対応付けられている。
　以下、補正テーブルを用いた補正の具体例について、図面を参照しつつ説明する。
　＜画素間で容量回路の素子特性にバラツキがある場合＞
　図７は、第１の例に係る、画素毎の露光量－第１信号レベル特性のバラツキを示すグラフである。図７のグラフにおいて、横軸は、画素の露光量である。縦軸は、信号の値である。横軸及び縦軸が指し示すものは、後述の図においても同様である。第１の例の２つのグラフは、２つの画素１１ａに関するものである。以下、この２つの画素１１ａを、第１画素及び第２画素と称する。
　図７では、第１画素と第２画素との間に、第１トランジスタ８１の閾値電圧のバラツキがある状況を示している。閾値電圧のバラツキにより、露光量－第１信号レベル特性の閾値露光量のバラツキが生じている。この文脈において、閾値電圧は、トランジスタがターンオンするときの、トランジスタのゲート・ソース間電圧である。
　図７において、縦軸のＡｎは、第１画素の露光量－第１信号レベル特性における、閾値露光量に対応する第１信号の値である。縦軸のＢｎは、第２画素の露光量－第１信号レベル特性における、閾値露光量に対応する第１信号の値である。
　図８は、第１の例に係る補正テーブルである。具体的に、この補正テーブルは、線形補正テーブルである。この点は、後述の第２の例から第９の例についても同様である。
　図８の補正テーブルの左の列は、第１画素及び第２画素の第１信号の値である。中の列は、第１画素の第２信号の値である。右の列は、第２画素の第２信号の値である。補正テーブルでは、第１画素の第１信号の値と第１画素の第２信号の値とが対応付けられている。また、第２画素の第１信号の値と第２画素の第２信号の値とが対応付けられている。
　第１画素の第１信号の値が０以上Ａｎ以下の領域において、第１画素の第１信号の値と第１画素の第２信号の値とは同一である。第１画素の第１信号の値がＡｎよりも大きい領域では、第１画素の第１信号の値がＸのとき、第１画素の第２信号の値はＡｎ＋（Ｘ－Ａｎ）×Ｃである。ここで、Ｃは、補正定数である。図８から理解されるように、「第１画素」及び「Ａｎ」を「第２画素」及び「Ｂｎ」に読み替えた説明も成立する。
　図７を参照して説明したとおり、第１画素と第２画素との間に、露光量－第１信号レベル特性の閾値露光量のバラツキが存在する場合がある。しかし、そのような場合であっても、図８の補正テーブルによる補正によれば、第１画素と第２画素とで露光量－第２信号レベル特性を揃えることができる。また、各画素における露光量－第２信号レベル特性の線形性を確保できる。
　図８の補正テーブルでは、補正テーブルに入力される第１信号の値と補正テーブルから出力される第２信号の値とが同一である場合がある。本実施形態では、そのような場合であっても、第１信号が第２信号へと補正されたと扱う。要するに、画素由来の信号が補正テーブルを経由する場合、補正テーブルにより第１信号が第２信号へと補正されたと扱う。より一般的には、画素由来の信号が補正回路５０４を経由する場合、補正回路５０４により第１信号が第２信号へと補正されたと扱う。
　図９は、第１の例に係る、画素毎の露光量－第２信号レベル特性を示すグラフである。図９において、実線は、露光量－第２信号レベル特性を示す。図９では、点線により、光量－第１信号特性も示している。
　＜制御電位ＶＦを変化させる場合＞
　図１０は、第２の例に係る、制御電位ＶＦ毎の露光量－第１信号レベル特性のバラツキを示すグラフである。図１０の２つのグラフは、１つの画素１１ａに関するものである。以下、この１つの画素１１ａを、第１画素と称する。
　図１０において、「ＶＦ＝ＬＯＷ」は、第１画素に印加される制御電位ＶＦが相対的に低いことを示す。「ＶＦ＝ＨＩＧＨ」は、第１画素に印加される制御電位ＶＦが相対的に高いことを示す。図１０に示すように、制御電位ＶＦが低い場合、閾値露光量は低い。制御電位ＶＦが高い場合、閾値露光量は高い。これらは、後述の図においても同様である。
　図１０において、縦軸のＡｎは、ＶＦ＝ＬＯＷの場合の第１画素の露光量－第１信号レベル特性における、閾値露光量に対応する第１信号の値である。縦軸のＢｎは、ＶＦ＝ＨＩＧＨの場合の同特性における、閾値露光量に対応する第１信号の値である。
　図１１は、第２の例に係る補正テーブルである。この補正テーブルの左の列は、ＶＦ＝ＬＯＷの場合及びＶＦ＝ＨＩＧＨの場合の第１画素の第１信号の値である。中の列は、ＶＦ＝ＬＯＷの場合の第１画素の第２信号の値である。右の列は、ＶＦ＝ＨＩＧＨの場合の第１画素の第２信号の値である。
　図１１の補正テーブルでは、ＶＦ＝ＬＯＷの場合における第１画素の第１信号の値と第１画素の第２信号の値とが対応付けられている。また、ＶＦ＝ＨＩＧＨの場合における第１画素の第１信号の値と第１画素の第２信号の値とが対応付けられている。
　ＶＦ＝ＬＯＷの場合、第１画素の第１信号の値が０以上Ａｎ以下の領域において、第１画素の第１信号の値と第１画素の第２信号の値とは同一である。第１画素の第１信号の値がＡｎよりも大きい領域では、第１画素の第１信号の値がＸのとき、第１画素の第２信号の値はＡｎ＋（Ｘ－Ａｎ）×Ｃである。ここで、Ｃは、補正定数である。図１１から理解されるように、「ＶＦ＝ＬＯＷ」及び「Ａｎ」を「ＶＦ＝ＨＩＧＨ」及び「Ｂｎ」に読み替えた説明も成立する。
　第２の例では、図１０から理解されるように、１つの画素に印加する制御電位ＶＦが低い場合と高い場合とで、露光量－第１信号レベル特性は異なる。具体的には、閾値露光量が異なる。しかし、図１１の補正テーブルによる補正によれば、これらの場合の露光量－第２信号レベル特性を揃えることができる。また、各制御電位ＶＦにおける露光量－第２信号レベル特性の線形性を確保できる。
　図１２は、第３の例に係る、画素毎及び制御電位ＶＦ毎の露光量－第１信号レベル特性のバラツキを示すグラフである。第３の例の６つのグラフは、３つの画素１１ａに関するものである。以下、この３つの画素１１ａを、第１画素、第２画素及び第３画素と称する。
　図１２に示すように、第１画素、第２画素及び第３画素のそれぞれについて、制御電位ＶＦが低い場合、閾値露光量は低い。第１画素、第２画素及び第３画素のそれぞれについて、制御電位ＶＦが高い場合、閾値露光量は高い。
　図１２では、第１画素と第２画素と第３画素との間に、第１トランジスタ８１の閾値電圧のバラツキがある状況が示されている。閾値電圧のバラツキにより、露光量－第１信号レベル特性の閾値露光量にバラツキが生じている。
　図１２において、縦軸のＡｐ１は、ＶＦ＝ＬＯＷの場合の第１画素の露光量－第１信号レベル特性における、閾値露光量に対応する第１信号の値である。縦軸のＢｐ１は、ＶＦ＝ＨＩＧＨの場合の同特性における、閾値露光量に対応する第１信号の値である。縦軸のＡｐ２は、ＶＦ＝ＬＯＷの場合の第２画素の露光量－第１信号レベル特性における、閾値露光量に対応する第１信号の値である。縦軸のＢｐ２は、ＶＦ＝ＨＩＧＨの場合の同特性における、閾値露光量に対応する第１信号の値である。縦軸のＡｐ３は、ＶＦ＝ＬＯＷの場合の第３画素のガンマ特性における、閾値露光量に対応する第１信号の値である。縦軸のＢｐ３は、ＶＦ＝ＨＩＧＨの場合の同特性における、閾値露光量に対応する第１信号の値である。
　図１３Ａは、第３の例に係る、第１画素の信号用の補正テーブルである。この補正テーブルの左の列は、ＶＦ＝ＬＯＷの場合及びＶＦ＝ＨＩＧＨの場合の第１画素の第１信号の値である。中の列は、ＶＦ＝ＬＯＷの場合の第１画素の第２信号の値である。右の列は、ＶＦ＝ＨＩＧＨの場合の第１画素の第２信号の値である。
　図１３Ａの補正テーブルでは、ＶＦ＝ＬＯＷの場合における第１画素の第１信号の値と第１画素の第２信号の値とが対応付けられている。また、ＶＦ＝ＨＩＧＨの場合における第１画素の第１信号の値と第１画素の第２信号の値とが対応付けられている。
　ＶＦ＝ＬＯＷの場合、第１画素の第１信号の値が０以上Ａｐ１以下の領域において、第１画素の第１信号の値と第１画素の第２信号の値とは同一である。第１画素の第１信号の値がＡｐ１よりも大きい領域では、第１画素の第１信号の値がＸのとき、第１画素の第２信号の値はＡｐ１＋（Ｘ－Ａｐ１）×Ｃである。ここで、Ｃは、補正定数である。図１３Ａから理解されるように、「ＶＦ＝ＬＯＷ」及び「Ａｐ１」を「ＶＦ＝ＨＩＧＨ」及び「Ｂｐ１」に読み替えた説明も成立する。
　図１３Ｂは、第３の例に係る、第２画素の信号用の補正テーブルである。図１３Ｂの補正テーブルに関する説明は、図１３Ａの補正テーブルの説明における「第１画素」、「Ａｐ１」及び「Ｂｐ１」をそれぞれ「第２画素」、「Ａｐ２」及び「Ｂｐ２」に読み替えたものとなる。
　図１３Ｃは、第３の例に係る、第３画素の信号用の補正テーブルである。図１３Ｃの補正テーブルに関する説明は、図１３Ａの補正テーブルの説明における「第１画素」、「Ａｐ１」及び「Ｂｐ１」をそれぞれ「第３画素」、「Ａｐ３」及び「Ｂｐ３」に読み替えたものとなる。
　図１３Ａから図１３Ｃでは、説明の便宜上、第１画素、第２画素及び第３画素用の補正テーブルを別々に記載している。第１画素、第２画素及び第３画素用の補正テーブルは、別々に構成されていてもよく、１つのまとまった補正テーブルであってもよい。
　第３の例では、図１２から理解されるように、各画素に関し、制御電位ＶＦが低い場合と高い場合とで、露光量－第１信号レベル特性は異なる。また、制御電位ＶＦが同一である条件において、各画素の同特性は異なる。具体的には、閾値露光量が異なる。また、値Ａｐ１及び値Ａｐ２の差は、値Ｂｐ１及び値Ｂｐ２の差よりも大きい。値Ａｐ２及び値Ａｐ３の差は、値Ｂｐ２及び値Ｂｐ３の差よりも大きい。値Ａｐ３及び値Ａｐ１の差は、値Ｂｐ３及び値Ｂｐ１の差よりも大きい。しかし、図１３Ａから図１３Ｃの補正テーブルによる補正によれば、露光量－第２信号レベル特性を揃えることができる。また、各画素及び各制御電位ＶＦにおける露光量－第２信号レベル特性の線形性を確保できる。
　＜画素間で電荷蓄積部Ｚの容量値にバラツキがある場合＞
　図１４は、第４の例に係る、画素毎の露光量－第１信号レベル特性のバラツキを示すグラフである。第４の例の２つのグラフは、２つの画素１１ａに関するものである。以下、この２つの画素１１ａを、第１画素及び第２画素と称する。
　図１４では、第１画素と第２画素との間に、電荷蓄積部Ｚの容量値のバラツキがある状況が示されている。これにより、露光量－第１信号レベル特性にバラツキが生じている。具体的には、閾値露光量のバラツキと、露光量－第１信号レベル特性のグラフの傾きと、にバラツキが生じている。より具体的には、露光量が閾値露光量よりも低い領域におけるグラフの傾きと、露光量が閾値露光量よりも高い領域におけるグラフの傾きと、にバラツキが生じている。なお、ここでいう電荷蓄積部Ｚの容量値は、第１トランジスタ８１がオフ状態であり容量回路ＣＣの第１容量素子７１が見えていない状態における容量値を意味する。
　図１５は、第４の例に係る補正テーブルである。この補正テーブルの左の列は、第１画素及び第２画素の第１信号の値である。中の列は、第１画素の第２信号の値である。右の列は、第２画素の第２信号の値である。補正テーブルでは、第１画素の第１信号の値と第１画素の第２信号の値とが対応付けられている。また、第２画素の第１信号の値と第２画素の第２信号の値とが対応付けられている。
　第１画素の第１信号の値が０以上Ａｎ以下の領域では、第１画素の第１信号の値がＸのとき、第１画素の第２信号の値はＸ×Ｃａ１である。第１画素の第１信号の値がＡｎよりも大きい領域では、第１画素の第１信号の値がＸのとき、第１画素の第２信号の値はＡｎ×Ｃａ１＋（Ｘ－Ａｎ）×Ｃａ２である。ここで、Ｃａ１及びＣａ２は、補正定数である。図１５から理解されるように、「第１画素」、「Ａｎ」、「Ｃａ１」及び「Ｃａ２」を「第２画素」、「Ｂｎ」、「Ｃｂ１」及び「Ｃｂ２」に読み替えた説明も成立する。
　第４の例では、図１４から理解されるように、画素毎に、閾値露光量のバラツキと、露光量が閾値露光量よりも低い領域におけるグラフの傾きと、露光量が閾値露光量よりも高い領域におけるグラフの傾きと、にバラツキがある。しかし、図１５の補正テーブルによる補正によれば、露光量－第２信号レベル特性を揃えることができる。また、各画素における露光量－第２信号レベル特性の線形性を確保できる。
　＜画素間で容量回路の素子特性にバラツキがあり、かつ、画素１１ａの露光量に対する第１信号の線形性が低い場合＞
　図１６は、第５の例に係る、画素毎の露光量－第１信号レベル特性のバラツキを示すグラフである。第５の例の２つのグラフは、２つの画素１１ａに関するものである。以下、この２つの画素１１ａを、第１画素及び第２画素と称する。
　図１６では、第１画素と第２画素との間に露光量－第１信号レベル特性のバラツキがあり、かつ、これらの特性の線形性が低い状況が示されている。具体的に、第５の例では、第１画素及び第２画素において、電荷保持部Ｚの容量値は、第１トランジスタ８１のソース・ドレイン間電圧が閾値電圧を跨いだときに段階的に切り替わるのではなく、閾値電圧付近で連続的に変化する。第５の例の露光量－第１信号特性の線形性の低さは、このことに起因するものである。
　図１７は、第５の例に係る補正テーブルである。この補正テーブルの左の列は、第１画素及び第２画素の第１信号の値である。中の列は、第１画素の第２信号の値である。右の列は、第２画素の第２信号の値である。補正テーブルでは、第１画素の第１信号の値と第１画素の第２信号の値とが対応付けられている。また、第２画素の第１信号の値と第２画素の第２信号の値とが対応付けられている。
　第１画素の第２信号の値は、第１画素の第１信号の値に補正定数を乗じたものである。補正定数は、第１画素の第１信号の値毎に設定されている。図１７において、Ｎａ１、Ｎａ２・・・は、第１画素の第１信号の値を第１画素の第２信号の値に補正するための補正定数である。
　第２画素の第２信号の値は、第２画素の第１信号の値に補正定数を乗じたものである。補正定数は、第２画素の第１信号の値毎に設定されている。図１７において、Ｎｂ１、Ｎｂ２・・・は、第２画素の第１信号の値を第２画素の第２信号の値に補正するための補正定数である。
　第５の例では、図１６から理解されるように、各画素の露光量－第１信号レベル特性のグラフが曲線的であり、かつ、画素毎に同特性のバラツキがある。しかし、図１７の補正テーブルによる補正によれば、露光量－第２信号レベル特性を揃えることができる。また、各画素における露光量－第２信号レベル特性の線形性を確保できる。
　以下、他のいくつかの実施形態について説明する。以下では、既に説明した実施形態又は例とその後に説明される実施形態又は例とで共通する要素には同じ参照符号を付し、それらの説明を省略することがある。各実施形態及び例に関する説明は、技術的に矛盾しない限り、相互に適用されうる。技術的に矛盾しない限り、各実施形態及び例は、相互に組み合わされてもよい。例えば、以下の実施形態及び例でも、上述の補正回路５０４を採用することが可能である。
　（第２の実施形態）
　図１８Ａは、第２の実施形態に係る画素の例示的な模式的回路図である。図１８Ａに示す第２の実施形態の画素１１ｂの回路構成は、図２に示す第１の実施形態の画素１１ａの回路構成と比べ、容量回路ＣＣが異なる。
　第２の実施形態では、第１電圧供給回路４８と、第１トランジスタ８１と、第１容量素子７１と、電荷保持部Ｚとがこの順に直列に接続されている。
　第２の実施形態では、第１トランジスタ８１の第１ゲートは、第１容量素子７１の第１端子７１ａ及び電荷保持部Ｚに接続されている。第１トランジスタ８１の第１ソース及び第１ドレインの一方は、第１容量素子７１の第２端子７１ｂに接続されている。第１トランジスタ８１の第１ソース及び第１ドレインの他方には、第１電圧供給回路４８から制御電位ＶＦが印加される。
　本実施形態では、ノード４７は、第１トランジスタ８１の第１ソース及び第１ドレインの一方と、第１容量素子７１の第２端子７１ｂと、に接続されている。第１電圧供給回路４８は、第１トランジスタ８１の第１ソース及び第１ドレインの他方に接続されている。
　第１トランジスタ８１の第１ゲートの電位が低いときには、第１トランジスタ８１はオフである。制御電位ＶＦは、第２端子７１ｂには印加されない。第２端子７１ｂは、フローティング状態にある。この場合、第１容量素子７１は、容量として見えない。すなわち、第１容量素子７１は、電荷保持部Ｚの容量として機能しない。
　露光中において、第１トランジスタ８１の第１ゲートの電位が上昇する。第１ゲートの電位が上昇すると、やがて、第１トランジスタ８１のゲート・ソース間電圧が閾値電圧を上回り、第１トランジスタ８１がターンオンする。第１トランジスタ８１がオンであるときには、制御電位ＶＦが、第１トランジスタ８１の第１ソース及び第１ドレインを介して第２端子７１ｂに印加される。つまり、第２端子７１ｂの電位が固定される。これにより、第１容量素子７１が容量として見えるようになる。すなわち、第１容量素子７１は、電荷保持部Ｚの容量として機能する。これにより、電荷保持部Ｚの容量値が増加する。具体的には、第１容量素子７１の容量値が、電荷保持部Ｚの容量値として加算される。
　図１８Ａの例では、第１トランジスタ８１を介して制御電位ＶＦが印加することにより、ノード４７の電位をリセットしてもよい。
　図１８Ｂは、第２の実施形態の別例に係る画素の模式的回路図である。図１８Ｂに示す画素１１ｃでは、ノード４７に、特定リセットトランジスタ７６のソース及びドレインの一方が接続されている。特定リセットトランジスタ７６のソース及びドレインの他方には、第１電圧供給回路４８から制御電位ＶＦが印加される。
　図１８Ｂの例によれば、特定リセットトランジスタ７６をターンオンさせることにより、ノード４７の電位をリセットすることができる。
　（第３の実施形態）
　図１９は、第３の実施形態に係る画素の例示的な模式的回路図である。図１９に示す第３の実施形態の画素１１ｄの容量回路ＣＣは、図１８Ａに示す第２の実施形態の容量回路ＣＣに相当する回路を複数段有している。
　第３の実施形態では、容量回路ＣＣは、電圧供給回路４８ａ、４８ｂ及び４８ｃと、トランジスタ８１、８２及び８３と、容量素子７１、７２及び７３と、を有する。
　以下、第２トランジスタ８２のソースを、第２ソースと称することがある。第２トランジスタ８２のドレインを、第２ドレインと称することがある。第２トランジスタ８２のゲートを、第２ゲートと称することがある。第３トランジスタ８３のソースを、第３ソースと称することがある。第３トランジスタ８３のドレインを、第３ドレインと称することがある。第３トランジスタ８３のゲートを、第３ゲートと称することがある。
　第２容量素子７２は、第１端子７２ａ及び第２端子７２ｂを含む。第３容量素子７３は、第１端子７３ａ及び第２端子７３ｂを含む。
　第１ゲート及び第１端子７１ａは、電荷保持ノード４４に接続されている。第１ソース及び第１ドレインの一方は、第２端子７１ｂに接続されている。第１ソース及び第１ドレインの他方には、第１電圧供給回路４８ａから第１制御電位ＶＦ１が印加される。
　第２ゲート及び第１端子７２ａは、電荷保持ノード４４に接続されている。第２ソース及び第２ドレインの一方は、第２端子７２ｂに接続されている。第２ソース及び第２ドレインの他方には、第２電圧供給回路４８ｂから第２制御電位ＶＦ２が印加される。
　第３ゲート及び第１端子７３ａは、電荷保持ノード４４に接続されている。第３ソース及び第３ドレインの一方は、第２端子７３ｂに接続されている。第３ソース及び第３ドレインの他方には、第３電圧供給回路４８ｃから第３制御電位ＶＦ３が印加される。
　図２０は、第３の実施形態に係る第２モードにおける露光量－画素信号レベル特性を示すグラフである。画素１１ｄの露光量が第１閾値露光量Ｑｔｈ１を跨いで増加したときに、第１容量素子７１が、容量として見えるようになる。これにより、電荷保持部Ｚの容量値が増加する。露光量が第２閾値露光量Ｑｔｈ２を跨いで増加したときに、第２容量素子７２が、容量として見えるようになる。これにより、電荷保持部Ｚの容量値が増加する。露光量が第３閾値露光量Ｑｔｈ３を跨いで増加したときに、第３容量素子７３が、容量として見えるようになる。これにより、電荷保持部Ｚの容量値が増加する。
　以下、図２０に示す露光量－画素信号レベル特性において、露光量が第１閾値露光量Ｑｔｈ１以上でありかつ第２閾値露光量Ｑｔｈ２未満である帯域を、帯域（１）と称する。露光量が第２閾値露光量Ｑｔｈ２以上でありかつ第３閾値露光量Ｑｔｈ３未満である帯域を、帯域（２）と称する。露光量が第３閾値露光量Ｑｔｈ３以上である帯域を、帯域（３）と称する。
　露光量が第１閾値露光量Ｑｔｈ１であるときの電荷保持部Ｚの電位を、第１閾値電位と称する。露光量が第２閾値露光量Ｑｔｈ２であるときの電荷保持部Ｚの電位を、第２閾値電位と称する。露光量が第２閾値露光量Ｑｔｈ３であるときの電荷保持部Ｚの電位を、第３閾値電位と称する。
　本実施形態では、第３制御電位ＶＦ３、第２制御電位ＶＦ２及び第１制御電位ＶＦ１は、互いに異なる。このようにすれば、第１閾値露光量Ｑｔｈ１、第２閾値露光量Ｑｔｈ２及び第３閾値露光量Ｑｔｈ３を互いに異なる露光量とすることができる。
　具体的には、本実施形態では、第３制御電位ＶＦ３は、第２制御電位ＶＦ２よりも大きい。第２制御電位ＶＦ２は、第１制御電位ＶＦ１よりも大きい。このようにすれば、図２０に示すように、第３閾値露光量Ｑｔｈ３を第２閾値露光量Ｑｔｈ２よりも大きくし、第２閾値露光量Ｑｔｈ２を第１閾値露光量Ｑｔｈ１よりも大きくすることができる。
　本実施形態では、第３容量素子７３の容量値Ｃ３は、第２容量素子７２の容量値Ｃ２よりも大きい。第２容量素子７２の容量値Ｃ２は、第１容量素子７１の容量値Ｃ１よりも大きい。
　本実施形態では、容量回路ＣＣは、電荷保持部Ｚの電位が第１閾値電位を跨いで変化するときに、電荷保持部Ｚの容量値を変化させる。具体的には、容量回路ＣＣは、このときに、電荷保持部Ｚの容量値を、第１容量素子７１の容量値に応じて変化させる。より具体的には、容量回路ＣＣは、このときに、電荷保持部Ｚの容量値を第１容量素子７１の容量値の分だけ増加させる。「第１閾値電位」及び「第１容量素子７１」を「第２閾値電位」及び「第２容量素子７２」に読み替えた説明も成立する。「第１閾値電位」及び「第１容量素子７１」を「第３閾値電位」及び「第３容量素子７３」に読み替えた説明も成立する。
　図１９に示す第３の実施形態の容量回路ＣＣは、図１８Ａに示す第２の実施形態の容量回路ＣＣに相当する回路を複数段有している。ただし、容量回路ＣＣは、他の実施形態の容量回路ＣＣに相当する回路を複数段有していてもよい。また、本実施形態では段数は３であるが、段数は２であってもよく４以上であってもよい。図２１は、第３の実施形態の別例に係る画素の模式的回路図である。この別例の画素１１ｅでは、段数は２段である。
　＜信号処理＞
　＜画素間で容量回路の素子特性にバラツキがある場合＞
　図２１の実施形態の信号補正の具体例について、説明する。この実施形態の信号処理の回路ブロック図は、第１の実施形態の図６と同じであるので説明を省略する。
　図２２は、第６の例に係る、画素毎の露光量－第１信号レベル特性のバラツキを示すグラフである。第６の例の２つのグラフは、２つの画素１１ａに関するものである。以下、この２つの画素１１ａを、第１画素及び第２画素と称する。
　図２２では、第１画素と第２画素との間に、第１トランジスタ８１の第１閾値電圧のバラツキと、第２トランジスタ８２の第２閾値電圧のバラツキと、がある状況が示されている。第１閾値電圧のバラツキにより、露光量－第１信号レベル特性の第１閾値露光量にバラツキが生じている。第２閾値電圧のバラツキにより、露光量－第１信号レベル特性の第２閾値露光量にバラツキが生じている。
　図２２において、縦軸のＡｍは、第１画素の露光量－第１信号レベル特性における、第１閾値露光量に対応する第１信号の値である。縦軸のＡｎは、同特性における、第２閾値露光量に対応する第１信号の値である。
　図２２において、縦軸のＢｍは、第２画素の露光量－第１信号レベル特性における、第１閾値露光量に対応する第１信号の値である。縦軸のＢｎは、同特性における、第２閾値露光量に対応する第１信号の値である。
　図２３Ａは、第６の例に係る、第１画素の信号用の補正テーブルである。この補正テーブルの左の列は、第１画素の第１信号の値である。右の列は、第１画素の第２信号の値である。補正テーブルでは、第１画素の第１信号の値と第１画素の第２信号の値とが対応付けられている。
　第１画素の第１信号の値が０以上Ａｍ以下の領域において、第１画素の第１信号の値と第１画素の第２信号の値とは同一である。第１画素の第１信号の値がＡｍよりも大きくＡｎ以下の領域では、第１画素の第１信号の値がＸのとき、第１画素の第２信号の値はＡｍ＋（Ｘ－Ａｍ）×Ｃａ１である。第１画素の第１信号の値がＡｎよりも大きい領域では、第１画素の第１信号の値がＸのとき、第１画素の第２信号の値はＡｍ＋（Ａｎ－Ａｍ）×Ｃａ１＋（Ｘ－Ａｎ）×Ｃａ２である。ここで、Ｃａ１及びＣａ２は、補正定数である。
　図２３Ｂは、第６の例に係る、第２画素の信号用の補正テーブルである。図２３Ｂの補正テーブルに関する説明は、図２３Ａの補正テーブルの説明における「第１画素」、「Ａｍ」、「Ａｎ」、「Ｃａ１」及び「Ｃａ２」をそれぞれ「第２画素」、「Ｂｍ」、「Ｂｎ」、「Ｃｂ１」及び「Ｃｂ２」に読み替えたものとなる。
　図２３Ａ及び図２３Ｂでは、説明の便宜上、第１画素及び第２画素用の補正テーブルを別々に記載している。第１画素及び第２画素用の補正テーブルは、別々に構成されていてもよく、１つのまとまった補正テーブルであってもよい。
　第６の例では、図２２から理解されるように、各画素に関し、露光量－第１信号レベル特性が、２つの閾値露光量を有する。これらの露光量－第１信号レベル特性のグラフの傾きが、各閾値露光量で変化している。それらの閾値露光量に、画素間のバラツキがある。しかし、図２３Ａ及び図２３Ｂの補正テーブルによる補正によれば、露光量－第２信号レベル特性を揃えることができる。また、各画素及び各制御電位ＶＦにおける露光量－第２信号レベル特性の線形性を確保できる。
　＜制御電位ＶＦを３段階に変化させる場合＞
　上述の実施形態において、１つの画素に印加する制御電位ＶＦを、３段階以上に変化させることも可能である。以下、制御電位ＶＦを３段階に変化をさせる場合について、説明する。
　図２４は、第７の例に係る、制御電位ＶＦ毎の露光量－第１信号レベル特性のバラツキを示すグラフである。第７の例の２つのグラフは、１つの画素１１ａに関するものである。以下、この１つの画素１１ａを、第１画素と称する。
　図２４において、「ＶＦ＝ＬＯＷ」は、第１画素に印加される制御電位ＶＦが相対的に低いことを示す。「ＶＦ＝ＨＩＧＨ」は、第１画素に印加される制御電位ＶＦが相対的に高いことを示す。「ＶＦ＝ＭＩＤ」は、第１画素に印加される制御電位ＶＦが「ＶＦ＝ＬＯＷ」の場合よりも高く「ＶＦ＝ＨＩＧＨ」の場合よりも低いことを示す。
　図２４において、縦軸のＡｎは、ＶＦ＝ＬＯＷの場合の第１画素の露光量－第１信号レベル特性における、閾値露光量に対応する第１信号の値である。縦軸のＢｎは、ＶＦ＝ＭＩＤの場合の同特性における、閾値露光量に対応する第１信号の値である。縦軸のＣｎは、ＶＦ＝ＨＩＧＨの場合の同特性における、閾値露光量に対応する第１信号の値である。
　図２５は、第７の例に係る補正テーブルである。この補正テーブルの最も左の列は、ＶＦ＝ＬＯＷの場合、ＶＦ＝ＭＩＤの場合及びＶＦ＝ＨＩＧＨの場合の第１画素の第１信号の値である。左から２つ目の列は、ＶＦ＝ＬＯＷの場合の第１画素の第２信号の値である。左から３つ目の列は、ＶＦ＝ＭＩＤの場合の第１画素の第２信号の値である。最も右の列は、ＶＦ＝ＨＩＧＨの場合の第１画素の第２信号の値である。
　図２５の補正テーブルでは、ＶＦ＝ＬＯＷの場合における第１画素の、第１信号の値と第２信号の値とが対応付けられている。ＶＦ＝ＭＩＤの場合における第１画素の、第１信号の値と第２信号の値とが対応付けられている。また、ＶＦ＝ＨＩＧＨの場合における第１画素の、第１信号の値と第２信号の値とが対応付けられている。
　ＶＦ＝ＬＯＷの場合、第１画素の第１信号の値が０以上Ａｎ以下の領域において、第１画素の第１信号の値と第１画素の第２信号の値とは同一である。第１画素の第１信号の値がＡｎよりも大きい領域では、第１画素の第１信号の値がＸのとき、第１画素の第２信号の値はＡｎ＋（Ｘ－Ａｎ）×Ｃである。ここで、Ｃは、補正定数である。図８から理解されるように、「ＶＦ＝ＬＯＷ」及び「Ａｎ」を「ＶＦ＝ＭＩＤ」及び「Ｂｎ」に読み替えた説明も成立する。「ＶＦ＝ＬＯＷ」及び「Ａｎ」を「ＶＦ＝ＨＩＧＨ」及び「Ｃｎ」に読み替えた説明も成立する。
　第７の例では、図２４から理解されるように、１つの画素に印加する制御電位ＶＦが低レベルの場合と中レベルの場合と高レベルの場合とで、露光量－第１信号レベル特性は異なる。具体的には、閾値露光量が異なる。しかし、図２５の補正テーブルによる補正によれば、これらの場合の露光量－第２信号レベル特性を揃えることができる。また、各制御電位ＶＦにおける露光量－第２信号レベル特性の線形性を確保できる。
　＜ゲインを変化させた場合＞
　上述の実施形態において、画素由来の信号に、可変のゲインを乗じてもよい。具体的に、ゲインは、ＡＤ変換回路５０２によるＡＤ変換の際に乗じられうる。あるいは、ゲインは、ＡＤ変換後に乗じられうる。以下、そのようなゲインを乗じる場合における補正回路５０４の補正について、説明する。
　図２６は、第８の例に係る、画素毎及びゲイン毎の露光量－第１信号レベル特性のバラツキを示すグラフである。第８の例の６つのグラフは、２つの画素１１ａに関するものである。以下、この２つの画素１１ａを、第１画素及び第２画素と称する。以下の説明において、ｇａｉｎ１は、プラスゲインすなわち１よりも大きいゲインである。ｇａｉｎ２は、マイナスゲインすなわち１よりも小さいゲインである。ゲインをかけない場合とは、ゲインが１の場合を包含する趣旨である。
　図２６において、縦軸のＡｎは、ゲインをかけない場合の第１画素の露光量－第１信号レベル特性における、閾値露光量に対応する第１信号の値である。縦軸のＡｎ×ｇａｉｎ１は、ゲインがｇａｉｎ１である場合の同特性における、閾値露光量に対応する第１信号の値である。縦軸のＡｎ×ｇａｉｎ２は、ゲインがｇａｉｎ２である場合の同特性における、閾値露光量に対応する第１信号の値である。
　図２６において、縦軸のＢｎは、ゲインをかけない場合の第２画素の露光量－第１信号レベル特性における、閾値露光量に対応する第１信号の値である。縦軸のＢｎ×ｇａｉｎ１は、ゲインがｇａｉｎ１である場合の同特性における、閾値露光量に対応する第１信号の値である。縦軸のＢｎ×ｇａｉｎ２は、ゲインがｇａｉｎ２である場合の同特性における、閾値露光量に対応する第１信号の値である。
　図２７Ａは、第８の例に係る、ゲインがｇａｉｎ１である場合の補正テーブルである。この補正テーブルの左の列は、第１画素及び第２画素の第１信号の値である。中の列は、第１画素の第２信号の値である。右の列は、第２画素の第２信号の値である。補正テーブルでは、第１画素の第１信号の値と第１画素の第２信号の値とが対応付けられている。また、第２画素の第１信号の値と第２画素の第２信号の値とが対応付けられている。
　第１画素の第１信号の値が０以上Ａｎ×ｇａｉｎ１以下の領域において、第１画素の第１信号の値と第１画素の第２信号の値とは同一である。第１画素の第１信号の値がＡｎ×ｇａｉｎ１よりも大きい領域では、第１画素の第１信号の値がＸのとき、第１画素の第２信号の値はＡｎ×ｇａｉｎ１＋（Ｘ－Ａｎ）×Ｃ×ｇａｉｎ１である。ここで、Ｃは、補正定数である。図２７Ａから理解されるように、「第１画素」及び「Ａｎ」を「第２画素」及び「Ｂｎ」に読み替えた説明も成立する。
　図２７Ｂは、第８の例に係る、ゲインがｇａｉｎ２である場合の補正テーブルである。図２７Ｂの補正テーブルに関する説明は、図２７Ａの補正テーブルの説明における「ｇａｉｎ１」を「ｇａｉｎ２」に読み替えたものとなる。
　第８の例に係る、ゲインをかけない場合の補正テーブルは、第１の例に関する図８の補正テーブルと同様である。
　図では、説明の便宜上、ゲイン毎の補正テーブルを別々に記載している。ゲイン毎の補正テーブルは、別々に構成されていてもよく、１つのまとまった補正テーブルであってもよい。
　第８の例では、図２６から理解されるように、１つの画素からの画素信号にプラスゲインをかける場合とゲインをかけない場合とマイナスゲインをかける場合とで、露光量－第１信号レベル特性は異なる。また、画素毎に同特性は異なる。しかし、図２７Ａ及び図２７Ｂの補正テーブル並びに図８と同様の補正テーブルによる補正によれば、これらの場合の露光量－第２信号レベル特性を揃えることができる。また、各制御電位ＶＦにおける露光量－第２信号レベル特性の線形性を確保できる。
　＜温度により容量回路の素子特性が変化する場合＞
　上述の実施形態において、画素の露光量－第１信号レベル特性が温度依存性を有することがある。以下、そのような場合における補正回路５０４の補正について、説明する。
　図２８は、第９の例に係る、温度毎の露光量－第１信号レベル特性のバラツキを示すグラフである。第９の例の２つのグラフは、１つの画素１１ａに関するものである。以下、この１つの画素１１ａを、第１画素と称する。
　図２８では、第１画素の容量回路ＣＣの素子特性に、容量回路ＣＣの温度によるバラツキが生じている状況が示されている。温度によりバラツキが生じる素子特性は、例えば、第１トランジスタ８１の閾値電圧及び第１容量素子７１の容量値である。素子特性のバラツキにより、露光量－第１信号レベル特性にバラツキが生じている。具体的には、第１トランジスタ８１の閾値電圧のバラツキにより、閾値露光量のバラツキが生じている。また、第１容量素子７１の容量値のバラツキにより、露光量が閾値露光量よりも高い領域における露光量－第１信号レベル特性のグラフの傾きのバラツキが生じている。
　図２８において、縦軸のＡｔ１は、容量回路ＣＣが第１温度ｔ１である場合の第１画素の露光量－第１信号レベル特性における、閾値露光量に対応する第１信号の値である。縦軸のＡｔ２は、容量回路ＣＣが第２温度ｔ２である場合の同特性における、閾値露光量に対応する第１信号の値である。
　図２９は、第９の例に係る補正テーブルである。この補正テーブルの左の列は、容量回路ＣＣが第１温度ｔ１である場合及び容量回路ＣＣが第２温度ｔ２である場合の第１画素の第１信号の値である。中の列は、容量回路ＣＣが第１温度ｔ１である場合の第１画素の第２信号の値である。右の列は、容量回路ＣＣが第２温度ｔ２である場合の第１画素の第２信号の値である。
　図２９の補正テーブルでは、容量回路ＣＣが第１温度ｔ１である場合の第１画素の、第１信号の値と第２信号の値とが対応付けられている。また、容量回路ＣＣが第２温度ｔ２である場合の第１画素の、第１信号の値と第２信号の値とが対応付けられている。
　容量回路ＣＣが第１温度ｔ１である場合、第１画素の第１信号の値が０以上Ａｔ１以下の領域において、第１画素の第１信号の値と第１画素の第２信号の値とは同一である。第１画素の第１信号の値がＡｔ１よりも大きい領域では、第１画素の第１信号の値がＸのとき、第１画素の第２信号の値はＡｔ１＋（Ｘ－Ａｔ１）×Ｃ１である。ここで、Ｃ１は、補正定数である。図２９から理解されるように、「第１温度ｔ１」、「Ａｔ１」及び「Ｃ１」を「第２温度ｔ２」、「Ａｔ２」及び「Ｃ２」に読み替えた説明も成立する。
　第９の例では、図２８から理解されるように、容量回路ＣＣの温度が低い場合と高い場合とで、露光量－第１信号レベル特性は異なる。しかし、図２９の補正テーブルによる補正によれば、これらの場合の露光量－第２信号レベル特性を揃えることができる。また、各制御電位ＶＦにおける露光量－第２信号レベル特性の線形性を確保できる。
　＜信号補正に関する構成の具体例＞
　以下、信号補正に関する構成の具体例について、さらに説明する。
　＜補正テーブルを用いた補正に関する構成の具体例＞
　図３０は、第１の具体例に係る信号処理を示す回路ブロック図である。
　第１の具体例では、図６の例と同様、不揮発メモリ５０５に、第１信号の値及び第２信号の値が記憶されている。第１の具体例では、第１信号の値及び第２信号の値の対応関係は、画素バラツキ係数、温度係数及びＶＦ係数に応じたものである。
　画素バラツキ係数は、画素間の容量回路ＣＣの製造バラツキに応じた係数である。製造バラツキによりバラツキが生じる素子特性は、例えば、第１トランジスタ８１の閾値電圧及び第１容量素子７１の容量値である。
　温度係数は、容量回路ＣＣの素子特性の容量回路ＣＣの温度によるバラツキに応じた係数である。容量回路ＣＣの温度によりバラツキが生じる素子特性は、例えば、第１トランジスタ８１の閾値電圧及び第１容量素子７１の容量値である。
　ＶＦ係数は、制御電位ＶＦに応じた係数である。制御電位ＶＦに応じて変化しうる素子特性は、例えば、露光量－第１信号レベル特性の閾値露光量である。
　第１の具体例では、画素バラツキ係数、温度係数及びＶＦ係数が、第１信号の値及び第２信号の値の対応関係に反映される。これにより、画素間の容量回路ＣＣの製造バラツキ、容量回路ＣＣの素子特性の容量回路ＣＣの温度によるバラツキ及び制御電位ＶＦによる素子特性の変化を考慮して、第１信号を第２信号に補正することが可能となる。
　第１信号の値及び第２信号の値の対応関係は、画素バラツキ係数、温度係数及びＶＦ係数からなる群より選択される２つに応じたものであってもよく、これらからなる群より選択される１つに応じたものであってもよい。
　＜関数を用いた補正に関する構成の具体例＞
　上述の例では、補正回路は、補正テーブルを用いて第１信号を第２信号に補正するものである。ただし、補正回路は、第１信号と第２信号との関係を規定する関数を用いて、第１画素及び第２画素の少なくとも一方の第１信号を第２信号に補正するものであってもよい。関数を用いた補正によれば、補正に必要なメモリ量を低減できる。以下、関数を用いた補正を行う補正回路の具体例について、説明する。
　図３１は、第２の具体例に係る信号処理を示す回路ブロック図である。図３１の構成では、閾値判定器５０６、不揮発メモリ５０７及び乗算器５０８が用いられる。
　閾値判定器５０６は、第１信号の値と、信号閾値とを比較する。信号閾値は、露光量が閾値露光量であるときの第１信号の値として与えられる。信号閾値は、不揮発メモリ５０５の画素バラツキ係数、温度係数及びＶＦ係数等に応じて設定されうる。
　第１信号の値が信号閾値以下である場合、乗算器５０８は、第１信号の値に１を乗じることによって、第２信号の値を演算する。第１信号の値が信号閾値よりも大きい場合、乗算器５０８は、第１信号の値に乗算値を乗じることによって、第２信号の値を演算する。
　要するに、第１信号の値が信号閾値以下である場合、第２信号の値は、第１信号の値と同じである。第１信号の値が信号閾値よりも大きい場合、第２信号の値は、第１信号の値に乗算値を乗じた値である。
　第２の具体例では、閾値判定器５０６及び乗算器５０８を含む補正回路５０９が構成されている。第２の具体例では、補正回路５０９が上記のようにして第１信号から第２信号を生成するための関数を用いると捉えることができる。具体的に説明すると、この関数は、第１信号の値が信号閾値以下である場合には、第２信号の値を、第１信号の値と同じ値とする。一方、この関数は、第１信号の値が信号閾値よりも大きい場合、第２信号の値を、第１信号の値に乗算値を乗じた値とする。
　関数を用いる形態では、関数の引数である第１信号の値と関数により得られる第２信号の値とが同一である場合がある。本実施形態では、そのような場合であっても、第１信号が第２信号へと補正されたと扱う。要するに、画素由来の信号が関数を経由する場合、関数により第１信号が第２信号へと補正されたと扱う。
　＜第１信号及び第２信号の対応関係の設定＞
　第１信号を第２信号に補正するために、第１信号と第２信号との対応関係が予め設定されうる。例えば、露光量と第１信号との対応関係を表す第１データセットを事前実験により予め取得する。第１データセットに基づいて、露光量と第２信号との対応関係を表す第２データセットを生成する。
　補正テーブルを用いて補正を行う場合、第１データセットにおける第１信号の値と、第２データセットにおける第２信号の値とが、露光量毎に対応付けられた状態で、図８等に示すようなテーブル形式で記憶されうる。図８の補正テーブルにおいて、左の列は、第１データセットにおける第１信号の値である。中の列及び右の列は、第２データセットにおける第２信号の値である。
　関数を用いて補正する場合、例えば、関数は、以下のようにして得られる近似関数でありうる。すなわち、事前実験により予め取得した第１信号の値及び第２信号の値の２変数データに基づいて、第１信号の値から第２信号の値を求める近似関数を求めることが可能である。近似関数を求めるに際しては、最小二乗法等の公知の手法が利用されうる。近似関数は、複数の線形関数の組み合わせであってもよい。一具体例では、第１信号の値が第１の範囲にあるときには第１の線形関数により第１信号が第２信号に補正され、第１信号の値が第２の範囲にあるときには第２の線形関数により第１信号が第２信号に補正されるという形態が採用されうる。
　以下、第１信号の値を第２信号の値に補正するための補正データを取得するための具体例について、図３２から図３４を参照しながら説明する。以下の具体例は、補正テーブルを作成するためのものである。ただし、以下の具体例に係る技術は、補正用の関数の作成にも応用可能である。
　＜第１取得例に係る補正データ取得フロー；露光量を振る例＞
　図３２は、第１取得例に係るフローチャートである。第１取得例では、以下の条件で、第１信号の値を第２信号の値に補正するための補正データを取得する。
・容量回路ＣＣの温度は一定である
・制御電位ＶＦは一定である
・照度一定の条件で露光時間を振ることによって、露光量を振る
　まず、ステップＳ１１において、撮像装置１０１を起動させる。次に、ステップＳ１２において、容量回路ＣＣの温度が安定するまで待機する。次に、ステップＳ１３において、一定の照度の光を、撮像装置１０１の光電変換部１５に一様に入射させる。
　次に、ステップＳ１４において、露光時間Ｔでフレームデータを取得する。各回のステップＳ１４で取得されるフレームデータは、露光量の値と第１信号の値とのデータ対であって、第１データセットに属する１つのデータ対を構成する。１回目のステップＳ１４では、露光時間Ｔは初期値である。以下、露光時間Ｔの値をＴと表記することがある。
　この例では、ステップＳ１４において、露光時間Ｔでのフレームデータの取得を、Ｎ回行う。そして、Ｎ回取得されたフレームデータの平均をとる。この平均を、ステップＳ１４で得られるフレームデータとして扱う。このようにすれば、光ショットノイズ等による影響を抑えることができ、ステップＳ１４で得られるフレームデータが安定しうる。
　次に、ステップＳ１５において、ＴをＴ＝Ｔ＋αというように更新する。換言すると、ステップＳ１５では、Ｔをαだけ大きくする。
　次に、ステップＳ１６において、露光時間Ｔが規定時間よりも大きいか否かを判断する。露光時間が規定時間よりも大きい場合、ステップＳ１７に進む。露光時間が規定時間以下である場合、ステップＳ１４に戻る。
　ステップＳ１７に進むまでに、露光時間Ｔが初期値である場合の露光量から露光時間Ｔが規定時間である場合の露光量まで、露光量が変更されることになる。そして、ステップ１７に進んだ段階では、露光量の値と第１信号の値とが対になったデータが露光量毎に存在する、第１データセットが得られる。この例では、第１データセットが示す露光量－第１信号レベル特性は、ガンマ特性を有する。
　ステップＳ１７において、上記の露光量－第１信号レベル特性の閾値露光量が算出される。該特性のグラフにおける、第１傾き及び第２傾きが算出される。第１傾きは、上記特性のグラフにおける、露光量が閾値露光量よりも低い領域の傾きである。第２傾きは、上記特性のグラフにおける、露光量が閾値露光量よりも高い領域の傾きである。
　この例では、第１傾きを有する線形グラフであって、露光量が閾値露光量よりも低い領域のみならず露光量が閾値露光量よりも高い領域まで拡がる線形グラフが作成される。その線形グラフ上における露光量の値と信号の値とが対になったデータのセットが、第２データセットとして作成される。第１データセットにおける第１信号の値と、第２データセットにおける第２信号の値とが、露光量毎に対応付けられる。こうして、第１信号の値を第２信号の値に補正するための補正データが取得される。
　ステップＳ１８において、補正データが、不揮発メモリ５０５に書き込まれる。不揮発メモリ５０５において、補正データは、テーブル形式で記憶される。
　第１取得例は、例えば、図７、図１４、図１６、図２２、図２６等の形態に適用されうる。第１取得例によれば、図８、図１５、図１７、図２３Ａ、図２３Ｂ、図２７Ａ、図２７Ｂ等に示すような補正テーブルが得られる。
　＜第２取得例に係る補正データ取得フロー；露光量及び制御電位ＶＦを振る例＞
　図３３は、第２取得例に係るフローチャートである。第２取得例では、以下の条件で、第１信号の値を第２信号の値に補正するための補正データを取得する。
・容量回路ＣＣの温度は一定である
・制御電位ＶＦを振る
・照度一定の条件で露光時間を振ることによって、露光量を振る
　以下の第２取得例の説明では、制御電位ＶＦの値をＶＦと表記することがある。この例では、ＶＦの初期値はゼロである。
　第２取得例では、ステップＳ１６において露光時間Ｔが規定時間よりも大きい場合、ステップＳ２１に進む。
　ステップＳ２１おいて、制御電位ＶＦをＶＦ＝ＶＦ＋βというように更新する。換言すると、ステップＳ２１では、ＶＦをβだけ大きくする。ステップＳ２１では、露光時間Ｔを初期値にリセットする。
　次に、ステップＳ２２において、制御電位ＶＦが規定電位よりも大きいか否かを判断する。制御電位ＶＦが規定電位よりも大きい場合、ステップＳ１７に進む。制御電位ＶＦが規定電位以下である場合、ステップＳ１４に戻る。
　ステップＳ１７に進むまでに、露光時間Ｔが初期値である場合の露光量から露光時間が規定時間である場合の露光量まで、露光量が変更されることになる。また、露光量毎に、ゼロから規定電位まで制御電位ＶＦが変更されることになる。そして、ステップ１７に進んだ段階では、露光量の値と第１信号の値とが対になったデータが露光量毎及び制御電位ＶＦ毎に存在する、第１データセットが得られる。この例では、第１データセットが示す露光量－第１信号レベル特性は、ガンマ特性を有する。
　第２取得例では、上記のようにして取得された第１データセットが、ステップＳ１７及びステップＳ１８に供される。
　第２取得例は、例えば、図１０、図１２及び図２４等の形態に適用されうる。第２取得例によれば、図１１、図１３Ａ、図１３Ｂ、図１３Ｃ、図２５等に示すような補正テーブルが得られる。
　＜第３取得例に係る補正データ取得フロー；容量回路の温度、露光量及び制御電位ＶＦを振る例＞
　図３４は、第３取得例に係るフローチャートである。第３取得例では、以下の条件で、第１信号の値を第２信号の値に補正するための補正データを取得する。
・容量回路ＣＣの温度を振る
・制御電位ＶＦを振る
・照度一定の条件で露光時間を振ることによって、露光量を振る
　以下の第３取得例の説明では、容量回路ＣＣの温度をＴＭＰと表記することがある。
　第３取得例では、ステップＳ２２において、制御電位ＶＦが規定電位よりも大きいか否かを判断する。制御電位ＶＦが規定電位よりも大きい場合、ステップＳ３１に進む。制御電位ＶＦが規定電位以下である場合、ステップＳ１４に戻る。
　ステップＳ３１において、容量回路ＣＣの温度ＴＭＰを、ＴＭＰ＝ＴＭＰ＋γというように更新する。換言すると、ＴＭＰをγだけ大きくする。ステップＳ３１では、制御電位ＶＦをゼロにリセットする。ステップＳ３１では、露光時間Ｔを初期値にリセットする。
　ステップＳ３２において、温度ＴＭＰが規定温度よりも大きいか否かを判断する。温度ＴＭＰが規定温度よりも大きい場合、ステップＳ１７に進む。温度ＴＭＰが規定温度以下である場合、ステップＳ１４に戻る。
　ステップＳ１７に進むまでに、露光時間Ｔが初期値である場合の露光量から露光時間が規定時間である場合の露光量まで、露光量が変更されることになる。また、露光量毎に、ゼロから規定電位まで制御電位ＶＦが変更されることになる。また、制御電位ＶＦ毎に、初期値から規定温度まで温度ＴＭＰが変更されることになる。そして、ステップ１７に進んだ段階では、露光量の値と第１信号の値とが対になったデータが露光量毎、制御電位ＶＦ毎及び温度ＴＭＰ毎に存在する、第１データセットが得られる。この例では、第１データセットが示す露光量－第１信号レベル特性は、ガンマ特性を有する。
　第３取得例では、上記のようにして取得された第１データセットが、ステップＳ１７及びステップＳ１８に供される。
　第３取得例は、例えば、図２８等の形態に適用されうる。第３取得例によれば、図２９等に示すような補正テーブルが得られる。
　＜補正回路が設けられる位置＞
　補正回路５０４又は５０９が設けられる位置は、特に限定されない。第１構成例では、補正回路５０４又は５０９と、画素アレイ５０１とは、撮像装置１０１における同一のチップに設けられている。第２構成例では、補正回路５０４又は５０９と、画素アレイ５０１とは、撮像装置１０１における別々のチップに設けられている。
　＜複数の補正テーブルから１つの補正テーブルを選択する構成＞
　一具体例では、各制御電位ＶＦに対応した複数のテーブルが、メモリ５０５に保持されている。補正回路５０４は、セレクタを有する。セレクタは、制御電位ＶＦの値に応じて、複数の補正テーブルのいずれを適用するかを選択する。補正回路５０４は、選択された補正テーブルを用いて、第１信号を第２信号に補正する。
　＜補正に際して適用されうる線形補間＞
　補正テーブルを用いて第１信号を第２信号に補正する場合、線形補間が適用されうる。例えば、図８の補正テーブルを用いる場合を考える。第１信号の値がＡｎ＋１でありかつ第２信号がＡｎ＋１×Ｃである点を、第１の点とする。第１信号の値がＡｎ＋２でありかつ第２信号がＡｎ＋２×Ｃである点を、第２の点とする。第１の点及び第２の点を通る直線を、仮想直線とする。第１信号の値がＡｎよりも大きくＡｎ＋１よりも小さい値Ｙである場合には、仮想直線上における第１信号の値がＹであるときの第２の信号の値を特定することにより、第１信号の値Ｙに対応する第２信号の値を特定することができる。
　以下、撮像装置の回路構成の例をさらに説明する。以下の回路構成を採用する場合であっても、上述の補正回路５０４又は５０９を採用することが可能である。
　（第４の実施形態）
　図３５は、第４の実施形態に係る撮像装置の例示的な模式的回路図である。
　垂直信号線１８毎に、反転増幅器２４が設けられている。この例では、これらの反転増幅器２４は、周辺回路に含まれている。
　画素１１ｆの行毎に、フィードバック制御線２８が設けられている。各行の画素１１ｆは、対応するフィードバック制御線２８を介して、垂直走査回路１６に接続されている。垂直走査回路１６がフィードバック制御線２８に所定の電位を印加することにより、画素１１ｆの出力を負帰還させるフィードバック回路が形成されうる。
　画素１１ｆの行毎に、制御線３２が設けられている。各行の画素１１ｆは、対応する制御線３２を介して、垂直走査回路１６に接続されている。垂直走査回路１６は、制御線３２を介して複数の画素１１ｆに所定の電位を供給することができる。
　画素１１ｆの列毎に、電源配線２２が設けられている。各列の画素１１ｆは、対応する電源配線２２に接続されている。
　反転増幅器２４の負側の入力端子は、対応する垂直信号線１８に接続されている。反転増幅器２４の正側の入力端子には、所定の電位Ｖｒｅｆが印加される。電圧Ｖｒｅｆは、例えば１Ｖ又は１Ｖ近傍の正電圧である。また、反転増幅器２４の出力端子は、フィードバック線２５を介して、その反転増幅器２４の負側の入力端子に接続された複数の画素１１ｆに接続されている。反転増幅器２４は、画素１１ｆからの画素信号を負帰還させるフィードバック回路の一部を構成する。反転増幅器２４は、反転増幅利得を変化させるためのゲイン調整端子２４ａを含む。
　図３６は、図３５に示す画素の例示的な模式的回路図である。
　画素１１ｆは、容量素子４１及び容量素子４２が直列に接続された容量回路４５を含む。容量素子４２の容量値は、容量素子４１の容量値よりも大きい。リセットトランジスタ３６のソース及びドレインの一方と、容量素子４１の一方の電極と、画素電極１５ｃとは、電荷保持ノード４４に接続されている。
　リセットトランジスタ３６のソース及びドレインの他方と、容量素子４１の他方の電極と、容量素子４２の一方の電極とは、ノード４６に接続されている。容量素子４１は、リセットトランジスタ３６に並列接続されている。この並列接続は、電荷保持ノード４４に対するトランジスタ接合リークを低減し、暗電流を低減しうる。
　容量素子４２の他方の端子は、制御線３２に接続されている。制御線３２は、この端子の電位の制御に用いられる。
　画素１１ｆは、フィードバックトランジスタ３８を含んでいる。ノード４６と、フィードバック線２５とが、フィードバックトランジスタ３８を介して接続されている。フィードバックトランジスタ３８のゲートは、フィードバック制御線２８に接続されている。フィードバック制御線２８の電位の制御により、信号検出回路ＳＤＣの出力をフィードバックさせるフィードバック回路ＦＣを形成することができる。具体的には、フィードバック回路ＦＣは、信号検出回路ＳＤＣの出力を負帰還させる。
　リセットトランジスタ３６をオフすることによりｋＴＣノイズが発生する。しかし、第４の実施形態によれば、ｋＴＣノイズを低減することが可能となる。
　（第５の実施形態）
　図３７は、第５の実施形態に係る画素の例示的な模式的回路図である。図３７に例示するように、第５の実施形態では、画素１１ｇの各列に反転増幅器２４の代わりに切替回路５０が設けられている点で、第４の実施形態と異なる。第５の実施形態に係る画素アレイ５０１の各列を構成している複数の画素１１ｇにおいて、フィードバック線２５は、画素１１ｇ間を接続していない。
　各画素１１ｇにおいて、フィードバックトランジスタ３８のソース及びドレインの一方は、ノード４６に接続されている。フィードバックトランジスタ３８のソース及びドレインの他方は、フィードバック線２５に接続されている。アドレストランジスタ４０のソース及びドレインの一方は、フィードバック線２５及び垂直信号線１８に接続されている。アドレストランジスタ４０のソース及びドレインの他方は、増幅トランジスタ３４のソース及びドレインの一方に接続されている。増幅トランジスタ３４のソース及びドレインの他方は、電源配線２２に接続されている。
　切替回路５０は、スイッチ素子５１Ａ及び５１Ｂと、スイッチ素子５２Ａ及び５２Ｂと、定電流源２７Ａ及び２７Ｂと、を含む。
　スイッチ素子５１Ａ及び５１Ｂは、電源配線２２に接続されている。電源電位ＡＶＤＤが、スイッチ素子５１Ａを介して、電源配線２２に接続されうる。基準電位ＡＶＳＳが、スイッチ素子５１Ｂを介して、電源配線２２に接続されうる。
　スイッチ素子５２Ａ及び５２Ｂは、垂直信号線１８に接続されている。基準電位ＡＶＳＳが、定電流源２７Ａ及びスイッチ素子５２Ａをこの順に介して、垂直信号線１８に接続されうる。電源電位ＡＶＤＤが、定電流源２７Ｂ及びスイッチ素子５２Ｂをこの順に介して、垂直信号線１８に接続されうる。
　信号読み出し時には、アドレストランジスタ４０のゲートに、アドレス信号線３０を介して電圧が印加される。これにより、各列の画素１１ｇの１つが選択される。また、切替回路５０のスイッチ素子５１Ａ及びスイッチ素子５２Ａをオンにすることによって、例えば、増幅トランジスタ３４からアドレストランジスタ４０へ向かう向きに定電流源２７Ａから電流が流れ、増幅トランジスタ３４で増幅された電荷保持部Ｚの電位が検出される。
　リセット動作時には、切替回路５０のスイッチ素子５１Ｂ及びスイッチ素子５２Ｂがオンにされる。これにより、アドレストランジスタ４０及び増幅トランジスタ３４に、信号読み出し時とは逆向きの電流が流れる。これにより、増幅トランジスタ３４、アドレストランジスタ４０、フィードバック線２５、フィードバックトランジスタ３８及びリセットトランジスタ３６を含むフィードバック回路ＦＣが構成される。こうして、ｋＴＣノイズがキャンセルされうる。
　（第６の実施形態）
　図３８は、第６の実施形態に係る画素の例示的な模式的回路図である。第６の実施形態に係る画素１１ｈでは、第１容量素子７１は、ＭＯＳ（Metal Oxide Semiconductor）キャパシタである。以下、ＭＯＳキャパシタ７１という表記を用いることがある。
　第６の実施形態では、容量回路ＣＣは、第１電圧供給回路４８と、ＭＯＳキャパシタ７１と、を含む。ＭＯＳキャパシタ７１は、第１電圧供給回路４８と電荷保持部Ｚとの間に接続されている。
　ＭＯＳキャパシタ７１の第１端子７１ａ、増幅トランジスタ３４のゲート、及び光電変換部１５の画素電極１５ｃは、電荷保持ノード４４に接続されている。
　第１容量素子７１としてＭＯＳキャパシタを採用することにより、少ない素子数で容量回路ＣＣを実現することが可能である。このことは、画素１１ｈのサイズの縮小、解像度の向上等の観点から有利である。また、第１容量素子７１としてＭＯＳキャパシタを採用し、増幅トランジスタ３４等としてＭＯＳトランジスタを採用する場合、これらを共通した製造工程で製造できる。このことは、製造コストを低減させる観点から有利である。
　本実施形態では、ＭＯＳキャパシタ７１は、トランジスタを用いて構成されている。第１端子７１ａと第２端子７１ｂの一方は、トランジスタのソース及びドレインに接続されている。第１端子７１ａと第２端子７１ｂの他方は、トランジスタのゲートに接続されている。図３８の例では、第２端子７１ｂは、トランジスタのソース及びドレインに接続されている。第１端子７１ａは、トランジスタのゲートに接続されている。
　トランジスタのソース及びドレインは、互いに接続されている。この構成によれば、ＭＯＳキャパシタ７１の第１端子７１ａの電位と第２端子７１ｂの電位との差がある値になったときにトランジスタをターンオンさせることができる。トランジスタのソース及びドレインは、配線等により接続されうる。
　以下、本実施形態に係る撮像装置１０１の動作について、説明する。以下の説明では、ＭＯＳキャパシタ７１の端子間電圧という用語を用いることがある。端子間電圧は、ＭＯＳキャパシタ７１の第１端子７１ａの電位と第２端子７１ｂの電位との差である。
　ＭＯＳキャパシタ７１の第２端子７１ｂには、制御電位ＶＦが印加される。一方、光電変換部１５において光電変換が行われると、電荷保持部Ｚに含まれる第１端子７１ａの電位が変化し、端子間電圧も変化する。具体的には、信号電荷は正孔であるため、光電変換部１５において光電変換が行われると、第１端子７１ａの電位が上昇する。端子間電圧がある値になると、トランジスタがターンオンする。これにより、ＭＯＳキャパシタ７１が容量として見えるようになる。こうして、電荷保持部Ｚの容量値が増加する。
　第２端子７１ｂに印加される制御電位ＶＦを切り替えてもよい。一例では、撮像装置１０１の撮像モードは、第１モード及び第２モードを有する。第１モードでは、第２端子７１ｂに印加される制御電位ＶＦは電位ＶＦＡである。第２モードでは、第２端子７１ｂに印加される制御電位ＶＦは電位ＶＦＢである。電位ＶＦＡ及び電位ＶＦＢは、互いに異なる。この例によれば、第１モードの第１閾値電位と、第２モードの第１閾値電位とに、差をつけることができる。
　第１容量素子７１がＭＯＳキャパシタである場合、典型的には、電荷保持部Ｚの容量値は、電荷保持部Ｚの電位が第１閾値電位を跨いで変化するときに、段階的に変化する。ただし、電荷保持部Ｚの容量値は、電荷保持部Ｚの電位が第１閾値電位を跨いで変化するときに、連続的に変化することもありうる。先の実施形態で用いた第１の表現、第２の表現及び第３の表現は、これらのいずれの形態をも包含しうる。ここで、第１の表現は、「容量回路ＣＣは、電荷保持部Ｚの電位が第１閾値電位を跨いで変化するときに、電荷保持部Ｚの容量値を変化させる」という表現である。第２の表現は、「容量回路ＣＣは、電荷保持部Ｚの容量値を、第１容量素子７１の容量値に応じて変化させる」という表現である。第３の表現は、「容量回路ＣＣは、電荷保持部Ｚの電位に応じて、電荷保持部Ｚの容量値を、第１容量素子７１の容量値の分変化させる」という表現である。
　（第７の実施形態）
　図３９は、第７の実施形態に係る画素の例示的な模式的回路図である。
　第７の実施形態に係る画素１１ｉでは、第１の実施形態に係る画素１１ａとは異なり、光電変換部１５は、フォトダイオードである。具体的には、光電変換部１５は、シリコンフォトダイオードである。信号電荷は、電子である。容量回路ＣＣの構成及び動作は、第１の実施形態と同じであるため説明を省略する。
　（第８の実施形態）
　図４０は、第８の実施形態に係る画素の例示的な模式的回路図である。
　第８の実施形態に係る画素１１ｊでは、第７の実施形態に係る画素１１ｉとは異なり、転送トランジスタ３９を備える。転送トランジスタ３９のソース及びドレインの一方は、増幅トランジスタ３４のゲートに接続されている。転送トランジスタ３９のソース及びドレインの一方は、リセットトランジスタ３６のソース及びドレインの一方に接続されている。転送トランジスタ３９のソース及びドレインの他方は、電荷保持ノード４４に接続されている。電荷保持部Ｚに蓄積された信号電荷は、転送トランジスタ３９がオンになったときノード４９に転送され、ノード４９の電位に応じた画素信号が増幅トランジスタから出力される。
　（第９の実施形態）
　図４１は、第９の実施形態に係る画素の例示的な模式的回路図である。
　図４１に示す第９の実施形態の画素１１ｋの回路構成は、図３９に示す第７の実施形態の画素１１ｉの回路構成と比べ、容量回路ＣＣが異なる。第９の実施形態では、第１容量素子７１は、ＭＯＳキャパシタである。
　ＭＯＳキャパシタ７１の第１端子７１ａ、増幅トランジスタ３４のゲート、光電変換部１５は、電荷保持ノード４４に接続されている。光電変換部１５は、フォトダイオードである。容量回路ＣＣの構成及び動作は、第６の実施形態と同じであるため説明を省略する。
　（その他の実施形態）
　容量回路ＣＣを用いた画素の構成は、上記したものに限定されない。容量回路ＣＣを含み、電荷保持部Ｚの電位に応じて電荷保持部Ｚの容量値が変化するものであれば、上記した補正回路は有効である。例えば、図４２から図４５に示す画素においても、上記した補正回路は有効である。
　図４２及び図４３に示す画素１１ｌでは、電荷保持部Ｚの電位に応じた画素信号を出力する増幅トランジスタ３４Ａに加えて、第１トランジスタ８１と第１容量素子との間のノード９２及び９３の電位に応じた画素信号を出力する増幅トランジスタ３４Ｂが追加されている。第１増幅トランジスタ３４Ａ、第１アドレストランジスタ４０Ａ、第１リセットトランジスタ３６Ａ、第１トランジスタ８１、第２増幅トランジスタ３４Ｂ及び第２アドレストランジスタ４０Ｂは、Ｎ型のトランジスタである。第２リセットトランジスタ３６Ｂは、Ｐ型のトランジスタである。増幅トランジスタ３４Ａの出力は、第１反転増幅器２４Ａ及びフィードバック線２５Ａを介して負帰還される。増幅トランジスタ３４Ｂの出力は、第２反転増幅器２４Ｂ、フィードバック線２５Ｂを介して負帰還される。この構成によれば、リセットトランジスタ３６Ａ及びリセットトランジスタ３６Ｂのオフに伴って発生するリセットノイズを低減できる。
　図４４に示す画素１１ｍは、フィードバックトランジスタ３８、容量素子４１及び４２が追加されている点で図４２の画素１１ｌと異なる。フィードバックトランジスタ３８は、Ｎ型のトランジスタである。図４４の画素１１ｍによれば、トランジスタ３６Ａに起因するリセットノイズをさらに低減できる。
　図４５に示す画素１１ｎは、負帰還させる経路が画素内に形成される点で図４４の画素１１ｍと異なる。画素１１ｎでは、フィードバックトランジスタ３８のソース及びドレインの一方が、増幅トランジスタ３４Ａと選択トランジスタ４０Ａとの間のノードに接続されている。また、リセットトランジスタ３６Ｂのソース及びドレインの一方が、増幅トランジスタ３４Ｂと選択トランジスタ４０Ｂとの間のノードに接続されている。電源線２２には、少なくとも２つの異なる電圧が印加される。図４５の画素１１ｎによれば、リセットノイズを低減しつつ、回路構成を簡素化できる。
　本発明に係るカメラシステムは、デジタルスチルカメラ、放送用カメラ、業務用カメラ、医療用カメラ、監視用カメラ、車載用カメラ、デジタル一眼レフカメラ、デジタルミラーレス一眼カメラ等、様々なカメラシステム及びセンサシステムへの利用が可能である。
１１ａ～１１ｎ　画素
１３　マイクロレンズ
１５　光電変換部
１５ａ　対向電極
１５ｂ　光電変換層
１５ｃ　画素電極
１６　垂直走査回路
１７　蓄積制御線
１８　垂直信号線
１８Ａ，１８Ｂ　出力線
１９，１９Ａ，１９Ｂ　負荷回路
２０，２０Ａ，２０Ｂ　カラム信号処理回路
２１　水平信号読み出し回路
２２　電源配線
２３　水平共通信号線
２４，２４Ａ，２４Ｂ　反転増幅器
２４ａ　ゲイン調整端子
２５，２５Ａ，２５Ｂ　フィードバック線
２６　リセット信号線
２７Ａ，２７Ｂ　定電流源
２８　フィードバック制御線
３０　アドレス信号線
３０Ａ，３０Ｂ　アドレス線
３２　制御線
３４，３４Ａ，３４Ｂ　増幅トランジスタ
３６，３６Ａ，３６Ｂ　リセットトランジスタ
３６Ａｅ，３６Ｂｅ，８１ｅ　ゲート
３８　フィードバックトランジスタ
３９　転送トランジスタ
４０，４０Ａ，４０Ｂ　アドレストランジスタ
４１，４２，７１，７２，７３　容量素子
４４，４６，４７，４９，９３　ノード
４５，ＣＣ　容量回路
４８，４８ａ，４８ｂ，４８ｃ　電圧供給回路
５０　切替回路
５１Ａ，５１Ｂ，５２Ａ，５２Ｂ　スイッチ素子
６０　半導体基板
６５ｎ，６５ｐ　ウェル
７１ａ，７２ａ，７３ａ　第１端子
７１ｂ，７２ｂ，７３ｂ　第２端子
７５　特定リセット信号線
７６　特定リセットトランジスタ
７７　リセット電圧線
７７Ａ，７７Ｂ　リセット線
８１　第１トランジスタ
８２　第２トランジスタ
８３　第３トランジスタ
９６，９７　不純物領域
１０１　撮像装置
５０１　画素アレイ
５０２　ＡＤ変換回路
５０３　ＯＢ補正回路
５０４，５０９　補正回路
５０５，５０７　不揮発メモリ
５０６　閾値判定器
５０８　乗算器
ＦＣ，ＦＣＡ，ＦＣＢ　フィードバック回路
ＳＤＣ　信号検出回路

Claims (10)

  1. 　第１画素及び第２画素と、
    　前記第１画素及び前記第２画素のそれぞれに対応する第１信号が入力され、前記第１信号に基づいて第２信号を出力する補正回路と、
    を備え、
    　前記第１画素及び前記第２画素のそれぞれは、
    　　光を信号電荷に変換する光電変換部と、
    　　前記信号電荷を保持する電荷保持部と、
    　　前記電荷保持部の電位に応じて前記電荷保持部の容量値を変化させる容量回路と、
    を含み、
    　前記補正回路は、前記第１画素及び前記第２画素に同じ量の光が入射した場合に、前記第１画素の前記第２信号と前記第２画素の前記第２信号との差が前記第１画素の前記第１信号と前記第２画素の前記第１信号との差よりも小さくなるように、前記第１画素及び前記第２画素の少なくとも一方の前記第１信号を前記第２信号に補正する、
    撮像装置。
  2. 　前記補正回路は、入射する光の量に対して前記第２信号が線形になるように、前記第１画素及び前記第２画素の少なくとも一方の前記第１信号を前記第２信号に補正する、
    請求項１に記載の撮像装置。
  3. 　前記容量回路は、
    　　第１電圧供給回路と、
    　　前記第１電圧供給回路と前記電荷保持部との間に直列に接続された第１トランジスタ及び第１容量素子と、
    を含み、
    　前記第１トランジスタのゲートは、前記電荷保持部に接続されている、
    請求項１又は２に記載の撮像装置。
  4. 　前記第１電圧供給回路と、前記第１容量素子と、前記第１トランジスタと、前記電荷保持部とがこの順に直列に接続されている、
    請求項３に記載の撮像装置。
  5. 　前記第１電圧供給回路と、前記第１トランジスタと、前記第１容量素子と、前記電荷保持部とがこの順に直列に接続されている、
    請求項３に記載の撮像装置。
  6. 　前記容量回路は、
    　　第１電圧供給回路と、
    　　前記第１電圧供給回路と前記電荷保持部との間に接続されたＭＯＳキャパシタと、
    を含む、
    請求項１又は２に記載の撮像装置。
  7. 　前記補正回路は、前記第１信号が前記第２信号に対応付けられた補正テーブルを用いて、前記第１画素及び前記第２画素の少なくとも一方の前記第１信号を前記第２信号に補正する、
    請求項１から６のいずれか１項に記載の撮像装置。
  8. 　前記補正回路は、前記第１信号と前記第２信号との関係を規定する関数を用いて、前記第１画素及び前記第２画素の少なくとも一方の前記第１信号を前記第２信号に補正する、
    請求項１から６のいずれか１項に記載の撮像装置。
  9. 　第１画素及び第２画素のそれぞれに対応する第１信号に基づいて第２信号を出力する信号処理方法であって、
    　前記第１画素及び前記第２画素のそれぞれは、信号電荷を保持する電荷保持部の電位に応じて前記電荷保持部の容量値を変化させる容量回路を含み、
    　前記信号処理方法は、
    　　前記第１画素及び前記第２画素のそれぞれに対応する前記第１信号を入力することと、
    　　前記第１画素及び前記第２画素に同じ量の光が入射した場合に、前記第１画素の前記第２信号と前記第２画素の前記第２信号との差が前記第１画素の前記第１信号と前記第２画素の前記第１信号との差よりも小さくなるように、前記第１画素及び前記第２画素の少なくとも一方の前記第１信号を前記第２信号に補正することと、
    　　前記第１画素及び前記第２画素のそれぞれに対応する前記第２信号を出力することと、
    　　を含む、
    信号処理方法。
  10. 　入射する光の量に対して前記第２信号が線形になるように、前記第１画素及び前記第２画素の少なくとも一方の前記第１信号を前記第２信号に補正することを含む、
    請求項９に記載の信号処理方法。
PCT/JP2022/019062 2021-06-01 2022-04-27 撮像装置 WO2022255010A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2023525666A JPWO2022255010A1 (ja) 2021-06-01 2022-04-27
US18/508,277 US20240089621A1 (en) 2021-06-01 2023-11-14 Imaging device

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2021-092623 2021-06-01
JP2021092623 2021-06-01

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/508,277 Continuation US20240089621A1 (en) 2021-06-01 2023-11-14 Imaging device

Publications (1)

Publication Number Publication Date
WO2022255010A1 true WO2022255010A1 (ja) 2022-12-08

Family

ID=84324293

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2022/019062 WO2022255010A1 (ja) 2021-06-01 2022-04-27 撮像装置

Country Status (3)

Country Link
US (1) US20240089621A1 (ja)
JP (1) JPWO2022255010A1 (ja)
WO (1) WO2022255010A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017135693A (ja) * 2016-01-21 2017-08-03 パナソニックＩｐマネジメント株式会社 撮像装置
JP2019176463A (ja) * 2018-03-29 2019-10-10 パナソニックＩｐマネジメント株式会社 撮像装置およびカメラシステム、ならびに、撮像装置の駆動方法
WO2020144910A1 (ja) * 2019-01-08 2020-07-16 パナソニックＩｐマネジメント株式会社 撮像装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017135693A (ja) * 2016-01-21 2017-08-03 パナソニックＩｐマネジメント株式会社 撮像装置
JP2019176463A (ja) * 2018-03-29 2019-10-10 パナソニックＩｐマネジメント株式会社 撮像装置およびカメラシステム、ならびに、撮像装置の駆動方法
WO2020144910A1 (ja) * 2019-01-08 2020-07-16 パナソニックＩｐマネジメント株式会社 撮像装置

Also Published As

Publication number Publication date
JPWO2022255010A1 (ja) 2022-12-08
US20240089621A1 (en) 2024-03-14

Similar Documents

Publication Publication Date Title
US10681291B2 (en) Imaging device including photoelectric converter
US11183524B2 (en) Imaging device and camera system
US11482558B2 (en) Imaging device including unit pixel cell
US11637976B2 (en) Imaging device
JP2021072637A (ja) 撮像装置
JP7162251B2 (ja) 撮像装置
KR20030007139A (ko) 촬상장치
US11336842B2 (en) Imaging device
JP6587123B2 (ja) 撮像装置
TW202025713A (zh) 固態攝像裝置及電子機器
WO2022255010A1 (ja) 撮像装置
JP2017092554A (ja) 固体撮像装置及び撮像システム
WO2022153628A1 (ja) 撮像装置及びカメラシステム
WO2022102495A1 (ja) 撮像装置
WO2023166832A1 (ja) 撮像装置

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 22815765

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 2023525666

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 22815765

Country of ref document: EP

Kind code of ref document: A1