CN113906733A - 摄像装置和摄像装置的驱动方法 - Google Patents

Abstract

本公开的摄像装置具有多个像素、输出与从多个像素读出的模拟信号对应的数字信号的第一AD转换电路和第二AD转换电路、第一帧存储器、以及图像处理电路。模拟信号包含表现复位电平的复位信号以及表现被摄体的像的像素信号。第一帧存储器暂时保持来自第一AD转换电路的输出和来自第二AD转换电路的输出中的与复位信号对应的第一数字信号。图像处理电路输出与来自第一AD转换电路的输出和来自第二AD转换电路的输出中的、与读出了复位信号的像素相关的像素信号对应的第二数字信号、和保持在第一帧存储器中的第一数字信号的差分。

Description

摄像装置和摄像装置的驱动方法

技术领域

本公开涉及一种摄像装置。本公开还涉及摄像装置的驱动方法。

背景技术

下述的专利文献1公开了具有经由绝缘层支承于半导体基板的有机光电转换层的摄像元件。如专利文献1所记载的技术那样，代替埋入光电二极管，将具有多个像素电极的光电转换部配置在半导体基板的上方的结构有时被称为“层叠型”。在这样的结构中，支承光电转换部的半导体基板与分别具有像素电极的多个像素对应地具有多个读出电路。如专利文献1的图1所记载的那样，各像素的像素电极经由配置于绝缘层中的通孔而连接于多个读出电路中的对应的1个。

在摄像装置的领域中，存在噪声降低的要求。特别是，存在想要降低在通过光电转换而生成的电荷的复位时产生的kTC噪声的要求。该kTC噪声也被称为“复位噪声”。

在下述的专利文献2中，公开了在生成信号电荷的光电转换单元与蓄积信号电荷的存储器单元之间夹设作为传输单元的晶体管的摄像装置。专利文献2的摄像装置还具有包括帧存储器和加法器的噪声抑制单元。在专利文献2所记载的技术中，通过利用数字处理从信号电平减去保持在帧存储器中的复位电平，消除起因于各像素中的存储器单元中产生的暗电流的散粒噪声的影响。

现有技术文献

专利文献

专利文献1：日本特开2011-228648号公报

专利文献2：日本特开2008-028517号公报

发明内容

发明要解决的问题

然而，在专利文献2的摄像装置中，虽然表现复位电平的复位信号的读出与对光电转换单元的曝光并行地执行，但需要等待针对所有行的复位信号的读出的完成来执行经由传输单元的信号电荷向存储器单元的传输。因此，在完成对所有行的复位信号的读出之后执行表现被摄体的像的像素信号的读出。即，对于多个像素的各行，无法缩小复位信号的读出与像素信号的读出的间隔，难以提高帧率。

用来解决课题的手段

根据本公开的非限定性的某一示例性的实施方式，例如提供以下的内容。

一种摄像装置，其中，具备：多个像素，排列为多行以及列；第一AD转换电路以及第二AD转换电路，接收从所述多个像素读出的模拟信号，并输出与所述模拟信号对应的数字信号；第一帧存储器；以及图像处理电路，所述模拟信号包含表现复位电平的复位信号以及表现被摄体的像的像素信号，所述第一帧存储器暂时保持来自所述第一AD转换电路的输出以及来自所述第二AD转换电路的输出中的与所述复位信号对应的第一数字信号，所述图像处理电路输出第二数字信号和保持于所述第一帧存储器的所述第一数字信号的差分，所述第二数字信号与来自所述第一AD转换电路的输出以及来自所述第二AD转换电路的输出中的读出了所述复位信号的像素相关的像素信号对应。

总括性或者具体的方式也可以通过元件、器件、系统、集成电路或者计算机程序来实现。另外，总括性或者具体的方式也可以通过元件、器件、装置、系统、集成电路、方法以及计算机程序的任意组合来实现。

根据说明书和附图，公开的实施方式的追加效果和优点将变得清楚。效果和/或优点通过说明书和附图中公开的各种实施方式或特征而被分别提供，为了得到这些1个以上，不需要全部。

发明效果

根据本公开的一种实施方式，提供了一种能够在消除复位噪声的影响的同时提高帧率的摄像装置。

附图说明

图1是概略地表示本公开的第一实施方式的摄像装置的示例性结构的图。

图2是示意性地表示本公开的第一实施方式的摄像装置的示例性电路结构的图。

图3是表示第一像素Px1的示例性器件构造的示意性截面图。

图4是用于说明本公开的第一实施方式的摄像装置的驱动方法的一例的图。

图5是用于说明本公开的第一实施方式的摄像装置的驱动方法的一例的流程图。

图6是示意性地表示图4所示的从时刻t8到时刻t9的1H期间中的、第0行R₀的像素的读出电路20的动作和第五行R₅的像素的读出电路的动作的图。

图7是示意性地表示与像素阵列中的互不相同的第h行以及第k行的像素相关的读出电路的动作的图。

图8是示意性地表示针对像素阵列的AD转换电路的配置的一例的图。

图9是示意性地表示针对像素阵列的AD转换电路的配置的另一例的图。

图10是示意性地表示针对设置有多个像素的半导体基板的AD转换电路的配置的一例的图。

图11是示意性地表示针对输出信号线的像素的连接的另一例的图。

图12是示意性地表示针对输出信号线的像素的连接的又一例的图。

图13是示意性地表示针对输出信号线的像素的连接的又一例的图。

图14是表示本公开的第一实施方式的摄像装置的变形例的示意图。

图15是表示本公开的第一实施方式的摄像装置的另一变形例的示意图。

图16是概略地表示本公开的第二实施方式的摄像装置的示例性结构的图。

图17是示意性地表示本公开的第二实施方式的摄像装置的变形例的图。

图18是示意性地表示本公开的第二实施方式的摄像装置的另一变形例的图。

图19是示意性地表示本公开的第二实施方式的摄像装置的又一变形例的图。

图20是示意性地表示具有第一帧存储器171及第二帧存储器172的摄像装置的动作的一例的图。

图21是示意性地表示在按多个像素Px的每一列配置了3个以上的AD转换电路的结构中的信号读出动作的一例的图。

图22是示意性地表示摄像装置的又一变形例的图。

图23是示意性地表示图22所示的摄像装置100H的动作的一例的图。

具体实施方式

本公开的一个方式的概要如下。

[项目1]

一种摄像装置，其中，具备：

多个像素，排列为多个行和列；

第一AD转换电路和第二AD转换电路，接收从多个像素读出的模拟信号，输出与模拟信号对应的数字信号；

第一帧存储器；以及

图像处理电路，

模拟信号包含表现复位电平的复位信号以及表现被摄体的像的像素信号，

第一帧存储器暂时保持来自第一AD转换电路的输出和来自第二AD转换电路的输出中的与复位信号对应的第一数字信号，

图像处理电路输出第二数字信号和保持在第一帧存储器中的第一数字信号的差分，所述第二数字信号与来自第一AD转换电路的输出和来自第二AD转换电路的输出中的与读出了复位信号的像素相关的像素信号对应。

根据项目1的结构，在摄像装置中设置第一以及第二AD转换电路，将来自它们的输出中的、与复位信号对应的第一数字信号保持在第一帧存储器中，计算与像素信号对应的第二数字信号之间的差分，因此能够实质上消除复位噪声的影响。另外，通过在摄像装置中设置第一以及第二AD转换电路，能够使复位信号的读出的期间的一部分与像素信号的读出的期间的一部分重叠，能够灵活地变更曝光期间的长度。

[项目2]

根据项目1所述的摄像装置，其中，

第一AD转换电路接收从多个像素读出的模拟信号中的复位信号并转换为第一数字信号，

第二AD转换电路接收从多个像素读出的模拟信号中的像素信号并转换为第二数字信号。

[项目3]

根据项目2所述的摄像装置，其中，还具备：

与第一AD转换电路连接的第一输出信号线和与第二AD转换电路连接的第二输出信号线的多个组；以及

多个第一信号切换电路，分别连接在各像素与第一输出信号线及第二输出信号线的多个组中的对应的1个组之间，

第一信号切换电路将从像素读出的模拟信号中的复位信号输出到第一输出信号线，并将从像素读出的模拟信号中的像素信号输出到第二输出信号线。

[项目4]

根据项目2所述的摄像装置，其中，

多个像素包含位于多个行的互不相同的行的第一像素以及第二像素，

摄像装置还具备：

第一输出信号线，与第一像素连接；

第二输出信号线，与第二像素连接；

第一信号切换电路，连接在第一输出信号线及第二输出信号线与第一AD转换电路之间；以及

第二信号切换电路，连接在第一输出信号线及第二输出信号线与第二AD转换电路之间，

第一信号切换电路和第二信号切换电路互补地动作。

[项目5]

根据项目2～4中任一项所述的摄像装置，其中，来自第一AD转换电路的第一数字信号的输出的定时与来自第二AD转换电路的第二数字信号的输出的定时一致。

[项目6]

根据项目1所述的摄像装置，其中，

多个像素包含位于多个行的互不相同的行的第一像素以及第二像素，

摄像装置还具备：

第一输出信号线，与第一像素以及第一AD转换电路连接；以及

第二输出信号线，与第二像素以及第二AD转换电路连接，

第一AD转换电路生成与从第一像素读出的模拟信号对应的数字信号，

第二AD转换电路生成与从第二像素读出的模拟信号对应的数字信号。

[项目7]

根据项目6所述的摄像装置，其中，来自第一AD转换电路的数字信号的输出的定时与来自第二AD转换电路的数字信号的输出的定时一致。

[项目8]

根据项目4～7中任一项所述的摄像装置，其中，第一像素和第二像素分别位于多个行的偶数行和奇数行。

[项目9]

根据项目1～8中任一项所述的摄像装置，其中，

还具备暂时保持第二数字信号的第二帧存储器，

图像处理电路输出保持于第一帧存储器的第一数字信号与保持于第二帧存储器的第二数字信号的差分。

根据项目9的结构，例如能够得到与在下一帧期间取得的像素信号对应的数字信号与保持在第二帧存储器中的第二数字信号之间的差分。因此，能够在允许复位信号读出的期间的一部分与像素信号读出的期间的一部分的重叠的同时，在与多个像素的所有行相关的复位信号的读出以及像素信号的读出完成之后执行第一数字信号以及第二数字信号的差分。

[项目10]

根据项目9所述的摄像装置，其中，

还具备第三信号切换电路，所述第三信号切换电路电连接在第一AD转换电路和第二AD转换电路与第一帧存储器和第二帧存储器之间，

第三信号切换电路将输入中的第一数字信号选择性地输出到第一帧存储器，将第二数字信号选择性地输出到第二帧存储器。

根据项目10的结构，能够将从AD转换电路输出的第一数字信号储存于第一帧存储器，并将第二数字信号储存于第二帧存储器。

[项目11]

根据项目1～10中任一项所述的摄像装置，其中，

多个像素分别具有：

半导体基板，设置有与第一AD转换电路和第二AD转换电路中的一者或两者电连接的读出电路；以及

光电转换部，位于半导体基板上方。

[项目12]

一种摄像装置的驱动方法，是包含分别具有光电转换部的多个像素的摄像装置的驱动方法，所述光电转换部由设置有杂质区域的半导体基板支承且与电荷蓄积区域电连接，所述电荷蓄积区域的一部分中包含所述杂质区域，其中，所述摄像装置的驱动方法具备：

工序(a)，复位电荷蓄积区域的电位；

工序(b)，读出与执行工序(a)后的电荷蓄积区域的电位相应的复位信号；

工序(c)，通过模拟-数字转换，生成与复位信号对应的第一数字信号；

工序(d)，将第一数字信号储存于第一帧存储器；

工序(e)，在执行工序(a)之后，将由光电转换部生成的信号电荷蓄积于电荷蓄积区域；

工序(f)，读出与工序(e)中蓄积于电荷蓄积区域的电荷量相应的像素信号；

工序(g)，通过模拟-数字转换，生成与像素信号对应的第二数字信号；以及

工序(h)，得到第二数字信号与第一数字信号的差分。

根据项目12的结构，通过取得与像素信号对应的第二数字信号和与复位信号对应的第一数字信号并取得它们之间的差分，能够实质性地消除起因于在曝光期间的紧前执行的复位动作的随机噪声的影响。

[项目13]

根据项目12所述的摄像装置的驱动方法，其中，工序(b)是从多个像素中的1个以上的像素读出复位信号的工序，工序(f)是从多个像素中的与1个以上的像素不同的其他的1个以上的像素读出像素信号的工序，并且与工序(b)并行地执行。

根据项目13的结构，由于使复位信号的读出期间的一部分与像素信号的读出期间的一部分重叠，因此能够灵活地变更曝光期间的长度。例如，能够缩短曝光期间而提高帧率。

[项目14]

一种摄像装置，其中，具备：

多个像素，是排列成多个行和列的多个像素，且包含配置于多个行的相互不同的行的第一像素和第二像素；

输出信号线，与第一像素以及第二像素电连接；

AD转换电路，与输出信号线电连接，输出与从第一像素和第二像素读出的模拟信号对应的数字信号；

第一帧存储器，暂时保持来自AD转换电路的输出中的与表现复位电平的复位信号对应的第一数字信号；

图像处理电路，输出第二数字信号与保持在第一帧存储器中的第一数字信号的差分，所述第二数字信号与来自AD转换电路的输出中的与读出了复位信号的像素相关的表现被摄体的像的像素信号对应；以及

频率倍频器，接收来自图像处理电路的水平同步信号，生成比水平同步信号短的周期的脉冲信号，

第一像素基于来自频率倍频器的输出，在1H期间的一部分将复位信号输出到输出信号线，

第二像素基于来自频率倍频器的输出，在1H期间的另一部分将像素信号输出到输出信号线。

根据项目14的结构，能够不在多个像素的各列设置2个以上的输出信号线，在消除复位噪声的影响的同时进行帧率的灵活的变更。

[项目15]

根据项目14所述的摄像装置，其中，在设k为整数时，第(k+1)个帧中的来自第一像素的复位信号的读出先于第k帧中的来自第二像素的像素信号的读出而执行。

[项目16]

根据项目14或15所述的摄像装置，其中，还具备暂时保持来自AD转换电路的输出中的第二数字信号的第二帧存储器。

根据项目16的结构，能够将从AD转换电路输出的第一数字信号储存于第一帧存储器，并将第二数字信号储存于第二帧存储器。

以下，将参照附图详细说明本公开的实施方式。另外，以下说明的实施方式均表示总括性或具体的例子。在以下的实施方式中示出的数值、形状、材料、构成要素、构成要素的配置以及连接方式、步骤、步骤的顺序等是一个例子，并非旨在限定本公开。在本说明书中说明的各种方式只要不产生矛盾，就能够相互组合。另外，关于以下的实施方式中的构成要素中的、未记载于表示最上位概念的独立权利要求书中的构成要素，作为任意的构成要素进行说明。在以下的说明中，实质上具有相同功能的构成要素用共同的附图标记表示，有时省略说明。另外，为了避免附图过于复杂，有时省略一部分要素的图示。

(第一实施方式)

图1概略地示出本公开的第一实施方式的摄像装置的示例性结构。图1所示的摄像装置100A分别包含在其一部分具有被半导体基板110支承的光电转换部的多个像素Px。即，以下，作为摄像装置100A，示例具有所谓的层叠型的结构的摄像装置。如后面参照附图详细说明的那样，半导体基板110具有与各像素Px对应地形成的多个读出电路。

多个像素Px通过二维地排列在半导体基板110上而形成摄像区域。在本公开的实施方式中，多个像素Px排列成多个行和列。在图1中，多个像素Px排列成m行n列。此处，m和n独立地表示2以上的整数。

摄像装置100A具有多个行信号线R_i和多个输出信号线。多个行信号线R_i包含与像素Px的多个行对应地配置的m条行信号线R₀、R₁、R₂、…、R_m-2、R_m-1。多个行信号线R_i分别与属于同一行的1个以上的像素Px电连接。这些行信号线R_i连接到行扫描电路130。此外，也可能存在按多个像素Px的每行设置2条以上的信号线的情况。

在图1所示的例子中，多个输出信号线包含多个第一输出信号线S_j以及多个第二输出信号线T_j。多个第一输出信号线S_j包含与像素Px的多个列对应地配置的n条第一输出信号线S₀、S₁、S₂、…、S_n-2、S_n-1。同样地，多个第二输出信号线T_j也包含与像素Px的多个列对应地配置的n条第二输出信号线T₀、T₁、T₂、…、T_n-2、T_n-1。

多个第一输出信号线S_j分别与属于同一列的1个以上的像素Px的读出电路电连接。如图所示，在多个第一输出信号线S_j上连接有第一模拟-数字转换电路141及第一数字输出接口161。从第一数字输出接口161经由第一输出信号线S_j从像素Px读出，由第一模拟-数字转换电路141输出接受了模拟-数字转换的信号。

多个第二输出信号线T_j分别也同样地与属于同一列的1个以上的像素Px的读出电路电连接。各第二输出信号线T_j例如与属于同一列的多个像素中的、与第一输出信号线S_j连接的像素以外的像素连接。但是，如后所述，在关注属于同一列的多个像素时，也可能存在第二输出信号线T_j连接于具有与第一输出信号线S_j的连接的像素的方式。

如图所示，在多个第二输出信号线T_j上连接有第二模拟-数字转换电路142及第二数字输出接口162。从第二数字输出接口162经由第二输出信号线T_j从像素Px读出，由第二模拟-数字转换电路142输出接受了模拟-数字转换的信号。为了简化，以下将模拟-数字转换电路简称为“AD转换电路”，将数字输出接口简称为“接口”。

在图1所示例的结构中，摄像装置100A还具有第一数字存储器151，该第一数字存储器151连接在与第一输出信号线S_j连接的第一AD转换电路141与第一接口161之间。此外，在该例子中，摄像装置100A还具有第二数字存储器152，该第二数字存储器152连接在与第二输出信号线T_j连接的第二AD转换电路142与第二接口162之间。第一数字存储器151及第二数字存储器152暂时保持从多个像素Px读出并由第一AD转换电路141或第二AD转换电路142进行了模拟-数字转换的1行量的数字信号。如该例那样，通过使数字存储器夹设于AD转换电路与接口之间，能够使1行量的模拟-数字转换的结果保持于数字存储器，并且利用AD转换电路执行与下一行相关的模拟-数字转换。即，能够更高速地对行单位的模拟-数字转换进行处理。

图像处理电路170A与第一接口161以及第二接口162连接。图像处理电路170A根据需要对从接口输出的数字信号执行伽马校正、颜色插值处理、空间插值处理、自动白平衡等处理。图像处理电路170A例如能够通过DSP(Digital Signal Processor：数字信号处理器)、ISP(Image Signal Processor：图像信号处理器)、FPGA(field-programmable gatearray：现场可编程门阵列)等来实现。

在该例子中，控制电路220与图像处理电路170A电连接。图像处理电路170A向控制电路220提供垂直同步信号、水平同步信号等控制信号。控制电路220连接到行扫描电路130、第一AD转换电路141和第二AD转换电路142。控制电路220例如由包含1个以上的处理器的微控制器实现，典型的是具有定时发生器。控制电路220向行扫描电路130、第一AD转换电路141以及第二AD转换电路142供给驱动信号，对摄像装置100A整体进行控制。在图1中，从朝向控制电路220延伸的箭头以及从控制电路220延伸的箭头分别示意性地表现向控制电路220的输入信号以及来自控制电路220的输出信号。控制电路220也可以包含1个以上的存储器。

摄像装置100A可以包括与图像处理电路170A连接的液晶显示器或有机EL显示器等显示装置180。显示装置180将基于通过拍摄得到的数字信号的图像提示给摄像装置100A的用户。

在图1所示例的结构中，图像处理电路170A具有第一帧存储器171。第一帧存储器171暂时保持从第一接口161和/或第二接口162输出的、相当于1帧量的图像的数字数据。在本公开的实施方式中，第一帧存储器171暂时保持与表现复位电平的复位信号对应的第一数字信号。第一数字信号是将从各像素Px读出的模拟信号即复位信号作为输入而从第一AD转换电路141或第二AD转换电路142输出的数字信号。如后所述，图像处理电路170A输出保持于第一帧存储器171的第一数字信号与对应于表现被摄体的像的像素信号的第二数字信号的差分。通过数字信号间的差分，能够实质上消除在曝光期间的紧前执行的复位动作所引起的随机噪声的影响。

并且，在图1所示例的结构中，摄像装置100A关于来自像素的信号的读出，具有包含第一输出信号线S_j的第一系统以及包含第二输出信号线T_j的第二系统的2个系统。在某一方式中，关于多个像素Px的某列，第一输出信号线S_j与该列的某1个以上的像素连接。另一方面，第二输出信号线T_j与该列中的另外的某1个以上的像素连接。根据这样的连接的方式，关于多个像素Px的某列，能够并行地执行来自某个像素的复位信号的读出和来自属于与该像素所属的行不同的行的某个像素的像素信号的读出。因此，能够缩小复位信号的行单位中的读出期间与像素信号的行单位中的读出期间的间隔，因此能够在除去复位噪声的影响的同时提高帧率。

(像素Px的示例性电路结构)

图2表示摄像装置100A的示例性的电路结构。为了简单起见，在图2中，从包含在图1所示的摄像区域中的多个像素Px中取出4个而示意性地示出。这4个像素Px包括排列成2行2列的第一像素Px1、第二像素Px2、第三像素Px3以及第四像素Px4。其中，第一像素Px1以及第二像素Px2位于同一行，另一方面，第三像素Px3以及第四像素Px4位于与第一像素Px1以及第二像素Px2不同的同一行。例如，第一像素Px1和第二像素Px2位于包括多个像素Px的像素阵列的偶数行，而第三像素Px3和第四像素Px4位于像素阵列的奇数行中。像素的基本电路结构在这些像素Px1～Px4之间是共同的，因此以下，关注第一像素Px1来说明各像素的示例性结构。

第一像素Px1包括光电转换部10和与光电转换部10电连接的读出电路20。如后所述，光电转换部10具有像素电极、对置电极、以及被这些电极夹着的光电转换层。各像素的光电转换部10具有与连接于电压供给电路190的电压线192的电连接，在摄像装置100A的动作时，构成为能够在像素电极与对置电极之间施加规定的电压。电压供给电路190只要构成为能够在摄像装置100A的动作时向各像素的光电转换部10施加规定的电压即可，并不限定于特定的电源电路。电压供给电路190可以是生成规定的电压的电路，也可以是将从其他电源供给的电压转换为规定的电压的电路。电压供给电路190也可以是行扫描电路130的一部分。

在图2所示例的结构中，读出电路20包含信号检测晶体管22、地址晶体管24以及复位晶体管26。信号检测晶体管22、地址晶体管24以及复位晶体管26典型的是形成于半导体基板110的场效应晶体管，以下，对将N沟道MOSFET用于这些晶体管的例子进行说明。

信号检测晶体管22的栅极与光电转换部10的像素电极连接。信号检测晶体管22的源极经由地址晶体管24与对应的输出信号线连接。在此，针对多个像素Px的多个列的每一列配置有第一输出信号线S_j以及第二输出信号线T_j的组。如图2所示，第一输出信号线S_j与第一AD转换电路141连接。与此相对，第二输出信号线T_j与第二AD转换电路142连接。

在图2所示的例子中，当关注像素的阵列的属于同一列的第一像素Px1和第四像素Px4时，第一像素Px1的信号检测晶体管22的源极与第一输出信号线S_j电连接。另一方面，第四像素Px4的信号检测晶体管22的源极与第二输出信号线T_j电连接。同样地，当关注属于同一行的第二像素Px2和第三像素Px3时，第二像素Px2的信号检测晶体管22的源极与第一输出信号线S_j-1电连接，第三像素Px3的信号检测晶体管22的源极与第二输出信号线T_j-1电连接。即，在该例子中，第一AD转换电路141通过模拟-数字转换，例如生成与从位于像素阵列的偶数行的第一像素Px1、第二像素Px2读出的模拟信号对应的数字信号，并输出到第一接口161。另外，第二AD转换电路142例如生成与从位于像素阵列的奇数行的第三像素Px3、第四像素Px4读出的模拟信号对应的数字信号，并输出到第二接口162。

从各像素Px读出的模拟信号中包含表现复位电平的复位信号和表现被摄体的像的像素信号。如后所述，从各像素Px读出的复位信号以及像素信号是重叠了伴随像素的复位而产生的kTC噪声的信号。

如图2示意性所示，第一AD转换电路141和第二AD转换电路142可以具有列信号处理电路145等按每个输出信号线设置的多个要素。这些多个要素分别与多个输出信号线中的对应的1个连接。另一方面，各像素的信号检测晶体管22的漏极连接于电源线194。电源线194通过在摄像装置100A的动作时被施加3.3V左右的电源电压VDD而作为源极跟随器电源发挥功能。

地址晶体管24的栅极与行信号线R_i连接。行扫描电路130通过对行信号线R_i施加的电压电平的控制，切换地址晶体管24的导通和截止。由此，行扫描电路130能够从属于所选择的行的像素向对应的输出信号线读出信号。

在该例中，读出电路20包括复位晶体管26。复位晶体管26的漏极和源极中的一个连接到将光电转换部10电连接到信号检测晶体管22的栅极的节点FD。复位晶体管26的漏极和源极中的另一个连接到复位电压线196。复位电压线196与复位电压供给电路198连接。在摄像装置100A的动作时，从复位电压供给电路198向复位电压线196施加规定的复位电压V_RST。作为复位电压V_RST，例如使用0V或0V附近的电压。复位电压供给电路198只要构成为能够在摄像装置100A的动作时向各像素施加规定的复位电压即可，与电压供给电路190同样地不限定于特定的电源电路。复位电压供给电路198可以是独立于电压供给电路190的电路，也可以复位电压供给电路198和电压供给电路190中的一方是另一方的一部分。

与多个像素Px对应地设置多个复位信号线Q_i。如图所示，典型地，属于同一行的多个像素Px的复位晶体管26的栅极共同连接有1个复位信号线。在该例子中，复位信号线Q_i具有与行扫描电路130的连接。因此，行扫描电路130能够通过对复位信号线Q_i施加的电压电平的控制，以多个像素Px的行单位将复位晶体管26导通，将复位晶体管26导通的像素Px的节点FD的电位复位为V_RST。

(像素Px的器件构造)

图3示意性地示出第一像素Px1的器件构造。概略来说，第一像素Px1包括形成有读出电路20的半导体基板110和由半导体基板110支承的光电转换部10。如图3所示，典型地，覆盖读出电路20的绝缘层50配置在半导体基板110与光电转换部10之间。

光电转换部10包括被绝缘层50支承的像素电极11、透光性的对置电极13、以及位于像素电极11与对置电极13之间的光电转换层12。像素电极11与光电转换层12相比位于半导体基板110的附近，可以由铝、铜等金属、金属氮化物、或者通过掺杂杂质而被赋予导电性的多晶硅等形成。如图3所示，像素电极11通过从相邻的其他像素的像素电极11空间地分离而从它们电分离。

对置电极13位于来自被摄体的光到来的一侧。对置电极13是由ITO等导电性材料形成的透光性的电极。另外，本说明书中的“透光性”的用语是指透过光电转换层12能够吸收的波长的光的至少一部分，不需要在可见光的整个波长范围内使光透过。在对置电极13的与光电转换层12相反侧的主面上，可配置滤色器等光学滤波器、微透镜等。

典型地，对置电极13以跨多个像素而连续的单一的电极层的形式设置。上述电压线192与光电转换部10的对置电极13连接。在图2中，图示为对多个像素的每个光电转换部10连接有电压线192，但典型地，各像素的对置电极13是在多个像素之间连续的单一的透光性的电极的一部分。因此，各像素的对置电极13基本上是等电位，并非必须是电压线192分支为多条的布线。

光电转换层12由有机材料或非晶硅等无机材料形成，接受透过了对置电极13的光的入射而产生电荷对。与对置电极13同样地，典型地，光电转换层12以跨多个像素而连续的单一的光电转换构造的形式设置。即，各像素中的光电转换层12可以是遍及多个像素连续地形成的光电转换层的一部分。

作为光电转换材料，通过选择1种以上的适当的材料来形成光电转换层12，例如能够在可见区域和红外区域这两者中获得表示灵敏度的光电转换层12。这样的材料例如在国际公开第2018/025544号中详细地进行了说明。为了参考，将国际公开第2018/025544号的公开内容全部引用于本说明书。光电转换层12可以由量子点和/或纳米管构成。或者，光电转换层12也可以含有量子点和/或纳米管作为光电转换材料。光电转换层12也可以包含由有机材料构成的层和由无机材料构成的层。

位于半导体基板110与光电转换部10之间的绝缘层50例如包含分别由二氧化硅形成的多个绝缘层。如图3示意性所示，在绝缘层50的内部设置有多层布线，该多层布线至少包含一端与光电转换部10的像素电极11连接的导电构造52。导电构造52可以包括由铜等金属形成的通孔和布线以及由多晶硅形成的插头。在图示的例子中，导电构造52的另一端与形成于半导体基板110的杂质区域111电连接。

除了杂质区域111之外，半导体基板110还包括杂质区域112、113、114和115。半导体基板110还具有将按每个像素Px设置的读出电路20在像素Px间电分离的元件分离区域116。以下，示例P型硅基板作为半导体基板110。半导体基板110也可以是在表面设置有半导体层的绝缘基板等。

杂质区域111、112、113、114以及115分别典型地为N型的扩散区域。在这些杂质区域中，连接有导电构造52的杂质区域111作为复位晶体管26的源极区域和漏极区域中的一方发挥功能。复位晶体管26还包括作为源极区域及漏极区域中的另一方而发挥功能的杂质区域112、半导体基板110上的栅极绝缘层26g、以及栅极绝缘层26g上的栅极电极26e。虽然在图3中省略了图示，但在杂质区域112上连接有上述的复位电压线196。

信号检测晶体管22包括杂质区域113和杂质区域114、半导体基板110上的栅极绝缘层22g和栅极绝缘层22g上的栅极电极22e。杂质区域113作为信号检测晶体管22的漏极区域发挥功能，杂质区域114作为信号检测晶体管22的源极区域发挥功能。在杂质区域113连接有上述的电源线194。如图3示意性所示，元件分离区域116还设置在信号检测晶体管22和复位晶体管26之间。

地址晶体管24包括杂质区域114和杂质区域115、半导体基板110上的栅极绝缘层24g、以及栅极绝缘层24g上的栅极电极24e。杂质区域114和杂质区域115分别用作地址晶体管24的漏极区域和源极区域。在图3所示例的结构中，地址晶体管24与信号检测晶体管22共用杂质区域114。在杂质区域115连接有上述的多个输出信号线S_j、T_j中的对应的1个。

绝缘层50覆盖这些信号检测晶体管22、地址晶体管24以及复位晶体管26。如图3示意性所示，绝缘层50中的导电构造52在与信号检测晶体管22的栅极电极22e之间也具有电连接。即，各像素中的导电构造52具有将光电转换部10的像素电极11与包含形成于半导体基板110的信号检测晶体管22等的读出电路20相互电连接的功能。

并且，导电构造52还具有作为暂时蓄积由像素电极11收集的电荷、即信号电荷的电荷蓄积区域的一部分的功能。如参照图2所说明的那样，电压供给电路190经由电压线192对各像素的光电转换部10施加规定的电压。例如，通过对光电转换部10的对置电极13施加电压，能够在曝光期间向对置电极13与像素电极11之间施加规定的电位差ΔV。例如，通过以像素电极11为基准，以对置电极13的电位高于像素电极11的电位的方式向对置电极13施加电压，能够通过像素电极11收集由于光的入射而在光电转换层12中生成的正和负的电荷中的具有正极性的电荷，例如，空穴作为信号电荷。信号电荷被暂时蓄积在其一部分包含导电构造52的电荷蓄积区域中。与导电构造52同样地，形成于半导体基板110的杂质区域111、光电转换部10的像素电极11、以及信号检测晶体管22的栅极电极22e也作为暂时蓄积信号电荷的电荷蓄积区域的一部分发挥功能。

(摄像装置100A的示例性驱动方法)

图4和图5是用于说明本公开的第一实施方式的摄像装置的驱动方法的一例的图。在图4中，最上面的图表示垂直同步信号VD的脉冲。垂直同步信号VD的脉冲的上升沿表示用于读出像素信号的期间的开始。在图4中，从上方起第二个图表示水平同步信号HD的脉冲。从某脉冲的上升沿到下一个脉冲的上升沿的期间对应于1个水平扫描期间即1H。

在图4中，表示摄像区域所包含的多个像素Px的动作的多个块也一并示于1个图。为了简化，在此，将多个像素Px的行数设为第0行R₀～第五行R₅这6行，通过多个矩形的块示意性地示出像素Px的动作。多个像素Px的第0行R₀例如包含上述的第一像素Px1以及第二像素Px2，第一行R₁例如包含上述的第三像素Px3以及第四像素Px4。在图4中，例如白色矩形的块示意性地表示帧期间中的曝光期间，带有垂直线的阴影的矩形的块表示相当于暗时的信号电平的复位电平的读出的期间。另外，带有斜线的阴影线的矩形的块表示表现被摄体的图像的像素信号的读出的期间。

图5所示例的摄像装置的驱动方法概略地包括：对像素的电荷蓄积区域的电位进行复位的工序(步骤S1)；读出与像素的复位后的电荷蓄积区域的电位相应的复位信号的工序(步骤S2)；通过模拟-数字转换，生成与复位信号对应的第一数字信号的工序(步骤S3)；将第一数字信号储存于帧存储器的工序(步骤S4)；在像素复位后，将由光电转换部生成的信号电荷蓄积于电荷蓄积区域的工序(步骤S5)；读出与在将信号电荷蓄积于电荷蓄积区域的工序中蓄积的电荷量相应的像素信号的工序(步骤S6)；通过模拟-数字转换，生成与像素信号对应的第二数字信号的工序(步骤S7)；以及得到第二数字信号与第一数字信号的差分的工序(步骤S8)。以下，参照图4，对摄像装置的示例性驱动方法的详细情况进行说明。

＜复位电荷蓄积区域的电位的工序＞

图4表示按多个像素的每行执行曝光以及信号的读出的、所谓的基于卷帘快门的动作的一例。这里，首先，关注第0行R₀～第五行R₅中的第0行R₀。在图像的取得中，首先，执行各像素Px的电荷蓄积区域的复位。在图4所示的例子中，将k设为0以上的某整数，关于第k个帧期间，在时刻t3开始属于第0行R₀的多个像素的复位。

具体而言，通过使复位晶体管26导通，使节点FD的电位与复位电压线196的电位一致。即，将光电转换部10的像素电极11的电压设为复位电压V_RST。如根据图2和图3所理解的那样，读出电路20的信号检测晶体管22经由导电构造52将该栅极电极22e与像素电极11电连接，由此输出与像素电极11的电位相应的信号。即，读出电路20通过包含信号检测晶体管22的源极跟随器，输出与像素电极11的电位相应的模拟信号。

＜读出复位信号的工序＞

在使复位晶体管26截止之后，通过将地址晶体管24设为导通，将与施加于信号检测晶体管22的栅极电极22e的复位电压V_RST相应的信号输出到对应的输出信号线。此时，输出到输出信号线的信号是表现复位电平的模拟信号，通常包含随着复位晶体管26的截止而产生的复位噪声。例如，在参照图2说明的电路结构的例子中，从属于第0行R₀的像素读出的复位信号经由第一输出信号线S_j中的对应的1个输入到第一AD转换电路141。

＜生成与复位信号对应的第一数字信号的工序＞

输入到第一AD转换电路141的复位信号被第一AD转换电路141转换为数字信号。在读出复位信号后，使地址晶体管24截止。通过属于第0行R₀的像素的地址晶体管24的截止，来自属于第0行R₀的像素的复位信号的读出结束。

＜将第一数字信号储存于第一帧存储器的工序＞

如图4示意性所示，上述读出动作与水平同步信号HD同步地以行单位依次执行。水平同步信号HD的脉冲的间隔即1H期间表示从某一行被选择到下一行被选择为止的期间。在该例子中，在从时刻t3到时刻t4的期间，执行属于第0行R₀的像素的复位以及来自像素的复位信号的读出，在从时刻t4到时刻t5的期间，执行属于第一行R₁的像素的复位以及来自像素的复位信号的读出。如以上所理解的那样，在复位电平的读出期间，可以包括用于复位像素的电荷蓄积区域的电位的复位时段。

在此，在参照图2说明的电路结构的例子中，从属于第一行R₁的像素读出的复位信号不是经由第一输出信号线S_j而是经由第二输出信号线T_j中的对应的1个输入到第二AD转换电路142。即，在此，从位于偶数行的像素读出的复位信号和从位于奇数行的像素读出的复位信号经由相互不同的输出信号线输入到第一AD转换电路141和第二AD转换电路142中的任一个。输入到第二AD转换电路142的复位信号也通过模拟-数字转换被转换为数字信号。从第一AD转换电路141和第二AD转换电路142输出的数字信号分别经由第一接口161和第二接口162输入到图像处理电路170A。在图4中，与从时刻t3到时刻t9之间读出的复位信号对应的第一数字信号被暂时保持在图像处理电路170A内的第一帧存储器171中。

＜蓄积通过光电转换生成的信号电荷的工序＞

再次关注属于第0行R₀的像素。在复位信号的读出后，复位晶体管26被截止，曝光期间开始。在该例子中，若着眼于第0行R₀，则从时刻t4至时刻t8的期间为第k个帧期间的曝光期间。曝光期间是用于将由光电转换部10生成的、与针对像素的曝光量相应的信号电荷蓄积于电荷蓄积区域的期间。多个像素Px的各行的曝光期间的长度例如为1/60秒～1/16000秒的范围。

此时，各像素Px的光电转换部10的对置电极13经由电压线192从电压供给电路190接受规定的电压V1的供给，由此成为相对于像素电极11成为例如高电位的状态。紧接复位后的像素电极11的电位由上述的复位电压V_RST决定，在复位紧后，处于在像素电极11与对置电极13之间施加有(V1-V_RST)的偏置电压的状态。

对置电极13的电位相对于像素电极11相对地提高，由此通过光电转换而产生的电荷对中的正电荷被像素电极11收集。通过杂质区域111的形成而在半导体基板110中形成的PN结作为将由像素电极11收集到的正电荷暂时蓄积的结电容而发挥功能。在利用空穴作为信号电荷的情况下，伴随信号电荷向杂质区域111的蓄积，作为电荷蓄积部的杂质区域111的电位上升。另外，在本公开的典型的实施方式中，(V1-V_RST)＞0，但例如也可以通过将对置电极13的电位低于像素电极11的电压施加于对置电极13，例如将电子用作信号电荷。

<读出与蓄积的电荷量相应的像素信号的工序>

在经过规定的时间后，执行像素信号的读出。在该例子中，基于垂直同步信号VD，在时刻t8，开始从属于第0行R₀的像素读出信号。如上所述，属于第0行R₀的各像素的读出电路20将与像素电极11的电位相应的模拟信号输出到多个第一输出信号线中的对应的1个。此时，从第0行R₀的像素读出的信号是与在与第0行R₀相关的曝光期间蓄积于电荷蓄积区域的电荷量相应的模拟信号，是表现基于太阳光等环境光的被摄体的像的像素信号。该像素信号包含通过在曝光期间之前执行的复位动作而产生的复位噪声。在读出像素信号之后，地址晶体管24再次截止。

＜生成与第二数字信号对应的第二数字信号的工序＞

如图4所示，针对各像素的曝光以及来自各像素的像素信号的读出，也按照多个像素的行单位依次执行。通过完成从第0行R₀～第五行R₅的第一像素信号的读出，第k个帧期间结束。

与复位信号的读出同样地，在此，从第0行R₀、第二行R₂、第四行R₄的像素读出的像素信号经由第一输出信号线S_j被发送到第一AD转换电路141。另一方面，从第一行R₁、第三行R₃、第五行R₅的像素读出的像素信号经由第二输出信号线T_j被发送到第二AD转换电路142。第一AD转换电路141和第二AD转换电路142以行单位对接收到的像素信号执行模拟-数字转换，并且生成与像素信号对应的第二数字信号。生成的第二数字信号经由第一接口161或第二接口162发送到图像处理电路170A。

＜得到第一数字信号与第二数字信号的差分的工序＞

图像处理电路170A计算与像素信号对应的第二数字信号和与复位信号对应的第一数字信号的差分，将该差分作为像素值的数据输出。如上所述，在电荷蓄积区域的电位复位后从像素读出的复位信号上重叠有伴随复位而产生的复位噪声。另外，复位信号的读出是非破坏性的读出，在到像素信号的读出为止的期间，不进行电荷蓄积区域的电位的再次的复位。因此，与在曝光期间蓄积于电荷蓄积区域的电荷量相应的像素信号也处于重叠了复位噪声的状态。根据本公开的实施方式，得到与复位信号对应的第一数字信号和与像素信号对应的第二数字信号后，得到这些数字信号间的差分。因此，通过减去与复位信号对应的第一数字信号，从与像素信号对应的第二数字信号实质上减去复位噪声，其结果，有效地消除复位噪声的影响。

在此，在图4所示的例子中，例如若关注从时刻t8到时刻t9的期间，则与来自第五行R₅的像素的复位信号的读出并行地执行来自第0行R₀的像素的像素信号的读出。图6示意性地表示图4所示的从时刻t8到时刻t9的1H期间中的第0行R₀的像素的读出电路20的动作和第五行R₅的像素的读出电路的动作。图6中，φ_S的曲线图表示施加到读出电路20的地址晶体管24的栅极的地址控制信号的波形，φ_R的曲线图表示施加到读出电路20的复位晶体管26的栅极的复位控制信号的波形。V₀的曲线图示意性地表示从第0行R₀的像素读出的信号被第一AD转换电路141进行模拟-数字转换的期间。换言之，表示来自第一AD转换电路141的输出波形。同样地，V₅的曲线图示意性地表示从第五行R₅的像素读出的信号被第二AD转换电路142进行模拟-数字转换的期间。换言之，表示来自第二AD转换电路142的输出波形。

由图6中的V₅的曲线图以及V₀的曲线图可知，关于第五行R₅的像素的、与复位信号对应的第一数字信号的输出的定时、与第0行R₀的像素相关的、与像素信号对应的第二数字信号的输出的定时在这里是一致的。这样，多个像素Px的1行量的模拟-数字转换的结果也可以在第一AD转换电路141和第二AD转换电路142之间以共同的定时输出。但是，在本公开的实施方式中，模拟-数字转换的结果的输出在第一AD转换电路141与第二AD转换电路142之间一致，并不是必须的。如图7所示例的那样，也可以使来自第一AD转换电路141的数字信号的输出的定时与来自第二AD转换电路142的数字信号的输出的定时错开。另外，在图7中，示意性地示出与像素阵列中的互不相同的第h行以及第k行的像素相关的读出电路20的动作。

如图2所示例的那样，例如针对多个像素Px的每一列，设置分别与AD转换电路连接的第一输出信号线和第二输出信号线，将多个像素Px的一部分与第一输出信号线连接，将剩余的像素与第二输出信号线连接，由此能够并行地执行来自某个像素的复位信号的读出和来自其他某个像素的像素信号的读出。这样，通过允许来自某个像素的复位信号的读出以及来自其他某个像素的像素信号的读出的并列的执行，能够使复位信号的读出的期间的一部分与像素信号的读出的期间的一部分重叠，能够灵活地变更曝光期间的长度。例如，能够缩短曝光期间而提高帧率。

在图1以及图2所示的例子中，如图8示意性所示，沿着包含多个像素Px的摄像区域RA的大致矩形形状的相互对置的2条边将第一AD转换电路141以及第二AD转换电路142分离地配置。当然，第一AD转换电路141以及第二AD转换电路142的配置并不限定于该例。如图9示意性所示，也可以在摄像区域RA的大致矩形形状的一边的附近配置第一AD转换电路141和第二AD转换电路142。另外，第一AD转换电路141和第二AD转换电路142中的一者或两者无需形成于设置有多个像素Px的半导体基板110。如图10示意性所示，当然也可以构成为在与半导体基板110不同的其他电路基板120上配置第一AD转换电路141、第二AD转换电路142、第一数字存储器151、第二数字存储器152以及图像处理电路170A等。

在图8以及图9所示的例子中，位于多个像素Px的偶数行的像素以及位于奇数行的像素分别与第一输出信号线S_j以及第二输出信号线T_j连接。但是，当然像素针对第一输出信号线S_j以及第二输出信号线T_j的连接并不限定于这些方式。图11以及图12示意性地表示像素针对输出信号线的连接的其他例子。图11所示的结构是按多个像素Px的每2行将像素交替地连接于第一输出信号线S_j以及第二输出信号线T_j的例子。图12是在多个像素Px的每一列设置第一输出信号线S_j、第二输出信号线T_j、第三输出信号线U_j以及第四输出信号线V_j这4个输出信号线，在各输出信号线上按多个像素Px的每4行连接像素的例子。在图12所示的例子中，在第一输出信号线S_j、第二输出信号线T_j、第三输出信号线U_j以及第四输出信号线V_j上分别连接有第一AD转换电路141、第二AD转换电路142、第三AD转换电路143以及第四AD转换电路144。

这样，在本公开的实施方式中，多个像素Px中的一部分与连接于第一AD转换电路141的第一输出信号线S_j连接，另一部分能够与连接于第二AD转换电路142的第二输出信号线T_j连接。或者，如图13所示例的那样，也可以将摄像区域RA分为2个区域，根据属于哪个区域，来决定将像素的连接目的地设为第一AD转换电路141以及第二AD转换电路142中的哪一个。

在图13所示的例子中，将摄像区域RA在上下分割成2个区域。如图13示意性所示，多个像素Px中的位于摄像区域RA的下半部分的区域的像素与连接于第一AD转换电路141的第一输出信号线S_j连接，位于摄像区域RA的上半部分的区域的像素与连接于第二AD转换电路142的第二输出信号线T_j连接。根据这样的连接，例如，能够以行单位执行来自位于摄像区域RA的下半部分的区域的像素的复位信号的读出，并且以行单位执行来自位于摄像区域RA的上半部分的区域的像素的像素信号的读出。即，允许针对一部分像素的复位信号的读出期间与其他的一部分的像素的像素信号的读出期间之间的重叠，例如能够得到帧率的缩短的效果。

(第一实施方式的变形例)

在以上说明的例子中，在关注摄像区域RA中的某1个像素时，第一AD转换电路141和第二AD转换电路142中的任意一方生成与从该像素读出的复位信号对应的第一数字信号和与像素信号对应的第二数字信号双方。然而，如以下说明的那样，也可以根据从像素读出的模拟信号是复位信号还是像素信号，来切换使与从该像素读出的模拟信号对应的数字信号从第一AD转换电路141和第二AD转换电路142中的哪一个输出。

图14示出了本公开的第一实施方式的摄像装置的变形例。与上述的摄像装置100A同样地，图14所示的摄像装置100B具有多个像素Px、配置于多个像素Px的每一列的第一输出信号线S_j和第二输出信号线T_j的多个组、第一AD转换电路141和第二AD转换电路142。为了避免附图过于复杂，在图14中，将多个像素Px中的属于某1个列的4个像素取出进行图示，另外，在图14中，省略了图像处理电路170A等与摄像装置100A共同的要素的图示。

与上述的摄像装置100A相比，在图14所示的例子中，属于同一列的全部像素与对应于该列的第一输出信号线S_j和第二输出信号线T_j这两者电连接。但是，如图14所示，在摄像区域RA中的各像素和与该像素所属的列对应的第一输出信号线S_j以及第二输出信号线T_j之间，夹设有第一信号切换电路31。此外，第一信号切换电路31可以是各像素的一部分。

与各像素对应地设置的第一信号切换电路31分别根据从像素读出的模拟信号是复位信号还是像素信号，切换该像素与第一输出信号线S_j以及第二输出信号线T_j中的哪一个连接。第一信号切换电路31例如在来自像素的读出电路20的输出是复位信号的情况下，确立该像素的读出电路20与第一输出信号线S_j之间的连接，在来自像素的读出电路20的输出是像素信号的情况下，确立该像素的读出电路20与第二输出信号线T_j之间的连接。第一信号切换电路31例如能够以包含形成于半导体基板110的场效应晶体管等开关元件的电路的形式实现。这些开关元件例如基于来自控制电路220的驱动信号Ds与像素的读出电路20同步地动作。由此，第一信号切换电路31在从读出电路20输出复位信号时确立读出电路20与第一输出信号线S_j之间的连接，在从读出电路20输出像素信号时能够确立读出电路20与第二输出信号线T_j之间的连接。

在这样的结构的基础上，与第一输出信号线S_j连接的第一AD转换电路141承担从各像素读出的复位信号的模拟-数字转换，与第二输出信号线T_j连接的第二AD转换电路142承担从各像素读出的像素信号的模拟-数字转换。这样，也可以将输出第一数字信号的AD转换电路和输出第二数字信号的AD转换电路设置于摄像装置。通过这样的结构，也能够与来自摄像区域RA中的某行的像素的复位信号的读出并行地执行来自其他某行的像素的像素信号的读出。因此，能够进行复位信号的读出的期间与像素信号的读出的期间之间的重叠，能够灵活地变更帧率。另外，通过图像处理电路170A计算保持在第一帧存储器171中的第一数字信号和与该第一数字信号对应的第二数字信号之间的差分，从而能够有效地消除混入到这些信号中的复位噪声。此外，如参照图6和图7说明的那样，来自第一AD转换电路141的第一数字信号的输出的定时和来自第二AD转换电路142的第二数字信号的输出的定时可以一致，也可以错开。

或者，如以下所示例的那样，也可以代替各像素与输出信号线的组之间，而在输出信号线的组与2个AD转换电路之间配置信号切换电路。图15示出了本公开的第一实施方式的摄像装置的另一变形例。与参照图14说明的摄像装置100B相比，在图15所示的摄像装置100C中，摄像区域RA中的属于同一列的像素中的一部分与第一输出信号线S_j连接，剩余的像素与第二输出信号线T_j连接。与图14所示的例子不同，在各像素与第一输出信号线S_j以及第二输出信号线T_j的组之间未配置第一信号切换电路31。在该例子中，在第一输出信号线S_j以及第二输出信号线T_j的组与第一AD转换电路141之间连接有第一信号切换电路33，另外，在第一输出信号线S_j以及第二输出信号线T_j的组与第二AD转换电路142之间连接有第二信号切换电路34。

第一信号切换电路33和第二信号切换电路34例如基于来自控制电路220的驱动信号Dt，在AD转换电路和源极跟随器电源之间切换输出信号线的连接。如图15所示，第一信号切换电路33以及第二信号切换电路34分别能够构成为与四路开关同样地动作。但是，这些动作在第一信号切换电路33和第二信号切换电路34之间互补。这里，“第一信号切换电路33以及第二信号切换电路34互补地动作”是指在第一信号切换电路33以及第二信号切换电路34中的一方确立了第一输出信号线S_j或者第二输出信号线T_j的一方与AD转换电路之间的连接时，第一信号切换电路33以及第二信号切换电路34中的另一方确立其输出信号线与源极跟随器电源之间的连接。例如，当第一信号切换电路33确立第一输出信号线S_j与第一AD转换电路141之间的连接时，第二信号切换电路34确立第一输出信号线S_j和源极跟随器电源之间的连接。此时，第一信号切换电路33处于确立了第二输出信号线T_j与源极跟随器电源之间的连接的状态，且第二信号切换电路34处于确立了第二输出信号线T_j与第二AD转换电路142之间的连接的状态。

因此，在第一AD转换电路141经由第一输出信号线S_j连接到某第一像素从而执行例如从第一像素输出的复位信号的模拟-数字转换时，第二AD转换电路142经由第二输出信号线T_j连接到其他的某第二像素，从而并行的执行从第二像素输出的像素信号的模拟-数字转换。在此，如图15中以虚线示意性地示出的那样，切换第一信号切换电路33以及第二信号切换电路34中的连接。在该情况下，第一AD转换电路141能够经由第二输出信号线T_j连接到第二像素，从而执行从第二像素输出的复位信号的模拟-数字转换，第二AD转换电路142经由第一输出信号线S_j连接到第一像素，从而能够并行地执行从第一像素输出的像素信号的模拟-数字转换。

即，与图14所示的例子同样地，第一AD转换电路141和第二AD转换电路142中的一方承担从各像素读出的复位信号的模拟-数字转换，第一AD转换电路141和第二AD转换电路142中的另一方承担从各像素读出的像素信号的模拟-数字转换。另外，在图15所示的例子中，将位于摄像区域RA的偶数行的像素与第一输出信号线S_j连接，将位于摄像区域RA的奇数行的像素与第二输出信号线T_j连接。然而，像素针对输出信号线的连接并不限定于该例，只要多个像素Px中的一部分与第一输出信号线S_j连接，剩余的像素与第二输出信号线T_j连接即可。

(第二实施方式)

图16概略地示出本公开的第二实施方式的摄像装置的示例性结构。与图1所示的摄像装置100A相比，图16所示的摄像装置100D具有图像处理电路170B来代替图像处理电路170A。如图16示意性所示，图像处理电路170B除了具有第一帧存储器171以外还具有第二帧存储器172。

第一帧存储器171暂时保持根据表现复位电平的复位信号生成的第一数字信号，与此相对，第二帧存储器172例如暂时保持根据表现被摄体的像的像素信号生成的第二数字信号。图像处理电路170B计算并输出保持于第二帧存储器172的相当于1帧的图像数据的第二数字信号与保持于第一帧存储器171的第一数字信号的差分。除了第一帧存储器171以外，通过在摄像装置中设置暂时保持1帧量的第二数字信号的第二帧存储器172，例如也能够得到与在下一帧期间取得的像素信号对应的数字信号和保持在第二帧存储器172中的第二数字信号之间的差分。或者，也可以使对应于与某个帧期间相关的复位信号的数字信号暂时保持在第一帧存储器171中，将对应于与下一帧期间相关的复位信号的数字信号暂时保持在第二帧存储器172中。

(第二实施方式的变形例)

图17示出了本公开的第二实施方式的摄像装置的变形例。在图17所示例的结构中，图17所示的各像素Px具有与图14所示的方式同样的连接。即，图17所示的摄像装置100E的各像素Px经由第一信号切换电路31与连接于第一AD转换电路141的第一输出信号线S_j以及连接于第二AD转换电路142的第二输出信号线T_j电连接。

根据参照图14说明的连接，从像素的读出电路20读出的复位信号被输出到第一输出信号线S_j，另一方面，从像素的读出电路20读出的像素信号被输出到第二输出信号线T_j。即，第一AD转换电路141将第一数字信号输出到第一接口161，第二AD转换电路142将第二数字信号输出到第二接口162。因此，在图17所示的例子中，第一接口161以及第二接口162分别作为第一数字信号以及第二数字信号的输出端口发挥功能。

从第一接口161输出的第一数字信号储存于第一帧存储器171。另一方面，从第二接口162输出的第二数字信号储存于第二帧存储器172。因此，能够将与来自各像素的输出对应的数字信号中的第一数字信号储存于第一帧存储器171，将第二数字信号储存于第二帧存储器172。

图18示出了本公开的第二实施方式的摄像装置的另一变形例。图18所示的摄像装置100F除了包括多个像素Px的摄像区域RA和图像处理电路170B以外，还具有数据选择器35，该数据选择器35在第一AD转换电路141以及第二AD转换电路142、与第一帧存储器171以及第二帧存储器172之间电连接。

在图18所示例的结构中，摄像装置100F的像素Px具有与图8所示的方式相同的连接。即，位于摄像区域RA的偶数行的像素经由第一输出信号线S_j与第一AD转换电路141连接，另一方面，位于摄像区域RA的奇数行的像素经由第二输出信号线T_j与第二AD转换电路142连接。因此，例如从第一AD转换电路141向数据选择器35输出与位于摄像区域RA的偶数行的像素相关的第一数字信号和第二数字信号。

数据选择器35将从第一AD转换电路141接收到的信号中的第一数字信号选择性地输出到第一接口161。其结果，与位于摄像区域RA的偶数行的像素相关的第一数字信号储存于第一帧存储器171。另外，数据选择器35将从第一AD转换电路141接收到的信号中的第二数字信号选择性地输出到第二接口162。即，与位于摄像区域RA的奇数行的像素相关的第二数字信号储存于第二帧存储器172。同样地，数据选择器35将从第二AD转换电路142接收到的信号中的第一数字信号选择性地输出到第一接口161，将第二数字信号选择性地输出到第二接口162。即，在此，第一接口161以及第二接口162分别作为第一数字信号以及第二数字信号的输出端口发挥功能。

这样，数据选择器35根据来自第一AD转换电路141和第二AD转换电路142的输入是与复位信号对应的第一数字信号还是与像素信号对应的第二数字信号，将来自这些AD转换电路的信号输出到第一接口161和第二接口162中的某一个。由此，能够分配第一数字信号以及第二数字信号，将第一数字信号储存于第一帧存储器171，并将第二数字信号储存于第二帧存储器172。与从第一AD转换电路141接收到的信号是第一数字信号还是第二数字信号相应的动作例如能够通过基于来自控制电路220的驱动信号与第一AD转换电路141和第二AD转换电路142同步地使数据选择器35动作来进行。

图19示出了本公开的第二实施方式的摄像装置的又一变形例。与图18所示的摄像装置100F相比较，在图19所示的摄像装置100G中，数据选择器35在第一接口161以及第二接口162与第一帧存储器171以及第二帧存储器172之间电连接。与参照图18说明的例子同样地，在该例子中，也通过数据选择器35将从第一AD转换电路141和第二AD转换电路142输出的第一数字信号和第二数字信号分别输入到第一帧存储器171和第二帧存储器172。此外，在从第一AD转换电路141输出第一数字信号时，能够从第二AD转换电路142并行输出第二数字信号，在从第一AD转换电路141输出第二数字信号时，能够从第二AD转换电路142并行输出第一数字信号。

(摄像装置100D～100G的示例性驱动方法)

在此，说明除了第一帧存储器171之外还具有第二帧存储器172的摄像装置的动作例。图20表示具有第一帧存储器171及第二帧存储器172的摄像装置的动作的一例。在图20中，示意性地示出第k个、第(k+1)个以及第(k+2)个各帧期间的动作。

在图20所示的例子中，第k个帧期间是从与第0行R₀的像素相关的复位信号的读出的开始即时刻t6到与第五行R₅的像素相关的像素信号的读出完成即时刻t14为止的期间，其长度是1H期间的8倍。其中，像素信号的读出的期间基于VD的脉冲的上升沿在时刻t8开始，在时刻t14结束。

如图20示意性所示，在此，复位信号读出的期间的一部分与像素信号读出的期间的一部分重叠。例如，若关注从时刻t8到时刻t9的1H期间，则与来自第二行R₂的像素的复位信号的读出并行地，执行来自第0行R₀的像素的像素信号的读出。通过对读出的复位信号进行模拟-数字转换而得到的第一数字信号被暂时保持在第一帧存储器171中，通过对读出的像素信号进行模拟-数字转换而得到的第二数字信号被暂时保持在第二帧存储器172中。

如本实施方式那样，根据在摄像装置中设置第一帧存储器171以及第二帧存储器172的结构，能够以行单位执行第一数字信号以及第二数字信号向帧存储器的储存。因此，能够在允许复位信号读出的期间的一部分与像素信号读出的期间的一部分的重叠的同时，例如在与多个像素Px的所有行相关的复位信号的读出以及像素信号的读出完成之后执行第一数字信号以及第二数字信号的差分。因此，有利于缩短曝光期间。根据本实施方式，例如能够使曝光期间比1V期间短。

在该例子中，第k个帧期间具有1H期间的8倍的长度，与此相对，第(k+1)个帧期间的长度为1H期间的10倍，第(k+2)个帧期间的长度为1H期间的12倍。在此，与按多个像素Px的每一列配置有第一输出信号线S_j以及第二输出信号线T_j对应地，能够从多个像素Px的同一列一次读出与2个像素相关的信号。因此，如图20中粗虚线所示，关于第(k+1)个以及第(k+2)个帧期间，能够将各行的复位信号的读出向后错开至1H期间的2倍而缩短曝光期间。另外，曝光期间的缩短对于从昏暗的环境移至突然明亮的环境时的摄影是有用的。

相反，在扩大了曝光期间的情况下，在连续的2个帧期间之间，也可能发生与在先的帧期间相关的复位信号的读出的期间和与在后的帧期间相关的复位信号的读出的期间重叠的情况。在该情况下，关于2个帧期间中的一个帧期间中的复位信号的读出，有时无法针对一部分行适当地读出复位信号。因此，关于曝光期间的扩大，也可以预先设定能够扩大曝光期间的范围，使得在连续的2个帧期间之间不产生复位信号的读出的期间的重叠。

此外，在缩小曝光期间的情况下，若彼此相邻的消隐(blanking)期间短，则例如可能发生与在先的帧期间中的某行的像素相关的复位信号的读出以及与其他的某一行相关的像素信号的读出、和与在后的帧期间中的还有其他的某一行的像素相关的复位信号的读出重叠的情况。在这样的情况下，在在先的帧期间和在后的帧期间中的一方，可能无法取得与多个像素的一部分的行相关的复位信号。

例如，在与不同的2行相关的复位信号的读出和与其他行相关的像素信号的读出的定时成为同一1H期间的情况下，也可以使针对在先的帧期间的复位信号的取得优先。在该情况下，关于在后的帧期间，将从信号的读出期间重复的行读出的像素信号作为无效数据进行处理即可。或者，也可以在在后的帧期间再次使用针对在先的帧期间取得的复位电平。与此相反，在使针对在后的帧期间的复位信号的取得优先的情况下，关于在先的帧期间，使用从信号的读出期间重复的行读出的像素信号作为无效数据，或者使用针对比在先的帧期间更早1个的帧期间取得的复位电平即可。

此外，如图12所示的连接方式那样，通过按多个像素Px的每一列设置3个以上的输出信号线，并对这些输出信号线分别连接AD转换电路，能够允许从3行以上的像素读出并列的模拟信号。图22示意性地表示在按多个像素Px的每一列配置了3个以上的AD转换电路的结构中的信号读出动作的一例。图22所示的动作例如能够在如参照图16说明的例子那样在具有2个帧存储器的摄像装置中应用了图12所示那样的像素与AD转换电路之间的连接的结构的基础上进行。

在图21所示的例子中，第k个帧期间的一部分与第(k+1)个帧期间的一部分重叠。在图21所示的例子中，若关注例如从时刻t9到时刻t10的1H期间，则来自与第(k+1)个帧期间相关的第0行R₀的像素的复位信号的读出与在来自与第k个帧期间相关的第三行R₃的像素的复位信号的读出和来自第一行R₁的像素的像素信号的读出重叠。

在此，如图12示例的连接那样，第0行R₀的像素、第一行R₁的像素、第二行R₂的像素以及第三行R₃的像素分别经由第一输出信号线S_j、第二输出信号线T_j、第三输出信号线U_j以及第四输出信号线V_j与第一AD转换电路141、第二AD转换电路142、第三AD转换电路143以及第四AD转换电路144连接。根据这样的连接，除了来自与第k个帧期间相关的第三行R₃的像素的复位信号以及来自第一行R₁的像素的像素信号以外，还能够经由不同的输出信号线并列地读出来自与第(k+1)个帧期间相关的第0行R₀的像素的复位信号。即，能够从多个像素的3个以上的行并行地读出模拟信号。

经由第一输出信号线S_j、第二输出信号线T_j以及第四输出信号线V_j分别读出的模拟信号被第一AD转换电路141、第二AD转换电路142以及第四AD转换电路144转换为数字信号。在通过模拟-数字转换而生成的数字信号中，例如与复位信号对应的第一数字信号储存于第一帧存储器171，与像素信号对应的第二数字信号储存于第二帧存储器172。如参照图18以及图19所说明的那样，第一数字信号与第二数字信号之间的分配能够通过在第一帧存储器171以及第二帧存储器172的前级例如连接数据选择器35来进行。

(其他变形例)

图22示意性地表示摄像装置的又一变形例。与参照图16说明的摄像装置100D同样地，图22所示的摄像装置100H具有图像处理电路170B，还具有与图像处理电路170B连接的频率倍频器175。但是，与图16所示的摄像装置100D相比，摄像装置100H不具有第二输出信号线T_j，因此，也不具有第二AD转换电路142、第二接口162等。当然也可以代替图像处理电路170B而应用图像处理电路170A。

如图22示意性所示，摄像装置100H具有与多个像素Px的多个列对应地设置的多个第一输出信号线S_j。在多个第一输出信号线S_j上分别连接有属于摄像区域的同一列的2个以上的像素的读出电路20。多个第一输出信号线S_j与第一AD转换电路141连接的点与此前说明的例子相同。

频率倍频器175将来自图像处理电路170B的水平同步信号作为输入，生成比水平同步信号短的周期的脉冲串。该脉冲串具有将水平同步信号的脉冲的间隔等分的间隔，从频率倍频器175被发送到控制电路220。频率倍频器175典型地是执行利用了PLL(phaselocked loop：锁相环)的频率倍频的电路。频率倍频器175既可以是图像处理电路170B或者170A的一部分，也可以是行扫描电路130的一部分。

图23示意性地表示图22所示的摄像装置100H的动作的一例。在图23中，从上数第三个图示意性地示出从频率倍频器175输出的信号MD的脉冲。这里，信号MD的脉冲具有水平同步信号HD的脉冲的(1/2)倍的周期。

若关注图23中所示的例如第k个帧，则复位信号的读出期间的一部分与像素信号的读出期间的一部分重叠。在此，若关注该帧期间的例如从时刻t3到时刻t4的期间，则在该1H期间的前半部分执行来自第0行R₀的像素的像素信号的读出，在该1H期间的后半部分执行来自第二行R₂的像素的复位信号的读出。即，在同一1H期间内执行来自属于多个像素Px的同一列的某一行的像素的像素信号的读出和来自其他某行的像素的复位信号的读出。

读出的复位信号和像素信号通过第一AD转换电路141分别转换为第一数字信号和第二数字信号。其中至少第一数字信号保持在第一帧存储器171中。此时，也可以使第二数字信号保持在第二帧存储器172中。图像处理电路170B在与所有行相关的像素信号的读出完成后，关于各像素，输出第二数字信号和保持在第一帧存储器171中的第一数字信号的差分。通过该差分处理，能够实质上消除叠加在这些信号上的复位噪声的影响。

如该例那样，也可以生成具有比水平同步信号HD的脉冲高的频率的第二脉冲串，基于第二脉冲串执行来自像素的模拟信号的读出。通过以比水平同步信号HD的脉冲串细的间隔进行模拟信号的读出，不在多个像素Px的各列设置2个以上的输出信号线，与上述各例同样地，能够得到消除复位噪声的影响并且能够进行帧率的灵活的变更的效果。

在图23所示的例子中，例如如果关注跨越时刻t6的1H期间则可知，与某个帧期间相关的复位信号的读出能够先于该帧期间的1个帧期间中的像素信号的读出而执行。因此，是更简单的电路结构，并且能够缩短2个帧期间之间的消隐期间而缩短帧率。

另外，图22所示的摄像装置100H具有包含第一帧存储器171及第二帧存储器172的图像处理电路170B。在这样的结构中，也可以使上述数据选择器35夹设于第一接口161与图像处理电路170B之间。或者，也可以设置有选择性地输出第一数字信号的接口和选择性地输出第二数字信号的接口，使数据选择器35夹设于这些接口和第一AD转换电路141之间。

如上所述，根据本公开的典型实施方式，由于第一输出信号线S_j和第二输出信号线T_j的组被配置在多个像素Px的各列中，所以能够在从属于同一列的某行中的像素中读出复位信号的同时并行地执行从属于该列的其他行中的像素读出像素信号。并且，由于与多个像素Px的各列对应地配置有第一AD转换电路141和第二AD转换电路142，因此能够利用第一AD转换电路141和第二AD转换电路142中的一者或两者，将与摄像区域中的某个像素相关的复位信号和像素信号依次转换为数字信号。此外，通过将与复位信号对应的第一数字信号储存于帧存储器，并且计算与像素信号对应的第二数字信号之间的差，可以同时实现帧率的缩短和复位噪声的影响的实质性取消。

另外，在图1及图16中，示例了行扫描电路130、控制电路220、第一AD转换电路141、第二AD转换电路142、第一数字存储器151、第二数字存储器152、第一接口161及第二接口162配置在形成有多个像素Px的半导体基板110上的结构。即，形成有多个像素Px的半导体基板110、行扫描电路130、控制电路220、第一AD转换电路141、第二AD转换电路142、第一数字存储器151、第二数字存储器152、第一接口161以及第二接口162能够以它们成为一体的封装的形式提供。除了各像素Px的读出电路20之外，这些电路的一部分或全部也可以一体地形成于半导体基板110。即，这些电路能够应用与各像素Px的读出电路20的形成的工艺相同的工艺而形成于半导体基板110。例如，控制电路220也可以是形成于半导体基板110的集成电路。但是，不必这些电路的全部与各像素Px一起一体地形成于半导体基板110。这些电路的一部分或全部也可能配置在与形成有各像素Px的半导体基板110不同的基板上。

上述控制电路220的功能以及图像处理电路170A、170B的功能可以通过通用的处理电路与软件的组合来实现，也可以通过专用于这样的处理的硬件来实现。控制电路220也可以构成为，从图像处理电路170A、170B接受与图像处理电路170A、170B的处理结果对应的、与曝光时间相关的设定，将与曝光时间相关的设定相应的驱动信号提供给行扫描电路130、第一AD转换电路141、第二AD转换电路142等。

另外，图像处理电路170A以及170B也可以以与配置于半导体基板110的电路组不同的芯片或者封装的形式设置于摄像装置。包含半导体基板110的这些基板也可以以层叠的形式提供。第一帧存储器171和/或第二帧存储器172也可以以与图像处理电路170A或170B不同的芯片或封装的形式配置在摄像装置内。或者，图像处理电路170A、170B也可以配置在半导体基板110上。图像处理电路170A、170B也可以是控制电路220的一部分。图像处理电路170A、170B或者控制电路220也可以构成为执行距离测量运算、波长信息分离等处理。

本公开的实施方式的摄像装置也可以以形成有多个像素Px的半导体基板110以及图像处理电路170A或者170B成为一体的封装的形式提供。本公开的实施方式的摄像装置既可以是图像传感器的芯片的方式，也可以是摄像机的方式。

产业上的可利用性

本公开的实施方式例如能够用于数码相机、数码摄像机、医疗用相机、安全摄像机、搭载于车辆中使用的摄像机、测距摄像机、显微镜摄像机、被称为无人机的无人航空机用摄像机、机器人用摄像机等各种摄像机以及摄像机系统。车辆搭载用摄像机例如能够作为用于车辆安全地行驶的、对控制装置的输入来利用。或者，能够用于供车辆安全地行驶的操作员的支援。

附图标记说明

10 光电转换部

20 读出电路

31、33 第一信号切换电路

34 第二信号切换电路

35 数据选择器

100A～100H 摄像装置

110 半导体基板

120 电路基板

130 行扫描电路

141 第一AD转换电路

142 第二AD转换电路

143 第三AD转换电路

144 第四AD转换电路

145 列信号处理电路

161 第一接口

162 第二接口

170A、170B 图像处理电路

171 第一帧存储器

172 第二帧存储器

175 频率倍频器

220 控制电路

Px、Px1～Px4 像素

S_j 第一输出信号线

T_j 第二输出信号线

U_j 第三输出信号线

V_j 第四输出信号线

Claims (13)

1.一种摄像装置，其中，具备：

排列成多个行和列的多个像素；

第一AD转换电路和第二AD转换电路，接收从所述多个像素读出的模拟信号，输出与所述模拟信号对应的数字信号；

第一帧存储器；以及

图像处理电路，

所述模拟信号包含表现复位电平的复位信号和表现被摄体的像的像素信号，

所述第一帧存储器暂时保持来自所述第一AD转换电路的输出和来自所述第二AD转换电路的输出中的与所述复位信号对应的第一数字信号，

所述图像处理电路输出第二数字信号和保持在所述第一帧存储器中的所述第一数字信号的差分，所述第二数字信号与来自所述第一AD转换电路的输出和来自所述第二AD转换电路的输出中的与读出了所述复位信号的像素相关的像素信号对应。

2.根据权利要求1所述的摄像装置，其中，

所述第一AD转换电路接收从所述多个像素读出的模拟信号中的所述复位信号并转换为所述第一数字信号，

所述第二AD转换电路接收从所述多个像素读出的模拟信号中的所述像素信号并转换为所述第二数字信号。

3.根据权利要求2所述的摄像装置，其中，还具备：

与所述第一AD转换电路连接的第一输出信号线以及与所述第二AD转换电路连接的第二输出信号线的多个组；以及

多个第一信号切换电路，分别连接在各像素与所述第一输出信号线及所述第二输出信号线的所述多个组中的对应的1组之间，

所述第一信号切换电路将从所述像素读出的模拟信号中的所述复位信号输出到所述第一输出信号线，并将从所述像素读出的模拟信号中的所述像素信号输出到所述第二输出信号线。

4.根据权利要求2所述的摄像装置，其中，

所述多个像素包含位于所述多个行的互不相同的行的第一像素及第二像素，

所述摄像装置还具备：

第一输出信号线，与所述第一像素连接；

第二输出信号线，与所述第二像素连接；

第一信号切换电路，连接在所述第一输出信号线及所述第二输出信号线与所述第一AD转换电路之间；以及

第二信号切换电路，连接在所述第一输出信号线及所述第二输出信号线与所述第二AD转换电路之间，

所述第一信号切换电路和所述第二信号切换电路互补地动作。

5.根据权利要求2至4中任一项所述的摄像装置，其中，

来自所述第一AD转换电路的所述第一数字信号的输出的定时与来自所述第二AD转换电路的所述第二数字信号的输出的定时一致。

6.根据权利要求1所述的摄像装置，其中，

所述多个像素包含位于所述多个行的互不相同的行的第一像素及第二像素，

所述摄像装置还具备：

第一输出信号线，与所述第一像素及所述第一AD转换电路连接；以及

第二输出信号线，与所述第二像素及所述第二AD转换电路连接，

所述第一AD转换电路生成与从所述第一像素读出的模拟信号对应的数字信号，

所述第二AD转换电路生成与从所述第二像素读出的模拟信号对应的数字信号。

7.根据权利要求6所述的摄像装置，其中，

来自所述第一AD转换电路的所述数字信号的输出的定时与来自所述第二AD转换电路的所述数字信号的输出的定时一致。

8.根据权利要求4至7中任一项所述的摄像装置，其中，

所述第一像素和所述第二像素分别位于所述多个行的偶数行和奇数行。

9.根据权利要求1至8中任一项所述的摄像装置，其中，

还具备暂时保持所述第二数字信号的第二帧存储器，

所述图像处理电路输出保持于所述第一帧存储器的所述第一数字信号与保持于所述第二帧存储器的所述第二数字信号的差分。

10.根据权利要求9所述的摄像装置，其中，

还具备第三信号切换电路，所述第三信号切换电路电连接在所述第一AD转换电路和所述第二AD转换电路与所述第一帧存储器和所述第二帧存储器之间，

所述第三信号切换电路将输入中的所述第一数字信号选择性地输出到所述第一帧存储器，将所述第二数字信号选择性地输出到所述第二帧存储器。

11.根据权利要求1至10中任一项所述的摄像装置，其中，

所述多个像素分别具有：

半导体基板，设置有与所述第一AD转换电路和所述第二AD转换电路中的一者或两者电连接的读出电路；以及

光电转换部，位于所述半导体基板的上方。

12.一种摄像装置的驱动方法，是包含分别具有光电转换部的多个像素的摄像装置的驱动方法，所述光电转换部由设置有杂质区域的半导体基板支承且与电荷蓄积区域电连接，所述电荷蓄积区域的一部分中包含所述杂质区域，其中，所述摄像装置的驱动方法具备：

工序a，复位所述电荷蓄积区域的电位；

工序b，读出与执行所述工序a后的所述电荷蓄积区域的电位相应的复位信号；

工序c，通过模拟-数字转换，生成与所述复位信号对应的第一数字信号；

工序d，将所述第一数字信号储存于第一帧存储器；

工序e，在执行所述工序a之后，将由所述光电转换部生成的信号电荷蓄积于所述电荷蓄积区域；

工序f，读出与所述工序e中蓄积于所述电荷蓄积区域的电荷量相应的像素信号；

工序g，通过模拟-数字转换，生成与所述像素信号对应的第二数字信号；以及

工序h，得到所述第二数字信号与所述第一数字信号的差分。

13.根据权利要求12所述的摄像装置的驱动方法，其中，

所述工序b是从所述多个像素中的1个以上的像素读出复位信号的工序，

所述工序f是从所述多个像素中的与所述1个以上的像素不同的其他的1个以上的像素读出像素信号的工序，并且与所述工序b并行地执行。

Images