JP2021052035A - 面受光型の半導体受光素子、及びその製造方法 - Google Patents

面受光型の半導体受光素子、及びその製造方法 Download PDF

Info

Publication number
JP2021052035A
JP2021052035A JP2019172315A JP2019172315A JP2021052035A JP 2021052035 A JP2021052035 A JP 2021052035A JP 2019172315 A JP2019172315 A JP 2019172315A JP 2019172315 A JP2019172315 A JP 2019172315A JP 2021052035 A JP2021052035 A JP 2021052035A
Authority
JP
Japan
Prior art keywords
region
semiconductor light
receiving element
absorption
conductive type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019172315A
Other languages
English (en)
Other versions
JP6827507B1 (ja
Inventor
英輝 小野
Hideki Ono
英輝 小野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Oki Electric Industry Co Ltd
Photonics Electronics Technology Research Association
Original Assignee
Oki Electric Industry Co Ltd
Photonics Electronics Technology Research Association
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Oki Electric Industry Co Ltd, Photonics Electronics Technology Research Association filed Critical Oki Electric Industry Co Ltd
Priority to JP2019172315A priority Critical patent/JP6827507B1/ja
Application granted granted Critical
Publication of JP6827507B1 publication Critical patent/JP6827507B1/ja
Publication of JP2021052035A publication Critical patent/JP2021052035A/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Light Receiving Elements (AREA)

Abstract

【課題】薄い吸収領域でも受光感度を高くすることができる。【解決手段】n−Si領域104及び導電型が異なるp−Si領域106が面方向に互いに非接合で形成されている支持基板113と、n−Si領域104及びp−Si領域106と接合し、支持基板113上に形成されている吸収領域109と、吸収領域109を覆い、凸レンズ状に形成された上部クラッド111とで構成されている。【選択図】図1

Description

本発明は、面受光型の半導体受光素子、及びその製造方法に関し、例えば、光ファイバ通信で使用される半導体受光素子、及びその製造方法に関する。
近年、Siを光導波路材料として用いるシリコンフォトニクス技術が注目を集めている。これらの技術の中で、SOI(Silicon On Insulator)ウエハのトップSi層を半導体プロセスにより成形した導波路型のPIN構造のフォトダイオード(以下、PIN−PDとも称する)を集積する方法(特許文献1参照)が知られている。このPIN構造のフォトダイオードは、p型又はn型の導電性を持たせたSiコアと、逆の導電性(Siがp型ならn型、Siがn型ならp型)を持たせたGeと、p型領域とn型領域との中間に介挿されたi型領域とで構成されたものである。
特許文献1に記載のPIN−PDは、Si導波路上に作製されている導波路型である。このため、特許文献1に記載のPIN−PDが集積されているシリコンフォトニクスチップが外部との信号光の入出力に光ファイバを使用する場合は、特許文献2のように、Si導波路と光ファイバとをシリコンフォトニクスチップ端面でバット結合させるのが一般的である。しかしながら、モードフィールド径が10μm程度の光ファイバを500nm程度のSi導波路と低結合損失で接続させるのは、非常に困難である。
そこで、グレーティングカプラでSi導波路の実効的なモードフィールド径を大きくし、低接続損失、且つ、シリコンフォトニクスチップ表面でバット結合させる特許文献3の方法も提案されている。しかし、グレーティングカプラは挿入損失と光の入出力角度に波長依存性、及び偏波依存性を有するために広い波長範囲の光をシリコンフォトニクスチップに入射させることは原理的に不可能であるデメリットを有している。
また、特許文献4には、マイクロレンズが形成された面受光型のPIN−PDが開示されている。このPIN−PDは、N層、I層、P層が順次積層したものである。
特開2012−256869号公報 米国特許出願公開第2014/270652号明細書 米国特許出願公開第2018/323874号明細書 特開2009−188316号公報(段落0023)
光ファイバとの結合効率を上げるために、面受光型のPDをSOI基板に形成し、受光面積を広げることが考えられる。しかしながら、特許文献4に記載の面受光型のPDでは、受光感度と応答速度とを独立に制御することができない。例えば、受光感度を上げるためにI層(吸収領域)を厚くすると、キャリアの伝搬距離が長くなり、応答速度が下がってしまう。逆に、応答速度を上げるために吸収領域を薄くすると受光感度が下がってしまう欠点を有する。
本発明は、このような問題点を解決するためになされたものであり、薄い吸収領域でも受光感度を高くすることができる面受光型の半導体受光素子、及びその製造方法を提供することを目的とする。
前記目的を達成するために、本発明の面受光型の半導体受光素子は、第1導電型領域及び導電型が異なる第2導電型領域が面方向に互いに非接合で形成されている支持基板(1113(101,102,103)と、前記第1導電型領域、及び前記第2導電型領域と接合し、前記支持基板上に形成されている吸収領域(109)と、前記吸収領域を覆い、凸レンズ状に形成された上部クラッド(111)とで構成されていることを特徴とする。なお、括弧内の符号や文字は、実施形態において付した符号等であって、本発明を限定するものではない。
本発明によれば、薄い吸収領域でも受光感度を高くすることができる。
本発明の第1実施形態である面受光型の半導体受光素子の平面図、A−A断面図、及びB−B断面図である。 本発明の第1実施形態である半導体受光素子を作製する作製方法を説明する説明図(1)である。 本発明の第1実施形態である半導体受光素子を作成する作成方法を説明する説明図(2)である。 本発明の第1実施形態である半導体受光素子を作製する作製方法を説明する説明図(3)である。 本発明の第1実施形態である半導体受光素子を作製する作製方法を説明する説明図(4)である。 本発明の第1実施形態である半導体受光素子を作製する作製方法を説明する説明図(5)である。 本発明の第1実施形態である半導体受光素子を作製する作製方法を説明する説明図(6)である。 本発明の第1実施形態である半導体受光素子を作製する作製方法を説明する説明図(7)である。 本発明の第1実施形態である半導体受光素子の光学的な動作を説明する説明図である。 本発明の第1実施形態である半導体受光素子の電気的な動作を説明する説明図である。 本発明の第2実施形態である面受光型の半導体受光素子の断面図である。 本発明の第3実施形態である面受光型の半導体受光素子の断面図である。
以下、図面を参照して、本発明の実施の形態(以下、「実施形態」と称する)につき詳細に説明する。なお、各図は、本発明を十分に理解できる程度に、概略的に示してあるに過ぎない。また、各図において、共通する構成要素や同様な構成要素については、同一の符号を付し、それらの重複する説明を省略する。
(第1実施形態)
図1は、本発明の第1実施形態である面受光型の半導体受光素子の平面図(a)、A−A断面図(b)、及びB−B断面図(c)である。
先ず、図1(a)乃至図1(c)を参照して、第1実施形態の面受光型の半導体受光素子の構成について説明する。
信号光は、平面図において、紙面の手前から裏面の方向に照射されて、半導体受光素子100の上面から入射する。半導体受光素子100は、支持基板としてのSOI基板113と、SOI基板113の上に堆積された複数のi−Ge吸収領域109と、i−Ge吸収領域109を凸レンズ状に覆う上部クラッド111と、n−Siコンタクト領域105と、p−Siコンタクト領域107と、2つのAl電極110a,110bとから構成される。複数のi−Ge吸収領域109及び上部クラッド111に形成される凸レンズは、二次元配列される。
SOI基板113(図1(b),図1(c))は、例えば、厚さt1=775μmのSi基板101と、Si基板101の上の全面に積層された厚さt2=3μmの下部クラッド102と、下部クラッド102上に厚さt3=220nmで積層されたSi層103とから構成される支持基板である。なお、上部クラッド111及び下部クラッド102は、例えば、SiOにより構成される。
Si層103は、第1導電領域であるn−Si低濃度領域104とi−Si絶縁領域108と第2導電領域であるp−Si低濃度領域106との組合せが複数配列されている(図1(c)参照)。n−Si低濃度領域104及びp−Si低濃度領域106は、平面視で櫛形状に形成されている(図3(a)参照)。また、第1導電領域であるn−Si低濃度領域104と第2導電領域であるp−Si低濃度領域106とは、これらの間にi−Si絶縁領域108が介挿されており、非接合である(図3(c)参照)。n−Si低濃度領域104のキャリア濃度は、例えば、4×1019cm−3であり、p−Si低濃度領域106のキャリア濃度は、4×1019cm−3である。
また、Si層103(図1(b))には、n−Siコンタクト領域105が、電極としてのn−Si低濃度領域104よりも浅い深さで形成されている。また、電極としてのp−Siコンタクト領域107が、p−Si低濃度領域106よりも浅い深さで形成されている。p−Siコンタクト領域107のキャリア濃度は、1×1020cm−3であり、n−Siコンタクト領域105のキャリア濃度は、1×1020cm−3である。また、p−Siコンタクト領域107には、Al電極110aが形成されており、n−Siコンタクト領域105には、Al電極110bが形成されている。
i−Ge吸収領域109は、ノンドープGeであり、例えば縦横の幅D1=1μm、厚さt4=580nmで形成される。i−Ge吸収領域109の下面には、n−Si低濃度領域104とi−Si絶縁領域108とp−Si低濃度領域106とがこの順で接合している(図1(c)参照)。
実験で、面方位(100)のSi層103上に、縦横それぞれ幅1μm、厚さ580nmでGeをエピタキシャル成長させると、Si層103の上面と平行な面がGe上面に形成されることなく、Si層103の上方から見て内側に(311)面201、外側に(111)面202を有する多面体構造のi−Ge吸収領域109が得られている。
また、Ge結晶は、立方晶ダイヤモンド構造であるので、これらの(311)面201、(111)面202は、以下の一般式を満たす。
cosφ=(h1・h2+k1・k2+l1・l2)/√{(h1+k1+l1)・(h2+k2+l2)}
但し、φは、(h1,k1,l1)面と(h2,k2,l2)面のなす角である。
具体的には、i−Ge吸収領域109は、4つの三角状の(311)面201(図1(c))と、4つの台形状(矩形状)の(111)面202(図1(c))とで形成されたものである。
また、i−Ge吸収領域109は、(100)面のSi層103にGe層をエピタキシャル成長させるものである。このため、Si層103表面の面方位とGe層底面の面方位とが一致し、Si層103の(100)面103aとi−Ge吸収領域109の(311)面201とのなす角φ1(図1(c))は、
cosφ1=(3+0+0)/√{(1+0+0)・(9+1+1)}=3/√(11)
φ1≒25.2394[deg]
である。同様に、Si層103の(100)面103aとi−Ge吸収領域109の(111)面202とのなす角φ2(図1(c))は、
cosφ2=(1+0+0)/√{(1+0+0)・(1+1+1)}=1/√3
φ2≒54.73561[deg]
である。
上部クラッド111は、Si層103及び複数のi−Ge吸収領域109を凸レンズ状に覆い、Al電極110a,110bが露出するSiOである。上部クラッド111は、例えば、厚さt5=1μmで形成されている。
Al電極110a,110bは、n−Siコンタクト領域105とp−Siコンタクト領域107との上に、例えば、厚さt6=1μmで形成される。
(製造方法)
図2乃至図12は、本発明の第1実施形態である半導体受光素子を作製する作製方法を説明する説明図である。図2乃至図12は、ステップSP1乃至ステップSP11の内容を示す。また、各図の(a)は、平面図であり、(b)は、A−A断面図であり、(c)はB−B断面図である。本実施形態にかかる半導体受光素子は、よく知られた一般的な方法で作製してよい。
図2(SP1)において、製造者は、支持基板としてのSOI基板113を準備する。SOI基板113は、Si基板101の上にSiOによる下部クラッド102を積層し、下部クラッド102の上に、Si層103を積層したものである。下部クラッド102は、いわゆるBOX層と称する。
図3(SP2)では、製造者は、フォトリソグラフィによるレジストマスクを用いて、Si層103中に部分的(コ字状(略U字状))に、例えばP(リン)をイオン注入してn−Si低濃度領域104を形成する。さらに、製造者は、フォトリソグラフィによるレジストマスクを用いて、Si層103中に部分的(例えば、コ字状(略U字状))に、例えばB(ホウ素)をイオン注入してp−Si低濃度領域106を形成する。これにより同時にノンドープのi−Si絶縁領域108が形成される。そして、製造者は、フォトリソグラフィによるレジストマスクを用いて、n−Si低濃度領域104及びp−Si低濃度領域106中に部分的(直線状)に、例えばP(リン)をイオン注入してn−Siコンタクト領域105及びp−Siコンタクト領域107を形成する。
図4(SP3)では、Si層103上に、例えば化学気相成長法により、例えばSiO膜115を厚さt6=300nmで堆積させる。
図5(SP4)では、製造者は、フォトリソグラフィ及びドライエッチングによりSiO膜115をパターニングして、Ge膜を選択成長させるために、複数(図示例では9個)の開口部116を等間隔に形成する。
図6(SP5)では、製造者は、開口部116に選択的に、例えば化学気相成長法により、エピタキシャル成長させる。これにより、4つの三角状の(311)面201(図9)と、4つの台形状(矩形状)の(111)面202(図9)とを有する、Si層103の上面に対して凸状に形成された複数(図示例では9個)のi−Ge吸収領域109が形成される。つまり、i−Ge吸収領域109は、複数の三角面と複数の台形面(矩形面)との組合せからなる多面体形状である。
図7(SP6)では、製造者は、例えば化学気相成長法により、例えばSiO膜を堆積させて上部クラッド111を形成する。このとき、SiO膜115は、上部クラッド111と一体となる。SiO膜の成膜開始直後は、上部クラッド111の表面は、Si層103及びi−Ge吸収領域109からなる下地の表面形状に沿った形状となる。しかしながら、上部クラッド111の膜厚が厚くなるのに伴い、上部クラッド111の表面は平面に近づいていく。このため、上部クラッド111の所定の厚みにおいて、上部クラッド111の表面が曲面形状になることがある。つまり、上部クラッド111の表面は、曲面状の凸レンズが等間隔に配列したものになる。このようにして、上部クラッド111の表面形状は、複数のi−Ge吸収領域109に類似し、複数の凸レンズ状を有した形状になる。
図8(SP7)では、製造者は、フォトリソグラフィ及びドライエッチングにより、上部クラッド111をパターニングして、n−Siコンタクト領域105及びp−Siコンタクト領域107に対して、2つのコンタクトホール(不図示)を形成する。さらに、製造者は、コンタクトホールを覆うようにAl膜をスパッタにて形成し、フォトリソグラフィ及びドライエッチングにより、パターニングして、2つのAl電極110a,100bを形成する。これにより、本実施形態の半導体受光素子100が作製される。
(動作の説明)
図9は、本発明の第1実施形態である半導体受光素子の光学的な動作を説明する説明図である。
上部クラッド111に形成された球面のレンズ効果によって、Si層103の表面103aに対して垂直に入射した光(信号光)は、i−Ge吸収領域109の(311)面201及び(111)面202に光が集まる。
i−Ge吸収領域109に入射した光の一部がi−Ge吸収領域109に吸収され、フォトキャリアである電子及び正孔(図10)を発生させる。i−Ge吸収領域109に入射しても吸収されなかった光は、Si層103に入射する。Si層103に入射した光は、Si層103を通過し、下部クラッド102との界面に到達する。
このときに、下部クラッド102との界面へ入射する入射角が全反射条件を満たせば、光はSi層103で導波モードを形成することになる。導波モードを形成した光は、Si層103の面内を伝搬し、隣接するi−Ge吸収領域109の領域に到達し、さらに隣接するi−Ge吸収領域109の領域まで順に到達する。つまり、Si層103は、光伝搬層として機能する。i−Ge吸収領域109の領域に到達した光の一部がi−Ge吸収領域109とエバネッセント結合してi−Ge吸収領域109に吸収される。i−Ge吸収領域109に吸収された光は、フォトキャリアである電子及び正孔(図10)を発生させる。
このように、半導体受光素子100は、i−Ge吸収領域109に入射した光がi−Ge吸収領域109に100%吸収されなかったとしても、i−Ge吸収領域109を透過した光はSi層103を伝搬することになる。つまり、半導体受光素子100は、上部クラッド111の上面から光を入射する面受光型PDでありながら、i−Ge吸収領域109を透過した光については、Si層103を伝搬(導波)する導波路型PDとして機能することが特徴である。
このような光学的な動作が成立するための全反射条件を計算した。まず、Si層103の表面103aとGe(111)面202との成す角φ2(図1(c))が54度44分であり、Si層103の表面103aとGe(311)面201との成す角φ1(図1(c))が25度14分であることが必要である。さらに、光の波長1600nmでの空気の屈折率1.0、SiOの屈折率1.45、Geの屈折率4.28、Siの屈折率3.475を用いると、i−Ge吸収領域109の寸法が縦横それぞれ幅D1=1μm、厚さt4=580nmの場合、i−Ge吸収領域109間のギャップD3は、D3=150〜230nmであり、上部クラッド111の厚さ(i−Ge吸収領域109最上部上のSiO膜厚)T1は、T1=8.3〜0.84μmである。
なお、Ge(311)面201に入射させるためには、Si層103の表面(つまりGe(100)面)に対して、8.9946度傾斜させる必要がある(不図示)。
図10は、本発明の第1実施形態である半導体受光素子の電気的な動作を説明する説明図である。
半導体受光素子100は、Geを光吸収領域とした横型PIN−PDである。n−Siコンタクト領域105(図1)が高電位、p−Siコンタクト領域107(図1)が低電位となるような逆バイアスを印加する。つまり、バイアス電源Eの正極をn−Si低濃度領域104に接続し、負極をp−Si低濃度領域106に接続する。
これにより、n−Si低濃度領域104とp−Si低濃度領域106との間に電界が発生する。n−Si低濃度領域104とp−Si低濃度領域106との間に存在するSiの比誘電率は11.7であり、Geの比誘電率は、16.2である。つまり、Geの比誘電率の方がSiよりも高い。このため、n−Si低濃度領域104を起点とする電気力線は、多くがi−Ge吸収領域109を経由してp−Si低濃度領域106まで到達する。これにより、i−Ge吸収領域109で発生したフォトキャリアは、i−Ge吸収領域109内を貫く電気力線に沿ってドリフトし、電子はn−Si低濃度領域104を経由してn−Siコンタクト領域105に移動し、正孔はp−Si低濃度領域106を経由してp−Siコンタクト領域107に移動する。その後、電子は、バイアス電源Eの負極に移動し、正孔は、バイアス電源Eの正極に移動する。これにより、電子及び正孔は、半導体受光素子100の出力電流となる。
(効果の説明)
以上説明したように、本実施形態の半導体受光素子100によれば、i−Ge吸収領域109を通過した光がSi層103を伝搬して、隣接するi−Ge吸収領域109にエバネッセント結合する。言い換えれば、i−Ge吸収領域109は、隣接するi−Ge吸収領域109を通過した光の一部を吸収するので、光を電流に変換する変換効率が高くなる。
また、Si層103を設けることなく、半導体受光素子100と同等の変換効率を得るためには、i−Ge吸収領域を厚くする必要がある。逆に云えば、半導体受光素子100は、i−Ge吸収領域109を薄くすることができるので、キャリアの伝搬時間が短くなる。つまり、半導体受光素子100は、変換効率が高く、応答速度が速い受光素子である。
(第2実施形態)
前記第1実施形態は、PIN−PDとしたが、SAM(Separated Absorption and Multiplication)構造のアバランシェフォトダイオード(APD:Avalanche Photodiode)にも適用することができる。
図11は、本発明の第2実施形態である面受光型の半導体受光素子の断面図である。
本実施形態の半導体受光素子200は、横型SAM構造のアバランシェフォトダイオードであり、SOI基板113のSi層123の上に複数のi−Ge吸収領域109が二次元配列され、各々のi−Ge吸収領域109の上に凸レンズが形成された上部クラッド111を有する点で前記第1実施形態の半導体受光素子100と略一致する。
前記第1実施形態の半導体受光素子100のSi層103は、n−Si低濃度領域104と、i−Si絶縁領域108と、p−Si低濃度領域106とがこの順で接合していた。本実施形態のSi層123は、n−Siコンタクト領域104a、ノンドープの増倍領域(i−Si絶縁領域108a)と、p−Si領域106aとがこの順で接合されている点で相違する。また、本実施形態のi−Ge吸収領域109の底面は、増倍領域(i−Si絶縁領域108a)及びp−Si領域106aと接合しており、n−Siコンタクト領域104aとは接合していない。
n−Siコンタクト領域104aは、例えば、キャリア濃度1×1020cm−3でP(リン)がイオン注入されている。p−Si領域106aは、キャリア濃度1×1019cm−3で形成されている。
(第3実施形態)
前記第1実施形態は、PIN構造のPDとしたが、SACM(Separated Absorption Charge and Multiplication)構造のAPDとすることもできる。
図12は、本発明の第3実施形態である面受光型の半導体受光素子の断面図である。
本実施形態の半導体受光素子210は、横型SACM構造のアバランシェフォトダイオードであり、SOI基板113のSi層124の上に複数のi−Ge吸収領域109が二次元配列され、各々のi−Ge吸収領域109の上に凸レンズが形成された上部クラッド111を有する点で前記第1実施形態の半導体受光素子100と略一致する。
本実施形態のSi層124は、n型の高濃度領域であるn−Siコンタクト領域104b、ノンドープの増倍領域(i−Si絶縁領域108b)と、p型の低濃度領域であるp−Siチャージ領域112と、i−Si絶縁領域108cと、p−Si領域106bとがこの順で接合されている。また、本実施形態のi−Ge吸収領域109の底面は、p−Siチャージ領域112と、i−Si絶縁領域108cと、p−Si領域106bと接合している。n−Siコンタクト領域104bは、例えば、キャリア濃度1×1020cm−3でP(リン)がイオン注入されている。p−Si領域106bは、キャリア濃度1×1019cm−3で形成されている。p−Siチャージ領域112は、例えば、キャリア濃度1×1017cm−3でB(ホウ素)がイオン注入されている。
(変形例)
本発明は前記した実施形態に限定されるものではなく、例えば以下のような種々の変形が可能である。
(1)前記各実施形態の半導体受光素子100,200,210は、Al電極を用いたが、SiやGeとオーミック接触を形成できる金属材料であればこれに限らない。例えば、Cuなども可能である。半導体受光素子100,200,210は、上部クラッド111の材料にSiOを用いたが、使用波長範囲でSi及びGeよりも屈折率の小さな透明材料であればこれに限らない。例えば、SiONなども可能である。
(2)前記各実施形態の半導体受光素子100,200,210は、Si層上に直接Ge層を選択成長させる構成及び製造方法を示したが、Si層とGe層との間にはSiGe混晶層等のバッファ層を介在させても構わない。同様に、Ge層上にSi層等の保護層を設けても構わない。
(3)前記各実施形態の半導体受光素子100,200,210は、Si層上へのGe層選択成長について説明したが、材料の組み合わせはこれに限らない。例えば、Si層上へのSiGe混晶層選択成長等の他、下地材料上に選択成長できる材料を組み合わせることが可能である。
(4)前記各実施形態の半導体受光素子100,200,210は、光導波路にSi、吸収領域にGeを用いた場合について説明したが、材料の組み合わせはこれに限らない。光導波路をInP、吸収領域をInGaAsとする等、III−V属化合物半導体、或いはII−VI属化合物半導体を利用することもできる。
(5)前記各実施形態のi−Ge吸収領域109は、4つの(311)面201と、4つの(111)面202とを有していた多角形状として説明したが、直方体状に形成されても構わない。この場合であっても、上部クラッド111は、凸レンズ状の表面形状を有している。
100,200,210 半導体受光素子
101 Si基板
102 下部クラッド(BOX層)
103,123,124 Si層(光伝搬層)
104 n−Si低濃度領域
104a,104b n−Siコンタクト領域
105 n−Siコンタクト領域
106 p−Si低濃度領域
106a,106b p−Si領域
107 p−Siコンタクト領域
108,108a,108b,108c i−Si絶縁領域
109 i−Ge吸収領域
111 上部クラッド
112 p−Siチャージ領域
113 SOI基板(支持基板)
120 非接合領域
201 (311)面
202 (111)面
前記目的を達成するために、本発明の面受光型の半導体受光素子は、Si基板と、SiO 層と、第1導電型領域及び導電型が異なる第2導電型領域が面方向に互いに非接合で、複数形成されたSi層とから構成される支持基板(113(101,102,103)と、各々の前記第1導電型領域、及び該第1導電型領域の両側の前記第2導電型領域と接合し、前記SiO の上に形成されている複数の吸収領域(109)と、各々の前記吸収領域及び隣接する前記第2導電型領域を凸レンズ状に覆うように、形成された上部クラッド(111)とで構成された半導体受光素子であって、前記吸収領域は、複数の三角面を含む多面体形状であり、前記上部クラッドを介して前記吸収領域を通過した光は、前記Si層を伝搬し、隣接する吸収領域に吸収されることを特徴とする。なお、括弧内の符号や文字は、実施形態において付した符号等であって、本発明を限定するものではない。

Claims (9)

  1. 第1導電型領域及び導電型が異なる第2導電型領域が面方向に互いに非接合で形成されている支持基板と、
    前記第1導電型領域、及び前記第2導電型領域と接合し、前記支持基板上に形成されている吸収領域と、
    前記吸収領域を覆い、凸レンズ状に形成された上部クラッドと
    で構成されていることを特徴とする面受光型の半導体受光素子。
  2. 請求項1に記載の面受光型の半導体受光素子であって、
    前記吸収領域は、複数の三角面を含む多面体形状である
    ことを特徴とする面受光型の半導体受光素子。
  3. 請求項1に記載の面受光型の半導体受光素子であって、
    前記吸収領域は、複数の矩形面からなる形状である
    ことを特徴とする面受光型の半導体受光素子。
  4. 請求項1乃至請求項3の何れか一項に記載の面受光型の半導体受光素子であって、
    第1導電型領域及び前記第2導電型領域を非接合にするi−Si絶縁領域がさらに形成されており、
    前記上部クラッドは、前記第1導電型領域、前記第2導電型領域、及び前記i−Si絶縁領域を覆う
    ことを特徴とする面受光型の半導体受光素子。
  5. 光を吸収する吸収領域と増倍領域とが分離しているSAM構造の半導体受光素子であって、
    第1導電型領域及び導電型が異なる第2導電型領域が前記増倍領域としてのi−Si絶縁領域を介して、形成されている支持基板と、
    前記支持基板上に形成され、前記第1導電型領域、及び第2導電型領域の何れか一方の領域と接合し、他方の領域が前記i−Si絶縁領域に接合する吸収領域と、
    前記吸収領域、及び前記i−Si絶縁領域を覆い、前記吸収領域上が凸レンズ状に形成された上部クラッドと
    で構成される面受光型の半導体受光素子。
  6. 光を吸収する吸収領域とチャージ領域と増倍領域とが分離しているSACM構造の半導体受光素子であって、
    前記増倍領域と前記チャージ領域とi−Si絶縁領域及び前記チャージ領域と同一導電型の領域とが上面に形成されている支持基板と、
    前記支持基板上に形成され、前記チャージ領域と前記i−Si絶縁領域及び前記チャージ領域と同一導電型の領域に接合する前記吸収領域と、
    前記吸収領域、前記増倍領域、前記チャージ領域、及び前記i−Si絶縁領域を覆い、前記吸収領域上が凸レンズ状に形成された上部クラッドと
    で構成される面受光型の半導体受光素子。
  7. 請求項1乃至請求項6の何れか一項に記載の面受光型の半導体受光素子であって、
    前記支持基板は、Si基板と、SiO層と、複数の第1導電型領域、及び複数の第2導電型領域が形成されたSi層とから構成されており、
    前記Si層の上には、前記吸収領域及び前記凸レンズ状に形成された上部クラッドが、前記Si層の構成に対応して複数形成されている
    ことを特徴とする面受光型の半導体受光素子。
  8. 請求項7に記載の面受光型の半導体受光素子であって、
    前記上部クラッドを介して前記吸収領域を通過した光は、前記Si層を伝搬し、隣接する吸収領域に吸収される
    ことを特徴とする面受光型の半導体受光素子。
  9. 第1導電型領域及び導電型が異なる第2導電型領域が面方向に互いに非接合で形成されている支持基板を作製する第1工程と、
    前記第1導電型領域、及び前記第2導電型領域と接合するように、複数の三角面を含む多面体形状である吸収領域を前記支持基板上に形成する第2工程と、
    前記吸収領域を覆い、最表面が凸レンズ状に形成されるまで上部クラッドを堆積する第3工程と
    を有することを特徴とする面受光型の半導体受光素子の製造方法。
JP2019172315A 2019-09-20 2019-09-20 面受光型の半導体受光素子、及びその製造方法 Active JP6827507B1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019172315A JP6827507B1 (ja) 2019-09-20 2019-09-20 面受光型の半導体受光素子、及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019172315A JP6827507B1 (ja) 2019-09-20 2019-09-20 面受光型の半導体受光素子、及びその製造方法

Publications (2)

Publication Number Publication Date
JP6827507B1 JP6827507B1 (ja) 2021-02-10
JP2021052035A true JP2021052035A (ja) 2021-04-01

Family

ID=74529589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019172315A Active JP6827507B1 (ja) 2019-09-20 2019-09-20 面受光型の半導体受光素子、及びその製造方法

Country Status (1)

Country Link
JP (1) JP6827507B1 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273391A (ja) * 2002-02-18 2003-09-26 Samsung Electronics Co Ltd フォトダイオード及びその製造方法
WO2017023301A1 (en) * 2015-08-04 2017-02-09 Coriant Advanced Technology, LLC Lateral ge/si avalanche photodetector
JP2017508295A (ja) * 2014-03-10 2017-03-23 コリアント・アドヴァンスド・テクノロジー・エルエルシー ゲルマニウム金属非接触近赤外光検出器
JP2017183453A (ja) * 2016-03-30 2017-10-05 技術研究組合光電子融合基盤技術研究所 SiGeフォトダイオード
JP2019140153A (ja) * 2018-02-06 2019-08-22 沖電気工業株式会社 半導体受光素子、光電融合モジュール、半導体受光素子の製造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003273391A (ja) * 2002-02-18 2003-09-26 Samsung Electronics Co Ltd フォトダイオード及びその製造方法
JP2017508295A (ja) * 2014-03-10 2017-03-23 コリアント・アドヴァンスド・テクノロジー・エルエルシー ゲルマニウム金属非接触近赤外光検出器
WO2017023301A1 (en) * 2015-08-04 2017-02-09 Coriant Advanced Technology, LLC Lateral ge/si avalanche photodetector
JP2017183453A (ja) * 2016-03-30 2017-10-05 技術研究組合光電子融合基盤技術研究所 SiGeフォトダイオード
JP2019140153A (ja) * 2018-02-06 2019-08-22 沖電気工業株式会社 半導体受光素子、光電融合モジュール、半導体受光素子の製造方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
MICHAL CADA AND JAROMIR PISTORA: ""Design of a New Terahertz Nanowaveguide Amplifier"", IEEE PHOTONICS JOURNAL, vol. 9, no. 3, JPN6020040123, 2017, pages 2200905 - 1, XP011651159, ISSN: 0004371510, DOI: 10.1109/JPHOT.2017.2704020 *

Also Published As

Publication number Publication date
JP6827507B1 (ja) 2021-02-10

Similar Documents

Publication Publication Date Title
US8269303B2 (en) SiGe photodiode
JP5282887B2 (ja) フォトダイオード、光通信デバイスおよび光インタコネクションモジュール
JP6793786B1 (ja) 半導体受光素子、光電融合モジュール及びアバランシェフォトダイオードの製造方法
CN111933742B (zh) 一种雪崩光电探测器及其制备方法
US20090134486A1 (en) Photodiode, method for manufacturing such photodiode, optical communication device and optical interconnection module
JP2748914B2 (ja) 光検出用半導体装置
JPWO2008136479A1 (ja) 導波路結合型フォトダイオード
JP6118834B2 (ja) モード変換素子及び光機能素子
JP6184539B2 (ja) 半導体受光素子、光電融合モジュール、半導体受光素子の製造方法
WO2009088071A1 (ja) 半導体受光素子及び光通信デバイス
US8723125B1 (en) Waveguide end-coupled infrared detector
JP6318468B2 (ja) 導波路型半導体受光装置及びその製造方法
JP6527611B1 (ja) 半導体受光素子、光電融合モジュール、半導体受光素子の製造方法
WO2022041550A1 (zh) 一种雪崩光电探测器及其制备方法
CN111129168B (zh) 一种光电探测器
US20220350090A1 (en) Photodetector with resonant waveguide structure
JP2014006338A (ja) 光電子集積モジュール
JP5812002B2 (ja) 受光素子及びそれを備えた光通信デバイス、並びに受光素子の製造方法及び光通信デバイスの製造方法
CN111129201B (zh) 一种光电探测器
CN111129202B (zh) 一种光电探测器
JP6115566B2 (ja) 導波路結合msm型フォトダイオード
JP6827507B1 (ja) 面受光型の半導体受光素子、及びその製造方法
JP6726248B2 (ja) 半導体受光素子、及び光電融合モジュール
JPH06268196A (ja) 光集積装置
CN112635589A (zh) 基于氮化硅脊型波导的嵌入型石墨烯光探测器及制作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190920

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7426

Effective date: 20191127

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20191127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201027

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20201127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210119

R150 Certificate of patent or registration of utility model

Ref document number: 6827507

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350