JP2021048339A - 半導体装置及び半導体装置の製造方法 - Google Patents

半導体装置及び半導体装置の製造方法 Download PDF

Info

Publication number
JP2021048339A
JP2021048339A JP2019171102A JP2019171102A JP2021048339A JP 2021048339 A JP2021048339 A JP 2021048339A JP 2019171102 A JP2019171102 A JP 2019171102A JP 2019171102 A JP2019171102 A JP 2019171102A JP 2021048339 A JP2021048339 A JP 2021048339A
Authority
JP
Japan
Prior art keywords
semiconductor device
insulating layer
manufacturing
layer
aluminum
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019171102A
Other languages
English (en)
Other versions
JP7237785B2 (ja
JP2021048339A5 (ja
Inventor
浩明 高橋
Hiroaki Takahashi
浩明 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Priority to JP2019171102A priority Critical patent/JP7237785B2/ja
Priority to US16/815,324 priority patent/US11233023B2/en
Publication of JP2021048339A publication Critical patent/JP2021048339A/ja
Publication of JP2021048339A5 publication Critical patent/JP2021048339A5/ja
Application granted granted Critical
Publication of JP7237785B2 publication Critical patent/JP7237785B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
    • H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
    • H01L21/02244—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of a metallic layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/0212—Auxiliary members for bonding areas, e.g. spacers
    • H01L2224/02122—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body
    • H01L2224/02163—Auxiliary members for bonding areas, e.g. spacers being formed on the semiconductor or solid-state body on the bonding area
    • H01L2224/02165—Reinforcing structures
    • H01L2224/02166—Collar structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/036—Manufacturing methods by patterning a pre-deposited material
    • H01L2224/0361—Physical or chemical etching
    • H01L2224/03614—Physical or chemical etching by chemical means only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/0381—Cleaning, e.g. oxide removal step, desmearing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03848—Thermal treatments, e.g. annealing, controlled cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05124—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05147—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05099—Material
    • H01L2224/051—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05163—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05563—Only on parts of the surface of the internal layer
    • H01L2224/05564—Only on the bonding interface of the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624—Aluminium [Al] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/05686—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2224/05687—Ceramics, e.g. crystalline carbides, nitrides or oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4502—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45565—Single coating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/4554—Coating
    • H01L2224/45599—Material
    • H01L2224/456—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45663—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/45664—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4845—Details of ball bonds
    • H01L2224/48451—Shape
    • H01L2224/48453—Shape of the interface with the bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/8501—Cleaning, e.g. oxide removal step, desmearing
    • H01L2224/85011—Chemical cleaning, e.g. etching, flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85009—Pre-treatment of the connector or the bonding area
    • H01L2224/85048—Thermal treatments, e.g. annealing, controlled pre-heating or pre-cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85053—Bonding environment
    • H01L2224/85054—Composition of the atmosphere
    • H01L2224/85075—Composition of the atmosphere being inert
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8536—Bonding interfaces of the semiconductor or solid state body
    • H01L2224/85375—Bonding interfaces of the semiconductor or solid state body having an external coating, e.g. protective bond-through coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/053—Oxides composed of metals from groups of the periodic table
    • H01L2924/0543—13th Group
    • H01L2924/05432—Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】電極パッドとボンディングワイヤの密着性が向上する半導体装置を提供する。【解決手段】実施形態の半導体装置は、半導体基板と、半導体基板の上に設けられた第１の絶縁層と、第１の絶縁層の上に設けられたアルミニウム層と、第１の絶縁層の上に設けられ、アルミニウム層の表面の第１の領域を覆う第２の絶縁層と、アルミニウム層の表面の第１の領域以外の第２の領域の上に設けられ、αアルミナを主成分とし、膜厚が０．５ｎｍ以上３ｎｍ以下の酸化アルミニウム膜と、を備える。【選択図】図２

Description

本発明の実施形態は、半導体装置及び半導体装置の製造方法に関する。
半導体チップ上の電極パッドと、リードフレームなどの外部電極とを接続するために、ボンディングワイヤが用いられる。ボンディングワイヤの一端が電極パッドに接続され、他端が外部電極に接続される。ボンディングワイヤの信頼性を向上させるために、電極パッドとボンディングワイヤの密着性の向上が望まれる。
特開２００５−１５０５０８号公報
本発明が解決しようとする課題は、電極パッドとボンディングワイヤの密着性が向上する半導体装置を提供することにある。
本発明の一態様の半導体装置は、半導体基板と、前記半導体基板の上に設けられた第１の絶縁層と、前記第１の絶縁層の上に設けられたアルミニウム層と、前記第１の絶縁層の上に設けられ、前記アルミニウム層の表面の第１の領域を覆う第２の絶縁層と、前記アルミニウム層の前記表面の前記第１の領域以外の第２の領域の上に設けられ、αアルミナを主成分とし、膜厚が０．５ｎｍ以上３ｎｍ以下の酸化アルミニウム膜と、を備える。
第１の実施形態の半導体装置の模式断面図。 第１の実施形態の半導体装置の拡大模式断面図。 第１の実施形態の半導体装置の製造方法の模式断面図。 第１の実施形態の半導体装置の製造方法の模式断面図。 第１の実施形態の半導体装置の製造方法の模式断面図。 第１の実施形態の半導体装置の製造方法の模式断面図。 第１の実施形態の半導体装置の製造方法の模式断面図。 第１の実施形態の半導体装置の製造方法の模式断面図。 第１の実施形態の半導体装置の製造方法の模式断面図。 第１の実施形態の半導体装置の製造方法の模式断面図。 比較例の半導体装置の拡大模式断面図。 第２の実施形態の半導体装置の拡大模式断面図。 第２の実施形態の半導体装置の製造方法の模式断面図。 第２の実施形態の半導体装置の製造方法の模式断面図。 第２の実施形態の半導体装置の製造方法の模式断面図。 第２の実施形態の半導体装置の製造方法の模式断面図。
本明細書中、同一又は類似する部材については、同一の符号を付し、重複する説明を省略する場合がある。
本明細書中、部品等の位置関係を示すために、図面の上方向を「上」、図面の下方向を「下」と記述する場合がある。本明細書中、「上」、「下」の概念は、必ずしも重力の向きとの関係を示す用語ではない。
本明細書中の半導体装置を構成する部材の化学組成の定性分析及び定量分析は、例えば、二次イオン質量分析法（Ｓｅｃｏｎｄａｒｙ Ｉｏｎ Ｍａｓｓ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＳＩＭＳ）、エネルギー分散型Ｘ線分光法（Ｅｎｅｒｇｙ Ｄｉｓｐｅｒｓｉｖｅ Ｘ−ｒａｙ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＥＤＸ）により行うことが可能である。また、半導体装置を構成する部材の厚さ、部材間の距離等の測定には、例えば、透過型電子顕微鏡（Ｔｒａｎｓｍｉｓｓｉｏｎ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ：ＴＥＭ）を用いることが可能である。また、半導体装置を構成する部材の物質の同定、結晶系の同定、結晶系の存在割合の大小比較には、例えば、Ｘ線回折分析（Ｘ−ｒａｙＤｉｆｆｒａｃｔｉｏｎ：ＸＲＤ）、電子線回折分析（Ｅｌｅｃｔｒｏｎ Ｂｅａｍ Ｄｉｆｆｒａｃｔｉｏｎ：ＥＢＤ）、Ｘ線光電分光分析（Ｘ−ｒａｙ Ｐｈｏｔｏｅｌｅｃｔｒｏｎ Ｓｐｅｃｔｒｏｓｃｏｐｙ：ＸＰＳ）を用いることが可能である。
（第１の実施形態）
第１の実施形態の半導体装置は、半導体基板と、半導体基板の上に設けられた第１の絶縁層と、第１の絶縁層の上に設けられたアルミニウム層と、第１の絶縁層の上に設けられ、アルミニウム層の表面の第１の領域を覆う第２の絶縁層と、アルミニウム層の表面の第１の領域以外の第２の領域の上に設けられ、αアルミナを主成分とし、膜厚が０．５ｎｍ以上３ｎｍ以下の酸化アルミニウム膜と、を備える。
図１は、第１の実施形態の半導体装置の模式断面図である。第１の実施形態の半導体装置１００は、半導体チップ１０、リードフレーム１１、ボンディングワイヤ１２、はんだ層１３を含む。
半導体チップ１０は、はんだ層１３によって、リードフレーム１１に固定される。また、半導体チップ１０は、ボンディングワイヤ１２によって、リードフレーム１１に電気的に接続される。
ボンディングワイヤ１２の一端が半導体チップ１０の表面に設けられる図示しない電極パッドに接続される。ボンディングワイヤ１２の他端がリードフレーム１１に接続される。
ボンディングワイヤ１２は、例えば、銅ワイヤ、金ワイヤ、アルミワイヤ、又は、パラジウムで被覆された銅ワイヤである。
図２は、第１の実施形態の半導体装置の拡大模式断面図である。図２は、図１の点線枠で囲まれる部分の拡大図である。図２は、半導体チップ１０のボンディングワイヤ１２が接続される電極パッドを含む図である。
半導体チップ１０は、シリコン基板２０（半導体基板）、層間絶縁層２２（第１の絶縁層）、アルミニウム層２４、保護絶縁層２６（第２の絶縁層）、酸化アルミニウム膜２８を有する。
シリコン基板２０は、単結晶のシリコン基板である。シリコン基板２０は、半導体基板の一例である。シリコン基板２０には、例えば、図示しないトランジスタやダイオードなどの半導体素子が形成されている。
層間絶縁層２２は、シリコン基板２０の上に設けられる。層間絶縁層２２は、例えば、酸化シリコンを含む。
アルミニウム層２４は、層間絶縁層２２の上に設けられる。アルミニウム層２４は、半導体チップ１０の電極パッドである。
アルミニウム層２４は、例えば、アルミニウム合金である。アルミニウム層２４は、例えば、シリコン及び銅の少なくともいずれか一方を含むアルミニウム合金である。
保護絶縁層２６は、層間絶縁層２２の上に設けられる。保護絶縁層２６は、アルミニウム層２４の表面の第１の領域２４ａを覆う。保護絶縁層２６は、アルミニウム層２４の上に開口部３２を有する。
保護絶縁層２６は、例えば、酸化シリコンと窒化シリコンとの積層構造である。
酸化アルミニウム膜２８は、アルミニウム層２４の上に設けられる。酸化アルミニウム膜２８は、アルミニウム層２４の表面の第１の領域２４ａ以外の第２の領域２４ｂの上に設けられる。
酸化アルミニウム膜２８は、αアルミナ（α−Ａｌ２Ｏ３：アルファアルミナ）を主成分とする。αアルミナを主成分とするとは、酸化アルミニウム膜２８を構成する物質の内、αアルミナが最もモル比率の高い物質であること意味する。
αアルミナは、三方晶系の酸化アルミニウムである。三方晶系は六方晶系に含まれるとする分類方法もある。
酸化アルミニウム膜２８の膜厚は、０．５ｎｍ以上３ｎｍ以下である。
アルミニウム層２４の第２の領域２４ｂの上にボンディングワイヤ１２が接続される。例えば、ボンディングワイヤ１２とアルミニウム層２４との間の一部に、酸化アルミニウム膜２８が存在する。
次に、第１の実施形態の半導体装置の製造方法の一例について説明する。
第１の実施形態の半導体装置の製造方法は、半導体基板の上に第１の絶縁層を形成し、第１の絶縁層の上にアルミニウム層を形成し、アルミニウム層のパターニングを行い、第１の絶縁層及びアルミニウム層の上に第２の絶縁層を形成し、第２の絶縁層の上にマスク材を形成し、第２の絶縁層を、マスク材をマスクにフッ素を含むガスを用いた反応性イオンエッチングによりエッチングを行い、アルミニウム層の一部の表面を露出させ、一部の表面に、ｐｈ６以上ｐｈ７．５以下の液体をノズルから噴射する洗浄処理を行う。
図３、図４、図５、図６、図７、図８、図９、及び、図１０は、第１の実施形態の半導体装置の製造方法の模式断面図である。
最初に、シリコン基板２０の上に層間絶縁層２２を形成する。層間絶縁層２２は、例えば、Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ法（ＣＶＤ法）を用いて形成する。
次に、層間絶縁層２２の上にアルミニウム層２４を形成する。アルミニウム層２４は、例えば、スパッタ法を用いて形成する（図３）。
次に、アルミニウム層２４をパターニングする（図４）。アルミニウム層２４のパターニングは、例えば、フォトリソグラフィ法と反応性イオンエッチング法（ＲＩＥ法）を用いて形成される。
次に、層間絶縁層２２及びアルミニウム層２４の上に、保護絶縁層２６を形成する（図５）。保護絶縁層２６は、例えば、ＣＶＤ法を用いて形成する。
次に、保護絶縁層２６の上にフォトレジスト３０（マスク材）を形成する（図６）。フォトレジスト３０は、アルミニウム層２４の上の領域に開口部３２を有する。
次に、フォトレジスト３０をマスクに保護絶縁層２６をエッチングする（図７）。エッチングにより、アルミニウム層２４の一部の表面が露出する。
保護絶縁層２６のエッチングは、フッ素を含むエッチングガスを用いたＲＩＥ法により行われる。例えば、エッチングガスは、四フッ化炭素（ＣＦ４）又はトリフルオロメタン（ＣＨＦ３）を含む。
例えば、エッチングガスは、窒素ガスを含む。
保護絶縁層２６のエッチングガスは、例えば、四フッ化炭素（ＣＦ４）、窒素ガス、及び、酸素ガスの混合ガスである。
保護絶縁層２６のエッチングの後に、露出したアルミニウム層２４の一部の表面にフッ素含有膜３４が形成される。フッ素含有膜３４は、エッチングガスに由来するフッ素を含む膜である。
フッ素含有膜３４は、例えば、フッ素を含む酸化シリコン膜である。フッ素含有膜３４は、例えば、γアルミナ（γ−Ａｌ２Ｏ３：ガンマアルミナ）を主成分とする膜である。γアルミナを主成分とするとは、フッ素含有膜３４を構成する物質の内、γアルミナが最もモル比率の高い物質であること意味する。
γアルミナは、立方晶系の酸化アルミニウムである。
フッ素含有膜３４の膜厚は、例えば、５ｎｍ以上である。
次に、フォトレジスト３０の剥離を行う（図８）。フォトレジスト３０の剥離は、酸素プラズマを用いたアッシングにより行う。アッシングの温度は、例えば、５０℃以下である。
次に、保護絶縁層２６のエッチングにより露出したアルミニウム層２４の表面に、洗浄処理を行う（図９）。洗浄処理は、ｐｈ６以上ｐｈ７．５以下の液体をノズル３６から、アルミニウム層２４の表面に噴射することで行う。
液体は、例えば、水である。液体は、例えば、純水である。
液体は、例えば、ｐｈ６以上ｐｈ６．９以下又はｐｈ７．１以上ｐｈ７．５以下の弱酸性又は弱アルカリ性を呈する。である。液体は、例えば、酸の希釈溶液、又は、アルカリの希釈溶液である。液体は、例えば、炭酸（Ｈ２ＣＯ３）の水溶液、塩酸（ＨＣｌ）の水溶液、又は、塩化カリウム（ＫＣｌ）の水溶液である。
洗浄処理により、物理的にフッ素含有膜３４の全部又は大部分が除去される。フッ素含有膜３４の洗浄処理後の膜厚は、例えば、２ｎｍ以下である。
次に、非酸化性雰囲気で２５０℃以上４５０℃以下の熱処理を行う（図１０）。例えば、熱処理は窒素雰囲気で行われる。
熱処理により、アルミニウム層２４の保護絶縁層２６に被覆されていない領域の表面に、酸化アルミニウム膜２８が形成される。酸化アルミニウム膜２８は、αアルミナ（α−Ａｌ２Ｏ３：アルファアルミナ）を主成分とする。酸化アルミニウム膜２８の膜厚は３ｎｍ以下である。
その後、アルミニウム層２４の一部の表面に、ボンディングワイヤが接続され、図１及び図２に示す半導体装置１００が製造される。
ボンディングワイヤ１２がアルミニウム層２４に接続される際に、酸化アルミニウム膜２８が破壊される。その結果、ボンディングワイヤ１２とアルミニウム層２４が電気的に接続されると共に、ボンディングワイヤ１２とアルミニウム層２４との間の一部に、酸化アルミニウム膜２８が残存する。
次に、第１の実施形態の半導体装置及び半導体装置の製造方法の作用及び効果について説明する。
図１１は、比較例の半導体装置の拡大模式断面図である。比較例の半導体装置は、第１の実施形態の半導体装置の製造方法の洗浄処理を省略して製造される点で、第１の実施形態の半導体装置と異なっている。
比較例の半導体装置は、洗浄処理を省略しているため、アルミニウム層２４の表面に、厚いフッ素含有膜３４が残存している。ボンディングワイヤ１２とアルミニウム層２４との間に、厚いフッ素含有膜３４が挟まることで、ボンディングワイヤ１２とアルミニウム層２４との密着性が低下する。したがって、例えば、ボンディングワイヤ１２がアルミニウム層２４から剥離し、信頼性が低下するという問題があった。
また、フッ素含有膜３４とアルミニウム層２４の表面とが反応し、アルミニウム層２４の表面の腐食が進行し、半導体装置の信頼性が低下するという問題があった。
第１の実施形態の半導体装置の製造方法は、保護絶縁層２６のエッチングにより露出したアルミニウム層２４の表面に、ｐｈ６以上ｐｈ７．５以下の液体をノズル３６から噴射する洗浄処理を行う。この洗浄処理により、アルミニウム層２４の表面の厚いフッ素含有膜３４の全部又は大部分が除去される。
その後、アルミニウム層２４の表面に酸化アルミニウム膜２８が形成される。酸化アルミニウム膜２８の膜厚は３ｎｍ以下と薄い。したがって、ボンディングワイヤ１２がアルミニウム層２４に接続される際に、酸化アルミニウム膜２８が破壊される。よって、ボンディングワイヤ１２とアルミニウム層２４が直接接続され、ボンディングワイヤ１２とアルミニウム層２４との密着性が向上する。
洗浄処理では、ｐｈ６以上ｐｈ７．５以下の中性に近い液体を用いる。例えば、フッ素含有膜３４の除去に、アルカリ性の強い水溶液を用いると、フッ素含有膜３４の除去後に、厚い酸化アルミニウム膜２８が形成され、ボンディングワイヤ１２とアルミニウム層２４との密着性が低下するおそれがある。また、フッ素含有膜３４の除去に、酸性の強い水溶液を用いると、アルミニウム層２４の表面がエッチングされてしまうおそれがある。
第１の実施形態の洗浄処理では、ｐｈ６以上ｐｈ７．５以下の中性に近い液体を用いることで、酸化アルミニウム膜２８上に厚い酸化アルミニウム膜２８が形成されることが抑制される。また、アルミニウム層２４の表面がエッチングされることが抑制される。
洗浄処理に用いる液体は、ｐｈ６以上ｐｈ６．９以下又はｐｈ７．１以上ｐｈ７．５以下であることが好ましい。洗浄処理に用いる液体は、酸の希釈溶液又はアルカリの希釈溶液であることが好ましい。
液体中に、僅かに、イオンが存在することで、洗浄処理中に半導体基板が帯電することが抑制される。したがって、例えば、絶縁層の静電破壊が抑制される。
保護絶縁層２６をエッチングする際のエッチングガスに、窒素ガスが含まれることが好ましい。窒素ガスが含まれることで、エッチングレートが高くなる。したがって、保護絶縁層２６のエッチング時間が短くなり、アルミニウム層２４の表面に残留するフッ素量が低減される。よって、フッ素含有膜３４の膜厚が薄くなり、洗浄処理による除去が容易となる。
フォトレジスト３０の剥離の際のアッシングの温度は、５０℃以下であることが好ましい。アッシングの温度が高いと、フッ素含有膜３４の中のフッ素がアルミニウム層２４に拡散する。したがって、酸化アルミニウム膜２８の膜質が低下するおそれがある。
半導体装置１００のアルミニウム層２４の表面は、厚さが０．５ｎｍ以上の酸化アルミニウム膜２８で覆われる。酸化アルミニウム膜２８は、αアルミナを主成分とする。αアルミナは、例えば、γアルミナと比べて、安定性が高い。したがって、アルミニウム層２４の表面が腐食されることが防止される。よって、半導体装置１００の信頼性が向上する。厚さが０．５ｎｍ以上あることで、十分な信頼性向上効果が得られる。
以上、第１の実施形態によれば、電極パッドとボンディングワイヤの密着性が向上する半導体装置及びその製造方法が実現できる。
（第２の実施形態）
第２の実施形態の半導体装置は、第２の絶縁層の上にポリイミド層を、更に備える点で、第１の実施形態の半導体装置と異なっている。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図１２は、第２の実施形態の半導体装置の拡大模式断面図である。図１２は、第１の実施形態の図２に対応する図である。第２の実施形態の半導体装置は、半導体チップ１５を有する。
半導体チップ１５は、シリコン基板２０（半導体基板）、層間絶縁層２２（第１の絶縁層）、アルミニウム層２４、保護絶縁層２６（第２の絶縁層）、酸化アルミニウム膜２８、ポリイミド層３８を有する。
ポリイミド層３８は、保護絶縁層２６の上に設けられる。
次に、第２の実施形態の半導体装置の製造方法の一例について説明する。
第２の実施形態の半導体装置の製造方法は、マスク材が感光性ポリイミドである点で、第１の実施形態の半導体装置の製造方法と異なっている。以下、第１の実施形態と重複する内容については、一部記述を省略する。
図１３、図１４、図１５、図１６は、第２の実施形態の半導体装置の製造方法の模式断面図である。
層間絶縁層２２及びアルミニウム層２４の上に、保護絶縁層２６を形成するまでの製造方法は、第１の半導体装置の製造方法と同様である。
次に、保護絶縁層２６の上にポリイミド層３８（マスク材）を形成する（図１３）。ポリイミド層３８は感光性ポリイミドである。ポリイミド層３８は、アルミニウム層２４の上の領域に開口部４０を有する。
次に、ポリイミド層３８をマスクに保護絶縁層２６をエッチングする（図１４）。エッチングにより、アルミニウム層２４の一部の表面が露出する。
保護絶縁層２６のエッチングは、フッ素を含むエッチングガスを用いたＲＩＥ法により行われる。例えば、エッチングガスは、四フッ化炭素（ＣＦ４）又はトリフルオロメタン（ＣＨＦ３）を含む。
保護絶縁層２６のエッチングの後に、露出したアルミニウム層２４の一部の表面にフッ素含有膜３４が形成される。フッ素含有膜３４は、エッチングガスに由来するフッ素を含む膜である。
次に、保護絶縁層２６のエッチングにより露出したアルミニウム層２４の一部の表面に、洗浄処理を行う（図１５）。洗浄処理は、ｐｈ６以上ｐｈ７．５以下の液体をノズル３６から噴射することで行う。
洗浄処理により、物理的にフッ素含有膜３４の全部又は大部分が除去される。フッ素含有膜３４の洗浄処理後の膜厚は、例えば、２ｎｍ以下である。
次に、非酸化性雰囲気で２５０℃以上４５０℃以下の熱処理を行う（図１６）。熱処理により、アルミニウム層２４の保護絶縁層２６に被覆されていない領域の表面に、酸化アルミニウム膜２８が形成される。酸化アルミニウム膜２８は、αアルミナ（α−Ａｌ２Ｏ３：アルファアルミナ）を主成分とする。酸化アルミニウム膜２８の膜厚は３ｎｍ以下である。
その後、アルミニウム層２４の一部の表面に、ボンディングワイヤが接続され、図１２に示す半導体装置が製造される。
以上、第２の実施形態によれば、第１の実施形態と同様、電極パッドとボンディングワイヤの密着性が向上する半導体装置及びその製造方法が実現できる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。例えば、一実施形態の構成要素を他の実施形態の構成要素と置き換え又は変更してもよい。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
１２ ボンディングワイヤ
２０ シリコン基板（半導体基板）
２２ 層間絶縁層（第１の絶縁層）
２４ アルミニウム層
２４ａ 第１の領域
２４ｂ 第２の領域
２６ 保護絶縁層（第２の絶縁層）
２８ 酸化アルミニウム膜
３０ フォトレジスト（マスク材）
３８ ポリイミド層（マスク材）

Claims (16)

  1. 半導体基板と、
    前記半導体基板の上に設けられた第１の絶縁層と、
    前記第１の絶縁層の上に設けられたアルミニウム層と、
    前記第１の絶縁層の上に設けられ、前記アルミニウム層の表面の第１の領域を覆う第２の絶縁層と、
    前記アルミニウム層の前記表面の前記第１の領域以外の第２の領域の上に設けられ、αアルミナを主成分とし、膜厚が０．５ｎｍ以上３ｎｍ以下の酸化アルミニウム膜と、
    を備える半導体装置。
  2. 前記アルミニウム層はシリコン及び銅の少なくともいずれか一方を含む請求項１記載の半導体装置。
  3. 前記第２の絶縁層の上にポリイミド層を、更に備える請求項１又は請求項２記載の半導体装置。
  4. 前記第２の領域の上にボンディングワイヤを、更に備える請求項１ないし請求項３いずれか一項記載の半導体装置。
  5. 前記ボンディングワイヤと前記アルミニウム層との間の一部に前記酸化アルミニウム膜が存在する請求項４記載の半導体装置。
  6. 半導体基板の上に第１の絶縁層を形成し、
    前記第１の絶縁層の上にアルミニウム層を形成し、
    前記アルミニウム層のパターニングを行い、
    前記第１の絶縁層及び前記アルミニウム層の上に第２の絶縁層を形成し、
    前記第２の絶縁層の上にマスク材を形成し、
    前記第２の絶縁層を、前記マスク材をマスクにフッ素を含むエッチングガスを用いた反応性イオンエッチング法によりエッチングを行い、前記アルミニウム層の一部の表面を露出させ、
    前記一部の表面に、ｐｈ６以上ｐｈ７．５以下の液体をノズルから噴射する洗浄処理を行う半導体装置の製造方法。
  7. 前記液体は、ｐｈ６以上ｐｈ６．９以下又はｐｈ７．１以上ｐｈ７．５以下の水溶液である請求項６記載の半導体装置の製造方法。
  8. 前記液体は、酸の希釈溶液又はアルカリの希釈溶液である請求項６又は請求項７記載の半導体装置の製造方法。
  9. 前記液体は、炭酸を含む請求項６ないし請求項８いずれか一項記載の半導体装置の製造方法。
  10. 前記液体を窒素ガスと共に噴射する請求項６ないし請求項９いずれか一項記載の半導体装置の製造方法。
  11. 前記エッチングガスに窒素ガスを含む請求項６ないし請求項１０いずれか一項記載の半導体装置の製造方法。
  12. 前記洗浄処理の後に、非酸化性雰囲気で４５０℃以下の熱処理を行う請求項６ないし請求項１１いずれか一項記載の半導体装置の製造方法。
  13. 前記マスク材はフォトレジストであり、前記第２の絶縁層のエッチングを行った後、前記洗浄処理を行う前に、前記フォトレジストを５０℃以下の温度でアッシングにより剥離する請求項６ないし請求項１２いずれか一項記載の半導体装置の製造方法。
  14. 前記マスク材は感光性ポリイミドである請求項６ないし請求項１２いずれか一項記載の半導体装置の製造方法。
  15. 前記アルミニウム層はシリコン及び銅の少なくともいずれか一方を含む請求項６ないし請求項１４いずれか一項記載の半導体装置の製造方法。
  16. 前記洗浄処理の後に前記一部の表面にボンディングワイヤを接続する請求項６ないし請求項１５いずれか一項記載の半導体装置の製造方法。

JP2019171102A 2019-09-20 2019-09-20 半導体装置の製造方法 Active JP7237785B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019171102A JP7237785B2 (ja) 2019-09-20 2019-09-20 半導体装置の製造方法
US16/815,324 US11233023B2 (en) 2019-09-20 2020-03-11 Semiconductor device and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019171102A JP7237785B2 (ja) 2019-09-20 2019-09-20 半導体装置の製造方法

Publications (3)

Publication Number Publication Date
JP2021048339A true JP2021048339A (ja) 2021-03-25
JP2021048339A5 JP2021048339A5 (ja) 2021-10-21
JP7237785B2 JP7237785B2 (ja) 2023-03-13

Family

ID=74876596

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019171102A Active JP7237785B2 (ja) 2019-09-20 2019-09-20 半導体装置の製造方法

Country Status (2)

Country Link
US (1) US11233023B2 (ja)
JP (1) JP7237785B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7567702B2 (ja) 2021-07-16 2024-10-16 株式会社デンソー 半導体装置

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210832A (ja) * 2007-02-23 2008-09-11 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2012174951A (ja) * 2011-02-23 2012-09-10 Sony Corp 半導体装置の製造方法、半導体装置、および電子機器
JP2016122801A (ja) * 2014-12-25 2016-07-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2018103147A (ja) * 2016-12-28 2018-07-05 オルガノ株式会社 希釈液製造装置および希釈液製造方法
JP2019040975A (ja) * 2017-08-24 2019-03-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2697952B2 (ja) 1990-11-15 1998-01-19 シャープ株式会社 半導体装置の製造方法
JP2004241458A (ja) 2003-02-04 2004-08-26 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2005150508A (ja) 2003-11-18 2005-06-09 Sanyo Electric Co Ltd 半導体装置の製造方法
US8207052B2 (en) * 2009-01-16 2012-06-26 Globalfoundries Singapore Pte. Ltd. Method to prevent corrosion of bond pad structure

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210832A (ja) * 2007-02-23 2008-09-11 Seiko Epson Corp 半導体装置の製造方法及び半導体装置
JP2012174951A (ja) * 2011-02-23 2012-09-10 Sony Corp 半導体装置の製造方法、半導体装置、および電子機器
JP2016122801A (ja) * 2014-12-25 2016-07-07 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
JP2018103147A (ja) * 2016-12-28 2018-07-05 オルガノ株式会社 希釈液製造装置および希釈液製造方法
JP2019040975A (ja) * 2017-08-24 2019-03-14 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7567702B2 (ja) 2021-07-16 2024-10-16 株式会社デンソー 半導体装置

Also Published As

Publication number Publication date
US11233023B2 (en) 2022-01-25
US20210091021A1 (en) 2021-03-25
JP7237785B2 (ja) 2023-03-13

Similar Documents

Publication Publication Date Title
US6847117B2 (en) Semiconductor device including a passivation film to cover directly an interface of a bump and an intermediated layer
US7847407B2 (en) Semiconductor device with interface peeling preventing rewiring layer
US6613663B2 (en) Method for forming barrier layers for solder bumps
US9425147B2 (en) Semiconductor device
TWI397957B (zh) 使用乾式蝕刻製程以有效率地圖案化凸塊下金屬化層之技術
US10964653B2 (en) Method of forming a semiconductor device comprising top conductive pads
US7759803B2 (en) Semiconductor device and method of manufacturing the same
US7244635B2 (en) Semiconductor device and method of manufacturing the same
CN110600388A (zh) 改善铝焊盘结晶缺陷的方法
US20110129999A1 (en) Method for manufacturing semiconductor device
JP7237785B2 (ja) 半導体装置の製造方法
US6924172B2 (en) Method of forming a bond pad
JP2005183866A (ja) 半導体ウェーハ及びダイシング方法
TW201836077A (zh) 半導體裝置及其製造方法
JPS59210656A (ja) 半導体装置
US7163884B2 (en) Semiconductor device and fabrication method thereof
JP3506686B2 (ja) 半導体装置の製造方法
CN105990162B (zh) 金属垫的形成方法
JP2021048339A5 (ja)
US8278754B2 (en) Metal line in semiconductor device and method for forming the same
JPH04278543A (ja) 半導体装置及びその製造方法
US20180374806A1 (en) Semiconductor structure and fabrication method thereof
JP2005353980A (ja) 半導体装置の製造方法
JPS59119747A (ja) 半導体装置の製造方法
JP2007035875A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210907

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210907

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220906

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20221107

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230131

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230301

R150 Certificate of patent or registration of utility model

Ref document number: 7237785

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150