JP2021044837A - 表示装置、表示制御方法及びプログラム - Google Patents

表示装置、表示制御方法及びプログラム Download PDF

Info

Publication number
JP2021044837A
JP2021044837A JP2020197082A JP2020197082A JP2021044837A JP 2021044837 A JP2021044837 A JP 2021044837A JP 2020197082 A JP2020197082 A JP 2020197082A JP 2020197082 A JP2020197082 A JP 2020197082A JP 2021044837 A JP2021044837 A JP 2021044837A
Authority
JP
Japan
Prior art keywords
video signal
terminal
input
digital video
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020197082A
Other languages
English (en)
Other versions
JP2021044837A5 (ja
JP7078096B2 (ja
Inventor
友哉 牧野
Tomoya Makino
友哉 牧野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Casio Computer Co Ltd
Original Assignee
Casio Computer Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Casio Computer Co Ltd filed Critical Casio Computer Co Ltd
Priority to JP2020197082A priority Critical patent/JP7078096B2/ja
Publication of JP2021044837A publication Critical patent/JP2021044837A/ja
Publication of JP2021044837A5 publication Critical patent/JP2021044837A5/ja
Application granted granted Critical
Publication of JP7078096B2 publication Critical patent/JP7078096B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Two-Way Televisions, Distribution Of Moving Picture Or The Like (AREA)
  • Controls And Circuits For Display Device (AREA)

Abstract

【課題】複数の映像信号のサーチ実行時に各映像信号の有無を判定する時間を適切に設定する。【解決手段】HDMI(登録商標)信号端子を含む複数の映像信号端子を有する入力部(11〜13)と、HDMI信号端子中の給電端子に対する電源供給の有無と、HDMI信号端子を介しての信号の送受の段階との少なくとも1つに応じて当該端子のサーチ時間を設定し、設定したサーチ時間に従ってデジタル映像信号の入力の有無を判定するCPU14とを備える。【選択図】 図2

Description

本発明は、複数のデジタル映像信号を入力可能な表示装置、表示制御方法及びプログラムに関する。
電気的な接続を確認してから画像信号を出力までの待機時間が異なる外部機器に対しても、サーチ時間の長時間化を抑えつつ、画像信号の有無の判断の確実性を高めるための技術が提案されている。(例えば、特許文献1)
特開2013−191945号公報
上記特許文献1には、HDMI(登録商標)(High−Definition Multimedia Interface)端子を介して電源供給があるか否かにより、当該端子における画像信号の入力の有無を判断するための所定時間を変更設定するようにした技術が記載されている。
プロジェクタ装置においては、一般にオートサーチと呼称される機能により、上記HDMI信号のみならず、予め当該装置で入力可能な各種映像信号のサーチを順次実行する。
図6は、RGB端子、HDMI端子、コンポジットビデオ端子の順に入力される映像信号のサーチを行ない、コンポジットビデオ端子で映像信号ありを検出して、その後に投影を開始する行程を例示している。
同図において、タイミングt1でオートサーチを開始すると、まずRGB端子での信号サーチを行なう。RGB信号が入力されていないことを判定した時点(タイミングt2)で、次にHDMI信号のサーチを開始する(タイミングt3)。
HDMI信号も入力されていないことを判定した時点(タイミングt4)で、次にコンポジットビデオ信号のサーチを開始する(タイミングt5)。その後、コンポジットビデオ信号を検出した時点(タイミングt6)で、検出結果に従って、コンポジットビデオ信号を用いた画像投影を開始している(タイミングt7)。
また特に、HDMI端子への信号の入力に際しては、ビデオディスクプレーヤやパーソナルコンピュータなど、映像信号を供給する側のソース機器と、テレビ受像器やプロジェクタ装置など、供給された映像信号を再生出力する側のシンク機器との間で、やりとりされる接続に要する時間が、機器によって大幅に異なる場合がある。
図7は、ソース機器とシンク機器との間でのHDMI信号のサーチから映像信号を伝送するまでに至る接続シーケンスを例示する図である。
ソース機器とシンク機器とがHDMIケーブルで接続されると、ソース機器からシンク機器に電源ラインを介して+5[V]の電圧が印加される(ステップS01)。
シンク機器では、その電圧印加を検出した上で、ソース機器へのホットプラグ検出ライン(HPD)を“H”レベルに設定することで(ステップS02)、リンク確立が実行さ
れる(ステージTS1)。
ソース機器は、これを受けて機器間認証のためのEDID(Extended Display Identification Data)を読み出してシンク機器へ送信する(ステップS03)(ステージTS2)。
シンク機器は、サポートしている解像度のデータ(EDID)を内部に持っている。シンク機器とソース機器を接続するだけで、自動で簡単に使用できるようにするため、EDIDは、HDMI、DVI(Digital Visual Interface)、DisplayPortの接続端子に組み込まれている。これにより、シンク機器とソース機器とでケーブルを介して、推奨解像度やリフレッシュレート等を通信できる。
以後、ソース機器からシンク機器へHDCP(High−bandwidth Digital Content Protection)による初期認証を開始し(ステップS04)、さらに双方の機器間で当該初期認証のためのデータのやり取りを実行する(ステップS05)。コンテンツがコピーガードのために暗号化されている場合には、HDCP認証が必要になる。
以上、ソース機器がHDCPの初期認証を得られるまで(ステップS06)、HDCP認証の処理を実行する(ステージTS3)。
HDCP認証が得られると、ソース機器でHDCPに則った暗号化を開始し(ステップS07)、実際の映像信号の伝送処理として(ステージTS4)、デジタル映像信号を伝送するために利用される伝送方式であるTMDS(Transition Minimized Differential Signaling)での送信を実行する(ステップS08)。
このTMDS送信の過程においては、シンク機器において当初にTMDSアクセスを検出した後(ステップS09)、周波数検出、HDCPのオン/オフ判定、HDMI信号とDVI(Digital Visual Interface)信号の区別判定、Info Flameの判定、同期信号の検出、映像フォーマットの判定、音声フォーマットの判定、暗号化解除等の処理を随時実行する(ステップS10)。
このようなHDMIケーブルを接続した当初に実行する一連の処理において、リンクが確立した後の、EDIDの読み出しと、それに続くHDCPの認証開始、TMDSデータの伝送開始に至る期間がソース機器によって大きく異なる。
すなわち、ソース機器が実際に映像信号を出力までに有する時間が機器によって大きく異なり、機器によっては4〜5[秒]の差が生じることも十分あり得るものであり、機器間を分配器で中継している場合などでは、さらに時間が伸びることになる。
そのため、上記オートサーチ機能では、信号出力が遅い機器では、映像信号が出力されるまでの間にシンク機器側で映像信号がないものと判定される可能性が高く、結果として、ソース機器によっては、オートサーチ機能を用いてHDMI信号による映像出力を行なうことができない可能性が生じる。
反対に、映像信号の出力が遅いソース機器に合わせて、オートサーチ機能時の各機器の映像信号の有無を判定するまでの時間を長く設定することも考えられる。しかしながら、そのような設定を行なうことで、映像信号の出力が早い機器に対して、投影に移行するまでに無駄に冗長な時間を要することとなり、現実的ではない。
本発明は上記のような実情に鑑みてなされたもので、その目的とするところは、複数の映像信号のサーチ実行時に各映像信号の有無を判定する時間を適切に設定することが可能な表示装置、表示制御方法及びプログラムを提供することにある。
本発明の一態様は、デジタル映像信号端子を含む複数の映像信号端子を有する入力部と、上記入力部から入力した入力信号を表示する表示部と、上記デジタル映像信号端子の給電端子に対する電源供給の有無と、当該電源供給が有った場合の接続状態と、に応じて上記デジタル映像信号のサーチ時間を設定し、上記サーチ時間で上記デジタル映像信号端子の接続サーチを行なう制御部と、を備える。
本発明によれば、複数の映像信号のサーチ実行時に各映像信号の有無を判定する時間を適切に設定することが可能となる。
本発明の一実施形態に係るプロジェクタ装置を含む投影システムの設置環境を示す図。 同実施形態に係るプロジェクタの電子回路の機能構成を示すブロック図。 同実施形態に係る映像信号をオートサーチ機能により検出して投影動作に移行する際の処理内容を示すフローチャート。 同実施形態に係る図3のステップS104におけるHDMI信号のサーチ時間の設定処理を行なうサブルーチンの内容を示すフローチャート。 同実施形態に係るHDMI信号のサーチ時間を説明する図。 映像信号のオートサーチ機能実行時の行程を例示する図。 ソース機器とシンク機器との間でのHDMI信号のサーチから映像信号を伝送するまでに至る接続シーケンスを例示する図。
以下、本発明をDLP(登録商標)(Digital Light Processing)方式のプロジェクタ装置を用いた投影システムに適用した場合の一実施形態について、図面を参照して説明する。
図1は、上記投影システムの設置環境を例示する図である。同図において、プロジェクタ装置10に対し、ケーブルCV1,CV2を介して、パーソナルコンピュータEX1、ビデオディスクプレーヤEX2が接続される。
パーソナルコンピュータEX1とプロジェクタ装置10を接続するケーブルCV1としては、例えば映像信号転送用のVGAケーブル、HDMIケーブル、またはDisplayPort(登録商標)ケーブルのいずれかが用いられるものとする。
またビデオディスクプレーヤEX2とプロジェクタ装置10とを接続するケーブルCV2としては、HDMIケーブルが用いられるものとする。
プロジェクタ装置10は、投影動作の開始当初において、ケーブルCV1,CV2を介して接続されているパーソナルコンピュータEX1とビデオディスクプレーヤEX2からの各映像信号のサーチを行ない、映像信号が入力されていると判断した側からの映像の投影設定を行なった上で、投影動作を開始して、映像をスクリーンSCに向けて出射する。
図2は、プロジェクタ装置10の電子回路の機能構成を示すブロック図である。
デジタル映像信号であるHDMI信号がHDMI端子(図示せず)を介してHDMIレシーバ11(デジタル映像信号端子、入力部)に、アナログRGB信号がVGA端子(図示せず)を介してA/D変換部12(入力部)に、同じくアナログの映像信号であるコンポジットビデオ信号がRCAピンジャック端子(図示せず)を介してビデオデコーダ13に、それぞれ入力される。
HDMIレシーバ11は、HDMI信号をデコードしてCPU14へ出力する。
A/D変換部12は、アナログのRGB信号をデジタル化してCPU14へ出力する。
ビデオデコーダ(入力部)13は、輝度色差形のアナログ映像信号であるコンポジットビデオ信号を原色系のデジタル映像信号に変換してCPU(スケーラ、制御部)14へ出力する。
CPU14は、HDMIレシーバ11、A/D変換部12、ビデオデコーダ13から入力される映像信号に基づいて所定の投影条件での投影動作を司る、所謂スケーラとして機能する。CPU14は、EDID処理部15、EEPROM(登録商標)16、RAM17、RFトランシーバ18、制御マイコン19、オーディオデバイス20、キー入力部21、ポジションセンサ22、モータドライバ23、マイクロミラー素子24と接続される。
EDID処理部15は、HDMIレシーバ11を介して接続された外部機器との間の認証処理を実行する。
EEPROM16は、CPU14が実行する動作プログラムや各種固定データ等を記憶している。
RAM17は、CPU14が制御処理を実行する際のワークメモリとして機能する。
RFトランシーバ18は、プロジェクタ装置10と無線接続される外部機器との間のデータの送受信を行なう。
制御マイコン19は、RFトランシーバ18でのデータの送受信も含めて、CPU14が投影動作に対する制御を行なう以外の、プロジェクタ装置10全体の動作を統括して制御する。
オーディオデバイス20は、映像信号から分離された音声信号をアナログ化し、図示しないスピーカを拡声駆動する。
キー入力部21は、プロジェクタ装置10の本体筐体に設けられたキー操作部、及びプロジェクタ装置10専用のリモートコントローラからのキー操作に応じた赤外線変調信号を受光する受光部を含み、キー操作信号をCPU14へ送出する。
ポジションセンサ22は、時分割で原色光を出射するためのカラーホイール25に回転周端部に対向して設置され、カラーホイール25に設けられたポジションマーカ(図示せず)の近接を検知することで、カラーホイール25の回転同期を検出するためのセンサである。
モータドライバ23は、カラーホイール25を同一方向に一定速度で回転させるモータ(図示せず)を駆動する。
マイクロミラー素子24は、2次元アレイ配列された多数のマイクロミラー個々の姿勢傾斜角度のオン/オフ制御による表示動作が実行されるものであり、このマイクロミラー素子24に対してカラーホイール25からの原色光が入射されることで、その反射光から投影光像が形成され、図示しない投影レンズ系を介して、被投影対象のスクリーンSC等に向けて出射される。マイクロミラー素子24上に画像を表示するための表示部は、表示エンコーダ、表示駆動部が備えられている。
次に上記一実施形態の動作について説明する。
図3は、プロジェクタ装置10において、投影を開始する当初に、その時点で入力されている映像信号をオートサーチ機能により検出した上で、入力される映像信号に対応した投影動作に移行する際の処理内容を示すフローチャートである。
CPU14は、まずA/D変換部12を介してVGA端子にRGB信号が入力されているか否かを予め規定された時間内で検出する(ステップS101)。
検出の結果、RGB信号による映像信号の入力があるか否かを判断する(ステップS102)。
RGB信号による映像信号の入力があると判断した場合(ステップS102のYes)、CPU14はRGB信号による投影を実行するものとして必要な設定処理を行なった上で(ステップS103)、以上でこの図3の処理を終了して、設定した通りに投影動作を開始する。
また上記ステップS102において、RGB信号による映像信号の入力はないと判断した場合(ステップS102のNo)、次にCPU14は、HDMIレシーバ11を介してHDMI信号が入力されているか否か、すなわちHDMI信号のサーチを、以下に示す可変設定時間内で行なう(ステップS104)。
図4は、上記ステップS104におけるHDMI信号のサーチ時間の設定処理を行なうサブルーチンの内容を示すフローチャートである。
当初にCPU14では、HDMIレシーバ11により、HDMI端子ですでに映像信号があることを検出しているか否かを判断する(ステップS201)。
HDMI端子ですでに映像信号の検出がなされていると判断した場合(ステップS201のYes)、CPU14はHDMI端子への信号入力があるものと判定し(ステップS207)、CPU14はすでにHDMIレシーバ11を介して外部接続された機器とのHDMI信号に基づく同期設定がなされているものとして、以上でこの図4の処理を終了する。
また上記ステップS201において、HDMI端子でまた映像信号の検出がなされていないと判断した場合(ステップS201のNo)、次にCPU14は、HDMI端子中の規定の電源供給用のコネクトピン、例えばタイプAソケットにおける18番ピンに+5[V]の電源供給がなされているか否かにより、HDMI端子への信号入力があるか否かを判断する(ステップS202)。
HDMI端子中の規定の電源供給用のコネクトピンに+5[V]の電源供給がなされていないと判断した場合(ステップS202のNo)、CPU14はHDMI端子への信号入力がないものと判定し(ステップS206)、以上でこの図4の処理を終了するものとして、上記図3の処理に復帰する。
また上記ステップS202において、HDMI端子中の規定の電源供給用のコネクトピンに+5[V]の電源供給がなされていると判断した場合(ステップS202のYes)、次にCPU14は、TMDSデータ用のコネクトピン群を介して信号の暗号化技術であるHDCPの認証処理を開始する前であるか否かを判断する(ステップS203)。
HDCPの認証処理の開始前であると判断した場合(ステップS203のYes)、CPU14はHDMI信号の有無を判断する標準のサーチ時間に対する、より長い延長分の時間T1を設定し(ステップS208)、次にCPU14は、HDMIレシーバ11により、HDMI端子で映像信号があることを検出しているか否かを、標準のサーチ時間に延長時間T1を追加した時間で判断する(ステップS211)。
上記ステップS211において、HDMI端子で映像信号の検出がなされていないと判断した場合(ステップS211のNo)、CPU14は、HDMI端子への信号入力がないものと判定し(ステップS206)、以上でこの図4の処理を終了するものとして、上記図3の処理に復帰する。
また上記ステップS211において、HDMI端子で映像信号の検出がなされていると判断した場合(ステップS211のYes)、CPU14は、HDMI端子への信号入力があるものと判定し(ステップS207)、以上でこの図4の処理を終了するものとして、上記図3の処理に復帰する。
また上記ステップS203において、HDCPの認証処理を開始するタイミングを過ぎていると判断した場合(ステップS203のNo)、次にCPU14は、HDCPの認証処理がすでに開始されており、認証処理の途中であるか否かを判断する(ステップS204)。
HDCPの認証処理の途中であると判断した場合(ステップS204のYes)、CPU14は、HDMI信号の有無を判断する標準のサーチ時間に対する、若干長めの延長時間T2(T2<T1)を設定し(ステップS209)、次にCPU14は、HDMIレシーバ11により、HDMI端子で映像信号があることを検出しているか否かを、標準のサーチ時間に延長時間T2を追加した時間で判断する(ステップS211)。
上記ステップS211において、HDMI端子で映像信号の検出がなされていないと判断した場合(ステップS211のNo)、CPU14は、HDMI端子への信号入力がないものと判定し(ステップS206)、以上でこの図4の処理を終了するものとして、上記図3の処理に復帰する。
上記ステップS211において、HDMI端子で映像信号の検出がなされていると判断した場合(ステップS211のYes)、CPU14は、HDMI端子への信号入力があるものと判定し(ステップS207)、以上でこの図4の処理を終了するものとして、上記図3の処理に復帰する。
また上記ステップS204において、HDCPの認証処理の途中でもないと判断した場合(ステップS204のNo)、次にCPU14は、HDCPの認証処理を終えて、実際の映像信号であるTMDSデータの伝送中であるか否かを判断する(ステップS205)。
TMDSデータの伝送中であると判断した場合(ステップS205のYes)、CPU14は、HDMI信号の有無を判断する標準のサーチ時間に対する、若干の延長時間T3(T3<T2<T1)を設定し(ステップS210)、次にCPU14は、HDMIレシーバ11により、HDMI端子で映像信号があることを検出しているか否かを、標準のサーチ時間に延長時間T3を追加した時間で判断する(ステップS211)。
上記ステップS211において、HDMI端子で映像信号の検出がなされていないと判断した場合(ステップS211のNo)、CPU14は、HDMI端子への信号入力がないものと判定し(ステップS206)、以上でこの図4の処理を終了するものとして、上記図3の処理に復帰する。
上記ステップS211において、HDMI端子で映像信号の検出がなされていると判断した場合(ステップS211のYes)、CPU14は、HDMI端子への信号入力があるものと判定し(ステップS207)、以上でこの図4の処理を終了するものとして、上記図3の処理に復帰する。
また上記ステップS205において、TMDSデータの伝送中でもないと判断した場合(ステップS205のNo)、CPU14は、HDMI端子への信号入力がないものと判定し(ステップS206)、以上でこの図4の処理を終了するものとして、上記図3の処理に復帰する。
図3では、HDMI信号の有無を判断する標準のサーチ時間に加えて、上記図4の処理で追加した延長分の時間の範囲内で、HDMI信号による映像信号(TMDSデータ)が入力されているか否かを検出した結果、当該映像信号の入力があるか否かを判断する(ステップS105)。
HDMI信号による映像信号の入力があると判断した場合(ステップS105のYes)、CPU14はHDMI信号による投影を実行するものとして必要な設定処理を行なった上で(ステップS106)、以上でこの図3の処理を終了して、設定した通りに投影動作を開始する。
また上記ステップS105において、HDMI信号による映像信号の入力がないと判断した場合(ステップS105のYes)、CPU14は、ビデオデコーダ13を介してコンポジットビデオ信号が入力されているか否かを予め規定された時間内で検出する(ステップS107)。
検出の結果、コンポジットビデオ信号による映像信号の入力があるか否かを判断する(ステップS108)。
コンポジットビデオ信号による映像信号の入力があると判断した場合(ステップS108のYes)、CPU14はコンポジットビデオ信号による投影を実行するものとして必要な設定処理を行なった上で(ステップS109)、以上でこの図3のオートサーチ処理を終了する。
また上記ステップS108において、コンポジットビデオ信号による映像信号の入力もないと判断した場合(ステップS108のNo)、CPU14はHDMIレシーバ11、A/D変換部12、及びビデオデコーダ13のいずれにも映像信号が入力されていないものとして、以上でこの図3の処理を終了する。
図5は、上記図4の処理により適宜延長されるHDMI信号のサーチ時間を説明する図である。
図5(A)は、参考までに、RGB信号のサーチ時間、HDMI信号のサーチ時間、及びコンポジットビデオ信号のサーチ時間を、それぞれ固定とした場合の、タイミングt11からオートサーチ動作を開始した際のタイミングチャートである。
これに対して図5(B)は、特にHDMI信号のサーチ時間を上記図4の処理により適宜延長した場合を示している。タイミングt11でオートサーチの処理を開始し、始めにRGB信号のサーチを行なう。
タイミングt12でRGB信号の有無の判定を行ない、RGB信号の入力無しと判断した時点で、次にHDMI信号のサーチとなる。このサーチの過程で、図中にタイミングt13で示す、本来の標準のサーチ時間を期限としてHDMI信号の接続状態を判定し、上記図4に示したようにHDCPの認証を開始する前であれば延長時間T1、HDCPの認証中であれば延長時間T2、TMDSデータの転送中であれば延長時間T3(T1>T2>T3)となるように、状態に対応したタイミングt14までの延長時間Tを設定することで、延長した時間内で確実にHDMI信号に応じた映像信号の入力の設定を実行することができる。
なお、図5(B)においては、上記図5(A)と対応付けるものとして、HDMI信号のサーチ処理後のコンポジットビデオ信号のサーチ時間についても記載しているが、実際には、HDMI信号の装置処理時点で信号入力ありと判定し、HDMI信号に対する入力設定を行なった時点で、その後のコンポジットビデオ信号のサーチ処理は実行しない。
上記実施形態において、制御部は、HDMIにおけるコピーガード機能としてのHDCPの認証処理段階と、TMDSの処理の有無と、に応じて、デジタル映像信号としてのHDMI信号に関するサーチ時間を延長設定し、それぞれ延長させる時間幅を異ならせるものとしたが、本発明はこのような構成に限らない。予め設定されている設定時間を延長するのではなく、HDCPの認証処理段階と、TMDSの処理の有無と、に応じて、デジタル映像信号のサーチ時間を短縮設定するようにしても良い。
以上詳述した如く本実施形態によれば、特に状態によって必要な処理時間が大きく変動するデジタル映像信号を含めて、複数の映像信号のサーチ実行時に各映像信号の有無を判定する時間を適切に設定することが可能となる。
特にHDMIにおけるコピーガード機能としてのHDCPの出力処理段階と、TMDSの処理の有無と、に応じてサーチ時間を可変設定することで、デジタル映像信号としてのHDMI信号に関するサーチ時間をより適切に設定できる。
加えて、上記HDCPの認証処理段階と、TMDSの処理の有無と、に応じてそれぞれ延長させる時間幅を異ならせるものとしたことで、状態に応じて必要な延長時間を設定できる。
なお上記実施形態では、デジタル映像信号としてHDMI信号が入力される装置に適用した場合について説明したが、本発明はデジタル映像信号としてHDMI信号に限定するものではなく、信号の暗号化を行なう技術として上記HDCPを用いる他のデジタル映像信号として、例えばDisplayPort、MHL、HDBaseT、WirelessHD等が挙げられる。
さらに、コピーガードのための暗号化技術としても、HDCPに限らず、DTCP(Digital Transmision Content Protection)、CSS(Content Scramble System)、AACS(Advanced Access Content System)等であっても同様に適用可能である。
その他、本願発明は、上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。また、各実施形態は可能な限り適宜組み合わせて実施してもよく、その場合組み合わせた効果が得られる。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適当な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
以下に、本願出願の当初の特許請求の範囲に記載された発明を付記する。
[請求項1]
デジタル映像信号端子を含む複数の映像信号端子を有する入力部と、
上記入力部から入力した入力信号を表示する表示部と、
上記デジタル映像信号端子の給電端子に対する電源供給の有無と、当該電源供給が有った場合の接続状態と、に応じて上記デジタル映像信号のサーチ時間を設定し、上記サーチ時間で上記デジタル映像信号端子の接続サーチを行なう制御部と、
を備える表示装置。
[請求項2]
上記接続状態は、上記デジタル映像信号端子を介しての信号の送受の段階である、請求項1記載の表示装置。
[請求項3]
上記制御部は、コピーガードの認証処理の処理段階、及びデジタル映像信号の入力の有無の少なくとも1つに応じて、上記デジタル映像信号端子のサーチ時間を延長設定する、請求項1または2記載の表示装置。
[請求項4]
上記制御部は、コピーガードの認証処理の処理段階、及びデジタル映像信号の入力の有無のそれぞれに応じて、異なる時間幅で当該端子のサーチ時間を延長設定する、請求項3記載の表示装置。
[請求項5]
デジタル映像信号端子を含む複数の映像信号端子を有する入力部と、上記入力部から入力した入力信号を表示する表示部とを備えた装置での表示制御方法であって、
上記デジタル映像信号端子の給電端子に対する電源供給の有無と、当該電源供給が有った場合の接続状態と、に応じて上記デジタル映像信号のサーチ時間を設定し、上記サーチ時間で上記デジタル映像信号端子の接続サーチを行なう制御工程を有する表示制御方法。
[請求項6]
デジタル映像信号端子を含む複数の映像信号端子を有する入力部と、上記入力部から入力した入力信号を表示する表示部とを備えた装置が内蔵したコンピュータが実行するプログラムであって、上記コンピュータを、
上記デジタル映像信号端子の給電端子に対する電源供給の有無と、当該電源供給が有った場合の接続状態と、に応じて上記デジタル映像信号のサーチ時間を設定し、上記サーチ時間で上記デジタル映像信号端子の接続サーチを行なう制御部として機能させるプログラム。
10…プロジェクタ装置、
11…HDMIレシーバ(デジタル映像信号端子、入力部)、
12…A/D変換部(A/D、入力部)、
13…ビデオデコーダ(入力部)、
14…CPU(スケーラ、制御部)、
15…EDID処理部、
16…EEPROM、
17…RAM、
18…RFトランシーバ、
19…制御マイコン、
20…オーディオデバイス、
21…キー入力部、
22…ポジションセンサ、
23…モータドライバ、
24…マイクロミラー素子、
25…カラーホイール、
CV1,CV2…ケーブル、
EX1…パーソナルコンピュータ、
EX2…ビデオディスクプレーヤ、
SC…スクリーン

Claims (6)

  1. デジタル映像信号端子を含む複数の映像信号端子を有する入力部と、
    上記入力部から入力した入力信号を表示する表示部と、
    上記デジタル映像信号端子の給電端子に対する電源供給の有無と、当該電源供給が有った場合の接続状態と、に応じて上記デジタル映像信号のサーチ時間を設定し、上記サーチ時間で上記デジタル映像信号端子の接続サーチを行なう制御部と、
    を備える表示装置。
  2. 上記接続状態は、上記デジタル映像信号端子を介しての信号の送受の段階である、請求項1記載の表示装置。
  3. 上記制御部は、コピーガードの認証処理の処理段階、及びデジタル映像信号の入力の有無の少なくとも1つに応じて、上記デジタル映像信号端子のサーチ時間を延長設定する、請求項1または2記載の表示装置。
  4. 上記制御部は、コピーガードの認証処理の処理段階、及びデジタル映像信号の入力の有無のそれぞれに応じて、異なる時間幅で当該端子のサーチ時間を延長設定する、請求項3記載の表示装置。
  5. デジタル映像信号端子を含む複数の映像信号端子を有する入力部と、上記入力部から入力した入力信号を表示する表示部とを備えた装置での表示制御方法であって、
    上記デジタル映像信号端子の給電端子に対する電源供給の有無と、当該電源供給が有った場合の接続状態と、に応じて上記デジタル映像信号のサーチ時間を設定し、上記サーチ時間で上記デジタル映像信号端子の接続サーチを行なう制御工程を有する表示制御方法。
  6. デジタル映像信号端子を含む複数の映像信号端子を有する入力部と、上記入力部から入力した入力信号を表示する表示部とを備えた装置が内蔵したコンピュータが実行するプログラムであって、上記コンピュータを、
    上記デジタル映像信号端子の給電端子に対する電源供給の有無と、当該電源供給が有った場合の接続状態と、に応じて上記デジタル映像信号のサーチ時間を設定し、上記サーチ時間で上記デジタル映像信号端子の接続サーチを行なう制御部として機能させるプログラム。
JP2020197082A 2020-11-27 2020-11-27 表示装置 Active JP7078096B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020197082A JP7078096B2 (ja) 2020-11-27 2020-11-27 表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020197082A JP7078096B2 (ja) 2020-11-27 2020-11-27 表示装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2018117881A Division JP6806114B2 (ja) 2018-06-21 2018-06-21 表示装置、表示制御方法及びプログラム

Publications (3)

Publication Number Publication Date
JP2021044837A true JP2021044837A (ja) 2021-03-18
JP2021044837A5 JP2021044837A5 (ja) 2021-07-26
JP7078096B2 JP7078096B2 (ja) 2022-05-31

Family

ID=74864358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020197082A Active JP7078096B2 (ja) 2020-11-27 2020-11-27 表示装置

Country Status (1)

Country Link
JP (1) JP7078096B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070298656A1 (en) * 2006-06-22 2007-12-27 Good Mind Industries Co., Ltd. Switch apparatus for multiple high definition multimedia interface sources
US20090027554A1 (en) * 2007-07-26 2009-01-29 Samsung Electronics Co., Ltd. Video apparatus and method for recognizing digital interface thereof
JP2010028454A (ja) * 2008-07-18 2010-02-04 Sony Corp コンテンツ出力装置およびコンテンツ出力方法、並びにプログラム
JP2013191945A (ja) * 2012-03-13 2013-09-26 Casio Comput Co Ltd 表示装置及び接続機器のサーチ方法
JP2014131204A (ja) * 2012-12-28 2014-07-10 Toshiba Corp 通信装置および通信システム

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070298656A1 (en) * 2006-06-22 2007-12-27 Good Mind Industries Co., Ltd. Switch apparatus for multiple high definition multimedia interface sources
US20090027554A1 (en) * 2007-07-26 2009-01-29 Samsung Electronics Co., Ltd. Video apparatus and method for recognizing digital interface thereof
JP2010028454A (ja) * 2008-07-18 2010-02-04 Sony Corp コンテンツ出力装置およびコンテンツ出力方法、並びにプログラム
JP2013191945A (ja) * 2012-03-13 2013-09-26 Casio Comput Co Ltd 表示装置及び接続機器のサーチ方法
JP2014131204A (ja) * 2012-12-28 2014-07-10 Toshiba Corp 通信装置および通信システム

Also Published As

Publication number Publication date
JP7078096B2 (ja) 2022-05-31

Similar Documents

Publication Publication Date Title
JP5210244B2 (ja) 映像制御装置及び映像制御装置を制御する制御方法
JP4869234B2 (ja) 信号ソース装置
JP5428186B2 (ja) 電子機器
US11785286B2 (en) Display apparatus, display control method, and storage medium
JP2007078980A (ja) 画像表示システム
US10817242B2 (en) Image display device, connection method of image display device, and multi-display system
US20150163450A1 (en) Video display system, source device, sink device, and video display method
KR100722025B1 (ko) 티브이에서 hdmi 입력 소스로의 전환 방법
KR102609545B1 (ko) 파워 제어 장치, 시스템 및 방법
JP2007079177A (ja) 画像送受信装置
WO2021112368A1 (ko) 영상 처리 장치 및 방법
JP7078096B2 (ja) 表示装置
WO2022092535A1 (ko) 전자 장치 및 그 제어 방법
JP2010034656A (ja) 信号処理装置および信号処理方法、並びにプログラム
JP7358757B2 (ja) 表示制御装置、表示制御方法及びプログラム
JP2010041384A (ja) 表示システム
KR101369390B1 (ko) Av 입력신호 판단기능을 구비한 영상재생장치 및 그 방법
WO2018163358A1 (ja) 電子機器および表示方法
JP2020160227A (ja) 表示機器および表示機器の接続制御方法
JP2022119296A (ja) 表示装置、表示制御方法及びプログラム
JP2010118806A (ja) 情報処理装置および方法、プログラム、並びに記録媒体
US11172175B2 (en) Method for controlling display device, and display device
JP5522332B1 (ja) 受信装置および情報処理方法
CN111819620B (zh) 显示设备、控制方法和程序
JP2013219520A (ja) リピータ機器

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210525

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210525

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220412

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220419

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220502

R150 Certificate of patent or registration of utility model

Ref document number: 7078096

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150