JP2021040482A - 過電流保護装置 - Google Patents

Abstract

【課題】メンテナンスフリーな、ヒューズに近い特性をもつ過電流保護装置を提供する。【解決手段】本発明に係る過電流保護装置１は、電源電圧を受ける入力端子ＩＮと、出力端子ＯＵＴと、スイッチ１１と、検出部１２と、制御部１３とを備える。スイッチ１１は、入力端子ＩＮと出力端子ＯＵＴとの間に設けられている。検出部１２は、スイッチ１１を流れる電流が許容値を超えた場合、遅延なく制限信号を出力する。制御部１３は、制限信号を受けて、許容値を電流が超えないようにスイッチ１１を制御する。検出部１２は、許容値よりもスイッチ１１を流れる電流が小さい状態であって、かつ許容値よりも小さい第１の閾値をこの電流が超えている状態が、この電流の程度に応じて定まる遅延時間継続した場合に遮断信号を制御部１３へ出力する。制御部１３は、遮断信号に応じてスイッチ１１を遮断する。【選択図】図２

Description

本発明は、過電流保護装置、当該過電流保護装置を搭載した電子機器、当該過電流保護装置が集積された集積回路、スイッチを介して入力端子から出力端子へと信号を伝達または遮断する信号伝達回路に関し、特に、内部回路が故障して短絡したときに電子機器を保護するための技術、および高温リーク電流やノイズ等の発生による信号の誤伝達を低い電圧に維持することによって負荷の誤作動を防止する信号伝達回路および過電流保護装置に関する。

負荷に供給される電流を制限して過電流を防止する過電流保護装置が知られている。たとえば特開２００１−１４５３３８号公報（特許文献１）には、定格値を大幅に越える第１過電流値以上の負荷電流が流れた場合、第１過電流以上となった時点で過電流保護動作をする第１過電流保護回路と、負荷電流の定格を越える度合いが小さい第１過電流値未満の第２過電流値以上の負荷電流が流れた場合、所定時間継続して流れた時点で過電流保護動作をする第２過電流保護回路とを備えるスイッチング電源装置が開示されている。このスイッチング電源装置によれば、簡潔な回路構成で適切な過電流保護動作を得ることができる。また、たとえば特開平２−２４１３２５号公報（特許文献２）には、タイマー回路の遅延時間経過後も過電流状態が継続される場合に負荷に対する過電流保護動作を行なう、電源回路の過電流保護装置が開示されている。この過電流保護装置によれば、突入電流を考慮することなく放熱手段を軽減した保護回路が構成できる。

電源電圧を負荷へ供給する電子機器において、内部回路保護のため、クランプ回路を用いる静電保護回路が提案されている。

特開平６−１６３８４１号公報（特許文献３）は、内部回路に電源を供給する電源ラインと接地との間に接続されたツェナーダイオードによってクランプ電圧を発生させることによって、電源ラインに接続された内部回路への高電圧の印加を抑制し、内部回路を保護する回路を記載する。

特開平６−１６３８４１号公報（特許文献３）に係る発明においては、ツェナーダイオードのカソードは電源ラインに接続され、ツェナーダイオードのアノードは抵抗を介して接地に接続される。トランジスタのコレクタは電源ラインに接続される。トランジスタのエミッタは接地ラインに接続される。トランジスタのベースは、ツェナーダイオードのアノードに接続される。

上記構成によれば、過電圧の発生時には、ツェナーダイオードの降伏電圧によって内部回路に印加される電圧がクランプされる。また、このクランプ電圧によりトランジスタが導通し、電源ラインを流れる電流はトランジスタを通して接地に向かって散逸される。

特開２００９−９９６４１号公報（特許文献４）は、入出力端子に接続された分離抵抗によって電圧を降下させることによって、入出力ラインに接続された内部回路への高電圧の印加を抑制し、内部回路を保護する回路を記載する。

特開２００９−９９６４１号公報（特許文献４）による回路は、第１の静電保護回路と、第２の静電保護回路と、分離抵抗とを備える。第１および第２の静電保護回路は、入出力端子に印加されたサージ電圧によって生じるサージ電流を接地へと流す。分離抵抗は、サージ電圧印加初期に内部回路が受ける電圧を降下させることによって、内部回路を保護する。

特表２０１４−５００７００号公報（特許文献５）には、リチウム電池用の保護回路において、過充電保護機能が動作してリチウム電池の負極側のスイッチＭ１が非導通とされた場合に、回路負極の「Ｂ−」に生じるマイナス高圧から過電流保護回路および短絡保護回路を保護するために、過電流保護回路および短絡保護回路と、回路負極の「Ｂ−」との間にクランプ回路を設ける構成が開示される。

このクランプ回路を用いることによって、過充電保護のためにスイッチＭ１が非導通とされて、回路負極の「Ｂ−」にマイナス高圧（たとえば、−２０Ｖ）が生じた場合であっても、過電流保護回路および短絡保護回路の負側の電圧レベルが所定のレベル（たとえば、−２Ｖ〜−３Ｖ）に制限されるので、過電流保護回路および短絡保護回路に含まれる低圧ＭＯＳ部品の破損を防ぐことができる。

スイッチを介して入力端子から出力端子へと信号を伝達する信号伝達回路において、信号の誤伝達を防止する信号伝達回路が提案されている。

特開２０１５−１５６４３号公報（特許文献６）は、出力端子用のオープンドレイン出力段を形成する出力トランジスタのゲート端子にプルダウン抵抗を接続する信号伝達回路を開示する。特開２０１５−１５６４３号公報（特許文献６）に係る信号伝達回路は、出力トランジスタの駆動指令が停止しているときには、プルダウン抵抗によってトランジスタのゲート端子をローレベルにすることによって、信号の伝達を防止している。

特開２００１−１４５３３８号公報 特開平２−２４１３２５号公報 特開平６−１６３８４１号公報 特開２００９−９９６４１号公報 特表２０１４−５００７００号公報 特開２０１５−１５６４３号公報

過電流を遮断することにより過電流保護動作を行なう構成として、ヒューズが使用される場合がある。ヒューズは、過電流がその程度に応じた時間継続して流れた場合に溶断し、過電流を遮断する。ヒューズに過電流が流れてからヒューズが溶断するまでの時間は、過電流が小さいほど長い。ヒューズは、このような特性により過電流の程度に応じた適切なタイミングで過電流を遮断することができる。ただし、ヒューズは自身が溶断することにより過電流を遮断するので、一度過電流を遮断すると交換しなければならず、メンテナンスフリーではない。

特開２００１−１４５３３８号公報（特許文献１）には、メンテナンスフリーの過電流保護回路が開示されている。この過電流保護回路のうち第２過電流保護回路においては、過電流が流れても過電流保護動作は一定の時間遅延される。また、特開平２−２４１３２５号公報（特許文献２）にも、メンテナンスフリーの過電流保護装置が開示されている。この過電流保護装置においては、過電流が流れてもタイマー回路により過電流保護動作は一定の時間遅延される。このような遅延時間を設けることにより、ヒューズと同様に、瞬間的に発生する突入電流によって過電流保護動作は行なわれない。

過電流の程度が大きいほど、負荷が当該過電流に耐えられる時間は短くなる。過電流の程度が大きいほど過電流保護動作が行なわれるまでの遅延時間は短くするべきである。そうであるにも関わらず、過電流保護動作が行なわれるまでの遅延時間が一定であると、過電流の程度に応じた適切なタイミングで過電流保護動作が行なわれない可能性がある。たとえば、過電流の程度が大きいとき、過電流保護動作を行なうべきタイミングを過ぎても過電流保護動作が行なわれない可能性がある。逆に、過電流の程度が小さいとき、過電流保護動作を行なうタイミングが到来していないにも関わらず不要な過電流保護動作が行なわれる可能性がある。したがって、特開２００１−１４５３３８号公報（特許文献１）に開示されている過電流保護回路、あるいは特開平２−２４１３２５号公報（特許文献２）に開示されている過電流保護装置をヒューズの代替品として用いることはできない。

本発明の第１の局面および第２の局面における目的は、メンテナンスフリーでありながらヒューズに近い特性をもつ過電流保護装置を提供することである。

電源電圧を負荷へ供給する電子機器においては、過電圧などによって内部回路が破壊して故障し、短絡することが考えられる。このような故障を導通故障と呼ぶこととする。つまり、導通故障とは、回路素子が破壊するなどによって、電子機器内において接地へと通ずる電流経路が低インピーダンスとなることを意味する。導通故障が起こると、低インピーダンスとなった電流経路を通じて大電流が接地へと流れ得て、回路の発熱などの問題が起こり得る。このような問題を解決する技術が求められる。

本発明の第３の局面における目的は、電子機器内において内部回路が短絡する故障が起こったときにも、電子機器内の電流の通過を抑制し、電子機器を保護する回路を提供することである。

回路の過充電保護を行なう場合、電源ラインに流れる電流を検出することが必要であるため、過充電保護回路は電源ラインに接続される。電源ラインに印加される電源電圧が高くなると、過充電保護回路においても、当該電源電圧に耐えられる耐電圧を有する素子を備える必要がある。

一般的に、高耐圧に対応した素子は、その素子サイズを大きくすることが必要であるため、高耐圧素子を使用した回路は、低耐圧素子を使用した回路に比べて回路面積が大きくなる傾向にある。これにより、素子単体および装置全体のサイズが大きくなり、製造コストが増加し得る。また、高耐圧素子は、低耐圧素子に比べて素子の特性にばらつきが生じやすくなる場合があり、検出精度が悪化する可能性がある。

また、電子機器の小型化に対する要求が高まる中、このような保護回路についても、小型化および高度の集積化を実現することが求められている。

本発明の第４の局面における目的は、装置規模の増大を抑制しつつ、高電圧に対応可能な過電流保護装置を提供することである。

特開２０１５−１５６４３号公報（特許文献６）に係る信号伝達回路において、プルダウン抵抗は、出力トランジスタの制御端子と接地とを結ぶことによって、制御回路から出力トランジスタの制御端子に駆動指令が停止しているとき、出力トランジスタの制御端子に印加される電圧をローレベルに下げる。高温リーク電流やノイズ等が発生したときにおいても出力トランジスタの制御端子の電位をローレベルに維持するためには、プルダウン抵抗の抵抗値を低くすることが望ましい。しかしながら、抵抗値を低くするとプルダウン抵抗による消費電力が増えてしまうため、信号伝達回路全体の消費電力が増える。

一方、プルダウン抵抗の抵抗値を高くすると、プルダウン抵抗による消費電力が低減できるが、出力トランジスタの制御端子をローレベルに固定する効果も低下する。そのため、高温リーク電流やノイズ等の発生に伴って、出力トランジスタの制御端子に電荷が蓄積されてしまい、出力トランジスタが導通しやすくなる。このため、信号の誤伝達が起こりやすくなる。

本発明の第５の局面および第６の局面における目的は、消費電力を低減しつつ、高温リーク電流やノイズ等の発生に伴う信号の誤伝達を低い電圧に維持することによって、負荷の誤作動を防止することのできる信号伝達回路および過電流保護装置を提供することである。

本発明の第１の局面に係る過電流保護装置は、電源電圧を受ける入力端子と、出力端子と、スイッチと、検出部と、制御部とを備える。スイッチは、入力端子と出力端子との間に設けられている。検出部は、スイッチを流れる電流が許容値を超えた場合、遅延なく制限信号を出力する。制御部は、制限信号を受けて、許容値を電流が超えないようにスイッチを制御する。検出部は、許容値よりもスイッチを流れる電流が小さい状態であって、かつ許容値よりも小さい第１の閾値をこの電流が超えている状態が、この電流の程度に応じて定まる遅延時間継続した場合に遮断信号を制御部へ出力する。制御部は、遮断信号に応じてスイッチを遮断する。

本発明の第２の局面に係る過電流保護装置は、電源電圧を受ける入力端子と、出力端子と、スイッチと、検出部と、制御部とを備える。スイッチは、入力端子と出力端子との間に設けられている。検出部は、スイッチを流れる電流が第１の閾値を超えている状態が、当該電流の程度に応じて定まる遅延時間継続した場合に遮断信号を出力する。制御部は、遮断信号に応じてスイッチを遮断する。

本発明の第３の局面に係る電子機器は、電源電圧を受ける入力端子と、負荷に電源電圧を供給する出力端子と、電源電圧を受けて動作する内部回路と、内部回路に接続された接地端子とを含む回路とを備える。また、電子機器は、接地端子と接地との間に設けられた抵抗とを備える。

本発明の第４の局面に係る過電流保護装置、およびそれを搭載した電子機器ならびに集積回路は、電源電圧を受ける入力端子と、出力端子と、スイッチと、制御装置と、バイアス回路とを備える。スイッチは、入力端子と出力端子との間に設けられ、入力端子から出力端子への電力の供給と遮断とを切換える。制御装置は、スイッチに流れる電流が所定のしきい値を超えた場合にスイッチを遮断するように構成される。バイアス回路は、電源電圧と接地電圧との間の中間電圧を制御装置に供給する。

本発明の第５の局面に係る信号伝達回路は、電源電圧を受ける入力端子と、出力端子と、入力端子と出力端子との間に設けられ、入力端子から出力端子への電力の供給と遮断とを切換えるための第１の制御端子を有する第１のスイッチと、第１のスイッチを駆動するための駆動信号を第１の制御端子に送出する駆動回路と、第１のスイッチを制御するための制御信号を駆動回路に送出する制御回路と、第１の制御端子と接地ノードとの間に設けられ、抵抗を介して出力端子に接続された第２の制御端子を有する第２のスイッチと、第２の制御端子と接地ノードとの間に設けられ、制御信号を受ける第３の制御端子を有する第３のスイッチと、を備える。

本発明の第６の局面に係る過電流保護装置は、電源電圧を受ける入力端子と、出力端子と、入力端子と出力端子との間に設けられ、入力端子から出力端子への電力の供給と遮断とを切換えるための第１の制御端子を有する第１のスイッチと、第１のスイッチを駆動するための駆動信号を第１の制御端子に送出する駆動回路と、第１のスイッチを制御するための制御信号を駆動回路に送出する制御回路と、第１の制御端子と接地ノードとの間に設けられ、抵抗を介して出力端子に接続された第２の制御端子を有する第２のスイッチと、第２の制御端子と接地ノードとの間に設けられ、制御信号を受ける第３の制御端子を有する第３のスイッチと、を備え、制御回路は、第１のスイッチを流れる電流を検出する検出部と、検出回路からの信号に応じて制御信号を送出する制御部と、を含む。

本発明の第１の局面および第２の局面によれば、過電流を遮断するタイミングを過電流の程度に応じた時間遅延することにより、メンテナンスフリーでありながらヒューズに近い特性を持つ過電流保護装置を提供することができる。その結果、本発明に係る過電流保護装置は、過電流を遮断しても交換する必要がない、ヒューズの代替品として使用することができる。

本発明の第３の局面によれば、電子機器内において内部回路が短絡する故障が起こったときにも、電子機器内の電流の通過を抑制し、電子機器を保護する回路を提供することができる。

本発明の第４の局面によれば、過電流保護装置において、バイアス回路を用いることによって、制御回路に実質的に印加される電圧を低減できるため、制御回路を、電源電圧よりも低い耐電圧を有する素子で構成することが可能となる。それによって、制御回路の回路規模の増大を抑制することができるので、製造コストの増大および検出精度の低下を防止することが可能となる。

本発明の第５の局面または第６の局面によれば、消費電力を低減しつつ、高温リーク電流やノイズ等の発生による信号の誤伝達を低い電圧に維持することによって、負荷の誤作動を防止することのできる信号伝達回路および過電流保護装置を提供することができる。

実施の形態１に従う過電流保護装置の機能を説明するための機能ブロック図である。 図１の検出部の構成を説明するための機能ブロック図である。 第１検出回路の動作を説明するためのタイムチャートである。 第２検出回路の動作を説明するためのタイムチャートである。 短絡または地絡のような異常事態が生じた場合の図１の検出部の動作を説明するためのタイムチャートである。 実施の形態１の変形例に従う過電流保護装置の機能を説明するための機能ブロック図である。 ヒューズの特性（ａ）と過電流保護装置の特性（ｂ）とを併せて示した図である。 実施の形態１の他の変形例に従う過電流保護装置の機能を説明するための機能ブロック図である。 実施の形態１の他の変形例に従う過電流保護装置の機能を説明するための機能ブロック図である。 実施の形態２における電流のタイムチャートである。 実施の形態３に従う過電流保護装置の機能を説明するための機能ブロック図である。 電流と調整部が設定する遅延時間との関係を示す図である。 電界効果トランジスタの温度と調整部が設定する遅延時間との関係を示す図である。 実施の形態４に従う過電流保護装置の機能を説明するための機能ブロック図である。 図１４の内部回路の構成を示すための回路図である。 実施の形態４に従う他の過電流保護装置の機能を説明するための機能ブロック図である。 図１６の内部回路の構成を示すための回路図である。 実施の形態５に従う過電流保護装置の機能を説明するための機能ブロック図である。 実施の形態５の変形例に従う過電流保護装置の機能を説明するための機能ブロック図である。 実施の形態６に従う過電流保護装置の機能を説明するための機能ブロック図である。 実施の形態７に従う過電流保護装置の機能を説明するための機能ブロック図である。 実施の形態７に従う他の過電流保護装置の機能を説明するための機能ブロック図である。 実施の形態８に従う電子機器の全体構成を示す概略図である。 実施の形態８に従う電子機器に印加される電圧を示すタイムチャートである。 実施の形態９に従う電子機器の全体構成を示す概略図である。 実施の形態１０に従う過電流保護装置を含む電子機器の全体ブロック図である。 比較例１の過電流保護装置のブロック図である。 実施の形態１０の変形例１に従う過電流保護装置を含む電子機器の全体ブロック図である。 レベルシフタを備えた制御装置の一例を示すブロック図である。 実施の形態１１に従う信号伝達回路の全体構成を示す概略図である。 比較例２に従う信号伝達回路の全体構成を示す概略図である。 実施の形態１１に従う信号伝達回路の制御信号と各スイッチの制御端子での電圧との変化の例を示す図である。 実施の形態１１に従う信号伝達回路を過電流保護装置に適用した例の全体構成を示す概略図である。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は原則として繰り返さない。

［実施の形態１]
図１は実施の形態１に従う過電流保護装置１の機能を説明するための機能ブロック図である。図１に示されるように、過電流保護装置１は、電源電圧Ｖinに接続される入力端子ＩＮと、負荷１００に接続される出力端子ＯＵＴと、入力端子ＩＮおよび出力端子ＯＵＴの間に設けられたスイッチである電界効果トランジスタ（ＦＥＴ：Field Effect Transistor）１１と、検出部２２と、制御部１３とを備える。電圧Ｖoutは出力端子ＯＵＴにおける電圧である。電流Ｉｏｕｔは負荷１００を流れる電流である。ＦＥＴ１１はＮｃｈのＭＯＳＦＥＴ（Metal Oxide Semiconductor Field Effect Transistor）である。入力端子ＩＮおよび出力端子ＯＵＴの間に設けられるスイッチは、たとえばＰｃｈのＭＯＳＦＥＴ、あるいはバイポーラトランジスタであってもよい。

ＦＥＴ１１は、入力端子ＩＮに接続されるドレイン端子Ｄと、出力端子ＯＵＴに接続されるソース端子Ｓと、ゲート端子Ｇとを含む。ＦＥＴ１１のゲート端子Ｇは、制御部１３と接続されている。

検出部２２はＦＥＴ１１のドレイン端子Ｄに接続されている。検出部２２はＦＥＴ１１のソース端子Ｓに接続されている。

検出部２２はＦＥＴ１１を流れる電流を監視する。ＦＥＴ１１を流れる電流が所定の閾値を超えて過電流となっている状態がある程度の時間継続した場合、検出部２２は遮断信号を制御部１３へ出力する。制御部１３は、検出部２２からの遮断信号に応じてＦＥＴ１１のゲート端子Ｇを制御し、ＦＥＴ１１を遮断する。

過電流保護装置１は、ＦＥＴ１１を流れる電流が過電流となってからＦＥＴ１１を遮断するまでをある程度の時間遅延させることで、ヒューズと同様に、瞬間的に発生する突入電流によってはＦＥＴ１１を遮断しない。

過電流の程度が大きいほど、負荷１００が過電流に耐えられる時間は短くなる。過電流の程度が大きいほどＦＥＴ１１を遮断するまでの遅延時間は短くするべきである。そうであるにも関わらず、ＦＥＴ１１を遮断するまでの遅延時間が常に一定であると、過電流の程度に応じた適切なタイミングでＦＥＴ１１の遮断が行なわれない可能性がある。たとえば、過電流の程度が大きいとき、ＦＥＴ１１の遮断を行なうべきタイミングを過ぎてもＦＥＴ１１の遮断が行なわれない可能性がある。逆に、過電流の程度が小さいとき、ＦＥＴ１１の遮断するタイミングが到来していないにも関わらず不要なＦＥＴ１１の遮断が行なわれる可能性がある。

このような問題に鑑みて、実施の形態１においては、過電流の程度に応じて遅延時間が変化する構成とする。具体的には、検出部２２は、ＦＥＴ１１を流れる電流が第１の閾値Ｉｏｃｐ１を超えている状態が第１の遅延時間Ｌ１継続した場合に制御部１３へ遮断信号を出力する。検出部２２は、ＦＥＴ１１を流れる電流が第２の閾値Ｉｏｃｐ２（＞Ｉｏｃｐ１）を超えている状態が第２の遅延時間Ｌ２（＜Ｌ１）継続した場合に制御部１３へ遮断信号を出力する。このように過電流の程度に応じて遅延時間を段階的に設けることにより、過電流保護装置１はヒューズに近い特性を実現できる。

なお、過電流保護装置１には許容電流Ｉｔｏｌ（＞Ｉｏｃｐ２）が設定されている。許容電流Ｉｔｏｌを超える電流が流れると過電流保護装置１自身が破壊される可能性が高まる。許容電流Ｉｔｏｌが設定されていることは以下で説明する実施の形態２〜４においても同様である。

図２は図１の検出部２２の構成を説明するための機能ブロック図である。図２に示されるように、検出部２２はオペアンプ１２０１と第１検出回路１２１と第２検出回路１２２とを含む。

オペアンプ１２０１の第１端子はＦＥＴ１１のドレイン端子Ｄに接続されている。オペアンプ１２０１の第１端子にはオフセット電圧として許容電圧Ｖｔｏｌが設定されている。オペアンプ１２０１の第２端子はＦＥＴ１１のソース端子Ｓに接続されている。

オペアンプ１２０１は、過電流保護装置１を流れる電流が許容電流Ｉｔｏｌに達した場合に、その旨を示す信号（以下では「制限信号」ともいう。）を遅延なく制御部１３へ出力する。制御部１３は制限信号に応じてＦＥＴ１１を流れる電流を許容電流Ｉｔｏｌに制限する。

オペアンプ１２０１は、たとえば地絡、あるいは短絡により、許容電流Ｉｔｏｌよりも大きい電流が流れて過電流保護装置１が破壊されるのを防止するために設けられている。具体的には、オペアンプ１２０１はＦＥＴ１１のドレイン端子Ｄとソース端子Ｓとの間の電圧が許容電圧Ｖｔｏｌを超えているか否かを判定する。オペアンプ１２０１は、ＦＥＴ１１のドレイン端子Ｄとソース端子Ｓとの間の電圧が許容電圧Ｖｔｏｌを超えた場合、制限信号を遅延なく制御部１３へ出力する。

ＦＥＴ１１のオン抵抗をＲｏｎとすると、以下の式（１）が成立する。
Ｖｔｏｌ ＝ Ｒｏｎ・Ｉｔｏｌ …（１）
すなわち、ＦＥＴ１１のドレイン端子Ｄとソース端子Ｓとの間の電圧が許容電圧Ｖｔｏｌを超えているか否かを判定することは、ＦＥＴ１１を流れる電流が許容電流Ｉｔｏｌを超えているか否かを判定することを意味する。

制御部１３は制限信号に応じて、ＦＥＴ１１を流れる電流が許容電流Ｉｔｏｌを超えないようにＦＥＴ１１のゲート端子Ｇとソース端子Ｓとの間の電圧を制御する。

第１検出回路１２１はコンパレータ１２１１と遅延回路１２１２とを含む。コンパレータ１２１１の第１端子はＦＥＴ１１のドレイン端子Ｄに接続されている。コンパレータ１２１１の第１端子にはオフセット電圧として電圧Ｖｏｃｐ１が設定されている。コンパレータ１２１１の第２端子はＦＥＴ１１のソース端子Ｓに接続されている。

コンパレータ１２１１はＦＥＴ１１のドレイン端子Ｄとソース端子Ｓとの間の電圧が電圧Ｖｏｃｐ１を超えているか否かを判定する。コンパレータ１２１１は、ＦＥＴ１１のドレイン端子Ｄとソース端子Ｓとの間の電圧がＶｏｃｐ１を超えた場合、その旨を示す信号（以下では「超過信号」ともいう。）を遅延回路１２１２へ出力する。

ＦＥＴ１１のオン抵抗をＲｏｎとすると、以下の式（２）が成立する。
Ｖｏｃｐ１ ＝ Ｒｏｎ・Ｉｏｃｐ１ …（２）
すなわち、ＦＥＴ１１のドレイン端子Ｄとソース端子Ｓとの間の電圧が電圧Ｖｏｃｐ１を超えているか否かを判定することは、ＦＥＴ１１を流れる電流が第１の閾値Ｉｏｃｐ１を超えているか否かを判定することを意味する。

遅延回路１２１２は、コンパレータ１２１１から超過信号を第１の遅延時間Ｌ１の間継続して受信した場合に制御部１３へ遮断信号を出力する。遅延回路１２１２は、図示しないが、たとえばカウンタ回路、あるいはコンデンサの両端電圧が所定の電圧となるまでの時間を遅延時間とするものが含まれる。

第２検出回路１２２はコンパレータ１２２１と遅延回路１２２２とを含む。コンパレータ１２２１の第１端子はＦＥＴ１１のドレイン端子Ｄに接続されている。コンパレータ１２２１の第１端子にはオフセット電圧として電圧Ｖｏｃｐ２が設定されている。コンパレータ１２２１の第２端子はＦＥＴ１１のソース端子Ｓに接続されている。

コンパレータ１２２１はＦＥＴ１１のドレイン端子Ｄとソース端子Ｓとの間の電圧が電圧Ｖｏｃｐ２を超えているか否かを判定する。コンパレータ１２２１は、ＦＥＴ１１のドレイン端子Ｄとソース端子Ｓとの間の電圧がＶｏｃｐ２を超えた場合には、その旨を示す信号を遅延回路１２２２へ出力する。

ＦＥＴ１１のオン抵抗をＲｏｎとすると、以下の式（３）が成立する。
Ｖｏｃｐ２ ＝ Ｒｏｎ・Ｉｏｃｐ２ …（３）
すなわち、ＦＥＴ１１のドレイン端子Ｄとソース端子Ｓとの間の電圧が電圧Ｖｏｃｐ２を超えているか否かを判定することは、ＦＥＴ１１を流れる電流が第２の閾値Ｉｏｃｐ２を超えているか否かを判定することを意味する。

遅延回路１２２２は、コンパレータ１２２１からＦＥＴ１１のドレイン端子Ｄとソース端子Ｓとの間の電圧がＶｏｃｐ２を超えた旨を示す信号を第２の遅延時間Ｌ２の間継続して受信した場合に制御部１３へ遮断信号を出力する。

図３は、第１検出回路１２１の動作を説明するためのタイムチャートである。図３に示されるように、時刻ｔ１から時刻ｔ２の間に負荷１００が作動したことによる突入電流が生じている。この突入電流は、第１の閾値Ｉｏｃｐ１，第２の閾値Ｉｏｃｐ２のいずれも超えている。しかし、この突入電流がこれらの閾値を超えている時間は、第１の遅延時間Ｌ１および第２の遅延時間Ｌ２いずれよりも短い。そのため、第１検出回路１２１および第２検出回路１２２はいずれも遮断信号を出力しない。

電流Ｉｏｕｔは時刻ｔ３から時刻ｔ４までの間および時刻ｔ５から時刻ｔ６までの間において第１の閾値Ｉｏｃｐ１を超えている。しかし、時刻ｔ３から時刻ｔ４までの時間は第１の遅延時間Ｌ１よりも短い。第１検出回路１２１は時刻ｔ３の直後においては制御部１３へ遮断信号を出力しない。一方、時刻ｔ５から時刻ｔ６までの時間は第１の遅延時間Ｌ１に達している。第１検出回路１２１は時刻ｔ６の直後に制御部１３へ遮断信号を出力する。制御部１３は遮断信号に応じてＦＥＴ１１を遮断する。

図４は、第２検出回路１２２の動作を説明するためのタイムチャートである。図４に示されるように、時刻ｔ７から時刻ｔ８までの間において、電流Ｉｏｕｔは第２の閾値Ｉｏｃｐ２を超えている。時刻ｔ７から時刻ｔ８までの時間は第２の遅延時間Ｌ２に達している。第２検出回路１２２は時刻ｔ８の直後に制御部１３へ遮断信号を出力する。制御部１３は遮断信号に応じてＦＥＴ１１を遮断する。

図５は、短絡または地絡のような異常事態が生じた場合の検出部２２の動作を説明するためのタイムチャートである。図５に示されるように、時刻ｔ９において、たとえば地絡、あるいは短絡が生じたことにより、電流Ｉｏｕｔは急激に大きくなって許容電流Ｉｔｏｌに達している。オペアンプ１２０１は、時刻ｔ９の直後に制限信号を制御部１３へ出力する。制御部１３は制限信号に応じてＦＥＴ１１を制御して、ＦＥＴ１１を流れる電流を許容電流Ｉｔｏｌに制限する。

時刻ｔ９から時刻ｔ１０までの間において、電流Ｉｏｕｔは第２の閾値Ｉｏｃｐ２を超えている。時刻ｔ９から時刻ｔ１０までの時間は第２の遅延時間Ｌ２に達している。第２検出回路１２２は時刻ｔ１０の直後に制御部１３へ遮断信号を出力する。制御部１３は遮断信号に応じてＦＥＴ１１を遮断する。

以上のように、過電流保護装置１は、電流Ｉｏｕｔの程度に応じて段階的に設けられた遅延時間により、適切なタイミングでＦＥＴ１１を遮断することができる。すなわち、過電流保護装置１においては、メンテナンスフリーでありながらヒューズに近い特性を実現することができる。その結果、過電流保護装置１を、ＦＥＴ１１を遮断しても交換する必要がない、ヒューズの代替品として使用することができる。

［実施の形態１の変形例]
実施の形態１においては、検出部２２が２つの検出回路を含む場合について説明した。検出部２２が備える検出回路の数は２に限られない。実施の形態１の変形例では、検出部２２が備える検出回路の数が３以上の場合について説明する。

実施の形態１の変形例が実施の形態１と異なるのは、検出部が含む検出回路の数がＮ（＞２）であるという点である。それ以外の構成については実施の形態１と同様であるため説明を繰り返さない。

図６は、実施の形態１の変形例に従う過電流保護装置１Ａの機能を説明するための機能ブロック図である。図６に示されるように、検出部２２Ａは、第１検出回路，第２検出回路，…，第Ｎ検出回路を含む。各検出回路は、実施の形態１で説明した第１および第２検出回路と同様の構成で、コンパレータと遅延回路とを含む。各検出回路は第１の閾値Ｉｏｃｐ１，第２の閾値Ｉｏｃｐ２，…第Ｎの閾値ＩｏｃｐＮを持つ。これら閾値および許容電流Ｉｔｏｌの大小関係は以下の関係式（４）となっている。

Ｉｏｃｐ１＜Ｉｏｃｐ２＜…＜ＩｏｃｐＮ＜Ｉｔｏｌ …（４）
各検出回路は、第１の遅延時間Ｌ１，第２の遅延時間Ｌ２，…，第Ｎの遅延時間ＬＮをもつ。これら遅延時間の大小関係は以下の関係式（５）となっている。

Ｌ１＞Ｌ２＞…＞ＬＮ …（５）
つまり、電流の閾値が大きくなるほどこの閾値に対応する遅延時間は短くなる。

図７は、ヒューズの特性（ａ）と過電流保護装置１Ａの特性（ｂ）とを併せて示した図である。図７（ａ）に示されるように、ヒューズは溶断電流が大きくなるほど溶断時間が短くなる。図７（ｂ）に示されるように、過電流保護装置１Ａにおいても電流の閾値が大きくなるほど遅延時間が短くなるように設定されている。

以上のように、過電流保護装置１Ａは、電流Ｉｏｕｔの程度に応じて段階的に設けられた遅延時間により、適切なタイミングでＦＥＴ１１を遮断することができる。すなわち、過電流保護装置１Ａにおいては、メンテナンスフリーでありながらヒューズに近い特性を実現することができる。その結果、過電流保護装置１Ａを、ＦＥＴ１１を遮断しても交換する必要がない、ヒューズの代替品として使用することができる。

過電流保護装置１Ａには、電流の閾値を３段階以上設けることにより、電流の閾値が２段階の過電流保護装置１と比べて、よりヒューズに近い特性を持たせることができる。

実施の形態１においては、制御部１３は制限信号に応じてＦＥＴ１１を流れる電流を許容電流Ｉｔｏｌに制限する場合について説明した。制御部１３は制限信号に応じてＦＥＴ１１を遮断しても構わない。図８は、実施の形態１の他の変形例に従う過電流保護装置１Ｂの機能を説明するための機能ブロック図である。図８に示されるように、過電流保護装置１Ｂにおいて検出部２２Ｂは、オペアンプ１２０１に替わりコンパレータ１２０１Ｂを含む。コンパレータ１２０１Ｂは、過電流保護装置１Ｂを流れる電流が許容電流Ｉｔｏｌに達した場合に、制限信号を遅延なく制御部１３Ｂへ出力する。制御部１３Ｂは制限信号に応じてＦＥＴ１１を遮断する。このような構成によっても許容電流Ｉｔｏｌよりも大きい電流が流れて過電流保護装置１Ｂが破壊されるのを防止することができる。

実施の形態１においては、検出部２２はＦＥＴ１１のドレイン端子Ｄとソース端子Ｓとの電圧差から負荷１００へ出力される電流Ｉｏｕｔを検知する場合について説明した。検出部２２が電流Ｉｏｕｔを検知する方法は、この方法に限られない。例えば、図９に示される過電流保護装置１Ｃのように、ＦＥＴ１１のソース端子と出力端子ＯＵＴとの間に設けられた抵抗１４の両端の電圧差から電流Ｉｏｕｔを検知してもよい。

［実施の形態２]
実施の形態１においては、制御部１３は、ＦＥＴ１１を一度遮断すると、その後ＦＥＴ１１を自動的には導通状態に復帰させない構成について説明した。実施の形態２においては、制御部１３がＦＥＴ１１を遮断した後、所定の時間経過後に制御部１３がＦＥＴ１１を導通状態に復帰させる場合について説明する。

実施の形態２が実施の形態１と異なるのは、制御部１３がＦＥＴ１１を遮断した後、所定の時間経過後にＦＥＴ１１を導通状態に復帰させるという点である。これ以外の構成については実施の形態１と同様のため説明を繰り返さない。

図１０は、実施の形態２における電流Ｉｏｕｔのタイムチャートである。図１０に示されるように、電流Ｉｏｕｔは時刻ｔ１１から時刻ｔ１２の間において第１の閾値Ｉｏｃｐ１を超えている。時刻ｔ１１から時刻ｔ１２までの時間は第１の遅延時間Ｌ１に達している。第１検出回路１２１は時刻ｔ１２の直後に制御部１３へ遮断信号を出力する。制御部１３は遮断信号に応じてＦＥＴ１１を遮断する。

制御部１３は、ＦＥＴ１１を時刻ｔ１２の直後に遮断してから所定の時間Ｓ１が経過した時刻ｔ１３においてＦＥＴ１１を導通状態へ復帰させる。電流Ｉｏｕｔは時刻ｔ１３においても第１の閾値Ｉｏｃｐ１を超えており、その状態が第１の遅延時間Ｌ１が経過した時刻ｔ１４まで継続する。第１検出回路１２１は時刻ｔ１４の直後に制御部１３へ遮断信号を出力する。制御部１３は遮断信号に応じてＦＥＴ１１を遮断する。

制御部１３は、ＦＥＴ１１を時刻ｔ１４の直後に遮断してから所定の時間Ｓ１が経過した時刻ｔ１５においてＦＥＴ１１を導通状態へ復帰させる。電流Ｉｏｕｔは時刻ｔ１５においては第１の閾値Ｉｏｃｐ１を下回っている。第１検出回路１２１は遮断信号を制御部１３へ出力しない。

以上のように、実施の形態２に従う過電流保護装置は、実施の形態１と同様の効果をもつとともに、一度遮断したＦＥＴ１１を所定の時間経過後に自動的に導通状態に復帰させることにより、電流Ｉｏｕｔが正常な状態に戻っている場合に負荷への継続的な電力供給を再開できる。

［実施の形態３]
実施の形態１においては、検出部２２が遅延時間の異なる複数の検出回路を含むことにより、電流Ｉｏｕｔの程度に応じた遅延時間を実現する構成について説明した。電流Ｉｏｕｔの程度に応じた遅延時間を実現する方法は、遅延時間の異なる複数の検出回路を用いる方法に限られない。実施の形態３においては、電流Ｉｏｕｔに応じて遅延時間を動的に変更する場合について説明する。

実施の形態３が実施の形態１と異なるのは、実施の形態３に従う過電流保護装置が、電流Ｉｏｕｔに応じて遅延時間を動的に変更する調整部を含むことである。これら以外の点は実施の形態１と同様であるため説明を繰り返さない。なお、説明の都合上、図１１には第１検出回路のみが描かれているが、検出部が含む検出回路は複数であっても構わない。このことは以下で説明する実施の形態４においても同様である。

図１１は、実施の形態３に従う過電流保護装置３の機能を説明するための機能ブロック図である。図１１に示されるように、過電流保護装置３は検出部３２と調整部３４とを含む。

検出部３２は第１検出回路３２１を含む。第１検出回路３２１は遅延回路３２１２を含む。

調整部３４は遅延回路３２１２と接続されている。調整部３４はＦＥＴ１１のドレイン端子Ｄに接続されている。調整部３４はＦＥＴ１１のソース端子Ｓに接続されている。

調整部３４は、ＦＥＴ１１を流れる電流Ｉｏｕｔに応じて、遅延回路３２１２の遅延時間を調整する。図１２は、電流Ｉｏｕｔと調整部３４が設定する遅延時間との関係を示す図である。図１２に示されるように、ＦＥＴ１１を流れる電流が大きくなるほど、調整部３４によって遅延時間は短く設定される。

以上のように、過電流保護装置３は、電流Ｉｏｕｔの程度に応じて遅延時間を可変に設定することにより、適切なタイミングでＦＥＴ１１を遮断することができる。すなわち、過電流保護装置３は、ヒューズに近い特性を実現することができる。その結果、過電流保護装置３は、ヒューズの代替品として使用することができる。

過電流保護装置３は、電流Ｉｏｕｔに応じて動的に遅延時間を変化させることにより、遅延時間の設定が段階的である実施の形態１に従う過電流保護装置と比べて、遅延時間の変化を連続的とすることができるため、よりヒューズに近い特性をもつ。

調整部３４は、電流Ｉｏｕｔの程度に応じて遅延時間を動的に設定する。遅延時間の設定にあたって基準とするのは電流Ｉｏｕｔに限られない。電流Ｉｏｕｔと相関関係がある物理量であればどのようなものでも構わない。たとえば、電流Ｉｏｕｔが大きくなるとＦＥＴ１１の温度は高くなる。調整部３４はＦＥＴ１１の温度に基づいて遅延時間を設定してもよい。図１３は、ＦＥＴ１１の温度と調整部が設定する遅延時間との関係を示す図である。図１３に示されるように、ＦＥＴ１１の温度が高くなるほど、調整部３４により遅延時間は短く設定される。

［実施の形態４]
実施の形態３において遅延時間は調整部によって変更される。しかし、過電流保護装置の使用者が遅延時間を設定することはできない。実施の形態４においては、遅延回路の構成要素である抵抗またはコンデンサを、過電流保護装置の外部から使用者が変更可能とすることで遅延回路の遅延時間を可変とする場合について説明する。

実施の形態４が実施の形態１と異なる点は、遅延回路を構成する抵抗またはコンデンサが過電流保護装置の外部から変更可能であるという点である。それ以外の構成は実施の形態１と同様であるため説明を繰り返さない。

検出部に含まれる遅延回路が、コンデンサを含み、当該コンデンサの両端電圧が所定の電圧となるまでの時間を遅延時間とするものである場合、遅延回路を流れる電流Ｉと、遅延回路に含まれるコンデンサの容量Ｃと、当該コンデンサの両端電圧が所定の電圧Ｖthとなるまでの時間、すなわち遅延回路の遅延時間Ｌとの間には、およそ以下の関係式（６）が成り立つことが知られている。

Ｌ ＝ Ｃ・Ｖth／Ｉ …（６）
すなわち、電流Ｉまたは容量Ｃを変更することにより遅延時間Ｌを変更することができる。実施の形態４においては、このことを利用して遅延回路の遅延時間を可変とする。

図１４は、実施の形態４に従う過電流保護装置４の機能を説明するための機能ブロック図である。図１４に示されるように、過電流保護装置４は検出部４２を備える。検出部４２は第１検出回路４２１を含む。第１検出回路４２１は遅延回路４２１２を有する。遅延回路４２１２は内部回路４５０と抵抗４４とを有する。抵抗４４は過電流保護装置４の外部から取り付けられている。抵抗４４は他の抵抗と交換可能である。

図１５は、図１４の内部回路４５０の構成を示すための回路図である。図１５に示されるように、内部回路４５０は、コンデンサ４５と、ＦＥＴ４６と、定電流源４７と、カレントミラー回路４８とを有する。抵抗４４およびコンデンサ４５の各々はカレントミラー回路４８に接続されている。定電流源４７はカレントミラー回路４８に定電流を供給する。

内部回路４５０がコンパレータ１２１１から超過信号を受けると、ＦＥＴ４６が遮断される。その結果、それまでＦＥＴ４６を流れていた電流Ｉがコンデンサ４５に供給され始める。コンデンサ４５の両端電圧が所定の電圧Ｖthに達すると制御部１３へ遮断信号が出力される。

コンデンサ４５に供給される電流Ｉはカレントミラー回路の作用により抵抗４４を流れる電流と同じである。抵抗４４を流れる電流は抵抗値Ｒにより変化するから、抵抗値Ｒによって電流Ｉを変化させることができる。

以上から、コンデンサ４５の両端電圧が所定の電圧Ｖthに達するまでの時間、すなわち遅延回路４２１２の遅延時間Ｌは、式（６）より抵抗４４の抵抗値を大きくすることにより長くすることができる。

図１６は、実施の形態４に従う他の過電流保護装置４Ａの機能を説明するための機能ブロック図である。図１６に示されるように、過電流保護装置４Ａは検出部４２Ａを備える。検出部４２Ａは第１検出回路４２１Ａを含む。第１検出回路４２１Ａは遅延回路４２１２Ａを有する。遅延回路４２１２Ａは内部回路４５０Ａとコンデンサ４５Ａとを有する。コンデンサ４５Ａは過電流保護装置４Ａの外部から取り付けられている。コンデンサ４５Ａは他のコンデンサと交換可能である。

図１７は、図１６の内部回路４５０Ａの構成を示すための回路図である。図１７に示されるように、内部回路４５０Ａは、コンデンサ４５Ａと、ＦＥＴ４６Ａと、定電流源４７Ａとを有する。電流Ｉは定電流源４７Ａから供給される電流である。

内部回路４５０Ａがコンパレータ１２１１から超過信号を受けると、ＦＥＴ４６Ａは遮断される。その結果、それまではＦＥＴ４６Ａを流れていた電流Ｉがコンデンサ４５Ａに供給され始める。コンデンサ４５Ａの両端電圧が所定の電圧Ｖthに達すると制御部１３へ遮断信号が出力される。

コンデンサ４５Ａの両端電圧が所定の電圧Ｖthに達するまでの時間、すなわち遅延回路４２１２Ａの遅延時間Ｌは、式（６）よりコンデンサ４５Ａの容量値を大きくするほど長くすることができる。

コンデンサ４５Ａは容量値が可変のコンデンサであってもよい。容量値が可変のコンデンサを用いることで、コンデンサ４５Ａを他のコンデンサに交換することなくその容量値を変更することで、遅延回路４２１２Ａの遅延時間を変更することができる。

以上のように、実施の形態４に従う過電流保護装置は、使用される環境に応じて設定された遅延時間により、適切なタイミングでＦＥＴ１１を遮断することができる。すなわち、この過電流保護装置においては、メンテナンスフリーでありながらヒューズに近い特性を実現することができる。その結果、この過電流保護装置を、ＦＥＴ１１を遮断しても交換する必要がない、ヒューズの代替品として使用することができる。

実施の形態１〜４においては、許容電流が設定されている場合について説明した。許容電流が設定されていることは必須ではない。以下では、許容電流が設定されていない場合について説明する。

［実施の形態５]
図１８は、実施の形態５に従う過電流保護装置５の機能を説明するための機能ブロック図である。図１８に示される過電流保護装置５においては、図２に示される過電流保護装置１の検出部２２が検出部５２に置き換えられている。検出部５２の構成は、検出部２２からオペアンプ１２０１が除かれた構成である。その他の構成については同様であるため説明を繰り返さない。

過電流保護装置５は、過電流保護装置１と同様に、電流Ｉｏｕｔの程度に応じて段階的に設けられた遅延時間により、適切なタイミングでＦＥＴ１１を遮断することができる。すなわち、過電流保護装置５においては、メンテナンスフリーでありながらヒューズに近い特性を実現することができる。その結果、過電流保護装置５を、ＦＥＴ１１を遮断しても交換する必要がない、ヒューズの代替品として使用することができる。

［実施の形態５の変形例]
実施の形態５においては、検出部５２が２つの検出回路を含む場合について説明した。検出部５２が備える検出回路の数は２に限られない。実施の形態５の変形例では、検出部５２が備える検出回路の数が３以上の場合について説明する。

図１９は、実施の形態５の変形例に従う過電流保護装置５Ａの機能を説明するための機能ブロック図である。図１９に示される過電流保護装置５Ａにおいては、図６に示される過電流保護装置１Ａの検出部２２Ａが検出部５２Ａに置き換えられている。検出部５２Ａの構成は、検出部２２Ａの構成からオペアンプ１２０１が除かれた構成である。その他の構成については同様であるため説明を繰り返さない。

過電流保護装置５Ａは、過電流保護装置１Ａと同様に、電流Ｉｏｕｔの程度に応じて段階的に設けられた遅延時間により、適切なタイミングでＦＥＴ１１を遮断することができる。すなわち、過電流保護装置５Ａにおいては、メンテナンスフリーでありながらヒューズに近い特性を実現することができる。その結果、過電流保護装置５Ａを、ＦＥＴ１１を遮断しても交換する必要がない、ヒューズの代替品として使用することができる。

過電流保護装置５Ａには、電流の閾値を３段階以上設けることにより、電流の閾値が２段階の過電流保護装置５と比べて、よりヒューズに近い特性を持たせることができる。

[実施の形態６]
実施の形態５においては、検出部５２が遅延時間の異なる複数の検出回路を含むことにより、電流Ｉｏｕｔの程度に応じた遅延時間を実現する構成について説明した。電流Ｉｏｕｔの程度に応じた遅延時間を実現する方法は、遅延時間の異なる複数の検出回路を用いる方法に限られない。実施の形態６においては、電流Ｉｏｕｔに応じて遅延時間を動的に変更する場合について説明する。

図２０は、実施の形態６に従う過電流保護装置６の機能を説明するための機能ブロック図である。図２０に示される過電流保護装置６においては、図１１に示される過電流保護装置３の検出部３２が検出部６２に置き換えられている。検出部６２の構成は、検出部３２の構成からオペアンプ１２０１が除かれた構成である。その他の構成については同様であるため、説明を繰り返さない。

過電流保護装置６は、過電流保護装置３と同様に、電流Ｉｏｕｔの程度に応じて遅延時間を可変に設定することにより、適切なタイミングでＦＥＴ１１を遮断することができる。すなわち、過電流保護装置６は、ヒューズに近い特性を実現することができる。その結果、過電流保護装置６は、ヒューズの代替品として使用することができる。

過電流保護装置６は、電流Ｉｏｕｔに応じて動的に遅延時間を変化させることにより、遅延時間の設定が段階的である実施の形態５に従う過電流保護装置と比べて、遅延時間の変化を連続的とすることができるため、よりヒューズに近い特性をもつ。

［実施の形態７］
実施の形態６において遅延時間は調整部によって変更される。しかし、過電流保護装置の使用者が遅延時間を設定することはできない。実施の形態７においては、遅延回路の構成要素である抵抗またはコンデンサを、過電流保護装置の外部から使用者が変更可能とすることで遅延回路の遅延時間を可変とする場合について説明する。

図２１は、実施の形態７に従う過電流保護装置７の機能を説明するための機能ブロック図である。図２１に示される過電流保護装置７においては、図１４に示される過電流保護装置４の検出部４２が検出部７２に置き換えられている。検出部７２の構成は、検出部４２からオペアンプ１２０１が除かれた構成である。その他の構成については同様であるため、説明を繰り返さない。

図２２は、実施の形態７に従う他の過電流保護装置７Ａの機能を説明するための機能ブロック図である。図２２に示される過電流保護装置７Ａは、図１６に示される過電流保護装置４Ａの検出部４２Ａが検出部７２Ａに置き換えられている。検出部７２Ａの構成は、検出部４２Ａの構成からオペアンプ１２０１が除かれた構成である。その他の構成については同様であるため説明を繰り返さない。

実施の形態７に従う過電流保護装置は、実施の形態４に従う過電流保護装置と同様に、使用される環境に応じて設定された遅延時間により、適切なタイミングでＦＥＴ１１を遮断することができる。すなわち、この過電流保護装置においては、メンテナンスフリーでありながらヒューズに近い特性を実現することができる。その結果、この過電流保護装置を、ＦＥＴ１１を遮断しても交換する必要がない、ヒューズの代替品として使用することができる。

［実施の形態８］
図２３は、実施の形態８に従う電子機器８の全体構成を示す概略図である。図２３において、電子機器８は、回路８１と抵抗８２とを備える。回路８１は、入力端子ＴＡと、出力端子ＴＢと、接地端子ＴＧと、内部回路８１２と、を含む。回路８１はさらに、第１の保護回路８１４Ａおよび第２の保護回路８１４Ｂを含んでもよい。

抵抗８２は、接地端子ＴＧと接地との間に接続される。抵抗８２は、接地端子ＴＧを介して回路８１から接地へと流れる電流を制限する。

内部回路８１２は、入力端子ＴＡと出力端子ＴＢとの間に接続され、入力端子ＴＡにおいて電源から電源電圧Ｖinを受けて動作して、出力端子ＴＢから負荷１００へと電圧Ｖoutを出力する。たとえば、内部回路８１２は、負荷１００への電圧の供給および遮断を切り替えるためのロードスイッチ、または、電圧レギュレータであってもよいが、これに限定されない。

以上のような構成を有する電子機器８において、内部回路８１２が過電圧等によって破壊し導通故障した場合を考える。このとき、内部回路８１２のインピーダンスが０Ωに近くなるため、電流は入力端子ＴＡと内部回路８１２と接地端子ＴＧとを介して接地へと流れこむ。

ここで抵抗８２がない場合には、内部回路８１２が低インピーダンスであるため、電源ラインがほぼ接地状態となってしまう。そうすると、大電流が流れ得て、電子機器８の発熱の原因となり得る。

本実施の形態においては、接地端子と接地との間に抵抗８２を設けることによって、内部回路８１２を通過する電流の大きさを、抵抗８２によって制限することができる。このとき、内部回路を通って接地端子ＴＧを流れる電流値をＩｂｉａｓとし、抵抗８２の抵抗値をＲ８とすると、電源電圧Ｖinとの間には、Ｉｂｉａｓ＝Ｖin／Ｒ８という関係が成立する。本実施の形態において、たとえば抵抗値Ｒ８は１００Ω、電源電圧Ｖinは１０Ｖとする。このとき、電流値Ｉｂｉａｓは１００ｍＡに制限される。抵抗値Ｒ８は、内部回路８１２の短絡時に生じる電流が所望の大きさ以下となるように適宜選択すればよい。

このように、接地端子ＴＧと接地との間に抵抗８２を設けることによって、内部回路の導通故障時に内部回路８１２を通過する電流の大きさを、抵抗８２によって制限することができる。

内部回路の導通故障は、過電圧で生じ得るため、本実施の形態においては、内部回路への過電圧印加を防止するために保護回路８１４をさらに備えている。

第１の保護回路８１４Ａおよび第２の保護回路８１４Ｂは、内部回路８１２に過大な電圧が印加されたときに、内部回路８１２に印加される電圧を所定の電圧に保つために使用される。第１の保護回路８１４Ａおよび第２の保護回路８１４Ｂは、たとえば、ツェナーダイオードである。第１の保護回路８１４Ａのカソードは入力端子ＴＡに接続され、アノードは接地端子ＴＧに接続される。第１の保護回路８１４Ａは、入力端子ＴＡに所定の大きさより大きい電圧が印加されると降伏し、電流を接地端子ＴＧへと流す。第２の保護回路８１４Ｂのカソードは出力端子ＴＢに接続され、アノードは接地端子ＴＧに接続される。第２の保護回路８１４Ｂは、出力端子ＴＢに所定の大きさより大きい電圧が印加されると降伏し、電流を接地端子ＴＧへと流す。

このように、保護回路８１４を設けることによって、内部回路への過電圧の印加を抑制することができる。

図２４は、実施の形態８に従う電子機器８において、入力電圧が過大となった場合の電圧Ｖinと電圧ＶＧと電位ΔＶの変化を示すタイムチャートである。図２４の縦軸は、入力端子ＴＡに印加される電圧Ｖinと、接地端子ＴＧに印加される電圧ＶＧと、入力端子ＴＡと接地端子ＴＧとの間の電位ΔＶとを示す。図２４の横軸は時間を示す。

時刻ｔ４１までの間は、電源によって入力端子ＴＡに定常的な電源電圧Ｖinが印加されている。

時刻ｔ４１にたとえば電源にノイズが発生し、入力端子ＴＡに入力される電源電圧Ｖinが急激に増加し始める。時刻ｔ４２に電源電圧Ｖinが第１の保護回路８１４Ａのクランプ電圧である電圧Ｖｃｌａｍｐを上回ると、第１の保護回路８１４Ａが導通し、第１の保護回路８１４Ａに印加される電圧である電位ΔＶは、電圧Ｖｃｌａｍｐに保たれる。このとき、接地端子ＴＧの電圧ＶＧは、時刻ｔ４２から時刻ｔ４３の間、Ｖinと電圧Ｖｃｌａｍｐの差分の電圧だけ上昇する。

以上のように、電源電圧Ｖinが過電圧状態となった場合、第１の保護回路８１４Ａによって、内部回路への過電圧の印加が抑制され、内部回路の故障が防止される。

また、仮に第１の保護回路８１４Ａが導通故障により短絡した場合であっても、第１の保護回路８１４Ａが接地端子ＴＧに接続されているため、第１の保護回路８１４Ａを通って接地へと流れる電流を抵抗８２によって制限することができる。

以上のように、本発明に係る電子機器において、回路内から接地へと向かう電流経路に抵抗を設けることによって、内部回路の導通故障が生じた場合であっても、回路内を通過する電流を制限することができる。

［実施の形態９］
図２５は、電子機器がロードスイッチである場合の全体構成を示す概略図である。図２５を参照し、本実施の形態に係る電子機器８Ａは、内部回路８１２Ａ内にスイッチ３１と、スイッチ３１を駆動するための制御回路３０とを備える。制御回路３０は、検出部３２と、制御部３３とを含む。本実施の形態に係る電子機器８Ａの他の部分の構成は、実施の形態８に係る電子機器８の対応する部分と同様の構成であるので、詳しい説明を繰り返さない。

スイッチ３１は、入力端子ＴＡと出力端子ＴＢとの間に接続され、制御回路３０により制御されて入力端子ＴＡから出力端子ＴＢへの電圧の供給と遮断とを切り替える。本実施の形態において、スイッチ３１は、ＭＯＳＦＥＴである場合を例として説明するが、スイッチ３１はこれに限らず、バイポーラトランジスタなど、入出力用の端子および入出力を制御するための制御端子を有するいずれの種類の出力トランジスタを用いてもよい。スイッチ３１のドレインは入力端子ＴＡに接続され、ソースは出力端子ＴＢに接続され、ゲートは制御部３３に接続される。

検出部３２は、スイッチ３１のドレインと、スイッチ３１のソースとに接続される。また、検出部３２は、接地端子ＴＧを介して接地に接続されている。検出部３２は、スイッチ３１のドレイン―ソース間の電圧に基づいて、スイッチ３１を流れる電流を検出する。検出部３２は、検出した電流と所定の閾値との比較に基づいて、過電流の発生の有無を判定し、その判定信号を制御部３３へ出力する。

制御部３３は、検出部３２の検出結果に応じて、スイッチ３１のゲート駆動信号を出力する。より具体的には、制御部３３は、過電流が発生するとスイッチ３１を遮断し、過電流が発生しなければスイッチ３１を導通させる。また、制御部３３は、遮断した後、所定の時間後にスイッチ３１を導通状態にするように復帰してもよい。

検出部３２が導通故障により短絡した場合であっても、検出部３２が接地端子ＴＧに接続されているため、電子機器８Ａは検出部３２を通って接地へと流れる電流を制限することができる。

以上のように、本実施の形態に係る電子機器によれば、導通故障が発生した場合であっても、回路内を通過する電流の値は抵抗によって制限されるので、電子機器の発熱等を防止することができる。

［実施の形態１０］
図２６は、実施の形態１０に従う過電流保護装置１０１を含む電子機器１０の全体ブロック図である。図２６を参照して、電子機器１０は、直流電源１０００と、負荷１００と、過電流保護装置１０１とを備える。過電流保護装置１０１は、入力端子Ｐ１と、出力端子Ｐ２と、制御装置２００と、スイッチ３００と、バイアス回路４００とを含む。

過電流保護装置１０１は、入力端子Ｐ１において直流電源１０００から電源電圧Ｖinを受け、出力端子Ｐ２から負荷１００へ出力電圧Ｖoutを出力する。

スイッチ３００は、たとえばノーマリオンタイプのｎ型ＭＯＳＦＥＴを用いることができる。スイッチ３００のドレインは入力端子Ｐ１に電気的に接続され、ソースは出力端子Ｐ２に電気的に接続される。スイッチ３００のゲートは制御装置２００に接続されており、制御装置２００からの駆動信号によって、入力端子Ｐ１から出力端子Ｐ２への電力の供給と遮断とが切り換えられる。

なお、スイッチ３００は、電力の供給と遮断とを切換えることができれば、当該構成には限られない。スイッチ３００として、たとえばバイポーラトランジスタや、リレーなどを用いることも可能である。

制御装置２００は、過電流検出部２１０と、保護動作制御部２２０と、ゲート駆動部２３０とを含む。

過電流検出部２１０は、スイッチ３００のドレインおよびソースに接続され、ドレイン−ソース間の電圧変化に基づいてスイッチ３００に流れる電流を検出する。過電流検出部２１０は、検出した電流が所定のしきい値を超える場合には、負荷１００に対して過電流が供給されていると判断し、過電流検出信号を保護動作制御部２２０へ出力する。

保護動作制御部２２０は、過電流検出部２１０からの過電流検出信号に基づいて、スイッチ３００を駆動するための駆動指令を生成し、ゲート駆動部２３０へ出力する。保護動作制御部２２０においては、たとえば、過電流が検出されてから実際にスイッチ３００を動作させるまでの遅延時間や、スイッチ３００動作後の復帰時間などを設定することができる。

ゲート駆動部２３０は、保護動作制御部２２０からの駆動指令に応じて、スイッチ３００に対する駆動信号を出力する。

このように、過電流保護装置１０１は、直流電源１０００から負荷１００に対して、過電流が流れている場合に、スイッチ３００を遮断することによって、負荷１００に対して過大な電流が流れ続けることを防止することができる。

バイアス回路４００は、制御装置２００の過電流検出部２１０に対して、バイアス電圧Ｖbiasを出力するための回路である。バイアス電圧Ｖbiasは、電源電圧Ｖinと接地電圧ＧＮＤとの間の中間の電圧（中間電圧）であり、たとえば、Ｖin＝２０Ｖの場合には、Ｖbias＝１０Ｖなどに設定される。なお、バイアス電圧Ｖbiasは、電源電圧Ｖinと接地電圧ＧＮＤとの間の１／２の電圧に限られず、使用する素子の仕様に応じて、電源電圧Ｖinと接地電圧ＧＮＤとの間の任意の電圧に設定することができる。たとえば、Ｖin＝２０Ｖの場合に、Ｖbias＝５Ｖに設定するようにしてもよい。

たとえば図２７に示した比較例１における過電流保護装置１１１のように、過電流検出部２１０が直接接地電圧ＧＮＤに接続される場合には、過電流検出部２１０は、電源電圧Ｖinに耐え得るような耐電圧を有する必要がある。

そのため、電源電圧Ｖinが高くなると、それに応じて過電流検出部２１０を構成する回路に用いる素子を高耐圧に対応したものにすることが必要となる。

一般的に、高耐圧に対応した素子は、その素子サイズを大きくすることが必要であるため、高耐圧素子を使用した回路は、低耐圧素子を使用した回路に比べて回路面積が大きくなる。これにより、素子単体および装置全体のサイズが大きくなり、製造コストも増加し得る。

また、高耐圧素子は、低耐圧素子に比べて素子の特性にばらつきが生じやすくなる場合があるため、高耐圧素子を使用することによって検出精度が悪化することが懸念される。

図２６に示した実施の形態１０においては、電源電圧Ｖinと接地電圧ＧＮＤとの間の中間の電圧のバイアス電圧Ｖbiasを過電流検出部２１０に対して供給することによって、過電流検出部２１０に加わる電圧を相対的に低減することができる。より具体的には、過電流検出部２１０の耐電圧をＶin−Ｖbiasに低減することができる。このように過電流検出部２１０を低耐圧化することによって、回路規模を小さくできるので、低コスト化が図れるとともに電流検出精度を向上させることができる。

図２６に示した実施の形態１０においては、バイアス回路４００として、クランプ回路が用いられる例が示されている。バイアス回路４００は、ツェナーダイオードＺＤ１と、抵抗Ｒ１，Ｒ２と、カレントミラー４１０とを含む。

カレントミラー４１０は、２つのＰ型ＭＯＳＦＥＴで示される、同じ仕様のスイッチＴＲ１，ＴＲ２を含む。スイッチＴＲ１のゲートは、スイッチＴＲ２のゲートに接続され、さらにスイッチＴＲ１のソースとも接続されている。

ツェナーダイオードＺＤ１のカソードは入力端子Ｐ１に接続され、アノードはスイッチＴＲ１のドレインに接続される。スイッチＴＲ１のソースは、抵抗Ｒ２を介して接地に接続される。

抵抗Ｒ１の一方端は入力端子Ｐ１に接続され、他方端はスイッチＴＲ２のドレインに接続される。スイッチＴＲ２のソースは、接地に接続される。また、スイッチＴＲ２のドレインは、過電流検出部２１０にも接続される。

このような構成とすることによって、入力電圧ＶinがツェナーダイオードＺＤ１の降伏電圧Ｖzを超えるとスイッチＴＲ１に電流が流れ、カレントミラー４１０によって、スイッチＴＲ２にも同じ大きさの電流が流れる。

このとき、スイッチＴＲ１のゲート−ドレイン間電圧をＶth１１とすると、ゲートの電圧はＶin−Ｖz−Ｖth１１となる。スイッチＴＲ１とスイッチＴＲ２とは同仕様のスイッチであるので、スイッチＴＲ２のドレインにおける電圧（すなわち、バイアス電圧Ｖbias）は、式（７）のようになる。

Ｖbias＝Ｖin−Ｖz−Ｖth１１＋Ｖth１１＝Ｖin−Ｖz …（７）
過電流検出部２１０に必要とされる耐電圧は式（８）となる。

Ｖin−Ｖbias＝Ｖin−（Ｖin−Ｖz）＝Ｖz …（８）
すなわち、ツェナーダイオードＺＤ１の降伏電圧を適切に選択することによって、過電流検出部２１０の耐電圧を調整することができる。

なお、過電流保護装置１０１は、集積回路として形成することも可能である。
［実施の形態１０の変形例１］
上記の実施の形態１０においては、バイアス回路として、クランプ回路を用いる場合を例として説明したが、バイアス回路は、上記のような構成には限られず、入力電圧Ｖinに対して降圧された所定の電圧を出力できるものであれば他の構成を用いることも可能である。

図２８は、実施の形態１０の変形例１に従う過電流保護装置１０１Ａを含む電子機器１０Ａの全体ブロック図である。図２８の過電流保護装置１０１Ａにおいては、図２６のクランプ回路に代えて、ＤＣ／ＤＣコンバータ４００Ａが用いられている。なお、過電流保護装置１０１Ａにおいて、図２６と共通する要素の説明は繰り返さない。

図２８を参照して、ＤＣ／ＤＣコンバータ４００Ａは、入力端子Ｐ１と接地との間に接続される。ＤＣ／ＤＣコンバータ４００Ａは、入力端子Ｐ１から受ける入力電圧Ｖinを降圧して、過電流検出部２１０に対して、降圧した電圧Ｖbiasを出力する。

このような構成においても、過電流検出部２１０の耐電圧を低減することができる。
［実施の形態１０の変形例２］
図２９は、制御装置の変形例を示したものであり、図２９の制御装置２００Ａにおいては過電流検出部２１０と保護動作制御部２２０との間にレベルシフタ２１５が備えられている。

上記のように、バイアス回路によって、過電流検出部２１０の耐電圧を低減した場合であっても、過電流検出部２１０から出力される信号の電圧レベルが、保護動作制御部２２０で用いられる電圧レベルと異なる状態となる場合が生じ得る。たとえば、保護動作制御部２２０が、制御用の電源電圧ＶＣ（たとえば、５Ｖ）により駆動される場合において、過電流検出部２１０から出力される信号の電圧レベルがＶ１１（たとえば、１０Ｖ）であるような場合には、レベルシフタ２１５によって、電圧レベルをＶ１１からＶ１２（＜５Ｖ）に変換する。

このようなレベルシフタ２１５を用いることによって、過電流検出部２１０から出力される信号の電圧レベルが、保護動作制御部２２０で用いられる電圧レベルと異なる場合であっても、適切にその電圧差を調整することができる。そのため、過電流検出部２１０および保護動作制御部２２０を、コストおよび素子サイズを考慮しながら、用途に応じて多くの設計バリエーションから選択することが可能となる。

なお、保護動作制御部２２０の電圧レベルとゲート駆動部２３０の電圧レベルが異なる場合には、保護動作制御部２２０とゲート駆動部２３０の間に、レベルシフタ２２５をさらに備えるようにしてもよい。

以上のように、実施の形態１０に従う過電流保護装置においては、制御装置内の過電流検出部に対して入力電圧と接地電圧との間の中間電圧を供給するためのバイアス回路が設けられる。これにより、入力電圧が比較的高い場合であっても、過電流検出部を構成する回路の耐電圧を低減することができるので、過電流検出部の回路規模を小さくすることができる。そのため、装置全体のサイズを小さくしてコストを低減するとともに、過電流検出部における検出精度を向上することができる。

［実施の形態１１］
図３０は、本発明の実施の形態１１に従う信号伝達回路１１の全体構成を示す概略図である。図３０を参照して、信号伝達回路１１は、入力端子５０２と、出力端子５０３と、第１のスイッチ５１１と、第２のスイッチ５１２と、第３のスイッチ５１３と、制御回路５１４と、駆動回路５１５と、抵抗５１６とを備える。

信号伝達回路は、入力端子５０２において電源１０００から電源電圧Ｖinを受け、出力端子５０３から負荷１００へ出力電圧Ｖoutを出力する。

以下において、各スイッチは、ＭＯＳＦＥＴである場合を例として説明するが、各スイッチは、バイポーラトランジスタなど、入出力用の端子および入出力を制御するための制御端子を有するいずれの種類の出力トランジスタを用いてもよい。

第１のスイッチ５１１は、入力端子５０２と出力端子５０３との間に設けられ、入力端子５０２と出力端子５０３との間の導通状態を切り替える。実施の形態１１において、第１のスイッチ５１１のドレインは入力端子５０２に電気的に接続され、ソースは出力端子５０３に電気的に接続される。第１のスイッチ５１１のゲートである第１の制御端子５１０は、駆動回路５１５に電気的に接続される。したがって、駆動回路５１５からの駆動信号ＥＮ２に応じて、第１のスイッチ５１１は、入力端子５０２から出力端子５０３への電圧の伝達と遮断とを切り替える。

駆動回路５１５は、第１の制御端子５１０に接続され、第１のスイッチ５１１を駆動するための駆動信号ＥＮ２を生成し、第１の制御端子５１０に送出する。

制御回路５１４は、駆動回路５１５に接続され、駆動回路５１５を駆動するための制御信号ＥＮ１を生成し、駆動回路５１５に送出する。

第２のスイッチ５１２は、第１のスイッチ５１１の非導通時に第１の制御端子５１０をローレベルにするためのスイッチである。第２のスイッチ５１２のドレインは第１の制御端子５１０に電気的に接続され、ソースは接地に電気的に接続される。第２のスイッチ５１２のゲートである第２の制御端子５２０は、抵抗５１６を介して出力端子５０３に電気的に接続される。これにより、第２のスイッチ５１２は、第２の制御端子５２０へ印加される電圧Ｖ２が第２のスイッチ５１２の閾値電圧Ｖth２２を超えると導通状態になり、第１の制御端子５１０を接地と接続する。

第３のスイッチ５１３は、制御信号ＥＮ１が送出されているときに、第２のスイッチ５１２を非導通にするためのスイッチである。実施の形態１１において、第３のスイッチ５１３のドレインは第２の制御端子５２０に接続され、ソースは接地に接続される。第３のスイッチ５１３のゲートである第３の制御端子５３０は、制御回路５１４に接続され、制御信号ＥＮ１により駆動される。これにより、第３のスイッチ５１３は、制御信号ＥＮ１が出力されて、第１のスイッチ５１１が導通状態となっているときに、第２のスイッチ５１２を非導通として、第１の制御端子５１０に印加される電圧Ｖ１をハイレベルに保つ。

［比較例２］
図３１は、比較例２に従う信号伝達回路の全体構成を示す概略図である。図３１を参照して、信号伝達回路２１１は、入力端子５０２Ａと、出力端子５０３Ａと、スイッチ５１１Ａと、制御回路５１４Ａと、駆動回路５１５Ａと、抵抗５１７とを備える。

信号伝達回路２１１は、入力端子５０２Ａにおいて電源１０００から電源電圧Ｖinを受け、出力端子５０３Ａから負荷１００へ出力電圧Ｖoutを出力する。

スイッチ５１１Ａは、入力端子５０２Ａと出力端子５０３Ａとの間に設けられ、入力端子５０２Ａと出力端子５０３Ａとの間の導通状態を切り替える。実施の形態１１において、スイッチ５１１Ａは、ＭＯＳＦＥＴである。スイッチ５１１Ａのドレインは入力端子５０２Ａに電気的に接続され、ソースは出力端子５０３Ａに電気的に接続される。スイッチ５１１Ａのゲートである制御端子５１０Ａは、駆動回路５１５Ａに電気的に接続される。したがって、駆動回路５１５Ａからの駆動信号ＥＮ２Ａに応じて、スイッチ５１１Ａは、入力端子５０２Ａから出力端子５０３Ａへの電圧の伝達と遮断とを切り替える。

駆動回路５１５Ａは、制御端子５１０Ａに接続され、スイッチ５１１Ａを駆動するための駆動信号ＥＮ２Ａを生成し、制御端子５１０Ａに送出する。

制御回路５１４Ａは、駆動回路５１５Ａに接続され、駆動回路５１５Ａを駆動するための制御信号ＥＮ１Ａを生成し、駆動回路５１５Ａに送出する。

抵抗５１７は、制御端子５１０Ａと接地との間に設けられる。抵抗５１７は、制御端子５１０Ａをローレベルにするためのプルダウン抵抗である。抵抗５１７は、駆動回路５１５Ａから駆動信号ＥＮ２Ａが送出されていないときに、スイッチ５１１Ａを非導通にする。

上記のような構成を有する信号伝達回路２１１の動作を、スイッチ５１１Ａの駆動時とスイッチ５１１Ａの非駆動時のそれぞれの場合について説明する。

スイッチ５１１Ａの駆動時においては、制御回路５１４Ａは、たとえばユーザからの負荷１００の起動要求を受けて、制御信号ＥＮ１Ａを生成し送出する。駆動回路５１５Ａは制御信号ＥＮ１Ａを受けて、駆動信号ＥＮ２Ａを生成し送出する。制御端子５１０Ａへの電圧Ｖ１は、駆動信号ＥＮ２Ａを受けてハイレベルに立ち上がる。これにより、スイッチ５１１Ａが導通する。

スイッチ５１１Ａが導通すると、入力端子５０２Ａと出力端子５０３Ａとがスイッチ５１１Ａを介して電気的に接続される。これによって、電源１０００から負荷１００へと電圧が伝達される。抵抗５１７は、電圧ＶＡを受けて電力を消費する。抵抗５１７が消費する電力量Ｐと抵抗５１７の抵抗値Ｒ１２との間には、Ｐ＝ＶＡ２／Ｒ１２の関係が成り立つため、抵抗５１７の抵抗値Ｒ１２が小さいほど、電力量Ｐが増える。

たとえばユーザからの負荷１００の停止要求を受けると、制御回路５１４Ａが制御信号ＥＮ１Ａの送出を停止する。これに伴って、駆動回路５１５Ａは、駆動信号ＥＮ２Ａの送出を停止する。制御端子５１０Ａは、抵抗５１７を介して接地され、ローレベルに立ち下がる。このため、スイッチ５１１Ａが非導通になり、電源１０００から負荷１００への電圧の伝達が遮断される。

この状態において、駆動回路５１５Ａからリーク電流が発生した場合、抵抗５１７はリーク電流を接地に散逸させる。しかし、抵抗５１７による電圧降下の影響によって、電圧ＶＡが上昇する。電圧ＶＡがスイッチ５１１Ａの閾値電圧ＶthＡを上回ると、スイッチ５１１Ａが導通する。スイッチ５１１Ａが導通すると、負荷１００に電圧Ｖinが誤伝達される。抵抗値Ｒ１２を大きくするほど、電圧降下の影響が大きくなり電圧ＶＡが高くなりやすいので、ノイズによる電圧の誤伝達が起こりやすくなる。抵抗値Ｒ１２を小さくするほど、電圧降下の影響は小さくなりノイズによる電圧の誤伝達が起こりにくくなるが、上に述べたとおり信号伝達回路２１１の消費電力が大きくなる。

以上のように、比較例２に従う信号伝達回路２１１においては、消費電力の低減と信号の誤伝達の抑制の両方を実現することが困難であった。

そこで、図３０で説明した実施の形態１１に従う信号伝達回路１１では、プルダウン抵抗を使用せず、それに代えて、第２のスイッチ５１２と第３のスイッチ５１３とを使用する。これにより、信号伝達回路１１は、消費電力の低減と信号の誤伝達による負荷の誤作動の防止の両方を実現することができる。

図３２は、実施の形態１１に従う信号伝達回路１１の制御信号と各スイッチの制御端子での電圧との変化の例を示す図である。図３２の縦軸は、制御回路５１４が送出する制御信号ＥＮ１と、第１の制御端子５１０に印加される電圧Ｖ１と、第２の制御端子５２０に印加される電圧Ｖ２と、第３の制御端子５３０に印加される電圧Ｖ３と、出力端子５０３に印加される出力電圧Ｖoutとを示す。図３２の横軸は時間を示す。

図３０と図３２とを参照して、時刻ｔ５１において、たとえばユーザから第１のスイッチ５１１の起動要求を受けると、制御回路５１４は制御信号ＥＮ１の送出を開始する。駆動回路５１５は制御信号ＥＮ１を受け、駆動信号ＥＮ２の送出を開始する。これにより、電圧Ｖ１は、ハイレベルに立ち上がり、第１のスイッチ５１１が導通する。

さらに、制御回路５１４からの制御信号ＥＮ１を受けて、電圧Ｖ３もハイレベルに立ち上がり、第３のスイッチ５１３が導通する。

第２の制御端子５２０が第３のスイッチ５１３を介して接地へと接続されているため、電圧Ｖ２はローレベルである。したがって、第２のスイッチ５１２は非導通である。この時、出力端子５０３は抵抗５１６を介して第２のスイッチと接続されている。抵抗５１６は高インピーダンスである。そのため、出力端子５０３と接地とが短絡することはなく、出力端子５０３は、第１のスイッチ５１１を介して電源電圧を受けることができる。

時刻ｔ５２において、たとえばユーザから第１のスイッチ５１１の停止要求を受けると、制御回路５１４は、制御信号ＥＮ１の送出を停止する。駆動回路５１５は、制御信号ＥＮ１の停止に伴って、駆動信号ＥＮ２の送出を停止する。電圧Ｖ１は、ローレベルに立ち下がり、第１のスイッチ５１１が非導通になる。

制御回路５１４からの制御信号ＥＮ１が停止されたため、電圧Ｖ３もまた、ローレベルに立ち下がる。このため、第３のスイッチ５１３は、非導通になる。

第１のスイッチ５１１が出力端子５０３への電源電圧の伝達を遮断しているため、電圧Ｖ２は、ローレベルである。したがって、第２のスイッチ５１２は非導通である。

この状態において、時刻ｔ５３に、駆動回路５１５からリーク電流が発生したと想定する。リーク電流は、第１のスイッチ５１１の寄生容量を介して、電圧Ｖ１を増加させる。

時刻ｔ５４において、電圧Ｖ１が第１の制御端子の閾値電圧Ｖth２１に達すると、第１のスイッチ５１１が導通するため、電圧Ｖ１の増加に応じて電圧が入力端子５０２から出力端子５０３へと伝達される。

このとき、制御信号ＥＮ１はローレベルであるため、第３のスイッチ５１３は非導通であり、電圧Ｖ２は、出力電圧Ｖoutを受けて増加する。出力電圧Ｖoutが第２のスイッチ５１２の閾値電圧Ｖth２２より大きくなると、第２のスイッチ５１２が導通する。

これにより、第１の制御端子５１０が第２のスイッチ５１２を介して接地される（時刻ｔ５５）。このときの電圧Ｖ１の値はＶth２１＋Ｖth２２程度である。電圧Ｖ１がほぼ一定に保たれれば、電圧Ｖ２もまた閾値電圧Ｖth２２に保たれ、第２のスイッチ５１２は導通状態を維持する。このとき出力電圧Ｖoutは電圧Ｖ２と同じく閾値電圧Ｖth２２程度に保たれる。一方、図３２の点線のように、電圧Ｖ１が減少すれば、出力電圧および電圧Ｖ２が閾値電圧Ｖth２２より減少して第２のスイッチ５１２は非導通となる。しかし、第２のスイッチ５１２が非導通となれば再び電圧Ｖ１は増加する。そして、電圧Ｖ１に応じて出力電圧Ｖoutおよび電圧Ｖ２が再び閾値電圧Ｖth２２まで増加すると、第２のスイッチ５１２が再び導通する。すなわち、電圧Ｖ１の値はＶth２１＋Ｖth２２程度の値とローレベルとの間で増加と減少とを繰り返し、これに応じて電圧Ｖ２および出力電圧の値は閾値電圧Ｖth２２とローレベルとの間で増加と減少とを繰り返す。このため、第１のスイッチ５１１を介して出力端子５０３に供給される電圧は、電圧Ｖ１がほぼ一定に保持される場合であっても、増減する場合であっても、閾値電圧Ｖth２２以内の大きさに抑制される。これによって入力端子５０２から出力端子５０３への電圧の誤伝達は、閾値電圧Ｖth２２以内の大きさに抑制される。

以上のように、図３０のような構成とすることにより、信号伝達回路１１は、駆動信号ＥＮ２が停止している間に第１の制御端子５１０へと流れるリーク電流やノイズ等によって電圧の誤伝達が起きた場合であっても、出力端子５０３への出力電圧Ｖoutを低い電圧に維持することによって、負荷を起動可能な電源電圧Ｖinの誤伝達を抑制し、負荷の誤作動を防止することができる。

［適用例］
図３３は、実施の形態１１に従う信号伝達回路を過電流保護装置１１Ａに適用した例の全体構成を示す概略図である。図３３を参照し、過電流保護装置１１Ａにおいて、制御回路５１４Ａは、検出部５３２と、制御部５３３とを含む。過電流保護装置１１Ａの他の部分の構成は、信号伝達回路１１の対応する部分と同様の構成であるので、詳しい説明を繰り返さない。

検出部５３２は、第１のスイッチ５１１のドレインと、第１のスイッチ５１１のソースとに接続される。検出部５３２は、第１のスイッチ５１１のドレイン―ソース間の電圧に基づいて、第１のスイッチ５１１を流れる電流を検出する。

検出部５３２は、検出した電流と所定の閾値との比較に基づいて、過電流の発生の有無を判定し、その判定信号を制御部５３３へ出力する。

制御部５３３は、検出部５３２の検出結果に応じて、制御信号ＥＮ１を出力する。より具体的には、制御部５３３は、過電流が発生すると駆動回路５１５および第３のスイッチ５１３への制御信号ＥＮ１を停止し、過電流が発生しなければ制御信号ＥＮ１を出力する。また、制御部５３３は、第１のスイッチ５１１を遮断した後、所定の時間後に復帰するようにしてもよい。

過電流保護装置１１Ａによれば、過電流が発生したために制御回路５１４が制御信号ＥＮ１の送出を停止している間に、ノイズ等により第１のスイッチ５１１が誤動作により導通した場合であっても、出力電圧Ｖoutによって第２のスイッチ５１２を導通させて電圧Ｖ１を低下できる。これにより、入力端子５０２から出力端子５０３への電圧の伝達を低い電圧に維持することができる。

以上のように実施の形態１１に従う信号伝達回路および過電流保護装置は、スイッチのゲート電圧を低下させるためのプルダウン抵抗を有さない。このため、実施の形態１１に従う信号伝達回路および過電流保護装置は、高温リーク電流やノイズ等の発生に起因した信号の誤伝達による負荷の誤作動を抑制することと、消費電力を低減することの両方を実現ことができる。

今回開示された各実施の形態は、矛盾しない範囲で適宜組合わせて実施することも予定されている。今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は上記した説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。

１，１Ａ，１Ｂ，１Ｃ，３，４，４Ａ，５，５Ａ，６，７，７Ａ，１１Ａ，１０１，１０１Ａ，１１１ 過電流保護装置、８，８Ａ，１０，１０Ａ 電子機器、１０００ 電源、１１，２１１ 信号伝達回路、１３，１３Ｂ，３３，５３３ 制御部、１４，４４，８２，５１６，５１７，Ｒ１，Ｒ２ 抵抗、２２，２２Ａ，３２，４２，４２Ａ，５２，５２Ａ，６２，７２，７２Ａ，５３２ 検出部、３０，５１４，５１４Ａ 制御回路、３１，３００，５１１Ａ，Ｍ１，ＴＲ１，ＴＲ２ スイッチ、３４ 調整部、４５，４５Ａ コンデンサ、４７，４７Ａ 定電流源、４８ カレントミラー回路、８１ 回路、１００ 負荷、１２１，１２２，３２１，４２１，４２１Ａ 検出回路、２００，２００Ａ 制御装置、２１０ 過電流検出部、２１５，２２５ レベルシフタ、２２０ 保護動作制御部、２３０ ゲート駆動部、４００ バイアス回路、４００Ａ コンバータ、４１０ カレントミラー、４５０，４５０Ａ，８１２ 内部回路、５０２，５０２Ａ，ＩＮ，Ｐ１，ＴＡ 入力端子、５０３，５０３Ａ，ＯＵＴ，Ｐ２ 出力端子、５１０，５１０Ａ 制御端子、５１１，５１２，５１３ スイッチ、５１５，５１５Ａ 駆動回路、５２０，５３０ 制御端子、８１４，８１４Ａ，８１４Ｂ 保護回路、１２０１ オペアンプ、１２０１Ｂ，１２１１，１２２１ コンパレータ、１２１２，１２２２，３２１２，４２１２，４２１２Ａ 遅延回路、Ｄ ドレイン端子、Ｇ ゲート端子、Ｓ ソース端子、ＴＧ 接地端子。

Claims (5)

1. 過電流保護装置であって、
   電源電圧を受ける入力端子と、
   出力端子と、
   前記入力端子と前記出力端子との間に設けられたスイッチと、
   前記スイッチを流れる電流が所定の許容値を超えた場合、遅延なく制限信号を出力する検出部と、
   前記制限信号を受けて、前記許容値を前記電流が超えないように前記スイッチを制御する制御部とを備え、
   前記検出部は、前記許容値よりも前記電流が小さい状態であって、かつ前記許容値よりも小さい第１の閾値を前記電流が超えている状態が、前記電流の程度に応じて定まる遅延時間継続した場合に遮断信号を前記制御部へ出力し、
   前記過電流保護装置は、前記遅延時間を調整するための調整部をさらに備え、
   前記調整部は、前記スイッチの温度が高いほど前記遅延時間を短くし、
   前記制御部は、前記遮断信号に応じて前記スイッチを遮断する、過電流保護装置。
2. 前記検出部は、
   前記許容値よりも前記電流が小さい状態であって、かつ前記第１の閾値を前記電流が超えている状態が第１の遅延時間継続した場合に前記遮断信号を出力し、
   前記許容値よりも前記電流が小さい状態であって、かつ前記第１の閾値よりも大きく前記許容値よりも小さい第２の閾値を前記電流が超えている状態が、前記第１の遅延時間よりも短い第２の遅延時間継続した場合に前記遮断信号を出力する、請求項１に記載の過電流保護装置。
3. 前記制御部は、前記遮断信号に応じて前記スイッチを遮断したときから所定の時間経過後に前記スイッチを導通する状態に復帰させる、請求項１に記載の過電流保護装置。
4. 前記調整部は、前記電流が大きいほど前記遅延時間を短くする、請求項１に記載の過電流保護装置。
5. 前記検出部は、コンデンサと抵抗とを含み、
   前記遅延時間は、前記コンデンサの容量値または前記抵抗の抵抗値が大きくなるほど大きくなり、
   前記コンデンサおよび前記抵抗の少なくとも一方は前記過電流保護装置の外部から取付け可能である、請求項１に記載の過電流保護装置。
   

Images