JP2021035272A - 通電制御装置および電源ユニット - Google Patents

Abstract

【課題】地絡発生を検知したら系統間スイッチを遮断するにあたり、迅速な遮断と誤検知抑制の両立を図った通電制御装置を提供する。【解決手段】通電制御装置は、系統間スイッチ（系統間ＳＷ）と、系統間スイッチ制御部としてのＳＷ制御回路と、を備える。系統間ＳＷは、系統間バスにおける電流の通電と遮断を切り替える。ＳＷ制御回路は、系統間ＳＷの作動状態を制御する。ＳＷ制御回路は、ステップＳ４０による電流取得部と、ステップＳ６０による遮断制御部と、ステップＳ２０による状態取得部と、ステップＳ３０による閾値変更部とを有する。遮断制御部は、電流取得部により取得された電流値Ｉｓｍｒが異常閾値ＩｓｍｒＴＨを超えて上昇した場合に、地絡異常が生じているとみなして系統間ＳＷを遮断する。閾値変更部は、状態取得部により取得されたサブ電源電圧Ｖｓ（システム状態値）に応じて、異常閾値ＩｓｍｒＴＨを変更させる。【選択図】図３

Description

この明細書における開示は、車両に搭載される通電制御装置および電源ユニットに関する。

特許文献１に記載の冗長化システムでは、車両に搭載された負荷群に対して、２つのバッテリのいずれからも電力供給可能にすることで、給電の冗長化が図られている。この冗長化システムは、第１系統バス、第２系統バスおよび系統間バスを備える。第１系統バスは、第１バッテリから供給される電力を第１負荷へ送電する。第２系統バスは、第２電源から供給される電力を第２負荷へ送電する。系統間バスは、第１系統バスと第２系統バスとを電気的に接続する。

このような冗長化システムでは、２つの系統バスのいずれで地絡が生じた場合であっても、第１および第２系統バスの両方ともが大きく電圧低下する。この場合、第１および第２負荷の両方ともが作動不良に陥る懸念がある。この懸念に対し、上記系統間バスには、電流の通電と遮断を切り替える系統間スイッチが設けられている。そして、地絡が生じていない正常時には、系統間スイッチを通電状態にすることで、冗長化機能を発揮させる。一方、系統間バスを流れる電流が閾値を超えて上昇した場合には、地絡異常が生じているとみなして系統間スイッチを遮断状態にする。これにより、第１および第２系統バスの両方ともが、作動不良を生じさせるような大幅な電圧低下の状態（異常低電圧状態）に陥るおそれを低減させている。

特許第６４３２３５５号公報

さて、上記閾値を過剰に高い値に設定すると、実際に地絡異常が生じたタイミングから系統間スイッチが遮断されるまでの応答時間が長くなる。そうすると、その応答時間で生じる系統バスの電圧低下が大きくなり、遮断が間に合わずに作動不良に陥る懸念がある。その一方で、上記閾値を過剰に小さい値に設定すると、例えば負荷の始動時に流れる突入電流が閾値を超えてしまう等、地絡を誤検知して系統間スイッチを遮断する懸念がある。

開示される１つの目的は、地絡発生を検知したら系統間スイッチを遮断するにあたり、迅速な遮断と誤検知抑制の両立を図った通電制御装置を提供することである。

上記目的を達成するため、開示された１つの態様は、
第１電源（Ｂ１０）から供給される電力を第１負荷（Ｌ１０、Ｌ１１）へ送電する第１系統バス（１０）と、
第２電源（Ｂ２０）から供給される電力を第２負荷（Ｌ２０、Ｌ２１）へ送電する第２系統バス（２０）と、
第１系統バスと第２系統バスとを電気的に接続する系統間バス（３０）と、
を備える車両用の冗長電源システムに適用された通電制御装置において、
系統間バスにおける電流の通電と遮断を切り替える系統間スイッチ（３１ａ、３１ｂ）と、
系統間スイッチの作動状態を制御する系統間スイッチ制御部（４０）と、
を備え、
系統間スイッチ制御部は、
冗長電源システムを流れる電流値（Ｉｓｍｒ、Ｉｉｓｏ）を取得する電流取得部（Ｓ４０、Ｓ４０Ａ）と、
電流取得部により取得された電流値が異常閾値（ＩｓｍｒＴＨ、ＩｉｓｏＴＨ）を超えて上昇した場合に、地絡異常が生じているとみなして系統間スイッチを遮断状態に制御する遮断制御部（Ｓ６０）と、
地絡異常とみなされていない正常時における、冗長電源システムの状態を表すシステム状態値を取得する状態取得部（Ｓ２０、Ｓ２０Ａ）と、
状態取得部により取得されたシステム状態値（Ｖｓ、Ｒｓ、Ｖｐ、Ｒｐ、Ｉｉｓｏ、Ｉｓｍｒ、ＷＨ）に応じて異常閾値を変更させる閾値変更部（Ｓ３０、Ｓ３０Ａ）とを有する、通電制御装置とされる。

上記通電制御装置によると、冗長電源システムを流れる電流値が異常閾値を超えて上昇した場合に、地絡異常が生じているとみなして系統間スイッチを遮断状態に制御する。そのため、第１および第２系統バスの両方ともが、作動不良を生じさせるような大幅な電圧低下の状態（異常低電圧状態）に陥るおそれを低減できる。

そして、地絡異常の検知に用いられる異常閾値は、正常時における冗長電源システムの状態値（システム状態値）に応じて変更される。そのため、実際に地絡異常が生じたタイミングから系統間スイッチが遮断されるまでの応答時間が長くても、異常低電圧状態に陥らないようなシステム状態値である場合には、異常閾値を高い値に設定できる。これにより、誤検知抑制を図ることができる。その一方で、上記応答時間が長いと異常低電圧状態に陥る蓋然性が高いようなシステム状態値である場合には、異常閾値を低い値に設定できる。これにより、迅速な遮断を実現でき、負荷の作動不良発生のおそれを低減できる。つまり、迅速な遮断と誤検知抑制の両立を図ることができる。

尚、上記括弧内の参照番号は、後述する実施形態における具体的な構成との対応関係の一例を示すものにすぎず、技術的範囲を何ら制限するものではない。

第１実施形態に係る冗長電源システム全体の概略を示す構成図であって、サブ系統バスで地絡が生じた場合の作動を示す図である。 第１実施形態において、メイン系統バスで地絡が生じた場合の作動を示す構成図である。 第１実施形態において、通電制御装置による制御の処理手順を示すフローチャートである。 第２実施形態において、通電制御装置による制御の処理手順を示すフローチャートである。 第３実施形態において、複数種類のシステム状態値の組み合わせと閾値との関係を示す図である。 第３実施形態において、複数種類のシステム状態値の時間変化と、異常閾値ＩｓｍｒＴＨの時間変化との対応関係の一例を示すタイムチャートである。 第３実施形態において、複数種類のシステム状態値の時間変化と、異常閾値ＩｉｓｏＴＨの時間変化との対応関係の一例を示すタイムチャートである。 第３実施形態において、放電電流値Ｉｓｍｒの時間変化と異常閾値ＩｓｍｒＴＨの時間変化との対応関係の一例を示すタイムチャートである。 第４実施形態に係る冗長電源システム全体の概略を示す構成図である。 第５実施形態に係る冗長電源システム全体の概略を示す構成図である。 第６実施形態に係る冗長電源システム全体の概略を示す構成図である。 第７実施形態に係る冗長電源システム全体の概略を示す構成図である。

以下、本開示の複数の実施形態を図面に基づいて説明する。尚、各実施形態において対応する構成要素には同一の符号を付すことにより、重複する説明を省略する場合がある。各実施形態において構成の一部分のみを説明している場合、当該構成の他の部分については、先行して説明した他の実施形態の構成を適用することができる。

（第１実施形態）
図１に示す本実施形態では、通電制御装置Ｄが、車両用の冗長電源システムに適用された例について説明する。ただし、通電制御装置Ｄは、車両用以外の冗長電源システムに適用することも可能である。

図１に示す冗長電源システムは、車両に搭載された第１電源および第２電源として、メイン電源Ｂ１０およびサブ電源Ｂ２０を備えている。図１では、１つのメイン電源Ｂ１０と１つのサブ電源Ｂ２０しか示していないが、車載電源として、複数のメイン電源Ｂ１０、および／または複数のサブ電源Ｂ２０を設けてもよい。

これらのメイン電源Ｂ１０およびサブ電源Ｂ２０は、例えば約１２Ｖの電圧を発生する二次電池である。メイン電源Ｂ１０の充電容量はサブ電源Ｂ２０の充電容量より大きい。サブ電源Ｂ２０のエネルギ密度はメイン電源Ｂ１０のエネルギ密度より大きい。例えば、メイン電源Ｂ１０には鉛蓄電池が用いられ、サブ電源Ｂ２０にはリチウムイオン電池が用いられている。

さらに冗長電源システムは、メイン系統バス１０（第１系統バス）、サブ系統バス２０（第２系統バス）および系統間バス３０を備えている。メイン系統バス１０は、メイン電源Ｂ１０から供給される電力を第１負荷Ｌ１０、Ｌ１１へ送電する。サブ系統バス２０は、サブ電源Ｂ２０から供給される電力を第２負荷Ｌ２０、Ｌ２１へ送電する。系統間バス３０は、メイン系統バス１０とサブ系統バス２０とを電気的に接続する。

具体的には、系統間バス３０の一端がメイン系統のジャンクションボックス（ＪＢ１１）に接続され、系統間バス３０の他端がサブ系統のジャンクションボックス（ＪＢ２１）に接続されている。

以下の説明では、メイン系統バス１０のうち、ＪＢ１１とメイン電源Ｂ１０とを接続するバスをメイン電源側バス１０ａと呼び、ＪＢ１１と第１負荷Ｌ１０、Ｌ１１とを接続するバスをメイン負荷側バス１０ｂと呼ぶ。サブ系統バス２０のうち、ＪＢ２１とサブ電源Ｂ２０とを接続するバスをサブ電源側バス２０ａと呼び、ＪＢ２１と第２負荷Ｌ２０、Ｌ２１とを接続するバスをサブ負荷側バス２０ｂと呼ぶ。系統間バス３０のうち、後述する系統間スイッチ３１ａとＪＢ１１とを接続するバスをメイン側系統間バス３０ａと呼ぶ。系統間バス３０のうち、後述する系統間スイッチ３１ｂとＪＢ２１とを接続するバスをサブ側系統間バス３０ｂと呼ぶ。ＪＢ１１は、メイン系統バス１０のうちのメイン電源Ｂ１０と第１負荷の間に位置する第１ノードに相当する。ＪＢ２１は、サブ系統バス２０のうちのサブ電源Ｂ２０と第２負荷の間に位置する第２ノードに相当する。

メイン系統バス１０には、ＪＢ１１を介して発電機Ｇ１０（オルタネータ）が接続されている。発電機Ｇ１０から出力される電力は、メイン電源Ｂ１０への充電、サブ電源Ｂ２０への充電、第１負荷Ｌ１０、Ｌ１１および第２負荷Ｌ２０、Ｌ２１への供給等に用いられる。また、系統間バス３０を介してメイン電源Ｂ１０からサブ電源Ｂ２０への充電も可能である。系統間バス３０を介してサブ電源Ｂ２０からメイン電源Ｂ１０への充電も可能である。

なお、動力源としてエンジンと駆動モータを有するハイブリッド車両や、動力源として駆動モータを有する電気車両の場合には、駆動モータの電源として高圧電源を有している場合がある。その高圧電源の電圧をＤＣ−ＤＣコンバータによって降圧してメイン電源Ｂ１０等を充電可能に構成してもよい。

さらに冗長電源システムは、系統間バス３０に設けられた１セットの系統間スイッチ３１ａ、３１ｂを備える。１セットの系統間スイッチ３１ａ、３１ｂは、それぞれ、ＭＯＳＦＥＴからなる半導体スイッチング素子によって構成される。ＭＯＳＦＥＴは、その構造上、ドレインーソース間にボディダイオード（寄生ダイオード）が形成される。このため、ＭＯＳＦＥＴを遮断しても、ボディダイオードを介して電流が流れるので、１つのＭＯＳＦＥＴだけでは、双方向の電流を遮断することができない。冗長電源システムでは、メイン系統バス１０とサブ系統バス２０との間で双方向に電流が流れる可能性がある。そのため、本実施形態では、ボディダイオードの順方向となる向きを互いに逆方向とした１対のＭＯＳＦＥＴを、１セットの系統間スイッチ３１ａ、３１ｂとして採用している。これにより、電源失陥が生じたときに、１セットの系統間スイッチ３１ａ、３１ｂをともに遮断状態とすることで、電流の流れる方向によらず、電流を完全に遮断することができる。

さらに冗長電源システムは、サブ電源側バス２０ａに設けられた１セットの遮断スイッチ２２ａ、２２ｂを備える。１セットの遮断スイッチ２２ａ、２２ｂは、それぞれ、ＭＯＳＦＥＴからなる半導体スイッチング素子によって構成される。ボディダイオードの順方向となる向きを互いに逆方向とした１対のＭＯＳＦＥＴを、１セットの遮断スイッチ２２ａ、２２ｂとして採用している。

以下の説明では、１セットの系統間スイッチ３１ａ、３１ｂや１セットの遮断スイッチ２２ａ、２２ｂのことを、単に系統間ＳＷやシステムメインリレー（ＳＭＲ）と記載する場合がある。なお、系統間ＳＷやＳＭＲとして、ＭＯＳＦＥＴに限らず、他の半導体スイッチング素子を採用してもよい。この際、いわゆるＩＧＢＴなどボディダイオードが存在しない半導体スイッチング素子を採用する場合には、その半導体スイッチング素子単独で系統間ＳＷやＳＭＲとして用いることが可能である。なお、図１には、１セットの系統間スイッチ３１ａ、３１ｂや１セットの遮断スイッチ２２ａ、２２ｂしか図示していないが、これらのスイッチのセットを複数設けてもよい。

上述した通り、冗長電源システムは、メイン電源Ｂ１０およびサブ電源Ｂ２０のように複数の電源を設けている。その理由は、１つの電源から電力供給できなくなった場合でも、残りの電源で電力供給可能にすることで、車載負荷が動作不能に陥ることを回避するためである。電力供給不可の具体例としては、電源自体が故障した場合や、各バスやジャンクションボックス等の電気配線経路のいずれかの箇所で地絡が生じた場合等が挙げられる。

上記車載負荷は、先述した第１負荷Ｌ１０、Ｌ１１および第２負荷Ｌ２０、Ｌ２１に相当する。車載負荷には、一般負荷と重要負荷に分類される。これら２種類の負荷は、メイン負荷側バス１０ｂとサブ負荷側バス２０ｂの各々に接続されている。

一般負荷Ｌ１０、Ｌ２０は、電源失陥時に最悪動作を停止しても車両の走行には影響度の少ない負荷である。一般負荷Ｌ１０、Ｌ２０の具体例としては、パワーウインドウやラジエータ冷却用の電動ファン、オーディオ機器、車室内を空調する装置等が挙げられる。

重要負荷Ｌ１１、Ｌ２１は、メイン電源Ｂ１０およびサブ電源Ｂ２０の一方が失陥し、かつ、系統間ＳＷをオフ作動（遮断作動）させた時にも動作を継続させる必要のある負荷である。重要負荷Ｌ１１、Ｌ２１の具体例としては、走行用の駆動モータ、ブレーキ装置、パワーステアリング装置等が挙げられる。１対の重要負荷Ｌ１１、Ｌ２１は、完全冗長パワーステアリングのように１つのコンポーネントで冗長化しているものでも、車両前方監視を目的としたカメラと測距装置のように同等機能を持つ異なる形式の機器で実現する組み合わせでも可能である。そして、一方の重要負荷Ｌ１１がメイン負荷側バス１０ｂに接続され、他方の重要負荷Ｌ２１がサブ負荷側バス２０ｂに接続されることで、電源の冗長性が確保されている。

例えば、図１に例示するようにサブ系統バス２０が地絡した場合、系統間ＳＷを導通状態から遮断状態に切り替えることにより、メイン電源Ｂ１０から第１負荷Ｌ１０、Ｌ１１への電力供給は正常に継続することができる。これにより、例えば、重要負荷Ｌ１１、Ｌ２１が、車両走行に必要なコンポーネントである場合にサブ系統バス２０で地絡が生じると、以下のように作動する。すなわち、サブ系統バス２０から重要負荷Ｌ２１への電力供給ができなくなるものの、メイン系統バス１０から重要負荷Ｌ１１へ電力供給を継続できるので走行を継続できる。

さらに冗長電源システムは、系統間ＳＷおよびＳＭＲの作動を制御するスイッチ制御回路（ＳＷ制御回路４０）を備える。系統間ＳＷを制御している時のＳＷ制御回路４０は「電源スイッチ制御部」に相当し、ＳＭＲを制御している時のＳＷ制御回路４０は「系統間スイッチ制御部」に相当する。

ＳＷ制御回路４０は、系統間ＳＷを流れる電流の大きさである系統間電流値Ｉｉｓｏと、サブ電源Ｂ２０から放電される電流の大きさである放電電流値Ｉｓｍｒを取得する。電流値取得の具体的な手法を説明すると、系統間バス３０のうち、１セットの系統間スイッチ３１ａ、３１ｂの間の部分には、シャント抵抗３１ｃが接続されている。また、サブ電源側バス２０ａのうち、１セットの遮断スイッチ２２ａ、２２ｂの間の部分には、シャント抵抗２２ｃが接続されている。そして、ＳＷ制御回路４０は、これらシャント抵抗２２ｃ、３１ｃの両端電位を検出し、両端電位差に基づき系統間電流値Ｉｉｓｏと放電電流値Ｉｓｍｒを算出する。

なお、系統間電流値Ｉｉｓｏは、系統間バス３０を通じてメイン系統バス１０の側からサブ系統バス２０の側へ電流が流れる向きを正の値として定義される。放電電流値Ｉｓｍｒは、サブ電源Ｂ２０から放電される向きを正の値として定義される。また、遮断スイッチ２２ａ、２２ｂおよびシャント抵抗２２ｃは、１つのＳＭＲ装置２２としてユニット化されている。また、系統間スイッチ３１ａ、３１ｂおよびシャント抵抗３１ｃは、１つの系統間装置３１としてユニット化されている。

さらに冗長電源システムは、ＳＷ制御回路４０へ制御内容を指令する上位制御回路５０（上位制御部）を備える。上位制御回路５０は、メイン電源Ｂ１０やサブ電源Ｂ２０の充電状態、発電機Ｇ１０の発電状態、車両走行状態、負荷が要求する電力量等に基づき、系統間ＳＷおよびＳＭＲの作動を指令する。ＳＷ制御回路４０は、地絡等の異常が検知されていない場合には、上位制御回路５０の指令に従って系統間ＳＷおよびＳＭＲの作動を制御（正常時制御）する。地絡異常等が検知されている場合には、上位制御回路５０の指令よりも優先して、ＳＷ制御回路４０は、取得した系統間電流値Ｉｉｓｏおよび放電電流値Ｉｓｍｒに基づき系統間ＳＷおよびＳＭＲの作動を制御（異常時制御）する。

正常時制御では、車両の起動スイッチがオン操作されるとＳＭＲをオン作動（通電作動）させ、そのオン作動を継続させる。但し、サブ電源Ｂ２０が過放電状態に陥ることを予測した場合には、ＳＭＲをオフ作動（遮断作動）させて、サブ電源Ｂ２０の過放電を予防する。また、サブ電源Ｂ２０が過昇温状態になっている場合には、ＳＭＲをオフ作動させて、サブ電源Ｂ２０の熱損傷回避を図る。この場合、第２負荷Ｌ２０、Ｌ２１への電力供給は、系統間バス３０を通じてメイン系統バス１０から賄われる。系統間ＳＷについての正常時制御では、メイン電源Ｂ１０やサブ電源Ｂ２０の充電状態、発電機Ｇ１０の発電状態、負荷要求電力量等に応じてオン作動とオフ作動が切り替えられる。

例えば、サブ電源Ｂ２０に充電させる場合には、系統間ＳＷをオン作動させて、メイン電源Ｂ１０または発電機Ｇ１０からサブ電源Ｂ２０へ電力供給させる。また、発電機Ｇ１０で生じた回生エネルギをサブ電源Ｂ２０に充電させる場合には、系統間ＳＷをオン作動させる。また、サブ電源Ｂ２０からメイン電源Ｂ１０へ電力供給してメイン電源Ｂ１０を充電させる場合には、系統間ＳＷをオン作動させる。また、メイン電源Ｂ１０の端子電圧（メイン電圧）がサブ電源Ｂ２０の端子電圧（サブ電圧）より高くなるように系統間ＳＷの作動を制御する。例えば、サブ電圧がメイン電圧より高くなった場合には、系統間ＳＷをオフ作動させて、サブ電源Ｂ２０に充電されないようにする。なお、正常時制御において、系統間ＳＷを常時オン作動させておいてもよい。

なお、ＳＷ制御回路４０および上位制御回路５０は、例えば、ソフトウエアを非一時的に記録した非遷移的かつ実体的な記憶媒体としてのメモリ、ソフトウエアを実行するプロセッサ、および入出力インターフェースなどを備えたマイクロコンピュータによって構成することができる。或いは、これらの制御回路は、専用ハードウエア論理回路により実現されてもよいし、プロセッサと一つ以上のハードウエア論理回路との組み合わせにより実現されてもよい。上位制御回路５０は、ＳＷ制御回路４０を有する制御ユニット（ＥＣＵ）とは別のＥＣＵに設けられていてもよいし、共通のＥＣＵに設けられていてもよい。

次に、図１、図２および図３を用いて、ＳＷ制御回路４０が実行する異常時制御について説明する。

図１に例示されるように、正常時制御においてＳＭＲと系統間ＳＷがオン作動している時に、サブ負荷側バス２０ｂで地絡が生じた場合、その地絡発生の瞬間には、地絡箇所へ大量の電流が流れ込む。すなわち、メイン電源側バス１０ａ、系統間バス３０およびサブ負荷側バス２０ｂを通じて、メイン電源Ｂ１０から地絡箇所へ大電流が流れ込む。その結果、メイン系統バス１０の電圧が大幅に低下した状態（異常低電圧状態）となり、第１負荷の作動不良発生が懸念される。

また、サブ系統バス２０を通じて、サブ電源Ｂ２０から地絡箇所へ大電流が流れ込む。その結果、サブ系統バス２０の電圧が大幅に低下した状態（異常低電圧状態）となり、第２負荷の作動不良発生が懸念される。

図２に例示されるように、正常時制御においてＳＭＲと系統間ＳＷがオン作動している時に、メイン負荷側バス１０ｂで地絡が生じた場合、その地絡発生の瞬間には、地絡箇所へ大量の電流が流れ込む。すなわち、サブ電源側バス２０ａ、系統間バス３０およびメイン負荷側バス１０ｂを通じて、サブ電源Ｂ２０から地絡箇所へ大電流が流れ込む。その結果、サブ系統バス２０の電圧が大幅に低下した状態（異常低電圧状態）となり、第２負荷の作動不良発生が懸念される。

また、メイン系統バス１０を通じて、メイン電源Ｂ１０から地絡箇所へ大電流が流れ込む。その結果、メイン系統バス１０の電圧が大幅に低下した状態（異常低電圧状態）となり、第１負荷の作動不良発生が懸念される。また、このような異常低電圧状態を放置しておくと、メイン電源Ｂ１０やサブ電源Ｂ２０が過放電状態に陥る。

異常低電圧状態に起因した作動不良発生の懸念に対し、異常時制御では、地絡発生が検知されると系統間ＳＷをオフ作動させている。これにより、メイン系統バス１０で地絡が生じた場合には、サブ系統バス２０が異常低電圧状態に陥ることを回避できる。また、サブ系統バス２０で地絡が生じた場合には、メイン系統バス１０が異常低電圧状態に陥ることを回避できる。つまり、地絡検知に伴い系統間ＳＷをオフ作動させることで、メイン系統バス１０およびサブ系統バス２０の両方ともが異常低電圧状態に陥ることを回避させている。

なお、ＳＭＲについては、サブ系統バス２０での地絡発生が検知された場合であってもオン作動を継続させている。サブ電源Ｂ２０が過放電状態に陥るまでの期間に、サブ電源Ｂ２０から第２負荷Ｌ２０、Ｌ２１への電力供給を継続させるためである。但し、サブ電源Ｂ２０が過放電状態に陥ることを回避させるべく、サブ系統バス２０での地絡発生が検知されると直ぐにＳＭＲをオフ作動させるようにしてもよい。

次に、図３を用いて、ＳＷ制御回路４０が実行する異常時制御の処理手順について説明する。本処理は、ＳＷ制御回路４０の起動とともに実行を開始し、所定周期で繰り返し実行される。

先ずステップＳ１０では、上位制御回路５０の指令に従って系統間ＳＷとＳＭＲの作動を制御する。図３に示す例では、ＳＭＲと系統間ＳＷをオン作動（通電）させている。

続くステップＳ２０では、サブ電源Ｂ２０の寄生抵抗ＲＳを考慮したサブ電源Ｂ２０の出力電圧である、サブ電源電圧Ｖｓ（第２電源電圧）を取得する。サブ電源電圧Ｖｓは、第２負荷Ｌ２０、Ｌ２１へ供給される電圧（第２供給電圧）と相関のある第２状態値の１つに相当する。第２状態値は、地絡異常が生じていない正常時における冗長電源システムの状態を表すシステム状態値の１つに相当する。例えば、冗長電源システムの状態の１つとしてサブ電源Ｂ２０の劣化状態が挙げられる。この劣化が進行するとサブ電源電圧Ｖｓが低下してくる。また、寄生抵抗ＲＳの増大が進行すると、サブ電源電圧Ｖｓが低下してくる。

続くステップＳ３０では、後述するステップＳ５０の判定で用いられる異常閾値ＩｓｍｒＴＨを、ステップＳ２０で取得したサブ電源電圧Ｖｓに基づき設定する。具体的には、サブ電源電圧Ｖｓが高いほど、異常閾値ＩｓｍｒＴＨを高い値に設定する。例えば、サブ電源電圧Ｖｓに比例して異常閾値ＩｓｍｒＴＨを変更させる。なお、異常閾値ＩｓｍｒＴＨはプラスの値に設定される。

続くステップＳ４０では、シャント抵抗２２ｃの両端電位差に基づき放電電流値Ｉｓｍｒを検出（取得）する。続くステップＳ５０では、ステップＳ４０で検出した放電電流値Ｉｓｍｒが、ステップＳ３０で設定された異常閾値ＩｓｍｒＴＨより大きいか否かを判定する。

放電電流値Ｉｓｍｒが異常閾値ＩｓｍｒＴＨより大きいと判定された場合には、地絡異常が生じているとみなして、続くステップＳ６０にて系統間ＳＷをオフ作動（遮断）させる。ステップＳ６０では、上位制御回路５０からの指令内容に拘らず、系統間ＳＷをオフ作動させる。上述した「地絡異常」は、サブ系統バス２０での地絡（図１参照）やメイン系統バス１０での地絡（図２参照）に限るものではない。例えば、ＪＢ１１、２１やメイン電源Ｂ１０、系統間バス３０で地絡が生じた場合にも、放電電流値Ｉｓｍｒが異常閾値ＩｓｍｒＴＨより大きくなる。また、メイン電源Ｂ１０や発電機Ｇ１０、第１負荷Ｌ１０、Ｌ１１、第２負荷Ｌ２０、Ｌ２１等が故障した場合にも、放電電流値Ｉｓｍｒが異常閾値ＩｓｍｒＴＨより大きくなり得る。

ステップＳ６０を実行した場合、リセット信号等のトリガがない限り、上位制御回路５０からの指令内容に拘らず、系統間ＳＷの遮断をラッチさせる。つまり、上位制御回路５０からの指令で通電させることがないように、ＳＷ制御回路４０は系統間ＳＷの遮断を継続させる。

なお、サブ電源Ｂ２０の充電時には、放電電流値Ｉｓｍｒはマイナスの値になる。その一方で、異常閾値ＩｓｍｒＴＨは、ステップＳ３０にてプラスの値に設定される。したがって、サブ電源Ｂ２０の充電時には、ステップＳ５０で地絡異常と判定されることはない。

上記ステップＳ４０の処理を実行している時のＳＷ制御回路４０は、放電電流値Ｉｓｍｒを取得する「電流取得部」に相当する。続いて、ステップＳ６０は、放電電流値Ｉｓｍｒが異常閾値ＩｓｍｒＴＨを超えて上昇した場合に系統間ＳＷを遮断する「遮断制御部」に相当する。続いて、ステップＳ２０は、正常時における冗長電源システムのシステム状態値を取得する「状態取得部」に相当する。続いて、ステップＳ３０は、システム状態値に応じて異常閾値ＩｓｍｒＴＨを変更させる「閾値変更部」に相当する。

以上により、本実施形態に係る通電制御装置Ｄは、系統間ＳＷおよびＳＷ制御回路４０（系統間スイッチ制御部）を備える。そして、ＳＷ制御回路４０は、ステップＳ４０による電流取得部、ステップＳ６０による遮断制御部、ステップＳ２０による状態取得部、およびステップＳ３０による閾値変更部を有する。

さて、サブ電源電圧Ｖｓが低い時に地絡異常が生じた場合、実際に地絡異常が生じたタイミングから系統間ＳＷが遮断されるまでの応答時間が長いと、異常低電圧状態に陥る蓋然性が高い。この点を鑑みた本実施形態によれば、正常時におけるサブ電源電圧Ｖｓが低いほど、異常閾値ＩｓｍｒＴＨは低い値に設定される。そのため、上記応答時間を短くでき、系統間ＳＷを迅速に遮断できるので、異常低電圧状態に陥ることによる負荷の作動不良発生のおそれを低減できる。

その一方で、正常時におけるサブ電源電圧Ｖｓが高いほど、異常閾値ＩｓｍｒＴＨは高い値に設定される。そのため、例えば負荷の始動時に流れる突入電流が異常閾値ＩｓｍｒＴＨを超えてしまう等、地絡の誤検知抑制を図ることができる。以上により、本実施形態によれば、地絡発生時に系統間ＳＷを迅速に遮断することと、地絡の誤検知抑制との両立を図ることができる。

さらに本実施形態では、状態取得部は、システム状態値の１つとして第２供給電圧と相関のある第２状態値（サブ電源電圧Ｖｓ）を取得する。閾値変更部は、正常時における第２供給電圧が高いほど、サブ電源電圧Ｖｓに基づき異常閾値ＩｓｍｒＴＨを高い値に変更する。ここで、地絡発生に伴い低下する第２供給電圧が、第２負荷Ｌ２０、Ｌ２１の作動保障電圧に達するまでの時間を、応答許容時間と呼ぶ。この応答許容時間は、地絡発生時点での第２供給電圧に大きく影響を受ける。そのため、正常時の第２供給電圧に応じて異常閾値ＩｓｍｒＴＨを変更する本実施形態によれば、異常低電圧状態に陥らないよう、かつ、誤検知しないように異常閾値ＩｓｍｒＴＨを設定することを、精度良く実現できる。

さらに本実施形態では、状態取得部は、第２状態値の１つとしてサブ電源電圧Ｖｓを取得する。閾値変更部は、サブ電源電圧Ｖｓが高いほど、異常閾値ＩｓｍｒＴＨを高い値に変更する。ここで、地絡発生時点での第２供給電圧はサブ電源電圧Ｖｓに大きく影響を受ける。そのため、正常時のサブ電源電圧Ｖｓに応じて異常閾値ＩｓｍｒＴＨを変更する本実施形態によれば、異常低電圧状態に陥らないよう、かつ、誤検知しないように異常閾値ＩｓｍｒＴＨを設定することを、精度良く実現できる。

さらに本実施形態では、電流取得部は、サブ電源Ｂ２０から放電される電流の大きさである放電電流値Ｉｓｍｒを取得する。遮断制御部は、放電電流値Ｉｓｍｒに基づき地絡異常の有無を判定する。ここで、本実施形態に反して系統間電流値Ｉｉｓｏに基づき地絡異常の有無を判定しようとすると、以下のように地絡を誤検知する懸念がある。

すなわち、第１系統からサブ電源Ｂ２０に電力供給して充電させる場合には、系統間バス３０に大電流が流れる。そのため、地絡異常が原因で系統間バス３０に大電流が流れる場合と、上記充電が原因で系統間バス３０に大電流が流れる場合との判別が困難になる。よって、系統間電流値Ｉｉｓｏが閾値を超えて上昇した場合に地絡と判定すると、サブ電源Ｂ２０への充電を地絡と誤検知して系統間ＳＷを遮断する懸念がある。

この懸念に対し本実施形態では、以下の点に着目して、放電電流値Ｉｓｍｒに基づき地絡異常の有無を判定している。すなわち、放電電流値Ｉｓｍｒは、メイン電源Ｂ１０や発電機Ｇ１０からサブ電源Ｂ２０に電力供給してサブ電源Ｂ２０を充電させたい場合には、マイナスの値になる。よって、サブ電源Ｂ２０の充電時には、放電電流値Ｉｓｍｒが異常閾値ＩｓｍｒＴＨを超えることはない。一方、サブ電源Ｂ２０から第２負荷Ｌ２０、Ｌ２１へ電力供給する場合にはプラスの値になる。よって、サブ負荷側バス２０ｂで地絡が生じた場合には、放電電流値Ｉｓｍｒが上昇して異常閾値ＩｓｍｒＴＨを超えることが見込まれる。したがって、本実施形態によれば、サブ電源Ｂ２０への充電時と地絡時とで、地絡検知に用いられる放電電流値Ｉｓｍｒの向きが異なるようになる。よって、サブ電源Ｂ２０への充電に伴い系統間電流値Ｉｉｓｏが異常閾値ＩｓｍｒＴＨを超えるほどに増大したとしても、地絡と誤検知する懸念を低減できる。

ここで、冗長電源システムが実際の車両に搭載された状態では、メイン系統バス１０、サブ系統バス２０および系統間バス３０は所定の物理的長さを持つ。そのため、これらのバスは、寄生的なインダクタンス成分である等価直列インダクタンス（ＥＳＬ）を有していると言える。図１では、メイン側系統間バス３０ａに係るインダクタンスＬ１、およびサブ側系統間バス３０ｂに係るインダクタンスＬ２が示されている。

上記インダクタンスＬ１、Ｌ２が存在することに起因して、図１に示すようにサブ系統バス２０で地絡が生じた場合には、系統間電流値Ｉｉｓｏは迅速に上昇しない。そのため、本実施形態に反して系統間電流値Ｉｉｓｏが異常閾値ＩｓｍｒＴＨを超えた場合に地絡発生（地絡異常）と判定しようとすると、地絡検知が遅くなる。つまり、地絡発生時点から、系統間電流値Ｉｉｓｏが上昇して異常閾値ＩｓｍｒＴＨに達する時点までの検知時間が長くなり、検知応答性が悪い。一方、サブ電源Ｂ２０での地絡発生時の放電電流値Ｉｓｍｒは、インダクタンスＬ１、Ｌ２の影響を大きく受けることなく迅速に上昇する。よって、地絡検知に放電電流値Ｉｓｍｒを用いた本実施形態によれば、系統間電流値Ｉｉｓｏを用いた場合に比べて、サブ電源Ｂ２０で生じた地絡を迅速に検知できる。なお、地絡を迅速に検知できれば、系統間ＳＷを迅速に遮断することができる。そのため、メイン系統バス１０およびサブ系統バス２０の両方ともが大きく電圧低下するといった状況を、迅速に回避できる。つまり、第１負荷および第２負荷の両方ともが作動不良に陥る懸念を抑制できる。

（第２実施形態）
上記第１実施形態では、冗長電源システムを流れる電流値で地絡検知するにあたり、放電電流値Ｉｓｍｒで地絡検知している。これに対し本実施形態では、系統間電流値Ｉｉｓｏで地絡検知する。そして、系統間電流値Ｉｉｓｏに対して設定される異常閾値ＩｉｓｏＴＨは、冗長電源システムの状態を表すシステム状態値に応じて変更される。具体的には、図３に示すステップＳ２０、Ｓ３０、Ｓ４０、Ｓ５０の処理を、図４に示すステップＳ２０Ａ、Ｓ３０Ａ、Ｓ４０Ａ、Ｓ５０Ａの処理に変更する。

ステップＳ２０Ａでは、メイン電源Ｂ１０の寄生抵抗ＲＰを考慮したメイン電源Ｂ１０の出力電圧である、メイン電源電圧Ｖｐ（第１電源電圧）を取得する。メイン電源電圧Ｖｐは、第１負荷Ｌ１０、Ｌ１１へ供給される電圧（第１供給電圧）と相関のある第１状態値の１つに相当する。第１状態値は、地絡異常が生じていない正常時における冗長電源システムの状態を表すシステム状態値の１つに相当する。例えば、冗長電源システムの状態の１つとしてメイン電源Ｂ１０の劣化状態が挙げられる。この劣化が進行するとメイン電源電圧Ｖｐが低下してくる。また、寄生抵抗ＲＰの増大が進行すると、メイン電源電圧Ｖｐが低下してくる。

続くステップＳ３０Ａでは、後述するステップＳ５０Ａの判定で用いられる異常閾値ＩｉｓｏＴＨを、ステップＳ２０Ａで取得したメイン電源電圧Ｖｐに基づき設定する。具体的には、メイン電源電圧Ｖｐが高いほど、異常閾値ＩｉｓｏＴＨを高い値に設定する。例えば、メイン電源電圧Ｖｐに比例して異常閾値ＩｉｓｏＴＨを変更させる。なお、異常閾値ＩｉｓｏＴＨはプラスの値に設定される。

続くステップＳ４０Ａでは、シャント抵抗３１ｃの両端電位差に基づき系統間電流値Ｉｉｓｏを検出（取得）する。続くステップＳ５０Ａでは、ステップＳ４０Ａで検出した系統間電流値Ｉｉｓｏが、ステップＳ３０Ａで設定された異常閾値ＩｉｓｏＴＨより大きいか否かを判定する。系統間電流値Ｉｉｓｏが異常閾値ＩｉｓｏＴＨより大きいと判定された場合には、地絡異常が生じているとみなして、続くステップＳ６０にて系統間ＳＷをオフ作動（遮断）させる。

以上により、本実施形態によっても、地絡判定に用いる異常閾値ＩｉｓｏＴＨがシステム状態値（メイン電源電圧Ｖｐ）に応じて変更される。

さて、メイン電源電圧Ｖｐが低い時に地絡異常が生じた場合、実際に地絡異常が生じたタイミングから系統間ＳＷが遮断されるまでの応答時間が長いと、異常低電圧状態に陥る蓋然性が高い。この点を鑑みた本実施形態によれば、正常時におけるメイン電源電圧Ｖｐが低いほど、異常閾値ＩｉｓｏＴＨは低い値に設定される。そのため、上記応答時間を短くでき、系統間ＳＷを迅速に遮断できるので、異常低電圧状態に陥ることによる負荷の作動不良発生のおそれを低減できる。

その一方で、正常時におけるメイン電源電圧Ｖｐが高いほど、異常閾値ＩｉｓｏＴＨは高い値に設定される。そのため、例えば負荷の始動時に流れる突入電流が異常閾値ＩｉｓｏＴＨを超えてしまう等、地絡の誤検知抑制を図ることができる。以上により、本実施形態によれば、地絡発生時に系統間ＳＷを迅速に遮断することと、地絡の誤検知抑制との両立を図ることができる。

さらに本実施形態では、状態取得部は、システム状態値の１つとして第１供給電圧と相関のある第１状態値（メイン電源電圧Ｖｐ）を取得する。閾値変更部は、正常時における第１供給電圧が高いほど、メイン電源電圧Ｖｐに基づき異常閾値ＩｉｓｏＴＨを高い値に変更する。ここで、地絡発生に伴い低下する第１供給電圧が、第１負荷Ｌ１０、Ｌ１１の作動保障電圧に達するまでの時間を、応答許容時間と呼ぶ。この応答許容時間は、地絡発生時点での第１供給電圧に大きく影響を受ける。そのため、正常時の第１供給電圧に応じて異常閾値ＩｉｓｏＴＨを変更する本実施形態によれば、異常低電圧状態に陥らないよう、かつ、誤検知しないように異常閾値ＩｉｓｏＴＨを設定することを、精度良く実現できる。

さらに本実施形態では、状態取得部は、第１状態値の１つとしてメイン電源電圧Ｖｐを取得する。閾値変更部は、メイン電源電圧Ｖｐが高いほど、異常閾値ＩｉｓｏＴＨを高い値に変更する。ここで、地絡発生時点での第１供給電圧はメイン電源電圧Ｖｐに大きく影響を受ける。そのため、正常時のメイン電源電圧Ｖｐに応じて異常閾値ＩｉｓｏＴＨを変更する本実施形態によれば、異常低電圧状態に陥らないよう、かつ、誤検知しないように異常閾値ＩｉｓｏＴＨを設定することを、精度良く実現できる。

なお、本実施形態において、メイン電源電圧Ｖｐではなくサブ電源電圧Ｖｓに応じて異常閾値ＩｉｓｏＴＨを変更するようにしてもよい。また、上記第１実施形態において、サブ電源電圧Ｖｓではなくメイン電源電圧Ｖｐに応じて異常閾値ＩｓｍｒＴＨを変更するようにしてもよい。

（第３実施形態）
上記第１実施形態ではサブ電源電圧Ｖｓをシステム状態値として取得し、上記第２実施形態ではメイン電源電圧Ｖｐをシステム状態値として取得している。これに対し本実施形態では、図５に示す７種類の値をシステム状態値として取得している。これらのシステム状態値には、サブ電源電圧Ｖｓおよびメイン電源電圧Ｖｐが含まれている。また、寄生抵抗ＲＰ、ＲＳ、放電電流値Ｉｓｍｒ、系統間電流値Ｉｉｓｏ、および発電機Ｇ１０による発電量ＷＨも、取得されるシステム状態値として含まれている。

さらに本実施形態では、短絡検知に用いる電流値として、放電電流値Ｉｓｍｒと系統間電流値Ｉｉｓｏの両方を用いている。そして、各々の電流値に対する異常閾値を、システム状態値に応じて変更させている。

図５に記載の組み合わせＮＯ．１〜１６は、７種類のシステム状態値と、２つの異常閾値ＩｓｍｒＴＨ、ＩｉｓｏＴＨとの組み合わせを示す。例えばＮＯ．１では、サブ電源電圧Ｖｓが高いほど、異常閾値ＩｓｍｒＴＨ、ＩｉｓｏＴＨを高い値に設定することを意味する。ＮＯ．５では、メイン電源電圧Ｖｐが高いほど異常閾値ＩｓｍｒＴＨ、ＩｉｓｏＴＨを高い値に設定する。

また、ＮＯ．４では、サブ電源Ｂ２０の寄生抵抗ＲＳが低いほど異常閾値ＩｓｍｒＴＨ、ＩｉｓｏＴＨを高い値に設定する。ＮＯ．８では、メイン電源Ｂ１０の寄生抵抗ＲＰが低いほど異常閾値ＩｓｍｒＴＨ、ＩｉｓｏＴＨを高い値に設定する。

また、ＮＯ．９では、系統間電流値Ｉｉｓｏが高いほど異常閾値ＩｉｓｏＴＨを高い値に設定し、異常閾値ＩｓｍｒＴＨについては変更しない。ＮＯ．１１では、放電電流値Ｉｓｍｒが高いほど異常閾値ＩｓｍｒＴＨを高い値に設定し、異常閾値ＩｉｓｏＴＨについては変更しない。

また、ＮＯ．１３では、発電量ＷＨが高いほど異常閾値ＩｓｍｒＴＨ、ＩｉｓｏＴＨを高い値に設定する。要するに、ＮＯ．１〜ＮＯ．１４では、システム状態値が応答許容時間を長くし得る値であるほど、異常閾値を高く設定している。応答許容時間とは、先述した通り、地絡発生に伴い負荷への供給電圧が低下するにあたり、地絡発生から作動保障電圧にまで低下する時間のことである。

ＮＯ．１５では、複数種類のシステム状態値の組み合わせに基づき、異常閾値を変更している。例えば、サブ電源電圧Ｖｓ、寄生抵抗ＲＳおよび放電電流値Ｉｓｍｒの３種類の組み合わせに基づき、異常閾値を変更している。例えば、システム状態値毎に重み付けを設定しておき、重み付けを考慮したシステム状態値を合算して得られた合算値に基づいて、異常閾値を変更する。なお、サブ電源電圧Ｖｓの重み付けは、他のシステム状態値よりも大きい値に設定されている。そのため、図５に示す例では、寄生抵抗ＲＳが高く、かつ、放電電流値Ｉｓｍｒが低いにも拘らず、重み付けの大きいサブ電源電圧Ｖｓが高いことの影響で、異常閾値を高く設定している。

図５に示す１５通りの組み合わせは１つの例示にすぎず、複数種類のシステム状態値のうち、任意の状態値を組み合わせて異常閾値を設定してもよい。

図６は、サブ電源電圧Ｖｓ、サブ電源Ｂ２０の寄生抵抗ＲＳおよび放電電流値Ｉｓｍｒの３つがシステム状態値として変化した場合を示す。これらの変化に対応して図５の表に従って設定される異常閾値ＩｓｍｒＴＨは、図６に示すように変化していくことになる。なお、図６の横軸は経過時間を示し、図６中の符号ＴＹＰは、各システム状態値および異常閾値に対する通常値を示す。また、図６中に示すサブ系統電圧ＶｓＪＢとは、ＪＢ２１での電圧のことであり、第２負荷Ｌ２０、Ｌ２１へ供給される第２供給電圧に相当する。

図６では先ず、寄生抵抗ＲＳおよび放電電流値Ｉｓｍｒが通常値のままで、サブ電源電圧Ｖｓが通常値より高い値に変化している。そのため、サブ系統電圧ＶｓＪＢが通常値より高くなっている。このことは、応答許容時間が長くなったことを意味しており、異常閾値ＩｓｍｒＴＨを高くして誤検知抑制を図ることが有効であることを意味する。この考えに基づき、図６のサブ電源電圧Ｖｓが高くなっている期間では、図５の組み合わせＮＯ．１に従って異常閾値ＩｓｍｒＴＨを通常値より高くしている。

次に、サブ電源電圧Ｖｓおよび寄生抵抗ＲＳが通常値のままで、放電電流値Ｉｓｍｒが通常値より低い値に変化している。そのため、サブ系統電圧ＶｓＪＢが通常値より低くなっている。このことは、応答許容時間が短くなったことを意味しており、異常閾値ＩｓｍｒＴＨを低くして、地絡発生時に系統間ＳＷを迅速に遮断させることが有効であることを意味する。この考えに基づき、図６の放電電流値Ｉｓｍｒが低くなっている期間では、図５の組み合わせＮＯ．１２に従って異常閾値ＩｓｍｒＴＨを通常値より低くしている。

次に、サブ電源電圧Ｖｓおよび寄生抵抗ＲＳが通常値より高く、放電電流値Ｉｓｍｒが通常値より低い値に変化している。そのため、サブ系統電圧ＶｓＪＢが通常値より高くなっている。このことは、応答許容時間が長くなったことを意味しており、異常閾値ＩｓｍｒＴＨを高くして誤検知抑制を図ることが有効であることを意味する。この考えに基づき、図５の組み合わせＮＯ．１５に従って異常閾値ＩｓｍｒＴＨを通常値より高くしている。

図７は、メイン電源電圧Ｖｐ、メイン電源Ｂ１０の寄生抵抗ＲＰおよび系統間電流値Ｉｉｓｏの３つがシステム状態値として変化した場合を示す。これらの変化に対応して図５の表に従って設定される異常閾値ＩｉｓｏＴＨは、図６に示すように変化していくことになる。なお、図７の横軸は経過時間を示し、図７中の符号ＴＹＰは、各システム状態値および異常閾値に対する通常値を示す。また、図７中に示すメイン系統電圧ＶｐＪＢとは、ＪＢ１１での電圧のことであり、第１負荷Ｌ１０、Ｌ１１へ供給される第１供給電圧に相当する。

図７では先ず、寄生抵抗ＲＰおよび系統間電流値Ｉｉｓｏが通常値のままで、メイン電源電圧Ｖｐが通常値より高い値に変化している。そのため、メイン系統電圧ＶｐＪＢが通常値より高くなっている。このことは、応答許容時間が長くなったことを意味しており、異常閾値ＩｉｓｏＴＨを高くして誤検知抑制を図ることが有効であることを意味する。この考えに基づき、図７のメイン電源電圧Ｖｐが高くなっている期間では、図５の組み合わせＮＯ．５に従って異常閾値ＩｉｓｏＴＨを通常値より高くしている。

次に、メイン電源電圧Ｖｐおよび系統間電流値Ｉｉｓｏが通常値のままで、寄生抵抗ＲＰが通常値より高い値に変化している。そのため、メイン系統電圧ＶｐＪＢが通常値より低くなっている。このことは、応答許容時間が短くなったことを意味しており、異常閾値ＩｉｓｏＴＨを低くして、地絡発生時に系統間ＳＷを迅速に遮断させることが有効であることを意味する。この考えに基づき、図７の寄生抵抗ＲＰが高くなっている期間では、図５の組み合わせＮＯ．７に従って異常閾値ＩｉｓｏＴＨを通常値より低くしている。

次に、メイン電源電圧Ｖｐおよび寄生抵抗ＲＰが通常値のままで、系統間電流値Ｉｉｓｏが通常値より低い値に変化している。そのため、メイン系統電圧ＶｐＪＢが通常値より低くなっている。このことは、応答許容時間が短くなったことを意味しており、異常閾値ＩｉｓｏＴＨを低くして、地絡発生時に系統間ＳＷを迅速に遮断させることが有効であることを意味する。この考えに基づき、図７の系統間電流値Ｉｉｓｏが低くなっている期間では、図５の組み合わせＮＯ．１０に従って異常閾値ＩｉｓｏＴＨを通常値より低くしている。

図８中の実線は、システム状態値としての放電電流値Ｉｓｍｒの時間変化を示し、一点鎖線は異常閾値ＩｓｍｒＴＨの時間変化を示す。図８の例では、第２負荷Ｌ２０の始動に伴い突入電流が流れることで、放電電流値Ｉｓｍｒが一時的に上昇している。そして、組み合わせＮＯ．１１、１２に従って、放電電流値Ｉｓｍｒが変化することに伴い異常閾値ＩｓｍｒＴＨを変化させる。但し、所定時間Ｔａ遅らせて異常閾値ＩｓｍｒＴＨを変化させる。

図８では、放電電流値Ｉｓｍｒに所定値Ｉａを加算した値を異常閾値ＩｓｍｒＴＨとして設定している。例えば、放電電流値ＩｓｍｒがＩ１になった時点から所定時間Ｔａ経過した時点で、異常閾値ＩｓｍｒＴＨをＩ２に変更する。Ｉ２は、所定値ＩａをＩ１に加算した値である。

図８中の点線は、地絡が発生した場合における放電電流値Ｉｓｍｒの挙動を示す。なお、地絡発生に伴う放電電流値Ｉｓｍｒの上昇速度は、突入電流の上昇速度より速い。地絡発生に伴い放電電流値Ｉｓｍｒが急上昇した際、異常閾値ＩｓｍｒＴＨは所定時間Ｔａ遅れて変化する。そのため、地絡発生時点から応答時間Ｔｂが経過した時点で、放電電流値Ｉｓｍｒは異常閾値ＩｓｍｒＴＨを超え、図３のステップＳ５０にて地絡異常と判定される。

仮に、本実施形態に反して異常閾値ＩｓｍｒＴＨを一定値に固定した比較例の場合には、突入電流の最大値より大きい値ＴＨｘに異常閾値ＩｓｍｒＴＨを設定することになる。この場合、地絡発生時点から地絡異常と判定されるまでの応答時間Ｔｃは、本実施形態に係る応答時間Ｔｂよりも長くなる。このことは、異常閾値ＩｓｍｒＴＨを可変設定する本実施形態によれば、地絡異常検知の応答時間を短くできることを意味する。

なお、所定値Ｉａは、放電電流値Ｉｓｍｒの値に応じて異なっていてもよい。例えば、放電電流値Ｉｓｍｒが高い場合であるほど所定値Ｉａを小さくしてもよいし、その逆に所定値Ｉａを大きくしてもよい。また、所定時間Ｔａは、放電電流値Ｉｓｍｒの値に応じて異なっていてもよい。例えば、放電電流値Ｉｓｍｒが高い場合であるほど所定時間Ｔａを長くしてもよいし、その逆に所定時間Ｔａを短くしてもよい。

図８と同様にして、システム状態値としての系統間電流値Ｉｉｓｏおよび異常閾値ＩｉｓｏＴＨについても、所定時間Ｔａ遅らせて変化させる。また、系統間電流値Ｉｉｓｏに所定値Ｉａを加算した値を異常閾値ＩｉｓｏＴＨとして設定している。また、これらの電流値以外のシステム状態値についても、図８と同様にして、システム状態値の変化に対して所定時間Ｔａ遅らせて異常閾値を変化させてもよい。

以上により、本実施形態によれば、複数種類のシステム状態値に基づき異常閾値ＩｓｍｒＴＨ、ＩｉｓｏＴＨが変更される。そのため、地絡発生時に系統間ＳＷを迅速に遮断することと、地絡の誤検知抑制との両立を図ることを、より高精度で実現できる。

さらに本実施形態では、閾値変更部は、電流取得部により取得された正常時での電流値が大きいほど、異常閾値を高い値に変更する。具体的には、放電電流値Ｉｓｍｒが大きいほど異常閾値ＩｓｍｒＴＨを高い値に変更している。また、系統間電流値Ｉｉｓｏが大きいほど異常閾値ＩｉｓｏＴＨを高い値に変更している。正常時に電流が多く流れている状態であるほど応答許容時間が長い可能性が高い。そのため、電流値が大きいほど異常閾値を高くする本実施形態によれば、迅速遮断と誤検知抑制との両立を、より高精度で実現できる。

さらに本実施形態では、状態取得部は、システム状態値の１つとして、発電機Ｇ１０による発電量ＷＨを取得する。また、閾値変更部は、状態取得部により取得された発電量ＷＨが多いほど、異常閾値を高い値に変更する。正常時での発電量ＷＨが多い状態であるほど応答許容時間が長い可能性が高い。そのため、発電量ＷＨが多いほど異常閾値を高くする本実施形態によれば、迅速遮断と誤検知抑制との両立を、より高精度で実現できる。

（第４実施形態）
図９に示すように、本実施形態に係るＳＷ制御回路４０は状態検出部４１、閾値変更部４２、検出部４３および駆動部４４を有する。

状態検出部４１は、取得したシステム状態値と参照値との差に応じたアナログ信号を出力する差動増幅器４１ａを有する。

閾値変更部４２は、ＡＤ変換器４２ａ、ロジック回路４２ｂおよびＤＡ変換器４２ｃを有する。ＡＤ変換器４２ａは、複数の差動増幅器４１ａから出力されたアナログ信号をデジタル信号に変換して、ロジック回路４２ｂへ出力する。

ロジック回路４２ｂは、複数のＡＤ変換器４２ａから出力された信号、つまり複数種類のシステム状態値に基づき、異常閾値を設定する。なお、図５の表では、システム状態値が「高」「低」と簡易的に表現されているが、本実施形態では、「高」「低」の度合いが多段階で細かく区分けされている。そして、それらの区分けされたシステム状態に応じて異常閾値が設定されている。ロジック回路４２ｂは、設定した異常閾値ＩｓｍｒＴＨ、ＩｉｓｏＴＨの値をＤＡ変換器４２ｃへ出力する。

ＤＡ変換器４２ｃは、ロジック回路４２ｂから出力された異常閾値ＩｓｍｒＴＨ、ＩｉｓｏＴＨのデジタル信号をアナログ信号に変換して、検出部４３へ出力する。

検出部４３は、比較器４３ａ、４３ｂおよびロジック回路４３ｃを有する。比較器４３ａは、検出された系統間電流値Ｉｉｓｏと、閾値変更部４２から出力された異常閾値ＩｉｓｏＴＨとを大小比較する。比較器４３ａは、系統間電流値Ｉｉｓｏが異常閾値ＩｉｓｏＴＨより大きい場合にオン信号を出力する。比較器４３ｂは、検出された放電電流値Ｉｓｍｒと、閾値変更部４２から出力された異常閾値ＩｓｍｒＴＨとを大小比較する。比較器４３ｂは、放電電流値Ｉｓｍｒが異常閾値ＩｓｍｒＴＨより大きい場合にオン信号を出力する。

ロジック回路４３ｃは、２つの比較器４３ａ、４３ｂから出力された信号に基づき、系統間ＳＷを遮断させるか否かを決定し、指令信号を出力する。例えば、図３のステップＳ５０での肯定判定と、図４のステップＳ５０Ａでの肯定判定との両方がなされた場合に、系統間ＳＷを遮断させる指令信号を出力する。或いは、これらの肯定判定のいずれか一方がなされた場合に、系統間ＳＷを遮断させる指令信号を出力する。

駆動部４４は、ロジック回路４３ｃから出力された指令信号に従って、系統間スイッチ３１ａ、３１ｂへゲート信号を出力する。

（第５実施形態）
図１０に示すように、本実施形態に係る状態検出部４１は、差動増幅器４１ａに加えて、逆流防止スイッチ４１ｂを有する。逆流防止スイッチ４１ｂは、差動増幅器４１ａと系統間スイッチ３１ａ、３１ｂとの間に接続されている。逆流防止スイッチ４１ｂはＭＯＳＦＥＴである。ＭＯＳＦＥＴに含まれる寄生ダイオードのアノード側が、系統間スイッチ３１ａ、３１ｂのソース側に接続されている。上記寄生ダイオードのカソード側が、差動増幅器４１ａの入力側に接続されている。

ここで、図１０に示す構成において、サブ系統側のインダクタンスＬ２が大きい場合には、地絡発生に伴い系統間ＳＷを遮断すると、系統間スイッチ３１ａ、３１ｂのソース電位を基準に負サージが発生する。この負サージが大きいと、図１０中の矢印に示すように差動増幅器４１ａに負サージが印加され、差動増幅器４１ａが損傷する懸念がある。

この懸念に対し本実施形態では、負サージ発生時には逆流防止スイッチ４１ｂをオフにすることで、上記懸念を低減させている。すなわち、逆流防止スイッチ４１ｂは、地絡が生じていない正常時には常時オン作動し、地絡検知時にはオフ作動するように制御される。なお、地絡検知に伴う逆流防止スイッチ４１ｂのオフ作動は、系統間ＳＷを遮断させる前に行う。

（第６実施形態）
本実施形態に係る通電制御装置Ｄは、メイン電源側バス１０ａに設けられた１セットの遮断スイッチ１２ａ、１２ｂを備える（図１１参照）。以下の説明では、１セットの遮断スイッチ１２ａ、１２ｂのことをＳＭＲ１と記載し、１セットの遮断スイッチ２２ａ、２２ｂのことをＳＭＲ２と記載する場合がある。

メイン電源側バス１０ａのうち、１セットの遮断スイッチ１２ａ、１２ｂの間の部分には、シャント抵抗１２ｃが接続されている。遮断スイッチ１２ａ、１２ｂおよびシャント抵抗１２ｃは、１つのＳＭＲ装置１２としてユニット化されている。

ＳＷ制御回路４０は、シャント抵抗１２ｃの両端電位を検出し、両端電位差に基づき第１放電電流値Ｉｓｍｒ１を算出する。なお、第１放電電流値Ｉｓｍｒ１は、メイン電源Ｂ１０から放電される向きを正の値として定義される。なお、本実施形態では、サブ電源Ｂ２０から放電される放電電流値Ｉｓｍｒを、第２放電電流値Ｉｓｍｒ２と記載する。

ＳＷ制御回路４０は、第１放電電流値Ｉｓｍｒ１および第２放電電流値Ｉｓｍｒ２の両方に基づいて系統間ＳＷの作動を制御する。具体的には、ＳＷ制御回路４０は、シャント抵抗２２ｃの両端電位差に基づき第２放電電流値Ｉｓｍｒ２を検出（取得）する。また、シャント抵抗１２ｃの両端電位差に基づき第１放電電流値Ｉｓｍｒ１を検出（取得）する。

その後ＳＷ制御回路４０は、検出した第２放電電流値Ｉｓｍｒ２が、異常閾値Ｉｓｍｒ２ＴＨ（第２異常閾値）より大きいか否かを判定する。また、検出した第１放電電流値Ｉｓｍｒ１が、異常閾値Ｉｓｍｒ１ＴＨ（第１異常閾値）より大きいか否かを判定する。そして、これらの異常閾値Ｉｓｍｒ１ＴＨ、Ｉｓｍｒ２ＴＨは、上記各実施形態と同様にして、システム状態値に応じて変更されている。

（第７実施形態）
本実施形態に係る通電制御装置Ｄは、図１に示す通電制御装置Ｄにケース６０を備えさせたものである（図１２参照）。ケース６０は、ＳＷ制御回路４０、系統間ＳＷ、ＳＭＲ、およびシャント抵抗３１ｃ、２２ｃを内部に収容する。これにより、通電制御装置Ｄは、１つの電流遮断モジュールとして形成される。ケース６０には、複数の端子６１、６２、６３が取り付けられている。端子６１には、サブ電源Ｂ２０と接続される配線の一端が接続される。端子６２には、第２負荷Ｌ２０、Ｌ２１と接続される配線の一端が接続される。端子６３には、第１負荷Ｌ１０、Ｌ１１、メイン電源Ｂ１０および発電機Ｇ１０と接続される配線の一端が接続される。

なお、本実施形態の変形例として、サブ電源Ｂ２０および上位制御回路５０の少なくとも一方についても、ケース６０内部に収容させてもよい。なお、メイン電源Ｂ１０およびサブ電源Ｂ２０の少なくとも一方をケース６０内部に収容させた場合、収容されている電源および通電制御装置Ｄは電源ユニットを提供する。

また、本実施形態の変形例として、図１１に示す通電制御装置Ｄにケース６０を備えさせてもよい。この場合のケース６０は、ＳＷ制御回路４０、系統間ＳＷ、ＳＭＲ１、ＳＭＲ２、シャント抵抗３１ｃ、２２ｃ、１２ｃを内部に収容する。

（他の実施形態）
以上、本開示の複数の実施形態について説明したが、各実施形態の説明において明示している構成の組み合わせばかりではなく、特に組み合わせに支障が生じなければ、明示していなくても複数の実施形態の構成同士を部分的に組み合わせることができる。そして、複数の実施形態及び変形例に記述された構成同士の明示されていない組み合わせも、以下の説明によって開示されているものとする。

上記各実施形態において、状態取得部は、サブ系統電圧ＶｓＪＢやメイン系統電圧ＶｐＪＢをシステム状態値として取得してもよい。

上記各実施形態において、地絡検知に伴い系統間ＳＷを遮断させている場合に、このように異常が発生している旨を、ＳＷ制御回路４０が上位制御回路５０に通知してもよい。

上記各実施形態において、サブ系統バス２０で地絡が発生した場合に、系統間ＳＷを遮断ラッチすることに加え、ＳＭＲも遮断ラッチさせてもよい。また、上記各実施形態において、メイン系統バス１０で地絡が発生した場合に、系統間ＳＷを遮断することに加え、ＳＭＲを通電ラッチさせてもよい。

上記第６実施形態では、第２放電電流値Ｉｓｍｒ２が第２閾値を超えていなくても、第１放電電流値Ｉｓｍｒ１が第１閾値を超えて上昇していれば系統間ＳＷを遮断する。これに対し、第２放電電流値Ｉｓｍｒ２が第２閾値を超え、かつ、第１放電電流値Ｉｓｍｒ１が第１閾値を超えた場合に、地絡異常とみなして系統間ＳＷを遮断してもよい。

図１等に記載の冗長電源システムでは、発電機Ｇ１０がメイン系統バス１０に接続されている。そのため、サブ電源Ｂ２０は、系統間バス３０を通じて供給される電力によって充電可能に構成されている。これに対し、発電機Ｇ１０がサブ系統バス２０に接続されていてもよい。また、発電機Ｇ１０は、メイン電源Ｂ１０またはサブ電源Ｂ２０の高電位側に接続されていてもよいし、グランド側に接続されていてもよい。

１０ 第１系統バス、 ２０ 第２系統バス、 ２２ 電源スイッチ、 ３０ 系統間バス、 ３１ａ、３１ｂ 系統間スイッチ、 ４０ 系統間スイッチ制御部、 ４０ 電源スイッチ制御部、 Ｂ１０ 第１電源、 Ｂ２０ 第２電源、 Ｇ１０ 発電機、 Ｉｉｓｏ 電流値、 Ｉｉｓｏ システム状態値、 Ｉｉｓｏ 系統間電流値、 ＩｉｓｏＴＨ 異常閾値、 Ｉｓｍｒ 電流値、 Ｉｓｍｒ システム状態値、 Ｉｓｍｒ 放電電流値、 ＩｓｍｒＴＨ 異常閾値、 Ｌ１０、Ｌ１１ 第１負荷、 Ｌ２０、Ｌ２１ 第２負荷。

Claims (11)

1. 第１電源（Ｂ１０）から供給される電力を第１負荷（Ｌ１０、Ｌ１１）へ送電する第１系統バス（１０）と、
   第２電源（Ｂ２０）から供給される電力を第２負荷（Ｌ２０、Ｌ２１）へ送電する第２系統バス（２０）と、
   前記第１系統バスと前記第２系統バスとを電気的に接続する系統間バス（３０）と、
   を備える車両用の冗長電源システムに適用された通電制御装置において、
   前記系統間バスにおける電流の通電と遮断を切り替える系統間スイッチ（３１ａ、３１ｂ）と、
   前記系統間スイッチの作動状態を制御する系統間スイッチ制御部（４０）と、
   を備え、
   前記系統間スイッチ制御部は、
   前記冗長電源システムを流れる電流値（Ｉｓｍｒ、Ｉｉｓｏ）を取得する電流取得部（Ｓ４０、Ｓ４０Ａ）と、
   前記電流取得部により取得された前記電流値が異常閾値（ＩｓｍｒＴＨ、ＩｉｓｏＴＨ）を超えて上昇した場合に、地絡異常が生じているとみなして前記系統間スイッチを遮断状態に制御する遮断制御部（Ｓ６０）と、
   前記地絡異常とみなされていない正常時における、前記冗長電源システムの状態を表すシステム状態値を取得する状態取得部（Ｓ２０、Ｓ２０Ａ）と、
   前記状態取得部により取得された前記システム状態値（Ｖｓ、Ｒｓ、Ｖｐ、Ｒｐ、Ｉｉｓｏ、Ｉｓｍｒ、ＷＨ）に応じて前記異常閾値を変更させる閾値変更部（Ｓ３０、Ｓ３０Ａ）とを有する、通電制御装置。
2. 前記状態取得部は、前記システム状態値の１つとして、前記第２負荷へ供給される電圧である第２供給電圧と相関のある第２状態値（Ｖｓ、Ｒｓ）を取得し、
   前記閾値変更部は、前記正常時における前記第２供給電圧が高いほど、前記状態取得部により取得された前記第２状態値に基づき前記異常閾値を高い値に変更する、請求項１に記載の通電制御装置。
3. 前記状態取得部は、前記第２状態値の１つとして、前記第２電源の寄生抵抗を考慮した前記第２電源の出力電圧である第２電源電圧（Ｖｓ）を取得し、
   前記閾値変更部は、前記状態取得部により取得された前記第２電源電圧が高いほど、前記異常閾値を高い値に変更する、請求項２に記載の通電制御装置。
4. 前記電流取得部は、前記電流値の１つとして、前記第２電源から放電される電流の大きさである放電電流値（Ｉｓｍｒ）を取得し、
   前記遮断制御部は、前記放電電流値に基づき前記地絡異常の有無を判定する、請求項１〜３のいずれか１つに記載の通電制御装置。
5. 前記電流取得部は、前記電流値の１つとして、前記系統間バスを流れる電流の大きさである系統間電流値（Ｉｉｓｏ）を取得し、
   前記遮断制御部は、前記系統間電流値に基づき前記地絡異常の有無を判定する、請求項１〜４のいずれか１つに記載の通電制御装置。
6. 前記状態取得部は、前記システム状態値の１つとして、前記第１負荷へ供給される電圧である第１供給電圧と相関のある第１状態値（Ｖｐ、Ｒｐ）を取得し、
   前記閾値変更部は、前記正常時における前記第１供給電圧が高いほど、前記状態取得部により取得された前記第１状態値に基づき前記異常閾値を高い値に変更する、請求項１〜５のいずれか１つに記載の通電制御装置。
7. 前記状態取得部は、前記第１状態値の１つとして、前記第１電源の寄生抵抗を考慮した前記第１電源の出力電圧である第１電源電圧（Ｖｐ）を取得し、
   前記閾値変更部は、前記状態取得部により取得された前記第１電源電圧が高いほど、前記異常閾値を高い値に変更する、請求項６に記載の通電制御装置。
8. 前記閾値変更部は、前記電流取得部により取得された前記正常時での前記電流値が大きいほど、前記異常閾値を高い値に変更する、請求項１〜７のいずれか１つに記載の通電制御装置。
9. 前記冗長電源システムは、前記第１系統バスまたは前記第２系統バスへ発電電力を供給する発電機（Ｇ１０）を備え、
   前記状態取得部は、前記システム状態値の１つとして、前記発電機による発電量（ＷＨ）を取得し、
   前記閾値変更部は、前記状態取得部により取得された前記発電量が多いほど、前記異常閾値を高い値に変更する、請求項１〜８のいずれか１つに記載の通電制御装置。
10. 前記第２電源と前記第２系統バスとの通電と遮断を切り替える電源スイッチ（２２）と、
    前記電源スイッチの作動状態を制御する電源スイッチ制御部（４０）と、
    を備える、請求項１〜９のいずれか１つに記載の通電制御装置。
11. 請求項１〜１０のいずれか１つに記載の通電制御装置と、
    前記第１電源および前記第２電源の少なくとも一方と、
    を備える電源ユニット。

Images