JP2021016073A - 変換器アレイ、検出器およびフォトダイオードアレイ - Google Patents

Abstract

【課題】コストを低減することができる変換器アレイ、検出器及びフォトダイオードアレイを提供する。【解決手段】変換器アレイは、第１基板１３と、複数のアナログデジタル変換器１３５と、スイッチ回路１３７を含む。複数のアナログデジタル変換器１３５は、第１基板１３に配置される。スイッチ回路１３７は、第１基板１３に配置され、複数のアナログデジタル変換器１３５よりも少ない数のフォトダイオード１０１からの信号を処理するために、複数のアナログデジタル変換器間の接続関係を切り換える。複数のアナログデジタル変換器１３５とスイッチ回路１３７との組は、複数配列される。【選択図】図２

Description

本発明の実施形態は、変換器アレイ、検出器およびフォトダイオードアレイに関する。

Ｘ線ＣＴ装置の検出器として、検出器とデータ収集システム（ＤＡＳ：Data Acquisition System）とがチップレベルで一体化されたＸ線検出器がある。
上記Ｘ線検出器はチップレベルで一体化されているため、性能の観点では優れているものの、通常分解能用、高精細分解能用といった分解能別にＤＡＳのチップを別個に製造する必要があり、コストがかかるという問題がある。

特開２００１−２１５２８１号公報

本発明が解決しようとする課題は、コストを低減することである。

本実施形態に係る変換器アレイは、第１基板と、複数のアナログデジタル変換器と、スイッチとを含む。複数のアナログデジタル変換器は、前記第１基板に配置される。スイッチは、前記第１基板に配置され、前記複数のアナログデジタル変換器よりも少ない数のフォトダイオードからの信号を処理するために、前記複数のアナログデジタル変換器間の接続関係を切り換える。前記複数のアナログデジタル変換器と前記スイッチとの組は、複数配列される。

図１は、第１の実施形態に係る変換器アレイを含む検出器を示す図である。 図２は、第１の実施形態に係る検出器の断面図である。 図３は、検出器の再配線層の別例を示す図である。 図４は、図２に示す検出器セルを含む検出器を用いた、同時読み出し方式の一例を示す図である。 図５は、第１の実施形態に係る検出器の別例を示す図である。 図６は、図５に示す一体型検出器を用いた、逐次読み出し方式の一例を示す図である。 図７は、図５に示す一体型検出器を用いた、逐次読み出し方式の別例を示す図である。 図８は、高精細モード用のＰＤＡチップを用いた一体型検出器の一例を示す図である。 図９は、第２の実施形態に係るＸ線ＣＴ装置の構成を示す図である。

以下、図面を参照しながら本実施形態に係る変換器アレイ、検出器およびフォトダイオードアレイについて説明する。以下の実施形態では、同一の参照符号を付した部分は同様の動作をおこなうものとして、重複する説明を適宜省略する。

（第１の実施形態）
第１の実施形態に係る変換器アレイを含む検出器について図１を参照して説明する。
図１は、放射線入射方向から見た検出器１を模式的に表した平面図である。当該検出器１は、１画素に対応する検出器セル２が、基板３上に２次元配列される。図１の例では、縦方向が被検体の体軸方向に対応した列方向であり、横方向が検出器１のチャンネル方向である。図１では図示しないが、本実施形態では、検出器１とデータ収集システム（以下、ＤＡＳ（Data Acquisition System）という）の一部であるアナログデジタル変換器（ＡＤＣ）とが一体となった一体型検出器の構成を想定しており、１画素に対応する検出器セル２と対になるように、検出器セル２の個数以上の数となるＡＤＣが検出器１の下層に配置される。なお、複数配列されたＡＤＣを変換器アレイと呼ぶ。

次に、第１の実施形態に係る検出器１の断面図を図２に示す。
図２は、１画素となる検出器セル２に注目した検出器１の断面図である。縦方向は、基板の積層方向であり、横方向は、チャンネル方向でも列方向でもよい。つまり、図２に示す１画素単位のフォトダイオードと、複数のアナログデジタル変換器（ＡＤＣ）との組が２次元配列、つまり複数配列された構成が検出器１である。
検出器１は、複数のフォトダイオードが配列されたフォトダイオード基板１０と、複数のアナログデジタル変換器（ＡＤＣ）を含むＡＤＣ基板１３とを含む。なお、第１の実施形態では、検出器セル２は、チャンネル方向および列方向に２次元配列されたものであることを想定するが、２次元配列ではなくチャンネル方向に１次元配列されてもよい。一体型の検出器においては、フォトダイオード基板１０とＡＤＣ基板１３とが面接続、すなわち、フォトダイオード基板１０の背面とＡＤＣ基板１３の表面とが接続または貼り合わされている。

以下、フォトダイオード基板１０は、ＰＤＡチップ１０ともいう。同様に、ＡＤＣ基板１３は、ＡＤＣチップ１３ともいう。ＰＤＡチップ１０とＡＤＣチップ１３とは、一体化された基板を想定し、例えばダイレクトボンディングで接続される。

図２に示すＰＤＡチップ１０には、フォトダイオード１０１と、コンタクトホール１０３と、再配線層１０５とが配置される。ＡＤＣチップ１３には、電極パッド１３１と、接続電極１３３と、ＡＤＣ１３５と、スイッチ回路１３７と、配線層１３９とが配置される。

ここで、ＰＤＡチップ１０は、フォトダイオード１０１が通常分解能（ＮＲ：Normal Resolution）に対応し、ＡＤＣチップ１３は、通常分解能よりも分解能が高い高精細分解能（ＨＤＲ:High Definition Resolution）に対応する。通常分解能は、通常モードとも呼び、高精細分解能（ＨＤＲ）は、高精細モードとも呼ぶ。通常モードのフォトダイオード１０１の数は、高精細モードのＡＤＣ１３５の数よりも少ない。

フォトダイオード１０１は、シンチレータ（図示せず）によりＸ線から変換された光を受光し、電気信号に変換する。
コンタクトホール１０３は、フォトダイオード１０１の下面に電気的に接続されるように形成され、フォトダイオード１０１からの電気信号を再配線層１０５に引き出す。コンタクトホール１０３は、例えば貫通孔に金属などの導体が充填された構成でもよいし、貫通孔の内壁にメッキが施された構成でもよい。
再配線層１０５は、例えば導体で形成される回路パターンであり、ＰＤＡチップ１０とＡＤＣチップ１３との間に配置される。再配線層１０５は、コンタクトホール１０３の下面に電気的に接続されるように形成され、コンタクトホール１０３を介して引き出された電気信号を束ねる。

電極パッド１３１は、再配線層１０５の下面に電気的に接続されるように形成され、電気信号を引き出す。電極パッド１３１は、例えば、導体で形成される。
接続電極１３３は、電極パッド１３１の下面に電気的に接続されるように形成され、電気信号をＡＤＣ１３５に伝送する。接続電極１３３は、コンタクトホール１０３と同様の構成であればよい。
ＡＤＣ１３５は、接続電極１３３と電気的に接続され、アナログ信号である電気信号をアナログデジタル変換し、デジタル信号に変換する。ＡＤＣ１３５は、例えばＡＳＩＣ（Application Specific Integrated Circuit）で構成される。なお、ＡＤＣチップ１３は高精細モード用の基板であるため、ここではＡＤＣ１３５が２つ配置される。

なお、ＡＤＣ１３５には積分回路が含まれてもよい。積分回路は、１ビュー期間に亘り積分して積分信号を生成する。積分信号の波高値は、１ビュー期間に亘り接続元の検出素子により検出されたＸ線の線量値に対応する。ＡＤＣ１３５は、接続電極１３３から伝達される電気信号を一定時間積分した積分信号をデジタル信号に変換する。
なお、積分回路はＡＤＣ１３５と別体に形成されてもよく、接続電極１３３とＡＤＣ１３５との間に電気的に接続されていればよい。

スイッチ回路１３７は、ＡＤＣ１３５よりも少ない数のフォトダイオード１０１からの信号を処理するために、２つのＡＤＣ１３５間の接続関係を切り換える。具体的には、ＡＤＣ１３５に入力されるアナログ信号をそれぞれ切り換える。
配線層１３９は、例えば導体で形成される回路パターンであり、ＡＤＣ１３５の下面に電気的に接続され、デジタル信号を後段へ引き出す。

端子１５は、配線層１３９の下面に電気的に接続され、デジタル信号を後段の回路、例えば制御回路などに伝送する。端子１５は、例えば導体で形成される。

なお、再配線層１０５は、ＰＤＡチップ１０のＡＤＣチップ１３に対向する面側に形成されることを想定するが、別の単体の層で形成されてもよい。また、ＡＤＣ１３５は、接続電極１３３を介さずに電気信号が入力される状態であれば、ＡＤＣチップ１３の上面側（ＰＤＡチップ１０の直下）に配置されてもよい。

なお、上述の検出器１は、間接変換型の検出器を想定しているが、シンチレータおよびＰＤＡチップの代わりに、入射したＸ線を電気信号に変換する半導体素子を有する直接変換型であってもよい。

次に、検出器１の再配線層１０５の別例について図３に示す。
図３に示すように、フォトダイオード１０１から２つに分岐された信号を束ねる束ね層１０５１を設け、当該束ね層１０５１から分岐させて電気信号を引き出してもよい。
なお、再配線層１０５を設けずに、直接コンタクトホール１０３と電極パッド１３１とが接続されてもよい。

次に、図２に示す検出器セル２を含む検出器１を用いた、同時読み出し方式の一例について図４を参照して説明する。
図４に示す同時読み出し方式では、通常モードのＰＤＡチップ１０から高精細モードのＡＤＣチップ１３が電気信号５１を読み出す場合を示す。なお、電気信号５１の流れは、概略的に示したものであり、実際の伝送経路を具体的に示したものではない。

図４（ａ）では、この場合、スイッチ回路１３７がオンとなる。スイッチ回路１３７が、ＡＤＣ１３５−１側に電気信号が伝達されるように回路を切り換える。フォトダイオードからの電気信号５１はＡＤＣ１３５−１側だけで読み出され、ＡＤＣ１３５−２は使用されない。

一方、図４（ｂ）は、読み出しを行なうＡＤＣ１３５−１が切り替えられた後を示す。具体的には、スイッチ回路１３７が、ＡＤＣ１３５−２側に電気信号が伝達されるように回路を切り換える。フォトダイオードからの電気信号５１はＡＤＣ１３５−２側だけで読み出され、ＡＤＣ１３５−１はオフにして使用されない。このように、電気信号５１は、複数のＡＤＣ１３５が順に（交互に）切り換えられることで読み出される。ＡＤＣ１３５を切り替える時間間隔は、ＡＤＣ１３５に入力されるデータがオーバーフローしないように切り換えられる時間間隔であれば、どのように設計されてもよい。

高精細モード用のＡＤＣ１３５は、高精細モード用の素子サイズに応じた回路規模となっているため、通常分解能である素子サイズからの電気信号を一度に処理できない可能性があるが、所定の時間間隔でＡＤＣを切り替えることで、高精細モード用のＡＤＣを通常分解能の素子からの電気信号の読み出しに使用できる。

次に、第１の実施形態に係る検出器１の別例について図５を参照して説明する。
図５は、逐次読み出し方式に対応したＡＤＣチップ１３を有する検出器１の検出器セル４の一例である。
図５に示す検出器セル４は、ＰＤＡチップ１０と、ＡＤＣチップ１３と、端子１５とを含む。

検出器セル４が図２に示す検出器セル２と異なる点は、ＡＤＣチップ１３において、２つの積分回路１７と１つのＡＤＣ１３５とを含む点である。
積分回路１７は、接続電極１３３に電気的に接続され、電気信号を積分した積分信号を生成する。
ＡＤＣ１３５は、どちらかの積分回路１７から積分信号が入力されると、積分信号に対してアナログデジタル変換を行い、デジタル信号を生成する。ＡＤＣ１３５からデジタル信号が外部に出力される。

次に、図５に示す検出器セル４を含む検出器１を用いた、逐次読み出し方式の一例について図６を参照して説明する。
図６（ａ）では、積分回路Ａ１７−１からの積分信号がＡＤＣ１３５に入力され、デジタル信号が出力される。一方、図６（ｂ）では、積分回路Ｂ１７−２からの積分信号がＡＤＣ１３５に入力され、デジタル信号が出力される。
積分信号を交互に読み出す手法としては、スイッチ回路１３７が、例えば再配線層１０５から引き出される電気信号の入力先を積分回路Ａ１７−１と積分回路Ｂ１７−２とで順に切り換える。これにより、積分回路Ａ１７−１および積分回路Ｂ１７−２から交互に積分信号が読み出されればよい。

次に、図５に示す検出器１を用いた、逐次読み出し方式の別例について図７を参照して説明する。
図７に示すように、片方の積分回路１７を使用せず、１つの積分回路１７によって積分信号を生成し、生成された積分信号がＡＤＣ１３５に入力されてもよい。

なお、通常モード用のＰＤＡチップ１０を有する検出器について説明したが、勿論、高精細モード用のＰＤＡチップに対しても、第１の実施形態に係るＡＤＣチップ１３を適用できる。

高精細モード用のＰＤＡチップ１０を用いた一体型検出器の一例について図８を参照して説明する。
図８に示すように、ＰＤＡチップ１０には高精細モード用として２つのフォトダイオードが配置される。ＡＤＣチップ１３側では、スイッチ回路１３７をオフとすることで、ＡＤＣチップ１３の接続電極１３３を介して、２つのフォトダイオードからの電気信号がそれぞれ対応するＡＤＣ１３５に入力される。つまり、本実施形態に係るＰＤＡチップ１０は、高精細モードでも適切に動作する。

第１の実施形態によれば、高精細モード用に作られたＡＤＣチップにスイッチ回路を設け、電気信号の読み出し時に電気信号が入力されるＡＤＣを切り換えることで、通常モード用のＰＤＡチップに対してもＡＤＣチップを適用できる。つまり、ＡＤＣチップをＰＤＡチップの分解能によらず共通化することができ、高価でありコストがかかるＡＤＣチップを分解能別に製造する必要がない。結果として、一体型検出器の高性能なメリットを享受しつつ、コストを低減することができる。

（第２の実施形態）
第２の実施形態では、第１の実施形態に係る検出器１を含むＸ線ＣＴ装置について図９のブロック図を参照して説明する。
図９に示すＸ線ＣＴ装置６は、架台装置２０と、寝台装置３０と、Ｘ線ＣＴ装置の処理を実現するコンソール装置４０とを有する。図１では説明の都合上、架台装置２０を複数描画している。

なお、本実施形態では、非チルト状態での回転フレーム２３の回転軸又は寝台装置３０の天板３３の長手方向をＺ軸方向、Ｚ軸方向に直交し、床面に対し水平である軸方向をＸ軸方向、Ｚ軸方向に直交し、床面に対し垂直である軸方向をＹ軸方向とそれぞれ定義するものとする。

例えば、架台装置２０および寝台装置３０はＣＴ検査室に設置され、コンソール装置４０はＣＴ検査室に隣接する制御室に設置される。なお、コンソール装置４０は、必ずしも制御室に設置されなくてもよい。例えば、コンソール装置４０は、架台装置２０および寝台装置３０とともに同一の部屋に設置されてもよい。いずれにしても架台装置２０と、寝台装置３０と、コンソール装置４０とは互いに通信可能に有線または無線で接続されている。

架台装置２０は、被検体ＰをＸ線ＣＴ撮影するための構成を有するスキャン装置である。架台装置２０は、Ｘ線管２１と、検出器１と、回転フレーム２３と、Ｘ線高電圧装置２４と、制御装置２５と、ウェッジ２６と、コリメータ２７と、ＤＡＳ２８とを含む。

Ｘ線管２１は、Ｘ線高電圧装置２４からの高電圧の印加およびフィラメント電流の供給により、陰極（フィラメント）から陽極（ターゲット）に向けて熱電子を照射することでＸ線を発生する真空管である。具体的には、熱電子がターゲットに衝突することによりＸ線が発生される。例えば、Ｘ線管２１には回転する陽極に熱電子を照射することでＸ線を発生させる回転陽極型のＸ線管がある。Ｘ線管２１で発生したＸ線は、例えばコリメータ２７を介してコーンビーム形に成形され、被検体Ｐに照射される。

検出器１は、Ｘ線検出器２２とＤＡＳ２８とが一体となる一体型検出器である。
検出器１は、Ｘ線管２１から照射され、被検体Ｐを通過したＸ線を検出し、当該Ｘ線量に対応した電気信号をＤＡＳ２８へと出力する。検出器１は、例えば、Ｘ線管２１の焦点を中心として１つの円弧に沿ってチャネル方向に複数のＸ線検出素子が配列された複数のＸ線検出素子列を有する。検出器１は、例えば、チャネル方向に複数のＸ線検出素子が配列されたＸ線検出素子列がスライス方向（列方向、ｒｏｗ方向）に複数配列された列構造を有する。

図９における検出器１の具体的な構成として、例えば、シンチレータアレイと、グリッドと、光センサアレイ（ＰＤＡチップ１０）とを有する間接変換型の検出器を想定する。

シンチレータアレイは、複数のシンチレータを有する。シンチレータは、入射Ｘ線を、当該入射Ｘ線の強度に応じた光子量の光を出力するシンチレータ結晶を有する。
グリッドは、シンチレータアレイのＸ線入射側の面に配置され、散乱Ｘ線を吸収する機能を有するＸ線遮蔽板を有する。なお、グリッドはコリメータ（１次元コリメータまたは２次元コリメータ）と呼ばれる場合もある。
ＰＤＡチップ１０は、シンチレータから受けた光を増幅して電気信号に変換する。

ＤＡＳ２８は、例えば、データを生成可能な回路素子を搭載したＡＳＩＣ（Application Specific Integrated Circuit）により実現される。
ＤＡＳ２８は、読み出した電気信号に基づいて、検出器１により検出されたＸ線の線量に関するデジタルデータである検出データを生成する。検出データは、生成元のＸ線検出素子のチャンネル番号、列番号、投影角度を示すビュー番号、および検出されたＸ線の線量の積分値を示すデータのセットである。検出データは、コンソール装置４０へと転送される。

なお、ＤＡＳ２８は、積分回路およびＡＤＣ以外にも、検出素子各々について前置増幅器および可変増幅器を含む。前置増幅器は、接続元の検出素子からの電気信号を所定のゲインで増幅する。可変増幅器は、前置増幅器からの電気信号を可変のゲインで増幅する。

なお、回転フレーム２３は、Ｘ線管２１と検出器１に加えて、Ｘ線高電圧装置２４やＤＡＳ２８を更に備えて支持する。このような回転フレーム２３は、撮影空間をなす開口（ボア）１９が形成された略円筒形状の筐体に収容されている。開口はＦＯＶに略一致する。開口の中心軸は、回転フレーム２３の回転軸Ｚに一致する。なお、ＤＡＳ２８が生成した検出データは、例えば発光ダイオード（ＬＥＤ）を有する送信機から光通信によって架台装置２０の非回転部分（例えば固定フレーム。図１での図示は省略する。）に設けられた、フォトダイオードを有する受信機（図示せず）に送信され、コンソール装置４０へと転送される。なお、回転フレームから架台装置２０の非回転部分への検出データの送信方法は、前述の光通信に限らず、非接触型のデータ伝送であれば如何なる方式を採用しても構わない。

Ｘ線高電圧装置２４は、変圧器（トランス）および整流器等の電気回路を有し、Ｘ線管２１に印加する高電圧およびＸ線管２１に供給するフィラメント電流を発生する機能を有する高電圧発生装置と、Ｘ線管２１が照射するＸ線に応じた出力電圧の制御を行なうＸ線制御装置とを有する。高電圧発生装置は、変圧器方式であってもよいし、インバータ方式であっても構わない。なお、Ｘ線高電圧装置２４は、後述する回転フレーム２３に設けられてもよいし、架台装置２０の固定フレーム（図示しない）側に設けられても構わない。

制御装置２５は、ＣＰＵ等を有する処理回路と、モータおよびアクチュエータ等の駆動機構とを有する。処理回路は、ハードウェア資源として、ＣＰＵやＭＰＵ等のプロセッサとＲＯＭやＲＡＭ等のメモリとを有する。また、制御装置２５は、特定用途向け集積回路（Application Specific Integrated Circuit：ＡＳＩＣ）やフィールド・プログラマブル・ゲート・アレイ（Field Programmable Gate Array：ＦＰＧＡ）、他の複合プログラマブル論理デバイス（Complex Programmable Logic Device：ＣＰＬＤ）、単純プログラマブル論理デバイス（Simple Programmable Logic Device：ＳＰＬＤ）により実現されてもよい。制御装置２５は、コンソール装置４０からの指令に従い、Ｘ線高電圧装置２４およびＤＡＳ２８等を制御する。前記プロセッサは、前記メモリに保存されたプログラムを読み出して実現することで上記制御を実現する。

また、制御装置２５は、コンソール装置４０若しくは架台装置２０に取り付けられた、後述する入力インタフェース４３からの入力信号を受けて、架台装置２０および寝台装置３０の動作制御を行なう機能を有する。例えば、制御装置２５は、入力信号を受けて回転フレーム２３を回転させる制御や、架台装置２０をチルトさせる制御、および寝台装置３０および天板３３を動作させる制御を行なう。なお、架台装置２０をチルトさせる制御は、架台装置２０に取り付けられた入力インタフェース４３によって入力される傾斜角度（チルト角度）情報により、制御装置２５がＸ軸方向に平行な軸を中心に回転フレーム２３を回転させることによって実現される。また、制御装置２５は架台装置２０に設けられてもよいし、コンソール装置４０に設けられても構わない。なお、制御装置２５は、前記メモリにプログラムを保存する代わりに、前記プロセッサの回路内にプログラムを直接組み込むように構成しても構わない。この場合、前記プロセッサは、前記回路内に組み込まれたプログラムを読み出して実行することで上記制御を実現する。

ウェッジ２６は、Ｘ線管２１から照射されたＸ線量を調節するためのフィルタである。具体的には、ウェッジ２６は、Ｘ線管２１から被検体Ｐへ照射されるＸ線が、予め定められた分布になるように、Ｘ線管２１から照射されたＸ線を透過して減衰するフィルタである。例えば、ウェッジ２６（ウェッジフィルタ（wedge filter）、ボウタイフィルタ（bow-tie filter））は、所定のターゲット角度や所定の厚みとなるようにアルミニウムを加工したフィルタである。

コリメータ２７は、ウェッジ２６を透過したＸ線の照射範囲を絞り込むための鉛板等であり、複数の鉛板等の組み合わせによってスリットを形成する。なお、コリメータ２７は、Ｘ線絞りと呼ばれる場合もある。

寝台装置３０は、スキャン対象の被検体Ｐを載置、移動させる装置であり、基台３１と、寝台駆動装置３２と、天板３３と、支持フレーム３４とを備えている。

基台３１は、支持フレーム３４を鉛直方向に移動可能に支持する筐体である。
寝台駆動装置３２は、被検体Ｐが載置された天板３３を天板３３の長軸方向に移動するモータあるいはアクチュエータである。寝台駆動装置３２は、コンソール装置４０による制御、または制御装置２５による制御に従い、天板３３を移動する。例えば、寝台駆動装置３２は、天板３３に載置された被検体Ｐの体軸が回転フレーム２３の開口の中心軸に一致するよう、天板３３を被検体Ｐに対して直交方向に移動する。また、寝台駆動装置３２は、架台装置２０を用いて実行されるＸ線ＣＴ撮影に応じて、天板３３を被検体Ｐの体軸方向に沿って移動してもよい。寝台駆動装置３２は、制御装置２５からの駆動信号のデューティ比等に応じた回転速度で駆動することにより動力を発生する。寝台駆動装置３２は、例えば、ダイレクトドライブモータやサーボモータ等のモータにより実現される。

支持フレーム３４の上面に設けられた天板３３は、被検体Ｐが載置される板である。なお、寝台駆動装置３２は、天板３３に加え、支持フレーム３４を天板３３の長軸方向に移動してもよい。

コンソール装置４０は、メモリ４１と、ディスプレイ４２と、入力インタフェース４３と、処理回路４４とを有する。メモリ４１と、ディスプレイ４２と、入力インタフェース４３と、処理回路４４との間のデータ通信は、バス（BUS）を介して行われる。なお、コンソール装置４０は架台装置２０とは別体として説明するが、架台装置２０にコンソール装置４０またはコンソール装置４０の各構成要素の一部が含まれてもよい。

メモリ４１は、種々の情報を記憶するＨＤＤ（Hard Disk Drive）やＳＳＤ（Solid State Drive）、集積回路記憶装置等の記憶装置である。メモリ４１は、例えば、投影データや再構成画像データを記憶する。メモリ４１は、ＨＤＤやＳＳＤ等以外にも、ＣＤ（Compact Disc）、ＤＶＤ（Digital Versatile Disc）、フラッシュメモリ等の可搬性記憶媒体や、ＲＡＭ（Random Access Memory）等の半導体メモリ素子等との間で種々の情報を読み書きする駆動装置であってもよい。また、メモリ４１の保存領域は、Ｘ線ＣＴ装置６内にあってもよいし、ネットワークで接続された外部記憶装置内にあってもよい。例えば、メモリ４１は、ＣＴ画像や表示画像のデータを記憶する。また、メモリ４１は、本実施形態に係る制御プログラムを記憶する。

ディスプレイ４２は、各種の情報を表示する。例えば、ディスプレイ４２は、処理回路４４によって生成された医用画像（ＣＴ画像）や、操作者からの各種操作を受け付けるためのＧＵＩ（Graphical User Interface）等を出力する。例えば、ディスプレイ４２としては、例えば、液晶ディスプレイ（ＬＣＤ：Liquid Crystal Display）、ＣＲＴ（Cathode Ray Tube）ディスプレイ、有機ＥＬディスプレイ（ＯＥＬＤ：Organic Electro Luminescence Display）、プラズマディスプレイ又は他の任意のディスプレイが、適宜、使用可能となっている。また、ディスプレイ４２は、架台装置２０に設けられてもよい。また、ディスプレイ４２は、デスクトップ型でもよいし、コンソール装置４０本体と無線通信可能なタブレット端末などで構成されることにしても構わない。

入力インタフェース４３は、操作者からの各種の入力操作を受け付け、受け付けた入力操作を電気信号に変換して処理回路４４に出力する。例えば、入力インタフェース４３は、投影データを収集する際の収集条件や、ＣＴ画像を再構成する際の再構成条件、ＣＴ画像から後処理画像を生成する際の画像処理条件等を操作者から受け付ける。入力インタフェース４３としては、例えば、マウス、キーボード、トラックボール、スイッチ、ボタン、ジョイスティック、タッチパッドおよびタッチパネルディスプレイ等が適宜、使用可能となっている。なお、本実施形態において、入力インタフェース４３は、マウス、キーボード、トラックボール、スイッチ、ボタン、ジョイスティック、タッチパッドおよびタッチパネルディスプレイ等の物理的な操作部品を備えるものに限られない。例えば、装置とは別体に設けられた外部の入力機器から入力操作に対応する電気信号を受け取り、この電気信号を処理回路４４へ出力する電気信号の処理回路も入力インタフェース４３の例に含まれる。入力インタフェース４３は、架台装置２０に設けられてもよい。又、入力インタフェース４３は、コンソール装置４０本体と無線通信可能なタブレット端末などで構成されることにしても構わない。

処理回路４４は、入力インタフェース４３から出力される入力操作の電気信号に応じてＸ線ＣＴ装置６全体の動作を制御する。例えば、処理回路４４は、ハードウェア資源として、ＣＰＵやＭＰＵ、ＧＰＵ（Graphics Processing Unit）等のプロセッサとＲＯＭやＲＡＭ等のメモリとを有する。処理回路４４は、メモリに展開されたプログラムを実行するプロセッサにより、例えば、システム制御機能４４１、前処理機能４４２、再構成処理機能４４３および画像処理機能４４４を実行する。なお、各機能（システム制御機能４４１、前処理機能４４２、再構成処理機能４４３および画像処理機能４４４）は単一の処理回路で実現される場合に限らない。複数の独立したプロセッサを組み合わせて処理回路を構成し、各プロセッサがプログラムを実行することにより各機能を実現するものとしても構わない。

システム制御機能４４１は、入力インタフェース４３を介して操作者から受け付けた入力操作に基づいて、処理回路４４の各機能を制御する。具体的には、システム制御機能４４１は、メモリ４１に記憶されている制御プログラムを読み出して処理回路４４内のメモリ上に展開し、展開された制御プログラムに従ってＸ線ＣＴ装置６の各部を制御する。例えば、処理回路４４は、入力インタフェース４３を介して操作者から受け付けた入力操作に基づいて、処理回路４４の各機能を制御する。

前処理機能４４２は、ＤＡＳ２８から出力された検出データに対して対数変換処理やオフセット補正処理、チャネル間の感度補正処理、ビームハードニング補正などの前処理を施したデータを生成する。なお、前処理前のデータ（検出データ）および前処理後のデータを総称して投影データと称する場合もある。

再構成処理機能４４３は、前処理機能４４２にて生成された投影データに対して、フィルタ補正逆投影法（ＦＢＰ法：Filtered Back Projection）や逐次近似再構成法等を用いた再構成処理を行ってＣＴ画像データを生成する。

画像処理機能４４４は、入力インタフェース４３を介して操作者から受け付けた入力操作に基づいて、再構成処理機能４４３によって生成されたＣＴ画像データを、任意断面の断層画像データや３次元画像データに変換する処理である。なお、３次元画像データの生成は、再構成処理機能４４３が直接行なっても構わない。

なお、処理回路４４は、スキャン制御処理よび表示制御処理も行なう。
スキャン制御処理は、Ｘ線高電圧装置２４に高電圧を供給させて、Ｘ線管２１にＸ線を照射させるなど、Ｘ線スキャンに関する各種動作を制御する処理である。
表示制御処理は、処理回路４４の各機能または処理における処理途中又は処理結果の情報を表示するようにディスプレイ４２を制御する処理である。
処理回路４４は、コンソール装置４０に含まれる場合に限らず、複数の医用画像診断装置にて取得されたデータに対する処理を一括して行なう統合サーバに含まれてもよい。

以上に示した第２の実施形態によれば、分解能の種類によらず適用可能なＡＤＣチップを搭載することで、Ｘ線検出器の性能を向上させつつＸ線ＣＴ装置のコストを低減することができる。

なお、コンソール装置４０は、単一のコンソールにて複数の機能を実行するものとして説明したが、複数の機能を別々のコンソールが実行することにしても構わない。

またＸ線ＣＴ装置には、Ｘ線管と検出器とが一体として被検体Ｐの周囲を回転するＲｏｔａｔｅ／Ｒｏｔａｔｅ−Ｔｙｐｅ（第３世代ＣＴ）、リング状にアレイされた多数のＸ線検出素子が固定され、Ｘ線管のみが被検体Ｐの周囲を回転するＳｔａｔｉｏｎａｒｙ／Ｒｏｔａｔｅ−Ｔｙｐｅ（第４世代ＣＴ）等様々なタイプがあり、いずれのタイプでも本実施形態へ適用可能である。
さらに、本実施形態においては、一管球型のＸ線ＣＴ装置にも、Ｘ線管と検出器との複数のペアを回転リングに搭載した、いわゆる多管球型のＸ線ＣＴ装置にも適用可能である。

加えて、実施形態に係る各機能は、上述の処理を実行するプログラムをワークステーション等のコンピュータにインストールし、これらをメモリ上で展開することによっても実現することができる。このとき、コンピュータに前記手法を実行させることのできるプログラムは、磁気ディスク（ハードディスクなど）、光ディスク（ＣＤ−ＲＯＭ、ＤＶＤなど）、半導体メモリなどの記憶媒体に格納して頒布することも可能である。

以上説明した少なくとも１つの実施形態によれば、コストを低減することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行なうことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると同様に、特許請求の範囲に記載された発明とその均等の範囲に含まれるものである。

１ 検出器
２，４ 検出器セル
３ 基板
４ 検出器セル
１０ フォトダイオード基板（ＰＤＡチップ）
１３ ＡＤＣ基板（ＡＤＣチップ）
１５ 端子
１７ 積分回路
１７−１ 積分回路Ａ
１７−２ 積分回路Ｂ
２０ 架台装置
２１ Ｘ線管
２２ Ｘ線検出器
２３ 回転フレーム
２４ Ｘ線高電圧装置
２５ 制御装置
２６ ウェッジ
２７ コリメータ
２８ データ収集装置
２９ 開口
３０ 寝台装置
３１ 基台
３２ 寝台駆動装置
３３ 天板
３４ 支持フレーム
４０ コンソール装置
４１ メモリ
４２ ディスプレイ
４３ 入力インタフェース
４４ 処理回路
５１ 電気信号
１０１ フォトダイオード
１０３ コンタクトホール
１０５ 再配線層
１３１ 電極パッド
１３３ 接続電極
１３７ スイッチ回路
１３９ 配線層
４４１ システム制御機能
４４２ 前処理機能
４４３ 再構成処理機能
４４４ 画像処理機能
１０５１ 束ね層

Claims (7)

1. 第１基板と、
   前記第１基板に配置される複数のアナログデジタル変換器と、
   前記第１基板に配置され、前記複数のアナログデジタル変換器よりも少ない数のフォトダイオードからの信号を処理するために、前記複数のアナログデジタル変換器間の接続関係を切り換えるスイッチと、を具備し、
   前記複数のアナログデジタル変換器と前記スイッチとの組が複数配列された、変換器アレイ。
2. 請求項１に記載の変換器アレイと、
   前記変換器アレイに積層される第２基板と、
   前記第２基板に配置される、前記複数のアナログデジタル変換器よりも少ない数のフォトダイオードと、
   前記変換器アレイと前記第２基板との間に配置され、前記フォトダイオードからの前記信号を束ねる配線層と、を具備し、
   前記フォトダイオードと前記配線層とは、前記複数のアナログデジタル変換器と前記スイッチとの組に対応して配列される、検出器。
3. 前記スイッチは、通常分解能用のフォトダイオードが接続される場合はオンとなり、
   前記信号は、前記複数のアナログデジタル変換器が順に切り換えられることで読み出される、請求項１に記載の変換器アレイまたは請求項２に記載の検出器。
4. 前記配線層は、前記第２基板のうちの前記第１基板に対向する面に形成される、請求項２または請求項３に記載の検出器。
5. 第１基板と、
   前記第１基板の第１面に配置され、検出した光を電気信号に変換するフォトダイオードと、
   前記第１基板の前記第１面に対向する第２面に配置され、前記電気信号を束ねる配線層と、
   前記第１基板の前記第２面に積層される第２基板と、
   積層方向に沿って前記第２基板に配置され、前記配線層からの前記電気信号を伝送する複数の接続電極と、
   前記第２基板に配置され、前記複数の接続電極からの電気信号をそれぞれ所定時間積分し、複数の積分信号を生成する複数の積分回路と、
   前記第２基板に配置され、前記複数の積分信号を順にデジタル信号に変換するアナログデジタル変換器と、
   を具備する検出器。
6. 前記フォトダイオードは、通常分解能の画素サイズの処理に対応し、
   前記アナログデジタル変換器は、前記通常分解能よりも画素サイズが小さい高精細分解能の画素サイズの処理に対応する、請求項２から請求項５のいずれか１項に記載の検出器。
7. 第１基板と、
   前記第１基板の第１面に配置され、検出した光を電気信号に変換する、通常分解能の画素サイズに対応する複数のフォトダイオードと、
   前記第１基板の前記第１面に対向する第２面に配置され、画素毎に前記電気信号を束ねる配線層と、を具備する、フォトダイオードアレイ。