JP2020524839A5 - - Google Patents

Claims (20)

1. ＮＡＮＤフラッシュストレージデバイスであって、
   複数のＮＡＮＤフラッシュチップと、
   コントローラとを備え、前記コントローラは、
   入力／出力（Ｉ／Ｏ）バスを介してデータを受信するように構成され、
   各ＮＡＮＤフラッシュチップへの書込動作が時間的に重ならないように、前記受信したデータを前記複数のＮＡＮＤフラッシュチップのうちの第１のＮＡＮＤフラッシュチップおよび前記複数のＮＡＮＤフラッシュチップのうちの第２のＮＡＮＤフラッシュチップに連続的に書き込むように構成され、
   前記Ｉ／Ｏバスを介して読取コマンドを受信するように構成され、
   前記読取コマンドを受信したことに応答して、読取動作が書込動作の後ろのキューに入れられないように、現在書込動作を実行していない前記第１のＮＡＮＤフラッシュチップまたは前記第２のＮＡＮＤフラッシュチップのいずれかからデータを読み取るように構成される、ＮＡＮＤフラッシュストレージデバイス。
2. 前記コントローラは、
   前記第１のＮＡＮＤフラッシュチップを二次書込チップとして指定し、前記第２のＮＡＮＤフラッシュチップを将来的な二次書込チップとして指定し、第３のＮＡＮＤフラッシュチップを一次書込チップとして指定し、第４のＮＡＮＤフラッシュチップを将来的な一次書込チップとして指定し、残りのＮＡＮＤフラッシュチップをリードオンリとして指定するように構成され、
   各チップへの書込動作が時間的に重ならないように、前記受信したデータを前記一次書込チップおよび前記二次書込チップに連続的に書き込むように構成され、
   有効データを前記将来的な一次書込チップから前記将来的な二次書込チップにコピーするように構成され、
   前記受信したデータの前記書き込みおよび前記有効データの前記コピーに続いて、前記第１のＮＡＮＤフラッシュチップをリードオンリとして指定し、前記第２のＮＡＮＤフラッシュチップを前記二次書込チップとして指定し、前記第３のＮＡＮＤフラッシュチップを前記将来的な二次書込チップとして指定し、前記第４のＮＡＮＤフラッシュチップを前記一次書込チップとして指定するように構成される、請求項１に記載のＮＡＮＤフラッシュストレージデバイス。
3. 前記コントローラは、
   前記受信したデータの前記書き込みおよび前記有効データの前記コピーに続いて、
   第５のＮＡＮＤフラッシュチップを前記将来的な一次書込チップとして指定するように構成され、
   各チップへの書込動作が時間的に重ならないように、前記Ｉ／Ｏバスを介して受信した第２のデータを前記一次書込チップおよび前記二次書込チップに連続的に書き込むように構成され、
   第２の有効データを前記将来的な一次書込チップから前記将来的な二次書込チップにコピーするように構成され、
   前記第２の受信したデータの前記書き込みおよび前記第２の有効データの前記コピーに続いて、前記第２のＮＡＮＤフラッシュチップをリードオンリとして指定し、前記第３のＮＡＮＤフラッシュチップを前記二次書込チップとして指定し、前記第４のＮＡＮＤフラッシュチップを前記将来的な二次書込チップとして指定し、前記第５のＮＡＮＤフラッシュチップを前記一次書込チップとして指定するように構成される、請求項２に記載のＮＡＮＤフラッシュストレージデバイス。
4. 前記コピー動作は、
   前記有効データおよび空き空間がそれぞれ、前記将来的な二次書込チップの実質的に連続したそれぞれのメモリ空間を占めるように、前記有効データを前記将来的な一次書込チップから前記将来的な二次書込チップにコピーすることと、
   前記有効データおよび前記空き空間がそれぞれ、前記将来的な一次書込チップの実質的に連続したそれぞれのメモリ空間を占めるように、前記有効データを前記将来的な二次書込チップから前記将来的な一次書込チップにコピーバックすることと、
   前記空き空間が占める前記将来的な一次書込チップおよび前記将来的な二次書込チップの前記メモリ空間を消去することとを含む、請求項２または３に記載のＮＡＮＤフラッシュストレージデバイス。
5. 前記書込動作および前記コピー動作は、重なり合う期間中に実行される、請求項２〜４のいずれか１項に記載のＮＡＮＤフラッシュストレージデバイス。
6. ＮＡＮＤフラッシュストレージデバイスであって、
   複数のバッファＮＡＮＤフラッシュチップと、
   複数のストレージＮＡＮＤフラッシュチップと、
   コントローラとを備え、前記コントローラは、
   入力／出力（Ｉ／Ｏ）バスを介して入来データを受信するように構成され、
   各ＮＡＮＤフラッシュチップへの書込動作が時間的に重ならないように、前記受信した入来データを前記複数のストレージＮＡＮＤフラッシュチップのうちの第１のバッファＮＡＮＤフラッシュチップおよび前記複数のバッファＮＡＮＤフラッシュチップのうちの第１のストレージＮＡＮＤフラッシュチップに連続的に書き込むように構成され、
   前記Ｉ／Ｏバスを介して読取コマンドを受信するように構成され、
   前記読取コマンドを受信したことに応答して、読取動作が書込動作の後ろのキューに入れられないように、現在書込動作を実行していない前記第１のバッファＮＡＮＤフラッシュチップまたは前記第１のストレージＮＡＮＤフラッシュチップのいずれかからデータを読み取るように構成される、ＮＡＮＤフラッシュストレージデバイス。
7. 前記コントローラは、
   前記第１のストレージＮＡＮＤフラッシュチップを一次書込チップとして指定し、第２のストレージＮＡＮＤフラッシュチップを将来的な一次書込チップとして指定し、前記第１のバッファＮＡＮＤフラッシュチップを二次書込チップとして指定し、第２のバッファＮＡＮＤフラッシュチップを将来的な二次書込チップとして指定し、残りのＮＡＮＤフラッシュチップをリードオンリとして指定するように構成され、
   各チップへの書込動作が時間的に重ならないように、前記受信したデータを前記一次書込チップおよび前記二次書込チップに連続的に書き込むように構成され、
   有効データを前記将来的な一次書込チップから前記将来的な二次書込チップにコピーするように構成され、
   前記受信したデータの前記書き込みおよび前記有効データの前記コピーに続いて、前記第１のストレージＮＡＮＤフラッシュチップをリードオンリとして指定し、前記第２のストレージＮＡＮＤフラッシュチップを前記一次書込チップとして指定し、前記第１のバッファＮＡＮＤフラッシュチップを前記将来的な二次書込チップとして指定し、前記第２のバッファＮＡＮＤフラッシュチップを前記二次書込チップとして指定するように構成される、請求項６に記載のＮＡＮＤフラッシュストレージデバイス。
8. 前記コントローラは、
   前記受信したデータの前記書き込みおよび前記有効データの前記コピーに続いて、
   第３のストレージＮＡＮＤフラッシュチップを前記将来的な一次書込チップとして指定するように構成され、
   各チップへの書込動作が時間的に重ならないように、前記Ｉ／Ｏバスを介して受信した第２のデータを前記一次書込チップおよび前記二次書込チップに連続的に書き込むように構成され、
   第２の有効データを前記将来的な一次書込チップから前記将来的な二次書込チップにコピーするように構成され、
   前記第２の受信したデータの前記書き込みおよび前記第２の有効データの前記コピーに続いて、前記第２のストレージＮＡＮＤフラッシュチップをリードオンリとして指定し、前記第３のストレージＮＡＮＤフラッシュチップを前記一次書込チップとして指定し、前記第１のバッファＮＡＮＤフラッシュチップを前記二次書込チップとして指定し、前記第２のバッファＮＡＮＤフラッシュチップを前記将来的な二次書込チップとして指定するように構成される、請求項７に記載のＮＡＮＤフラッシュストレージデバイス。
9. 前記コピー動作は、
   前記有効データおよび空き空間がそれぞれ、前記将来的な二次書込チップの実質的に連続したそれぞれのメモリ空間を占めるように、前記有効データを前記将来的な一次書込チップから前記将来的な二次書込チップにコピーすることと、
   前記有効データおよび前記空き空間がそれぞれ、前記将来的な一次書込チップの実質的に連続したそれぞれのメモリ空間を占めるように、前記有効データを前記将来的な二次書込チップから前記将来的な一次書込チップにコピーバックすることと、
   前記空き空間が占める前記将来的な一次書込チップおよび前記将来的な二次書込チップの前記メモリ空間を消去することとを含む、請求項７または８に記載のＮＡＮＤフラッシュストレージデバイス。
10. 前記バッファＮＡＮＤフラッシュチップは、シングルレベルセル（ＳＬＣ）ＮＡＮＤフラッシュチップであり、
    前記ストレージＮＡＮＤフラッシュチップは、トリプルレベルセル（ＴＬＣ）ＮＡＮＤフラッシュチップである、請求項６〜９のいずれか１項に記載のＮＡＮＤフラッシュストレージデバイス。
11. ＮＡＮＤフラッシュストレージデバイスをバッファリングする方法であって、
    入力／出力（Ｉ／Ｏ）バスを介してデータを受信するステップと、
    各ＮＡＮＤフラッシュチップへの書込動作が時間的に重ならないように、前記受信したデータを複数のＮＡＮＤフラッシュチップのうちの第１のＮＡＮＤフラッシュチップおよび複数のＮＡＮＤフラッシュチップのうちの第２のＮＡＮＤフラッシュチップに連続的に書き込むステップと、
    前記Ｉ／Ｏバスを介して読取コマンドを受信するステップと、
    前記読取コマンドを受信したことに応答して、読取動作が書込動作の後ろのキューに入れられないように、現在書込動作を実行していない前記第１のＮＡＮＤフラッシュチップまたは前記第２のＮＡＮＤフラッシュチップのいずれかからデータを読み取るステップとを備える、方法。
12. 前記第１のＮＡＮＤフラッシュチップを二次書込チップとして指定し、前記第２のＮＡＮＤフラッシュチップを将来的な二次書込チップとして指定し、第３のＮＡＮＤフラッシュチップを一次書込チップとして指定し、第４のＮＡＮＤフラッシュチップを将来的な一次書込チップとして指定し、残りのＮＡＮＤフラッシュチップをリードオンリとして指定するステップと、
    各チップへの書込動作が時間的に重ならないように、前記受信したデータを前記一次書込チップおよび前記二次書込チップに連続的に書き込むステップと、
    有効データを前記将来的な一次書込チップから前記将来的な二次書込チップにコピーするステップと、
    前記受信したデータの前記書き込みおよび前記有効データの前記コピーに続いて、前記第１のＮＡＮＤフラッシュチップをリードオンリとして指定し、前記第２のＮＡＮＤフラッシュチップを前記二次書込チップとして指定し、前記第３のＮＡＮＤフラッシュチップを前記将来的な二次書込チップとして指定し、前記第４のＮＡＮＤフラッシュチップを前記一次書込チップとして指定するステップとを備える、請求項１１に記載の方法。
13. 前記受信したデータの前記書き込みおよび前記有効データの前記コピーに続いて、
    第５のＮＡＮＤフラッシュチップを前記将来的な一次書込チップとして指定するステップと、
    各チップへの書込動作が時間的に重ならないように、前記Ｉ／Ｏバスを介して受信した第２のデータを前記一次書込チップおよび前記二次書込チップに連続的に書き込むステップと、
    第２の有効データを前記将来的な一次書込チップから前記将来的な二次書込チップにコピーするステップと、
    前記第２の受信したデータの前記書き込みおよび前記第２の有効データの前記コピーに続いて、前記第２のＮＡＮＤフラッシュチップをリードオンリとして指定し、前記第３のＮＡＮＤフラッシュチップを前記二次書込チップとして指定し、前記第４のＮＡＮＤフラッシュチップを前記将来的な二次書込チップとして指定し、前記第５のＮＡＮＤフラッシュチップを前記一次書込チップとして指定するステップとを備える、請求項１２に記載の方法。
14. 前記コピー動作は、
    前記有効データおよび空き空間がそれぞれ、前記将来的な二次書込チップの実質的に連続したそれぞれのメモリ空間を占めるように、前記有効データを前記将来的な一次書込チップから前記将来的な二次書込チップにコピーすることと、
    前記有効データおよび前記空き空間がそれぞれ、前記将来的な一次書込チップの実質的に連続したそれぞれのメモリ空間を占めるように、前記有効データを前記将来的な二次書込チップから前記将来的な一次書込チップにコピーバックすることと、
    前記空き空間が占める前記将来的な一次書込チップおよび前記将来的な二次書込チップの前記メモリ空間を消去することとを含む、請求項１２または１３に記載の方法。
15. 前記書込動作および前記コピー動作は、重なり合う期間中に実行される、請求項１２〜１４のいずれか１項に記載の方法。
16. ＮＡＮＤフラッシュストレージデバイスをバッファリングする方法であって、
    入力／出力（Ｉ／Ｏ）バスを介してデータを受信するステップと、
    各ＮＡＮＤフラッシュチップへの書込動作が時間的に重ならないように、前記受信した入来データを複数のストレージＮＡＮＤフラッシュチップのうちの第１のバッファＮＡＮＤフラッシュチップおよび複数のバッファＮＡＮＤフラッシュチップのうちの第１のストレージＮＡＮＤフラッシュチップに連続的に書き込むステップと、
    前記Ｉ／Ｏバスを介して読取コマンドを受信するステップと、
    前記読取コマンドを受信したことに応答して、読取動作が書込動作の後ろのキューに入れられないように、現在書込動作を実行していない前記第１のバッファＮＡＮＤフラッシュチップまたは前記第１のストレージＮＡＮＤフラッシュチップのいずれかからデータを読み取るステップとを備える、方法。
17. 前記第１のストレージＮＡＮＤフラッシュチップを一次書込チップとして指定し、第２のストレージＮＡＮＤフラッシュチップを将来的な一次書込チップとして指定し、前記第１のバッファＮＡＮＤフラッシュチップを二次書込チップとして指定し、第２のバッファＮＡＮＤフラッシュチップを将来的な二次書込チップとして指定し、残りのＮＡＮＤフラッシュチップをリードオンリとして指定するステップと、
    各チップへの書込動作が時間的に重ならないように、前記受信したデータを前記一次書込チップおよび前記二次書込チップに連続的に書き込むステップと、
    有効データを前記将来的な一次書込チップから前記将来的な二次書込チップにコピーするステップと、
    前記受信したデータの前記書き込みおよび前記有効データの前記コピーに続いて、前記第１のストレージＮＡＮＤフラッシュチップをリードオンリとして指定し、前記第２のストレージＮＡＮＤフラッシュチップを前記一次書込チップとして指定し、前記第１のバッファＮＡＮＤフラッシュチップを前記将来的な二次書込チップとして指定し、前記第２のバッファＮＡＮＤフラッシュチップを前記二次書込チップとして指定するステップとを備える、請求項１６に記載の方法。
18. 前記受信したデータの前記書き込みおよび前記有効データの前記コピーに続いて、
    第３のストレージＮＡＮＤフラッシュチップを前記将来的な一次書込チップとして指定するステップと、
    各チップへの書込動作が時間的に重ならないように、前記Ｉ／Ｏバスを介して受信した第２のデータを前記一次書込チップおよび前記二次書込チップに連続的に書き込むステップと、
    第２の有効データを前記将来的な一次書込チップから前記将来的な二次書込チップにコピーするステップと、
    前記第２の受信したデータの前記書き込みおよび前記第２の有効データの前記コピーに続いて、前記第２のストレージＮＡＮＤフラッシュチップをリードオンリとして指定し、前記第３のストレージＮＡＮＤフラッシュチップを前記一次書込チップとして指定し、前記第１のバッファＮＡＮＤフラッシュチップを前記二次書込チップとして指定し、前記第２のバッファＮＡＮＤフラッシュチップを前記将来的な二次書込チップとして指定するステップとを備える、請求項１７に記載の方法。
19. 前記コピー動作は、
    前記有効データおよび空き空間がそれぞれ、前記将来的な二次書込チップの実質的に連続したそれぞれのメモリ空間を占めるように、前記有効データを前記将来的な一次書込チップから前記将来的な二次書込チップにコピーすることと、
    前記有効データおよび前記空き空間がそれぞれ、前記将来的な一次書込チップの実質的に連続したそれぞれのメモリ空間を占めるように、前記有効データを前記将来的な二次書込チップから前記将来的な一次書込チップにコピーバックすることと、
    前記空き空間が占める前記将来的な一次書込チップおよび前記将来的な二次書込チップの前記メモリ空間を消去することとを含む、請求項１７または１８に記載の方法。
20. 前記バッファＮＡＮＤフラッシュチップは、シングルレベルセル（ＳＬＣ）ＮＡＮＤフラッシュチップであり、
    前記ストレージＮＡＮＤフラッシュチップは、トリプルレベルセル（ＴＬＣ）ＮＡＮＤフラッシュチップである、請求項１６〜１９のいずれか１項に記載の方法。