JP2020506300A5 - - Google Patents

Download PDF

Info

Publication number
JP2020506300A5
JP2020506300A5 JP2019563323A JP2019563323A JP2020506300A5 JP 2020506300 A5 JP2020506300 A5 JP 2020506300A5 JP 2019563323 A JP2019563323 A JP 2019563323A JP 2019563323 A JP2019563323 A JP 2019563323A JP 2020506300 A5 JP2020506300 A5 JP 2020506300A5
Authority
JP
Japan
Prior art keywords
layer
dielectric material
pacing
deposition
target
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019563323A
Other languages
English (en)
Other versions
JP7237856B2 (ja
JP2020506300A (ja
Filing date
Publication date
Priority claimed from US15/426,102 external-priority patent/US11459651B2/en
Application filed filed Critical
Publication of JP2020506300A publication Critical patent/JP2020506300A/ja
Publication of JP2020506300A5 publication Critical patent/JP2020506300A5/ja
Application granted granted Critical
Publication of JP7237856B2 publication Critical patent/JP7237856B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Description

誘電体スパッタリングの欠陥を低減させるペースティング法
本開示の実施形態は一般に、半導体製造システム内で使用される基板処理チャンバに関する。
物理的気相堆積(physical vapor deposition:PVD)としても知られているスパッタリングは、集積回路のフィーチャ(feature)を形成する方法である。スパッタリングは基板上に材料層を堆積させる。電場によって強く加速されたイオンによって、ターゲットなどの原料物質(source material)がボンバードされる。このボンバードは、ターゲットから原料物質を放出させ、その原料物質は次いで基板上に堆積する。堆積の間、放出された粒子は、基板表面に対して概ね直角の方向に移動するのではなく、さまざまな方向に移動することができ、その結果、望ましくないことに、処理チャンバの内部構造上に原料物質の層が形成される。
処理チャンバのシールド上または他の内部表面上などの、内部構造のこの不必要な被覆物(unwanted coating)は、後続のウェーハ処理において欠陥および汚染を生じさせる可能性がある。汚染は、不必要な被覆物からの材料が、ウェーハ上に堆積中の所望の材料と結合したときに生じる。結果として生じるウェーハ堆積膜は、堆積材料と内部構造の被覆からの材料との混合物である。ウェーハ処理の欠陥は、不必要な被覆物からの粒子がウェーハ上の堆積層中に落下したときに生じる。欠陥の量およびサイズを決定するためにウェーハ表面を検査することができるが、膜の組成を決定するためにはウェーハ堆積膜を分析しなければならない。
直流(direct current:DC)給電(powered)PVDチャンバは通常、その費用有効性および費用効率のため金属ウェーハ堆積プロセスに対して使用される。しかしながら、誘電体材料に対して使用されると、最終的には誘電体材料がチャンバ内の電極を絶縁膜で覆い、堆積プロセスを停止させる。高周波(Radio Frequency:RF)PVDチャンバなどの交流(alternating current:AC)給電PVDチャンバは、周期の前半において表面に残された正電荷を、周期の後半に負電荷で中和することができる。この周期的性質は、金属ウェーハ堆積と誘電体ウェーハ堆積の両方に対してRF PVDチャンバを使用することを可能にするが、堆積速度はDC給電PVDチャンバよりも小さい。
RFスパッタリングによって、ターゲット材料は、ウェーハ上だけでなく、望ましくないことに、処理チャンバのシールド上および他の内部表面にも堆積する。シールドは通常、金属などの導電性材料でできており、金属材料ターゲットが使用されている場合、金属堆積物上の金属が処理を妨害することはない。しかしながら、ターゲット材料が誘電体であるときには、シールド上の誘電体堆積物が電荷の蓄積を引き起こし、これが処理チャンバ内のアーク発生につながることがある。このアーク発生によって内部表面の誘電体層から粒子が追い出され、処理中のウェーハ上に落下する可能性がある。この粒子生成は、ウェーハ堆積層中のかなりの量の欠陥につながりうる。
したがって、本発明者は、PVDチャンバ内において誘電体材料をRF給電プロセスで堆積させるための改良された方法を提供した。
本明細書では、RF PVD処理チャンバのタンタル(Ta)ターゲットペースティング(pasting)プロセスの実施形態が提供される。いくつかの実施形態では、堆積チャンバ内においてペースティング層を形成するための方法は、誘電体材料ターゲットのRFスパッタリングによって堆積チャンバの少なくとも1つの内側部分上に形成された第1の誘電体材料層の少なくとも一部分の上に、この第1の誘電体材料層による粒子欠陥を低減させるTaペースティング層を堆積させることを含む。
いくつかの実施形態では、RF PVD堆積チャンバ内においてペースティングを実行するための方法は、PVDチャンバの少なくとも1つの内側部分上の酸化マグネシウム(MgO)の上に、この酸化マグネシウムによる粒子欠陥を低減させるために、Taターゲットをスパッタリングすることによって、Taペースティング層を堆積させること、粒子欠陥をさらに低減させるため、および後続のMgO堆積層のTa汚染を低減させるために、PVDチャンバに酸素を流入させて、Taペースティング層と結合させること、ならびに後続のMgO堆積層のTa汚染をさらに低減させるために、MgOターゲットをスパッタリングすることによってPVDチャンバの少なくとも1つの内側部分上にMgO堆積層を堆積させることを含む。
いくつかの実施形態では、堆積チャンバは、内部容積を有する処理チャンバと、内部容積内に配されたシールドであり、内部容積内の処理容積を取り囲むように構成された1つまたは複数の側壁を有し、シールドの少なくとも1つの表面の少なくとも一部分が、RFスパッタリングによって形成された誘電体材料堆積層を有し、この誘電体材料堆積層の少なくとも一部分がタンタルTa堆積層を有する、シールドとを含む。
本開示の他の追加の実施形態は以下に記載されている。
上にその概要を簡単に示し、以下でより詳細に説明する本開示の実施形態は、添付図面に示された本開示の例示的な実施形態を参照することによって理解することができる。しかしながら、添付図面は本開示の典型的な実施形態だけを示すものであり、したがって添付図面を本開示の範囲を限定するものと考えるべきではない。等しく有効な他の実施形態を本開示が受け入れる可能性があるためである。
本発明の原理のいくつかの実施形態に基づく処理チャンバの略断面図である。 本発明の原理のいくつかの実施形態に従って得られたチタンペースティングデータを示す図である。 本発明の原理のいくつかの実施形態に基づくタンタルペースティングデータを示す図である。 本発明の原理のいくつかの実施形態に基づく処理チャンバの内部容積表面の一部分を示す図である。 基板を処理する、本発明の原理のいくつかの実施形態に基づく方法を示す流れ図である。
理解を容易にするため、可能な場合には、上記の図に共通する同一の要素を示すのに同一の参照符号を使用した。上記の図は一様な倍率では描かれておらず、分かりやすくするために単純化されていることがある。追加の言及がなくても、1つの実施形態の要素および特徴を他の実施形態に有益に組み込むことができる。
本明細書では、PVD処理チャンバのタンタル(Ta)ターゲットペースティングプロセスの実施形態が提供される。本発明の方法は、ウェーハ上への誘電体材料堆積後に処理チャンバの内部表面の少なくとも一部分をペースティングするTaターゲットスパッタリングプロセスを強化する。このTaペースティングは、シールドなどの処理チャンバ内部表面にその意図なしにスパッタリングされた誘電体材料をカプセル封入する。このTaペースティングは、この誘電体材料の粒子が堆積膜に落下することで生じる欠陥の数および欠陥のサイズを大幅に低減させる。堆積膜または堆積層の欠陥と汚染の両方をさらに低減させるため、Taペースティングの効果を増強するための追加のプロセスが使用される。
いくつかの実施形態では、例えば多カソードPVDチャンバなどのPVDチャンバ(例えば処理チャンバ100)が、チャンバ本体に(例えばチャンバ本体アダプタ108を介して)取り付けられた対応する複数のターゲット(少なくとも1つの誘電体ターゲット104および少なくとも1つの金属ターゲット106)を有する、複数のカソード102、103(例えば5つのカソード)を含む。この処理チャンバは、基板136を支持するための支持表面134を有する基板支持体132を含む。処理チャンバ100は開口150(例えばスリットバルブ)を含み、基板136を支持表面134上に降ろすために、開口150を通してエンドエフェクタ(図示せず)が延入して、基板をリフトピン(図示せず)上に置くことができる。
図1に示された実施形態では、それぞれのターゲットが、支持表面134に対する所定の角度αで配されている。いくつかの実施形態では、角度αが、約10°〜約50°の間である。基板支持体は、基板支持体132内に配されたバイアス電極140に整合ネットワーク142を介して結合されたRFバイアス電源138を含む。チャンバ本体アダプタ108は、処理チャンバ100のチャンバ本体110の上部に結合されており、接地されている。それぞれのカソードは、DC電源112またはRF電源114と関連マグネトロンとを有することができる。この2重電源は、DC給電プロセスとRF給電プロセスの両方を同じ処理チャンバ100内で実行することを可能にする。RF電源114の場合には、RF電源114が、RF整合ネットワーク115を介してカソード102に結合される。RF電源114によって供給されるRFエネルギーの周波数は、約13.56MHz〜約162MHzの範囲またはそれ以上とすることができる。例えば、限定はされないが、13.56MHz、27.12MHz、60MHzまたは162MHzなどの周波数を使用することができるができる。
RFバイアス電源138は、基板136上に負のDCバイアスを誘導するために基板支持体132に結合することができる。加えて、いくつかの実施形態では、処理中の基板136上に負のDCセルフバイアスが形成される。例えば、RFバイアス電源138によって供給されるRFエネルギーの周波数を約2MHz〜約60MHzの範囲とすることができ、例えば、限定はされないが、2MHz、13.56MHzまたは60MHzなどの周波数を使用することができる。他の用途では、基板支持体132を接地することができ、または電気的に浮遊したままにすることがある。
チャンバ本体アダプタ108にはシールド116が回転可能に結合されており、シールド116は、全てのカソードによって共用されている。同時にスパッタリングする必要があるターゲットの数に応じて、回転シールド116は、対応する1つまたは複数のターゲットを露出させるための1つまたは複数の穴(hole)を有することができる。シールド116は、複数のターゲット104、106間の交差汚染を制限または排除する。例えば、5つのカソードが提供されるいくつかの実施形態では、シールド116が、スパッタリングされるターゲット104を露出させるための少なくとも1つの穴118と、スパッタリングされていないターゲット(例えば金属ターゲット106)を収容するための少なくとも1つのポケット120とを含む。シールド116は、シャフト122を介してチャンバ本体アダプタ108に回転するように結合されている。いくつかの実施形態では、シールド116が、内部容積ないし内側容積105内の処理容積を取り囲むように構成された1つまたは複数の側壁を有する。
シャフト122のシールド116とは反対の側には、アクチュエータ124が結合されている。アクチュエータ124は、矢印126によって示されているようにシールド116を回転させるように構成されており、さらに、矢印128によって示されているように、シールド116を、処理チャンバ100の中心軸130に沿って上下に移動させるように構成されている。シールド116を上方へ後退位置まで移動させて、穴118の周囲のシールドの面が、基板136に面するターゲット(例えば誘電体ターゲット104)の面よりも後ろに位置するようにすると、ターゲットの周囲の(例えば穴118の側壁の)ダークスペース(dark space)内にスパッタリングされる材料が最小限に抑えられる。その結果、1つのターゲット(例えば誘電体ターゲット104)からスパッタリングされた材料が、ダークスペースに蓄積した材料のスパッタリングによって別のターゲット(例えば金属ターゲット106)を汚染することがない。
処理チャンバ100はさらに、シールド116を使用して処理チャンバ100の内側容積105を取り囲み、ターゲット104、106以外の他のチャンバ部品を処理による損傷および/または汚染から保護する。処理中に、ターゲット104、106からの原料物質が基板136上にスパッタリングされる。このスパッタリングプロセスは、基板136の表面に、原料物質の薄い堆積層または堆積膜を形成する。しかしながら、このスパッタリングプロセスは、基板136上に原料物質を堆積させるだけでなく、シールド116上および内側容積105の他の表面にも原料物質を堆積させる。この余分の堆積物は、基板136以外の表面の不必要な被覆物または堆積物であり、この余分の堆積物が、内側表面から壊落し、基板136上に落下しうる粒子を生成することがある。これらの粒子は、基板136の表面の堆積層または堆積膜に欠陥を生じさせることがある。粒子の生成は、基板処理の長年の重大な課題である。
シールドが後退位置にあるときの接地されたチャンバ本体アダプタ108へのシールド116の改良された接地を提供するため、処理チャンバ100は、複数のRF接地リング144を含むことができる。RF接地リング144は、プラズマとシールドとの間のエネルギーを最小化することにより、シールド116が負に帯電することを有利に防ぐ。
処理チャンバ100の内側容積105に所定の処理ガスを供給するため、処理チャンバ100はさらに処理ガス供給源146を含むことができる。処理ガス供給源146は例えば、金属ターゲット106がスパッタリングされた後に内側容積105に酸素を供給することができる。この酸素の供給については後により詳細に論じる。処理ガスを排出するため、および処理チャンバ100の内側の所望の圧力の維持を容易にするために、処理チャンバ100はさらに、内側容積105に流体結合された排気ポンプ148を含むことができる。本発明の原理のいくつかの実施形態では圧力レベル調整が使用される。この圧力レベル調整については後により詳細に論じる。
例えばスピン−トランスファ・トルク・マグネチック・ランダム・アクセス・メモリ(spin−transfer torque magnetic random access memory:STT−MRAM)などの多くの新規のメモリ製品の処理において、処理チャンバ100を使用することができる。STT−MRAMは、臨界トンネリング障壁層(critical tunneling barrier layer)に依存する層状堆積スタックを有する。この障壁層に使用される典型的な誘電体材料は酸化マグネシウム(MgO)である。MgO堆積層は、DC電力を使用してMg+O2として堆積させることができ(ウェーハ上にMgを堆積させている間にチャンバに酸素を流入させる)、またはRF電力を使用してMgOとして堆積させることができる(ウェーハ堆積のためにMgOスパッタリングターゲットが使用される)。しかしながら、処理チャンバの内側表面に誘電体材料が蓄積するため、DC電力は、誘電体膜に対して効率的には機能しない。RF給電プロセスなどのAC給電プロセスは、誘電体材料に対してより良好に機能する。
高品質のMgO堆積物に対する半導体産業からの要求の高まりは、誘電体ターゲット材料に対してRF給電プロセスを使用したときに生じる欠陥の長年の課題を際立たせた。それにもかかわらず、ハードドライブに使用されるMgO堆積層を構築する際に使用される以前の欠陥低減技法は、トンネリング障壁層を有するメモリなどの半導体デバイスに対して使用するには大きすぎる欠陥を生み出す。ハードドライブ産業では、120nm〜150nmの範囲のMgO欠陥は許容可能であるとみなされる。しかしながら、集積回路(IC)産業では欠陥が35nm以下であることが望まれる。
これらの欠陥の支配的な供給源は、シールド上および処理中にウェーハを取り囲む他の処理容積表面(例えば図1の内側容積105の内部表面を参照されたい)へのMgOの堆積物である。RF給電プロセスは、誘電体を堆積させるために、例えばMgO、酸化アルミニウム(Al23)または他の誘電体材料などの誘電体材料ターゲットを使用することができる(対照的に、DC給電プロセスは、誘電体膜を堆積させるのに金属ターゲットから始め、酸素を流さなければならない)。シールド上または他の処理容積表面にこれらの膜が堆積しているときには、誘電体粉の形成、誘電体膜上の電荷に起因するアーク発生、および/または貧弱な接着に起因する膜の剥離(剥脱)のために、堆積物が粒子を生み出す。
これらの問題を軽減するため、通常は、誘電体層の後にペースティング層をシールド上にスパッタリングする。このペースティング層材料の業界標準は長期にわたってチタン(Ti)またはTiの誘導体であった。Tiは、比較的に安価で容易に入手可能な金属である。処理チャンバ内の高真空の達成を助けるため、Tiをゲッタ(getter)として使用して、ガスの痕跡残留物を除去することもできる。Tiペースティング層は、MgOシールド層をカプセル封入して、処理中にウェーハ上に落下するMgO粒子を減らす役目を果たす。しかしながら、120nm未満の欠陥に対するTiの欠陥低減性能は非常に貧弱である。この欠陥サイズは、ハードドライブ産業における技術に対しては許容可能であるが、IC産業に対しては望ましくない。この望ましくない効果にもかかわらず、Tiは、誘電体材料のペースティングのための業界標準であり続けた。より有利な解決策が見出せなかったためである。しかしながら、本発明者は、誘電体材料層の上のペースティング層としてタンタル(Ta)を使用することにより、堆積物の欠陥管理の新たなレベルへと進んだ。Taの高いコストおよび酸素との高い反応性のため、以前には、Taは、ペースティングのための実用可能なターゲット材料とはみなされなかった。したがって、予期に反して、本発明者は、本明細書に記載された本発明の原理の技法を使用することにより、Taの欠陥管理性能は実際にTiの欠陥管理性能を上回ることを発見した。本発明者はさらに、Tiに比べてはるかに大きなTaの原子サイズが、MgOシールド層の被覆率(coverage)をより良好にすることを可能にし、欠陥の数および欠陥のサイズを大幅に低減させることを発見した。加えて、本発明者はさらに、Taが低いスパッタ率(sputter yield)を有し、ウェーハ堆積層の汚染を低減させることを見出した。
本発明者は、TiおよびTaを誘電体材料の上のペースティング層として使用した試験を実施した(例えばそれぞれ図2および3を参照されたい)。Ti試験とTa試験で使用した誘電体材料はともにMgOであった。Taペースティング層に関する小さな欠陥302および大きな欠陥304のデータ傾向(図3)は、Tiペースティング層(図2)と比較したときに、ウェーハ堆積層上の欠陥の数および欠陥のサイズの低下を示した。Tiペースティング層試験の結果200は、ウェーハ生産運転の全体にわたって一貫しておらず、ウェーハ生産運転の全体にわたって小さな欠陥202と大きな欠陥204の両方で増加する傾向を示した。Taペースティング層の結果300は、ウェーハ生産運転の全体にわたってはるかに一貫しており、小さな欠陥302と大きな欠陥304の両方で全体の欠陥はより少なく、生産運転が進むにつれて減少する傾向を示した。
誘電体材料層の上のTaペースティング層の被覆率をさらに高めるための追加の試験を実施した。Taペースティング中にチャンバ圧力を約2ミリトル(mTorr)から約20ミリトルまで増大させた。約10ミリトルを含め、約10ミリトルまでは欠陥の数およびサイズが低下した。約10ミリトルから約20ミリトルにかけては欠陥の数およびサイズの低下は小さかった。より高い圧力は、より低い圧力では到達し得ないチャンバのエリアにTaペースティング層を分散させるのに役立ち、より良好な被覆率、したがってより少ない欠陥を提供した。欠陥を低減させ、良好な分散を提供するのに約10ミリトルの圧力は有効であった。約10ミリトルを超える圧力への圧力調整では、分散は増大したが、欠陥の減少はわずかであった。本発明者はさらに、Taペースティングプロセス後にチャンバに酸素を流入させた場合には欠陥が減少すると判定した。この欠陥の減少は、酸素がTaと結合して、Taペースティング層の上に酸化タンタル(TaO)層を形成し、それによってより強い保持結合を生み出すことによるものであった。
図4は、本発明の原理の一実施形態に基づくPVD処理チャンバ(例えば図1の100参照)の内部表面の一部分402を示す。例えば、内部表面の一部分402は、シールド116の一部分、またはダークスペースシールドの一部分、または図1の内側容積105の表面の他の部分とすることができる。以下の例では、記載されたそれぞれの層が、表面もしくは別の層を完全に覆うことがあり、または表面もしくは別の層を部分的にしか覆わないことがある。以前のステップにおいて堆積がなかった別の層上に1つの層が重なることもある(例えば、第2の層が第1の層を完全には覆わなかった場合には、第3の層が、第2の層上に堆積するだけでなく、第1の層の一部分上にも堆積することがある)。
図1の基板136などのウェーハ上に酸化マグネシウムなどの誘電体ターゲット材料がスパッタリングされるときには、この誘電体材料が、内部表面の一部分402の表面404にもスパッタリングされて、誘電体材料層406を形成する。誘電体材料層406は望まれていないが、このウェーハ堆積プロセスの副生物である。誘電体材料層406は、剥脱、粉状残留物および/または荷電の蓄積によるアーク発生に起因する粒子形成を引き起こしうる。これらの粒子は、後続の堆積プロセス中にウェーハまたは基板136上に落下する可能性がある。誘電体材料層406からの粒子の形成を低減させるため、Ta材料でできたターゲットをスパッタリングして、誘電体材料層406の上にTaペースティング層408を形成する。Taペースティング層408は、誘電体材料層406をカプセル封入することにより粒子形成の制御に役立つ。本発明者は、厚さ約10Å(オングストローム)のTaペースティング層408が、ウェーハ欠陥のかなりの低減を提供することができることを発見した。
しかしながら、本発明者は、この時点で後続の誘電体材料堆積プロセスを実行した場合には、Taペースティング層408が、このプロセスから酸素を奪い、このことが、ウェーハ上の誘電体材料堆積層の汚染につながることを発見した。したがって、Taターゲットを処理チャンバ100から取り外すかまたは処理チャンバ100から隠し、その代わりに誘電体材料から作られたターゲットを使用する。図1に示された処理チャンバ100などの多カソード処理チャンバでは、アクチュエータ124によってシールド116を回転させて、Taターゲットを覆い、同時に誘電体ターゲットを内側容積105に対して露出させることができる。次いで、処理ガス供給源146を介して処理チャンバ100に酸素を流入させ、Taペースティング層408と相互作用させて、Taペースティング層408上に酸化タンタル(TaO)層410を形成する。この酸素の流れは、Taペースティング層408との結合を助けて、粒子生成を低減させ、さらに、Taペースティング層408が後続の堆積プロセスから酸素を奪うのを防ぎ、それが、ウェーハ上の誘電体材料堆積層の汚染の低減につながる。次いで、誘電体材料ターゲットをスパッタリングして、TaO層410の上に第2の誘電体材料膜層412を形成する。この洗浄(cleaning)プロセスは、ウェーハ上の後続の誘電体材料堆積層の可能な汚染をさらに低減させる。
図5は、基板を処理する、本発明の原理の実施形態に基づく方法500を示す流れ図である。堆積チャンバ内に基板またはウェーハを置く。例えばMgOターゲットなどの誘電体材料ターゲットを用いたスパッタリングを実行して、502に示されているように、ウェーハの表面に誘電体材料の膜または層を堆積させる。誘電体材料層の堆積が完了した後、504に示されているように、処理チャンバからウェーハを取り出す。この時点で、この誘電体材料のスパッタリングにより、処理チャンバの例えばシールドなどの内部表面の少なくとも一部分にも誘電体材料の層が生成されている。
次いで、Ta材料ターゲットを用いたスパッタリングを実行して、506に示されているように、処理チャンバの内部表面の少なくとも一部分の誘電体材料層の上にTaの層をペースティングする。本発明者は、処理チャンバ内の圧力レベルの調整がウェーハ欠陥を低減させるのに役立つことを発見した。したがって、処理チャンバの内部表面の上のTa層の被覆率を増大させるために、任意選択で、Ta材料ターゲットをスパッタリングするときに、処理チャンバ内の圧力を、約10ミリトル〜約20ミリトルの間に調整することができる。被覆率の増大は、内部表面の誘電体材料層によって生成された粒子に起因する欠陥を低減させるのに役立つ。厚さ約10Å(オングストローム)のTa層がウェーハ堆積層の欠陥の低減を提供することが分かっている。
Taスパッタリングが完了した時点で、ターゲットを、例えばMgOターゲットなどの誘電体材料ターゲットに変更し、任意選択で、508に示されているように、処理チャンバに酸素を注入し、酸素をTaペースティング層と結合させる。酸素とTaペースティング層との結合が終了した後、510に示されているように、処理チャンバから酸素を排出する。Taペースティング層の上に形成されたTaO層は、粒子が剥脱し、後続のウェーハ誘電体材料堆積層内に欠陥を生み出すのを防ぐのに役立つ。
次いで、誘電体材料ターゲットを使用して、512に示されているように、酸素濃度が高められたTaペースティング層の上に別のペースティング層をスパッタリングする。この誘電体材料ペースティング層が形成されない場合には、後続の堆積ステップで、Taペースティング層が、スパッタリングされた誘電体材料と混合し、ウェーハの表面の堆積層を汚染する可能性がある。したがって、この処理ステップはしばしば、汚染を低減させる洗浄ステップと呼ばれる。このプロセスは、次のウェーハに備えて処理チャンバを準備するのに役立ち、ファーストウェーハ効果(first wafer effect)として知られているものを低減させる。処理チャンバ内での最初のウェーハ運転は通常、平均を上回る汚染レベルおよび欠陥を提供する。ウェーハの処理が継続されるにつれ、これらのレベルは、後続のウェーハごとに平均化される傾向がある。処理チャンバの洗浄は、この現象が厳格に低減されるか、または完全に排除されることを保証する。
誘電体材料ペースティング層が完成した後、514に示されているように、次に処理するウェーハを処理チャンバ内に装填する。次いで、この次のウェーハを誘電体材料堆積膜で被覆し、このプロセスを再び開始する。ウェーハ上に誘電体材料を堆積させるたびに、これらのペースティングステップを実行する必要はない。ペースティングステップは普通、ウェーハ100枚〜200枚ごとなど、たまに実行すればよい。ペースティングステップが実行される頻度が高いほど、ウェーハ上の誘電体堆積膜の純度は高くなり、ウェーハの表面の欠陥は少なくなる。
方法500の全てのプロセスを実行する必要があるわけではない。誘電体材料ターゲットとTaターゲットペースティングとを組み合わせるだけで、かなりの利益(例えば欠陥の低減、汚染の低下)を達成することができる。酸素の導入および/または圧力レベルの調整は、この誘電体材料/Taターゲットの組合せの全体的な有効性を高めるが、必須というわけではない。
このように、本明細書には、Taおよび誘電体ターゲットペースティングの実施形態が提供されている。本発明のTaおよび誘電体材料ターゲットペースティングは、シールドおよび処理チャンバの他の内部構造表面からの粒子の生成を防ぎまたは低減させることによって、RF PVD処理チャンバ内における欠陥の低減および誘電体材料堆積物の純度の増大を促進することができる。
以上の説明は本開示の実施形態を対象としているが、本開示の基本的な範囲を逸脱することなく本開示の他の追加の実施形態を考案することができる。

Claims (15)

  1. 堆積チャンバ内においてペースティングを実行するための方法であって、
    誘電体材料ターゲットのRFスパッタリングによって前記堆積チャンバの少なくとも1つの内側部分上に形成された第1の誘電体材料層の少なくとも一部分の上に、前記第1の誘電体材料層に起因する粒子欠陥を低減させるタンタル(Ta)ペースティング層を堆積させること
    を含む方法。
  2. 後続の誘電体材料堆積層のTa汚染をさらに低減させるために、誘電体材料ターゲットをRFスパッタリングすることによって前記Taペースティング層の少なくとも一部分上に第2の誘電体材料層を堆積させること
    をさらに含む、請求項1に記載の方法。
  3. 粒子欠陥をさらに低減させるため、および後続の誘電体材料堆積層のTa汚染を低減させるために、前記堆積チャンバに酸素を流入させて、前記Taペースティング層上に酸化タンタルを形成すること
    をさらに含む、請求項1に記載の方法。
  4. 前記堆積チャンバから前記酸素を排出すること、および
    後続の誘電体材料堆積層のTa汚染をさらに低減させるために、誘電体材料ターゲットをRFスパッタリングすることによって前記酸化タンタルの少なくとも一部分上に第2の誘電体材料層を堆積させること
    をさらに含む、請求項3に記載の方法。
  5. 前記堆積チャンバに酸素を流入させる前に誘電体材料ターゲットを選択すること
    をさらに含む、請求項3に記載の方法。
  6. 前記Taペースティング層の被覆率を増大させるため、前記Taペースティング層を堆積させる前に、前記堆積チャンバを、約10ミリトル〜約20ミリトルの範囲の圧力レベルまで加圧すること
    をさらに含む、請求項1に記載の方法。
  7. 前記Taペースティング層を約10Åの厚さまで堆積させること
    をさらに含む、請求項1に記載の方法。
  8. RF PVDチャンバ内においてペースティングを実行するための方法であって、
    前記RF PVDチャンバの少なくとも1つの内側部分上の酸化マグネシウム(MgO)の上に、前記MgOによる粒子欠陥を低減させるために、タンタル(Ta)ターゲットをスパッタリングすることによって、Taペースティング層を堆積させること、
    粒子欠陥をさらに低減させるため、および後続のMgO堆積層のTa汚染を低減させるために、前記RF PVDチャンバに酸素を流入させて、前記Taペースティング層と結合させること、ならびに
    後続のMgO堆積層のTa汚染をさらに低減させるために、MgOターゲットをスパッタリングすることによって前記RF PVDチャンバの少なくとも1つの内側部分上にMgO堆積層を堆積させること
    を含む方法。
  9. 前記MgO堆積層を堆積させる前に前記酸素を排出すること
    をさらに含む、請求項8に記載の方法。
  10. 前記Taペースティング層の被覆率を増大させるため、前記Taペースティング層を堆積させる前に、前記RF PVDチャンバを、約10ミリトル〜約20ミリトルの範囲の圧力レベルまで加圧すること
    をさらに含む、請求項8に記載の方法。
  11. 前記RF PVDチャンバに前記酸素を流入させる前に、前記TaターゲットをMgOターゲットに置き換えること
    をさらに含む、請求項8に記載の方法。
  12. 内部容積を有する処理チャンバと、
    前記内部容積内に配されたシールドであり、前記内部容積内の処理容積を取り囲むように構成された1つまたは複数の側壁を有し、前記シールドの少なくとも1つの表面の少なくとも一部分が、RFスパッタリングによって形成された誘電体材料堆積層を有し、前記誘電体材料堆積層の少なくとも一部分がタンタル(Ta)堆積層を有する、シールドと
    を備える堆積チャンバ。
  13. 前記Ta堆積層の少なくとも一部分が酸化タンタル層を有する、請求項12に記載の堆積チャンバ。
  14. 前記酸化タンタル層の少なくとも一部分が、RFスパッタリングによって形成された第2の誘電体材料堆積層を有する、請求項13に記載の堆積チャンバ。
  15. 前記Ta堆積層の少なくとも一部分が、RFスパッタリングによって形成された第2の誘電体材料堆積層を有する、請求項12に記載の堆積チャンバ。
JP2019563323A 2017-02-07 2018-02-01 誘電体スパッタリングの欠陥を低減させるペースティング法 Active JP7237856B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/426,102 2017-02-07
US15/426,102 US11459651B2 (en) 2017-02-07 2017-02-07 Paste method to reduce defects in dielectric sputtering
PCT/US2018/016384 WO2018148091A1 (en) 2017-02-07 2018-02-01 Paste method to reduce defects in dielectric sputtering

Publications (3)

Publication Number Publication Date
JP2020506300A JP2020506300A (ja) 2020-02-27
JP2020506300A5 true JP2020506300A5 (ja) 2021-03-04
JP7237856B2 JP7237856B2 (ja) 2023-03-13

Family

ID=63039177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019563323A Active JP7237856B2 (ja) 2017-02-07 2018-02-01 誘電体スパッタリングの欠陥を低減させるペースティング法

Country Status (7)

Country Link
US (1) US11459651B2 (ja)
EP (1) EP3580369A4 (ja)
JP (1) JP7237856B2 (ja)
KR (1) KR102516128B1 (ja)
CN (1) CN110268094A (ja)
TW (1) TWI828618B (ja)
WO (1) WO2018148091A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10367136B2 (en) * 2017-12-29 2019-07-30 Spin Memory, Inc. Methods for manufacturing a perpendicular magnetic tunnel junction (p-MTJ) MRAM having a precessional spin current injection (PSC) structure
CN113614274A (zh) * 2019-03-22 2021-11-05 应用材料公司 用于沉积具有超导膜的多层器件的方法及装置
EP3942088A4 (en) 2019-03-22 2022-12-21 Applied Materials, Inc. METHOD AND APPARATUS FOR DEPOSITING METAL NITRIDES
US11227751B1 (en) * 2020-07-01 2022-01-18 Applied Materials, Inc. Plasma chamber target for reducing defects in workpiece during dielectric sputtering

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5803977A (en) 1992-09-30 1998-09-08 Applied Materials, Inc. Apparatus for full wafer deposition
US5382339A (en) 1993-09-17 1995-01-17 Applied Materials, Inc. Shield and collimator pasting deposition chamber with a side pocket for pasting the bottom of the collimator
DE69428253T2 (de) * 1993-11-12 2002-06-27 Ppg Ind Ohio Inc Haltbare Sputterschicht aus Metalloxid
US6027585A (en) 1995-03-14 2000-02-22 The Regents Of The University Of California Office Of Technology Transfer Titanium-tantalum alloys
BE1009838A3 (fr) * 1995-12-20 1997-10-07 Cockerill Rech & Dev Procede et dispositif pour la formation d'un revetement sur un substrat.
JP4120974B2 (ja) * 1997-06-17 2008-07-16 キヤノンアネルバ株式会社 薄膜作製方法および薄膜作製装置
US6589398B1 (en) 2002-03-28 2003-07-08 Novellus Systems, Inc. Pasting method for eliminating flaking during nitride sputtering
US6912417B1 (en) * 2002-04-05 2005-06-28 Ichor Medical Systmes, Inc. Method and apparatus for delivery of therapeutic agents
US7041200B2 (en) 2002-04-19 2006-05-09 Applied Materials, Inc. Reducing particle generation during sputter deposition
US8679301B2 (en) 2007-08-01 2014-03-25 HGST Netherlands B.V. Repeatability for RF MgO TMR barrier layer process by implementing Ti pasting
US9224582B2 (en) 2007-11-29 2015-12-29 Applied Materials, Inc. Apparatus and method for depositing electrically conductive pasting material
CN102468228B (zh) 2010-11-19 2014-11-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其形成方法
JP5689984B2 (ja) * 2011-12-27 2015-03-25 キヤノンアネルバ株式会社 貴金属膜の連続成膜方法及び電子部品の連続製造方法
JP5978072B2 (ja) 2012-08-31 2016-08-24 株式会社アルバック 絶縁膜の形成方法
WO2014062338A1 (en) * 2012-10-18 2014-04-24 Applied Materials, Inc. Chamber pasting method in a pvd chamber for reactive re-sputtering dielectric material
CN104079251A (zh) * 2013-03-27 2014-10-01 日本电波工业株式会社 压电装置及压电装置的制造方法
TW201532247A (zh) * 2013-10-16 2015-08-16 Conversant Intellectual Property Man Inc 形成嵌入動態隨機存取記憶體電容器的成本效益佳的方法
CN103740949B (zh) 2013-12-31 2015-02-04 深圳市华星光电技术有限公司 金属镁的预处理装置和方法
WO2015134636A1 (en) 2014-03-07 2015-09-11 Cameron Health, Inc. Implantable medical device having a conductive coating

Similar Documents

Publication Publication Date Title
TWI756401B (zh) 用於在介電質濺射期間減少工件中的缺陷的電漿腔室靶材
CN102439697B (zh) 高压rf-dc溅射及改善此工艺的膜均匀性和阶梯覆盖率的方法
JP4892227B2 (ja) 大面積基板のため改良型マグネトロンスパッタリングシステム
JP2020506300A5 (ja)
KR102516128B1 (ko) 유전체 스퍼터링에서 결함들을 감소시키기 위한 페이스트 방법
JP5897013B2 (ja) 高アスペクト比特徴部に金属を堆積させる方法
JPH10330938A (ja) イオン化スッパタ装置及びイオン化スパッタ方法
CN112020572B (zh) 在物理气相沉积腔室中沉积的层中的电阻区(ra)控制
US10400327B2 (en) Counter based time compensation to reduce process shifting in reactive magnetron sputtering reactor
JP2007197840A (ja) イオン化スパッタ装置
US20140110248A1 (en) Chamber pasting method in a pvd chamber for reactive re-sputtering dielectric material
JP2002533574A (ja) 半導体性及び絶縁性物質の物理蒸着装置
JP2009275281A (ja) スパッタリング方法及び装置
US11227751B1 (en) Plasma chamber target for reducing defects in workpiece during dielectric sputtering
JP5312138B2 (ja) スパッタリング方法
JP2023533627A (ja) 基板を処理するための方法および装置
TW201623646A (zh) 用於在鈦鎢靶材中之結核控制的方法及設備