JP2020205471A - 絶縁通信用パルストランス装置、絶縁型ｄｃ／ｄｃコンバータ、ａｃ／ｄｃコンバータ、電源アダプタ及び電気機器 - Google Patents

絶縁通信用パルストランス装置、絶縁型ｄｃ／ｄｃコンバータ、ａｃ／ｄｃコンバータ、電源アダプタ及び電気機器 Download PDF

Info

Publication number
JP2020205471A
JP2020205471A JP2019110935A JP2019110935A JP2020205471A JP 2020205471 A JP2020205471 A JP 2020205471A JP 2019110935 A JP2019110935 A JP 2019110935A JP 2019110935 A JP2019110935 A JP 2019110935A JP 2020205471 A JP2020205471 A JP 2020205471A
Authority
JP
Japan
Prior art keywords
signal
circuit
voltage
level
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019110935A
Other languages
English (en)
Inventor
原　英夫
Hideo Hara
英夫 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019110935A priority Critical patent/JP2020205471A/ja
Publication of JP2020205471A publication Critical patent/JP2020205471A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)
  • Dc Digital Transmission (AREA)

Abstract

【課題】パルストランスを用いて信号を正確に受け取る。【解決手段】パルストランス装置において、受信回路（Ｒｘ＿１）は、送信回路への送信信号の入力に応答してパルストランスの受信側巻線に生じた電圧に基づき送信信号を受信する。受信回路は、所定電圧以上の電圧が受信側巻線に生じたときに矩形信号（Ｓｉｇ１）の信号レベルを第１レベルから第２レベルに切り替え、その後、所定の停止信号（ハイアクティブのＳｉｇ３）を受けると矩形信号の信号レベルを第１レベルに戻す矩形信号生成回路（１５１）と、供給される受信側クロック信号（ＣＬＫＲ）に同期して矩形信号をラッチして出力するラッチ回路（１５２）と、第２レベルの矩形信号がラッチ回路にてラッチされた後、矩形信号生成回路に対し停止信号を出力する停止信号出力回路（１５３）と、を有する。【選択図】図９

Description

本発明は、絶縁通信用パルストランス装置、絶縁型ＤＣ／ＤＣコンバータ、ＡＣ／ＤＣコンバータ、電源アダプタ及び電気機器に関する。
送信側回路と受信側回路との絶縁を保ちつつ送信側回路及び受信側回路間の通信を実現する装置として絶縁通信用パルストランス装置がある。絶縁通信用パルストランス装置は送信側巻線及び受信側巻線を備える。送信側巻線にパルス状の電圧を印加して送信側巻線に電流を供給することで受信側巻線に電圧を発生させ、これに連動して受信側巻線に発生する電圧から受信信号を得ることができる。
特開２０１６−１２５１０号公報
受信側回路で受信信号をデジタル処理する場合、受信側巻線の発生電圧の二値化信号を受信側クロック信号で同期してラッチする。但し、送信信号の出力タイミングや送信側と受信側とのクロック周波数の違いなどによって、受信側で送信信号を受け取れないことがある（必要なラッチが行われないことがある）。これに対して幾つかの対応策も検討されるが改良の余地がある（詳細は後述）。正確な通信を実現する構成の開発が期待される。
本発明は、正確な通信の実現に寄与する絶縁通信用パルストランス装置、並びに、それを利用した絶縁型ＤＣ／ＤＣコンバータ、ＡＣ／ＤＣコンバータ、電源アダプタ及び電気機器を提供することを目的とする。
本発明に係る絶縁通信用パルストランス装置は、送信側巻線及び受信側巻線を有するパルストランスと、入力される送信信号に基づく電流を前記送信側巻線に供給する送信回路と、前記送信回路への前記送信信号の入力に応答して前記受信側巻線に生じた電圧に基づき前記送信信号を受信する受信回路と、を備えた絶縁通信用パルストランス装置において、前記受信回路は、第１レベル及び第２レベルの何れかの信号レベルをとる矩形信号を生成する回路であって、所定電圧以上の電圧が前記受信側巻線に生じたときに前記矩形信号の信号レベルを前記第１レベルから前記第２レベルに切り替え、その後、所定の停止信号を受けると前記矩形信号の信号レベルを前記第１レベルに戻す矩形信号生成回路と、供給される受信側クロック信号に同期して前記矩形信号をラッチして出力するラッチ回路と、前記第２レベルの前記矩形信号が前記ラッチ回路にてラッチされた後、前記矩形信号生成回路に対し前記停止信号を出力する停止信号出力回路と、を有する構成（第１の構成）である。
上記第１の構成に係る絶縁通信用パルストランス装置において、前記受信回路において、前記送信信号の受信は前記第２レベルの前記矩形信号を前記ラッチ回路にてラッチすることで実現され、前記ラッチ回路から前記送信信号の受信信号が出力される構成（第２の構成）であっても良い。
上記第１又は第２の構成に係る絶縁通信用パルストランス装置において、前記停止信号出力回路は、前記ラッチ回路の出力信号を前記受信側クロック信号の反転信号に同期してラッチする停止信号出力用ラッチ回路を有し、前記停止信号出力用ラッチ回路を用いて前記停止信号を生成する構成（第３の構成）であっても良い。
上記第１又は第２の構成に係る絶縁通信用パルストランス装置において、前記停止信号出力回路は、前記ラッチ回路の出力信号と前記矩形信号生成回路からの前記矩形信号との論理積信号を生成する論理積回路を有し、前記論理積回路を用いて前記停止信号を生成する構成（第４の構成）であっても良い。
上記第１〜第４の構成の何れかに係る絶縁通信用パルストランス装置において、前記矩形信号生成回路は、前記所定電圧以上の電圧が前記受信側巻線に生じている区間において前記第２レベルの信号レベルを持つ原パルス信号を生成する第１回路と、前記停止信号に基づき前記原パルス信号のパルス幅を調整した波形を有する加工パルス信号を前記矩形信号として生成する第２回路と、を有する構成（第５の構成）であっても良い。
本発明に係る絶縁型ＤＣ／ＤＣコンバータは、電力用トランスの一次側及び二次側を互いに絶縁しつつ、前記電力用トランスの一次側巻線に接続されたスイッチングトランジスタをスイッチングすることにより、一次側における一次側電圧から二次側における二次側電圧を生成する絶縁型ＤＣ／ＤＣコンバータにおいて、一次側に配置され、前記スイッチングトランジスタを駆動する一次側制御回路と、二次側に配置される二次側制御回路と、前記一次側制御回路及び前記二次側制御回路間の通信を実現するパルストランス部として、上記第１〜第５の構成の何れかに係る絶縁通信用パルストランス装置と、を備えた構成（第６の構成）であっても良い。
上記第６の構成に係る絶縁型ＤＣ／ＤＣコンバータにおいて、前記パルストランス部は、前記絶縁通信用パルストランス装置を用いて、前記一次側制御回路及び前記二次側制御回路の内、一方の制御回路から他方の制御回路への一方向通信を実現する構成（第７の構成）であっても良い。
上記第６の構成に係る絶縁型ＤＣ／ＤＣコンバータにおいて、前記パルストランス部は、前記絶縁通信用パルストランス装置を２つ備え、２つの絶縁通信用パルストランス装置を用いて、前記一次側制御回路及び前記二次側制御回路間の双方向通信を実現する構成（第８の構成）であっても良い。
本発明に係るＡＣ／ＤＣコンバータは、交流電圧を全波整流する整流回路と、全波整流された電圧を平滑化することで直流電圧を生成する平滑コンデンサと、前記直流電圧としての一次側電圧から直流の二次側電圧を出力電圧として生成する、上記第６〜第８の構成の何れかに係る絶縁型ＤＣ／ＤＣコンバータと、を備えた構成（第９の構成）である。
本発明に係る電源アダプタは、交流電圧を受けるプラグと、上記第９の構成に係るＡＣ／ＤＣコンバータと、前記ＡＣ／ＤＣコンバータを収容する筐体と、を備えた構成（第１０の構成）である。
本発明に係る電気機器は、上記第９の構成に係るＡＣ／ＤＣコンバータと、前記ＡＣ／ＤＣコンバータの出力電圧に基づき駆動される負荷と、を備えた構成（第１１の構成）である。
本発明によれば、正確な通信の実現に寄与する絶縁通信用パルストランス装置、並びに、それを利用した絶縁型ＤＣ／ＤＣコンバータ、ＡＣ／ＤＣコンバータ、電源アダプタ及び電気機器を提供することが可能となる。
本発明の第１実施形態に係る通信装置の全体構成図である。 本発明の第１実施形態に係り、送信側クロック信号と受信側クロック信号との関係を示す図である。 本発明の第１実施形態に係り、送信回路の一構成例を示す図である。 本発明の第１実施形態に係り、送信側クロック信号と送信パルス信号との関係を示す図である。 第１参考構成に係るタイミングチャートである。 第２参考構成に係るタイミングチャートである。 第３参考構成に係るタイミングチャートである。 第３参考構成に係る他のタイミングチャートである。 本発明の第１実施形態に係り、受信回路の構成を示す図である。 本発明の第１実施形態に係り、受信回路の動作に関わる各種信号のタイミングチャートである。 本発明の第１実施形態に属する第１構成例に係る受信回路を示す図である。 第１構成例に係る受信回路のタイミングチャートである。 図１１の信号加工回路の一構成例を示す図である。 本発明の第１実施形態に属する第２構成例に係る受信回路を示す図である。 第２構成例に係る受信回路のタイミングチャートである。 本発明の第２実施形態に係るＡＣ／ＤＣコンバータの全体構成を示す図である。 本発明の第２実施形態に係り、ＡＣ／ＤＣコンバータに含まれるＤＣ／ＤＣコンバータの内部構成図である。 本発明の第４実施形態に係る電源アダプタの構成を示す図である。 本発明の第４実施形態に係る電気機器の構成を示す図である。
以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、素子又は部位等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、素子又は部位等の名称を省略又は略記することがある。例えば、後述の“Ｍ１”によって参照されるスイッチングトランジスタは（図１７参照）、スイッチングトランジスタＭ１と表記されることもあるし、トランジスタＭ１と略記されることもあり得るが、それらは全て同じものを指す。
まず、本発明の実施形態の記述にて用いられる幾つかの用語について説明を設ける。レベルとは電位のレベルを指し、任意の信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意の信号又は電圧について、信号又は電圧がハイレベルにあるとは信号又は電圧のレベルがハイレベルにあることを意味し、信号又は電圧がローレベルにあるとは信号又は電圧のレベルがローレベルにあることを意味する。信号についてのレベルは信号レベルと表現されることがあり、電圧についてのレベルは電圧レベルと表現されることがある。任意の信号又は電圧において、ローレベルからハイレベルへの切り替わりをアップエッジと称し、ローレベルからハイレベルへの切り替わりのタイミングをアップエッジタイミングと称する。同様に、任意の信号又は電圧において、ハイレベルからローレベルへの切り替わりをダウンエッジと称し、ハイレベルからローレベルへの切り替わりのタイミングをダウンエッジタイミングと称する。
ＭＯＳＦＥＴを含むＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通状態となっていることを指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通状態（遮断状態）となっていることを指す。ＦＥＴに分類されないトランジスタについても同様である。ＭＯＳＦＥＴは、特に記述無き限り、エンハンスメント型のＭＯＳＦＥＴであると解して良い。ＭＯＳＦＥＴは“metal-oxide-semiconductor field-effect transistor”の略称である。ＰＷＭはパルス幅変調（Pulse Width Modulation）の略称である。
以下、任意のトランジスタについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。任意のトランジスタについて、オフ状態からオン状態への切り替わりをターンオンと表現し、オン状態からオフ状態への切り替わりをターンオフと表現する。また、任意のトランジスタについて、トランジスタがオン状態となっている区間をオン区間と称することがあり、トランジスタがオフ状態となっている区間をオフ区間と称することがある。ハイレベル又はローレベルの信号レベルをとる任意の信号について、当該信号のレベルがハイレベルとなる区間をハイレベル区間と称し、当該信号のレベルがローレベルとなる区間をローレベル区間と称する。ハイレベル又はローレベルの電圧レベルをとる任意の電圧についても同様である。
＜＜第１実施形態＞＞
本発明の第１実施形態を説明する。図１は、第１実施形態に係る通信装置１００の全体構成図である。通信装置１００は、送信側装置１１０と、受信側装置１２０と、パルストランス装置１３０と、を備える。パルストランス装置１３０は、送信側装置１１０と受信側装置１２０との絶縁を保ったまま送信側装置１１０から受信側装置１２０への信号伝達を実現する絶縁通信用パルストランス装置であり、送信側装置１１０に接続される送信回路Ｔｘと、受信側装置１２０に接続される受信回路Ｒｘと、送信回路Ｔｘ及び受信回路Ｒｘ間に設けられるパルストランスＰＴと、を備える。パルストランスＰＴは、送信回路Ｔｘに接続される送信側巻線（送信側インダクタ）ＷＴと、受信回路Ｒｘに接続される受信側巻線（受信側インダクタ）ＷＲと、を備える。
通信装置１００は互いに絶縁された送信側回路及び受信側回路から成る。送信側装置１１０、送信回路Ｔｘ及び送信側巻線ＷＴは送信側回路に配置され、受信側装置１２０、受信回路Ｒｘ及び受信側巻線ＷＲは受信側回路に配置される。
送信側回路におけるグランドは“ＧＮＤＴ”にて参照され、受信側回路におけるグランドは“ＧＮＤＲ”にて参照される。送信側回路における電圧及び電位は、特に記述無き限り、グランドＧＮＤＴを基準とする電圧及び電位である。受信側回路における電圧及び電位は、特に記述無き限り、グランドＧＮＤＲを基準とする電圧及び電位である。送信側回路及び受信側回路の夫々において、グランドは０Ｖ（ゼロボルト）の基準電位を有する導電部（所定電位点）を指す又は基準電位そのものを指す。但し、グランドＧＮＤＴとグランドＧＮＤＲは互いに絶縁されているため、互いに異なる電位を有し得る。
送信側装置１１０から受信側装置１２０への信号伝達はパルス信号の伝達により実現される。つまり、送信側装置１１０から受信側装置１２０への信号伝達の際、送信側装置１１０は送信回路Ｔｘに対して送信パルス信号ＴＰを出力する。この送信パルス信号ＴＰがパルストランスＰＴを介して受信側回路に伝送されることで、受信回路Ｒｘにて送信パルス信号ＴＰの受信信号に相当する受信パルス信号ＲＰが得られる。受信パルス信号ＲＰは受信側装置１２０に送られる。送信パルス信号ＴＰ及び受信パルス信号ＲＰを含むパルス信号とは、ローレベルを起点にして或るパルス幅だけハイレベルとなる矩形波状の電圧信号である。
図１において、配線１４１は送信側装置１１０と送信回路Ｔｘとを接続する配線を表し、配線１４２は受信側装置１２０と受信回路Ｒｘとを接続する配線を表す。送信側装置１１０が送信回路Ｔｘに対して送信パルス信号ＴＰを出力する際、配線１４１を通じて送信パルス信号ＴＰが送信回路Ｔｘに送られる。受信回路Ｒｘから受信パルス信号ＲＰが受信側装置１２０に送られる際、配線１４２を通じて受信パルス信号ＲＰが受信側装置１２０に送られる。
送信側装置１１０には送信側クロック信号ＣＬＫＴを生成する送信側クロック信号生成回路（不図示）が設けられ、送信側装置１１０及び送信回路Ｔｘを含む送信側回路の一部は、送信側クロック信号ＣＬＫＴに同期して動作する。受信側装置１２０には受信側クロック信号ＣＬＫＲを生成する受信側クロック信号生成回路（不図示）が設けられ、受信側装置１２０及び受信回路Ｒｘを含む受信側回路の一部は、受信側クロック信号ＣＬＫＲに同期して動作する。
図２を参照し、送信側クロック信号ＣＬＫＴ及び受信側クロック信号ＣＬＫＲは、共に、信号レベルがローレベル及びハイレベル間で周期的に変化する矩形波状の信号であるが、クロック信号ＣＬＫＴ及びＣＬＫＲは同期していない。クロック信号ＣＬＫＴの周波数とクロック信号ＣＬＫＲの周波数との一致／不一致は問わない。
送信回路Ｔｘは、送信側装置１１０から送信パルス信号ＴＰが入力されたとき、送信パルス信号ＴＰに基づくパルス状の電圧を送信側巻線ＷＴに加えることで送信側巻線ＷＴに電流を供給し、このとき、送信側巻線ＷＴに流れる電流に変化を与える。送信側巻線ＷＴに流れる電流に変化が生じる限りパルス状の電圧の供給の仕方は任意である。上記電流の変化により受信側巻線ＷＲにて電圧が発生する。
図３に送信回路Ｔｘの構成の一例を示す。図３の送信回路Ｔｘは、Ｎチャネル型のＭＯＳＦＥＴとして構成されたトランジスタＭＴｘを備える。送信側巻線ＷＴの両端の内、一端には所定の正の直流電圧Ｖａが印加され、他端はトランジスタＭＴｘのドレインに接続される。直流電圧Ｖａは、送信側装置１１０及び送信回路Ｔｘを含む送信側回路内で生成される、グランドＧＮＤＴを基準とした直流電圧（例えば５Ｖ）である。トランジスタＭＴｘのソースはグランドＧＮＤＴに接続される。送信パルス信号ＴＰはトランジスタＭＴｘのゲートに加わる。
トランジスタＭＴｘのゲート信号がハイレベルである区間では、トランジスタＭＴｘがオン状態となって直流電圧Ｖａが送信側巻線ＷＴに印加され、送信側巻線ＷＴに電流が流れる。トランジスタＭＴｘのゲート信号がローレベルである区間では、トランジスタＭＴｘがオフ状態となるため、送信側巻線ＷＴに電流は流れない。トランジスタＭＴｘのゲートには原則としてローレベルの信号が加わっており、送信パルス信号ＴＰの供給によりトランジスタＭＴｘのゲート信号がハイレベルとなる区間だけトランジスタＭＴｘがオン状態となる。
図４に示す如く、ここでは、送信パルス信号ＴＰは、送信側クロック信号ＣＬＫＴの１クロック分だけハイレベルとなる矩形波状の信号であるとする。送信側クロック信号ＣＬＫＴの１クロック分とは、送信側クロック信号ＣＬＫＴの周期の長さ（換言すれば送信側クロック信号ＣＬＫＴの周波数の逆数分の時間長さ）を指す。送信側装置１１０が送信回路Ｔｘに対し送信パルス信号ＴＰを出力することでトランジスタＭＴｘがオン状態となる区間において、送信側巻線ＷＴに電流が流れると共に送信側巻線ＷＴに流れる電流に変化が生じ、この電流の変化により受信側巻線ＷＲにて電圧が発生する。
受信回路Ｒｘは、送信回路Ｔｘへの送信パルス信号ＴＰの入力に応答して受信側巻線ＷＲにて発生した電圧に基づき送信パルス信号ＴＰを受信し、受信信号を受信パルス信号ＲＰとして受信側装置１２０に送る。この際、受信回路Ｒｘに特徴的な構成を採用することで正確な信号伝送を可能としている。この特徴的な構成の説明に先立ち、受信回路Ｒｘとの対比に供される第１〜第３参考構成を説明する。
―――第１参考構成―――
図５を参照して第１参考構成の動作を説明する。図５は第１参考構成に係るタイミングチャートである。第１参考構成では、クロック信号ＣＬＫＴに同期して１クロック分のパルス幅を有する送信パルス信号５１１をパルストランスＰＴの送信側に供給する。第１参考構成に係る受信回路は、パルストランスＰＴの受信側巻線ＷＲに生じた電圧の二値化信号５１２を受信側クロック信号ＣＬＫＲに同期してラッチするラッチ回路を備え、ラッチ回路の出力信号から受信パルス信号（図１の信号ＲＰに対応）を生成するよう構成されている。
第１参考構成では、送信パルス信号５１１の出力タイミングやクロック信号ＣＬＫＴ及びＣＬＫＲの周波数の違いによって、送信パルス信号５１１を受信回路にて受け取れない（送信パルス信号５１１に基づく信号のラッチが行われない）ことがある。
―――第２参考構成―――
図６を参照して第２参考構成の動作を説明する。図６は第２参考構成に係るタイミングチャートである。第２参考構成でも、第１参考構成と同様に、クロック信号ＣＬＫＴに同期して１クロック分のパルス幅を有する送信パルス信号５２１をパルストランスＰＴの送信側に供給する。また、第１参考構成と同様に、第２参考構成に係る受信回路は、パルストランスＰＴの受信側巻線ＷＲに生じた電圧の二値化信号５２２を受信側クロック信号ＣＬＫＲに同期してラッチするラッチ回路を備え、ラッチ回路の出力信号から受信パルス信号（図１の信号ＲＰに対応）を生成するよう構成されている。但し、第２参考構成では、上述の説明とは異なり、クロック信号ＣＬＫＴ及びＣＬＫＲの周波数及びタイミング関係が一致するように同期がとられている。このため、送信パルス信号５２１を受信回路にて受け取ることができる（送信パルス信号５２１に基づく信号５２２のラッチを行うことができる）。
但し、送信側回路と受信側回路との間の絶縁性を確保した状態で、クロック信号ＣＬＫＴ及びＣＬＫＲの周波数及びタイミング関係を一致させるためには、別途の通信信号や同期回路が必要となり、回路規模が大型化する。
―――第３参考構成―――
図７を参照して第３参考構成の動作を説明する。図７は第３参考構成に係るタイミングチャートである。第３参考構成は、第１参考構成を基準とする構成であるが、送信パルス信号５３１に基づきパルストランスＰＴの受信側巻線ＷＲに生じた電圧の二値化信号５３２を受け取って、その二値化信号５３２のパルス幅を伸ばす信号加工機能が追加されている。図７において、パルス信号５３３がパルス幅が伸ばされた後の信号に相当する。第３参考構成に係る受信回路では、加工済みのパルス信号５３３を受信側クロック信号ＣＬＫＲに同期してラッチすることで受信パルス信号（図１の信号ＲＰに対応）を生成する。パルス信号５３３のパルス幅が受信側クロック信号ＣＬＫＲの１クロック幅よりも長くなるように信号加工を行うことで、確実に送信パルス信号５３１を受信回路にて受け取ることができる（送信パルス信号５３１に基づく信号５３２のラッチを行うことができる）。
但し、第３参考構成では図８に示すような通信ミスが生じることがある。図８のタイミングチャートでは、送信パルス信号５３４ａに続いて送信パルス信号５３５ｂが比較的短い間隔で送信されている。このとき、第３参考構成に係る受信回路では、送信パルス信号５３４ａに基づく二値化信号５３５ａから信号加工機能によりパルス信号５３６ａが生成され、送信パルス信号５３４ｂに基づく二値化信号５３５ｂから信号加工機能によりパルス信号５３６ｂが生成される。送信パルス信号５３４ａ及び５３４ｂは互いに分離した２つのパルス信号であるが、信号加工を経た信号においてローレベル区間（信号５３６ａ及び５３６ｂ間のローレベル区間）が短くなるため、第３参考構成に係る受信回路では、送信パルス信号が１つであると誤認識することがある。
これらの事情を考慮し、本実施形態に係る受信回路Ｒｘでは、上記の信号加工機能に対応するような機能を有しつつ、送信パルス信号ＴＰに応答した必要なラッチが完了した時点で、信号加工（例えばパルス幅の伸長）を停止して次の受信に備えるようにしている。これにより、第３参考構成では受信不能な、短い間隔の送信パルス信号ＴＰを受信することが可能となる。
［受信回路Ｒｘの構成］
図９に受信回路Ｒｘの構成を示す。受信回路Ｒｘは、矩形信号生成回路１５１と、ラッチ回路１５２と、停止信号出力回路１５３と、を備える。
矩形信号生成回路１５１は、第１レベル及び第２レベルの何れかの信号レベルをとる矩形信号Ｓｉｇ１を生成して出力する。矩形信号生成回路１５１は、受信側巻線ＷＲに接続されて受信側巻線ＷＲの生じた電圧を検出する機能を有し、所定の閾電圧以上の電圧が受信側巻線ＷＲに生じたときに矩形信号Ｓｉｇ１の信号レベルを第１レベルから第２レベルに切り替え（換言すれば、所定の閾電圧以上の電圧が受信側巻線ＷＲに生じている区間において矩形信号Ｓｉｇ１の信号レベルを第２レベルとし）、その後、所定の停止信号を受けると矩形信号Ｓｉｇ１の信号レベルを第２レベルから第１レベルに戻す。停止信号は停止信号出力回路１５３から提供される。
ラッチ回路１５２は、受信側クロック信号ＣＬＫＲの供給を受け、受信側クロック信号ＣＬＫＲに同期して矩形信号生成回路１５１からの矩形信号Ｓｉｇ１をラッチし、ラッチした信号をラッチ信号Ｓｉｇ２として出力する。故に、ラッチ回路１５２において、第１レベルの矩形信号Ｓｉｇ１がラッチされている区間ではラッチ信号Ｓｉｇ２の信号レベルも第１レベルとなり、第２レベルの矩形信号Ｓｉｇ１がラッチされている区間ではラッチ信号Ｓｉｇ２の信号レベルも第２レベルとなる。
停止信号出力回路１５３は、ラッチ回路１５２からのラッチ信号Ｓｉｇ２を参照することで第２レベルの矩形信号Ｓｉｇ１がラッチ回路１５２にてラッチされたか否を確認し、第２レベルの矩形信号Ｓｉｇ１がラッチ回路１５２にてラッチされた後に矩形信号生成回路１５１に対し停止信号を出力する。停止信号出力回路１５３から矩形信号生成回路１５１に対して“０”又は“１”の論理値を有する信号Ｓｉｇ３が供給されている。“１”の論理値を有する信号Ｓｉｇ３が停止信号に相当し、“０”の論理値を有する信号Ｓｉｇ３は停止信号に相当しない。
上述の第１レベル及び第２レベルは互いに異なる信号レベルである。第１レベル及び第２レベルの内、任意の一方がローレベルであって他方がハイレベルであるが、ここでは、第１レベルがローレベルであって且つ第２レベルがハイレベルであると考える。また、ここでは、ハイレベルの信号Ｓｉｇ３に“１”の論理値が割り当てられると共にローレベルの信号Ｓｉｇ３に“０”の論理値が割り当てられているものとする（但し、その逆の割り当ても可能である）。故に、ハイレベルの信号Ｓｉｇ３が停止信号として機能することになる。
図１０に、受信回路Ｒｘに関わるタイミングチャートの例を示す。図１０では、送信パルス信号ＴＰとして２つの送信パルス信号ＴＰ［１］及びＴＰ［２］が間隔をおいて送信回路Ｔｘに供給されたことが想定されている。送信パルス信号ＴＰ［１］の供給前において信号Ｓｉｇ１〜Ｓｉｇ３は全てローレベルであるとする。送信パルス信号ＴＰ［１］はタイミングＴＡ１を起点に送信側クロック信号ＣＬＫＴの１クロック分だけ送信回路Ｔｘに供給され、その後、送信パルス信号ＴＰ［２］はタイミングＴＡ２を起点に送信側クロック信号ＣＬＫＴの１クロック分だけ送信回路Ｔｘに供給される。図１０の例では、タイミングＴＡ１及びＴＡ２間の時間は、送信側クロック信号ＣＬＫＴの３クロック分の時間に相当する。
タイミングＴＢ１及びＴＢ３は、受信側クロック信号ＣＬＫＲにおける互いに隣接するアップエッジタイミングであり、タイミングＴＢ２及びＴＢ４は、受信側クロック信号ＣＬＫＲにおける互いに隣接するダウンエッジタイミングである。但し、任意の整数ｉに関し、タイミングＴＢｉ＋１はタイミングＴＢｉよりも後のタイミングであるとする。タイミングＴＢ１〜ＴＢ４は全てタイミングＴＡ１よりも後のタイミングである。図１０の例では、タイミングＴＢ１〜ＴＢ３はタイミングＴＡ２よりも前であって且つタイミングＴＢ４はタイミングＴＡ２よりも若干後であるが、タイミングＴＢ４はタイミングＴＡ２より前になり得るし、偶然、タイミングＴＡ２と一致することもある。
送信パルス信号ＴＰ［１］の供給に応答した動作について説明する。送信パルス信号ＴＰ［１］の供給に応答して受信側巻線ＷＲに所定の閾電圧以上の電圧が発生することで、タイミングＴＡ１において矩形信号Ｓｉｇ１の信号レベルがローレベル（第１レベル）からハイレベル（第２レベル）に切り替わる。矩形信号生成回路１５１は、停止信号を受けるまで矩形信号Ｓｉｇ１をハイレベルに維持できる。矩形信号Ｓｉｇ１がハイレベルになっている状態において、タイミングＴＢ１にて受信側クロック信号ＣＬＫＲにアップエッジが生じる。タイミングＴＢ１における受信側クロック信号ＣＬＫＲのアップエッジに応答してハイレベルの矩形信号Ｓｉｇ１がラッチ回路１５２によりラッチされ、ラッチ信号Ｓｉｇ２がローレベルからハイレベルに切り替わる。
停止信号出力回路１５３は、ラッチ信号Ｓｉｇ２のレベルを参照し、ハイレベルの矩形信号Ｓｉｇ１がラッチ回路１５２にてラッチされた後に（換言すればラッチ信号Ｓｉｇ２がローレベルからハイレベルに切り替わった後に）、ハイレベルの信号Ｓｉｇ３を停止信号として矩形信号生成回路１５１に出力する。図１０の例では、受信側クロック信号ＣＬＫＲの反転信号に同期して信号Ｓｉｇ３のレベルが切り替わることが想定されており、タイミングＴＢ１の直後に訪れる受信側クロック信号ＣＬＫＲのダウンエッジタイミングＴＢ２にて信号Ｓｉｇ３にアップエッジが生じる。矩形信号生成回路１５１はハイレベルの信号Ｓｉｇ３を受けて矩形信号Ｓｉｇ１の信号レベルをローレベルに戻す。矩形信号Ｓｉｇ１がローレベルになっている状態において、タイミングＴＢ３にて受信側クロック信号ＣＬＫＲにアップエッジが生じる。タイミングＴＢ３における受信側クロック信号ＣＬＫＲのアップエッジに応答してローレベルの矩形信号Ｓｉｇ１がラッチ回路１５２によりラッチされ、ラッチ信号Ｓｉｇ２がハイレベルからローレベルに切り替わる。
停止信号出力回路１５３は、ラッチ信号Ｓｉｇ２のレベルを参照し、ローレベルの矩形信号Ｓｉｇ１がラッチ回路１５２にてラッチされた後に（換言すればラッチ信号Ｓｉｇ２がハイレベルからローレベルに切り替わった後に）、信号Ｓｉｇ３をハイレベルからローレベルに戻す。図１０の例では、タイミングＴＢ３の直後に訪れる受信側クロック信号ＣＬＫＲのダウンエッジタイミングＴＢ４にて信号Ｓｉｇ３にダウンエッジが生じる。
送信パルス信号ＴＰ［２］の供給に応答した動作は、送信パルス信号ＴＰ［１］の供給に応答した上述の動作と同様である。
ラッチ回路５２から出力されるラッチ信号Ｓｉｇ２に受信パルス信号ＲＰが重畳する（換言すればラッチ信号Ｓｉｇ２に受信パルス信号ＲＰが含まれる）。送信パルス信号ＴＰ［１］、ＴＰ［２］に対応する受信パルス信号ＲＰは、夫々、受信パルス信号ＲＰ［１］、ＲＰ［２］である。受信パルス信号ＲＰ［１］について言えば、タイミングＴＢ１及びＴＢ３間におけるラッチ信号Ｓｉｇ２のハイレベル区間が受信パルス信号ＲＰ［１］のハイレベル区間に相当する。受信パルス信号ＲＰ［１］、ＲＰ［２］は、送信パルス信号ＴＰ［１］、ＴＰ［２］に対応する２つの受信パルス信号ＲＰとして、受信側装置１２０に送られる。
このように、受信回路Ｒｘにおいて、送信パルス信号ＴＰの受信はハイレベルの矩形信号Ｓｉｇ１をラッチ回路１５２にてラッチすることで実現され、ラッチ回路１５２から送信パルス信号ＴＰの受信信号に相当する受信パルス信号ＲＰが出力される。
図９の構成によれば、受信側クロック信号ＣＬＫＲに同期して送信パルス信号ＴＰが受けとられると（即ちラッチ回路１５２にてハイレベルの矩形信号Ｓｉｇ１がラッチされると）、矩形信号Ｓｉｇ１が速やかにローレベルに戻されることを通じてラッチ信号Ｓｉｇ２が速やかにローレベルに戻され、次の受信準備が整う。これにより、上記第３参考構成（図８参照）では受信不能な、短い間隔の送信パルス信号ＴＰを受信することが可能となる。
［受信回路Ｒｘの第１構成例］
図１１に受信回路Ｒｘの第１構成例を示す。図１１の受信回路Ｒｘ＿１は第１構成例に係る受信回路Ｒｘである。受信回路Ｒｘ＿１は、パルス信号発生回路１６１と、信号加工回路１６２と、同期型のＤ型フリップフロップであるＤＦＦ１６３及び１６４と、インバータ回路１６５を備える。第１構成例では、パルス信号発生回路１６１及び信号加工回路１６２により図９の矩形信号生成回路１５１が構成され、ＤＦＦ１６３により図９のラッチ回路１５２が構成され、ＤＦＦ１６４及びインバータ回路１６５により図９の停止信号出力回路１５３が構成される。信号加工回路１６２の出力信号Ｓ１６２が図９の矩形信号Ｓｉｇ１に対応し、ＤＦＦ１６３の出力信号Ｓ１６３が図９のラッチ信号Ｓｉｇ２に対応し、ＤＦＦ１６４の出力信号Ｓ１６４が図９の信号Ｓｉｇ３に対応する。図１２に受信回路Ｒｘ＿１におけるタイミングチャートを示す。
パルス信号発生回路１６１は、受信側巻線ＷＲに生じた電圧に応じた信号Ｓ１６１を出力する。信号Ｓ１６１は信号加工回路１６２に出力される。具体的には、パルス信号発生回路１６１は、受信側巻線ＷＲの両端間に加わる電圧を所定の閾電圧と比較し、受信側巻線ＷＲの両端間に加わる電圧の大きさが所定の閾電圧以上となっている区間において（即ち所定電圧以上の電圧が受信側巻線ＷＲに生じている区間において）信号Ｓ１６１のレベルをハイレベルとし、それ以外の区間では信号Ｓ１６１のレベルをローレベルとする。コンパレータ又はインバータ回路にてパルス信号発生回路１６１を構成することができる。信号Ｓ１６１は、所定電圧以上の電圧が受信側巻線ＷＲに生じている区間においてハイレベルの信号レベルを持つパルス信号を含むことになる（図１２参照）。信号Ｓ１６１に含まれるパルス信号を特に原パルス信号と称する。故に、パルス信号発生回路１６１は原パルス信号発生回路と称されても良い。
信号加工回路１６２は、信号Ｓ１６１に含まれる原パルス信号を加工することで加工パルス信号を生成し、加工パルス信号を含む信号Ｓ１６２を出力する。受信回路Ｒｘ＿１において、信号Ｓ１６２は、原パルス信号のパルス幅（ハイレベル区間の幅）を伸ばした波形を有する加工パルス信号を含む（図１２参照）。信号加工回路１６２は、ハイレベルの信号Ｓ１６４を受けるまで加工パルス信号のパルス幅を伸ばすことができる。ハイレベルの信号Ｓ１６４は上記停止信号として機能する。即ち、信号Ｓ１６２に含まれる加工パルス信号は、原パルス信号のパルス幅を停止信号を受けるまで伸ばした波形を持つ（図１２参照）。
原パルス信号から上記特性を有する加工パルス信号を生成できる限り、信号加工回路１６２の構成は任意であるが、図１３に信号加工回路１６２の一構成例を示す。図１３では、非同期型のＲＳフリップフロップ１６２ａにて信号加工回路１６２が構成される。ＲＳフリップフロップ１６２ａは、セット端子、リセット端子及び出力端子を有し、セット端子に信号Ｓ１６１が入力され、リセット端子に信号Ｓ１６４が入力され、出力端子から信号Ｓ１６２が出力される。ＲＳフリップフロップ１６２ａは、セット端子への入力信号（Ｓ１６１）がハイレベルとなると出力端子からの出力信号（Ｓ１６２）をハイレベルとし、以後、リセット端子への入力信号（Ｓ１６４）がハイレベルとなるまで出力端子からの出力信号（Ｓ１６２）をハイレベルに維持する。ＲＳフリップフロップ１６２ａは、リセット端子への入力信号（Ｓ１６４）がハイレベルとなると、出力端子からの出力信号（Ｓ１６２）をローレベルとし、以後、セット端子への入力信号（Ｓ１６１）がハイレベルとなるまで出力端子からの出力信号（Ｓ１６２）をローレベルに維持する。尚、セット端子及びリセット端子への入力信号が同時にハイレベルとなるとき、出力信号（Ｓ１６２）は不定となる（それらが同時にハイレベルとなることは予定されていない）。
同期型のＤＦＦ１６３又は１６４としてのＤＦＦの構成及び機能について説明する。ＤＦＦ（１６３、１６４）は、Ｄ入力端子、Ｑ出力端子及びクロック入力端子を備え、クロック入力端子への入力信号のアップエッジに同期してＤ入力端子への入力信号をラッチし、ラッチした信号であるラッチ信号をＱ出力端子から出力する。
ＤＦＦ１６３において、Ｄ入力端子には信号Ｓ１６２が入力され、クロック入力端子には受信側クロック信号ＣＬＫＲが入力され、Ｑ出力端子からラッチ信号Ｓ１６３が出力される。ＤＦＦ１６４において、Ｄ入力端子にはラッチ信号Ｓ１６３が入力され、クロック入力端子には受信側クロック信号ＣＬＫＲの反転信号が入力され、Ｑ出力端子から信号Ｓ１６４が出力される。信号Ｓ１６４は信号加工回路１６２に入力される。インバータ回路１６５は受信側クロック信号ＣＬＫＲを受けて受信側クロック信号ＣＬＫＲの反転信号を生成し、その反転信号をＤＦＦ１６４のクロック入力端子に出力する。受信側クロック信号ＣＬＫＲがハイレベル、ローレベルであるとき、受信側クロック信号ＣＬＫＲの反転信号は、夫々、ローレベル、ハイレベルとなる。
受信回路Ｒｘ＿１では、図１２に示す如く、信号Ｓ１６１にアップエッジが生じたことに応答して信号Ｓ１６２にもアップエッジが生じ、その後の受信側クロック信号ＣＬＫＲのアップエッジに応答してハイレベルの信号Ｓ１６２がＤＦＦ１６３にてラッチされることで信号Ｓ１６３にアップエッジが生じる。その後、受信側クロック信号ＣＬＫＲのダウンエッジに応答してハイレベルの信号Ｓ１６３がＤＦＦ１６４にてラッチされて信号Ｓ１６４にアップエッジが生じ、停止信号として機能するハイレベルの信号Ｓ１６４が信号加工回路１６２に入力されることで信号Ｓ１６２にダウンエッジが生じる。そうすると、次の受信側クロック信号ＣＬＫＲのアップエッジに同期して信号Ｓ１６３にダウンエッジが生じる。その後、次の受信側クロック信号ＣＬＫＲのダウンエッジに同期して信号Ｓ１６４にダウンエッジが生じる。
上述したように、ＤＦＦ１６３から出力されるラッチ信号Ｓ１６３が図９のラッチ信号Ｓｉｇ２に対応し、ラッチ信号Ｓ１６３に受信パルス信号ＲＰが重畳する。ラッチ信号Ｓ１６３のハイレベル区間が受信パルス信号ＲＰのハイレベル区間に相当する。
このように、受信回路Ｒｘ＿１では、ＤＦＦ１６３（ラッチ回路）の出力信号Ｓ１６３を受信側クロック信号ＣＬＫＲの反転信号に同期してラッチするＤＦＦ１６４（停止信号出力用ラッチ回路）を利用して上記停止信号を生成する。
［受信回路Ｒｘの第２構成例］
図１４に受信回路Ｒｘの第２構成例を示す。図１４の受信回路Ｒｘ＿２は第２構成例に係る受信回路Ｒｘである。受信回路Ｒｘ＿２は、パルス信号発生回路１６１、信号加工回路１６２及びＤＦＦ１６３と、論理積回路１６６と、を備える。第２構成例では、パルス信号発生回路１６１及び信号加工回路１６２により図９の矩形信号生成回路１５１が構成され、ＤＦＦ１６３により図９のラッチ回路１５２が構成され、論理積回路１６６により図９の停止信号出力回路１５３が構成される。信号加工回路１６２の出力信号Ｓ１６２が図９の矩形信号Ｓｉｇ１に対応し、ＤＦＦ１６３の出力信号Ｓ１６３が図９のラッチ信号Ｓｉｇ２に対応し、論理積回路１６６の出力信号Ｓ１６６が図９の信号Ｓｉｇ３に対応する。
受信回路Ｒｘ＿２は、図１１の受信回路Ｒｘ＿１を基準に、ＤＦＦ１６４及びインバータ回路１６５を論理積回路１６６に置換した構成を有し、当該置換を除き受信回路Ｒｘ＿１と同じ構成を有する。以下、受信回路Ｒｘ＿１及び受信回路Ｒｘ＿２間の共通点の説明を原則として省略し、受信回路Ｒｘ＿２における受信回路Ｒｘ＿１からの相違点を説明する。図１５に受信回路Ｒｘ＿２におけるタイミングチャートを示す。
まず、受信回路Ｒｘ＿２において、パルス信号発生回路１６１、信号加工回路１６２及びＤＦＦ１６３の入出力信号については上述した通りである。但し、受信回路Ｒｘ＿２における信号加工回路１６２には、信号Ｓ１６４（図１１参照）の代わりに論理積回路１６６の出力信号Ｓ１６６が入力される。信号加工回路１６２として図１３のＲＳフリップフロップ１６２ａを用いるのであれば、ＲＳフリップフロップ１６２ａのリセット端子に信号Ｓ１６６を入力すれば良い。ハイレベルの信号Ｓ１６６は上記停止信号として機能する。故に、受信回路Ｒｘ＿２では、信号Ｓ１６１のアップエッジに同期して信号Ｓ１６２のアップエッジが生じ、その後、信号Ｓ１６６のアップエッジに同期して信号Ｓ１６２のダウンエッジが生じる（図１５参照）。
ＤＦＦ１６３において、Ｄ入力端子には信号Ｓ１６２が入力され、クロック入力端子には受信側クロック信号ＣＬＫＲが入力され、Ｑ出力端子からラッチ信号Ｓ１６３が出力される。論理積回路１６６は信号Ｓ１６２及びＳ１６３の論理積信号を信号Ｓ１６６として出力する。信号Ｓ１６２及びＳ１６３の双方がハイレベルであるときに限り、信号Ｓ１６６はハイレベルとなり、それ以外では、信号Ｓ１６６はローレベルとなる。
故に、受信回路Ｒｘ＿２では、図１５に示す如く、信号Ｓ１６１にアップエッジが生じたことに応答して信号Ｓ１６２にもアップエッジが生じ、その後の受信側クロック信号ＣＬＫＲのアップエッジに応答してハイレベルの信号Ｓ１６２がＤＦＦ１６３にてラッチされることで信号Ｓ１６３にアップエッジが生じる。そうすると、信号Ｓ１６２及びＳ１６３が共にハイレベルとなるので信号Ｓ１６６にアップエッジが生じ、これによって信号Ｓ１６２にダウンエッジが生じる。その後、次の受信側クロック信号ＣＬＫＲのアップエッジに同期して信号Ｓ１６３にダウンエッジが生じる。信号Ｓ１６６がハイレベルとなる時間は微小時間で留まる。
上述したように、ＤＦＦ１６３から出力されるラッチ信号Ｓ１６３が図９のラッチ信号Ｓｉｇ２に対応し、ラッチ信号Ｓ１６３に受信パルス信号ＲＰが重畳する。ラッチ信号Ｓ１６３のハイレベル区間が受信パルス信号ＲＰのハイレベル区間に相当する。
図１５の例では、信号Ｓ１６２に含まれる加工パルス信号のパルス幅（ハイレベル区間の長さ）が信号Ｓ１６１に含まれる原パルス信号のパルス幅（ハイレベル区間の長さ）よりも短くなっているが、送信側クロックＣＬＫＴ及び受信側クロックＣＬＫＲの周波数及びタイミング関係やパルス信号発生回路１６１の構成等によって、信号Ｓ１６２に含まれる加工パルス信号のパルス幅は、信号Ｓ１６１に含まれる原パルス信号のパルス幅より長くなることもあるし、短くなることもあるし、信号Ｓ１６１に含まれる原パルス信号のパルス幅と偶然一致することもある。これは、図１１の受信回路Ｒｘ＿１についても同様である。
故に、図１１の受信回路Ｒｘ＿１及び図１４の受信回路Ｒｘ＿２において、信号加工回路１６２は、上記停止信号に基づき原パルス信号のパルス幅（ハイレベル区間の幅）を調整した波形を有する信号を加工パルス信号として生成する回路であると言え、当該調整により、加工パルス信号のパルス幅（ハイレベル区間の幅）は、原パルス信号のパルス幅（ハイレベル区間の幅）よりも長くなることもあるし、短くなることもあるし、原パルス信号のパルス幅と偶然一致することもある。
＜＜第２実施形態＞＞
本発明の第２実施形態を説明する。第２実施形態及び後述の第３〜第５実施形態は第１実施形態を基礎とする実施形態であり、第２〜第５実施形態において特に述べない事項に関しては、矛盾の無い限り、第１実施形態の記載が第２〜第５実施形態にも適用される。第２実施形態の記載を解釈するにあたり、第１及び第２実施形態間で矛盾する事項については第２実施形態の記載が優先されて良い（後述の第３〜第５実施形態についても同様）。矛盾の無い限り、第１〜第５実施形態の内、任意の複数の実施形態を組み合わせても良い。
第２実施形態では、パルストランス装置１３０又は通信装置１００をＡＣ／ＤＣコンバータに組み込んだ構成を説明する。
図１６は、第２実施形態に係るＡＣ／ＤＣコンバータ１の全体構成図である。ＡＣ／ＤＣコンバータ１は、フィルタ２と、整流回路３と、絶縁型ＤＣ／ＤＣコンバータ４であるＤＣ／ＤＣコンバータ４と、平滑コンデンサＣ１と、出力コンデンサＣ２と、を備える。出力コンデンサＣ２はＤＣ／ＤＣコンバータ４の構成要素に含まれると解しても構わない。詳細は後述の説明から明らかとなるが、ＡＣ／ＤＣコンバータ１では、一次側電圧ＶＰからトランスを用いスイッチング方式にて二次側電圧ＶＳを生成する。
ＡＣ／ＤＣコンバータ１は、ＡＣ／ＤＣコンバータ１の一次側に配置された一次側回路とＡＣ／ＤＣコンバータ１の二次側に配置された二次側回路とから成り、一次側回路と二次側回路とは互いに電気的に絶縁される。尚、ＤＣ／ＤＣコンバータ４に注目した場合、上記一次側回路はＤＣ／ＤＣコンバータ４の一次側に配置された一次側回路であって、且つ、上記二次側回路はＤＣ／ＤＣコンバータ４の二次側に配置された二次側回路であると解される。フィルタ２、整流回路３及び平滑コンデンサＣ１は一次側回路に配置され、出力コンデンサＣ２は二次側回路に配置される。ＤＣ／ＤＣコンバータ４は一次側回路と二次側回路に亘って配置される。
一次側回路におけるグランドは“ＧＮＤ１”にて参照され、二次側回路におけるグランドは“ＧＮＤ２”にて参照される。一次側電圧ＶＰを含む、一次側回路における電圧は、グランドＧＮＤ１を基準とする電圧である。二次側電圧ＶＳを含む、二次側回路における電圧は、グランドＧＮＤ２を基準とする電圧である。一次側回路及び二次側回路の夫々において、グランドは０Ｖ（ゼロボルト）の基準電位を有する導電部（所定電位点）を指す又は基準電位そのものを指す。但し、グランドＧＮＤ１とグランドＧＮＤ２は互いに絶縁されているため、互いに異なる電位を有し得る。
フィルタ２は、ＡＣ／ＤＣコンバータ１に入力された交流電圧ＶＡＣのノイズを除去する。交流電圧ＶＡＣは商用交流電圧であって良い。整流回路３は、フィルタ２を通じて供給された交流電圧ＶＡＣを全波整流するダイオードブリッジ回路である。平滑コンデンサＣ１は全波整流された電圧を平滑化することで直流電圧を生成する。平滑コンデンサＣ１にて生成された直流電圧は一次側電圧ＶＰとして機能する。一次側電圧ＶＰは一対の入力端子ＴＭ１Ｈ及びＴＭ１Ｌ間に加わる。詳細には、平滑コンデンサＣ１の低電位側の端子はグランドＧＮＤ１に接続されると共に入力端子ＴＭ１Ｌに接続され、平滑コンデンサＣ１の高電位側の端子は入力端子ＴＭ１Ｈに接続される。そして、入力端子ＴＭ１Ｌにおける電位を基準に入力端子ＴＭ１Ｈに一次側電圧ＶＰが加わる。
ＤＣ／ＤＣコンバータ４は、一次側電圧ＶＰをスイッチング方式にて電力変換（直流−直流変換）することで、所定の目標電圧ＶＴＧにて安定化された二次側電圧ＶＳを生成する。二次側電圧ＶＳはＡＣ／ＤＣコンバータ１の出力電圧に相当し、一対の出力端子ＴＭ２Ｈ及びＴＭ２Ｌ間に加わる。詳細には、出力コンデンサＣ２の低電位側の端子はグランドＧＮＤ２に接続されると共に出力端子ＴＭ２Ｌに接続され、出力コンデンサＣ２の高電位側の端子は出力端子ＴＭ２Ｈに接続される。そして、出力端子ＴＭ２Ｌにおける電位を基準に出力端子ＴＭ２Ｈに二次側電圧ＶＳが加わる。一対の入力端子ＴＭ１Ｈ及びＴＭ１ＬはＤＣ／ＤＣコンバータ４における入力端子対に相当すると考えて良く、一対の出力端子ＴＭ２Ｈ及びＴＭ２ＬはＡＣ／ＤＣコンバータ１又はＤＣ／ＤＣコンバータ４における出力端子対に相当すると考えて良い。
図１６には負荷ＬＤも示されている。負荷ＬＤは、ＡＣ／ＤＣコンバータ１の負荷であると考えることもできるし、ＤＣ／ＤＣコンバータ４に注目すればＤＣ／ＤＣコンバータ４の負荷であると考えることもできる。負荷ＬＤは、一対の出力端子ＴＭ２Ｈ及びＴＭ２Ｌに接続され、二次側電圧ＶＳに基づき駆動する任意の負荷である。例えば、負荷ＬＤは、マイクロコンピュータ、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路又はデジタル回路である。
図１７に、ＡＣ／ＤＣコンバータ１に設けられるＤＣ／ＤＣコンバータ４の内部構成例を示す。ＤＣ／ＤＣコンバータ４は、一次側巻線Ｗ１及び二次側巻線Ｗ２を有する電力用トランスであるトランスＴＲを備える。トランスＴＲにおいて、一次側巻線Ｗ１と二次側巻線Ｗ２とは電気的に絶縁されつつ互いに逆極性にて磁気結合されている。
ＤＣ／ＤＣコンバータ４の一次側回路（換言すればＡＣ／ＤＣコンバータ１の一次側回路）には、一次側巻線Ｗ１に加えて、一次側制御回路１０と、一次側電源回路１１と、平滑コンデンサＣ１と、スイッチング素子の例としてのスイッチングトランジスタＭ１と、センス抵抗ＲＣＳと、が設けられる。ＤＣ／ＤＣコンバータ４に注目した場合、平滑コンデンサＣ１は入力コンデンサＣ１とも称される。上述したように、入力端子ＴＭ１Ｌ及びＴＭ１Ｈ間に入力コンデンサＣ１が設けられ、入力コンデンサＣ１の両端子間に一次側電圧ＶＰが加わる。
スイッチングトランジスタＭ１はＮチャネル型のＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）として構成されている。一次側巻線Ｗ１の一端は入力端子ＴＭ１Ｈに接続されて直流の一次側電圧ＶＰを受ける。一次側巻線Ｗ１の他端はスイッチングトランジスタＭ１のドレインに接続され、スイッチングトランジスタＭ１のソースはセンス抵抗ＲＣＳを介してグランドＧＮＤ１に接続される。一次側電源回路１１は、一次側電圧ＶＰを直流―直流変換することで所望の電圧値を有する電源電圧ＶＣＣを生成して一次側制御回路１０に供給する。一次側制御回路１０は電源電圧（駆動電圧）ＶＣＣに基づいて駆動する。
一次側制御回路１０はスイッチングトランジスタＭ１のゲートに接続され、スイッチングトランジスタＭ１のゲートに駆動信号ＤＲＶを供給することでスイッチングトランジスタＭ１をスイッチング駆動する。駆動信号ＤＲＶは、信号レベルがローレベル及びハイレベル間で切り替わる矩形波状の信号である。トランジスタＭ１のゲートにローレベル、ハイレベルの信号が供給されているとき、トランジスタＭ１は、夫々、オフ状態、オン状態となる。
ＤＣ／ＤＣコンバータ４の二次側回路（換言すればＡＣ／ＤＣコンバータ１の二次側回路）には、二次側巻線Ｗ２に加えて、二次側制御回路２０と、同期整流トランジスタＭ２と、ダイオードＤ２と、分圧抵抗Ｒ１〜Ｒ４と、出力コンデンサＣ２と、が設けられる。同期整流トランジスタＭ２（以下、ＳＲトランジスタＭ２と称され得る）はＮチャネル型のＭＯＳＦＥＴとして構成されている。ダイオードＤ２はＳＲトランジスタＭ２の寄生ダイオードである。故に、ＳＲトランジスタＭ２のソースからドレインに向かう方向を順方向としてダイオードＤ２がＳＲトランジスタＭ２に並列接続されることになる。ダイオードＤ２は寄生ダイオードとは別に設けられたダイオードであっても良い。
二次側巻線Ｗ２の一端は出力端子ＴＭ２Ｈに接続され、故に二次側巻線Ｗ２の一端には二次側電圧ＶＳが加わる。二次側巻線Ｗ２の他端はＳＲトランジスタＭ２のドレインに接続される。二次側巻線Ｗ２の他端での電圧（換言すればＳＲトランジスタＭ２のドレイン電圧）を“ＶＤＲ”にて表す。二次側巻線Ｗ２の他端及びＳＲトランジスタＭ２のドレイン間の接続ノードは分圧抵抗Ｒ１の一端に接続され、分圧抵抗Ｒ１の他端は分圧抵抗Ｒ２を介してグランドＧＮＤ２に接続される。このため、分圧抵抗Ｒ１及びＲ２間の接続ノードには電圧ＶＤＲの分圧である電圧ＶＡが加わる。一方、二次側電圧ＶＳが加わる出力端子ＴＭ２Ｈは分圧抵抗Ｒ３の一端に接続され、分圧抵抗Ｒ３の他端は分圧抵抗Ｒ４を介してグランドＧＮＤ２に接続される。このため、分圧抵抗Ｒ３及びＲ４間の接続ノードには二次側電圧ＶＳの分圧である電圧ＶＢが加わる。当然であるが、電圧ＶＤＲ、ＶＡ及びＶＢは、二次側電圧ＶＳと同様にグランドＧＮＤ２を基準とする電圧である。
ＳＲトランジスタＭ２のソースはグランドＧＮＤ２に接続される。上述したように、出力端子ＴＭ２Ｈ及びＴＭ２Ｌ間に出力コンデンサＣ２が設けられ、故に出力コンデンサＣ２の両端子間に二次側電圧ＶＳが加わる。
二次側制御回路２０は二次側電圧ＶＳを電源電圧（駆動電圧）として用いて駆動する。二次側制御回路２０は、ＳＲトランジスタＭ２のゲート電圧を制御することでＳＲトランジスタＭ２のオン、オフを制御する。二次側制御回路２０は、当該制御を、電圧ＶＡに基づき又は電圧ＶＡ及びＶＢに基づき行っても良く、この際、トランジスタＭ１及びＭ２が同時にオンとならないようにＳＲトランジスタＭ２のゲート電圧を制御することができる。
ＤＣ／ＤＣコンバータ４において、一次側回路と二次側回路とに亘ってパルストランス部３０が設けられている。パルストランス部３０は、一次側制御回路１０及び二次側制御回路２０間の通信を実現するための通信用トランスであり、１以上のパルストランスを備えて構成される。パルストランス部３０を介した通信は絶縁形式の通信である（即ち一次側回路と二次側回路とを絶縁した状態での通信である）。制御回路１０及び２０間の通信は、制御回路１０及び２０の内の一方から他方への信号伝達のみが可能な一方向通信、又は、制御回路１０及び２０間の双方向通信である。
一次側制御回路１０は、センス抵抗ＲＣＳでの電圧降下に相当する電流センス電圧ＶＣＳに基づいて駆動信号ＤＲＶを生成することができる他、パルストランス部３０を介した二次側制御回路２０の制御の下で、駆動信号ＤＲＶを生成することもできる。
一次側制御回路１０には複数の端子が設けられており、一次側制御回路１０に設けられた複数の端子には、スイッチングトランジスタＭ１のゲートに接続される端子ＴＭ１１と、電源電圧ＶＣＣを受ける端子ＴＭ１２と、グランドＧＮＤ１に接続される端子ＴＭ１３と、電流センス電圧ＶＣＳを受ける端子ＴＭ１４と、一次側にてパルストランス部３０に接続される端子ＴＭ１５と、が含まれる。端子ＴＭ１５は２以上の端子にて構成されることもある。
二次側制御回路２０には複数の端子が設けられており、二次側制御回路２０に設けられた複数の端子には、ＳＲトランジスタＭ２のゲートに接続される端子ＴＭ２１と、二次側電圧ＶＳを受ける端子ＴＭ２２と、グランドＧＮＤ２に接続される端子ＴＭ２３と、電圧ＶＡを受ける端子ＴＭ２４と、電圧ＶＢを受ける端子ＴＭ２５と、二次側にてパルストランス部３０に接続される端子ＴＭ２６と、が含まれる。端子ＴＭ２６は２以上の端子にて構成されることもある。
このように構成されたＤＣ／ＤＣコンバータ４では、スイッチングトランジスタＭ１をスイッチングすることにより（換言すればスイッチングトランジスタＭ１をスイッチング制御することにより）一次側電圧ＶＰから二次側電圧ＶＳを得ることができる。即ち、スイッチングトランジスタＭ１のオン区間において一次側巻線Ｗ１にエネルギが蓄積され、蓄積されたエネルギがスイッチングトランジスタＭ１のオフ区間にて二次側巻線Ｗ２から放出されることにより出力コンデンサＣ２が充電されて二次側電圧ＶＳが得られる。エネルギが二次側巻線Ｗ２から放出される際にＳＲトランジスタＭ２をオンにしておくことで損失の低減が図られる。
尚、一次側電源回路１１を設ける代わりに、トランスＴＲに補助巻線を設けておき、補助巻線を含んで構成される自己電源回路にて一次側制御回路１０の電源電圧ＶＣＣが生成されるようにしても良い。
また、センス抵抗ＲＣＳを介して流れる電流を一次側電流と称し、記号“ＩＰ”にて参照する。一次側電流ＩＰは、入力端子ＴＭ１Ｈから一次側巻線Ｗ１及びスイッチングトランジスタＭ１を通じてグランドＧＮＤ１へと流れる電流である。二次側回路において、グランドＧＮＤ２から二次側巻線Ｗ２を通じて出力端子ＴＭ２Ｈへと流れる電流を二次側電流と称し、記号“ＩＳ”にて表す。
第１実施形態に示したパルストランス装置１３０を用いてパルストランス部３０を構成することができる。
［一次側送信ケース］
一次側制御回路１０から二次側制御回路２０への信号伝達を行う一次側送信ケースを考える。一次側送信ケースにおいて、グランドＧＮＤ１、ＧＮＤ２が、夫々、グランドＧＮＤＴ、ＧＮＤＲ（図１参照）に相当し、且つ、送信側装置１１０が一次側制御回路１０に含まれると共に受信側装置１２０が二次側制御回路２０に含まれ、且つ、パルストランス装置１３０がパルストランス部３０に設けられる。この場合、一次側制御回路１０から送信パルス信号ＴＰが出力され、送信パルス信号ＴＰの受信信号である受信パルス信号ＲＰが二次側制御回路２０に入力されることになる。一次側送信ケースにおいて、一次側制御回路１０からの送信パルス信号ＴＰはパルストランス部３０におけるパルストランス装置１３０内の送信回路Ｔｘに供給され、パルストランス部３０におけるパルストランス装置１３０内の受信回路Ｒｘにて受信パルス信号ＲＰが生成されて二次側制御回路２０に送られる。
一次側送信ケースにおいて、例えば、一次側制御回路１０は、スイッチングトランジスタＭ１の状態に応じた信号を送信パルス信号ＴＰとして出力することができる。具体的には例えば、一次側制御回路１０は、図１７には示されていないフィードバック回路から二次側電圧ＶＳに応じたフィードバック信号を受け、フィードバック信号に基づいてトランジスタＭ１のオン区間及びオフ区間を定義するスイッチング制御信号（例えばＰＷＭ信号）を生成し、スイッチング制御信号に基づいてスイッチングトランジスタＭ１をスイッチングする。この際、一次側制御回路１０は、トランジスタＭ１のターンオンタイミング及びターンオフタイミングの夫々において１つの送信パルス信号ＴＰをパルストランス部３０に出力する。
一次側送信ケースにおいて、パルストランス部３０は、一次側制御回路１０から送信パルス信号ＴＰが出力されるたびに受信パルス信号ＲＰを生成して二次側制御回路２０に送る。二次側制御回路２０は受信パルス信号ＲＰに基づいてＳＲトランジスタＭ２のオン、オフを制御することができる。このとき、二次側制御回路２０は、電圧ＶＡも参照してＳＲトランジスタＭ２のオン、オフを制御して良い。単純には例えば、電圧ＶＡも参照しつつ、トランジスタＭ１のオン区間においてＳＲトランジスタＭ２がオフ状態となるように且つトランジスタＭ１のオフ区間においてＳＲトランジスタＭ２がオン状態となるように、二次側制御回路２０は受信パルス信号ＲＰを受けるたびにＳＲトランジスタＭ２のオン／オフを切り替えることができる。このようなスイッチング制御を行う場合、１つの送信パルス信号ＴＰに対して１つの受信パルス信号ＲＰを確実に生成することが要求されるが、第１実施形態に係るパルストランス装置を用いれば、そのような要求に応えることが可能となる。
［二次側送信ケース］
二次側制御回路２０から一次側制御回路１０への信号伝達を行う二次側送信ケースを考える。二次側送信ケースにおいて、グランドＧＮＤ２、ＧＮＤ１が、夫々、グランドＧＮＤＴ、ＧＮＤＲ（図１参照）に相当し、且つ、送信側装置１１０が二次側制御回路２０に含まれると共に受信側装置１２０が一次側制御回路１０に含まれ、且つ、パルストランス装置１３０がパルストランス部３０に設けられる。この場合、二次側制御回路２０から送信パルス信号ＴＰが出力され、送信パルス信号ＴＰの受信信号である受信パルス信号ＲＰが一次側制御回路１０に入力されることになる。二次側送信ケースにおいて、二次側制御回路２０からの送信パルス信号ＴＰはパルストランス部３０におけるパルストランス装置１３０内の送信回路Ｔｘに供給され、パルストランス部３０におけるパルストランス装置１３０内の受信回路Ｒｘにて受信パルス信号ＲＰが生成されて一次側制御回路１０に送られる。
二次側送信ケースでは、二次側制御回路２０が主体となってトランジスタＭ１のスイッチング制御を行う二次側制御を実現できる。二次側制御において、二次側制御回路２０は、スイッチングトランジスタＭ１に対するスイッチング制御信号を生成することができる。具体的には、二次側制御回路２０は、二次側電圧ＶＳに基づき（図１７では電圧ＶＢに基づき）二次側電圧ＶＳが所定の目標電圧ＶＴＧに一致するように、トランジスタＭ１のオン区間及びオフ区間を定義するスイッチング制御信号（例えばＰＷＭ信号）を生成し、生成したスイッチング制御信号の情報を送信パルス信号ＴＰとして出力することができる。より具体的には、二次側制御に係る二次側制御回路２０は、スイッチング制御信号にて定義されるオン区間からオフ区間への遷移タイミング及びオフ区間からオン区間への遷移タイミングの夫々において、１つずつ送信パルス信号ＴＰを出力する。
二次側送信ケースにおいて、パルストランス部３０は、二次側制御回路２０から送信パルス信号ＴＰが出力されるたびに受信パルス信号ＲＰを生成して一次側制御回路１０に送る。二次側制御が行われるとき、一次側制御回路１０は受信パルス信号ＲＰに基づいてトランジスタＭ１のオン、オフを制御することができる。即ち、受信パルス信号ＲＰを受けるたびにトランジスタＭ１の状態をオン状態及びオフ状態間で切り替えれば良い。但し、二次側制御の開始時点におけるトランジスタＭ１の状態はオフ状態であって、スイッチング制御信号にて定義されるオフ区間からオン区間への遷移タイミングに最初の送信パルス信号ＴＰが二次側制御回路２０から出力されるものとする。このようなスイッチング制御を行う場合、１つの送信パルス信号ＴＰに対して１つの受信パルス信号ＲＰを確実に生成することが要求されるが、第１実施形態に係るパルストランス装置を用いれば、そのような要求に応えることが可能となる。
二次側制御において、二次側制御回路２０は、自身が生成したスイッチング制御信号に基づき、トランジスタＭ１のオン区間においてＳＲトランジスタＭ２をオフ状態とし、トランジスタＭ１のオフ区間の全部又は一部においてＳＲトランジスタＭ２をオン状態とすれば良い。
［双方向通信］
図１７のパルストランス部３０に２つのパルストランス装置１３０を設けておいても良く、この場合、パルストランス部３０を介した制御回路１０及び２０間の双方向通信が可能となる。一方のパルストランス装置１３０を用いて一次側制御回路１０から二次側制御回路２０への信号伝達を実現し、他方のパルストランス装置１３０を用いて二次側制御回路２０から一次側制御回路１０への信号伝達を実現すれば良い。制御回路１０及び２０間の双方向通信が可能となるとき、上述の一次側送信ケースの動作を行うこともできるし、上述の二次側送信ケースの動作を行うこともできる他、制御回路１０及び２０間で任意の情報を共有できる。また、制御回路１０及び２０の何れか一方で異常が発生したとき、パルストランス部３０を介し他方に異常の発生を通知することも可能であり、必要に応じ、トランジスタＭ１のスイッチング停止等を行うこともできる。
＜＜第３実施形態＞＞
本発明の第３実施形態を説明する。ＡＣ／ＤＣコンバータ１に含まれるＤＣ／ＤＣコンバータ４として絶縁同期整流型ＤＣ／ＤＣコンバータの構成を上述したが、ＤＣ／ＤＣコンバータ４は、一次側巻線Ｗ１に加わる一次側電圧ＶＰからスイッチング方式によりトランスＴＲの二次側において二次側電圧ＶＳを生成する絶縁型ＤＣ／ＤＣコンバータであれば任意である。
例えば、図１７に示したＤＣ／ＤＣコンバータ４では、いわゆるローサイドアプリケーションが採用されているが、ハイサイドアプリケーションが採用されても良い。ハイサイドアプリケーションが採用されたＤＣ／ＤＣコンバータ４では、ＳＲトランジスタＭ２が出力端子ＴＭ２Ｈ側に設けられ、二次側電圧ＶＳが加わる出力端子ＴＭ２ＨとトランスＴＲの二次側巻線Ｗ２との間にＳＲトランジスタＭ２が直列に挿入される。この他、本発明の主旨を損なわない形態で、二次側回路におけるＳＲトランジスタＭ２の配置位置を変更することが可能である。
また例えば、ＤＣ／ＤＣコンバータ４は、ダイオード整流方式を採用したＤＣ／ＤＣコンバータ（絶縁ダイオード整流型ＤＣ／ＤＣコンバータ）であっても良い。この場合、ＤＣ／ＤＣコンバータ４において、図１７のＳＲトランジスタＭ２及び寄生ダイオードＤ２の代わりに、整流ダイオードを二次側回路に設ける。整流ダイオードは二次側巻線Ｗ２とコンデンサＣ２との間に挿入され、一次側巻線Ｗ１から二次側巻線Ｗ２に伝搬された電力を整流する。
また例えば、ＤＣ／ＤＣコンバータ４を、フォワード方式の絶縁型ＤＣ／ＤＣコンバータとして構成しても良く、この場合にも、同期整流方式及びダイオード整流方式の何れが採用されて良い。
＜＜第４実施形態＞＞
本発明の第４実施形態を説明する。
ＡＣ／ＤＣコンバータ１を用いて電源アダプタを構成しても良い。図１８は、ＡＣ／ＤＣコンバータ１を備える電源アダプタ６２０を示す図である。電源アダプタ６２０は、ＡＣ／ＤＣコンバータ１、プラグ６２１、筐体６２２及び出力コネクタ６２３を備え、筐体６２２内にＡＣ／ＤＣコンバータ１が収容及び配置される。プラグ６２１は図示されないコンセントから商用交流電圧ＶＡＣを受け、ＡＣ／ＤＣコンバータ１はプラグ６２１を通じて入力された商用交流電圧ＶＡＣから直流の二次側電圧ＶＳを生成する。二次側電圧ＶＳが、出力コネクタ６２３を通じ、図示されない任意の電気機器に供給される。電気機器としては、ノート型パーソナルコンピュータ、情報端末機、デジタルカメラ、デジタルビデオカメラ、携帯電話機（スマートフォンに分類されるものを含む）、携帯オーディオプレイヤなどが例示される。
ＡＣ／ＤＣコンバータ１を備える電気機器を構成しても良い。図１９（ａ）及び（ｂ）は、ＡＣ／ＤＣコンバータ１を備える電気機器６４０を示す図である。図１９（ａ）及び（ｂ）に示される電気機器６４０はディスプレイ装置であるが、電気機器６４０の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、ＡＣ／ＤＣコンバータを内蔵する機器であれば任意である。電気機器６４０は、ＡＣ／ＤＣコンバータ１、プラグ６４１、筐体６４２及び負荷６４３を備え、筐体６４２内にＡＣ／ＤＣコンバータ１及び負荷６４３が収容及び配置される。プラグ６４１は図示されないコンセントから商用交流電圧ＶＡＣを受け、ＡＣ／ＤＣコンバータ１はプラグ６４１を通じて入力された商用交流電圧ＶＡＣから直流の二次側電圧ＶＳを生成する。生成された二次側電圧ＶＳは負荷６４３に供給される。負荷６４３は図１６の負荷ＬＤに相当する。負荷６４３は、二次側電圧ＶＳに基づいて駆動する任意の負荷であって良く、例えば、マイコンコンピュータ、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路又はデジタル回路である。
＜＜第５実施形態＞＞
本発明の第５実施形態を説明する。第５実施形態では、第１〜第４実施形態に適用可能な応用技術、変形技術などを説明する。
パルストランス装置１３０をＡＣ／ＤＣコンバータに組み込んだ例を上述したが、パルストランス装置１３０又はパルストランス装置１３０を含む通信装置１００（図１参照）を、絶縁を保ちつつ信号伝達を行う必要のある任意の装置に組み込むことができる。
ＤＣ／ＤＣコンバータ４をＡＣ／ＤＣコンバータ１の構成要素として用いることを上述したが、本発明は、これに限定されない。即ち例えば、ＤＣ／ＤＣコンバータ４は、直流電圧を生成する任意の電圧源（例えばバッテリ）の出力電圧を一次側電圧ＶＰとして受けて、二次側電圧ＶＳを生成するものであっても構わない。
一次側制御回路１０、二次側制御回路２０及びパルストランス部３０を１チップの半導体基板上に集積化した半導体装置ＳＭＣ１を構成するようにしても良い。一次側制御回路１０、二次側制御回路２０及びパルストランス部３０が集積化された１チップの半導体基板が樹脂にて構成されたパッケージ（筐体）に収容されて封止されることで半導体装置ＳＭＣ１が構成される。
或いは、一次側制御回路１０を第１半導体基板上に集積化した第１チップと、二次側制御回路２０を第２半導体基板上に集積化した第２チップと、パルストランス部３０を第３半導体基板上に集積化した第３チップとを作成し、第１〜第３チップを共通のパッケージ（筐体）に収容して封止することで半導体装置ＳＭＣ２を構成しても良い。
但し、一次側制御回路１０及び二次側制御回路２０を別々の半導体装置として構成するようにしても良い。即ち、一次側制御回路１０を第１半導体基板上に集積化した第１チップを第１パッケージに収容して封止することで半導体装置ＳＭＣ３Ａを構成し、これとは別に、二次側制御回路２０を第２半導体基板上に集積化した第２チップを第２パッケージに収容して封止することで半導体装置ＳＭＣ３Ｂを構成しても良い。この場合、パルストランス部３０は、半導体装置ＳＭＣ３Ａ及びＳＭＣ３Ｂとは別に設けられたディスクリート部品であって良いが、パルストランス部３０を第３半導体基板上に集積化した第３チップを第３パッケージに収容して封止することで半導体装置ＳＭＣ３Ｃを構成しても良い。半導体装置ＳＭ１、ＳＭＣ２及びＳＭＣ３Ｃにおいて、既存の集積回路プロセスを利用し、パルストランスを構成することが可能である。
一次側制御回路１０が集積化された半導体装置（ＳＭ１、ＳＭＣ２又はＳＭＣ３Ａ）に、スイッチングトランジスタＭ１が更に集積化されて含まれていても良いし、センス抵抗ＲＣＳが更に集積化されて含まれていても良い。
二次側制御回路２０が集積化された半導体装置（ＳＭ１、ＳＭＣ２又はＳＭＣ３Ｂ）に、ＳＲトランジスタＭ２が更に集積化されて含まれていても良いし、分圧抵抗Ｒ１及びＲ２が更に集積化されて含まれていても良いし、分圧抵抗Ｒ３及びＲ４が更に集積化されて含まれていても良い。
上述の主旨を損なわない形で、任意の信号又は電圧に関して、それらのハイレベルとローレベルの関係を逆にしても良い。また、上述の主旨を損なわない形で、ＦＥＴのチャネル型を任意に変更可能である。即ち例えば、スイッチングトランジスタＭ１がＰチャネル型のＭＯＳＦＥＴとして構成されるよう、ＤＣ／ＤＣコンバータ４の構成が変形されても良い。
上述の任意のトランジスタは、任意の種類のトランジスタであって良い。例えば、ＭＯＳＦＥＴとして上述された任意のトランジスタ（特に例えばスイッチングトランジスタＭ１）を、接合型ＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第１電極、第２電極及び制御電極を有する。ＦＥＴにおいては、第１及び第２電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。ＩＧＢＴにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。ＩＧＢＴに属さないバイポーラトランジスタにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。
１００ 通信装置
１１０ 送信側装置
１２０ 受信側装置
１３０ パルストランス装置
Ｔｘ 送信回路
Ｒｘ 受信回路
ＰＴ パルストランス
ＷＴ 送信側巻線
ＷＲ 受信側巻線
１５１ 矩形信号生成回路
１５２ ラッチ回路
１５３ 停止信号出力回路
１ ＡＣ／ＤＣコンバータ
２ フィルタ
３ 整流回路
４ ＤＣ／ＤＣコンバータ
１０ 一次側制御回路
２０ 二次側制御回路
３０ パルストランス部
Ｍ１ スイッチングトランジスタ
Ｍ２ 同期整流トランジスタ
ＴＲ トランス
Ｗ１ 一次側巻線
Ｗ２ 二次側巻線

Claims (11)

  1. 送信側巻線及び受信側巻線を有するパルストランスと、
    入力される送信信号に基づく電流を前記送信側巻線に供給する送信回路と、
    前記送信回路への前記送信信号の入力に応答して前記受信側巻線に生じた電圧に基づき前記送信信号を受信する受信回路と、を備えた絶縁通信用パルストランス装置において、
    前記受信回路は、
    第１レベル及び第２レベルの何れかの信号レベルをとる矩形信号を生成する回路であって、所定電圧以上の電圧が前記受信側巻線に生じたときに前記矩形信号の信号レベルを前記第１レベルから前記第２レベルに切り替え、その後、所定の停止信号を受けると前記矩形信号の信号レベルを前記第１レベルに戻す矩形信号生成回路と、
    供給される受信側クロック信号に同期して前記矩形信号をラッチして出力するラッチ回路と、
    前記第２レベルの前記矩形信号が前記ラッチ回路にてラッチされた後、前記矩形信号生成回路に対し前記停止信号を出力する停止信号出力回路と、を有する
    ことを特徴とする絶縁通信用パルストランス装置。
  2. 前記受信回路において、前記送信信号の受信は前記第２レベルの前記矩形信号を前記ラッチ回路にてラッチすることで実現され、前記ラッチ回路から前記送信信号の受信信号が出力される
    ことを特徴とする請求項１に記載の絶縁通信用パルストランス装置。
  3. 前記停止信号出力回路は、前記ラッチ回路の出力信号を前記受信側クロック信号の反転信号に同期してラッチする停止信号出力用ラッチ回路を有し、前記停止信号出力用ラッチ回路を用いて前記停止信号を生成する
    ことを特徴とする請求項１又は２に記載の絶縁通信用パルストランス装置。
  4. 前記停止信号出力回路は、前記ラッチ回路の出力信号と前記矩形信号生成回路からの前記矩形信号との論理積信号を生成する論理積回路を有し、前記論理積回路を用いて前記停止信号を生成する
    ことを特徴とする請求項１又は２に記載の絶縁通信用パルストランス装置。
  5. 前記矩形信号生成回路は、前記所定電圧以上の電圧が前記受信側巻線に生じている区間において前記第２レベルの信号レベルを持つ原パルス信号を生成する第１回路と、前記停止信号に基づき前記原パルス信号のパルス幅を調整した波形を有する加工パルス信号を前記矩形信号として生成する第２回路と、を有する
    ことを特徴とする請求項１〜４の何れかに記載の絶縁通信用パルストランス装置。
  6. 電力用トランスの一次側及び二次側を互いに絶縁しつつ、前記電力用トランスの一次側巻線に接続されたスイッチングトランジスタをスイッチングすることにより、一次側における一次側電圧から二次側における二次側電圧を生成する絶縁型ＤＣ／ＤＣコンバータにおいて、
    一次側に配置され、前記スイッチングトランジスタを駆動する一次側制御回路と、
    二次側に配置される二次側制御回路と、
    前記一次側制御回路及び前記二次側制御回路間の通信を実現するパルストランス部として、請求項１〜５の何れかに記載の絶縁通信用パルストランス装置と、を備えた
    ことを特徴とする絶縁型ＤＣ／ＤＣコンバータ。
  7. 前記パルストランス部は、前記絶縁通信用パルストランス装置を用いて、前記一次側制御回路及び前記二次側制御回路の内、一方の制御回路から他方の制御回路への一方向通信を実現する
    ことを特徴とする請求項６に記載の絶縁型ＤＣ／ＤＣコンバータ。
  8. 前記パルストランス部は、前記絶縁通信用パルストランス装置を２つ備え、２つの絶縁通信用パルストランス装置を用いて、前記一次側制御回路及び前記二次側制御回路間の双方向通信を実現する
    ことを特徴とする請求項６に記載の絶縁型ＤＣ／ＤＣコンバータ。
  9. 交流電圧を全波整流する整流回路と、
    全波整流された電圧を平滑化することで直流電圧を生成する平滑コンデンサと、
    前記直流電圧としての一次側電圧から直流の二次側電圧を出力電圧として生成する、請求項６〜８の何れかに記載の絶縁型ＤＣ／ＤＣコンバータと、を備えた
    ことを特徴とするＡＣ／ＤＣコンバータ。
  10. 交流電圧を受けるプラグと、
    請求項９に記載のＡＣ／ＤＣコンバータと、
    前記ＡＣ／ＤＣコンバータを収容する筐体と、を備えた
    ことを特徴とする電源アダプタ。
  11. 請求項９に記載のＡＣ／ＤＣコンバータと、
    前記ＡＣ／ＤＣコンバータの出力電圧に基づき駆動される負荷と、を備えた
    ことを特徴とする電気機器。
JP2019110935A 2019-06-14 2019-06-14 絶縁通信用パルストランス装置、絶縁型ｄｃ／ｄｃコンバータ、ａｃ／ｄｃコンバータ、電源アダプタ及び電気機器 Pending JP2020205471A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019110935A JP2020205471A (ja) 2019-06-14 2019-06-14 絶縁通信用パルストランス装置、絶縁型ｄｃ／ｄｃコンバータ、ａｃ／ｄｃコンバータ、電源アダプタ及び電気機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019110935A JP2020205471A (ja) 2019-06-14 2019-06-14 絶縁通信用パルストランス装置、絶縁型ｄｃ／ｄｃコンバータ、ａｃ／ｄｃコンバータ、電源アダプタ及び電気機器

Publications (1)

Publication Number Publication Date
JP2020205471A true JP2020205471A (ja) 2020-12-24

Family

ID=73837070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019110935A Pending JP2020205471A (ja) 2019-06-14 2019-06-14 絶縁通信用パルストランス装置、絶縁型ｄｃ／ｄｃコンバータ、ａｃ／ｄｃコンバータ、電源アダプタ及び電気機器

Country Status (1)

Country Link
JP (1) JP2020205471A (ja)

Similar Documents

Publication Publication Date Title
CN108649801B (zh) 用于在功率转换器中使用的次级控制器和集成电路封装件
JP6563729B2 (ja) 絶縁同期整流型ｄｃ／ｄｃコンバータ、それを用いた電源装置、電源アダプタおよび電子機器
CN111010039B (zh) 开关控制装置、驱动装置、绝缘型dc/dc转换器、ac/dc转换器、电源适配器
CN108206634B (zh) 绝缘同步整流dc/dc转换器及控制器、适配器、设备
JP6374261B2 (ja) 絶縁同期整流型ｄｃ／ｄｃコンバータおよびその同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器
CN107431438B (zh) 包括基于次级侧信号受控的初级侧箝位电路的开关模式电源
AU2017394665B2 (en) Transformer based gate drive circuit
CN111010040B (zh) 同步整流控制装置、绝缘同步整流型dc/dc转换器、栅极驱动装置、ac/dc转换器
US9929566B2 (en) Power electronic circuit and system comprising the same
JPWO2018199042A1 (ja) 電力変換システム
TW201843915A (zh) 具有主動式突波吸收器的控制模組及相關的返馳式電源轉換裝置
CN111082685A (zh) 电力变换装置
US20110181218A1 (en) Semiconductor apparatus
JP7320383B2 (ja) 絶縁型ｄｃ／ｄｃコンバータ、ａｃ／ｄｃコンバータ、電源アダプタ及び電気機器
JP2016116414A (ja) 絶縁型のｄｃ／ｄｃコンバータ、それを用いた電源装置、電源アダプタおよび電子機器、フィードバックアンプ集積回路
JP6563648B2 (ja) 絶縁型のｄｃ／ｄｃコンバータ、１次側コントローラ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器
JP6667747B1 (ja) 電力変換装置
JP2020205470A (ja) 絶縁通信用パルストランス装置、絶縁型ｄｃ／ｄｃコンバータ、ａｃ／ｄｃコンバータ、電源アダプタ及び電気機器
JP2020205471A (ja) 絶縁通信用パルストランス装置、絶縁型ｄｃ／ｄｃコンバータ、ａｃ／ｄｃコンバータ、電源アダプタ及び電気機器
US11637489B2 (en) Isolated DC/DC converter and AC/DC converter
JP2022103602A (ja) 絶縁型ｄｃ／ｄｃコンバータ及びａｃ／ｄｃコンバータ
TW200525849A (en) Snubber circuit
JP7232130B2 (ja) 絶縁型ｄｃ／ｄｃコンバータ、ａｃ／ｄｃコンバータ、電源アダプタ及び電気機器
JP2020205662A (ja) 絶縁型ｄｃ／ｄｃコンバータ、ａｃ／ｄｃコンバータ、電源アダプタ及び電気機器
JP7286295B2 (ja) ゲートドライブ装置、絶縁型ｄｃ／ｄｃコンバータ、ａｃ／ｄｃコンバータ、電源アダプタ及び電気機器