JP2022103602A - 絶縁型ｄｃ／ｄｃコンバータ及びａｃ／ｄｃコンバータ - Google Patents

絶縁型ｄｃ／ｄｃコンバータ及びａｃ／ｄｃコンバータ Download PDF

Info

Publication number
JP2022103602A
JP2022103602A JP2020218338A JP2020218338A JP2022103602A JP 2022103602 A JP2022103602 A JP 2022103602A JP 2020218338 A JP2020218338 A JP 2020218338A JP 2020218338 A JP2020218338 A JP 2020218338A JP 2022103602 A JP2022103602 A JP 2022103602A
Authority
JP
Japan
Prior art keywords
frequency
voltage
signal
circuit
primary side
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2020218338A
Other languages
English (en)
Inventor
翼飛 湯
Yifei Tang
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2020218338A priority Critical patent/JP2022103602A/ja
Publication of JP2022103602A publication Critical patent/JP2022103602A/ja
Withdrawn legal-status Critical Current

Links

Images

Landscapes

  • Rectifiers (AREA)
  • Dc-Dc Converters (AREA)

Abstract

【課題】良好なスイッチング制御を実現する。【解決手段】絶縁型ＤＣ／ＤＣコンバータにおいて、二次側電圧に応じた周波数情報を有する制御信号を絶縁伝送回路を通じて二次側から一次側に伝送する。一次側制御回路（１０）では、二次側からの受信信号（ＲＸ）に基づき上記制御信号の周波数に応じた周波数（ｆ１）を有する信号（Ｓｉｎ１）を生成し、その信号と位相が一致した信号（Ｓｉｎ２）を位相同期回路（１２０、１３０）にて生成する。位相同期回路の生成信号（Ｓｉｎ２）の周波数（ｆ２）にて、電力用トランスの一次側巻線に直列に接続されたスイッチング素子をスイッチングする。スイッチング素子を通じて一次側巻線に流れる一次側電流のピーク値は、位相同期回路の位相比較結果を示す信号（Ｅｏｕｔ）に応じて設定される。【選択図】図９

Description

本開示は、絶縁型ＤＣ／ＤＣコンバータ及びＡＣ／ＤＣコンバータに関する。
第１タイプの絶縁型ＤＣ／ＤＣコンバータでは、二次側電圧の情報をフォトカプラを用いて一次側に伝達する。一次側制御回路は、伝達された情報に基づき、電力用トランスの一次側巻線に接続されたスイッチングトランジスタをスイッチング駆動し、これによって二次側電圧の安定化を図る（下記特許文献１参照）。
特開２００６－１９７６８８号公報
部品点数や実装面積の削減などを考慮し、第２タイプの絶縁型ＤＣ／ＤＣコンバータも検討される。第２タイプの絶縁型ＤＣ／ＤＣコンバータでは、フォトカプラと異なる絶縁素子（例えばパルストランス）を利用し、二次側電圧の情報を表す制御信号をデジタル信号形式で一次側に伝送する。この際、二次側電圧に応じた周波数を有する制御信号を二次側で生成し、制御信号を一次側に伝送することで、制御信号に同期してスイッチングトランジスタをスイッチングさせることができる。
しかし、単にスイッチング周波数を制御するだけでは、制御として十分でないことが多く、改善が要望される。例えば、負荷が重くなることで制御信号の周波数が一次側の最大動作周波数に達した際、それ以上の制御ができなくことが懸念される。
本開示は、良好なスイッチング制御の実現に寄与する絶縁型ＤＣ／ＤＣコンバータ及びＡＣ／ＤＣコンバータを提供することを目的とする。
本開示に係る絶縁型ＤＣ／ＤＣコンバータは、互いに絶縁された一次側巻線及び二次側巻線を有する電力用トランスを用いて、一次側における一次側電圧から二次側における二次側電圧を生成する絶縁型ＤＣ／ＤＣコンバータであって、前記一次側巻線に対して直列に接続されたスイッチング素子と、一次側に配置される回路であって、前記スイッチング素子をスイッチングする一次側制御回路と、二次側に配置される回路であって、前記二次側電圧に応じた周波数を有する制御信号を生成する二次側制御回路と、前記制御信号の周波数情報を絶縁形式で前記一次側制御回路に伝送する絶縁伝送回路と、を備え、前記一次側制御回路は、前記絶縁伝送回路による前記二次側制御回路からの受信信号に基づき、前記制御信号の周波数に応じた第１周波数を有する第１入力信号を生成する第１入力信号生成部と、前記第１入力信号と第２入力信号との位相差に応じた信号を出力する位相比較部と、前記位相比較部の出力信号に応じた第２周波数を有する信号を前記第２入力信号として生成する第２入力信号生成部と、前記第２周波数をスイッチング周波数として用いて前記スイッチング素子をスイッチング駆動するスイッチング駆動部と、前記位相比較部の出力信号に基づき、前記スイッチング素子を通じて前記一次側巻線に流れる一次側電流のピーク値を設定するピーク電流設定部と、を備えた構成（第１の構成）である。
上記第１の構成に係る絶縁型ＤＣ／ＤＣコンバータにおいて、前記第２入力信号生成部は、前記位相比較部の出力信号に基づき前記第２周波数を所定周波数範囲内で調整し、前記位相比較部及び第２入力信号生成部により、前記所定周波数範囲内で前記第２周波数を前記第１周波数に追従させる位相同期回路が形成される構成（第２の構成）であっても良い。
上記第２の構成に係る絶縁型ＤＣ／ＤＣコンバータにおいて、前記第１周波数が前記所定周波数範囲の最大周波数を超えて上昇したとき、前記第２入力信号生成部は前記位相比較部の出力信号に基づいて前記第２周波数を前記最大周波数に設定し、これにより前記最大周波数が前記スイッチング周波数に設定され、前記ピーク電流設定部は前記位相比較部の出力信号に基づき前記第１周波数の前記上昇に伴って前記ピーク値を高める構成（第３の構成）であっても良い。
上記第２の構成に係る絶縁型ＤＣ／ＤＣコンバータにおいて、前記一次側制御回路は、前記第１周波数が前記所定周波数範囲の最大周波数未満であるとき、前記位相比較部及び第２入力信号生成部により前記所定周波数範囲内で前記第２周波数を前記第１周波数に追従させる第１動作モードで動作し、前記第１周波数が前記所定周波数範囲の最大周波数以上であるとき、第２動作モードで動作し、前記スイッチング駆動部は、前記第１動作モードにおいて、前記第２周波数を前記スイッチング周波数として用いて前記スイッチング素子をスイッチング駆動し、前記第２動作モードにおいて、前記スイッチング周波数を前記最大周波数で固定した状態で前記スイッチング素子をスイッチング駆動し、前記ピーク電流設定部は、前記第１動作モードにおいて、前記位相比較部の出力信号に応じて前記ピーク値を設定し、前記第２動作モードにおいて、前記第１周波数に応じて前記ピーク値を設定する構成（第４の構成）であっても良い。
上記第１～第４の構成の何れかに係る絶縁型ＤＣ／ＤＣコンバータにおいて、前記二次側制御回路は、前記二次側電圧に比例するフィードバック電圧を所定の基準電圧と比較し、前記フィードバック電圧が前記基準電圧より低いときに前記制御信号の周波数を上昇させ、前記フィードバック電圧が前記基準電圧より高いときに前記制御信号の周波数を低下させ、前記第１入力信号生成部は、前記第１周波数を前記制御信号の周波数に比例させる構成（第５の構成）であっても良い。
上記第１～第５の構成の何れかに係る絶縁型ＤＣ／ＤＣコンバータにおいて、前記絶縁伝送回路は、前記制御信号の周波数情報を、一次側及び二次側に亘って設けられた絶縁素子を用いて一次側に伝送し、前記絶縁素子は、パルストランス又はコンデンサにより構成される構成（第６の構成）であっても良い。
本開示に係るＡＣ／ＤＣコンバータは、交流電圧を全波整流する整流回路と、全波整流された電圧を平滑化することで直流電圧を生成する平滑コンデンサと、前記直流電圧としての一次側電圧から直流の二次側電圧を出力電圧として生成する、上記第１～第６の構成の何れかに係る絶縁型ＤＣ／ＤＣコンバータと、を備えた構成（第７の構成）である。
本開示によれば、良好なスイッチング制御の実現に寄与する絶縁型ＤＣ／ＤＣコンバータ及びＡＣ／ＤＣコンバータを提供することが可能となる。
本開示の第１実施形態に係るＡＣ／ＤＣコンバータの全体構成を示す図である。 本開示の第１実施形態に係り、ＡＣ／ＤＣコンバータに含まれるＤＣ／ＤＣコンバータの構成図である。 本開示の第１実施形態に係り、ＡＣ／ＤＣコンバータの動作の流れを示す図である。 本開示の第１実施形態に係る二次側制御回路の構成図である。 本開示の第１実施形態に係り、二次側制御回路における制御信号生成部の構成例を示す図である。 本開示の第１実施形態に係り、二次側制御回路内の幾つかの信号波形を示す図である。 本開示の第１実施形態に係り、絶縁伝送回路の構成の例を示す図である。 本開示の第１実施形態に係り、絶縁伝送回路の構成の他の例を示す図である。 本開示の第１実施形態に係り、一次側制御回路の構成図である。 本開示の第１実施形態に係り、一次側制御回路における正規化回路の構成例を示す図である。 本開示の第１実施形態に係り、一次側制御回路における正規化回路の入出力信号を示す図である。 本開示の第１実施形態に係り、一次側制御回路における位相比較部の構成例を示す図である。 図１２の位相比較部の動作を説明するための図である。 本開示の第１実施形態に係り、ＡＣ／ＤＣコンバータにおける各部の電圧等の波形図である。
以下、本開示の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、素子又は部位等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、素子又は部位等の名称を省略又は略記することがある。例えば、後述の“１３０”によって参照される電圧／周波数変換部は（図９参照）、電圧／周波数変換部１３０と表記されることもあるし、変換部１３０と略記されることもあり得るが、それらは全て同じものを指す。
まず、本開示の実施形態の記述にて用いられる幾つかの用語について説明を設ける。レベルとは電位のレベルを指し、任意の注目した信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意の注目した信号又は電圧について、信号又は電圧がハイレベルにあるとは信号又は電圧のレベルがハイレベルにあることを意味し、信号又は電圧がローレベルにあるとは信号又は電圧のレベルがローレベルにあることを意味する。信号についてのレベルは信号レベルと表現されることがあり、電圧についてのレベルは電圧レベルと表現されることがある。任意の注目した信号について、当該信号がハイレベルであるとき、当該信号の反転信号はローレベルをとり、当該信号がローレベルであるとき、当該信号の反転信号はハイレベルをとる。任意の注目した信号又は電圧において、ローレベルからハイレベルへの切り替わりをアップエッジ（或いはライジングエッジ）と称し、ローレベルからハイレベルへの切り替わりのタイミングをアップエッジタイミング（或いはライジングエッジタイミング）と称する。同様に、任意の注目した信号又は電圧において、ハイレベルからローレベルへの切り替わりをダウンエッジ（或いはフォーリングエッジ）と称し、ハイレベルからローレベルへの切り替わりのタイミングをダウンエッジタイミング（或いはフォーリングエッジタイミング）と称する。
ＭＯＳＦＥＴを含むＦＥＴ（電界効果トランジスタ）として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通している状態を指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通となっている状態（遮断状態）を指す。ＦＥＴに分類されないトランジスタについても同様である。ＭＯＳＦＥＴは、特に記述無き限り、エンハンスメント型のＭＯＳＦＥＴであると解される。ＭＯＳＦＥＴは“metal-oxide-semiconductor field-effect transistor”の略称である。
以下、任意のトランジスタについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。任意のトランジスタについて、オフ状態からオン状態への切り替わりをターンオンと表現し、オン状態からオフ状態への切り替わりをターンオフと表現する。また、任意のトランジスタについて、トランジスタがオン状態となっている期間をオン期間と称することがあり、トランジスタがオフ状態となっている期間をオフ期間と称することがある。ハイレベル又はローレベルの信号レベルをとる任意の信号について、当該信号のレベルがハイレベルとなる期間をハイレベル期間と称し、当該信号のレベルがローレベルとなる期間をローレベル期間と称する。ハイレベル又はローレベルの電圧レベルをとる任意の電圧についても同様である。
＜＜第１実施形態＞＞
本開示の第１実施形態を説明する。図１は、第１実施形態に係るＡＣ／ＤＣコンバータ１の全体構成図である。ＡＣ／ＤＣコンバータ１は、フィルタ２と、整流回路３と、絶縁型ＤＣ／ＤＣコンバータ４であるＤＣ／ＤＣコンバータ４と、平滑コンデンサＣ１と、出力コンデンサＣ２と、を備える。出力コンデンサＣ２はＤＣ／ＤＣコンバータ４の構成要素に含まれると解しても構わない。詳細は後述の説明から明らかとなるが、ＡＣ／ＤＣコンバータ１では、一次側電圧ＶＰからトランスを用いスイッチング方式にて二次側電圧ＶＳを生成する。
ＡＣ／ＤＣコンバータ１は、ＡＣ／ＤＣコンバータ１の一次側に配置された一次側回路とＡＣ／ＤＣコンバータ１の二次側に配置された二次側回路とから成り、一次側回路と二次側回路とは互いに電気的に絶縁される。本明細書において、絶縁とは直流の信号及び電力の伝達が遮断されていることを意味する。フィルタ２、整流回路３及び平滑コンデンサＣ１は一次側回路に配置され、出力コンデンサＣ２は二次側回路に配置される。ＤＣ／ＤＣコンバータ４は一次側回路と二次側回路に亘って配置される。尚、ＤＣ／ＤＣコンバータ４に注目した場合、上記一次側回路は、ＤＣ／ＤＣコンバータ４を構成する回路の内の一次側に配置された回路であって、且つ、上記二次側回路は、ＤＣ／ＤＣコンバータ４を構成する回路の内の二次側に配置された回路である、と解しても良い。
一次側回路におけるグランドは“ＧＮＤ１”にて参照され、二次側回路におけるグランドは“ＧＮＤ２”にて参照される。一次側電圧ＶＰを含む、一次側回路における任意の電圧又は信号は、グランドＧＮＤ１を基準とする電圧又は信号であって、グランドＧＮＤ１から見た電位を有する。二次側電圧ＶＳを含む、二次側回路における任意の電圧又は信号は、グランドＧＮＤ２を基準とする電圧又は信号であって、グランドＧＮＤ２から見た電位を有する。一次側回路及び二次側回路の夫々において、グランドは０Ｖ（ゼロボルト）の基準電位を有する基準導電部（所定電位点）を指す又は基準電位そのものを指す。但し、グランドＧＮＤ１とグランドＧＮＤ２は互いに絶縁されているため、互いに異なる電位を有し得る。基準導電部は金属等の導体にて形成される。一次側回路に設けられ且つ電源電圧を要する任意の回路（アンプ、コンパレータ等）は一次側電圧ＶＰに基づく電圧を電源電圧として用いて駆動し、二次側回路に設けられ且つ電源電圧を要する任意の回路（アンプ、コンパレータ等）は二次側電圧ＶＳに基づく電圧を電源電圧として用いて駆動する。
フィルタ２は、ＡＣ／ＤＣコンバータ１に入力された交流電圧ＶＡＣのノイズを除去する。交流電圧ＶＡＣは商用交流電圧であって良い。整流回路３は、フィルタ２を通じて供給された交流電圧ＶＡＣを全波整流するダイオードブリッジ回路である。平滑コンデンサＣ１は全波整流された電圧を平滑化することで直流電圧を生成する。平滑コンデンサＣ１にて生成された直流電圧は一次側電圧ＶＰとして機能する。一次側電圧ＶＰは一対の入力端子ＴＭ１Ｈ及びＴＭ１Ｌ間に加わる。詳細には、平滑コンデンサＣ１の低電位側の端子はグランドＧＮＤ１に接続されると共に入力端子ＴＭ１Ｌに接続され、平滑コンデンサＣ１の高電位側の端子は入力端子ＴＭ１Ｈに接続される。そして、入力端子ＴＭ１Ｌにおける電位を基準に入力端子ＴＭ１Ｈに一次側電圧ＶＰが加わる。
ＤＣ／ＤＣコンバータ４は、一次側電圧ＶＰをスイッチング方式にて電力変換（直流－直流変換）することで、所定の目標電圧ＶＴＧにて安定化された二次側電圧ＶＳを生成する。二次側電圧ＶＳはＡＣ／ＤＣコンバータ１の出力電圧に相当し、一対の出力端子ＴＭ２Ｈ及びＴＭ２Ｌ間に加わる。詳細には、出力コンデンサＣ２の低電位側の端子はグランドＧＮＤ２に接続されると共に出力端子ＴＭ２Ｌに接続され、出力コンデンサＣ２の高電位側の端子は出力端子ＴＭ２Ｈに接続される。そして、出力端子ＴＭ２Ｌにおける電位を基準に出力端子ＴＭ２Ｈに二次側電圧ＶＳが加わる。一対の入力端子ＴＭ１Ｈ及びＴＭ１ＬはＤＣ／ＤＣコンバータ４における入力端子対に相当すると考えて良く、一対の出力端子ＴＭ２Ｈ及びＴＭ２ＬはＡＣ／ＤＣコンバータ１又はＤＣ／ＤＣコンバータ４における出力端子対に相当すると考えて良い。
図１には負荷ＬＤも示されている。負荷ＬＤは、ＡＣ／ＤＣコンバータ１の負荷であると考えることもできるし、ＤＣ／ＤＣコンバータ４に注目すればＤＣ／ＤＣコンバータ４の負荷であると考えることもできる。負荷ＬＤは、一対の出力端子ＴＭ２Ｈ及びＴＭ２Ｌに接続され、二次側電圧ＶＳに基づき駆動する任意の負荷である。例えば、負荷ＬＤは、マイクロコンピュータ、ＤＳＰ（Digital Signal Processor）、電源回路、照明機器、アナログ回路又はデジタル回路である。
図２に、ＡＣ／ＤＣコンバータ１に設けられるＤＣ／ＤＣコンバータ４の内部構成例を示す。ＤＣ／ＤＣコンバータ４は、一次側巻線Ｗ１及び二次側巻線Ｗ２を有する電力用トランスであるトランスＴＲを備える。図２のＤＣ／ＤＣコンバータ４が採用されたＡＣ／ＤＣコンバータ１はフライバック方式のＡＣ／ＤＣコンバータであり、トランスＴＲにおいて、一次側巻線Ｗ１と二次側巻線Ｗ２とは電気的に絶縁されつつ互いに逆極性にて磁気結合されている。
ＤＣ／ＤＣコンバータ４の一次側回路（換言すればＡＣ／ＤＣコンバータ１の一次側回路）には、一次側巻線Ｗ１に加えて、一次側制御回路１０と、一次側電源回路１１と、スナバ回路１２と、平滑コンデンサＣ１と、スイッチング素子の例としてのスイッチングトランジスタＭ１と、センス抵抗ＲＣＳと、が設けられる。ＤＣ／ＤＣコンバータ４に注目した場合、平滑コンデンサＣ１は入力コンデンサＣ１とも称される。上述したように、入力端子ＴＭ１Ｌ及びＴＭ１Ｈ間に入力コンデンサＣ１が設けられ、入力コンデンサＣ１の両端子間に一次側電圧ＶＰが加わる。
スイッチングトランジスタＭ１はＮチャネル型のＭＯＳＦＥＴ（metal-oxide-semiconductor field-effect transistor）として構成されている。一次側巻線Ｗ１の一端は入力端子ＴＭ１Ｈに接続されて直流の一次側電圧ＶＰを受ける。一次側巻線Ｗ１の他端はスイッチングトランジスタＭ１のドレインに接続され、スイッチングトランジスタＭ１のソースはセンス抵抗ＲＣＳを介してグランドＧＮＤ１に接続される。一次側電源回路１１は、一次側電圧ＶＰを直流―直流変換することで所望の電圧値を有する電源電圧ＶＣＣを生成して一次側制御回路１０に供給する。一次側制御回路１０は電源電圧（駆動電圧）ＶＣＣに基づいて駆動する。
一次側制御回路１０はスイッチングトランジスタＭ１のゲートに接続され、スイッチングトランジスタＭ１のゲートに駆動信号ＤＲＶを供給することでスイッチングトランジスタＭ１をスイッチング駆動する。駆動信号ＤＲＶは、信号レベルがローレベル及びハイレベル間で切り替わる矩形波状の信号である。トランジスタＭ１のゲートにローレベル、ハイレベルの信号が供給されているとき、トランジスタＭ１は、夫々、オフ状態、オン状態となる。スナバ回路１２は一次側巻線Ｗ１に並列接続され、トランジスタＭ１のターンオフ時にトランジスタＭ１のドレインに生じうる過渡的な高電圧を吸収する。
ＤＣ／ＤＣコンバータ４の二次側回路（換言すればＡＣ／ＤＣコンバータ１の二次側回路）には、二次側巻線Ｗ２に加えて、二次側制御回路２０と、整流ダイオードＤ２と、分圧回路ＤＩＶと、出力コンデンサＣ２と、が設けられる。
二次側巻線Ｗ２の一端は整流ダイオードＤ２のアノードに接続され、整流ダイオードＤ２のカソードは出力端子ＴＭ２Ｈに接続される。二次側巻線Ｗ２の他端は出力端子ＴＭ２Ｌに接続される。上述したように、出力端子ＴＭ２Ｌ及びＴＭ２Ｈ間に出力コンデンサＣ２が設けられ、出力コンデンサＣ２の両端子間に二次側電圧ＶＳが加わる。分圧回路ＤＩＶは複数の分圧抵抗から成り、二次側電圧ＶＳを分圧することで二次側電圧ＶＳに応じたフィードバック電圧ＶＦＢを生成する。ここでは、分圧回路ＤＩＶは分圧抵抗Ｒａ及びＲｂの直列回路から成り、分圧抵抗Ｒａの一端が出力端子ＴＭ２Ｈに接続され、分圧抵抗Ｒａの他端が分圧抵抗Ｒｂを介してグランドＧＮＤ２に接続されているものとする。そうすると、分圧抵抗Ｒａ及びＲｂ間の接続ノードには二次側電圧ＶＳの分圧であるフィードバック電圧ＶＦＢが加わる。二次側制御回路２０は二次側電圧ＶＳを電源電圧（駆動電圧）として用いて駆動する。
一次側回路において、入力端子ＴＭ１Ｈから、一次側巻線Ｗ１、スイッチングトランジスタＭ１及びセンス抵抗ＲＣＳを通じてグランドＧＮＤ１へと流れる電流を一次側電流と称し、記号“ＩＰ”にて参照する。二次側回路において、グランドＧＮＤ２から二次側巻線Ｗ２を通じ整流ダイオードＤ２のアノードに向けて流れる電流を二次側電流と称し、記号“ＩＳ”にて表す。また、センス抵抗ＲＣＳの両端間に生じる電圧（即ちセンス抵抗ＲＣＳでの電圧降下）を電流センス電圧ＶＣＳと称する。電流センス電圧ＶＣＳは、グランドＧＮＤ１の電位を基準とする電圧であって、一次側電流ＩＰに比例する（より詳細には一次側電流ＩＰの瞬時値に比例する）電圧値を有する。
ＤＣ／ＤＣコンバータ４において、一次側回路と二次側回路とに亘って絶縁伝送回路３０が設けられている。絶縁伝送回路３０は、一次側制御回路１０及び二次側制御回路２０間の通信を実現するための回路である。絶縁伝送回路３０を介した通信は絶縁形式の通信である（即ち一次側回路と二次側回路とを絶縁した状態での通信である）。本実施形態において、絶縁伝送回路３０を介した通信は二次側制御回路２０から一次側制御回路１０への一方向通信である。但し、制御回路１０及び２０間で双方向通信が可能となるようＤＣ／ＤＣコンバータ４を構成しても良い。以下では、二次側制御回路２０から一次側制御回路１０への一方向通信にのみ注目する。
一次側制御回路１０は、二次側制御回路２０に依らず電流センス電圧ＶＣＳに基づいて駆動信号ＤＲＶを生成することができる他、絶縁伝送回路３０を介した二次側制御回路２０の制御の下で、駆動信号ＤＲＶを生成することもできる。
一次側制御回路１０には複数の端子が設けられており、一次側制御回路１０に設けられた複数の端子には、電源電圧ＶＣＣを受ける端子ＴＭ１１と、グランドＧＮＤ１に接続される端子ＴＭ１２と、スイッチングトランジスタＭ１のゲートに接続される端子ＴＭ１３と、電流センス電圧ＶＣＳを受ける端子ＴＭ１４と、一次側にて絶縁伝送回路３０に接続される端子ＴＭ１５と、が含まれる。
二次側制御回路２０には複数の端子が設けられており、二次側制御回路２０に設けられた複数の端子には、二次側電圧ＶＳを受ける端子ＴＭ２１と、グランドＧＮＤ２に接続される端子ＴＭ２２と、フィードバック電圧ＶＦＢを受ける端子ＴＭ２３と、二次側にて絶縁伝送回路３０に接続される端子ＴＭ２４と、が含まれる。尚、分圧回路ＤＩＶは二次側制御回路２０に内蔵されるものであっても良く、この場合、端子ＴＭ２３は二次側制御回路２０の内部端子を表す。
このように構成されたＤＣ／ＤＣコンバータ４では、スイッチングトランジスタＭ１をスイッチングすることにより一次側電圧ＶＰから二次側電圧ＶＳを得ることができる。このスイッチングにより、スイッチングトランジスタＭ１は交互にオン、オフとされる。スイッチングトランジスタＭ１のオン期間において一次側巻線Ｗ１にエネルギが蓄積される。そして、蓄積されたエネルギがスイッチングトランジスタＭ１のオフ期間にて二次側巻線Ｗ２から放出されることにより（詳細には、上記蓄積されたエネルギに基づく二次側電流ＩＳがスイッチングトランジスタＭ１のオフ期間にて整流ダイオードＤ２を通じて流れることにより）出力コンデンサＣ２が充電されて二次側電圧ＶＳが得られる。
尚、一次側電源回路１１を設ける代わりに、トランスＴＲに補助巻線を設けておき、補助巻線を含んで構成される自己電源回路にて一次側制御回路１０の電源電圧ＶＣＣが生成されるようにしても良い。
また、ここでは、ダイオード整流方式が採用されたＤＣ／ＤＣコンバータ４の構成を例に挙げたが、ＤＣ／ＤＣコンバータ４は、一次側巻線Ｗ１に加わる一次側電圧ＶＰからスイッチング方式によりトランスＴＲの二次側において二次側電圧ＶＳを生成する絶縁型ＤＣ／ＤＣコンバータであれば任意である。例えば、二次側回路において整流ダイオードＤ２の代わりに同期整流トランジスタ（不図示）を設けることで、同期整流方式のＤＣ／ＤＣコンバータ４を構成するようにしても良い。この場合、二次側巻線Ｗ２の一端と出力端子ＴＭ２Ｈ又はＴＭ２Ｌとの間に同期整流トランジスタが挿入され、スイッチトランジスタＭ１のオフ期間の全部又は一部において二次側制御回路２０により同期整流トランジスタがオンとされる。また例えば、ＤＣ／ＤＣコンバータ４を、フォワード方式の絶縁型ＤＣ／ＤＣコンバータとして構成しても良く、この場合にも同期整流方式及びダイオード整流方式の何れかが採用されて良い。
図３はＡＣ／ＤＣコンバータ１及びＤＣ／ＤＣコンバータ４の動作フローチャートである。ＡＣ／ＤＣコンバータ１に対する交流電圧ＶＡＣの入力が開始されると（ステップＳＴＰ１）、一次側電圧ＶＰが上昇することで一次側制御回路１０が起動可能な電源電圧ＶＣＣが生成されて一次側制御回路１０が起動する（ステップＳＴＰ２）。一次側制御回路１０が起動すると、一次側制御回路１０は、まず所定のバースト動作を行う（ステップＳＴＰ３）。バースト動作は、二次側制御回路２０に依らず、一次側制御回路１０単体で実行される。バースト動作において、一次側制御回路１０は、スイッチングトランジスタＭ１をターンオンした後、電流センス電圧ＶＣＳの電圧値が所定値に達した時点でスイッチングトランジスタＭ１をターンオフするという動作を周期的に繰り返し実行する。これにより、出力コンデンサＣ２が充電されてゆき、二次側電圧ＶＳが所定の二次側起動電圧に達すると二次側制御回路２０が起動する（ステップＳＴＰ４）。二次側制御回路２０の起動後、制御回路１０及び２０の協働によりトランジスタＭ１がスイッチング駆動されるフィードバック制御が開始される（ステップＳＴＰ５）。
以下、本実施形態では、二次側制御回路２０の起動後に実行されるフィードバック制御の内容、及び、フィードバック制御を行うための構成について説明する。
［二次側制御回路２０］
図４に二次側制御回路２０の内部構成を示す。二次側制御回路２０は、誤差電圧ＶＥＲＲを生成する誤差電圧生成部２１０と、誤差電圧ＶＥＲＲに基づいて制御信号ＴＸを生成する制御信号生成部２２０と、制御信号生成部２２０にて生成された制御信号ＴＸを低インピーダンスで出力するバッファ回路２３０と、を備える。フィードバック電圧ＶＦＢ、誤差電圧ＶＥＲＲ及び後述の基準電圧ＶＲＥＦ、並びに、制御信号ＴＸは、二次側回路における電圧又は信号であり、故にグランドＧＮＤ２から見た電位を有する（グランドＧＮＤ２の電位を０Ｖとした電位を有する）。
誤差電圧生成部２１０はエラーアンプ２１１を有する。エラーアンプ２１１の反転入力端子及び非反転入力端子には、夫々、フィードバック電圧ＶＦＢ及び基準電圧ＶＲＥＦが入力され、エラーアンプ２１１の出力端子からフィードバック電圧ＶＦＢ及び基準電圧ＶＲＥＦ間の差分に応じた誤差電圧ＶＥＲＲが出力される。基準電圧ＶＲＥＦは、二次側制御回路２０内で生成された正の直流電圧であって、グランドＧＮＤ２の電位よりも高い所定電圧値を有する。エラーアンプ２１１は、フィードバック電圧ＶＦＢが基準電圧ＶＲＥＦよりも低いときには誤差電圧ＶＥＲＲが上昇するように、自身の出力端子を通じて誤差電圧ＶＥＲＲが加わる配線に対し電流を出力し、フィードバック電圧ＶＦＢが基準電圧ＶＲＥＦよりも高いときには誤差電圧ＶＥＲＲが低下するように、自身の出力端子を通じて誤差電圧ＶＥＲＲが加わる配線から電流を引き込む。フィードバック電圧ＶＦＢが基準電圧ＶＲＥＦと一致するようにフィードバック制御が行われるため、二次側電圧ＶＳは基準電圧ＶＲＥＦと分圧回路ＤＩＶの分圧比とで定まる目標電圧ＶＴＧにて安定化される。
図４の構成例では、誤差電圧生成部２１０にコンデンサ２１２及び抵抗２１３が設けられ、エラーアンプ２１１、コンデンサ２１２及び抵抗２１３により積分回路が形成される。即ち、図４の構成例では、エラーアンプ２１１の出力端子に抵抗２１３の一端が接続され、抵抗２１３の他端がコンデンサ２１２を介してエラーアンプ２１１の反転入力端子に接続される。結果、フィードバック電圧ＶＦＢ及び基準電圧ＶＲＥＦ間の差分の時間方向への積分が誤差電圧ＶＥＲＲとして得られる。
制御信号生成部２２０は、誤差電圧ＶＥＲＲに応じた周波数を有するデジタルの制御信号ＴＸを生成する。電圧情報を周波数情報に変換する任意の可変周波数発振器により制御信号生成部２２０を構成することができる。
図５に制御信号生成部２２０の回路例を示す。図５の制御信号生成部２２０は、アンプ２２１と、トランジスタ２２２、２２４、２２５及び２２８と、抵抗２２３と、コンパレータ２２６と、コンデンサ２２７と、を備える。トランジスタ２２２及び２２８はＮチャネル型のＭＯＳＦＥＴとして構成され、トランジスタ２２４及び２２５はＰチャネル型のＭＯＳＦＥＴとして構成される。図５の制御信号生成部２２０における幾つかの電圧及び信号の波形を図６に示す。
アンプ２２１の非反転入力端子に誤差電圧ＶＥＲＲが入力される。アンプ２２１の反転入力端子はトランジスタ２２２のソースに接続される。トランジスタ２２２のソースは抵抗２２３を介してグランドＧＮＤ２に接続される。アンプ２２１の出力端子はトランジスタ２２２のゲートに接続される。トランジスタ２２２のドレインと、トランジスタ２２４のゲート及びドレインと、トランジスタ２２５のゲートと、は互いに共通接続される。トランジスタ２２４及び２２５の各ソースには内部電源電圧ＶＲＥＧ２が入力される。内部電源電圧ＶＲＥＧ２は、グランドＧＮＤ２の電位を基準とした正の所定の直流電圧である。二次側制御回路２０に含まれるレギュレータ（不図示）は、二次側電圧ＶＳに基づいて上述の基準電圧ＶＲＥＦ及び内部電源電圧ＶＲＥＧ２並びに後述の対比電圧Ｖｒ２を生成する。アンプ２２１及びコンパレータ２２６は内部電源電圧ＶＲＥＧ２に基づいて動作する。二次側電圧ＶＳそのものを内部電源電圧ＶＲＥＧ２として用いても良い。
トランジスタ２２５のドレインは、コンパレータ２２６の非反転入力端子と、コンデンサ２２７の一端と、トランジスタ２２８のドレインと、に共通接続される。コンデンサ２２７の他端及びトランジスタ２２８のソースはグランドＧＮＤ２に接続される。コンパレータ２２６の非反転入力端子における電圧、即ちコンデンサ２２７の両端間電圧を、電圧Ｖｃ２と称する。コンパレータ２２６の反転入力端子には対比電圧Ｖｒ２が入力される。対比電圧Ｖｒ２は、グランドＧＮＤ２の電位を基準とした正の所定の直流電圧であって、内部電源電圧ＶＲＥＧ２よりも低い電圧値を有する。コンパレータ２２６の出力端子はトランジスタ２２８のゲートに接続される。コンパレータ２２６の出力端子から制御信号ＴＸが出力される。コンパレータ２２６の出力端子はバッファ回路２３０の入力端子に接続される。このため、コンパレータ２２６の出力端子からの出力信号がインピーダンス変換された信号がバッファ回路２３０から出力される。出力インピーダンスが相違する以外、コンパレータ２２６の出力信号とバッファ回路２３０の出力信号は等価であるため、バッファ回路２３０の出力信号も制御信号ＴＸとして機能する。制御信号生成部２２０の構成要素にバッファ回路２３０が含まれると解しても良い。
図５の如く構成された制御信号生成部２２０では、誤差電圧ＶＥＲＲに比例するドレイン電流がトランジスタ２２４に流れる。トランジスタ２２４及び２２５によりカレントミラー回路が形成されるので、誤差電圧ＶＥＲＲに比例する電流がトランジスタ２２５のドレインを通じてコンデンサ２２７に供給される。コンデンサ２２７の両端間電圧Ｖｃ２が十分に低い状態ではコンパレータ２２６の出力信号はローレベルである。コンパレータ２２６の出力信号がローレベルであるときトランジスタ２２８はオフ状態である。図６に示す如く、コンデンサ２２７の両端間電圧Ｖｃ２が十分に低い状態を起点に、トランジスタ２２５のドレインを通じて電流がコンデンサ２２７に供給されるとコンデンサ２２７の両端間電圧Ｖｃ２が上昇してゆき、コンデンサ２２７の両端間電圧Ｖｃ２が対比電圧Ｖｒ２に達するとコンパレータ２２６の出力信号がローレベルからハイレベルに切り替わる（従って制御信号ＴＸがローレベルからハイレベルに切り替わる）。コンパレータ２２６の出力信号がハイレベルであるときトランジスタ２２８はオン状態となる。このため、コンパレータ２２６の出力信号がローレベルからハイレベルに切り替わると、トランジスタ２２８のチャネルを通じてコンデンサ２２７の蓄積電荷が放電され、速やかにコンパレータ２２６の出力信号がローレベルに戻る（従って制御信号ＴＸがハイレベルからローレベルに戻る）。コンパレータ２２６の出力信号がローレベルに戻るとトランジスタ２２８がターンオフし、コンデンサ２２７の充電が再開される。
このような動作の繰り返しにより、制御信号ＴＸはローレベル又はハイレベルの何れかの信号レベルをとる矩形波信号となる。制御信号ＴＸの周波数を記号ｆＴＸで表す。制御信号ＴＸのレベルは原則としてローレベルであり、周波数ｆＴＸの逆数の間隔で周期的に制御信号ＴＸのレベルが微小時間だけハイレベルとなる。つまり、微小時間だけハイレベルとなるパルスＰＬＳ２が制御信号ＴＸに含められ、パルスＰＬＳ２の発生周期は周波数ｆＴＸの逆数と一致する。換言すれば、制御信号ＴＸにおける、互いに隣接するアップエッジタイミングの間隔は、周波数ｆＴＸの逆数と一致する。誤差電圧ＶＥＲＲの上昇、低下につれて、トランジスタ２２５のドレイン電流が増大、減少するので、周波数ｆＴＸは誤差電圧ＶＥＲＲの上昇につれて高くなり、誤差電圧ＶＥＲＲの低下につれて低くなる。
図５に示す回路構成は一例に過ぎない。誤差電圧ＶＥＲＲに応じて周波数ｆＴＸが上述の如く変化する限り、制御信号生成部２２０の具体的な回路構成は任意である。制御信号ＴＸのデューティが５０％となるように、制御信号生成部２２０において、コンパレータ２２６の出力信号の波形整形を行っても良い。また、周波数ｆＴＸが所定の二次側最大周波数を超えないように制御信号生成部２２０が構成されていても良い。バッファ回路２３０から出力される制御信号ＴＸが端子ＴＭ２４を通じて絶縁伝送回路３０に入力される（図２参照）。
［絶縁伝送回路３０］
絶縁伝送回路３０は、二次側制御回路２０から出力される制御信号ＴＸの周波数情報を絶縁形式で一次側回路（一次側制御回路１０）に伝送する。制御信号ＴＸの周波数情報とは、制御信号ＴＸの周波数ｆＴＸを表す情報を指す。この際、絶縁伝送回路３０は、制御信号ＴＸの周波数情報を、一次側及び二次側に亘って設けられた絶縁素子を用いて一次側に伝送する（換言すれば、一次側回路及び二次側回路に亘って設けられた絶縁素子を用いて一次側回路に伝送する）。絶縁素子として、例えば、パルストランス又はコンデンサを用いることができる。
図７に絶縁伝送回路３０の一例である絶縁伝送回路３０Ａの構成を示す。絶縁伝送回路３０Ａは、送信部３１１、パルストランス３１２及び受信部３１３を備える。
パルストランス３１２は、互いに絶縁されつつ磁気結合された一次側巻線３１２＿１及び二次側巻線３１２＿２から成る。一次側巻線３１２＿１は一次側回路内に配置され、二次側巻線３１２＿２は二次側回路内に配置される。二次側巻線３１２＿２の両端は送信部３１１に接続され、二次側巻線３１２＿２の両端の内、一端のみがグランドＧＮＤ２に接続される。一次側巻線３１２＿１の両端は受信部３１３に接続され、一次側巻線３１２＿１の両端の内、一端のみがグランドＧＮＤ１に接続される。
送信部３１１は、制御信号ＴＸのアップエッジに同期して（即ちパルスＰＬＳ２に同期して）、パルストランス３１２の二次側巻線３１２＿２に送信パルス信号ＴＰに出力する。送信パルス信号ＴＰを二次側巻線３１２＿２に出力するとは、送信パルス信号ＴＰによるパルス状の電圧を二次側巻線３１２＿２に供給することで二次側巻線３１２＿２に流れる電流に変化を与えることを意味し、二次側巻線３１２＿２に流れる電流に変化が生じる限りパルス状の電圧の供給の仕方は任意である。上記電流の変化により一次側巻線３１２＿１にてパルス状の電圧が発生する。制御信号ＴＸのアップエッジタイミングにおいて一次側巻線３１２＿１にパルス状の電圧が発生するよう、送信部３１１は送信パルス信号ＴＰに出力する。
受信部３１３は、一次側巻線３１２＿１に発生した電圧に基づき受信信号ＲＸを生成する。受信部３１３は、例えば受信コンパレータを有し、受信コンパレータを用いて一次側巻線３１２＿１の一端の電圧（グランドＧＮＤ１に接続されていない側の一端の電圧）をを所定の閾電圧と比較し、前者の電圧の値が閾電圧以上であるときに、微小時間だけハイレベルとなるパルスＰＬＳ１を受信信号ＲＸに含める。受信信号ＲＸのレベルは原則としてローレベルであり、周波数ｆＴＸの逆数の間隔で周期的に受信信号ＲＸのレベルが微小時間だけハイレベルとなる。つまり、微小時間だけハイレベルとなるパルスＰＬＳ１が受信信号ＲＸに発生し、パルスＰＬＳ１の発生周期は周波数ｆＴＸの逆数と一致する。故に、受信信号ＲＸは制御信号ＴＸの周波数情報を含む。受信信号ＲＸは、一次側回路における信号であり、故にグランドＧＮＤ１から見た電位を有する（グランドＧＮＤ１の電位を０Ｖとした電位を有する）。受信信号ＲＸにおいてローレベルの電位は実質的にグランドＧＮＤ１の電位と一致する。
図８に絶縁伝送回路３０の他の例である絶縁伝送回路３０Ｂの構成を示す。絶縁伝送回路３０Ｂは、コンデンサ３３１～３３３と抵抗３３４とコンパレータ３３５とを備える。図８に示される端子３４１～３４４は絶縁伝送回路３０Ｂに設けられた内部端子又は金属パッドである。端子３４１及び３４３は二次側回路内に設けられ、端子３４２及び３４４は一次側回路内に設けられる。
コンデンサ３３１及び３３２は、夫々に、一次側及び二次側に亘って設けられるコンデンサ（換言すれば一次側回路及び二次側回路に亘って設けられるコンデンサ）であり、高耐圧セラミックコンデンサ等にて構成される。コンデンサ３３１の一端は二次側回路内において端子３４１に接続され、コンデンサ３３１の他端は一次側回路内において端子３４２に接続される。コンデンサ３３２の一端は二次側回路内において端子３４３に接続され、コンデンサ３３２の他端は一次側回路内において端子３４４に接続される。端子３４３はグランドＧＮＤ２に接続され、端子３４３の電位を基準に制御信号ＴＸが端子３４１に入力される。制御信号ＴＸがローレベルであるとき端子３４１及び３４３間の電位差はゼロであり、制御信号ＴＸがハイレベルであるとき、端子３４３の電位から見て端子３４１の電位が所定電圧だけ高くなる。図２に示される端子ＴＭ２４を通じてバッファ回路２３０からの制御信号ＴＸが端子３４１に入力される。
コンデンサ３３３、抵抗３３４及びコンパレータ３３５は、一次側回路に設けられる。コンデンサ３３３及び抵抗３３４の各一端は端子３４２に接続される一方、コンデンサ３３３及び抵抗３３４の各他端は端子３４４に接続される。端子３４４はグランドＧＮＤ１に接続される。端子３４４の電位から見て端子３４２に生じる電圧を電圧Ｖｃと称する。端子３４２はコンパレータ３３５の非反転入力端子に接続される。このため、コンパレータ３３５の非反転入力端子には電圧Ｖｃが入力される。コンパレータ３３５の反転入力端子には所定の正の閾電圧ＶＴＨが入力される。閾電圧ＶＴＨ及びＶｃは、一次側回路における電圧であり、故にグランドＧＮＤ１から見た電位を有する（グランドＧＮＤ１の電位を０Ｖとした電位を有する）。
コンパレータ３３５は、電圧Ｖｃと閾電圧ＶＴＨとを比較し、その比較結果に基づく信号を受信信号ＲＸとして出力する。具体的には、コンパレータ３３５は、電圧Ｖｃが閾電圧ＶＴＨより高い場合には受信信号ＲＸをハイレベルとし、電圧Ｖｃが閾電圧ＶＴＨより低い場合には受信信号ＲＸをローレベルとする。“Ｖｃ＝ＶＴＨ”の場合には、受信信号ＲＸはハイレベル又はローレベルとなる。制御信号ＴＸのアップエッジに同期して電圧Ｖｃが微小時間だけ閾電圧ＶＴＨを超えることで、受信信号ＲＸに微小時間だけハイレベルとなるパルスＰＬＳ１が生じる。結果、受信信号ＲＸでは周波数ｆＴＸの逆数の間隔でパルスＰＬＳ１が生じるため、受信信号ＲＸに制御信号ＴＸの周波数情報が含まれることになる。
絶縁伝送回路３０として絶縁伝送回路３０Ａを用いた場合の受信信号ＲＸと、絶縁伝送回路３０として絶縁伝送回路３０Ｂを用いた場合の受信信号ＲＸとは、実質的に同じ信号である。絶縁伝送回路３０として絶縁伝送回路３０Ａ及び３０Ｂの何れを用いても良い。
一次側回路において、絶縁伝送回路３０（３０Ａ又は３０Ｂ）から出力される受信信号ＲＸは一次側制御回路１０の端子ＴＭ１５（図２参照）に入力される。尚、パルスＰＬＳ２は、制御信号ＴＸの一部であって、制御信号ＴＸに含まれるハイレベルの信号に相当する。パルスＰＬＳ１は、受信信号ＲＸの一部であって、受信信号ＲＸに含まれるハイレベルの信号に相当する。制御信号ＴＸ中のパルスＰＬＳ２の発生タイミング（制御信号ＴＸ中のアップエッジタイミング）と受信信号ＲＸ中のパルスＰＬＳ１の発生タイミング（受信信号ＲＸ中のアップエッジタイミング）との間には、実際には若干のずれがあるが、以下では、当該ずれの存在を無視する（ずれは無いと仮定する）。
［一次側制御回路１０］
図９に一次側制御回路１０の概略的な内部構成を示す。一次側制御回路１０は、正規化回路１１０と、位相比較部１２０と、電圧／周波数変換部１３０と、スイッチング駆動部１４０と、コンパレータ１５０と、判定電圧設定部１６０と、を備える。
正規化回路１１０は、絶縁伝送回路３０（３０Ａ又は３０Ｂ）にて生成された受信信号ＲＸを端子ＴＭ１５を通じて受ける。正規化回路１１０は、受信信号ＲＸを正規化することで、制御信号ＴＸの周波数ｆＴＸに応じた周波数ｆ１を有する信号Ｓｉｎ１を生成する。
図１０に正規化回路１１０の構成例を示す。図１１に受信信号ＲＸと信号Ｓｉｎ１との関係を示す。図１０の正規化回路１１０は、ポジティブエッジトリガ型のＤフリップフロップであるＦＦ１１１と、インバータ回路１１２と、を備える。ＦＦ１１１はＤ入力端子、クロック入力端子及びＱ出力端子を有する。ＦＦ１１１のクロック入力端子に対して受信信号ＲＸが入力され、ＦＦ１１１のＤ入力端子に対してインバータ回路１１２の出力信号が入力される。ＦＦ１１１のＱ出力端子はインバータ１１２の入力端子に接続され、ＦＦ１１１のＱ出力端子から信号Ｓｉｎ１が出力される。
インバータ回路１１２は、自身の入力端子への入力信号（Ｓｉｎ１）の反転信号をＦＦ１１１のＤ入力端子へ出力する。ＦＦ１１１は、受信信号ＲＸのアップエッジ（ＰＬＳ１）に同期してインバータ回路１１２の出力信号をラッチし、ラッチした信号をＱ出力端子から出力する。図１０の正規化回路１１０は、受信信号ＲＸを１／２の分周比で分周する分周器として機能する。従って、受信信号ＲＸにアップエッジ（ＰＬＳ１）が生じるごとに信号Ｓｉｎ１にてアップエッジ及びダウンエッジの何れかが生じ、信号Ｓｉｎ１にてアップエッジ及びダウンエッジは交互に生じる。信号Ｓｉｎ１のデューティは、制御信号ＴＸの周波数ｆＴＸが変化する過渡状態において５０％から微小量だけずれることはあるが、そのような過渡状態を無視すれば信号Ｓｉｎ１のデューティは５０％である。即ち、信号Ｓｉｎ１において、ハイレベル期間とローレベル期間との比は１：１であるとみなすことができる。
尚、図１０の回路構成は例に過ぎない。周波数ｆＴＸに比例する周波数ｆ１を有した矩形波信号を信号Ｓｉｎ１として生成できる限り、正規化回路１１０（第１入力信号生成部）の具体的な回路構成は任意である。
位相比較部１２０に対し、正規化回路１１０からの信号Ｓｉｎ１と電圧／周波数変換部１３０からの信号Ｓｉｎ２とが入力される。信号Ｓｉｎ１は位相比較部１２０に対する第１入力信号として機能し、信号Ｓｉｎ２は位相比較部１２０に対する第２入力信号として機能する。このため、正規化回路１１０及び電圧／周波数変換部１３０は第１及び第２入力信号生成部として機能する。上述したように信号Ｓｉｎ１は周波数ｆ１を有する矩形波信号である。後にも説明されるが信号Ｓｉｎ２も矩形波信号である。信号Ｓｉｎ２の周波数を記号ｆ２にて表す。
位相比較部１２０は、信号Ｓｉｎ１の位相と信号Ｓｉｎ２の位相とを比較し、それらの位相差（即ち信号Ｓｉｎ１の位相と信号Ｓｉｎ２の位相との差）に応じた信号Ｅｏｕｔを出力する。本実施形態において、信号Ｅｏｕｔは電圧信号であるので、信号Ｅｏｕｔを電圧Ｅｏｔとも称する。位相比較部１２０は、周波数ｆ１が周波数ｆ２よりも高く、結果、信号Ｓｉｎ２に対して信号Ｓｉｎ１の位相が進んでいるとき、電圧Ｅｏｕｔを上昇させる一方、周波数ｆ１が周波数ｆ２よりも低く、結果、信号Ｓｉｎ２に対して信号Ｓｉｎ１の位相が遅れているとき、電圧Ｅｏｕｔを低下させる。
電圧／周波数変換部１３０は、電圧Ｅｏｕｔを周波数ｆ２に変換し、周波数ｆ２を有する信号Ｓｉｎ２を位相比較部１２０に出力する。信号Ｓｉｎ２は、信号Ｓｉｎ１と同様、ハイレベルとローレベルの信号レベルを交互にとる矩形波信号であり、信号Ｓｉｎ２のデューティは５０％である。即ち、信号Ｓｉｎ２において、ハイレベル期間とローレベル期間との比は１：１である。公知の電圧制御発振器（ＶＣＯ）を用いて電圧／周波数変換部１３０を形成することができ、例えば、図５の制御信号生成部２２０と同様又は類似の回路を用いて電圧／周波数変換部１３０を形成して良いが、以下に、信号Ｓｉｎ２の特性、並びに、電圧Ｅｏｕｔ及び周波数ｆ２間の関係を示す。
電圧／周波数変換部１３０は、電圧Ｅｏｕｔに応じて周波数ｆ２を所定の周波数範囲ｆＲＮＧ内で調整する（即ち可変設定する）。周波数範囲ｆＲＮＧは、所定の最小周波数ｆＭＩＮから所定の最大周波数ｆＭＡＸまでの範囲である（０＜ｆＭＩＮ＜ｆＭＡＸ）。変換部１３０は、電圧Ｅｏｕｔが高くなるにつれて周波数ｆ２を高く設定し、電圧Ｅｏｕｔが低くなるにつれて周波数ｆ２を低く設定する。“ｆＭＩＮ≦ｆ２≦ｆＭＡＸ”を満たす範囲内で、周波数ｆ２及び電圧Ｅｏｕｔ間の関係は線形であっても良いし（即ち、周波数ｆ２は電圧Ｅｏｕｔに比例していても良いし）、非線形であっても良い。
位相比較部１２０と電圧／周波数変換部１３０の協働により、周波数ｆ２が周波数ｆ１よりも低ければ電圧Ｅｏｕｔの上昇を通じて周波数ｆ２が上昇し、周波数ｆ２が周波数ｆ２よりも高ければ電圧Ｅｏｕｔの低下を通じて周波数ｆ２が低下する。つまり、位相比較部１２０と電圧／周波数変換部１３０とにより位相同期回路（phase locked loop）が形成される。位相同期回路は、周波数範囲ｆＲＮＧ内で信号Ｓｉｎ２の位相が信号Ｓｉｎ１の位相と一致するよう、従って周波数ｆ２が周波数ｆ１に追従するよう（理想的には一致するよう）信号Ｓｉｎ２の周波数ｆ２及び位相を制御する。
但し、変換部１３０は、電圧Ｅｏｕｔが上昇して一定電圧に達して以後は周波数ｆ２を最大周波数ｆＭＡＸに固定する。即ち、電圧Ｅｏｕｔが所定の上限電圧に向けて上昇する過程において周波数ｆ２は最大周波数ｆＭＡＸに向けて上昇し、電圧Ｅｏｕｔが上限電圧と一致すると“ｆ２＝ｆＭＡＸ”となるが、電圧Ｅｏｕｔが上限電圧以上であるとき、変換部１３０は、電圧Ｅｏｕｔに依らず周波数ｆ２を最大周波数ｆＭＡＸに固定する。つまり、周波数ｆ１が最大周波数ｆＭＡＸを超えて上昇したとき、変換部１３０は、上限電圧以上の電圧Ｅｏｕｔに基づいて周波数ｆ２を最大周波数ｆＭＡＸに設定及び固定する。最大周波数ｆＭＡＸは、一次側制御回路１０にて予め定められた、スイッチングトランジスタＭ１の最大スイッチング周波数（最大動作周波数）に相当する。周波数ｆ１が最大周波数ｆＭＡＸを超えて上昇する際の対応は、判定電圧設定部１６０により実現される（これについては後述の説明から明らかとなる）。尚、変換部１３０は、電圧Ｅｏｕｔが所定の下限電圧以下であるとき周波数ｆ２を最小周波数ｆＭＩＮに固定しても良い（ここで下限電圧は上限電圧より低い）。
図１２に位相比較部１２０の構成例を示す。図１２の位相比較部１２０は、ＦＦ１２１Ｕ及び１２１Ｄと、スイッチ付き電流源１２２Ｕ及び１２２Ｄと、ＮＡＮＤ回路１２３と、抵抗１２４と、コンデンサ１２５及び１２６と、を備える。
ＦＦ１２１Ｕ及び１２１Ｄは、ポジティブエッジトリガ型のＤフリップフロップである。ＦＦ１２１Ｕ及び１２１Ｄは、夫々に、Ｄ入力端子、クロック入力端子、Ｑ出力端子及びリセット入力端子を備える。ＦＦ１２１Ｕ及び１２１Ｄの各Ｄ入力端子には内部電源電圧ＶＲＥＧ１が印加される。内部電源電圧ＶＲＥＧ１は、グランドＧＮＤ１の電位を基準とした正の所定の直流電圧である。ＦＦ１２１Ｕ及び１２１Ｄの電源電圧は内部電源電圧ＶＲＥＧ１である。このため、内部電源電圧ＶＲＥＧ１のレベルはＦＦ１２１Ｕ及び１２１Ｄにとってのハイレベルに相当する。一次側制御回路１０の電源電圧ＶＣＣそのものが内部電源電圧ＶＲＥＧ１であっても良いし、電源電圧ＶＣＣと異なる電圧値を有する内部電源電圧ＶＲＥＧ１が電源電圧ＶＣＣに基づき一次側制御回路１０内で生成されても良い。ＦＦ１２１Ｕのクロック入力端子には信号Ｓｉｎ１が入力され、ＦＦ１２１Ｄのクロック入力端子には信号Ｓｉｎ２が入力される。ＦＦ１２１Ｕ及び１２１Ｄの各リセット入力端子にはＮＡＮＤ回路１２３の出力信号が入力される。ＦＦ１２１Ｕ及び１２１Ｄにおいてリセット入力端子には負論理が適用される。
ＮＡＮＤ回路１２３は、２入力の否定論理積回路であり、第１及び第２入力端子並びに出力端子を有する。ＦＦ１２１ＵのＱ出力端子からの出力信号（以下、ＦＦ１２１Ｕの出力信号と称する）がＮＡＮＤ回路１２３の第１入力端子に入力され、ＦＦ１２１ＤのＱ出力端子からの出力信号（以下、ＦＦ１２１Ｄの出力信号と称する）がＮＡＮＤ回路１２３の第２入力端子に入力される。ＮＡＮＤ回路１２３は、ＦＦ１２１Ｕ及び１２１Ｄの出力信号の否定論理積信号をＦＦ１２１Ｕ及び１２１Ｄの各リセット入力端子へ出力する。ＮＡＮＤ回路１２３の出力信号は、ＦＦ１２１Ｕ及び１２１Ｄの出力信号が共にハイレベルとなる期間においてのみローレベルとなり、他の期間ではハイレベルとなる。
ＦＦ１２１Ｕの出力信号がローレベルである状態を起点に考えると、ＦＦ１２１Ｕは信号Ｓｉｎ１のアップエッジに同期してＦＦ１２１Ｕの出力信号をローレベルからハイレベルに切り替え、以後、ＮＡＮＤ回路１２３の出力信号がローレベルとなるまでＦＦ１２１Ｕの出力信号をハイレベルに維持する。ＮＡＮＤ回路１２３の出力信号がローレベルとなるとＦＦ１２１Ｕの出力信号はハイレベルからローレベルに戻る。ＦＦ１２１Ｄについても同様である。即ち、ＦＦ１２１Ｄの出力信号がローレベルである状態を起点に考えると、ＦＦ１２１Ｄは信号Ｓｉｎ２のアップエッジに同期してＦＦ１２１Ｄの出力信号をローレベルからハイレベルに切り替え、以後、ＮＡＮＤ回路１２３の出力信号がローレベルとなるまでＦＦ１２１Ｄの出力信号をハイレベルに維持する。ＮＡＮＤ回路１２３の出力信号がローレベルとなるとＦＦ１２１Ｄの出力信号はハイレベルからローレベルに戻る。
ＦＦ１２１Ｕの出力信号はスイッチ付き電流源１２２Ｕに供給され、ＦＦ１２１Ｄの出力信号はスイッチ付き電流源１２２Ｄに供給される。スイッチ付き電流源１２２Ｕは内部電源電圧ＶＲＥＧ１が加わる端子とノード１２７との間に直列に挿入され、スイッチ付き電流源１２２Ｄはノード１２７とグランドＧＮＤ１との間に直列に挿入される。スイッチ付き電流源１２２Ｕは、ＦＦ１２１Ｕの出力信号のハイレベル期間においてのみ所定の定電流ＩＵを内部電源電圧ＶＲＥＧ１が加わる端子からノード１２７に向けて出力する。ＦＦ１２１Ｕの出力信号のローレベル期間では、スイッチ付き電流源１２２Ｕにおいて定電流ＩＵを発生させる電流源はノード１２７から遮断され、スイッチ付き電流源１２２Ｕとノード１２７との間で電流は流れない。スイッチ付き電流源１２２Ｄは、ＦＦ１２１Ｄの出力信号のハイレベル期間においてのみ所定の定電流ＩＤをノード１２７からグランドＧＮＤ１に向けて引き込む。ＦＦ１２１Ｄの出力信号のローレベル期間では、スイッチ付き電流源１２２Ｄにおいて定電流ＩＤを発生させる電流源はノード１２７から遮断され、スイッチ付き電流源１２２Ｄとノード１２７との間で電流は流れない。定電流ＩＵの値と定電流ＩＤの値は等しい。
ノード１２７とグランドＧＮＤ１との間には、抵抗１２４及びコンデンサ１２５の直列回路が挿入され、その直列回路とは別にコンデンサ１２６も挿入される。より具体的には、ノード１２７には抵抗１２４の一端が接続され、抵抗１２４の他端はコンデンサ１２５を介してグランドＧＮＤ１に接続される。ノード１２７にはコンデンサ１２６の一端が接続され、コンデンサ１２６の他端はグランドＧＮＤ１に接続される。ノード１２７における電圧が電圧Ｅｏｕｔとして位相比較部１２０から出力される。
図１３（ａ）に示す如く周波数ｆ２が周波数ｆ１よりも低く、従って信号Ｓｉｎ２の位相が信号Ｓｉｎ１の位相よりも遅れているとき、信号Ｓｉｎ１のアップエッジタイミングから信号Ｓｉｎ２のアップエッジタイミングまでの期間においてコンデンサ１２６を含む容量部が定電流ＩＵにて充電されることでノード１２７の電圧が上昇する（但し、この上昇は内部電源電圧ＶＲＥＧ１までに制限される）。ノード１２７の電圧上昇（即ち電圧Ｅｏｕｔの上昇）は周波数ｆ２の上昇をもたらす。逆に、図１３（ｂ）に示す如く周波数ｆ２が周波数ｆ１よりも高く、従って信号Ｓｉｎ２の位相が信号Ｓｉｎ１の位相よりも進んでいるとき、信号Ｓｉｎ２のアップエッジタイミングから信号Ｓｉｎ１のアップエッジタイミングまでの期間においてコンデンサ１２６を含む容量部が定電流ＩＤにて放電されることでノード１２７の電圧が低下する（但し、この低下はグランドＧＮＤ１の電位までに制限される）。ノード１２７の電圧低下（即ち電圧Ｅｏｕｔの低下）は周波数ｆ２の低下をもたらす。このように、周波数ｆ２が周波数ｆ１に追従するよう（理想的には一致するよう）信号Ｓｉｎ２の周波数ｆ２及び位相が制御される。
また、電圧／周波数変換部１３０は、信号Ｓｉｎ２に加えて信号ＳＥＴも生成する（図９参照）。信号ＳＥＴはスイッチング駆動部１４０に供給される。信号ＳＥＴは、信号Ｓｉｎ２と同様に、周波数ｆ２を持つ矩形波信号であるが、信号ＳＥＴにおけるハイレベル期間の長さは所定の微小時間である。つまり、変換部１３０は、信号Ｓｉｎ２のアップエッジに同期して信号ＳＥＴにもアップエッジを生じさせ、所定の微小時間の経過後、信号ＳＥＴにダウンエッジを生じさせる。ワンショットパルス生成回路を用いて信号ＳＥＴを生成することができる。
スイッチング駆動部１４０（図９参照）は、信号ＳＥＴとコンパレータ１５０から供給される信号ＲＳＴに基づいて、スイッチングトランジスタＭ１のゲートに供給される駆動信号ＤＲＶを生成する。具体的には、スイッチング駆動部１４０は、ＦＦ１４１及びドライバ１４２を備える。ＦＦ１４１は、ＲＳ型のフリップフロップであり、セット入力端子（Ｓ）と、リセット入力端子（Ｒ）と、出力端子（Ｑ）と、備える。ＦＦ１４１において、セット入力端子（Ｓ）に対し信号ＳＥＴが入力され、リセット入力端子（Ｒ）に対し信号ＲＳＴが入力される。
ＦＦ１４１は、セット入力端子（Ｓ）への入力信号がハイレベルであって且つリセット入力端子（Ｒ）への入力信号がローレベルであるとき、“１”の論理値をラッチして保持し、セット入力端子（Ｓ）への入力信号がローレベルであって且つリセット入力端子（Ｒ）への入力信号がハイレベルであるとき、“０”の論理値をラッチして保持する。ＦＦ１４１は、セット入力端子（Ｓ）への入力信号及びリセット入力端子（Ｒ）への入力信号が共にローレベルであるとき、自身が保持している論理値をそのまま保持する。ＦＦ１４１において、セット入力端子（Ｓ）及びリセット入力端子（Ｒ）への入力信号が共にハイレベルとなることは無い。ＦＦ１４１は、自身が保持している論理値が“１”であるとき、ハイレベルの信号を出力端子（Ｑ）から出力し、自身が保持している論理値が“０”であるとき、ローレベルの信号を出力端子（Ｑ）から出力する。ドライバ１４２は、端子ＴＭ１３を通じてトランジスタＭ１のゲートに接続され、ＦＦ１４１の出力信号をインピーダンス変換して得られる信号を駆動信号ＤＲＶとしてトランジスタＭ１のゲートに供給する。ＦＦ１４１の出力信号がハイレベルであるとき、駆動信号ＤＲＶもハイレベルとなってトランジスタＭ１がオン状態となり、ＦＦ１４１の出力信号がローレベルであるとき、駆動信号ＤＲＶもローレベルとなってトランジスタＭ１がオフ状態となる。
コンパレータ１５０の非反転入力端子は、端子ＴＭ１４を通じて、トランジスタＭ１のソースとセンス抵抗ＲＣＳとの接続ノードに接続され、電流センス電圧ＶＣＳを受ける。コンパレータ１５０の反転入力端子には判定電圧ＶＯＦＦが供給される。コンパレータ１５０は、電流センス電圧ＶＣＳを判定電圧ＶＯＦＦと比較し、比較結果を示す信号ＲＳＴを出力する。具体的には、コンパレータ１５０は、電流センス電圧ＶＣＳが判定電圧ＶＯＦＦより高い場合には信号ＲＳＴをハイレベルとし、電流センス電圧ＶＣＳが判定電圧ＶＯＦＦより低い場合には信号ＲＳＴをローレベルとする。“ＶＣＳ＝ＶＯＦＦ”の場合、信号ＲＳＴはハイレベル及びローレベルの何れかになるが、ここではハイレベルになると考える。電圧ＶＣＳ、ＶＯＦＦ及びＥｏｕｔ並びに信号Ｓｉｎ１、Ｓｉｎ２、ＳＥＴ、ＲＳＴ及びＤＲＶは、一次側回路における電圧又は信号であり、故にグランドＧＮＤ１から見た電位を有する（グランドＧＮＤ１の電位を０Ｖとした電位を有する）。
上記の構成により、一次側制御回路１０において、以下の単位動作が行われる。単位動作において、スイッチング駆動部１４０は、信号ＳＥＴのアップエッジに同期して駆動信号ＤＲＶをローレベルからハイレベルに切り替えることによりトランジスタＭ１をターンオンさせ、その後、電流センス電圧ＶＣＳが判定電圧ＶＯＦＦに達すると駆動信号ＤＲＶをハイレベルからローレベルに切り替えることによりトランジスタＭ１をターンオフさせる。単位動作は信号ＳＥＴのアップエッジの発生周期にて繰り返し行われる。信号ＳＥＴのアップエッジの発生周期は信号Ｓｉｎ２の周波数ｆ２の逆数に相当するため、スイッチング駆動部１４０は、周波数ｆ２をスイッチング周波数として用いてトランジスタＭ１をスイッチング駆動することになる。周波数ｆ２が周波数範囲ｆＲＮＧ内にあるときには位相同期回路（１２０、１３０）により、制御信号ＴＸの周波数ｆＴＸに比例するスイッチング周波数でトランジスタＭ１がスイッチング駆動される。また、一次側電流ＩＰのピーク値とセンス抵抗ＲＣＳの抵抗値との積が判定電圧ＶＯＦＦに相当するので、判定電圧ＶＯＦＦにより一次側電流ＩＰのピーク値が定められる、と言える。故に、判定電圧設定部１６０はピーク電流設定部として機能するとも言える。
判定電圧設定部１６０は、位相比較部１２０から出力される電圧Ｅｏｕｔに基づいて、判定電圧ＶＯＦＦを可変設定する。この際、電圧Ｅｏｕｔの上昇に伴って判定電圧ＶＯＦＦを上昇させ、電圧Ｅｏｕｔの低下に伴って判定電圧ＶＯＦＦを低下させる。尚、電圧Ｅｏｕｔ及びＶＯＦＦ間の関係は線形であっても良いし、非線形であっても良い。
従って、信号Ｓｉｎ１の周波数ｆ１が最大周波数ｆＭＡＸを超えて上昇したとき、その上昇によりもたらされる電圧Ｅｏｕｔの上昇を受けて、判定電圧設定部１６０は判定電圧ＶＯＦＦを上昇させる。判定電圧ＶＯＦＦの上昇により一次側電流ＩＰのピーク値も上昇する。このため、“ｆ１＞ｆＭＡＸ”の成立期間では、トランジスタＭ１のスイッチング周波数が最大周波数ｆＭＡＸに固定された状態で、周波数ｆ１に基づく判定電圧ＶＯＦＦの調整を通じ二次側電圧ＶＳの安定化（二次側電圧ＶＳの目標電圧ＶＴＧへの追従）が図られる。
尚、判定電圧設定部１６０は、位相同期回路の機能により周波数範囲ｆＲＮＧ内で周波数ｆ２が周波数ｆ１に追従しているときにおいても、電圧Ｅｏｕｔに応じて判定電圧ＶＯＦＦを調整して良く、この際、周波数ｆ１が高いほど（従って電圧Ｅｏｕｔが高いほど）判定電圧ＶＯＦＦを高めても良い（即ち一次側電流ＩＰのピーク値を高く設定して良い）。但し、位相同期回路の機能により周波数範囲ｆＲＮＧ内で周波数ｆ２が周波数ｆ１に追従しているときにおいて、電圧Ｅｏｕｔが所定電圧以下にあるときには電圧Ｅｏｕｔに依らず判定電圧ＶＯＦＦが不変とされることがあっても良い。
図１４に、ＡＣ／ＤＣコンバータ１における各部の電圧等の波形を示す。時間の経過について、時刻ｔ１、ｔ２、ｔ３が、この順番で訪れるものとする。図１４において、実線波形６１０＿ＬＤは負荷ＬＤの消費電流の波形である（図１参照）。図１４の例では、時刻ｔ１及びｔ２間において負荷ＬＤの消費電流は比較的低い電流にて一定であり、時刻ｔ２以降、負荷ＬＤの消費電流が単調増加する。破線波形６１０＿ＶＲＥＦ及び実線波形６１０＿ＶＦＢは夫々二次側における基準電圧ＶＲＥＦ及びフィードバック電圧ＶＦＢの波形である（図２及び図４参照）。時刻ｔ１及びｔ２間において実際には電圧ＶＲＥＦ及びＶＦＢが実質的に一致しているが、図１４では、図示の便宜上、それらの波形を上下方向に若干ずらして示している。実線波形６１０＿ＶＥＲＲは二次側における誤差電圧ＶＥＲＲの波形である（図４参照）。
実線波形６１０＿ｆ１及び破線波形６１０＿ｆ２は夫々一次側における信号Ｓｉｎ１の周波数ｆ１の波形及び信号Ｓｉｎ２の周波数ｆ２の波形である（図９参照）。時刻ｔ１及びｔ２間において実際には周波数ｆ１及びｆ２が実質的に一致しているが、図１４では、図示の便宜上、それらの波形を上下方向に若干ずらして示している。実線波形６１０＿Ｅｏｕｔは一次側における電圧Ｅｏｕｔの波形である（図９参照）。実線波形６１０＿ＶＣＳは一次側における電流センス電圧ＶＣＳの波形である（図９参照）。電流センス電圧ＶＣＳは周波数ｆ２にて変動する鋸波状の波形を持つが、図１４では、その波形を概略的に示している。破線波形６１０＿ＶＯＦＦは一次側における判定電圧ＶＯＦＦの波形である（図９参照）。
上述したように、時刻ｔ１及びｔ２間において負荷ＬＤの消費電流は比較的低い電流にて一定であり、位相同期回路（１２０、１３０）の機能により、周波数ｆ１及びｆ２は最大周波数ｆＭＡＸよりも小さな周波数で実質的に一致している。時刻ｔ２を境に、負荷ＬＤの消費電流が増加を開始し、過渡的にフィードバック電圧ＶＦＢが基準電圧ＶＲＥＦより低くなることで誤差電圧ＶＥＲＲが上昇する。誤差電圧ＶＥＲＲの上昇に伴い二次側の制御信号ＴＸの周波数ｆＴＸの上昇を通じて一次側の信号Ｓｉｎ１の周波数ｆ１も上昇する。時刻ｔ３までは、周波数ｆ１が最大周波数ｆＭＡＸより低いため、位相同期回路（１２０、１３０）の機能により、周波数ｆ１の上昇に追従して周波数ｆ２も上昇し、周波数ｆ１と周波数ｆ２との実質的な一致状態は維持される。また、時刻ｔ２及びｔ３間において、周波数ｆ１の上昇は電圧Ｅｏｕｔの上昇をもたらし、電圧Ｅｏｕｔの上昇に伴って判定電圧ＶＯＦＦも上昇する（即ち一次側電流ＩＰのピーク値も上昇する）。
時刻ｔ３において周波数ｆ１が最大周波数ｆＭＡＸに達し、時刻ｔ３以後、“ｆ１＞ｆＭＡＸ”の状態が維持される。そうすると、時刻ｔ３において又はその直後において、周波数ｆ２も最大周波数ｆＭＡＸに達するが、時刻ｔ３以後、“ｆ１＞ｆＭＡＸ”の状態が維持される期間において、電圧Ｅｏｕｔに依らず周波数ｆ２は最大周波数ｆＭＡＸにて固定される。一方、時刻ｔ３以後、“ｆ１＞ｆ２＝ｆＭＡＸ”であることに基づき電圧Ｅｏｕｔが上昇してゆき、電圧Ｅｏｕｔの上昇につれて判定電圧ＶＯＦＦも上昇してゆく（即ち一次側電流ＩＰのピーク値も上昇してゆく）。一次側電流ＩＰのピーク値の上昇に伴い一次側回路から二次側回路に伝達される単位時間あたりのエネルギが増大し、二次側においてフィードバック電圧ＶＦＢが基準電圧ＶＲＥＦにまで上昇すると誤差電圧ＶＥＲＲの上昇は止まる。誤差電圧ＶＥＲＲの上昇が止まると、周波数ｆＴＸ及びｆ１の上昇も止まる。
このように、周波数ｆ１が最大周波数ｆＭＡＸに達して以後、“ｆ１≧ｆＭＡＸ”となる状態においては、一定周波数（ｆＭＡＸ）によるＰＷＭ制御にてトランジスタＭ１がスイッチング駆動され、この際、一次側電流ＩＰのピーク値の制御を通じて二次側電圧ＶＳの安定化が図られる。ＰＷＭはパルス幅変調（pulse width modulation）の略称である。
尚、二次側制御回路２０において、誤差電圧ＶＥＲＲに依らず周波数ｆＴＸが所定の二次側最大周波数を超えることが無いように、周波数ｆＴＸに上限が定められていても良い。この場合において、図１０の正規化回路１１０が用いられる場合、信号Ｓｉｎ１の周波数ｆ１の最大値は二次側最大周波数の半分となる。何れにせよ、周波数ｆ１の最大値は、上記最大周波数ｆＭＡＸよりも高い。
二次側電圧ＶＳに基づき二次側でデジタルの制御信号ＴＸを生成し、制御信号ＴＸの周波数ｆＴＸに応じたスイッチング周波数で一次側のトランジスタＭ１をスイッチング駆動させる制御方式を採用した場合、周波数ｆＴＸの高まりに伴いスイッチング周波数が一次側で定められた最大スイッチング周波数（ｆＭＡＸ）に達した後は、二次側電圧ＶＳを目標電圧ＶＴＧにて安定化させるための制御が不能になることが懸念される。本実施形態によれば、スイッチング周波数（ｆ２）が最大スイッチング周波数（ｆＭＡＸ）より小さいときには位相同期回路（１２０、１３０）を用いたスイッチング周波数の制御を通じて二次側電圧ＶＳが安定化され、スイッチング周波数（ｆ２）が最大スイッチング周波数（ｆＭＡＸ）に達した後には、最大スイッチング周波数（ｆＭＡＸ）でＰＷＭ制御を行いつつ二次側電圧ＶＳに基づく周波数ｆＴＸ及びｆ１に応じて一次側電流ＩＰのピーク値の制御が行われる。このため、上記のような懸念が解消される。
一般的に、ＡＣ／ＤＣコンバータにおいてアプリケーション設計をする際には、最大負荷となった状態で一定のスイッチング周波数にて動作することを前提に、トランスやＥＭＩフィルタ等の設計が行われる。一定周波数でのＰＷＭ制御が可能でないとき、このようなアプリケーション設計が困難となる。本実施形態の如く、一定周波数（ｆＭＡＸ）でのＰＷＭ制御が可能になることでアプリケーション設計が格段に容易となる。また、ＡＣ／ＤＣコンバータでは周波数スペクトルを拡散させるために、一次側のスイッチング周波数を変動させるジッタ生成回路が設けられることも多い。本実施形態では、位相同期回路（１２０、１３０）の動作の中でスイッチング周波数（ｆ２）が多少変動することが見込まれるため、ジッタ生成回路を省略できる可能性がある。更に“ｆ２＜ｆＭＡＸ”における制御と“ｆ２＞ｆＭＡＸ”における制御との切り替えに特段のモード切り替え等は不要であり、滑らかな制御の切り替えも実現される。
＜＜第２実施形態＞＞
本開示の第２実施形態を説明する。第２実施形態は第１実施形態を基礎とする実施形態であり、第２実施形態において特に述べない事項に関しては、矛盾の無い限り、第１実施形態の記載が第２実施形態にも適用される。第２実施形態の記載を解釈するにあたり、第１及び第２実施形態間で矛盾する事項については第２実施形態の記載が優先されて良い。
一次側制御回路１０は、二次側からの制御信号ＴＸに基づく信号Ｓｉｎ１の周波数ｆ１が最大スイッチング周波数（ｆＭＡＸ）にまで上昇したとき、それを検出してロジック信号により一次側のスイッチング周波数を最大スイッチング周波数（ｆＭＡＸ）に固定し、その状態で一次側電流ＩＰのピーク値を周波数ｆ１に応じて制御するようにしても良い。これは、一次側制御回路１０において動作モードの切り替えを行うことに相当する。以下、動作モードの切り替えについて説明する。
第２実施形態に係る一次側制御回路１０は、自身の動作モードを第１及び第２動作モード間で切り替える機能を持つ。周波数ｆ１が最大周波数ｆＭＡＸ未満であるとき、一次側制御回路１０は第１動作モードで動作し、周波数ｆ１が最大周波数ｆＭＡＸ以上であるとき、一次側制御回路１０は第２動作モードで動作する。周波数ｆ１に応じて一次側制御回路１０の動作モードを第１又は第２動作モードに設定する動作モード設定部（不図示）が一次側制御回路１０に設けられていると考えて良い。
第１動作モードにおける一次側制御回路１０では、位相同期回路（１２０、１３０）を用い、所定の周波数範囲ｆＲＮＧ内で周波数ｆ２を周波数ｆ１に追従させる（従ってトラジスタＭ１のスイッチング周波数を周波数ｆ１に追従させる）。第１動作モードにおける一次側制御回路１０の動作は、第１実施形態に係る一次側制御回路１０の動作の内、“ｆ１＜ｆＭＡＸ”での動作と同じであって良い。従って、第１動作モードにおいて、スイッチング駆動部１４０は、信号Ｅｏｕｔに応じた周波数ｆ２を有する、変換部１３０からの信号ＳＥＴに基づいてトランジスタＭ１をスイッチング駆動する（即ち、周波数ｆ２をスイッチング周波数として用いてトランジスタＭ１をスイッチング駆動する）。第１動作モードにおける判定電圧設定部１６０の動作は第１実施形態で示した通りであり、電圧Ｅｏｕｔに応じて判定電圧ＶＯＦＦを可変設定して良い。
第２動作モードにおける一次側制御回路１０では、トランジスタＭ１のスイッチング周波数を最大周波数ｆＭＡＸに固定した状態でトランジスタＭ１をスイッチング駆動し、周波数ｆ１に応じて判定電圧ＶＯＦＦを可変設定する。第２動作モードでは、最大周波数ｆＭＡＸを有する信号ＳＥＴ（即ち最大周波数ｆＭＡＸの逆数の間隔で微小時間だけハイレベルとなる信号）がセット信号出力回路（不図示）からスイッチング駆動部１４０に供給されることで、トランジスタＭ１のスイッチング周波数が最大周波数ｆＭＡＸに固定される。上記セット信号出力回路は、変換部１３０に内包される回路であっても良いし、変換部１３０とは別に一次側制御回路１０に設けられる回路であっても良い。第２動作モードにおいて位相同期回路（１２０、１３０）は無効とされて良い。第２動作モードにおいて、判定電圧設定部１６０は、周波数ｆ１が高まるほど判定電圧ＶＯＦＦを上昇させ、周波数ｆ１が低くなるほど判定電圧ＶＯＦＦを低下させる。
これにより、第１実施形態に示したものと同様の動作（例えば図１４に示す動作）が実現される。但し、動作モードの切り替えが必要な分、制御又は構成が若干複雑になる可能性がある（故に第１実施形態の方が好ましい）。
＜＜第３実施形態＞＞
本開示の第３実施形態を説明する。第３実施形態では、第１及び第２実施形態に適用可能な応用技術、変形技術などを説明する。
ＤＣ／ＤＣコンバータ４をＡＣ／ＤＣコンバータ１の構成要素として用いることを上述した。しかしながら、ＤＣ／ＤＣコンバータ４は、直流電圧を生成する任意の電圧源（例えばバッテリ）の出力電圧を一次側電圧ＶＰとして受けて、二次側電圧ＶＳを生成するものであっても構わない。
一次側制御回路１０、二次側制御回路２０及び絶縁伝送回路３０を１チップの半導体基板上に集積化した半導体装置ＳＭＣ１（不図示）を構成するようにしても良い。一次側制御回路１０、二次側制御回路２０及び絶縁伝送回路３０が集積化された１チップの半導体基板が樹脂にて構成されたパッケージ（筐体）に収容されて封止されることで半導体装置ＳＭＣ１が構成される。
或いは、一次側制御回路１０を第１半導体基板上に集積化した第１チップと、二次側制御回路２０を第２半導体基板上に集積化した第２チップと、絶縁伝送回路３０を第３半導体基板上に集積化した第３チップとを作成し、第１～第３チップを共通のパッケージ（筐体）に収容して封止することで半導体装置ＳＭＣ２（不図示）を構成しても良い。
一次側制御回路１０及び二次側制御回路２０を別々の半導体装置として構成するようにしても良い。即ち、一次側制御回路１０を第１半導体基板上に集積化した第１チップを第１パッケージに収容して封止することで半導体装置ＳＭＣ３Ａ（不図示）を構成し、これとは別に、二次側制御回路２０を第２半導体基板上に集積化した第２チップを第２パッケージに収容して封止することで半導体装置ＳＭＣ３Ｂ（不図示）を構成しても良い。この場合、絶縁伝送回路３０を、半導体装置ＳＭＣ３Ａ及びＳＭＣ３Ｂとは別に設けられたディスクリート部品にて構成しても良いし、絶縁伝送回路３０を第３半導体基板上に集積化した第３チップを第３パッケージに収容して封止することで半導体装置ＳＭＣ３Ｃを構成しても良い。
一次側制御回路１０が集積化された半導体装置（ＳＭ１、ＳＭＣ２又はＳＭＣ３Ａ）に、スイッチングトランジスタＭ１が更に集積化されて含まれていても良いし、センス抵抗ＲＣＳが更に集積化されて含まれていても良い。
上述の主旨を損なわない形で、任意の信号又は電圧に関して、それらのハイレベルとローレベルの関係を逆にしても良い。また、上述の主旨を損なわない形で、ＦＥＴのチャネル型を任意に変更可能である。即ち例えば、スイッチングトランジスタＭ１がＰチャネル型のＭＯＳＦＥＴとして構成されるよう、ＤＣ／ＤＣコンバータ４の構成が変形されても良い。
上述の任意のトランジスタは、任意の種類のトランジスタであって良い。例えば、ＭＯＳＦＥＴとして上述された任意のトランジスタ（特に例えばスイッチングトランジスタＭ１）を、接合型ＦＥＴ、ＩＧＢＴ（Insulated Gate Bipolar Transistor）又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第１電極、第２電極及び制御電極を有する。ＦＥＴにおいては、第１及び第２電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。ＩＧＢＴにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。ＩＧＢＴに属さないバイポーラトランジスタにおいては、第１及び第２電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。
本開示の一側面に係る絶縁型ＤＣ／ＤＣコンバータは、互いに絶縁された一次側巻線（Ｗ１）及び二次側巻線（Ｗ２）を有する電力用トランス（ＴＲ）を用いて、一次側における一次側電圧（ＶＰ）から二次側における二次側電圧（ＶＳ）を生成する絶縁型ＤＣ／ＤＣコンバータ（４）であって、前記一次側巻線に対して直列に接続されたスイッチング素子（Ｍ１）と、一次側に配置される回路であって、前記スイッチング素子をスイッチングする一次側制御回路（１０）と、二次側に配置される回路であって、前記二次側電圧に応じた周波数を有する制御信号（ＴＸ）を生成する二次側制御回路（２０）と、前記制御信号の周波数情報（ｆＴＸ）を絶縁形式で前記一次側制御回路に伝送する絶縁伝送回路（３０）と、を備え、前記一次側制御回路は、前記絶縁伝送回路による前記二次側制御回路からの受信信号（ＲＸ）に基づき、前記制御信号の周波数に応じた第１周波数（ｆ１）を有する第１入力信号（Ｓｉｎ１）を生成する第１入力信号生成部（１１０）と、前記第１入力信号と第２入力信号との位相差に応じた信号（Ｅｏｕｔ）を出力する位相比較部（１２０）と、前記位相比較部の出力信号に応じた第２周波数（ｆ２）を有する信号（Ｓｉｎ２）を前記第２入力信号として生成する第２入力信号生成部（１３０）と、前記第２周波数をスイッチング周波数として用いて前記スイッチング素子をスイッチング駆動するスイッチング駆動部（１４０）と、前記位相比較部の出力信号に基づき、前記スイッチング素子を通じて前記一次側巻線に流れる一次側電流（ＩＰ）のピーク値を設定するピーク電流設定部（１６０）と、を備えている。
本開示の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本開示の実施形態の例であって、本開示ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。
１ ＡＣ／ＤＣコンバータ
２ フィルタ
３ 整流回路
４ ＤＣ／ＤＣコンバータ
１０ 一次側制御回路
２０ 二次側制御回路
３０ 絶縁伝送回路
Ｍ１ スイッチングトランジスタ
ＴＲ トランス
Ｗ１ 一次側巻線
Ｗ２ 二次側巻線
１１０ 正規化回路
１２０ 位相比較部
１３０ 電圧／周波数変換部
１４０ スイッチング駆動部
１５０ コンパレータ
１６０ 判定電圧設定部

Claims (7)

  1. 互いに絶縁された一次側巻線及び二次側巻線を有する電力用トランスを用いて、一次側における一次側電圧から二次側における二次側電圧を生成する絶縁型ＤＣ／ＤＣコンバータであって、
    前記一次側巻線に対して直列に接続されたスイッチング素子と、
    一次側に配置される回路であって、前記スイッチング素子をスイッチングする一次側制御回路と、
    二次側に配置される回路であって、前記二次側電圧に応じた周波数を有する制御信号を生成する二次側制御回路と、
    前記制御信号の周波数情報を絶縁形式で前記一次側制御回路に伝送する絶縁伝送回路と、を備え、
    前記一次側制御回路は、
    前記絶縁伝送回路による前記二次側制御回路からの受信信号に基づき、前記制御信号の周波数に応じた第１周波数を有する第１入力信号を生成する第１入力信号生成部と、
    前記第１入力信号と第２入力信号との位相差に応じた信号を出力する位相比較部と、
    前記位相比較部の出力信号に応じた第２周波数を有する信号を前記第２入力信号として生成する第２入力信号生成部と、
    前記第２周波数をスイッチング周波数として用いて前記スイッチング素子をスイッチング駆動するスイッチング駆動部と、
    前記位相比較部の出力信号に基づき、前記スイッチング素子を通じて前記一次側巻線に流れる一次側電流のピーク値を設定するピーク電流設定部と、を備えた
    、絶縁型ＤＣ／ＤＣコンバータ。
  2. 前記第２入力信号生成部は、前記位相比較部の出力信号に基づき前記第２周波数を所定周波数範囲内で調整し、
    前記位相比較部及び第２入力信号生成部により、前記所定周波数範囲内で前記第２周波数を前記第１周波数に追従させる位相同期回路が形成される
    、請求項１に記載の絶縁型ＤＣ／ＤＣコンバータ。
  3. 前記第１周波数が前記所定周波数範囲の最大周波数を超えて上昇したとき、前記第２入力信号生成部は前記位相比較部の出力信号に基づいて前記第２周波数を前記最大周波数に設定し、これにより前記最大周波数が前記スイッチング周波数に設定され、前記ピーク電流設定部は前記位相比較部の出力信号に基づき前記第１周波数の前記上昇に伴って前記ピーク値を高める
    、請求項２に記載の絶縁型ＤＣ／ＤＣコンバータ。
  4. 前記一次側制御回路は、前記第１周波数が前記所定周波数範囲の最大周波数未満であるとき、前記位相比較部及び第２入力信号生成部により前記所定周波数範囲内で前記第２周波数を前記第１周波数に追従させる第１動作モードで動作し、前記第１周波数が前記所定周波数範囲の最大周波数以上であるとき、第２動作モードで動作し、
    前記スイッチング駆動部は、前記第１動作モードにおいて、前記第２周波数を前記スイッチング周波数として用いて前記スイッチング素子をスイッチング駆動し、前記第２動作モードにおいて、前記スイッチング周波数を前記最大周波数で固定した状態で前記スイッチング素子をスイッチング駆動し、
    前記ピーク電流設定部は、前記第１動作モードにおいて、前記位相比較部の出力信号に応じて前記ピーク値を設定し、前記第２動作モードにおいて、前記第１周波数に応じて前記ピーク値を設定する
    、請求項２に記載の絶縁型ＤＣ／ＤＣコンバータ。
  5. 前記二次側制御回路は、前記二次側電圧に比例するフィードバック電圧を所定の基準電圧と比較し、前記フィードバック電圧が前記基準電圧より低いときに前記制御信号の周波数を上昇させ、前記フィードバック電圧が前記基準電圧より高いときに前記制御信号の周波数を低下させ、
    前記第１入力信号生成部は、前記第１周波数を前記制御信号の周波数に比例させる
    、請求項１～４の何れかに記載の絶縁型ＤＣ／ＤＣコンバータ。
  6. 前記絶縁伝送回路は、前記制御信号の周波数情報を、一次側及び二次側に亘って設けられた絶縁素子を用いて一次側に伝送し、
    前記絶縁素子は、パルストランス又はコンデンサにより構成される
    、請求項１～５の何れかに記載の絶縁型ＤＣ／ＤＣコンバータ。
  7. 交流電圧を全波整流する整流回路と、
    全波整流された電圧を平滑化することで直流電圧を生成する平滑コンデンサと、
    前記直流電圧としての一次側電圧から直流の二次側電圧を出力電圧として生成する、請求項１～６の何れかに記載の絶縁型ＤＣ／ＤＣコンバータと、を備えた
    、ＡＣ／ＤＣコンバータ。
JP2020218338A 2020-12-28 2020-12-28 絶縁型ｄｃ／ｄｃコンバータ及びａｃ／ｄｃコンバータ Withdrawn JP2022103602A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2020218338A JP2022103602A (ja) 2020-12-28 2020-12-28 絶縁型ｄｃ／ｄｃコンバータ及びａｃ／ｄｃコンバータ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2020218338A JP2022103602A (ja) 2020-12-28 2020-12-28 絶縁型ｄｃ／ｄｃコンバータ及びａｃ／ｄｃコンバータ

Publications (1)

Publication Number Publication Date
JP2022103602A true JP2022103602A (ja) 2022-07-08

Family

ID=82279548

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020218338A Withdrawn JP2022103602A (ja) 2020-12-28 2020-12-28 絶縁型ｄｃ／ｄｃコンバータ及びａｃ／ｄｃコンバータ

Country Status (1)

Country Link
JP (1) JP2022103602A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117214674A (zh) * 2023-11-07 2023-12-12 无锡硅动力微电子股份有限公司 一种用于psr集成电路工作状态测试的测试系统

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117214674A (zh) * 2023-11-07 2023-12-12 无锡硅动力微电子股份有限公司 一种用于psr集成电路工作状态测试的测试系统
CN117214674B (zh) * 2023-11-07 2024-01-30 无锡硅动力微电子股份有限公司 一种用于psr集成电路工作状态测试的测试系统

Similar Documents

Publication Publication Date Title
US20180367029A1 (en) Switching power supply device
JP6367814B2 (ja) 自己発振共振電力変換器
US8093955B2 (en) Applying charge pump to realize frequency jitter for switched mode power controller
US6269012B1 (en) Energy efficient power supply with light-load detection
JP5230181B2 (ja) エネルギー伝達装置およびエネルギー伝達制御用半導体装置
JP5424442B2 (ja) ダイオード導通デューティ・サイクルを調節する装置
CN111010040B (zh) 同步整流控制装置、绝缘同步整流型dc/dc转换器、栅极驱动装置、ac/dc转换器
CA1097736A (en) Dc to dc converter with regulated input impedance
US10784859B2 (en) Transformer based gate drive circuit
JP2012161117A (ja) Ｄｃ／ｄｃコンバータならびにそれを用いた電源装置および電子機器
US5519599A (en) Control of switching devices in synchronized-rectification system
CN111684697A (zh) 开关电源装置的控制装置
JP2022103602A (ja) 絶縁型ｄｃ／ｄｃコンバータ及びａｃ／ｄｃコンバータ
US11316435B2 (en) Insulated DC/DC converter, AC/DC converter, power adapter, and electric device
US6661209B2 (en) Leading edge modulator for post regulation of multiple output voltage power supplies
JP2020205470A (ja) 絶縁通信用パルストランス装置、絶縁型ｄｃ／ｄｃコンバータ、ａｃ／ｄｃコンバータ、電源アダプタ及び電気機器
US11637489B2 (en) Isolated DC/DC converter and AC/DC converter
CN112787518A (zh) 一种电流模式交错控制变换器及控制芯片
CN116995936B (zh) 一种供电调整电路、降压变换器及直流电源
JP2024010833A (ja) 同期整流制御装置
CN215120574U (zh) 一种含有控制芯片的电流模式交错控制变换器
JP7286295B2 (ja) ゲートドライブ装置、絶縁型ｄｃ／ｄｃコンバータ、ａｃ／ｄｃコンバータ、電源アダプタ及び電気機器
US10892755B2 (en) Driver circuitry for fast, efficient state transitions
JP2022099502A (ja) スイッチング装置、絶縁型ｄｃ／ｄｃコンバータ及びａｃ／ｄｃコンバータ
JP2016021867A (ja) Ｄｃ／ｄｃコンバータならびにそれを用いた電源装置および電子機器

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20231117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20240621

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20240625