JP2020205470A - 絶縁通信用パルストランス装置、絶縁型dc/dcコンバータ、ac/dcコンバータ、電源アダプタ及び電気機器 - Google Patents

絶縁通信用パルストランス装置、絶縁型dc/dcコンバータ、ac/dcコンバータ、電源アダプタ及び電気機器 Download PDF

Info

Publication number
JP2020205470A
JP2020205470A JP2019110929A JP2019110929A JP2020205470A JP 2020205470 A JP2020205470 A JP 2020205470A JP 2019110929 A JP2019110929 A JP 2019110929A JP 2019110929 A JP2019110929 A JP 2019110929A JP 2020205470 A JP2020205470 A JP 2020205470A
Authority
JP
Japan
Prior art keywords
voltage
transmission
circuit
signal
slope
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019110929A
Other languages
English (en)
Inventor
原 英夫
Hideo Hara
英夫 原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019110929A priority Critical patent/JP2020205470A/ja
Publication of JP2020205470A publication Critical patent/JP2020205470A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Dc-Dc Converters (AREA)
  • Dc Digital Transmission (AREA)

Abstract

【課題】パルストランスを用いて正確に信号の送受信を行う。【解決手段】送信側巻線(WT)及び受信側巻線(WR)を有するパルストランス(PT)と、送信パルス信号(TP)の入力に応答して送信側巻線に電流を供給する送信回路(Tx)と、受信側巻線に生じた電圧に基づき送信パルス信号の受信信号として受信パルス信号(RP)を生成する受信回路(Rx)と、を備えた絶縁通信用パルストランス装置において、送信回路は、送信パルス信号の入力を受けたとき、徐々に大きさが増大するスロープ電圧を送信側巻線の両端間に印加することで、徐々に大きさが増大するスロープ電流を送信側巻線に供給する。【選択図】図4

Description

本発明は、絶縁通信用パルストランス装置、絶縁型DC/DCコンバータ、AC/DCコンバータ、電源アダプタ及び電気機器に関する。
送信側回路と受信側回路との絶縁を保ちつつ送信側回路及び受信側回路間の通信を実現する装置として絶縁通信用パルストランス装置(以下、パルストランス装置と称する)がある。パルストランス装置は送信側巻線及び受信側巻線を備える。送信側巻線にパルス状の電圧を印加して送信側巻線に電流を供給することで受信側巻線に電圧を発生させ、受信側巻線に発生する電圧から受信信号を得ることができる。
特開2016−12510号公報
図16に一般的なパルストランス装置900の構成を示す。パルストランス装置900は送信側巻線901及び受信側巻線902を備える。図16において、送信側巻線901の一端には直流電圧Vcが印加され、送信側巻線901の他端はNチャネル型のMOSFETとして構成されたトランジスタ903のドレインに接続される。トランジスタ903のソースは送信側のグランドに接続される。図16において、抵抗904は、送信側巻線901の寄生抵抗(換言すれば送信側巻線901の抵抗成分)を表している。
トランジスタ903のゲートに対し送信パルス信号を入力することでトランジスタ903のオン区間にて送信側巻線901に電流が流れると共に該電流に変化が発生し、電流の変化により受信側巻線902に電圧が発生する。送信側巻線901に流れる電流を記号“I901”で表し、トランジスタ903のゲート信号を記号“G903”で表し、受信側巻線902に生じる電圧を“V902”で表す。
図17は、寄生抵抗904が無いと仮定した場合における、パルストランス装置900の信号波形を表している。寄生抵抗904が無い場合、トランジスタ903のオン区間(即ち送信パルス信号のハイレベル区間)の全体に亘って電流I901を増大させることができるため、送信パルス信号のパルス幅と同じパルス幅を有する受信パルス信号を受信側巻線902に発生させることができる。
図18は、寄生抵抗904の抵抗値が相応に大きい場合における、パルストランス装置900の信号波形を表している。この場合にも、送信パルス信号の供給に伴ってトランジスタ903がターンオンすると電流I901が増大してゆくが、寄生抵抗904の存在によって直ぐに電流I901の増大が停止する。電流I901の増大が停止すれば受信側巻線902に電圧は発生しない。図18の例では、受信側巻線902に生じるパルス電圧のパルス幅(受信パルス信号のパルス幅に相当)が送信パルス信号のパルス幅よりも随分と小さくなっている。
このような現象は、パルストランス装置900を半導体集積回路の形態で実現するケースなど、パルストランス装置900の各巻線のインダクタンス値が小さく且つ寄生抵抗904の抵抗値が大きいケースにおいて顕著となり、図19に示すようなサージ状の電圧しか受信側巻線902に発生しないこともある。
受信側回路では、受信側巻線902で生じる電圧信号を受信側のクロック信号に同期してラッチすることなどにより信号受信を行うが、受信側巻線902で生じる電圧パルスの幅が小さすぎると、信号受信を正しく行うことができないこともある。
本発明は、正確な通信の実現に寄与する絶縁通信用パルストランス装置、並びに、それを利用した絶縁型DC/DCコンバータ、AC/DCコンバータ、電源アダプタ及び電気機器を提供することを目的とする。
本発明に係る絶縁通信用パルストランス装置は、送信側巻線及び受信側巻線を有するパルストランスと、送信パルス信号の入力に応答して前記送信側巻線に電流を供給する送信回路と、前記受信側巻線に生じた電圧に基づき前記送信パルス信号の受信信号として受信パルス信号を生成する受信回路と、を備えた絶縁通信用パルストランス装置において、前記送信回路は、前記送信パルス信号の入力を受けたとき、徐々に大きさが増大するスロープ電圧を前記送信側巻線の両端間に印加することで、徐々に大きさが増大するスロープ電流を前記送信側巻線に供給する構成(第1の構成)である。
上記第1の構成に係る絶縁通信用パルストランス装置において、前記送信回路は、前記送信パルス信号の入力を受けたとき、所定のスロープ区間において所定の変化率で大きさが単調増加する電圧を前記スロープ電圧として前記送信側巻線の両端間に印加する構成(第2の構成)であっても良い。
上記第1又は第2の構成に係る絶縁通信用パルストランス装置において、前記送信側巻線の一端は所定の基準電位を有する基準電位点に接続され、前記送信回路は、前記送信パルス信号の入力を受けたとき、前記送信側巻線の他端の電位を徐々に上昇させてゆくことで前記スロープ電圧を前記送信側巻線の両端間に印加するスロープ電圧印加回路を有する構成(第3の構成)であっても良い。
上記第1又は第2の構成に係る絶縁通信用パルストランス装置において、前記送信側巻線の一端は所定電位を有する電位点に接続され、前記送信回路は、前記送信パルス信号の入力を受けたとき、前記送信側巻線の他端の電位を徐々に低下させてゆくことで前記スロープ電圧を前記送信側巻線の両端間に印加するスロープ電圧印加回路を有する構成(第4の構成)であっても良い。
上記第4の構成に係る絶縁通信用パルストランス装置において、前記スロープ電圧印加回路は、前記送信側巻線の他端と前記所定電位よりも低い基準電位を有する基準電位点との間に挿入された電流源と、前記送信パルス信号の入力を受けたとき、前記送信側巻線の他端から前記基準電位点に向けた前記スロープ電流を前記電流源に発生させるスロープ制御回路と、を有する構成(第5の構成)であっても良い。
本発明に係る絶縁型DC/DCコンバータは、電力用トランスの一次側及び二次側を互いに絶縁しつつ、前記電力用トランスの一次側巻線に接続されたスイッチングトランジスタをスイッチングすることにより、一次側における一次側電圧から二次側における二次側電圧を生成する絶縁型DC/DCコンバータにおいて、一次側に配置され、前記スイッチングトランジスタを駆動する一次側制御回路と、二次側に配置される二次側制御回路と、前記一次側制御回路及び前記二次側制御回路間の通信を実現するパルストランス部として、上記第1〜第5の構成の何れかに係る絶縁通信用パルストランス装置と、を備えた構成(第6の構成)であっても良い。
上記第6の構成に係る絶縁型DC/DCコンバータにおいて、前記パルストランス部は、前記絶縁通信用パルストランス装置を用いて、前記一次側制御回路及び前記二次側制御回路の内、一方の制御回路から他方の制御回路への一方向通信を実現する構成(第7の構成)であっても良い。
上記第6の構成に係る絶縁型DC/DCコンバータにおいて、前記パルストランス部は、前記絶縁通信用パルストランス装置を2つ備え、2つの絶縁通信用パルストランス装置を用いて、前記一次側制御回路及び前記二次側制御回路間の双方向通信を実現する構成(第8の構成)であっても良い。
本発明に係るAC/DCコンバータは、交流電圧を全波整流する整流回路と、全波整流された電圧を平滑化することで直流電圧を生成する平滑コンデンサと、前記直流電圧としての一次側電圧から直流の二次側電圧を出力電圧として生成する、上記第6〜第8の構成の何れかに係る絶縁型DC/DCコンバータと、を備えた構成(第9の構成)である。
本発明に係る電源アダプタは、交流電圧を受けるプラグと、上記第9の構成に係るAC/DCコンバータと、前記AC/DCコンバータを収容する筐体と、を備えた構成(第10の構成)である。
本発明に係る電気機器は、上記第9の構成に係るAC/DCコンバータと、前記AC/DCコンバータの出力電圧に基づき駆動される負荷と、を備えた構成(第11の構成)である。
本発明によれば、正確な通信の実現に寄与する絶縁通信用パルストランス装置、並びに、それを利用した絶縁型DC/DCコンバータ、AC/DCコンバータ、電源アダプタ及び電気機器を提供することが可能となる。
本発明の第1実施形態に係る通信装置の全体構成図である。 本発明の第1実施形態に係り、送信側クロック信号と受信側クロック信号との関係を示す図である。 本発明の第1実施形態に係り、送信側クロック信号と送信パルス信号との関係を示す図である。 本発明の第1実施形態に係り、送信回路の構成を示す図である。 本発明の第1実施形態に係り、送信パルス信号、スロープ電圧、スロープ電流、及び、受信側巻線の発生電圧との関係例(第1〜第3例)を示す図である。 本発明の第1実施形態に係り、スロープ電圧印加回路の第1構成例を示す図である。 本発明の第1実施形態に係り、スロープ電圧印加回路の内部構成例を示す図である。 本発明の第1実施形態に係り、スロープ電圧印加回路の第2構成例を示す図である。 本発明の第1実施形態に係り、スロープ電圧印加回路の内部構成例を示す図である。 本発明の第1実施形態に係り、受信回路の構成例を示す図である。 本発明の第1実施形態に係り、スロープ電圧及びスロープ電流と受信回路に関わる電圧及び信号との関係を示す図である。 本発明の第2実施形態に係るAC/DCコンバータの全体構成を示す図である。 本発明の第2実施形態に係り、AC/DCコンバータに含まれるDC/DCコン 本発明の第4実施形態に係る電源アダプタの構成を示す図である。 本発明の第4実施形態に係る電気機器の構成を示す図である。 一般的なパルストランス装置の構成図である。 図16のパルストランス装置に関わる信号波形の第1例を示す図である。 図16のパルストランス装置に関わる信号波形の第2例を示す図である。 図16のパルストランス装置に関わる信号波形の第3例を示す図である。
以下、本発明の実施形態の例を、図面を参照して具体的に説明する。参照される各図において、同一の部分には同一の符号を付し、同一の部分に関する重複する説明を原則として省略する。尚、本明細書では、記述の簡略化上、情報、信号、物理量、素子又は部位等を参照する記号又は符号を記すことによって、該記号又は符号に対応する情報、信号、物理量、素子又は部位等の名称を省略又は略記することがある。例えば、後述の“M1”によって参照されるスイッチングトランジスタは(図13参照)、スイッチングトランジスタM1と表記されることもあるし、トランジスタM1と略記されることもあり得るが、それらは全て同じものを指す。
まず、本発明の実施形態の記述にて用いられる幾つかの用語について説明を設ける。レベルとは電位のレベルを指し、任意の信号又は電圧についてハイレベルはローレベルよりも高い電位を有する。任意の信号又は電圧について、信号又は電圧がハイレベルにあるとは信号又は電圧のレベルがハイレベルにあることを意味し、信号又は電圧がローレベルにあるとは信号又は電圧のレベルがローレベルにあることを意味する。信号についてのレベルは信号レベルと表現されることがあり、電圧についてのレベルは電圧レベルと表現されることがある。任意の信号又は電圧において、ローレベルからハイレベルへの切り替わりをアップエッジと称し、ローレベルからハイレベルへの切り替わりのタイミングをアップエッジタイミングと称する。同様に、任意の信号又は電圧において、ハイレベルからローレベルへの切り替わりをダウンエッジと称し、ハイレベルからローレベルへの切り替わりのタイミングをダウンエッジタイミングと称する。
MOSFETを含むFET(電界効果トランジスタ)として構成された任意のトランジスタについて、オン状態とは、当該トランジスタのドレイン及びソース間が導通状態となっていることを指し、オフ状態とは、当該トランジスタのドレイン及びソース間が非導通状態(遮断状態)となっていることを指す。FETに分類されないトランジスタについても同様である。MOSFETは、特に記述無き限り、エンハンスメント型のMOSFETであると解して良い。MOSFETは“metal-oxide-semiconductor field-effect transistor”の略称である。PWMはパルス幅変調(Pulse Width Modulation)の略称である。
以下、任意のトランジスタについて、オン状態、オフ状態を、単に、オン、オフと表現することもある。任意のトランジスタについて、オフ状態からオン状態への切り替わりをターンオンと表現し、オン状態からオフ状態への切り替わりをターンオフと表現する。また、任意のトランジスタについて、トランジスタがオン状態となっている区間をオン区間と称することがあり、トランジスタがオフ状態となっている区間をオフ区間と称することがある。ハイレベル又はローレベルの信号レベルをとる任意の信号について、当該信号のレベルがハイレベルとなる区間をハイレベル区間と称し、当該信号のレベルがローレベルとなる区間をローレベル区間と称する。ハイレベル又はローレベルの電圧レベルをとる任意の電圧についても同様である。
<<第1実施形態>>
本発明の第1実施形態を説明する。図1は、第1実施形態に係る通信装置100の全体構成図である。通信装置100は、送信側装置110と、受信側装置120と、パルストランス装置130と、を備える。パルストランス装置130は、送信側装置110と受信側装置120との絶縁を保ったまま送信側装置110から受信側装置120への信号伝達を実現する絶縁通信用パルストランス装置であり、送信側装置110に接続される送信回路Txと、受信側装置120に接続される受信回路Rxと、送信回路Tx及び受信回路Rx間に設けられるパルストランスPTと、を備える。パルストランスPTは、送信回路Txに接続される送信側巻線(送信側インダクタ)WTと、受信回路Rxに接続される受信側巻線(受信側インダクタ)WRと、を備える。
通信装置100は互いに絶縁された送信側回路及び受信側回路から成る。送信側装置110、送信回路Tx及び送信側巻線WTは送信側回路に配置され、受信側装置120、受信回路Rx及び受信側巻線WRは受信側回路に配置される。
送信側回路におけるグランドは“GNDT”にて参照され、受信側回路におけるグランドは“GNDR”にて参照される。送信側回路における電圧及び電位は、特に記述無き限り、グランドGNDTを基準とする電圧及び電位である。受信側回路における電圧及び電位は、特に記述無き限り、グランドGNDRを基準とする電圧及び電位である。送信側回路及び受信側回路の夫々において、グランドは0V(ゼロボルト)の基準電位を有する導電部(所定電位点)を指す又は基準電位そのものを指す。但し、グランドGNDTとグランドGNDRは互いに絶縁されているため、互いに異なる電位を有し得る。
送信側装置110から受信側装置120への信号伝達はパルス信号の伝達により実現される。つまり、送信側装置110から受信側装置120への信号伝達の際、送信側装置110は送信回路Txに対して送信パルス信号TPを出力する。この送信パルス信号TPがパルストランスPTを介して受信側回路に伝送されることで、受信回路Rxにて送信パルス信号TPの受信信号に相当する受信パルス信号RPが得られる。受信パルス信号RPは受信側装置120に送られる。送信パルス信号TP及び受信パルス信号RPを含むパルス信号とは、ローレベルを起点にして或るパルス幅だけハイレベルとなる矩形波状の電圧信号である。
図1において、配線141は送信側装置110と送信回路Txとを接続する配線を表し、配線142は受信側装置120と受信回路Rxとを接続する配線を表す。送信側装置110が送信回路Txに対して送信パルス信号TPを出力する際、配線141を通じて送信パルス信号TPが送信回路Txに送られる。受信回路Rxから受信パルス信号RPが受信側装置120に送られる際、配線142を通じて受信パルス信号RPが受信側装置120に送られる。配線141にて伝搬される信号を“S141”にて参照し、配線142にて伝搬される信号を“S142”にて参照する。
送信側装置110には送信側クロック信号CLKTを生成する送信側クロック信号生成回路(不図示)が設けられ、送信側装置110及び送信回路Txを含む送信側回路の一部は、送信側クロック信号CLKTに同期して動作する。受信側装置120には受信側クロック信号CLKRを生成する受信側クロック信号生成回路(不図示)が設けられ、受信側装置120及び受信回路Rxを含む受信側回路の一部は、受信側クロック信号CLKRに同期して動作する。
図2を参照し、送信側クロック信号CLKT及び受信側クロック信号CLKRは、共に、信号レベルがローレベル及びハイレベル間で周期的に変化する矩形波状の信号であるが、クロック信号CLKT及びCLKRは同期していない。クロック信号CLKTの周波数とクロック信号CLKRの周波数との一致/不一致は問わない。
図3に示す如く、送信パルス信号TPは、送信側クロック信号CLKTの1クロック分だけハイレベルとなる矩形波状の信号であるとする。送信側クロック信号CLKTの1クロック分とは、送信側クロック信号CLKTの周期の長さ(換言すれば送信側クロック信号CLKTの周波数の逆数分の時間長さ)を指す。配線141における信号S141のレベルは原則としてローレベルに維持されている。1つの送信パルス信号TPが送信側装置110から送信回路Txに出力される際、配線141における信号S141のレベルは、送信パルス信号TPのパルス幅だけハイレベルとなった後、ローレベルに戻る。
送信回路Txは、送信側装置110から送信パルス信号TPが入力されたとき、送信パルス信号TPに基づく電圧を送信側巻線WTに加えることで送信側巻線WTに電流を供給し、このとき、送信側巻線WTに流れる電流に変化を与える。この電流の変化により受信側巻線WRにて電圧が発生する。受信回路Rxは、送信回路Txへの送信パルス信号TPの入力に応答して受信側巻線WRにて発生した電圧に基づき送信パルス信号TPを受信し、受信信号を受信パルス信号RPとして受信側装置120に送る。
送信回路Txでは、図17〜図19を参照して上述した事情に鑑み、送信側巻線WTに対し特殊な電圧印加を行う。
図4に示す如く、送信回路Txにはスロープ電圧印加回路150が設けられている。スロープ電圧印加回路150は、グランドGNDTに接続されていると共に、所定の正の直流電圧Vregの供給を受ける。直流電圧VregはグランドGNDTよりも高い電位(例えば5V)を有する。直流電圧Vregは送信側装置110から送信回路Txに提供されても良いし、送信回路Tx内で生成されるものであっても良い。スロープ電圧印加回路150を含む送信回路Tx内の各回路は、直流電圧Vregを駆動電圧として用いて駆動して良い。尚、送信側巻線WTの両端の内の一方である第1端を記号“EE1”にて参照し、他方である第2端を記号“EE2”にて参照する。また、受信側巻線WRの両端間電圧を記号“VWR”にて参照する。送信側巻線WTの第1端EE1から第2端EE2に向けて流れる電流が増大するとき、電圧VWRは正の電圧値を持つとする。
スロープ電圧印加回路150は、配線141に接続されて送信パルス信号TPの入力を受ける。スロープ電圧印加回路150は、送信パルス信号TPが入力されたとき、所定のスロープ区間において徐々に大きさが増大するスロープ電圧を生成し、生成したスロープ電圧を送信側巻線WTの両端間に印加することで、徐々に大きさが増大するスロープ電流を送信側巻線WTに供給する(即ち送信側巻線WTに流す)。ここで、送信側巻線WTの第2端EE2の電位から見て第1端EE1に高い電位が生じるようスロープ電圧が印加されるものとする。このため、スロープ電流は第1端EE1から第2端EE2に向けて流れる。
図5(a)に、送信パルス信号TPと、スロープ電圧及びスロープ電流と、受信側巻線WRの発生電圧VWRとの関係の例を示す。送信パルス信号TPの入力に応答し、タイミングTA1からタイミングTA2までの間においてスロープ電圧の大きさは所定の変化率にて単調増加する。タイミングTA1及びTA2間の区間がスロープ区間に相当する。スロープ電圧印加回路150は、タイミングTA1及びTA2間において上記スロープ電圧を送信側巻線WTの両端間に印加する。このため、タイミングTA1及びTA2間においてスロープ電流の大きさも単調増加し、結果、タイミングTA1及びTA2間において受信側巻線WRに継続的に正の電圧VWRが発生する。スロープ区間におけるスロープ電圧の大きさの変化率は、典型的にはスロープ区間の全体に亘って一定である。但し、その変化率は、スロープ区間の中で若干変動することがあっても良い。
図5(a)の例では、信号S141のアップエッジタイミングがタイミングTA1と一致し、信号S141のダウンエッジタイミングがタイミングTA2と一致している。即ち、信号S141に重畳される送信パルス信号TPのパルス幅の区間がスロープ区間と一致し、送信パルス信号TPのパルス幅の区間において上述の特性を持つスロープ電圧が送信側巻線WTの両端間に印加される。但し、スロープ区間の長さ(スロープ電圧を送信側巻線WTの両端間に印加する区間の長さ)は、図5(b)及び(c)に示す如く、送信パルス信号TPのパルス幅(即ち信号S141のアップエッジタイミング及びダウンエッジタイミング間の長さ)よりも長くても良いし、短くても良い。
また、送信側巻線WTの両端間に対するスロープ電圧の印加開始タイミング(即ちタイミングTA1)は、図5(a)〜(c)の例の如く信号S141のアップエッジタイミングと一致していても良いし、図5(a)〜(c)の例とは異なるが信号S141のアップエッジタイミングから若干遅れていても良い。何れにせよ、スロープ区間は、送信回路Txに対する送信パルス信号TPの入力タイミング(例えば信号S141のアップエッジタイミング)を基準に設定される。
タイミングTA1において、スロープ電圧の大きさは最小値を有し、該最小値は0Vであって良い。タイミングTA2において、スロープ電圧の大きさは最大値を有する。スロープ電圧の大きさの最大値は、直流電圧Vregの電圧値(例えば5V)と一致していても良いし、直流電圧Vregの電圧値より若干小さくても良い。
使用するパルストランスPTのインダクタンスの値と送信側巻線WTの抵抗成分(図16の抵抗904に対応)の値を含む定数情報を元に、送信側巻線WTに流すことのできる電流の最大値が決まる。この電流の最大値と、信号受信のために受信側で必要となるパルス幅(タイミングTA1及びTA2間の長さに相当)とに基づき、上記定数情報を参照しつつスロープ電流の変化率及びスロープ電圧の変化率を適切に定めれば良い。スロープ電流の変化率により、スロープ区間における電圧VWRの大きさを制御することができる。
本実施形態によれば、受信側で必要なパルス幅を持つパルス信号を発生させることができるため、送受信間の確実なる信号伝送が可能となる。また、図16に示した構成との比較において、送信側巻線WTに流す電流の量が少なくなるため低消費電力化も図られる。尚、一般的なパルストランス装置では、多数の送信パルス信号を送信側巻線に供給し、その内、1回でも受信側で信号受信できれば良い、といった通信方法が利用されることも多い。このような通信方法と比べても本実施形態は低消費電力化に寄与する。本実施形態では、送信回路Txに対する1つの送信パルス信号TPの入力で、確実に1つの受信パルス信号RPを受信回路Rxで得ることができるからである。
[スロープ電圧印加回路の第1構成例]
図6にスロープ電圧印加回路の第1構成例を示す。第1構成例では、図6のスロープ電圧印加回路160が図4のスロープ電圧印加回路150として用いられる。第1構成例において、送信側巻線WTの第2端EE2は所定の基準電位を有する基準電位点であるグランドGNDTに接続される。スロープ電圧印加回路160は、送信パルス信号TPの入力を受けたとき、その入力に応答して送信側巻線WTの第1端EE1の電位をグランドGNDTの電位から徐々に上昇させてゆくことで上記特性を有するスロープ電圧を送信側巻線WTの両端間に印加する。
このような印加が可能である限り、スロープ電圧印加回路160の構成は任意であるが、図7にスロープ電圧印加回路160の一例であるスロープ電圧印加回路160aを示す。スロープ電圧印加回路160aは、電流源161、積分コンデンサ162、アンプ163、スイッチ164及び制御回路165を備える。1以上のMOSFETでスイッチ164を構成することができる。スイッチ164がオン状態であるとき、スイッチ164の両端間は短絡され、スイッチ164がオフ状態であるとき、スイッチ164の両端間は非導通とされる。
電流源161は、直流電圧Vregが加わる端子とノード166との間に挿入され、直流電圧Vregが加わる端子からノード166に向けて電流(例えば定電流)を流す。積分コンデンサ162は、ノード166とグランドGNDTとの間に設けられる。スイッチ164は積分コンデンサ164に並列接続される。アンプ163はボルテージフォロアを形成し、自身の出力端子からノード166における電圧(即ち積分コンデンサ162の充電電圧)と同じ電圧値を有する電圧を低インピーダンスで出力する。アンプ163の出力端子が送信側巻線WTの第1端EE1に接続される。
制御回路165は、配線141に接続され、送信パルス信号TPの入力有無に基づきスイッチ164の状態を制御する。送信パルス信号TPが入力されていないとき、制御回路165はスイッチ164をオン状態とする。スイッチ164がオン状態であるとき、積分コンデンサ162の両端間は短絡されてノード166における電圧は0Vとなる。送信パルス信号TPの入力を受けると、制御回路165は、上記のスロープ区間(即ちタイミングTA1及びTA2間の区間)においてスイッチ164をオフ状態とし、スロープ区間が終了するとスイッチ164をオン状態に戻す。
そうすると、スイッチ164のオフ区間と一致するスロープ区間において、ノード166の電圧が0Vから直流電圧Vregに向けて所定の変化率で単調上昇してゆき、これに連動して第1端EE1の電圧(グランドGNDTから見た電位)も単調上昇してゆく。電流源161が供給する電流の値と積分コンデンサ162の静電容量値によって、スロープ電圧及びスロープ電流の変化率を定めることができる。尚、制御回路165は、スロープ区間外において電流源161のノード166への電流出力が停止されるよう、電流源161の動作を制御しても良い。
[スロープ電圧印加回路の第2構成例]
図8にスロープ電圧印加回路の第2構成例を示す。第2構成例では、図8のスロープ電圧印加回路170が図4のスロープ電圧印加回路150として用いられる。第2構成例において、送信側巻線WTの第1端EE1は直流電圧Vregが加わる端子に接続される。直流電圧Vregが加わる端子は、グランドGNDTよりも高い電位であって且つ固定された所定電位を有する電位点に相当する。スロープ電圧印加回路170は、送信パルス信号TPの入力を受けたとき、その入力に応答して送信側巻線WTの第2端EE2の電位を直流電圧Vregの電位から徐々に低下させてゆくことで上記特性を有するスロープ電圧を送信側巻線WTの両端間に印加する。
このような印加が可能である限り、スロープ電圧印加回路170の構成は任意である。図7に示した構成を変形したものをスロープ電圧印加回路170に適用しても良い。この場合、ノード166の電圧がスロープ区間において直流電圧Vregから0Vに向けて所定の変化率で徐々に低下してゆくように電流源161、積分コンデンサ162及びスイッチ164の接続関係を図7に示したものから変形した上で、アンプ163の出力端子を送信側巻線WTの第2端EE2に接続すれば足る。
図9に示すスロープ電圧印加回路170aをスロープ電圧印加回路170として用いることもできる。スロープ電圧印加回路170aは、電流源171とスロープ制御回路172とを備える。電流源171は、送信側巻線WTの第2端EE2とグランドGNDTとの間に挿入され、スロープ制御回路172の制御の下で、第2端EE2からグランドGNDTに向けて電流を流す。スロープ制御回路172は配線141に接続され、送信パルス信号TPの入力に応じて電流源171を制御する。
スロープ制御回路172は、送信パルス信号TPが入力されていないとき、電流源171の動作を停止させることで、送信側巻線WTに流れる電流をゼロとする。送信パルス信号TPの入力を受けると、スロープ制御回路172は、上記のスロープ区間(即ちタイミングTA1及びTA2間の区間)において、第2端EE2から電流源171を介しグランドGNDTに向けて上記特性を有するスロープ電流が流れるよう電流源171を制御する(つまり、スロープ電流を電流源171に発生させる)。スロープ区間が終了すると、スロープ制御回路172は、電流源171の動作を停止させることで、送信側巻線WTに流れる電流を再びゼロとする。
スロープ区間においてスロープ電流を流す際、必然的に、電流源171は、第2端EE2の電位を徐々に下げてゆくように動作するため、スロープ電圧印加回路170に対して上述した事項は、図9のスロープ電圧印加回路170aにも当てはまる。スロープ電圧印加回路170aは、送信パルス信号TPに基づくスロープ電圧をV/I変換することでスロープ電流を発生させる構成である、と言える。
[受信回路]
図10に受信回路Rxの構成例を示す。図10の受信回路Rxは、電圧検出回路181と同期型のD型フリップフロップであるDFF182と、を備える。
電圧検出回路181は、受信側巻線WRに生じた電圧VWRに応じた信号S181を出力する。具体的には、電圧検出回路181は、受信側巻線WRの両端間に加わる電圧VWRを所定の閾電圧と比較し、受信側巻線WRの両端間に加わる電圧VWRの大きさが所定の閾電圧以上となっている区間において(即ち所定電圧以上の電圧が受信側巻線WRに生じている区間において)、信号S181のレベルをハイレベルとし、それ以外の区間では信号S181のレベルをローレベルとする。コンパレータ又はインバータ回路にて電圧検出回路181を構成することができる。信号S181は、所定電圧以上の電圧が受信側巻線WRに生じている区間においてハイレベルの信号レベルを持つパルス信号を含むことになる。
DFF182を含む任意のDFFは、D入力端子、Q出力端子及びクロック入力端子を備えたラッチ回路であり、クロック入力端子への入力信号のアップエッジに同期してD入力端子への入力信号をラッチし、ラッチした信号であるラッチ信号をQ出力端子から出力する。
DFF182において、D入力端子には信号S181が入力され、クロック入力端子には受信側クロック信号CLKRが入力され、Q出力端子からラッチ信号S182が出力される。従って、DFF182は、受信側クロック信号CLKRのアップエッジタイミングにおいて信号S181のレベルがハイレベルであったならば、ハイレベルの信号S181をラッチして、受信側クロック信号CLKRの次のアップエッジタイミングまでラッチ信号S182をハイレベルとする。DFF182は、受信側クロック信号CLKRのアップエッジタイミングにおいて信号S181のレベルがローレベルであったならば、ローレベルの信号S181をラッチして、受信側クロック信号CLKRの次のアップエッジタイミングまでラッチ信号S182をローレベルとする。
図11に、上述のスロープ電圧及びスロープ電流と受信回路Rxに関わる電圧及び信号との関係を示す。スロープ電圧が送信側巻線WTに供給されるスロープ区間において継続的に正の電圧VWRが受信側巻線WRに発生する。発生した電圧VWRが上記の閾電圧以上となるように各種の定数が設計されているため、スロープ区間において信号S181が継続的にハイレベルとなる。信号S181のハイレベル区間において受信側クロック信号CLKRにアップエッジが生じることで、ハイレベルの信号S181がDFF182にてラッチされてDFF182から出力される。スロープ区間が終了することにより信号S181のハイレベル区間が終了して信号S181がローレベルとなった後、受信側クロック信号CLKRにアップエッジが生じると、ローレベルの信号S181がDFF182にてラッチされてDFF182から出力される。結果、1つの送信パルス信号TPを送信回路Txに入力したとき、1つのパルス信号がDFF182から出力されることになる。DFF182から出力されるパルス信号が受信パルス信号RPに相当し、受信側装置120に送られる(図1参照)。
このように、図10の受信回路Rxは、所定電圧(閾電圧)以上の電圧が受信側巻線WRに生じている区間において特定の信号レベル(ここではハイレベル)の信号を出力する電圧検出回路(181)と、供給される受信側クロック信号CLKRに同期して電圧検出回路(181)の出力信号(S181)をラッチして出力するラッチ回路(DFF182)と、を有し、ラッチ回路の出力信号(S182)に受信パルス信号(RP)が含まれることになる。この際、送信パルス信号TPに対応する受信パルス信号RPを受信回路Rxで確実に生成すべく、スロープ区間は受信側クロック信号CLKRの周期(即ち受信側クロック信号CLKRの周波数の逆数分の時間)よりも長い時間を有していると良い。つまり、送信回路Txは、送信パルス信号TPの入力を受けたとき、受信側クロック信号CLKRの周期よりも長い区間に亘って徐々に大きさが増大するスロープ電圧を送信側巻線WTの両端間に印加すると良い。
<<第2実施形態>>
本発明の第2実施形態を説明する。第2実施形態及び後述の第3〜第5実施形態は第1実施形態を基礎とする実施形態であり、第2〜第5実施形態において特に述べない事項に関しては、矛盾の無い限り、第1実施形態の記載が第2〜第5実施形態にも適用される。第2実施形態の記載を解釈するにあたり、第1及び第2実施形態間で矛盾する事項については第2実施形態の記載が優先されて良い(後述の第3〜第5実施形態についても同様)。矛盾の無い限り、第1〜第5実施形態の内、任意の複数の実施形態を組み合わせても良い。
第2実施形態では、パルストランス装置130又は通信装置100をAC/DCコンバータに組み込んだ構成を説明する。
図12は、第2実施形態に係るAC/DCコンバータ1の全体構成図である。AC/DCコンバータ1は、フィルタ2と、整流回路3と、絶縁型DC/DCコンバータ4であるDC/DCコンバータ4と、平滑コンデンサC1と、出力コンデンサC2と、を備える。出力コンデンサC2はDC/DCコンバータ4の構成要素に含まれると解しても構わない。詳細は後述の説明から明らかとなるが、AC/DCコンバータ1では、一次側電圧Vからトランスを用いスイッチング方式にて二次側電圧Vを生成する。
AC/DCコンバータ1は、AC/DCコンバータ1の一次側に配置された一次側回路とAC/DCコンバータ1の二次側に配置された二次側回路とから成り、一次側回路と二次側回路とは互いに電気的に絶縁される。尚、DC/DCコンバータ4に注目した場合、上記一次側回路はDC/DCコンバータ4の一次側に配置された一次側回路であって、且つ、上記二次側回路はDC/DCコンバータ4の二次側に配置された二次側回路であると解される。フィルタ2、整流回路3及び平滑コンデンサC1は一次側回路に配置され、出力コンデンサC2は二次側回路に配置される。DC/DCコンバータ4は一次側回路と二次側回路に亘って配置される。
一次側回路におけるグランドは“GND1”にて参照され、二次側回路におけるグランドは“GND2”にて参照される。一次側電圧Vを含む、一次側回路における電圧は、グランドGND1を基準とする電圧である。二次側電圧Vを含む、二次側回路における電圧は、グランドGND2を基準とする電圧である。一次側回路及び二次側回路の夫々において、グランドは0V(ゼロボルト)の基準電位を有する導電部(所定電位点)を指す又は基準電位そのものを指す。但し、グランドGND1とグランドGND2は互いに絶縁されているため、互いに異なる電位を有し得る。
フィルタ2は、AC/DCコンバータ1に入力された交流電圧VACのノイズを除去する。交流電圧VACは商用交流電圧であって良い。整流回路3は、フィルタ2を通じて供給された交流電圧VACを全波整流するダイオードブリッジ回路である。平滑コンデンサC1は全波整流された電圧を平滑化することで直流電圧を生成する。平滑コンデンサC1にて生成された直流電圧は一次側電圧Vとして機能する。一次側電圧Vは一対の入力端子TM1H及びTM1L間に加わる。詳細には、平滑コンデンサC1の低電位側の端子はグランドGND1に接続されると共に入力端子TM1Lに接続され、平滑コンデンサC1の高電位側の端子は入力端子TM1Hに接続される。そして、入力端子TM1Lにおける電位を基準に入力端子TM1Hに一次側電圧Vが加わる。
DC/DCコンバータ4は、一次側電圧Vをスイッチング方式にて電力変換(直流−直流変換)することで、所定の目標電圧VTGにて安定化された二次側電圧Vを生成する。二次側電圧VはAC/DCコンバータ1の出力電圧に相当し、一対の出力端子TM2H及びTM2L間に加わる。詳細には、出力コンデンサC2の低電位側の端子はグランドGND2に接続されると共に出力端子TM2Lに接続され、出力コンデンサC2の高電位側の端子は出力端子TM2Hに接続される。そして、出力端子TM2Lにおける電位を基準に出力端子TM2Hに二次側電圧Vが加わる。一対の入力端子TM1H及びTM1LはDC/DCコンバータ4における入力端子対に相当すると考えて良く、一対の出力端子TM2H及びTM2LはAC/DCコンバータ1又はDC/DCコンバータ4における出力端子対に相当すると考えて良い。
図12には負荷LDも示されている。負荷LDは、AC/DCコンバータ1の負荷であると考えることもできるし、DC/DCコンバータ4に注目すればDC/DCコンバータ4の負荷であると考えることもできる。負荷LDは、一対の出力端子TM2H及びTM2Lに接続され、二次側電圧Vに基づき駆動する任意の負荷である。例えば、負荷LDは、マイクロコンピュータ、DSP(Digital Signal Processor)、電源回路、照明機器、アナログ回路又はデジタル回路である。
図13に、AC/DCコンバータ1に設けられるDC/DCコンバータ4の内部構成例を示す。DC/DCコンバータ4は、一次側巻線W1及び二次側巻線W2を有する電力用トランスであるトランスTRを備える。トランスTRにおいて、一次側巻線W1と二次側巻線W2とは電気的に絶縁されつつ互いに逆極性にて磁気結合されている。
DC/DCコンバータ4の一次側回路(換言すればAC/DCコンバータ1の一次側回路)には、一次側巻線W1に加えて、一次側制御回路10と、一次側電源回路11と、平滑コンデンサC1と、スイッチング素子の例としてのスイッチングトランジスタM1と、センス抵抗RCSと、が設けられる。DC/DCコンバータ4に注目した場合、平滑コンデンサC1は入力コンデンサC1とも称される。上述したように、入力端子TM1L及びTM1H間に入力コンデンサC1が設けられ、入力コンデンサC1の両端子間に一次側電圧Vが加わる。
スイッチングトランジスタM1はNチャネル型のMOSFET(metal-oxide-semiconductor field-effect transistor)として構成されている。一次側巻線W1の一端は入力端子TM1Hに接続されて直流の一次側電圧Vを受ける。一次側巻線W1の他端はスイッチングトランジスタM1のドレインに接続され、スイッチングトランジスタM1のソースはセンス抵抗RCSを介してグランドGND1に接続される。一次側電源回路11は、一次側電圧Vを直流―直流変換することで所望の電圧値を有する電源電圧VCCを生成して一次側制御回路10に供給する。一次側制御回路10は電源電圧(駆動電圧)VCCに基づいて駆動する。
一次側制御回路10はスイッチングトランジスタM1のゲートに接続され、スイッチングトランジスタM1のゲートに駆動信号DRVを供給することでスイッチングトランジスタM1をスイッチング駆動する。駆動信号DRVは、信号レベルがローレベル及びハイレベル間で切り替わる矩形波状の信号である。トランジスタM1のゲートにローレベル、ハイレベルの信号が供給されているとき、トランジスタM1は、夫々、オフ状態、オン状態となる。
DC/DCコンバータ4の二次側回路(換言すればAC/DCコンバータ1の二次側回路)には、二次側巻線W2に加えて、二次側制御回路20と、同期整流トランジスタM2と、ダイオードD2と、分圧抵抗R1〜R4と、出力コンデンサC2と、が設けられる。同期整流トランジスタM2(以下、SRトランジスタM2と称され得る)はNチャネル型のMOSFETとして構成されている。ダイオードD2はSRトランジスタM2の寄生ダイオードである。故に、SRトランジスタM2のソースからドレインに向かう方向を順方向としてダイオードD2がSRトランジスタM2に並列接続されることになる。ダイオードD2は寄生ダイオードとは別に設けられたダイオードであっても良い。
二次側巻線W2の一端は出力端子TM2Hに接続され、故に二次側巻線W2の一端には二次側電圧Vが加わる。二次側巻線W2の他端はSRトランジスタM2のドレインに接続される。二次側巻線W2の他端での電圧(換言すればSRトランジスタM2のドレイン電圧)を“VDR”にて表す。二次側巻線W2の他端及びSRトランジスタM2のドレイン間の接続ノードは分圧抵抗R1の一端に接続され、分圧抵抗R1の他端は分圧抵抗R2を介してグランドGND2に接続される。このため、分圧抵抗R1及びR2間の接続ノードには電圧VDRの分圧である電圧Vが加わる。一方、二次側電圧Vが加わる出力端子TM2Hは分圧抵抗R3の一端に接続され、分圧抵抗R3の他端は分圧抵抗R4を介してグランドGND2に接続される。このため、分圧抵抗R3及びR4間の接続ノードには二次側電圧Vの分圧である電圧Vが加わる。当然であるが、電圧VDR、V及びVは、二次側電圧Vと同様にグランドGND2を基準とする電圧である。
SRトランジスタM2のソースはグランドGND2に接続される。上述したように、出力端子TM2H及びTM2L間に出力コンデンサC2が設けられ、故に出力コンデンサC2の両端子間に二次側電圧Vが加わる。
二次側制御回路20は二次側電圧Vを電源電圧(駆動電圧)として用いて駆動する。二次側制御回路20は、SRトランジスタM2のゲート電圧を制御することでSRトランジスタM2のオン、オフを制御する。二次側制御回路20は、当該制御を、電圧Vに基づき又は電圧V及びVに基づき行っても良く、この際、トランジスタM1及びM2が同時にオンとならないようにSRトランジスタM2のゲート電圧を制御することができる。
DC/DCコンバータ4において、一次側回路と二次側回路とに亘ってパルストランス部30が設けられている。パルストランス部30は、一次側制御回路10及び二次側制御回路20間の通信を実現するための通信用トランスであり、1以上のパルストランスを備えて構成される。パルストランス部30を介した通信は絶縁形式の通信である(即ち一次側回路と二次側回路とを絶縁した状態での通信である)。制御回路10及び20間の通信は、制御回路10及び20の内の一方から他方への信号伝達のみが可能な一方向通信、又は、制御回路10及び20間の双方向通信である。
一次側制御回路10は、センス抵抗RCSでの電圧降下に相当する電流センス電圧VCSに基づいて駆動信号DRVを生成することができる他、パルストランス部30を介した二次側制御回路20の制御の下で、駆動信号DRVを生成することもできる。
一次側制御回路10には複数の端子が設けられており、一次側制御回路10に設けられた複数の端子には、スイッチングトランジスタM1のゲートに接続される端子TM11と、電源電圧VCCを受ける端子TM12と、グランドGND1に接続される端子TM13と、電流センス電圧VCSを受ける端子TM14と、一次側にてパルストランス部30に接続される端子TM15と、が含まれる。端子TM15は2以上の端子にて構成されることもある。
二次側制御回路20には複数の端子が設けられており、二次側制御回路20に設けられた複数の端子には、SRトランジスタM2のゲートに接続される端子TM21と、二次側電圧Vを受ける端子TM22と、グランドGND2に接続される端子TM23と、電圧Vを受ける端子TM24と、電圧Vを受ける端子TM25と、二次側にてパルストランス部30に接続される端子TM26と、が含まれる。端子TM26は2以上の端子にて構成されることもある。
このように構成されたDC/DCコンバータ4では、スイッチングトランジスタM1をスイッチングすることにより(換言すればスイッチングトランジスタM1をスイッチング制御することにより)一次側電圧Vから二次側電圧Vを得ることができる。即ち、スイッチングトランジスタM1のオン区間において一次側巻線W1にエネルギが蓄積され、蓄積されたエネルギがスイッチングトランジスタM1のオフ区間にて二次側巻線W2から放出されることにより出力コンデンサC2が充電されて二次側電圧Vが得られる。エネルギが二次側巻線W2から放出される際にSRトランジスタM2をオンにしておくことで損失の低減が図られる。
尚、一次側電源回路11を設ける代わりに、トランスTRに補助巻線を設けておき、補助巻線を含んで構成される自己電源回路にて一次側制御回路10の電源電圧VCCが生成されるようにしても良い。
また、センス抵抗RCSを介して流れる電流を一次側電流と称し、記号“I”にて参照する。一次側電流Iは、入力端子TM1Hから一次側巻線W1及びスイッチングトランジスタM1を通じてグランドGND1へと流れる電流である。二次側回路において、グランドGND2から二次側巻線W2を通じて出力端子TM2Hへと流れる電流を二次側電流と称し、記号“I”にて表す。
第1実施形態に示したパルストランス装置130を用いてパルストランス部30を構成することができる。
[一次側送信ケース]
一次側制御回路10から二次側制御回路20への信号伝達を行う一次側送信ケースを考える。一次側送信ケースにおいて、グランドGND1、GND2が、夫々、グランドGNDT、GNDR(図1参照)に相当し、且つ、送信側装置110が一次側制御回路10に含まれると共に受信側装置120が二次側制御回路20に含まれ、且つ、パルストランス装置130がパルストランス部30に設けられる。この場合、一次側制御回路10から送信パルス信号TPが出力され、送信パルス信号TPの受信信号である受信パルス信号RPが二次側制御回路20に入力されることになる。一次側送信ケースにおいて、一次側制御回路10からの送信パルス信号TPはパルストランス部30におけるパルストランス装置130内の送信回路Txに供給され、パルストランス部30におけるパルストランス装置130内の受信回路Rxにて受信パルス信号RPが生成されて二次側制御回路20に送られる。
一次側送信ケースにおいて、例えば、一次側制御回路10は、スイッチングトランジスタM1の状態に応じた信号を送信パルス信号TPとして出力することができる。具体的には例えば、一次側制御回路10は、図13には示されていないフィードバック回路から二次側電圧Vに応じたフィードバック信号を受け、フィードバック信号に基づいてトランジスタM1のオン区間及びオフ区間を定義するスイッチング制御信号(例えばPWM信号)を生成し、スイッチング制御信号に基づいてスイッチングトランジスタM1をスイッチングする。この際、一次側制御回路10は、トランジスタM1のターンオンタイミング及びターンオフタイミングの夫々において1つの送信パルス信号TPをパルストランス部30に出力する。
一次側送信ケースにおいて、パルストランス部30は、一次側制御回路10から送信パルス信号TPが出力されるたびに受信パルス信号RPを生成して二次側制御回路20に送る。二次側制御回路20は受信パルス信号RPに基づいてSRトランジスタM2のオン、オフを制御することができる。このとき、二次側制御回路20は、電圧Vも参照してSRトランジスタM2のオン、オフを制御して良い。単純には例えば、電圧Vも参照しつつ、トランジスタM1のオン区間においてSRトランジスタM2がオフ状態となるように且つトランジスタM1のオフ区間においてSRトランジスタM2がオン状態となるように、二次側制御回路20は受信パルス信号RPを受けるたびにSRトランジスタM2のオン/オフを切り替えることができる。このようなスイッチング制御を行う場合、1つの送信パルス信号TPに対して1つの受信パルス信号RPを確実に生成することが要求されるが、第1実施形態に係るパルストランス装置を用いれば、そのような要求に応えることが可能となる。
[二次側送信ケース]
二次側制御回路20から一次側制御回路10への信号伝達を行う二次側送信ケースを考える。二次側送信ケースにおいて、グランドGND2、GND1が、夫々、グランドGNDT、GNDR(図1参照)に相当し、且つ、送信側装置110が二次側制御回路20に含まれると共に受信側装置120が一次側制御回路10に含まれ、且つ、パルストランス装置130がパルストランス部30に設けられる。この場合、二次側制御回路20から送信パルス信号TPが出力され、送信パルス信号TPの受信信号である受信パルス信号RPが一次側制御回路10に入力されることになる。二次側送信ケースにおいて、二次側制御回路20からの送信パルス信号TPはパルストランス部30におけるパルストランス装置130内の送信回路Txに供給され、パルストランス部30におけるパルストランス装置130内の受信回路Rxにて受信パルス信号RPが生成されて一次側制御回路10に送られる。
二次側送信ケースでは、二次側制御回路20が主体となってトランジスタM1のスイッチング制御を行う二次側制御を実現できる。二次側制御において、二次側制御回路20は、スイッチングトランジスタM1に対するスイッチング制御信号を生成することができる。具体的には、二次側制御回路20は、二次側電圧Vに基づき(図13では電圧Vに基づき)二次側電圧Vが所定の目標電圧VTGに一致するように、トランジスタM1のオン区間及びオフ区間を定義するスイッチング制御信号(例えばPWM信号)を生成し、生成したスイッチング制御信号の情報を送信パルス信号TPとして出力することができる。より具体的には、二次側制御に係る二次側制御回路20は、スイッチング制御信号にて定義されるオン区間からオフ区間への遷移タイミング及びオフ区間からオン区間への遷移タイミングの夫々において、1つずつ送信パルス信号TPを出力する。
二次側送信ケースにおいて、パルストランス部30は、二次側制御回路20から送信パルス信号TPが出力されるたびに受信パルス信号RPを生成して一次側制御回路10に送る。二次側制御が行われるとき、一次側制御回路10は受信パルス信号RPに基づいてトランジスタM1のオン、オフを制御することができる。即ち、受信パルス信号RPを受けるたびにトランジスタM1の状態をオン状態及びオフ状態間で切り替えれば良い。但し、二次側制御の開始時点におけるトランジスタM1の状態はオフ状態であって、スイッチング制御信号にて定義されるオフ区間からオン区間への遷移タイミングに最初の送信パルス信号TPが二次側制御回路20から出力されるものとする。このようなスイッチング制御を行う場合、1つの送信パルス信号TPに対して1つの受信パルス信号RPを確実に生成することが要求されるが、第1実施形態に係るパルストランス装置を用いれば、そのような要求に応えることが可能となる。
二次側制御において、二次側制御回路20は、自身が生成したスイッチング制御信号に基づき、トランジスタM1のオン区間においてSRトランジスタM2をオフ状態とし、トランジスタM1のオフ区間の全部又は一部においてSRトランジスタM2をオン状態とすれば良い。
[双方向通信]
図13のパルストランス部30に2つのパルストランス装置130を設けておいても良く、この場合、パルストランス部30を介した制御回路10及び20間の双方向通信が可能となる。一方のパルストランス装置130を用いて一次側制御回路10から二次側制御回路20への信号伝達を実現し、他方のパルストランス装置130を用いて二次側制御回路20から一次側制御回路10への信号伝達を実現すれば良い。制御回路10及び20間の双方向通信が可能となるとき、上述の一次側送信ケースの動作を行うこともできるし、上述の二次側送信ケースの動作を行うこともできる他、制御回路10及び20間で任意の情報を共有できる。また、制御回路10及び20の何れか一方で異常が発生したとき、パルストランス部30を介し他方に異常の発生を通知することも可能であり、必要に応じ、トランジスタM1のスイッチング停止等を行うこともできる。
<<第3実施形態>>
本発明の第3実施形態を説明する。AC/DCコンバータ1に含まれるDC/DCコンバータ4として絶縁同期整流型DC/DCコンバータの構成を上述したが、DC/DCコンバータ4は、一次側巻線W1に加わる一次側電圧Vからスイッチング方式によりトランスTRの二次側において二次側電圧Vを生成する絶縁型DC/DCコンバータであれば任意である。
例えば、図13に示したDC/DCコンバータ4では、いわゆるローサイドアプリケーションが採用されているが、ハイサイドアプリケーションが採用されても良い。ハイサイドアプリケーションが採用されたDC/DCコンバータ4では、SRトランジスタM2が出力端子TM2H側に設けられ、二次側電圧Vが加わる出力端子TM2HとトランスTRの二次側巻線W2との間にSRトランジスタM2が直列に挿入される。この他、本発明の主旨を損なわない形態で、二次側回路におけるSRトランジスタM2の配置位置を変更することが可能である。
また例えば、DC/DCコンバータ4は、ダイオード整流方式を採用したDC/DCコンバータ(絶縁ダイオード整流型DC/DCコンバータ)であっても良い。この場合、DC/DCコンバータ4において、図13のSRトランジスタM2及び寄生ダイオードD2の代わりに、整流ダイオードを二次側回路に設ける。整流ダイオードは二次側巻線W2とコンデンサC2との間に挿入され、一次側巻線W1から二次側巻線W2に伝搬された電力を整流する。
また例えば、DC/DCコンバータ4を、フォワード方式の絶縁型DC/DCコンバータとして構成しても良く、この場合にも、同期整流方式及びダイオード整流方式の何れが採用されて良い。
<<第4実施形態>>
本発明の第4実施形態を説明する。
AC/DCコンバータ1を用いて電源アダプタを構成しても良い。図14は、AC/DCコンバータ1を備える電源アダプタ620を示す図である。電源アダプタ620は、AC/DCコンバータ1、プラグ621、筐体622及び出力コネクタ623を備え、筐体622内にAC/DCコンバータ1が収容及び配置される。プラグ621は図示されないコンセントから商用交流電圧VACを受け、AC/DCコンバータ1はプラグ621を通じて入力された商用交流電圧VACから直流の二次側電圧Vを生成する。二次側電圧Vが、出力コネクタ623を通じ、図示されない任意の電気機器に供給される。電気機器としては、ノート型パーソナルコンピュータ、情報端末機、デジタルカメラ、デジタルビデオカメラ、携帯電話機(スマートフォンに分類されるものを含む)、携帯オーディオプレイヤなどが例示される。
AC/DCコンバータ1を備える電気機器を構成しても良い。図15(a)及び(b)は、AC/DCコンバータ1を備える電気機器640を示す図である。図15(a)及び(b)に示される電気機器640はディスプレイ装置であるが、電気機器640の種類は特に限定されず、オーディオ機器、冷蔵庫、洗濯機、掃除機など、AC/DCコンバータを内蔵する機器であれば任意である。電気機器640は、AC/DCコンバータ1、プラグ641、筐体642及び負荷643を備え、筐体642内にAC/DCコンバータ1及び負荷643が収容及び配置される。プラグ641は図示されないコンセントから商用交流電圧VACを受け、AC/DCコンバータ1はプラグ641を通じて入力された商用交流電圧VACから直流の二次側電圧Vを生成する。生成された二次側電圧Vは負荷643に供給される。負荷643は図12の負荷LDに相当する。負荷643は、二次側電圧Vに基づいて駆動する任意の負荷であって良く、例えば、マイコンコンピュータ、DSP(Digital Signal Processor)、電源回路、照明機器、アナログ回路又はデジタル回路である。
<<第5実施形態>>
本発明の第5実施形態を説明する。第5実施形態では、第1〜第4実施形態に適用可能な応用技術、変形技術などを説明する。
パルストランス装置130をAC/DCコンバータに組み込んだ例を上述したが、パルストランス装置130又はパルストランス装置130を含む通信装置100(図1参照)を、絶縁を保ちつつ信号伝達を行う必要のある任意の装置に組み込むことができる。
DC/DCコンバータ4をAC/DCコンバータ1の構成要素として用いることを上述したが、本発明は、これに限定されない。即ち例えば、DC/DCコンバータ4は、直流電圧を生成する任意の電圧源(例えばバッテリ)の出力電圧を一次側電圧Vとして受けて、二次側電圧Vを生成するものであっても構わない。
一次側制御回路10、二次側制御回路20及びパルストランス部30を1チップの半導体基板上に集積化した半導体装置SMC1を構成するようにしても良い。一次側制御回路10、二次側制御回路20及びパルストランス部30が集積化された1チップの半導体基板が樹脂にて構成されたパッケージ(筐体)に収容されて封止されることで半導体装置SMC1が構成される。
或いは、一次側制御回路10を第1半導体基板上に集積化した第1チップと、二次側制御回路20を第2半導体基板上に集積化した第2チップと、パルストランス部30を第3半導体基板上に集積化した第3チップとを作成し、第1〜第3チップを共通のパッケージ(筐体)に収容して封止することで半導体装置SMC2を構成しても良い。
但し、一次側制御回路10及び二次側制御回路20を別々の半導体装置として構成するようにしても良い。即ち、一次側制御回路10を第1半導体基板上に集積化した第1チップを第1パッケージに収容して封止することで半導体装置SMC3を構成し、これとは別に、二次側制御回路20を第2半導体基板上に集積化した第2チップを第2パッケージに収容して封止することで半導体装置SMC3を構成しても良い。この場合、パルストランス部30は、半導体装置SMC3及びSMC3とは別に設けられたディスクリート部品であって良いが、パルストランス部30を第3半導体基板上に集積化した第3チップを第3パッケージに収容して封止することで半導体装置SMC3を構成しても良い。半導体装置SM1、SMC2及びSMC3において、既存の集積回路プロセスを利用し、パルストランスを構成することが可能である。
一次側制御回路10が集積化された半導体装置(SM1、SMC2又はSMC3)に、スイッチングトランジスタM1が更に集積化されて含まれていても良いし、センス抵抗RCSが更に集積化されて含まれていても良い。
二次側制御回路20が集積化された半導体装置(SM1、SMC2又はSMC3)に、SRトランジスタM2が更に集積化されて含まれていても良いし、分圧抵抗R1及びR2が更に集積化されて含まれていても良いし、分圧抵抗R3及びR4が更に集積化されて含まれていても良い。
上述の主旨を損なわない形で、任意の信号又は電圧に関して、それらのハイレベルとローレベルの関係を逆にしても良い。また、上述の主旨を損なわない形で、FETのチャネル型を任意に変更可能である。即ち例えば、スイッチングトランジスタM1がPチャネル型のMOSFETとして構成されるよう、DC/DCコンバータ4の構成が変形されても良い。
上述の任意のトランジスタは、任意の種類のトランジスタであって良い。例えば、MOSFETとして上述された任意のトランジスタ(特に例えばスイッチングトランジスタM1)を、接合型FET、IGBT(Insulated Gate Bipolar Transistor)又はバイポーラトランジスタに置き換えることも可能である。任意のトランジスタは第1電極、第2電極及び制御電極を有する。FETにおいては、第1及び第2電極の内の一方がドレインで他方がソースであり且つ制御電極がゲートである。IGBTにおいては、第1及び第2電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がゲートである。IGBTに属さないバイポーラトランジスタにおいては、第1及び第2電極の内の一方がコレクタで他方がエミッタであり且つ制御電極がベースである。
本発明の実施形態は、特許請求の範囲に示された技術的思想の範囲内において、適宜、種々の変更が可能である。以上の実施形態は、あくまでも、本発明の実施形態の例であって、本発明ないし各構成要件の用語の意義は、以上の実施形態に記載されたものに制限されるものではない。上述の説明文中に示した具体的な数値は、単なる例示であって、当然の如く、それらを様々な数値に変更することができる。
100 通信装置
110 送信側装置
120 受信側装置
130 パルストランス装置
Tx 送信回路
Rx 受信回路
PT パルストランス
WT 送信側巻線
WR 受信側巻線
150、160、160a、170、170a スロープ電圧印加回路
1 AC/DCコンバータ
2 フィルタ
3 整流回路
4 DC/DCコンバータ
10 一次側制御回路
20 二次側制御回路
30 パルストランス部
M1 スイッチングトランジスタ
M2 同期整流トランジスタ
TR トランス
W1 一次側巻線
W2 二次側巻線

Claims (11)

  1. 送信側巻線及び受信側巻線を有するパルストランスと、
    送信パルス信号の入力に応答して前記送信側巻線に電流を供給する送信回路と、
    前記受信側巻線に生じた電圧に基づき前記送信パルス信号の受信信号として受信パルス信号を生成する受信回路と、を備えた絶縁通信用パルストランス装置において、
    前記送信回路は、前記送信パルス信号の入力を受けたとき、徐々に大きさが増大するスロープ電圧を前記送信側巻線の両端間に印加することで、徐々に大きさが増大するスロープ電流を前記送信側巻線に供給する
    ことを特徴とする絶縁通信用パルストランス装置。
  2. 前記送信回路は、前記送信パルス信号の入力を受けたとき、所定のスロープ区間において所定の変化率で大きさが単調増加する電圧を前記スロープ電圧として前記送信側巻線の両端間に印加する
    ことを特徴とする請求項1に記載の絶縁通信用パルストランス装置。
  3. 前記送信側巻線の一端は所定の基準電位を有する基準電位点に接続され、
    前記送信回路は、前記送信パルス信号の入力を受けたとき、前記送信側巻線の他端の電位を徐々に上昇させてゆくことで前記スロープ電圧を前記送信側巻線の両端間に印加するスロープ電圧印加回路を有する
    ことを特徴とする請求項1又は2に記載の絶縁通信用パルストランス装置。
  4. 前記送信側巻線の一端は所定電位を有する電位点に接続され、
    前記送信回路は、前記送信パルス信号の入力を受けたとき、前記送信側巻線の他端の電位を徐々に低下させてゆくことで前記スロープ電圧を前記送信側巻線の両端間に印加するスロープ電圧印加回路を有する
    ことを特徴とする請求項1又は2に記載の絶縁通信用パルストランス装置。
  5. 前記スロープ電圧印加回路は、前記送信側巻線の他端と前記所定電位よりも低い基準電位を有する基準電位点との間に挿入された電流源と、前記送信パルス信号の入力を受けたとき、前記送信側巻線の他端から前記基準電位点に向けた前記スロープ電流を前記電流源に発生させるスロープ制御回路と、を有する
    ことを特徴とする請求項4に記載の絶縁通信用パルストランス装置。
  6. 電力用トランスの一次側及び二次側を互いに絶縁しつつ、前記電力用トランスの一次側巻線に接続されたスイッチングトランジスタをスイッチングすることにより、一次側における一次側電圧から二次側における二次側電圧を生成する絶縁型DC/DCコンバータにおいて、
    一次側に配置され、前記スイッチングトランジスタを駆動する一次側制御回路と、
    二次側に配置される二次側制御回路と、
    前記一次側制御回路及び前記二次側制御回路間の通信を実現するパルストランス部として、請求項1〜5の何れかに記載の絶縁通信用パルストランス装置と、を備えた
    ことを特徴とする絶縁型DC/DCコンバータ。
  7. 前記パルストランス部は、前記絶縁通信用パルストランス装置を用いて、前記一次側制御回路及び前記二次側制御回路の内、一方の制御回路から他方の制御回路への一方向通信を実現する
    ことを特徴とする請求項6に記載の絶縁型DC/DCコンバータ。
  8. 前記パルストランス部は、前記絶縁通信用パルストランス装置を2つ備え、2つの絶縁通信用パルストランス装置を用いて、前記一次側制御回路及び前記二次側制御回路間の双方向通信を実現する
    ことを特徴とする請求項6に記載の絶縁型DC/DCコンバータ。
  9. 交流電圧を全波整流する整流回路と、
    全波整流された電圧を平滑化することで直流電圧を生成する平滑コンデンサと、
    前記直流電圧としての一次側電圧から直流の二次側電圧を出力電圧として生成する、請求項6〜8の何れかに記載の絶縁型DC/DCコンバータと、を備えた
    ことを特徴とするAC/DCコンバータ。
  10. 交流電圧を受けるプラグと、
    請求項9に記載のAC/DCコンバータと、
    前記AC/DCコンバータを収容する筐体と、を備えた
    ことを特徴とする電源アダプタ。
  11. 請求項9に記載のAC/DCコンバータと、
    前記AC/DCコンバータの出力電圧に基づき駆動される負荷と、を備えた
    ことを特徴とする電気機器。
JP2019110929A 2019-06-14 2019-06-14 絶縁通信用パルストランス装置、絶縁型dc/dcコンバータ、ac/dcコンバータ、電源アダプタ及び電気機器 Pending JP2020205470A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019110929A JP2020205470A (ja) 2019-06-14 2019-06-14 絶縁通信用パルストランス装置、絶縁型dc/dcコンバータ、ac/dcコンバータ、電源アダプタ及び電気機器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019110929A JP2020205470A (ja) 2019-06-14 2019-06-14 絶縁通信用パルストランス装置、絶縁型dc/dcコンバータ、ac/dcコンバータ、電源アダプタ及び電気機器

Publications (1)

Publication Number Publication Date
JP2020205470A true JP2020205470A (ja) 2020-12-24

Family

ID=73837066

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019110929A Pending JP2020205470A (ja) 2019-06-14 2019-06-14 絶縁通信用パルストランス装置、絶縁型dc/dcコンバータ、ac/dcコンバータ、電源アダプタ及び電気機器

Country Status (1)

Country Link
JP (1) JP2020205470A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112986835A (zh) * 2021-03-25 2021-06-18 东风汽车集团股份有限公司 动力电池的模拟前端监测电路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112986835A (zh) * 2021-03-25 2021-06-18 东风汽车集团股份有限公司 动力电池的模拟前端监测电路

Similar Documents

Publication Publication Date Title
CN111010039B (zh) 开关控制装置、驱动装置、绝缘型dc/dc转换器、ac/dc转换器、电源适配器
US8400789B2 (en) Power supply with input filter-controlled switch clamp circuit
CN111010040B (zh) 同步整流控制装置、绝缘同步整流型dc/dc转换器、栅极驱动装置、ac/dc转换器
US11611282B2 (en) Switching power circuit for charging a battery
JP6563729B2 (ja) 絶縁同期整流型dc/dcコンバータ、それを用いた電源装置、電源アダプタおよび電子機器
AU2017394665B2 (en) Transformer based gate drive circuit
TW201843915A (zh) 具有主動式突波吸收器的控制模組及相關的返馳式電源轉換裝置
US11316435B2 (en) Insulated DC/DC converter, AC/DC converter, power adapter, and electric device
US7848119B2 (en) Direct current to direct current converter
JP2016116414A (ja) 絶縁型のdc/dcコンバータ、それを用いた電源装置、電源アダプタおよび電子機器、フィードバックアンプ集積回路
JP2020205470A (ja) 絶縁通信用パルストランス装置、絶縁型dc/dcコンバータ、ac/dcコンバータ、電源アダプタ及び電気機器
JP6393962B2 (ja) スイッチング電源装置
JP2022103602A (ja) 絶縁型dc/dcコンバータ及びac/dcコンバータ
JP6563648B2 (ja) 絶縁型のdc/dcコンバータ、1次側コントローラ、同期整流コントローラ、それを用いた電源装置、電源アダプタおよび電子機器
JP7189721B2 (ja) ドライブ装置、絶縁型dc/dcコンバータ、ac/dcコンバータ、電源アダプタ及び電気機器
JP2020205471A (ja) 絶縁通信用パルストランス装置、絶縁型dc/dcコンバータ、ac/dcコンバータ、電源アダプタ及び電気機器
US11637489B2 (en) Isolated DC/DC converter and AC/DC converter
JP7286295B2 (ja) ゲートドライブ装置、絶縁型dc/dcコンバータ、ac/dcコンバータ、電源アダプタ及び電気機器
JP2020205662A (ja) 絶縁型dc/dcコンバータ、ac/dcコンバータ、電源アダプタ及び電気機器
CN215120574U (zh) 一种含有控制芯片的电流模式交错控制变换器
US10439487B2 (en) Voltage converter circuit and method for operating a voltage converter circuit
US9853534B2 (en) Converter circuit arrangement and conversion method
JP2016021867A (ja) Dc/dcコンバータならびにそれを用いた電源装置および電子機器
JP2022099502A (ja) スイッチング装置、絶縁型dc/dcコンバータ及びac/dcコンバータ
CN112787518A (zh) 一种电流模式交错控制变换器及控制芯片