JP2020205388A - 半導体装置 - Google Patents

Abstract

【課題】酸化物半導体によるＴＦＴを用いた半導体装置において、異物等の影響によってＴＦＴが導通する不良が発生することを防止する。【解決手段】基板の上に、複数の走査線１１が互いに平行に第１の方向に延在し、複数の信号線１２が互いに平行に前記第１の方向と交差する方向である第２の方向に延在し、前記走査線１１と前記信号線１２に囲まれた領域に第１電極１１５が配置した半導体装置であって、前記第１電極１１５は、第１の酸化物半導体１０３によって構成された第１のＴＦＴと、第２の酸化物半導体１０３によって構成された第２のＴＦＴが直列に接続した構成によって制御され、前記第１の酸化物半導体１０３と前記第２の酸化物半導体１０３は、分離して配置されていることを特徴とする半導体層装置。【選択図】図５

Description

本発明は、酸化物半導体によるＴＦＴを用いた表示装置や光センサ装置を含む半導体装置に関する。

酸化物半導体を用いたＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）は、ポリシリコン（Ｐｏｌｙ−Ｓｉｌｉｃｏｎ）を用いたＴＦＴに比べてＯＦＦ抵抗を大きくでき、ａ−Ｓｉ（アモルファスシリコン Ａｍｏｒｐｈｏｕｓ Ｓｉｌｉｃｏｎ）を用いたＴＦＴに比べて移動度を大きくできるので、液晶表示装置や有機ＥＬ表示装置等の表示装置、あるいは、センサ等の半導体装置に用いることが出来る。

例えば表示装置において、ＴＦＴに欠陥が生ずると、輝点、黒点、場合によっては、ライン状の輝線、黒線等を生じ、表示装置は不良になる。これを防止するために、ＴＦＴを複数、形成することが考えられる。特許文献１には、ａ−Ｓｉを用いたＴＦＴを画素のスイッチングＴＦＴとして用いた薄膜トランジスタ基板において、ＴＦＴの欠陥による画素欠陥を防止するために、各画素に複数のスイッチングＴＦＴを形成することが記載されている。

有機ＥＬ表示装置では、１画素中に、スイッチングＴＦＴと駆動ＴＦＴを構成する。特許文献２及び３には、１画素中において、酸化物半導体をスイッチングＴＦＴに用い、ポリシリコンを駆動ＴＦＴに用いる構成が記載されている。

特開昭６４−５００２８号公報 特開２０１５−２２５１０４号公報 特表２０１７−５３６６４６号公報

酸化物半導体を用いたＴＦＴでは、チャネル部において、酸化物半導体から酸素が抜かれると、金属化し、ＴＦＴが導通してしまう。酸化物半導体から酸素が抜かれる現象は、ＴＦＴの近傍に異物、例えば、金属の微粒子が存在すると生ずる。

また、異物の影響が、酸化物半導体を伝搬するという性質を持つことがある。この場合、異物がチャネル部分に存在しなくとも、つまり、ドレイン領域やソース領域に存在する場合にも、チャネルを金属化させることがある。この点が従来のＴＦＴにおける異物による不良とは異なる点である。

なお、酸化物半導体を用いたＴＦＴは、表示装置の他、センサ等の半導体装置のスイッチングＴＦＴ、あるいは、制御ＴＦＴとして用いることが出来るが、この場合も、上記の表示装置の場合と同様な現象を生ずる。

本発明の課題は、酸化物半導体を、表示装置、あるいは他の半導体装置におけるＴＦＴとして用いた場合に、酸化物半導体が導通してしまうことによるＴＦＴに起因する画素欠陥、あるいは要素欠陥を防止することである。

本発明は上記問題を克服するものであり、具体的な手段は次のとおりである。

（１）基板の上に、複数の走査線が互いに平行に第１の方向に延在し、複数の信号線が互いに平行に前記第１の方向と交差する方向である第２の方向に延在し、前記走査線と前記信号線に囲まれた領域に第１電極が配置した半導体装置であって、前記第１電極は、第１の酸化物半導体によって構成された第１のＴＦＴと、第２の酸化物半導体によって構成された第２のＴＦＴが直列に接続した構成によって制御され、前記第１の酸化物半導体と前記第２の酸化物半導体は、分離して配置されていることを特徴とする半導体層装置。

（２）基板の上に、複数の走査線が互いに平行に第１の方向に延在し、複数の信号線が互いに平行に前記第１の方向と交差する方向である第２の方向に延在し、前記走査線と前記信号線に囲まれた領域に第１電極が配置した半導体装置であって、前記第１電極は、ポリシリコンによって構成された第１のＴＦＴと、酸化物半導体によって構成された第２のＴＦＴが直列に接続した構成によって制御されていることを特徴とする半導体層装置。

液晶表示装置の平面図である。 液晶表示装置の表示領域の平面図である。 液晶表示装置の表示領域の断面図である。 酸化物半導体を用いたＴＦＴの問題点を示す平面図である。 実施例１の構成を示す平面図である。 実施例１の等価回路である。 実施例１の作用を示す平面図である。 図７の等価回路である。 実施例１の他の形態を示す平面図である。 実施例１のさらに他の形態を示す平面図である。 実施例１のさらに他の形態を示す平面図である。 実施例１の断面図である。 図１２に対応する平面図である。 実施例１の第２の態様を示す断面図である。 図１４に対応する平面図である。 実施例１の第３の態様を示す断面図である。 図１６に対応する平面図である。 実施例２の等価回路である。 実施例２の例を示す断面図である。 図１９に対応する平面図である。 実施例３の等価回路である。 実施例３の第１の態様を示す断面図である。 図２２に対応する平面図である。 実施例３の第２の態様を示す断面図である。 図２４に対応する平面図である。 実施例３の第２の態様を示す断面図である。 図２６に対応する平面図である。 実施例４の等価回路である。 実施例４の第１の態様を示す断面図である。 図２９に対応する平面図である。 実施例４の第２の態様を示す断面図である。 図３１に対応する平面図である。 実施例４の第３の態様を示す断面図である。 図３３に対応する平面図である。 有機ＥＬ表示装置の画素の等価回路である。 実施例５の第１の態様を示す等価回路である。 実施例５の第２の態様を示す等価回路である。 図３７に対応する断面図である。 光センサの断面図である。 光センサの平面図である。

以下、実施例によって本発明の内容を詳細に説明する。以下の実施例では、主として、表示装置を例にとって本発明を説明するが、本発明は、表示装置のみでなく、酸化物半導体にＴＦＴを用いた他の半導体装置にも適用することが出来る。

図１は、本発明が適用される液晶表示装置の平面図である。図１において、ＴＦＴ基板１００と対向基板２００がシール材１６によって接着し、ＴＦＴ基板１００と対向基板２００の間に液晶層が挟持されている。ＴＦＴ基板１００と対向基板２００が重なっている部分に表示領域１４が形成されている。

ＴＦＴ基板１００の表示領域１４には、走査線１１が横方向（ｘ方向）に延在し、縦方向（ｙ方向）に配列している。また、映像信号線１２が縦方向に延在して横方向に配列している。走査線１１と映像信号線１２に囲まれた領域が画素１３になっている。
ＴＦＴ基板１００は対向基板２００よりも大きく形成され、ＴＦＴ基板１００が対向基板２００と重なっていない部分は端子領域１５となっている。端子領域１５にはフレキシブル配線基板１７が接続している。液晶表示装置を駆動するドライバＩＣはフレキシブル配線基板１７に搭載されている。

液晶は、自らは発光しないので、ＴＦＴ基板１００の背面にバックライトを配置している。液晶表示パネルはバックライトからの光を画素毎に制御することによって画像を形成する。フレキシブル配線基板１７は、バックライトの背面に折り曲げられることによって、液晶表示装置全体としての外形を小さくする。

本発明の液晶表示装置では、表示領域１４に用いるＴＦＴには、リーク電流の少ない酸化物半導体を用いたＴＦＴが使用されている。また、シール材付近の額縁部分には、例えば、走査線駆動回路が形成されており、走査線駆動回路には、移動度の大きい、ポリシリコン半導体を用いたＴＦＴが使用される。

図２は、表示領域における画素の平面図である。図２は、ＩＰＳ（Ｉｎ Ｐｌａｎｅ Ｓｗｉｔｃｈｉｎｇ）方式における、ＦＦＳ（Ｆｒｉｎｇｅ Ｆｉｅｌｄ Ｓｗｔｉｃｈｉｎｇ）と呼ばれる方式の液晶表示装置である。図２では、酸化物半導体１０３を用いたＴＦＴが使用されている。酸化物半導体ＴＦＴはリーク電流が小さいので、スイッチングＴＦＴとして好適である。

図２において、走査線１１が横方向（ｘ方向）に延在し、縦方向（ｙ方向）に配列している。また、映像信号線１２が縦方向に延在し、横方向に配列している。走査線１１と映像信号線１２に囲まれた領域に画素電極１１５が形成されている。図２において、映像信号線１２と画素電極１１５との間に酸化物半導体１０３を有する酸化物半導体ＴＦＴが形成されている。酸化物半導体ＴＦＴにおいて、映像信号線１２がドレイン電極を構成し、走査線１１が分岐して酸化物半導体ＴＦＴのゲート電極１０５を構成している。酸化物半導体ＴＦＴのソース電極１１１は画素電極１１５側に延在し、スルーホール１３０を介して画素電極１１５と接続している。

画素電極１１５は櫛歯状に形成されている。画素電極１１５の下側には、容量絶縁膜を介してコモン電極１１３が平面状に形成されている。コモン電極１１３は各画素に連続して共通に形成されている。画素電極１１５に映像信号が供給されると、画素電極１１５とコモン電極１１３との間に液晶層を通過する電気力線が形成され、液晶分子を回転させることによって画像を形成する。なお、図２では、ＴＦＴと基板の間に形成される遮光膜（シールド電極）は省略されている。

図３は、図２に対応する液晶表示装置の断面図の例である。図３では、酸化物半導体１０３を用いたＴＦＴが使用されている。酸化物半導体には、ＩＧＺＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｚｉｎｃ Ｏｘｉｄｅ）、ＩＴＺＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｚｉｎｃ Ｏｘｉｄｅ）、ＺｎＯＮ（Ｚｉｎｃ Ｏｘｉｄｅ Ｎｉｔｒｉｄｅ）、ＩＧＯ（Ｉｎｄｉｕｍ Ｇａｌｌｉｕｍ Ｏｘｉｄｅ）等がある。本実施例では、酸化物半導体としてＩＧＺＯを使用している。

図３において、ガラスあるいはポリイミド等の樹脂で形成されたＴＦＴ基板１００の上に遮光膜１０１が金属によって形成されている。この金属は、後で説明するゲート電極１０５等と同じ金属を使用してもよい。遮光膜１０１は、後で形成されるＴＦＴのチャネル部にバックライトからの光が照射されないように遮光するためのものである。

遮光膜１０１の他の重要な役割は基板１００に帯電した電荷によって、酸化物半導体ＴＦＴが影響を受けることを防止することである。特に、基板１００をポリイミド等の樹脂で形成した場合、樹脂は帯電しやすく、ＴＦＴはこの影響を強く受けやすい。これを防止するには、遮光膜１０１に所定の電位を印加することによって、基板１００に帯電した電荷のＴＦＴへの影響を防止することが出来る。

遮光膜１０１を覆って下地膜１０２が形成されている。下地膜１０２は、その上に形成される酸化物半導体１０３がＴＦＴ１００からの不純物によって汚染されることを防止する。下地膜１０２はシリコン酸化膜（以後ＳｉＯで代表させる）とシリコン窒化膜（以後ＳｉＮで代表させる）の積層膜で形成されることが多い。なお、アルミニウム酸化膜（以後ＡｌＯで代表させる）がさらに積層される場合もある。

図３において、下地膜１０２の上にＴＦＴを構成する酸化物半導体１０３が形成されている。酸化物半導体１０３の厚さは１０ｎｍ乃至１００ｎｍである。酸化物半導体１０３を覆ってゲート絶縁膜１０４がＳｉＯによって形成される。ＳｉＯで形成されたゲート絶縁膜１０４は、酸化物半導体１０３に酸素を供給してチャネル特性を安定化させる。ゲート絶縁膜１０４を覆ってゲート電極１０５が形成される。

ゲート電極１０５を覆って層間絶縁膜１０６が例えばＳｉＯによって形成されている。層間絶縁膜１０６の厚さは、例えば、１５０ｎｍ乃至３００ｎｍである。層間絶縁膜１０６の上に無機パッシベーション膜１０７が例えばＳｉＮによって形成される。無機パッシベーション膜１０７の厚さは、例えば、１００乃至２００ｎｍである。

層間絶縁膜１０７、層間絶縁膜１０６、ゲート絶縁膜１０４を貫通してスルーホール１０８、１０９が形成されている。酸化物半導体１０３とドレイン電極１１０、あるいは、酸化物半導体１０３とソース電極１１１を接続するためである。図３におけるドレイン電極１１０は映像信号線１２が兼用し、ソース電極１１１はスルーホール１３０及び１３１を介して画素電極１１５と接続する。

図３において、ドレイン電極１１０及びソース電極１１１を覆って有機パッシベーション膜１１２が形成されている。有機パッシベーション膜１１２は、例えば、アクリル樹脂等で形成される。有機パッシベーション膜１１２は平坦化膜としての役割と、映像信号線１２とコモン電極１１３間の浮遊容量を小さくするために、２乃至４μｍ程度と厚く形成される。ソース電極１１１と画素電極１１５を接続するために、有機パッシベーション膜１１２にスルーホール１３０が形成される。

有機パッシベーション膜１１２の上にＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透明導電膜によってコモン電極１１３が形成される。コモン電極１１３は平面状に、複数の画素に共通に形成される。コモン電極１１３を覆って容量絶縁膜１１４がＳｉＮによって形成されている。容量絶縁膜１１４を覆ってＩＴＯ（Ｉｎｄｉｕｍ Ｔｉｎ Ｏｘｉｄｅ）等の透明導電膜によって画素電極１１５が形成されている。画素電極１１５は櫛歯状に形成される。容量絶縁膜１１４は、コモン電極１１３と画素電極１１５との間において画素容量を形成する。

画素電極１１５を覆って配向膜１１６が形成されている。配向膜１１６は液晶分子３０１の初期配向方向を規定する。配向膜１１６の配向処理は、ラビングによる配向処理か偏光紫外線を用いた光配向処理が用いられる。ＩＰＳではプレティルト角は必要ないので、光配向処理が有利である。

図３において、液晶層３００を挟んで、対向基板２００が配置している。対向基板２００にはカラーフィルタ２０１とブラックマトリクス２０２が形成され、その上にオーバーコート膜２０３が形成されている。オーバーコート膜２０３の上に配向膜２０４が形成されている。配向膜２０４の作用および配向処理は、ＴＦＴ基板１００側の配向膜１１６と同じである。

図３において、コモン電極１１３と画素電極１１５との間に電圧が印加されると、図３の矢印で示すような電気力線が発生し、液晶分子３０１を回転させて液晶層３００によるバックライトからの光の透過率を制御する。画素毎に光の透過率を制御することによって画像を形成する。

図４は、酸化物半導体１０３で形成されたＴＦＴのドレイン領域に異物２０が存在した場合の問題を示す、画素の平面図である。図４において、異物２０は、例えば、スパッタリング時に生じた、微細金属粒子、あるいは、製造装置等から混入した金属微粒子等である。このような異物は、酸化物半導体１０３から酸素を奪い、酸化物半導体１０３を金属化させ、ＴＦＴを導通させてしまう。

図４に示すように、酸化物半導体１０３を用いたＴＦＴにおいては、異物２０が直接ＴＦＴのチャネルの上になくても、その近傍に存在するだけで、ＴＦＴが不良になってしまうという特徴がある。異物２０がＴＦＴの近傍にあるだけでＴＦＴのチャネルを構成する酸化物半導体１０３から酸素を奪うからである。

図５は、これを対策するための、実施例１の構成を示す平面図である。図５において、映像信号線１２と画素電極１１５の間に、酸化物半導体１０３を用いたＴＦＴが直列に２個接続している。以後、酸化物半導体（Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ、ＯＳとも呼ぶ）を用いたＴＦＴを酸化物半導体ＴＦＴあるいはＯＳ−ＴＦＴと呼ぶこともある。図５において、酸化物半導体１０３とドレイン電極１１０、あるいは、酸化物半導体１０３とソース電極１１１の間に金属または合金（以下金属で代表させる）で形成された保護電極３０が配置している。保護電極３０は、例えば、ゲート電極１０５と同じ材料で形成される。保護電極３０については、後で説明する。

図５の特徴は、２個の酸化物半導体ＴＦＴの酸化物半導体１０３は分離されているということである。そして、分離された２個の酸化物半導体１０３は、金属で形成された保護電極３０によって接続している。図５のような構成であれば、一方のＴＦＴの酸化物半導体１０３が異物２０によって汚染されても、酸化物半導体１０３は分離しているので、その影響は他のＴＦＴに及ばない。したがって、いずれかのＴＦＴが生き残ることになり、画素は正常に動作する。

なお、図５の等価回路は、図６に示すとおりである。図６において、一方の酸化物半導体ＴＦＴのドレインは映像信号線１２と接続して映像信号（Ｖｓｉｇ）が入力し、他の酸化物半導体ＴＦＴのソースは画素電極１１５と接続して画素電圧（Ｖｐ）を供給する。ゲート電極には、２個のＴＦＴに共通にゲート電圧（Ｖｇ）が供給される。

図７は一方のＴＦＴのドレインに異物２０が存在した場合の平面図である。異物２０の影響は、一方のＴＦＴのチャネルに伝搬し、例えば、チャネルから酸素を奪い取ってチャネルを金属化させ、チャネルを導通化させる。そうすると、このＴＦＴは、不良になり、単なる抵抗となる。

しかしながら、図７に示すように、他のＴＦＴの酸化物半導体１０３は一方のＴＦＴの酸化物半導体１０３とは分離しているので、異物２０の影響が他のＴＦＴには及ばない。したがって、他のＴＦＴは、正常に動作し、対応する画素は不良にはならない。

図８は、図７の等価回路である。図８において、一方のＴＦＴは、チャネルが導通しているので、ＴＦＴとしての動作を行うことが出来ず、単なる抵抗として記載されている。しかし、他のＴＦＴは、正常に動作しているので、画素に対するスイッチング作用は問題なく行われる。

２個のＴＦＴの酸化物半導体１０３は、レイアウト上の必要に応じて色々な形状とすることが出来る、図９乃至図１１は、２個のＴＦＴのレイアウトの例である。図９は、一方のＴＦＴを上隣りの画素に配置し、他方のＴＦＴを走査線１１上に配置したものである。図９において、金属で形成された保護電極３０がドレイン電極あるいはソース電極の役割を兼用している。一方のＴＦＴのゲート電極１０５は、走査線１１から分岐したものであり、他方のＴＦＴのゲート電極は、走査線１１が兼用している。

図１０は、２個のＴＦＴを構成する、ｙ方向に延在する酸化物半導体３０をｘ方向に配列させ、２個の酸化物半導体１０３の間を保護電極３０で接続したものである。図１０の構成では、２個のＴＦＴのいずれも、走査線１１をゲート電極１０５として兼用することが出来る。

図１１は走査線１１を二股に分岐させ、分岐させた走査線１１を２個のＴＦＴのゲート電極１０５として使用するものである。図１１は、２個のＴＦＴをｙ方向に分離させたものである。図１１の構成では、ｙ方向に分離した２つのＴＦＴを接続する保護電極３０と、走査線１１の間の容量の発生を避けることが出来る。

図９乃至図１１のいずれにおいても、２個のＴＦＴにおける酸化物半導体１０３は分離して形成されている。また、酸化物半導体１０３との接続には、保護電極３０が使用されているが、ポリシリコンＴＦＴを基板上に同時に形成しないのであれば、通常の電極でよい。図９乃至図１１は例であり、この他にも、２個のＴＦＴの配置は、配線やレイアウトの要請から、種々の形状とすることが出来る。

図１で説明したように、液晶表示装置や有機ＥＬ表示装置では、表示領域１４の周辺に走査線駆動回路をＴＦＴによって形成する場合があるが、この場合のＴＦＴには、ポリシリコンが使用されることが多い。ポリシリコンＴＦＴは、酸化物半導体ＴＦＴに比べて、ＯＮ抵抗を小さくできるので、動作速度を向上させることが出来るからである。表示領域１４も表示領域周辺も同時に形成されるので、ポリシリコンＴＦＴのための層は表示領域にも反映される。

図１２は、このような場合における酸化物半導体ＴＦＴを含む表示領域の断面図である。図１２の構成は、図３で説明した構成に加えて、ポリシリコンＴＦＴを形成するための絶縁層が形成されている。画素領域において酸化物半導体のみによってＴＦＴが構成されている場合であっても、周辺回路において、ポリシリコンＴＦＴによる回路が形成されていれば、表示領域においても、ポリシリコンＴＦＴを構成する層の一部が存在することになる。図１２では、有機パッシベーション膜から上の構成は省略されている。

図１２において、ガラス等の基板１００の上に下地膜５２が形成されている。下地膜５２は例えばＳｉＯ膜とＳｉＮ膜の積層構造である。下地膜の上に、ポリシリコンＴＦＴのゲート絶縁膜として使用される、ＴＥＯＳ（Ｔｅｔｒａ Ｏｒｔｈｏ Ｓｉｌｌｉｃａｔｅ）ガスを用いたゲート絶縁膜５４が形成されている。

ゲート絶縁膜５４よりも上層は、基本的には、図３で説明したのと同様である。ただし、図１２では、酸化物半導体１０３において、ドレイン電極１１０あるいはソース電極１１１とスルーホール１０８あるいはスルーホール１０９を介して接続する部分は、金属で形成された保護電極３０が覆っている。スルーホール１０８あるいはスルーホール１０９が形成されるときは、ポリシリコンＴＦＴ側にもスルーホールが形成されている。ポリシリコン側におけるスルーホールは、佛酸(ＨＦ)によって絶縁膜を除去する必要がある、この時、佛酸(ＨＦ)がスルーホール１０８あるいはスルーホール１０９に入り込むと酸化物半導体１０３が消失する。これを防ぐために、酸化物半導体１０３の上に金属で形成された保護電極３０を形成している。

また、図１２においては、ゲート電極１０５とゲート絶縁膜１０４の間に酸化アルミニウム層（ＡｌＯ）１０５１が形成されている。ＡｌＯ層１０５１から酸化物半導体１０３に酸素を供給し、酸化物半導体１０３が酸素不足になることを防止するためである。

図１３は、図１２に示す断面構成に対応する平面図である。図１３において、映像信号線１２と画素電極１１５の間に２個の酸化物半導体ＴＦＴが配置して形成いるが、各々の酸化物半導体１０３は互いに分離している。一方のＴＦＴが導通してしまっても、他方のＴＦＴの酸化物半導体１０３に影響が及ばないようにするためである。図１３は、シールド電極１０１が記載されている他は図５と同じである。

図１４は、実施例１の第２の態様を示す断面図である。図１４が図１２と異なる点は、保護電極３０が酸化物半導体１０３に直接積層されているのではなく、絶縁膜１０４を挟んで、スルーホールを介して酸化物半導体１０３と導通している点である。ただし、等価回路は同じである。図１２の構成は、酸化物半導体１０３と積層される金属によって形成される保護電極３０は、酸化物半導体１０３の上にスパッタリングによって被着するが、この時、金属によって酸化物半導体１０３が汚染される危険がある。

図１４の構成は、保護電極３０をスパッタリングする時は、酸化物半導体１０３はゲート絶縁膜１０４で覆われているので、少なくとも、チャネル部分は、このゲート絶縁膜１０４で保護され、汚染されることはない。したがって、より特性が安定したＴＦＴを形成することが出来る。また、ポリシリコンＴＦＴ側のスルーホールを佛酸(ＨＦ)によって洗浄する時は、保護金属３０によって、酸化物半導体１０３は覆われているので、佛酸(ＨＦ)の酸化物半導体１０３への影響も防止することが出来る。

図１５は、図１４の構成に対応する平面図である。図１５は、図１３に比べて、保護電極３０と酸化物半導体１０３を接続するための、点線で示すスルーホールが増加している他は、図１３と同じである。すなわち、図１５においても、２つの酸化物半導体１０３は分離し、異物の影響が２つのＴＦＴに同時に及ばないようにしている。

図１６は、実施例１の第３の態様を示す断面図である。図１６で、図１２、図１４の場合と異なり、酸化物半導体１０３の端部は金属で形成された保護電極３０に覆われておらず、ドレイン電極１１０あるいはソース電極１１１が直接酸化物半導体１０３に接触している構成となっている。表示装置あるいは半導体装置において、酸化物半導体１０３のみでＴＦＴを構成する場合は、図１６の構成でよい。

酸化物半導体ＴＦＴとポリシリコンＴＦＴを同じ基板に形成する場合、図１６のような構成とするには、ポリシリコンＴＦＴにドレイン電極あるいはソース電極を接続するためのスルーホールを形成する工程と、酸化物半導体ＴＦＴにドレイン電極あるいはソース電極を接続するためのスルーホールを形成する工程は、別工程とする必要がある。ポリシリコンＴＦＴにドレイン電極あるいはソース電極を接続するためのスルーホールを形成した後、佛酸(ＨＦ)洗浄した際に、酸化物半導体ＴＦＴ側のスルーホールに佛酸(ＨＦ)が入り込んで、酸化物半導体を消失することを防止するためである。図１６のその他の構成は図１２と同じである。

図１７は図１６に対応する平面図である。図１７の構成は、保護電極３０が存在しない他は、図１３と同じである。図１７において、酸化物半導体１０３の形成範囲を示すために、酸化物半導体１０３の部分にはシェーディングが施してある。図１７においても、２つのＴＦＴを構成する酸化物半導体１０３は各々分離して形成されている。

実施例２は、２つの酸化物半導体ＴＦＴを垂直方向に積層して構成することが実施例１と異なっている。実施例２においても、２つのＴＦＴを構成する酸化物半導体１０３は分離されていることは実施例１と同じであるが、２つのＴＦＴが垂直方向に積層されている分、平面的なレイアウト面積を小さくすることが出来る。

図１８は実施例２を示す等価回路である。図１８は、電気的には実施例１の図６と同じであるが、図１８では、２つのＴＦＴが積層されていることが模式的に示されている。

図１９は、実施例２の構成の例を示す断面図である。図１９において、ガラス等の基板１００の上にシールド電極５１を形成し、これを覆って下地膜５２が形成され、下地膜５２の上に下層の第１の酸化物半導体ＴＦＴを構成するために第１の酸化物半導体１０３１を形成する。本実施例では、酸化物半導体１０３１、１０３２のための保護電極３０は使用していない。

酸化物半導体１０３１を覆ってゲート絶縁膜５４を形成し、ゲート絶縁膜５４の上に、酸化物半導体１０３１のチャネルに対応する部分にゲート電極５５を形成する。ゲート電極５５とゲート絶縁膜５４の間に酸化アルミニウム層（ＡｌＯ）５５１が形成されている。ＡｌＯ層５５１から酸化物半導体に酸素を供給し、酸化物半導体１０３１が酸素不足になることを防止するためである。

ゲート電極５５をゲート絶縁膜５６で覆い、その上に上側の酸化物半導体ＴＦＴを構成する第２の酸化物半導体１０３２を形成する。第２の酸化物半導体１０３２より上側の層は、実施例１の図１６で説明した構成と同じである。図１９において、映像信号線１２と接続するドレイン電極１１０はスルーホール１０８を介して第１の酸化物半導体１０３１のドレイン領域に接続し、第１の酸化物半導体１０３１のソース領域はスルーホール１０９１を介し、接続電極１１１１によって上側のＴＦＴを構成する第２の酸化物半導体１０３２と接続する。そして、第２のＴＦＴのソース電極１１１が画素電極１１５と接続する。

図１９の構成では、下側の第１の酸化物半導体ＴＦＴのゲート電極５５はゲート絶縁膜５６を介して上側の第２の酸化物半導体ＴＦＴにも作用する。したがって、上側の第２の酸化物半導体ＴＦＴはデュアルゲート構成になっている。また、図１９の構成では、下側の第１のＴＦＴのゲート電極５５が上側の第２のＴＦＴの遮光膜の役割も有している。

図２０は、図１９に示す断面構成に対応する平面図である。図２０において、映像信号線１２と画素電極１１５の間に２個の酸化物半導体ＴＦＴが積層して配置している。図２０において、映像信号線１２はスルーホール１０８を介して下側のＴＦＴを構成する第１の酸化物半導体１０３１と接続している。第１の酸化物半導体１０３１は図２０において右方向に延在し、スルーホール１０９１を介して上側のＴＦＴを構成する第２の酸化物半導体１０３２と接続する。そして、第２の酸化物半導体１０３２のソース領域がドレイン電極１１１を介して画素電極１１５と接続する。

図２０において、下側のＴＦＴのゲート電極５５は、走査線１１が分岐したものであり、上側のＴＦＴのゲート電極１０５は、スルーホールを介してゲート電極１０５と接続している。図２０に示すように、下側のシールド電極５１は、下側のＴＦＴのチャネルと上側のＴＦＴのチャネルをバックライトからシールドしている。

図２０に示すように、実施例２では、２つのＴＦＴのための面積は、実施例１のおける図１３の場合よりも小さくなっている。また、２つの酸化物半導体１０３１、１０３２は３層によって分離されているので、２つのＴＦＴが同時に不良になる確率は小さい。

実施例３は画素内に２個のＴＦＴを直列に接続した構成であるが、一方のＴＦＴをポリシリコンで形成し、他方のＴＦＴを酸化物半導体で形成するものである。一般には、ポリシリコンＴＦＴが不良になる原因と酸化物半導体が不良になる原因は異なるので、２つのＴＦＴが同時に不良になる確率は小さい。しがって、この構成は非常に高い信頼性を有する。ところで、特許文献２及び３には、有機ＥＬ表示装置において、１つの画素内にポリシリコンＴＦＴと酸化物半導体ＴＦＴを形成する構成が記載されている。

しかし、特許文献２及び３の場合は、スイッチングＴＦＴに酸化物半導体を用い、駆動ＴＦＴにポリシリコンＴＦＴを用いるものであるのに対し、本発明は、同じ作用をするＴＦＴ、例えばスイッチングＴＦＴを２つに分割して信頼性を向上させるものであり、目的及び構成が異なる。また、特許文献１及び２の構成では、一方のＴＦＴ（スイッチングＴＦＴ）のソース電極が他方のＴＦＴ（制御ＴＦＴのゲート）に接続するが、本発明では、一方のＴＦＴのソースが他方のＴＦＴのドレインに接続する、というように、具体的な回路構成も異なっている。

図２１は、実施例３を示す等価回路である。図２１において、映像信号線と接続する側にはポリシリコンＴＦＴが配置し、画素電極側には酸化物半導体ＴＦＴが配置している。ポリシリコンＴＦＴのソースが酸化物半導体のドレインに接続している。

図２２は、実施例３の構成を示す断面図の例である。図２２において、ガラス等の基板１００の上にポリシリコンＴＦＴのためのシールド電極５１を形成し、これを覆って下地膜５２が形成され、下地膜５２の上にポリシリコン５３が形成されている。ポリシリコン５３は、最初はａ−ＳｉをＣＶＤによって形成し、その後エキシマレーザによってポリシリコンに変換したものが使用されることが多い。この方法で形成されたポリシリコンは低温プロセスで形成することが出来るので、ＬＴＰＳ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｐｏｌｙ−Ｓｉｌｉｃｏｎ）とも呼ばれる。

ポリシリコンの上にＴＦＴのゲート絶縁膜として使用される、ＴＥＯＳ（Ｔｅｔｒａ Ｏｒｔｈｏ Ｓｉｌｌｉｃａｔｅ）ガスを用いたゲート絶縁膜５４が形成されている。ゲート絶縁膜５４の上にポリシリコンＴＦＴ用ゲート電極５５を形成する。ゲート電極５５と同時に、同じ層に、酸化物半導体ＴＦＴ用のシールド電極１０１を形成する。

ゲート電極５３及びシールド電極１０１を覆って、酸化物半導体１０３用下地膜１０２が形成される。下地膜は２層以上の層で構成されるが、この場合、酸化物半導体１０３を還元しないように、酸化物半導体１０３と接する層はＳｉＯ膜となっている。なお、酸化物半導体ＴＦＴをデュアルゲートとして使用する場合、シールド電極１０１にゲート電圧を印加することになる。

下地膜１０２の上に酸化物半導体１０３が形成されるが、酸化物半導体１０３より上の構成は実施例１の図１２で説明した構成と同じである。図２２では、図１２と同様に、酸化物半導体１０３のドレイン部及びソース部は保護電極３０によって覆われている。ポリシリコンＴＦＴ用スルーホールを佛酸(ＨＦ)洗浄した際、酸化物半導体ＴＦＴ用スルーホールに入り込んだ佛酸(ＨＦ)が酸化物半導体１０３を消失させてしまうことを防止するためである。図２２において、ポリシリコンＴＦＴ側のスルーホール１０８に形成されたドレイン電極１１０を介して映像信号が供給され、酸化物半導体ＴＦＴ側のスルーホール１０９に形成されたソース電極１１１が画素電極１１５と接続する。

図２３は図２２に対応する平面図である。図２３において、映像信号線１２から分岐したドレイン電極１１０がスルーホール１０８を介してポリシリコンＴＦＴのドレインと接続し、ポリシリコンＴＦＴのソースが酸化物半導体ＴＦＴのドレインと接続し、酸化物半導体ＴＦＴのソースがスルーホール１０９を介して画素電極１１５と接続する。ポリシリコンＴＦＴのゲート電極５５は走査線１１が分岐したものであり、酸化物半導体ＴＦＴ用ゲート電極１０５は走査線１１とスルーホールを介して接続している。

図２４は実施例３の第２の態様を示す断面図である。図２４が図２２と異なる点は、保護電極３０が酸化物半導体１０３に直接積層されるのではなく、ゲート絶縁膜１０４の上に形成され、保護電極３０は、スルーホールを介して酸化物半導体１０３と接続している。これは、図１４で説明したように、金属で形成された保護電極３０が酸化物半導体１０３を汚染する危険を防止するためである。

図２５は、図２４に対応する平面図である。図２５は酸化物半導体１０３と保護電極３０を接続するための、点線で示すスルーホールが追加されている以外は、図２３と同じ構成となっている。

図２６は実施例３の第３の態様を示す断面図である。図２６が図２２と異なる点は、酸化物半導体１０３に保護電極３０が形成されていないということである。図２６において、ポリシリコンＴＦＴにドレイン電極あるいはソース電極を接続するためのスルーホールを形成する際、スルーホールを佛酸(ＨＦ)で洗浄するが、この時、酸化物半導体ＴＦＴ側のスルーホールに佛酸(ＨＦ)が入り込んで酸化物半導体１０３を消失させることを防止するために、佛酸(ＨＦ)洗浄をする際、酸化物半導体１０３側のスルーホールは既にドレイン電極及びソース電極によって塞がった状態にするか、あるいは、酸化物半導体ＴＦＴ１０３側のドレイン電極及びソース電極用のスルーホールをまだ形成しない状態にしておく必要がある。図２６のその他の構成は図２２と同じである。

図２７は、図２６に対応する平面図である。図２７は、保護電極３０が形成されていない点を除き、図２３と同じである。

実施例３で説明した各態様は、映像信号線１２側にポリシリコンＴＦＴを接続し、画素電極１１５側に酸化物半導体ＴＦＴを接続している。しかし、これとは逆に、映像信号線１２側に酸化物半導体ＴＦＴを接続し、画素電極１１５側にポリシリコンＴＦＴを接続してもよい。

実施例４は、２個のＴＦＴを形成するスペースを節約するために、ポリシリコンＴＦＴと酸化物半導体ＴＦＴを積層した構成である。図２８は、実施例４を示す等価回路である。図２８において、ポリシリコンＴＦＴが下側に、酸化物半導体ＴＦＴが上側に配置している。ポリシリコンＴＦＴ側に映像信号が入力し、酸化物半導体ＴＦＴ側が画素電極１１５と接続していることは図２１と同じである。

図２９は実施例４の構成例を示す断面図である。図２９の層構成は、図２２と同じである。しかし、図２９では、ポリシリコンＴＦＴと酸化物半導体ＴＦＴが平面で視てオーバーラップして形成されている。また、これに伴い、接続電極やスルーホールの位置が図２２とは若干異なっている。

図２９において、基板１００の上にシールド電極５１が形成されている。このシールド電極５１は、ポリシリコンＴＦＴと酸化物半導体ＴＦＴの両方をバックライトからシールドしている。シールド電極５１を覆って下地膜５２が形成されている。下地膜５２の上に形成されるポリシリコン５３の長さは、上側に形成される酸化物半導体１０３の長さよりも長くなっている。

ＴＥＯＳを原料として形成されたゲート絶縁膜５４の上に形成されたゲート電極５５は、ゲート絶縁膜５６を挟んで上側に形成される酸化物半導体ＴＦＴのボトムゲートとして作用させることが出来る。図２９において、酸化物半導体１０３より上側の構成は図２２と同じである。しかし、酸化物半導体ＴＦＴにおけるドレイン電極とソース電極の位置は、図２９では、図２２と比べて逆になっている。但し、電気回路的には同じである。酸化物半導体１０３の端部には、金属で形成された保護電極３０が酸化物半導体１０３と積層して形成されている。酸化物半導体１０３がポリシリコンＴＦＴ側のスルーホールを佛酸(ＨＦ)洗浄する際に、酸化物半導体ＴＦＴ側において、酸化物半導体１０３が消失することを防止するためである。

図３０は、図２９に対応する平面図である。図３０において、映像信号線１２から分岐したドレイン電極１１０は、スルーホール１０８において、下側に形成されたポリシリコンＴＦＴのドレインと接続する。ポリシリコン５３は右側に延在して、酸化物半導体１０３の右側において、酸化物半導体ＴＦＴのドレインと接続する。酸化物半導体ＴＦＴのソースはスルーホール１０９及びソース電極１１１を介して画素電極１１５と接続する。

ポリシリコン用ゲート電極５５は走査線１１が分岐したものであり、走査線１１と同じ層に形成されている。酸化物半導体用ゲート電極１０５はポリシリコンＴＦＴ用ゲート電極５５の上方に形成されている。酸化物半導体用ゲート電極５５は、走査線１１とはスルーホールで接続されている。ポリシリコン用ゲート電極５５と酸化物半導体用ゲート電極１０５は平面で視てオーバーラップして形成されている。

図３１は、実施例４の第２の態様を示す断面図である。図３１が図２９と異なる点は、酸化物半導体１０３を佛酸(ＨＦ)から保護するための、金属で形成された保護電極３０がゲート絶縁膜１０４を挟んで、酸化物半導体１０３とは別層に形成されていることである。これによって、保護電極３０を形成する際に、酸化物半導体が汚染される危険を防止することが出来る。図３１のその他の構成は図２９と同じである。

図３２は、図３１に対応する平面図である。図３２の構成は、酸化物半導体１０３と保護電極３０を接続するための点線で示すスルーホールが追加されている以外は、図３０の構成と同じである。

図３３は、実施例４の第３の態様を示す断面図である。図３３が図２９と異なる点は、酸化物半導体１０３の上に保護電極３０が形成されていないということである。したがって、図３３においては、図２６において説明したとおり、ポリシリコンＴＦＴ側のスルーホールを佛酸(ＨＦ)洗浄する際、酸化物半導体側のスルーホールは既にドレイン電極及びソース電極によって塞がった状態にするか、あるいは、酸化物半導体ＴＦＴ側のドレイン電極及びソース電極用のスルーホールはまだ形成しない状態にしておく必要がある。図３３のその他の構成は図２９と同じである。

図３４は、図３３に対応する平面図である。図３４は、保護電極３０が形成されていない他は、図３０と同じである。

以上の実施例では、ポリシリコンＴＦＴを酸化物半導体ＴＦＴよりも下側、すなわち、プロセス的には、先に作っている。ポリシリコン５３のアニール温度が高いので、ポリシリコン５３をアニールする際、酸化物半導体１０３が変質することを防止するためである。しかし、酸化物半導体１０３が高温に耐えられる場合、あるいは、ポリシリコン５３のアニール温度を低温に抑えられる場合は、酸化物半導体ＴＦＴを先に、すなわち、ポリシリコンＴＦＴよりも下側に形成することも出来る。

以上のように、実施例４を用いることによって、２個のＴＦＴが同時に不良になることを防止し、信頼性の高い、かつ、製造歩留りの高い、表示装置あるいは半導体装置を実現することが出来る。

実施例１乃至４では、本発明を液晶表示装置に対して適用した場合を説明した。本発明は有機ＥＬ表示装置に対しても適用することが出来る。図３５は有機ＥＬ表示装置の表示領域の画素部の等価回路である。図３５において、映像信号線１２と電源線９３が縦方向（ｙ方向）に延在して横方向（ｘ方向）に配列している。また、走査線１１が横方向に延在して縦方向に配列している。映像信号線１２または電源線９３と走査線１１で囲まれた領域が画素になっている。

図３５において、発光層としての有機ＥＬ層（ＥＬ）に流れる電流は制御ＴＦＴ（Ｔ２）によって制御される、制御ＴＦＴ（Ｔ２）のドレインは電源線９３と接続し、電源線９３と制御ＴＦＴ（Ｔ２）のドレインの間には保持容量（Ｃｈ）が接続している。また、制御ＴＦＴ（Ｔ２）のゲートはスイッチングＴＦＴ（Ｔ１）のソースと接続している。スイッチングＴＦＴ（Ｔ１）のゲートは走査線１１と接続し、ドレインは映像信号線１２と接続している。

図３５において、スイッチングＴＦＴ（Ｔ１）のゲートがＯＮになると、映像信号線１２から映像信号が保持容量Ｃｈの一方の電極に供給され、保持容量Ｃｈには、これに応じた電荷が電源線９３から供給される。その結果、駆動ＴＦＴ（Ｔ２）のゲートは所定の電位に保持され、これに応じた電流が制御ＴＦＴ（Ｔ２）を介して有機ＥＬ層（ＥＬ）に流れることになる。

図３５に示すように、有機ＥＬ表示装置の画素には２個のＴＦＴ（Ｔ１、Ｔ２）が存在する。画素内に、例えば、実施例１で説明したような異物２０が存在すると、酸化物半導体１０３で形成されたＴＦＴのチャネルが金属化し、ＴＦＴが動作しなくなる。スイッチングＴＦＴ（Ｔ１）あるいは制御ＴＦＴ（Ｔ２）が酸化物半導体１０３で形成されていれば、いずれのＴＦＴについても同じことが言える。

図３６は、スイッチングＴＦＴが酸化物半導体で形成されている場合の対策を示す等価回路である。有機ＥＬ表示装置におけるスイッチングＴＦＴは、液晶表示装置の画素におけるスイッチングＴＦＴと同じである。図３６は、スイッチングＴＦＴをＴＦＴ１１とＴＦＴ１２に分割している。２個の酸化物半導体ＴＦＴの構成は、実施例１乃至実施例４で説明した液晶表示装置の構成をそのまま適用することが出来る。すなわち、スイッチングＴＦＴを構成する２個のＴＦＴを直列に接続するが、２つのＴＦＴを構成する酸化物半導体は分離して配置する。これによって、２個のＴＦＴが同時に金属化して動作不良になることを防止することが出来る。

制御ＴＦＴ（Ｔ２）を酸化物半導体で構成した場合も同様である。図３７は、制御ＴＦＴ（Ｔ２）をＴＦＴ２１とＴＦＴ２２の２つのＴＦＴで構成した場合の等価回路である。ＴＦＴ２１とＴＦＴ２２のゲート電極は共通に保持容量Ｃｈと接続している。

図３８は、制御ＴＦＴ（Ｔ２１、Ｔ２２）を酸化物半導体１０３で形成した場合の、制御ＴＦＴ（Ｔ２１、Ｔ２２）を含む有機ＥＬ表示装置の表示領域の断面図である。図３８の層構成は、酸化物半導体１０３でＴＦＴを形成し、これを有機パッシベーション膜１１２で覆い、ＴＦＴと下部電極１５０と導通をとるためのスルーホール１３０を形成するまでは、図３に示す液晶表示装置と同様である。ただし、図３のＴＦＴはスイッチングＴＦＴであるのに対し、図２９のＴＦＴは制御ＴＦＴであるがＴＦＴの層構成は同じである。

図３８が図３と異なっている点は、ＴＦＴとして、第１の制御ＴＦＴ（Ｔ２１）と第２の制御ＴＦＴ（Ｔ２１）が形成されており、かつ、ＴＦＴ（２１）とＴＦＴ（２２）の酸化物半導体１０３が各々分離して形成されているという点である。そして、２つのＴＦＴは保護電極３０によって接続されている。

図３８において、有機パッシベーション膜１１２の上にアノードとしての下部電極１５０が形成されている。下部電極１５０の上に、ホールを有するバンク１６０が形成されている。バンク１６０のホール内に発光層としての有機ＥＬ層１５１が形成されている。有機ＥＬ層１５１の上にカソードとしての上部電極１５２が形成されている。上部電極１５２は各画素共通に形成されている。上部電極１５２を覆ってＳｉＮ膜等を有する保護膜１５３が形成されている。保護膜１５３の上に外光の反射を防止するための、円偏光板１５５が粘着剤１５４を介して貼り付けられている。

図３８に示すように、ＴＦＴが形成されている部分は、有機ＥＬ表示装置と液晶表示装置とで同様の層構成にすることが出来る。したがって、実施例１乃至４で説明した構成は有機ＥＬ表示装置にも適用することが出来る。

本発明は、表示装置のみでなく、センサ装置等、種々の半導体装置に適用することが出来る。センサ装置には多くの種類が存在する。図３９は、有機ＥＬ表示装置と同様な構成を光センサとして使用した場合の例である。すなわち、有機ＥＬ表示装置を発光素子として使用している。図３９おいては、図３８で説明した有機ＥＬ表示装置の表示領域（発光素子）において、ＴＦＴ基板１００の下面に受光素子５００を配置している。発光素子の上面においては、粘着材６０１を介して、透明なガラス基板または透明な樹脂基板で形成されたフェースプレート６００が配置している。被測定物７００は、フェースプレート６００の上に載置する。

発光素子において、発光領域は、有機ＥＬ層１５１、下部電極１５０、上部電極１５２で構成される。発光領域の中央部分には、有機ＥＬ層、下部電極、上部電極が存在しないウィンドウ４００が形成されたおり、この部分は光が通過することが出来る。なお、下部電極１５０の下層には反射電極が形成され、有機ＥＬ層１５１で発光した光Ｌは上方に向かう。

図３９において、有機ＥＬ層１５１から出射した光Ｌは被測定物７００で反射して、ウィンドウ４００を通して、ＴＦＴ基板１００の下部に配置した受光素子５００によって受光され、被測定物７００が存在していることを検出する。被測定物７００が存在しない場合は反射光が存在しないので、受光素子５００には電流が流れない。したがって、被測定物７００の存在の有無を測定することが出来る。

図３９において、２つの制御ＴＦＴを構成する酸化物半導体１０３は分離して形成されている。したがって、一方の酸化物半導体１０３に不具合が生じても、それが他の酸化物半導体１０３に伝搬することは無い。２個の酸化物半導体１０３は、金属で形成された保護電極３０によって直列に接続している。なお、保護電極３０は金属で形成されているので、不透明であるが、保護電極３０が形成されている部分は光が通過するホール４００からは離れた位置に存在させることが出来るので、光の妨げになることはない。この様子を図３９では、保護電極３０において、点線で示している。

図４０は、図３９に示すセンサ素子をマトリクス状に配置した光センサの平面図である。図４０において、両側に配置した走査回路９５から走査線９１が横方向（ｘ方向）に延在している。下側に配置した信号回路９６から信号線９２が縦方向（ｙ方向）に延在し、上側に配置した電源回路９７から電源線９３が下方向（−ｙ方向）に延在している。走査線９１と信号線９２、あるいは、走査線９１と電源線９３で囲まれた領域がセンサ素子９４である。

なお、本実施例における光センサにおいては、単に、被測定物７００の有無のみでなく、被測定物７００からの反射の強度を測定することによって、２次元画像を読み取ることが出来る。また、色毎にセンシングすることによって、カラー画像、あるいは、分光画像を検出することも出来る。センサの分解能は、図３２におけるセンサ素子９４の大きさによって決まるが、必要に応じて複数のセンサ素子９４を纏めて駆動することによって実効的なセンサ素子の大きさを調整することが出来る。

図３９及び図４０の例では、有機ＥＬ表示装置と同様な構成を光センサに応用した例であるが、本発明は、このような構成のみでなく、他の検出方法を用いた光センサにも適用することができる。さらに本発明は、光センサのみでなく、例えば容量センサ等、半導体装置基板を用いた他のセンサにも適用することができる。

１１…走査線、 １２…映像信号線、 １３…画素、 １４…表示領域、 １５…端子領域、 １６…シール材、 １７…フレキシブル配線基板、 ２０…異物、 ３０…接続配線、 ５１…遮光膜、 ５２…下地膜、 ５３…ポリシリコン、 ５４…ゲート絶縁膜、 ５５…ゲート電極、 ５６…ゲート絶縁膜、 ９０…検出領域、 ９１…走査線、 ９２…信号線、 ９３…電源線、 ９４…センサ素子、 ９５…走査回路、 ９６…信号回路、 ９７…電源回路、 １００…ＴＦＴ基板、 １０１…遮光膜、 １０２…下地膜、 １０３…酸化物半導体、 １０４…ゲート絶縁膜、 １０５…ゲート電極、 １０６…層間絶縁膜、 １０７…無機パッシベーション膜、 １０８…スルーホール、 １０９…スルーホール、 １１０…ドレイン電極、 １１１…ソース電極、 １１２…有機パッシベーション膜、 １１３…コモン電極、 １１４…容量絶縁膜、 １１５…画素電極、 １１６…配向膜、 １３０…スルーホール、 １３１…スルーホール、 １３５…スルーホール、 １３６…スルーホール、 １５０…下部電極、 １５１…有機ＥＬ層、 １５２…カソード、 １５３…保護層、 １５４…粘着材、 １５５…偏光板、 １６０…バンク、 ２００…対向基板、 ２０１…カラーフィルタ、 ２０２…ブラックマトリクス、 ２０３…オーバーコート膜、 ２０４…配向膜、 ３００…液晶層、 ３０１…液晶分子、 ４００…ウィンドウ、 ５００…受光素子、 ５５１…酸化アルミニウム層、 ６００…フェースプレート、 ６０１…粘着材、 ７００…被測定物、 ８００…レジスト、 １０５１…酸化アルミニウム層、 １０９１…スルーホール、 １１１１…接続電極、 ＥＬ…有機ＥＬ層、 Ｃｈ…保持容量、 Ｌ…光、 Ｖａ…アノード電圧、 Ｖｇ…ゲート電圧、 Ｖｋ…カソード電圧、 Ｖｐ…画素電圧、 Ｖｓｉｇ…信号電圧

Claims (20)

1. 基板の上に、複数の走査線が互いに平行に第１の方向に延在し、複数の信号線が互いに平行に前記第１の方向と交差する方向である第２の方向に延在し、前記走査線と前記信号線に囲まれた領域に第１電極が配置した半導体装置であって、
   前記第１電極は、第１の酸化物半導体によって構成された第１のＴＦＴと、第２の酸化物半導体によって構成された第２のＴＦＴが直列に接続した構成によって制御され、
   前記第１の酸化物半導体と前記第２の酸化物半導体は、分離して配置され、
   前記第１の酸化物半導体と前記第２の酸化物半導体とは、金属または合金で形成された第２電極によって接続され、
   前記第１電極は、前記第１の酸化物半導体または前記第２の酸化物半導体と、金属または合金で形成された第３電極を介して接続されていることを特徴とする半導体装置。
2. 前記第１の酸化物半導体と前記第２の酸化物半導体は同じ層に分離して配置されていることを特徴とする請求項１に記載の半導体装置。
3. 基板の上に、複数の走査線が互いに平行に第１の方向に延在し、複数の信号線が互いに平行に前記第１の方向と交差する方向である第２の方向に延在し、前記走査線と前記信号線に囲まれた領域に第１電極が配置した半導体装置であって、
   前記第１電極は、第１の酸化物半導体によって構成された第１のＴＦＴと、第２の酸化物半導体によって構成された第２のＴＦＴが直列に接続した構成によって制御され、
   前記第１の酸化物半導体と前記第２の酸化物半導体は、分離して配置され、
   前記第１の酸化物半導体と前記第２の酸化物半導体は別層に形成され、かつ、前記第１の酸化物半導体と前記第２の酸化物半導体は平面で視てオーバーラップしていることを特徴とする半導体装置。
4. 前記第１のＴＦＴと前記第２のＴＦＴはスイッチングＴＦＴであることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
5. 前記第１のＴＦＴと前記第２のＴＦＴは、前記第１電極への電流の量を制御する制御トランジスタであることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
6. 前記第１電極がマトリクス状に配置した第１の領域を有し、
   前記第１の領域の外側には、前記走査線または前記信号線を駆動する駆動回路が形成され、前記駆動回路はポリシリコンＴＦＴで構成されていることを特徴とする請求項１乃至３のいずれか１項に記載の半導体装置。
7. 前記半導体装置は液晶表示装置であることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
8. 前記半導体装置は有機ＥＬ表示装置であることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
9. 前記半導体装置は光センサであることを特徴とする請求項１乃至６のいずれか１項に記載の半導体装置。
10. 基板の上に、複数の走査線が互いに平行に第１の方向に延在し、複数の信号線が互いに平行に前記第１の方向と交差する方向である第２の方向に延在し、前記走査線と前記信号線に囲まれた領域に第１電極が配置した半導体装置であって、
    前記第１電極は、ポリシリコンによって構成された第１のＴＦＴと、酸化物半導体によって構成された第２のＴＦＴが直列に接続した構成によって制御されていることを特徴とする半導体装置。
11. 前記第１のＴＦＴと前記第２のＴＦＴは別層に配置し、平面で視て前記第１のＴＦＴと前記第２のＴＦＴは、別な場所に配置していることを特徴とする請求項１０に記載の半導体装置。
12. 前記第１のＴＦＴと前記第２のＴＦＴ基板は別層に形成され、かつ、前記第１のＴＦＴと前記第２のＴＦＴは平面で視てオーバーラップしていることを特徴とする請求項１０に記載の半導体装置。
13. 前記第１のＴＦＴと前記第２のＴＦＴはスイッチングＴＦＴであることを特徴とする請求項１０に記載の半導体装置。
14. 前記第１のＴＦＴと前記第２のＴＦＴは、前記第１電極への電流の量を制御する制御トランジスタであることを特徴とする請求項１０に記載の半導体装置。
15. 前記第１電極がマトリクス状に配置した第１の領域を有し、
    前記第１の領域の外側には、前記走査線または前記信号線を駆動する駆動回路が形成され、前記駆動回路はポリシリコンＴＦＴで構成されていることを特徴とする請求項１０に記載の半導体装置。
16. 前記第１のＴＦＴは前記第２のＴＦＴよりも、基板に近く形成されていることを特徴とする請求項１０に記載の半導体装置。
17. 前記第１のＴＦＴは前記信号線と接続し、前記第２のＴＦＴは前記第１電極と接続していることを特徴とする請求項１０に記載の半導体装置。
18. 前記半導体装置は液晶表示装置であることを特徴とする請求項１０乃至１７のいずれか１項に記載の半導体装置。
19. 前記半導体装置は有機ＥＬ表示装置であることを特徴とする請求項１０乃至１７のいずれか１項に記載の半導体装置。
20. 前記半導体装置は光センサであることを特徴とする請求項１０乃至１７のいずれか１項に記載の半導体装置。

Images