JP2020184616A - 基板およびその形成方法 - Google Patents

基板およびその形成方法 Download PDF

Info

Publication number
JP2020184616A
JP2020184616A JP2020056192A JP2020056192A JP2020184616A JP 2020184616 A JP2020184616 A JP 2020184616A JP 2020056192 A JP2020056192 A JP 2020056192A JP 2020056192 A JP2020056192 A JP 2020056192A JP 2020184616 A JP2020184616 A JP 2020184616A
Authority
JP
Japan
Prior art keywords
ratio
layer
adhesive layer
oxygen
nitrogen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2020056192A
Other languages
English (en)
Other versions
JP6908750B2 (ja
Inventor
林　光明
Mitsuaki Hayashi
光明 林
永豐 林
Yung-Gong Lin
永豐 林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Vanguard International Semiconductor Corp
Vanguard International Semiconductor America
Original Assignee
Vanguard International Semiconductor Corp
Vanguard International Semiconductor America
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Vanguard International Semiconductor Corp, Vanguard International Semiconductor America filed Critical Vanguard International Semiconductor Corp
Publication of JP2020184616A publication Critical patent/JP2020184616A/ja
Application granted granted Critical
Publication of JP6908750B2 publication Critical patent/JP6908750B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/0214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being a silicon oxynitride, e.g. SiON or SiON:H
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02494—Structure
    • H01L21/02496—Layer structure
    • H01L21/02505—Layer structure consisting of more than two layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Laminated Bodies (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

【課題】生産コストを低減し、歩留まりと信頼性を高める基板とその形成方法を提供する。【解決手段】基板はセラミックコア、第１の接着層、バリア層、および第２の接着層を含む。第１の接着層は、セラミックコアを覆い、酸窒化シリコンを含み、第１の接着層の酸窒化シリコンの酸素と窒素の原子数比が第１の比率を有する。バリア層は、第１の接着層を覆い、酸窒化シリコンを含み、バリア層の酸窒化シリコンの酸素と窒素の原子数比が第１の比率と異なる第２の比率を有する。第２の接着層は、バリア層を覆い、酸窒化シリコンを含み、第２の接着層の酸窒化シリコンの酸素と窒素の原子数比が第２の比率と異なる第３の比率を有する。【選択図】図２

Description

本出願は、２０１９年５月３日に出願された台湾特許出願番号第１０８１１５３１２号についての優先権を主張するものであり、これらの全ては引用によって本願に援用される。
本発明は、半導体製造に関するものであり、特に、半導体デバイスおよびその形成方法に関するものである。
半導体構造は、基板、および基板上のエピタキシャル層を含む。エピタキシャル層および基板は異なる材料を含むため、エピタキシャル層の形成は、異種（ｈｅｔｅｒｏｇｅｎｅｏｕｓ）エピタキシャル成長プロセスを用いる。材料の異なる格子定数などの問題により、異種エピタキシャル成長プロセスは、欠陥のあるエピタキシャル層を形成する傾向がある。従って、基板を改善する必要がある。
既存の基板は一般に適切であるが、それらはあらゆる点で満足のいくものではない。例えば、基板は多層構造を含み、複雑なプロセスで形成された基板は生産コストを増加させるだけでなく、基板に欠陥を生じさせやすく、それにより歩留まりが低下する。従って、生産コストを低減し、歩留まりと信頼性を高めるために、基板とその形成方法をさらに改善する必要がある。
本発明は、生産コストを低減し、歩留まりと信頼性を高める基板とその形成方法を提供することを目的とする。
本発明のいくつかの実施形態による基板が提供される。基板はセラミックコア、第１の接着層、バリア層、および第２の接着層を含む。第１の接着層は、セラミックコアを覆い、酸窒化シリコンを含み、第１の接着層の酸窒化シリコンの酸素と窒素の原子数比が第１の比率を有する。バリア層は、第１の接着層を覆い、酸窒化シリコンを含み、バリア層の酸窒化シリコンの酸素と窒素の原子数比が第１の比率と異なる第２の比率を有する。第２の接着層は、バリア層を覆い、酸窒化シリコンを含み、第２の接着層の酸窒化シリコンの酸素と窒素の原子数比が第２の比率と異なる第３の比率を有する。
いくつかの実施形態では、第１の比率と第３の比率は、それぞれ独立して６：４から９：１の範囲にある。
いくつかの実施形態では、第２の比率は１：９から４：６の範囲にある。
いくつかの実施形態では、バリア層の厚さと第１の接着層の厚さまたは第２の接着層との比率は、３から６の範囲にある。
いくつかの実施形態では、セラミックコアは、窒化アルミニウム、窒化ガリウム、窒化アルミニウムガリウム、炭化ケイ素、酸化亜鉛、酸化ガリウム、またはそれらの組み合わせを含む。
いくつかの実施形態では、基板は、第２の接着層の第１の側面に配置され、III‐Ｖ族半導体材料を含むエピタキシャル層、およびエピタキシャル層と第２の接着層との間に配置された接合層をさらに含む。
いくつかの実施形態では、基板は、接合層と第２の接着層との間に配置された充填層をさらに含む。
いくつかの実施形態では、基板は、第２の接着層の第２の側面に配置された導電層をさらに含み、第２の側面は第１の側面の反対側にある。
いくつかの実施形態では、導電層の側壁は、第２の接着層の第３の側面の側壁と同一平面上にあり、第３の側面は、第１の側面と第２の側面の間にある。
いくつかの実施形態では、導電層は、Ｔｉ、ＴｉＮ、Ｃｏ、Ｎｉ、Ｐｔ、Ｔａ、ＴａＮ、ＳｉＣｒ、またはそれらの組み合わせを含む。
いくつかの実施形態では、導電層の厚さは、１０００Åから１００００Åの範囲にある。
本発明のいくつかの実施形態による、基板を形成する方法が提供される。この方法はセラミックコアを提供するステップ、および堆積プロセス中にケイ素源、酸素源、および窒素源を提供し、セラミックコアを覆う第１の接着層、第１の接着層を覆うバリア層、およびバリア層を覆う第２の接着層を順次に形成するステップを含み、第１の接着層の酸素と窒素の原子数比、バリア層の酸素と窒素の原子数比、および第２の接着層の酸素と窒素の原子数比は、第１の比率、第２の比率、および第３の比率をそれぞれ有し、第２の比率は第１の比率と異なり、第３の比率は、第２の比率と異なる。
いくつかの実施形態では、第１の比率と第３の比率は、それぞれ独立して６：４から９：１の範囲にある。
いくつかの実施形態では、第２の比率は１：９から４：６の範囲にある。
いくつかの実施形態では、酸素源は、水蒸気、酸素、オゾン、またはそれらの組み合わせを含み、窒素源は、アンモニア、窒素、またはそれらの組み合わせを含み、堆積プロセスは、酸素と窒素の流量比を８：２から２：８に調整し、次いで８：２に調整するステップを含む。
いくつかの実施形態では、堆積プロセスは、化学気相堆積プロセスを含む。
いくつかの実施形態では、この方法は、第２の接着層の第１の側面に接合層を形成するステップ、接合層にエピタキシャル層を形成するステップ、および第２の接着層の第２の側面に導電層を形成するステップをさらに含み、第２の側面は第１の側面の反対側にある。
いくつかの実施形態では、導電層の側壁は、第２の接着層の第３の側面の側壁と同一平面上にあり、第３の側面は、第１の側面と第２の側面の間にある。
いくつかの実施形態では、導電層は、Ｔｉ、ＴｉＮ、Ｃｏ、Ｎｉ、Ｐｔ、Ｔａ、ＴａＮ、ＳｉＣｒ、またはそれらの組み合わせを含む。
いくつかの実施形態では、この方法は、接合層を形成する前に充填層を形成するステップをさらに含み、充填層は多層構造を含む。
本発明の態様は、添付の図面を参照することで、以下の詳細な説明からより完全に理解され得る。産業における標準的な慣行に従って、さまざまな特徴が縮尺通りに描かれていないことに留意されたい。実際、種々の特徴の寸法は、議論を明確化するために、任意に増加または減少されている。
図１Ａは、本発明のいくつかの実施形態による、製造の様々な段階での基板を示す断面図である。 図１Ｂは、本発明のいくつかの実施形態による、製造の様々な段階での基板を示す断面図である。 図２は、本発明のもう１つの実施形態による、基板を示す断面図である。
以下は、当業者が本発明をよりよく理解できるように、いくつかの実施形態を概説する。しかしながら、これらの実施形態は例に過ぎず、本発明を限定することを意図するものではない。当業者が要件に応じて以下に説明する実施形態を調整でき、例えば、プロセスの順序を変更する、および／またはここに記載されているよりも多いまたは少ないステップを含めることができ、且つこれらの調整は、本発明の範囲から逸脱しないことは理解できるであろう。
また、以下に説明する実施形態に基づいて、他の構成要素を追加することができる。例えば、「第１の要素上に第２の要素を形成する」の説明は、第１の要素が第２の要素と直接接触する実施形態を含むことができ、第１の要素と第２の要素が直接接触しないように、第１の要素と第２の要素の間に追加の要素が配置される実施形態を含むこともでき、装置が異なる方向で操作または使用されるとき、第１の要素と第２の要素の空間的に相対的な記述は変わる場合がある。また、以下の説明は、複数の例において同じ構成要素の符号または文字を繰り返し用いる可能性がある。繰り返し用いる目的は、簡易化した、明確な説明を提供するためのもので、複数の以下に討論する実施形態および／または配置の関係を限定するものではない。
本発明のいくつかの実施形態による基板およびその形成方法を説明する。本発明に係る基板は、酸窒化シリコンを有する接着層およびバリア層を含み、プロセスのステップの回数を減らし、それにより基板の歩留まりを向上させ、生産コストをすることができる。
図１Ａ〜図１Ｂは、本発明のいくつかの実施形態による、基板１００を製造する様々な段階を示す断面図である。いくつかの実施形態では、図１Ａに示されるように、基板１００はセラミックコア１０２を含む。いくつかの実施形態では、セラミックコア１０２は、窒化アルミニウム（ＡｌＮ）、窒化ガリウム（ＧａＮ）、窒化アルミニウムガリウム（ＡｌＧａＮ）、炭化ケイ素（ＳｉＣ）、酸化亜鉛（ＺｎＯ）、酸化ガリウム（Ｇａ２Ｏ３）、類似の材料、またはそれらの組み合わせを含む。いくつかの実施形態では、セラミックコア１０２の厚さは、約１００マイクロメートル（μｍ）から約１５００μｍの範囲、例えば約７００μｍから約８００μｍの範囲にあることができる。
次いで、いくつかの実施形態により、堆積プロセスが実行され、セラミックコア１０２を覆う第１の接着層１０４、第１の接着層１０４を覆うバリア層１０６、およびバリア層１０６を覆う第２の接着層１０８を順次に形成する。いくつかの実施形態では、堆積プロセスは、化学気相堆積（ＣＶＤ）プロセス、例えば低圧ＣＶＤ（ＬＰＣＶＤ）プロセスを含むことができる。
堆積プロセス中に、ケイ素源、酸素源、および窒素源が提供される。例えば、ケイ素源は、シラン（ＳｉＨ４）、テトラエチルオルトシリケート（ＴＥＯＳ）、類似の材料、またはそれらの組み合わせを含むことができる。例えば、酸素源は、水蒸気（Ｈ２Ｏ）、酸素（Ｏ２）、オゾン（Ｏ３）、類似の材料、またはそれらの組み合わせを含むことができる。例えば、窒素源は、アンモニア（ＮＨ３）、窒素（Ｎ２）、類似の材料、またはそれらの組み合わせを含むことができる。
堆積プロセス中に酸窒化シリコンを全て含む第１の接着層１０４、バリア層１０６、および第２の接着層１０８は、窒素源と酸素源の流量比を調整することにより形成される。その中の第１の接着層１０４の酸窒化シリコンの酸素と窒素の原子数比（酸素原子の数：窒素原子の数）は、第１の比率であり、バリア層１０６の酸窒化シリコンの酸素と窒素の原子数比（酸素原子の数：窒素原子の数）は、第２の比率であり、第２の接着層１０８の酸窒化シリコンの酸素と窒素の原子数比（酸素原子の数：窒素原子の数）は、第３の比率である。第１の比率と第３の比率は、第２の比率と異なる。第３の比率は、第１の比率と同じまたは異なることができる。
いくつかの実施形態では、第１の接着層１０４が形成されるとき、酸素と窒素の流量比は、酸素源としての酸素と窒素源としての窒素が約８：２に調整され、第１の接着層１０４の酸窒化シリコン内の酸素と窒素の原子数比の第１の比率は、約６：４から約９：１の範囲、例えば約８：２にあることになる。異なる酸素源と窒素源が用いられるとき、窒素源と酸素源の流量比は、それぞれに含まれる酸素原子の数と窒素原子の数によって異なる。例えば、水蒸気が酸素源として用いられ、窒素が窒素源として用いられる実施形態では、水蒸気と窒素の流量比は、約１６：２に調整され、第１の接着層１０４の酸窒化シリコンの酸素と窒素の原子数比の第１の比率は、約６：４から約９：１の範囲にあることになる。
酸素原子の数は窒素原子の数よりも多いため、形成された酸窒化シリコンは良好な接着性を有し、後続して堆積される層とセラミックコア１０２との間に接着を提供することができる。いくつかの実施形態では、第１の接着層１０４は、約１００Åから約２０００Åの範囲、例えば約８００Åから約１２００Åの範囲の厚さＴ１を有する。いくつかの実施形態による、この厚さの範囲を有する第１の接着層１０４は、次いで、その上に後続して形成される層が脱落しにくくなるようにすることができる。
いくつかの実施形態では、バリア層１０６が形成されるとき、酸素と窒素の流量比は、酸素源としての酸素と窒素源としての窒素が約２：８に調整され、バリア層１０６の酸窒化シリコン内の酸素と窒素の原子数比の第２の比率は、約１：９から約４：６の範囲、例えば約２：８にあることになる。前述のように、窒素源と酸素源の流量比は、それぞれに含まれる酸素原子の数と窒素原子の数によって異なる。窒素原子の数は酸素原子の数よりも多いため、形成された酸窒化シリコンは、セラミックコア１０２内の材料が外へ拡散する、および／またはバリア層１０６外の材料がセラミックコア１０２内に拡散するのを回避することができる。これらの拡散は欠陥を引き起こし、基板１００の信頼性を低下させる。
いくつかの実施形態では、バリア層１０６は、約３０００Åから約６０００Åの範囲、例えば約４０００Åから約５０００Åの範囲の厚さＴ２を有する。いくつかの実施形態による、この厚さの範囲のバリア層１０６は、材料の拡散を回避または最小化することができる。いくつかの実施形態では、バリア層１０６の厚さＴ２と第１の接着層１０４の厚さＴ１との比率は、約３から約６の範囲、例えば約４から約５の範囲にある。
いくつかの実施形態では、第２の接着層１０８が形成されるとき、酸素と窒素の流量比は、酸素源としての酸素と窒素源としての窒素が約８：２に調整され、第２の接着層１０８の酸窒化シリコン内の酸素と窒素の原子数比の第３の比率は、約６：４から約９：１の範囲、例えば約８：２にあることになる。前述のように、窒素源と酸素源の流量比は、それぞれに含まれる酸素原子の数と窒素原子の数によって異なる。酸素原子の数は窒素原子の数よりも多いため、形成された酸窒化シリコンは、良好な接着性を有し、後続して堆積される層とバリア層１０６との間に接着性を提供することができる。いくつかの実施形態では、第２の接着層１０８は、約１００Åから約２０００Åの範囲、例えば約８００Åから約１２００Åの範囲の厚さＴ３を有する。いくつかの実施形態による、この厚さの範囲を有する第２の接着層１０８は、いくつかの実施形態による、この厚さの範囲を有する第２の接着層１０８は、次いで、その上に形成される層が脱落しにくくなるようにすることができる。いくつかの実施形態では、バリア層１０６の厚さＴ２と第２の接着層１０８の厚さＴ３との比率は、約３から約６の範囲、例えば約４から約５の範囲にある。
図１Ａに示されるように、第１の接着層１０４の厚さＴ１は第２の接着層１０８の厚さＴ３と実質的に等しいが、本発明はそれに限定されない。第１の接着層１０４の厚さＴ１および／または第２の接着層１０８の厚さＴ３は、第１の接着層１０４の厚さＴ１は、第２の接着層１０８の厚さＴ３より大きく、または小さくなるように調整されることができる。
異なる材料を有する接着層およびバリア層を含む基板を形成することに比べて、本発明は、堆積プロセス中に酸素源と窒素源の流量比を調整することにより、異なる窒素と酸素の原子数比を有する酸窒化シリコンを含む第１の接着層１０４、バリア層１０６、および第２の接着層１０８を形成し、プロセスを簡素化して基板１００の製造コストを低減することができ、基板１００に望ましくない欠陥を形成することを回避し、それにより基板１００の歩留まりおよび信頼性を向上させることができる。
第１の接着層１０４、バリア層１０６、および第２の接着層１０８は全て、酸窒化シリコンを含み、接着層の酸窒化シリコン中の酸素と窒素の原子数比は、バリア層の酸窒化シリコン中の酸素と窒素の原子数比と異なる。一実施形態では、堆積プロセス中に酸素源と窒素源の流量比を調整することにより、各層の層内分布が調整されることができ、第１の接着層１０４、バリア層１０６、および第２の接着層１０８は、組成グレーデッド層になる。
次いで、図１Ｂに示されるように、いくつかの実施形態による、充填層１１０が第２の接着層１０８の第１の側面に形成される。充填層１１０は、後続の層が平坦な表面上に形成されるように、第１の接着層１０６の表面の穴を充填することができる。いくつかの実施形態では、充填層１１０は、ＣＶＤプロセス、スピンコーティングプロセス、類似のプロセス、またはそれらの組み合わせによって形成されることができる。いくつかの実施形態では、充填層１１０は、ホウリンケイ酸塩ガラス（ＢＰＳＧ）、ホウケイ酸塩ガラス（ＢＳＧ）、リンケイ酸塩ガラス（ＰＳＧ）、フッ化ケイ酸塩ガラス（ＦＳＧ）、スピンオンガラス（ＳＯＧ）、プラズマ強化酸化物（ＰＥＯＸ）、類似の材料、それらの多層、またはその組み合わせを含むことができる。
次いで、いくつかの実施形態による、充填層１１０上に接合層１１２が形成される。いくつかの実施形態では、接合層１１２はＣＶＤプロセスによって形成されることができ、接合層１１２は酸化ケイ素を含むことができる。接合層１１２は、後続して形成される層と充填層１１０との間に接合を提供することができる。いくつかの実施形態では、接合層１１２の厚さは、約５０００Åから約２００００Åの範囲、例えば約１００００Åから約１５０００Åの範囲にある。
次いで、いくつかの実施形態による、単結晶層１１４が接合層１１２上に形成される。単結晶層１１４の結晶格子は、その上に後続して形成されるエピタキシャル層の結晶格子と一致し、エピタキシャル層が成長しやすい表面を提供することができる。いくつかの実施形態では、単結晶層１１４は、層転写（ｌａｙｅｒ ｔｒａｎｓｆｅｒ）プロセスによって接合層１１２に接合されることができる。いくつかの実施形態では、単結晶層１１４はシリコン（１１１）を含む。
次いで、いくつかの実施形態による、エピタキシャル層１１６が単結晶層１１４上に形成される。いくつかの実施形態では、エピタキシャル層１１６は、ＣＶＤプロセス、例えばＬＰＣＶＤプロセスによって形成されることができる。いくつかの実施形態では、エピタキシャル層１１６は、III‐Ｖ族半導体材料、例えば、窒化ガリウムを含むことができる。
上記の実施形態では、本発明は、堆積プロセス中に酸素源と窒素源の流量比を調整し、異なる窒素源と酸素源の流量比は、接着層またはバリア層を形成して、異なる酸素と窒素の原子数比を有する酸窒化シリコンを含む第１の接着層１０４、バリア層１０６、および第２の接着層１０８を形成するのにそれぞれ適用可能である。従って、基板１００のプロセスの複雑さおよび製造コストを低減することができ、基板１００に形成される望ましくない欠陥を回避し、それにより基板１００の歩留まりおよび信頼性を向上させることができる。
図２は、本発明のもう１つの実施形態による、基板２００を示す断面図である。簡単にするために、同じ要素は同じ記号で説明され、これらの要素の形成および材料は上記で説明されているため、再度説明されない。図１Ａ〜図１Ｂの実施形態に比べ、以下の実施形態は、導電層１１８を第２の接着層１０８上に提供するため、基板２００が静電吸着、例えば静電チャック（ＥＳＣ）を用いる半導体処理ツールに適用されることができる。
いくつかの実施形態では、図２に示されるように、エピタキシャル層１１６が第２の接着層１０８の第１の側面に配置され、導電層１１８が第２の接着層１０８の第２の側面に形成され、第２の側面は第１の側面の反対側にある。導電層１１８は、ＣＶＤプロセス、物理気相堆積（ＰＶＤ）プロセス、原子層堆積（ＡＬＤ）プロセス、類似のプロセス、またはそれらの組み合わせなどの堆積プロセスによって形成されることができる。いくつかの実施形態では、導電層１１８は、約１０００Åから約１００００Åの範囲、例えば約３０００Åから約６０００Åの範囲の厚さＴ４を有する。
いくつかの実施形態では、導電層１１８は、後続のプロセスに適用可能な高融点を有する材料を含むことができる。例えば、通常１１００℃で成長する窒化ガリウムを含むエピタキシャル層１１６の実施形態では、導電層１１８は、約１４００℃を超える融点を有する材料から選択されることができる。いくつかの実施形態では、導電層１１８は、Ｔｉ、ＴｉＮ、Ｃｏ、Ｎｉ、Ｐｔ、Ｔａ、ＴａＮ、ＳｉＣｒ、類似の材料、またはそれらの組み合わせを含むことができる。
図２に示されるように、第２の接着層１０８は、第１の側面と第２の側面の間に第３の側面を含み、導電層１１８の側壁は、第２の接着層１０８の第３の側面の側壁と同一平面上にある。いくつかの実施形態による導電層１１８の側壁は、第２の接着層１０８の第３の側面の側壁を越えて延伸することなく、延伸した部分が漏れ経路を形成するのを回避することができる。
上述の実施形態では、本発明は、基板２００上に導電層１１８を提供し、静電吸着を用いる半導体処理ツールに基板２００が適用できるようにさせる。また、いくつかの実施形態による導電層１１８は、後続のプロセスに適用可能な高融点を有する材料を含む。また、本発明は、導電層１１８の側壁を調整して、望ましくない漏れ経路の形成を回避する。
要約すると、本発明は、堆積プロセス中に酸素源と窒素源の流量比を調整し、より高い酸素流量を使用して接着層を形成し、より高い窒素流量を使用してバリア層を形成するため、異なる窒素と酸素の原子数比を有する酸窒化シリコンを含む接着層およびバリア層が形成されることができる。異なる材料を有する接着層およびバリア層を含む基板に比べて、本発明により提供される基板およびその形成方法は、プロセスを簡素化し、製造コストを低減することができる。プロセスの簡素化により、基板に望ましくない欠陥を形成することを回避し、それにより基板の歩留まりおよび信頼性を向上させることができる。
いくつかの実施形態では、基板上に導電層が配置され、静電吸着を使用する半導体処理ツールに基板が適用できるようにさせる。いくつかの実施形態では、導電層は、後続のプロセスに適用可能な高融点を有する材料を含む。いくつかの実施形態では、導電層の側壁は、導電層の側壁が接着層の側壁を越えて延伸することなく、延長した部分が漏れ経路を形成するのを回避するように調整される。
本発明は、様々な実施形態によって上記で説明されたが、これらの実施形態は、本発明を限定することを意図するものではない。当業者は、本発明の実施形態に基づいて、本明細書に記載の様々な実施形態と同じ目的および／または利点を実現するために様々な変更、置換、および変更を行うことができることを理解すべきである。当業者はまた、実施されるそのような設計または修正が本発明の精神および範囲から逸脱しないことを理解すべきである。従って、本発明の保護範囲は、添付の特許請求の範囲に記載される主題として定義される。
１００、２００ 基板
１０２ セラミックコア
１０４ 第１の接着層
１０６ バリア層
１０８ 第２の接着層
１１０ 充填層
１１１ シリコン
１１２ 接合層
１１４ 単結晶層
１１６ エピタキシャル層
１１８ 導電層
Ｔ１、Ｔ２、Ｔ３、Ｔ４ 厚さ

Claims (20)

  1. セラミックコア、
    前記セラミックコアを覆い、酸窒化シリコンを含み、前記第１の接着層の酸窒化シリコンの酸素と窒素の原子数比は第１の比率を有する第１の接着層、
    前記第１の接着層を覆い、酸窒化シリコンを含み、前記バリア層の酸窒化シリコンの酸素と窒素の原子数比は、前記第１の比率と異なる第２の比率を有するバリア層、および
    前記バリア層を覆い、酸窒化シリコンを含み、前記第２の接着層の酸窒化シリコンの酸素と窒素の原子数比は、前記第２の比率と異なる第３の比率を有する第２の接着層、
    を含む基板。
  2. 前記第１の比率と前記第３の比率は、それぞれ独立して６：４から９：１の範囲にある請求項１に記載の基板。
  3. 前記第２の比率は１：９から４：６の範囲にある請求項１に記載の基板。
  4. 前記バリア層の厚さと前記第１の接着層の厚さまたは前記第２の接着層との比率は、３から６の範囲にある請求項１に記載の基板。
  5. 前記セラミックコアは、窒化アルミニウム、窒化ガリウム、窒化アルミニウムガリウム、炭化ケイ素、酸化亜鉛、酸化ガリウム、またはそれらの組み合わせを含む請求項１に記載の基板。
  6. 前記第２の接着層の第１の側面に配置され、III‐Ｖ族半導体材料を含むエピタキシャル層、および
    前記エピタキシャル層と前記第２の接着層との間に配置された接合層をさらに含む請求項１に記載の基板。
  7. 前記接合層と前記第２の接着層との間に配置された充填層をさらに含む請求項６に記載の基板。
  8. 前記第２の接着層の第２の側面に配置された導電層をさらに含み、前記第２の側面は前記第１の側面の反対側にある請求項６に記載の基板。
  9. 前記導電層の側壁は、前記第２の接着層の第３の側面の側壁と同一平面上にあり、前記第３の側面は、前記第１の側面と前記第２の側面の間にある請求項８に記載の基板。
  10. 前記導電層は、Ｔｉ、ＴｉＮ、Ｃｏ、Ｎｉ、Ｐｔ、Ｔａ、ＴａＮ、ＳｉＣｒ、またはそれらの組み合わせを含む請求項８に記載の基板。
  11. 前記導電層の厚さは、１０００Åから１００００Åの範囲にある請求項８に記載の基板。
  12. セラミックコアを提供するステップ、および
    堆積プロセス中にケイ素源、酸素源、および窒素源を提供し、前記セラミックコアを覆う第１の接着層、前記第１の接着層を覆うバリア層、および前記バリア層を覆う第２の接着層を順次に形成するステップを含み、
    前記第１の接着層の酸素と窒素の原子数比、前記バリア層の酸素と窒素の原子数比、および前記第２の接着層の酸素と窒素の原子数比は、第１の比率、第２の比率、および第３の比率をそれぞれ有し、前記第２の比率は前記第１の比率と異なり、前記第３の比率は、前記第２の比率と異なる基板を形成する方法。
  13. 前記第１の比率と前記第３の比率は、それぞれ独立して６：４から９：１の範囲にある請求項１２に記載の方法。
  14. 前記第２の比率は１：９から４：６の範囲にある請求項１２に記載の方法。
  15. 前記酸素源は、水蒸気、酸素、オゾン、またはそれらの組み合わせを含み、前記窒素源は、アンモニア、窒素、またはそれらの組み合わせを含み、前記堆積プロセスは、酸素と窒素の流量比を８：２から２：８に調整し、次いで８：２に調整するステップを含む請求項１２に記載の方法。
  16. 前記堆積プロセスは、化学気相堆積プロセスを含む請求項１２に記載の方法。
  17. 前記第２の接着層の第１の側面に接合層を形成するステップ、
    前記接合層にエピタキシャル層を形成するステップ、および
    前記第２の接着層の第２の側面に導電層を形成するステップをさらに含み、前記第２の側面は前記第１の側面の反対側にある請求項１２に記載の方法。
  18. 前記導電層の側壁は、前記第２の接着層の第３の側面の側壁と同一平面上にあり、前記第３の側面は、前記第１の側面と前記第２の側面の間にある請求項１７に記載の方法。
  19. 前記導電層は、Ｔｉ、ＴｉＮ、Ｃｏ、Ｎｉ、Ｐｔ、Ｔａ、ＴａＮ、ＳｉＣｒ、またはそれらの組み合わせを含む請求項１７に記載の方法。
  20. 前記接合層を形成する前に充填層を形成するステップをさらに含み、前記充填層は多層構造を含む請求項１７に記載の方法。
JP2020056192A 2019-05-03 2020-03-26 基板およびその形成方法 Active JP6908750B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW108115312A TWI692869B (zh) 2019-05-03 2019-05-03 基底及其製造方法
TW108115312 2019-05-03

Publications (2)

Publication Number Publication Date
JP2020184616A true JP2020184616A (ja) 2020-11-12
JP6908750B2 JP6908750B2 (ja) 2021-07-28

Family

ID=71896070

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2020056192A Active JP6908750B2 (ja) 2019-05-03 2020-03-26 基板およびその形成方法

Country Status (3)

Country Link
US (1) US10971355B2 (ja)
JP (1) JP6908750B2 (ja)
TW (1) TWI692869B (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022181163A1 (ja) * 2021-02-26 2022-09-01 信越半導体株式会社 窒化物半導体基板およびその製造方法
JPWO2022259651A1 (ja) * 2021-06-08 2022-12-15
JPWO2023063278A1 (ja) * 2021-10-15 2023-04-20
WO2023063046A1 (ja) * 2021-10-15 2023-04-20 信越半導体株式会社 窒化物半導体基板及びその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153823A (ja) * 2008-11-27 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法及び半導体装置の作製方法
JP2019523994A (ja) * 2016-06-14 2019-08-29 クロミス，インコーポレイテッド 電力およびｒｆ用途用の設計された基板構造
JP2019528576A (ja) * 2016-08-23 2019-10-10 クロミス，インコーポレイテッド 加工基板と統合された電子パワーデバイス

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10755986B2 (en) * 2016-03-29 2020-08-25 QROMIS, Inc. Aluminum nitride based Silicon-on-Insulator substrate structure
US10655243B2 (en) * 2016-08-05 2020-05-19 QROMIS, Inc. Growth of epitaxial gallium nitride material using a thermally matched substrate

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010153823A (ja) * 2008-11-27 2010-07-08 Semiconductor Energy Lab Co Ltd 半導体基板の作製方法及び半導体装置の作製方法
JP2019523994A (ja) * 2016-06-14 2019-08-29 クロミス，インコーポレイテッド 電力およびｒｆ用途用の設計された基板構造
JP2019528576A (ja) * 2016-08-23 2019-10-10 クロミス，インコーポレイテッド 加工基板と統合された電子パワーデバイス

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2022181163A1 (ja) * 2021-02-26 2022-09-01 信越半導体株式会社 窒化物半導体基板およびその製造方法
JP7549549B2 (ja) 2021-02-26 2024-09-11 信越半導体株式会社 窒化物半導体基板およびその製造方法
JPWO2022259651A1 (ja) * 2021-06-08 2022-12-15
WO2022259651A1 (ja) * 2021-06-08 2022-12-15 信越半導体株式会社 窒化物半導体基板及びその製造方法
JP7334869B2 (ja) 2021-06-08 2023-08-29 信越半導体株式会社 窒化物半導体基板及びその製造方法
JPWO2023063278A1 (ja) * 2021-10-15 2023-04-20
WO2023063046A1 (ja) * 2021-10-15 2023-04-20 信越半導体株式会社 窒化物半導体基板及びその製造方法
WO2023063278A1 (ja) * 2021-10-15 2023-04-20 信越半導体株式会社 窒化物半導体基板及びその製造方法
JPWO2023063046A1 (ja) * 2021-10-15 2023-04-20
JP7533793B2 (ja) 2021-10-15 2024-08-14 信越半導体株式会社 窒化物半導体基板及びその製造方法
JP7533794B2 (ja) 2021-10-15 2024-08-14 信越半導体株式会社 窒化物半導体基板の製造方法

Also Published As

Publication number Publication date
TW202042392A (zh) 2020-11-16
TWI692869B (zh) 2020-05-01
JP6908750B2 (ja) 2021-07-28
US10971355B2 (en) 2021-04-06
US20200350410A1 (en) 2020-11-05

Similar Documents

Publication Publication Date Title
JP6908750B2 (ja) 基板およびその形成方法
US10249577B2 (en) Method of forming metal interconnection and method of fabricating semiconductor apparatus using the method
US10431665B2 (en) Multiple-layer spacers for field-effect transistors
CN110678981A (zh) 3d-nand器件中用于字线分离的方法
US20050186777A1 (en) Methods of fabricating interconnects for semiconductor components
US10818631B2 (en) Semiconductor structure and method of forming the same
US10128148B2 (en) Methods for fabricating semiconductor devices including surface treatment processes
US7635651B2 (en) Method of smoothening dielectric layer
US6649512B1 (en) Method for improving adhesion of a low k dielectric to a barrier layer
US20160099167A1 (en) Air-gap structure formation with ultra low-k dielectric layer on pecvd low-k chamber
US20140117511A1 (en) Passivation Layer and Method of Making a Passivation Layer
US20040253388A1 (en) Method for forming low dielectric layer of semiconductor device
KR100675895B1 (ko) 반도체소자의 금속배선구조 및 그 제조방법
CN112567512A (zh) 半导体结构及其形成方法
CN111987140A (zh) 基底及其制造方法
KR100744424B1 (ko) 반도체소자의 제조방법
US20200144056A1 (en) Method of forming a cobalt layer on a substrate
KR100980059B1 (ko) 반도체 소자의 텅스텐 질화물층 증착 방법
CN112435958B (zh) 集成电路结构及其形成方法
US20240102162A1 (en) Manufacturing method of semiconductor device
US20230068625A1 (en) Semiconductor structure and manufacturing method thereof
US20230037450A1 (en) Deuterium-containing films
KR100401504B1 (ko) 반도체장치의 패시베이션층 형성방법
KR100598347B1 (ko) 반도체 소자의 제조방법
KR20070048820A (ko) 반도체 장치의 배선 구조물 및 그 제조 방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210308

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210316

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210601

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210623

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210701

R150 Certificate of patent or registration of utility model

Ref document number: 6908750

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250