JP2020161644A - 電圧クランプ回路及び集積回路。 - Google Patents
電圧クランプ回路及び集積回路。 Download PDFInfo
- Publication number
- JP2020161644A JP2020161644A JP2019059397A JP2019059397A JP2020161644A JP 2020161644 A JP2020161644 A JP 2020161644A JP 2019059397 A JP2019059397 A JP 2019059397A JP 2019059397 A JP2019059397 A JP 2019059397A JP 2020161644 A JP2020161644 A JP 2020161644A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- zener diode
- zener
- node
- clamp circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 9
- 239000004065 semiconductor Substances 0.000 description 7
- 102100036285 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Human genes 0.000 description 3
- 101000875403 Homo sapiens 25-hydroxyvitamin D-1 alpha hydroxylase, mitochondrial Proteins 0.000 description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 229920001184 polypeptide Polymers 0.000 description 2
- 102000004196 processed proteins & peptides Human genes 0.000 description 2
- 108090000765 processed proteins & peptides Proteins 0.000 description 2
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
Description
図2は、本発明の実施形態に係る電圧クランプ回路1の構成の一例を示す図である。電圧クランプ回路1は、第1のツェナーダイオード11、第2のツェナーダイオード12、及び抵抗素子13を含んで構成されている。第1のツェナーダイオード11、第2のツェナーダイオード12、及び抵抗素子13は、単一の半導体チップに形成されている。
Vin=Vz(Iz1)・・・(1)
Vout=Vz(Iz1)−R・Iz2=Vz(Iz2)・・・(2)
図3は、本発明の第2の実施形態に係る電圧クランプ回路1Aの構成の一例を示す図である。電圧クランプ回路1は、抵抗素子13の抵抗値が可変である可変抵抗素子によって構成されている点が、第1の実施形態に係る電圧クランプ回路1と異なる。
図4は、本発明の実施形態に係る集積回路100の構成の一例を示す図である。集積回路100は、フォールディッドカスコードアンプを構成するものであり、本発明の第1の実施形態に係る電圧クランプ回路1を2つ含んでいる。なお、図4において、2つの電圧クランプを区別するために、参照符号1a及び1bを付与している。
11 第1のツェナーダイオード
12 第2のツェナーダイオード
13 抵抗素子
100 集積回路
Claims (4)
- 第1のツェナーダイオードと、
前記第1のツェナーダイオードのカソードに一端が接続された抵抗素子と、
前記抵抗素子の他端にカソードが接続された第2のツェナーダイオードと、
を含む電圧クランプ回路。 - 前記第1のツェナーダイオード及び前記第2のツェナーダイオードは、電圧−電流特性が同等である
請求項1に記載の電圧クランプ回路。 - 前記抵抗素子は、抵抗値が可変である
請求項1または請求項2に記載の電圧クランプ回路。 - 請求項1から請求項3のいずれか1項に記載の前記電圧クランプ回路を備えた集積回路であって、
前記第1のツェナーダイオードのカソードに第1のノードが接続され、
前記第2のツェナーダイオードのカソードに第2のノードが接続され、
前記第2のノードの電圧が、前記第2のツェナーダイオードのツェナー電圧でクランプされる
集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019059397A JP7244180B2 (ja) | 2019-03-26 | 2019-03-26 | 電圧クランプ回路及び集積回路。 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019059397A JP7244180B2 (ja) | 2019-03-26 | 2019-03-26 | 電圧クランプ回路及び集積回路。 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020161644A true JP2020161644A (ja) | 2020-10-01 |
JP7244180B2 JP7244180B2 (ja) | 2023-03-22 |
Family
ID=72639869
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019059397A Active JP7244180B2 (ja) | 2019-03-26 | 2019-03-26 | 電圧クランプ回路及び集積回路。 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7244180B2 (ja) |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS609153A (ja) * | 1983-06-29 | 1985-01-18 | Hitachi Ltd | 半導体集積回路内抵抗体の抵抗値調整方法 |
JPH11168175A (ja) * | 1997-09-29 | 1999-06-22 | St Microelectron Sa | フィルタに係合できる保護回路 |
JP2003338604A (ja) * | 2002-05-21 | 2003-11-28 | Fuji Electric Co Ltd | 半導体装置 |
JP2005347771A (ja) * | 1998-01-27 | 2005-12-15 | Fuji Electric Device Technology Co Ltd | Mos型半導体装置 |
JP2007103724A (ja) * | 2005-10-05 | 2007-04-19 | Toshiba Corp | Emiフィルタ |
JP2010147992A (ja) * | 2008-12-22 | 2010-07-01 | Toshiba Corp | 増幅回路及びa/d変換器 |
JP2011090637A (ja) * | 2009-10-26 | 2011-05-06 | Seiko Epson Corp | レギュレーター、集積回路装置及び電子機器 |
-
2019
- 2019-03-26 JP JP2019059397A patent/JP7244180B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS609153A (ja) * | 1983-06-29 | 1985-01-18 | Hitachi Ltd | 半導体集積回路内抵抗体の抵抗値調整方法 |
JPH11168175A (ja) * | 1997-09-29 | 1999-06-22 | St Microelectron Sa | フィルタに係合できる保護回路 |
JP2005347771A (ja) * | 1998-01-27 | 2005-12-15 | Fuji Electric Device Technology Co Ltd | Mos型半導体装置 |
JP2003338604A (ja) * | 2002-05-21 | 2003-11-28 | Fuji Electric Co Ltd | 半導体装置 |
JP2007103724A (ja) * | 2005-10-05 | 2007-04-19 | Toshiba Corp | Emiフィルタ |
JP2010147992A (ja) * | 2008-12-22 | 2010-07-01 | Toshiba Corp | 増幅回路及びa/d変換器 |
JP2011090637A (ja) * | 2009-10-26 | 2011-05-06 | Seiko Epson Corp | レギュレーター、集積回路装置及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
JP7244180B2 (ja) | 2023-03-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7417415B2 (en) | Voltage-controlled current source | |
US7764059B2 (en) | Voltage reference circuit and method therefor | |
US7847638B2 (en) | Cascoded circuit | |
US4598215A (en) | Wide common mode range analog CMOS voltage comparator | |
JP3680122B2 (ja) | 基準電圧発生回路 | |
KR20190114810A (ko) | 전원 공급 회로 | |
US10454479B2 (en) | Inverter with balanced voltages across internal transistors | |
JPH01318413A (ja) | 半導体回路 | |
US9837973B2 (en) | High voltage input circuit for a differential amplifier | |
US20070241822A1 (en) | Chain-chopping current mirror and method for stabilizing output currents | |
US20100207665A1 (en) | Comparator circuit | |
US6859040B2 (en) | Voltage detecting circuit | |
JP2012203528A (ja) | ボルテージ・レギュレータ | |
JP2020161644A (ja) | 電圧クランプ回路及び集積回路。 | |
JP2001094354A (ja) | ドライバ回路及びその出力安定化方法 | |
JP5590257B2 (ja) | レベル変換回路、およびレベル変換機能付き論理回路 | |
US6911871B1 (en) | Circuit with voltage clamping for bias transistor to allow power supply over-voltage | |
KR100307835B1 (ko) | 정전압회로 | |
JP6506107B2 (ja) | 負電圧発生回路、正負電圧論理回路、及び高周波スイッチ回路 | |
US11114981B2 (en) | Differential amplifier | |
US20020167435A1 (en) | Modified repetitive cell matching technique for integrated circuits | |
US6034518A (en) | Stabilized current mirror circuit | |
US10498330B1 (en) | Low leakage switch control circuit | |
JP4291658B2 (ja) | カレントミラー回路 | |
US10840909B2 (en) | Signal outputting circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20211125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20221025 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20221027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20221222 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20230207 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20230307 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7244180 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |