JP2020136870A - 発振器制御回路及び集積回路 - Google Patents

Abstract

【課題】ＬＣフィルタを有しない発振器を制御して、共振子を主振動で発振させることを可能とする。【解決手段】発振器制御回路１０は、発振信号の周波数を予め定められた閾値と比較することにより、共振子３０の副振動を検出する周波数判定回路１１と、周波数判定回路１１により副振動が検出された場合には、共振子３０へのエネルギー供給を減らすように発振器２０の制御を行う制御回路１２と、を備える。【選択図】図１

Description

本発明は、発振器を制御する発振器制御回路、及び該発振器制御回路を備える集積回路に関する。

水晶振動子は、高い安定度を示す主振動に加え、主振動の共振周波数よりも高い周波数において副振動が生じることがある。そのため、副振動を抑圧する水晶発振器が提案されている。

例えば、特許文献１には、水晶振動子と第１及び第２コンデンサとからなる発振用共振回路と、発振用トランジスタとを有し、ベース・コレクタ間に水晶振動子を、エミッタ・コレクタ間に第１コンデンサを、エミッタ・ベース間に第２コンデンサを接続してコルピッツ型とした水晶発振器において、エミッタ・コレクタ間又はエミッタ・ベース間は第１又は第２コンデンサにＬＣ直列回路を並列接続したリアクタンス並列回路からなり、リアクタンス並列回路は主振動による発振周波数では容量性となる共振特性を有し、ＬＣ直列回路の共振周波数は副振動による発振周波数に一致した構成とすることが開示されている。この構成によれば、副振動の発振周波数にてＬＣ直列回路のインピーダンスはゼロとなり、発振ゲインはゼロとなるため、副振動による発振を抑制することができる。

特開２０１０−４１３４６号公報

しかしながら、水晶発振器にＬＣフィルタを用いると、以下の問題点が発生する。第１に、ＬＣ直列共振特性を急峻（高Ｑ値）にした場合には、副振動の発振周波数とＬＣ共振周波数とを一致させるために、ＬＣ素子値のばらつき許容が厳しくなる。すなわち、ばらつきの少ない素子が必要となることから、部品のコストが高くなる。第２に、ＬＣ直列共振特性を緩やか（低Ｑ値）にした場合、例えばＳСカット水晶振動子の主振動の発振周波数は、副振動の発振周波数から約１０％しか離れていないため、主振動の発振ゲインも低下してしまう。第３に、ＬＣフィルタを構成するＬＣ直列回路は、その素子値から集積化できずに外部部品となる。そのため、部品点数が多くなり、低コスト化及び小型化の妨げとなる。

かかる事情に鑑みてなされた本発明の目的は、ＬＣフィルタを有しない発振器を制御して、共振子を主振動で発振させることが可能な発振器制御回路及び集積回路を提供することにある。

上記課題を解決するため、本発明に係る発振器制御回路は、共振子を発振させて発振信号を生成する発振器の制御を行う発振器制御回路であって、前記発振信号の周波数を予め定められた閾値と比較することにより、前記共振子の副振動を検出する周波数判定回路と、前記周波数判定回路により前記副振動が検出された場合には、前記共振子へのエネルギー供給を減らすように前記発振器の制御を行う制御回路と、を備えることを特徴とする。

また、上記課題を解決するため、本発明に係る集積回路は、前記発振器制御回路と、前記発振器と、を備えることを特徴とする。

本発明によれば、ＬＣフィルタを有しない発振器を制御して、共振子を主振動で発振させることが可能となる。

本発明の第１の実施形態に係る発振器制御回路及び集積回路の構成例を示すブロック図である。 本発明の第１の実施形態に係る発振器制御回路における周波数判定回路の例を示す回路図である。 本発明の第１の実施形態に係る発振器制御回路における周波数判定回路の例を示す回路図である。 本発明の第１の実施形態に係る発振器制御回路におけるタイマー回路の例を示す回路図である。 本発明の第１の実施形態に係る発振器制御回路における減衰制御回路の例を示す回路図である。 本発明の第１の実施形態に係る発振器制御回路における減衰制御回路の例を示す回路図である。 本発明の第１の実施形態に係る発振器制御回路の動作例を示すフローチャートである。 本発明の第１の実施形態に係る発振器制御回路のタイミングチャートの例を示す図である。 本発明の第２の実施形態に係る発振器制御回路及び集積回路の構成例を示すブロック図である。 本発明の第３の実施形態に係る発振器制御回路及び集積回路の構成例を示すブロック図である。 本発明の第４の実施形態に係る発振器制御回路及び集積回路の構成例を示すブロック図である。 本発明の第４の実施形態に係る発振器制御回路のタイミングチャートの例を示す図である。 本発明の第４の実施形態に係る発振器制御回路の動作例を示すフローチャートである。 本発明の第５の実施形態に係る発振器制御回路及び集積回路の構成例を示すブロック図である。 本発明の第６の実施形態に係る発振器制御回路及び集積回路の構成例を示すブロック図である。

以下、本発明の一実施形態について、図面を参照して詳細に説明する。

（第１の実施形態）
まず、本発明の第１の実施形態に係る発振器制御回路及び集積回路について説明する。図１は、第１の実施形態に係る発振器制御回路及び集積回路の構成例を示すブロック図である。図１に示す集積回路１は、発振器制御回路１０と、発振器２０とを備える。

共振子３０は、ＳＣカット水晶振動子や、ＡＴカット水晶振動子など、副振動を有する振動子である。

発振器２０は、共振子３０を発振させることによって得られた信号を正弦波から方形波に波形整形し、発振信号を生成する。そして、発振器２０は、発振信号を集積回路１の外部及び発振器制御回路１０に出力する。

発振器制御回路１０は、発振器２０の制御を行う回路であって、周波数判定回路１１と、制御回路１２と、タイマー回路１３とを備える。

周波数判定回路１１は、発振器２０によって生成された発振信号の周波数を予め定められた閾値と比較することにより、共振子３０の副振動を検出する。本実施形態では、副振動で発振しているか否かの２値の信号を判定結果として出力する。そして、周波数判定回路１１は、判定結果を制御回路１２及びタイマー回路１３に出力する。周波数判定回路１１は、発振信号の周波数を周波数閾値と比較してもよいし、発振信号の周波数を電圧に変換してから電圧閾値と比較してもよい。

図２Ａ及び図２Ｂは、Ｆ−Ｖ変換（周波数−電圧変換）回路方式の周波数判定回路１１の一例を示す回路図である。図２Ａに示す例では、ピークホールド回路方式を示しており、周波数判定回路１１は、周波数電圧変換回路１１１と、比較器１１２とを有する。

周波数電圧変換回路１１１のスイッチは、発振器２０により生成された発振信号のレベルがハイである場合には短絡させ、ロウである場合には開放する。周波数電圧変換回路１１１は、発振信号の周波数に応じて変化する、コンデンサ電圧のピーク値をホールドし、比較器１１２に出力する。共振子３０が発振している場合、発振信号の周波数が高い副振動のほうが、発振信号の周波数が低い主振動よりも周波数電圧変換回路１１１の出力電圧は低くなる。

比較器１１２は、周波数電圧変換回路１１１から入力された電圧を電圧閾値（Ｖｒｅｆ）と比較し、電圧閾値以下である場合には、共振子３０が副振動で発振していると判定する。また、比較器１１２は、周波数電圧変換回路１１１から入力された電圧が電圧閾値を超える場合には、共振子３０が副振動で発振していないと判定する。本実施形態では、比較器１１２は、副振動で発振していると判定した場合にはハイレベルの信号を出力し、副振動で発振していない（主振動で発振、又は非発振）と判定した場合にはロウレベルの信号を出力する。

このように、周波数判定回路１１は、発振信号の周波数をＤＣ電圧に変換した後に、電圧閾値と比較する。ＤＣ電圧はダイナミックなＡＣ動作に比べて測定が容易なため、周波数判定回路１１は、周波数閾値調整の分解能を向上させることが可能となり、周波数閾値を精度良く設定できるようになる。

また、図２Ｂに示す例では、周波数判定回路１１は、Ｎ次のハイパスフィルタ１１３と、保持回路１１４とを有する。なお、図２Ｂでは、１次のハイパスフィルタ１１３を示している。

ハイパスフィルタ１１３は、発振器２０により生成された発振信号の高周波成分を抽出し、抽出した高周波成分信号を比較器１１２に出力する。比較器１１２は、高周波成分信号を電圧閾値（Ｖｒｅｆ）と比較し、比較結果を保持回路１１４に出力する。発振信号の周波数がハイパスフィルタ１１３のカットオフ周波数以下の場合には発振信号は遮断されるため、高周波成分信号は電圧閾値よりも小さくなり、発振信号の周波数がハイパスフィルタ１１３のカットオフ周波数を超える場合には発振信号は通過するため、高周波成分信号は電圧閾値よりも大きくなる。保持回路１１４は、ラッチ回路やフリップフロップ回路などであり、比較器１１２の比較結果を一時的に保持する。

周波数判定回路１１が図２Ａに示すようなピークホールド回路である場合、尖頭値を高速でとらえる必要がある。その点、図２Ｂに示す周波数判定回路１１では、ハイパスフィルタ１１３を有することにより、尖頭値を高速でとらえる動作が不要となる。そのため、比較器１１２の帯域が低くても周波数判定を行うことが可能となる。

タイマー回路１３は、タイマー時間を管理する回路であり、タイマーリセット後に所定のタイマー時間が経過した場合に、タイマー時間が経過したことを制御回路１２に通知する。本実施形態では、タイマー時間が経過するとパルス信号を出力する。タイマー時間は、発振器２０を減衰制御した際に、発振信号の周波数がゼロになるまでに要する時間（例えば、数百ミリ秒）以上とする。

図３は、タイマー回路１３の一例を示す回路図である。図３に示す例では、タイマー回路１３は、遅延回路１３１と、ＸＯＲ回路１３２と、ＯＲ回路１３３と、定電流源１３４と、スイッチ１３５と、コンデンサ１３６と、比較器１３７とを有する。

共振子３０が副振動で発振した時に、周波数電圧変換回路１１１の出力信号のレベルがハイになるものとして、タイマー回路１３の説明をする。周波数電圧変換回路１１１の出力信号のレベルがハイになると、遅延回路１３１及びＸＯＲ回路１３２は、遅延回路１３１による遅延時間の期間だけレベルがハイとなるパルス信号を生成する。パルス信号のレベルがハイである期間はＯＲ回路１３３の出力信号のレベルもハイとなる。

スイッチ１３５は、ＯＲ回路１３３の出力信号のレベルがハイである場合には短絡させ、ロウである場合には開放する。スイッチ１３５を短絡させることにより、タイマーがリセットされる。

コンデンサ１３６は、スイッチ１３５が開放されている間、定電流源１３４から入力された電荷を蓄積し、その間、コンデンサ１３６の電圧は上昇する。

比較器１３７は、コンデンサ１３６の電圧を予め定められた閾値（Ｖｒｅｆ）と比較する。本実施形態では、比較器１３７は、コンデンサ１３６の電圧が閾値以下である場合にはロウレベルとなり、コンデンサ１３６の電圧が閾値を超えた場合にはハイレベルとなる信号を生成し、制御回路１２及びＯＲ回路１３３に出力する。比較器１３７の出力信号のレベルがハイになると、ＯＲ回路１３３の一方の入力信号のレベルがハイになるため、タイマー回路１３は、出力のトグルの度に、タイマーをリセットするパルスを生成することとなる。

制御回路１２は、周波数判定回路１１により副振動が検出され、且つタイマー回路１３からタイマー時間が経過したことを通知された場合には、共振子３０へのエネルギー供給を減らすように発振器２０に対して制御を行う。この発振器２０に対する制御を、以下、「減衰制御」と称する。減衰制御は、発振器２０をパワーダウンして共振子２０へのエネルギー供給を停止してもよいし、発振器２０のバイアス電流を減らしてもよいし、発振器２０の帰還抵抗を減らしてもよい。

本実施形態では、発振器制御回路１０がタイマー回路１３を備えるものとして説明しているが、タイマー回路１３は必須の構成ではない。タイマー回路１３を備えない発振器制御回路１０においては、制御回路１２は、周波数判定回路１１により副振動が検出された場合に、共振子３０へのエネルギー供給を減らすように発振器２０に対して制御を行う。

図４は、減衰制御を行うための回路の例を示す回路図である。図４Ａは、発振器２０のバイアス電流を減らすことにより減衰制御を行う場合の回路図である。図４Ａの点線で囲った回路は、電流値切り替え機能付きバイアス電流源を構成する。図４Ｂは、発振器２０の帰還抵抗を減らすことにより減衰制御を行う場合の回路図である。図４Ｂの点線で囲った回路は、抵抗値切り替え機能付き帰還抵抗を構成する。なお、本明細書において、「減衰」とは「停止」も含むものとする。したがって、図４Ａに示す回路図おいて、減衰制御時にバイアス電流をゼロとしてもよい。また、図４Ｂに示す回路図おいて、減衰制御時に帰還抵抗をゼロとしてもよい。

次に、発振器制御回路１０の動作を、図５を参照して説明する。図５は、発振器制御回路１０の動作例を示すフローチャートである。

ステップＳ１０１では、発振器制御回路１０は、発振器２０を起動させ、共振子３０を発振させる。ステップＳ１０２では、タイマー回路１３によりタイマー時間が経過したか否かを判定する。タイマー時間が経過した場合には（ステップＳ１０２−Ｙｅｓ）、ステップＳ１０３に進む。

ステップＳ１０３では、発振器制御回路１０は、周波数判定回路１１により発振信号の周波数が閾値を超えるか否かを判定する。ここでは、閾値を周波数閾値とする。発振信号の周波数が閾値を超える場合には（ステップＳ１０３−Ｙｅｓ）、ステップＳ１０４に進み、発振信号の周波数が閾値以下である場合には（ステップＳ１０３−Ｎｏ）、ステップＳ１０５に進む。具体的には、発振器２０の起動時に、共振子３０は主振動ではなく副振動で発振することがあり、共振子３０が副振動で発振した場合にはステップＳ１０４に進み、共振子３０が副振動で発振していない場合にはステップＳ１０５に進む。

ステップＳ１０４では、発振器制御回路１０は、発振信号の周波数がゼロになるように、発振器２０に対して減衰制御を行う。その後、処理をステップＳ１０２に戻す。

ステップＳ１０５では、発振器制御回路１０は、減衰制御を行わず、発振器２０に対する減衰制御が行われていた場合には減衰制御を解除する。その後、処理をステップＳ１０２に戻す。つまり、発振器制御回路１０は、共振子３０が副振動で発振した場合には、副振動を抜け出すまでステップＳ１０４の減衰制御を繰り返し行う。

図６は、発振器制御回路１０のタイミングチャートの一例を示す図である。ここでは、発振器２０の起動時に共振子３０が副振動で発振し、１回目の減衰制御では副振動を抜け出せず、２回目の減衰制御により副振動を抜け出して主振動で発振する例を示している。

図６の１段目は、発振信号の周波数Ｆｏｓｃと周波数閾値Ｆｔｈとを示しており、副振動の場合には発振信号の周波数が周波数閾値を超え、副振動でない場合には発振信号の周波数が周波数閾値以下となる。

図６の２段目は、周波数判定回路１１の出力信号の波形を示している。周波数判定回路１１は、発振信号の周波数が周波数閾値を超える場合には副振動であると判定して出力信号のレベルをハイにし、発振信号の周波数が周波数閾値以下である場合には副振動ではないと判定して出力信号のレベルをロウにする。

図６の３段目は、タイマー回路１３の出力信号の波形を示している。タイマー回路１３は、タイマー時間を管理し、タイマー時間が経過すると出力信号のレベルをハイにした後、タイマーをリセットするという動作を繰り返す。

図６の４段目は、制御回路１２による発振器２０に対する減衰制御の有無を示している。制御回路１２は、３段目のタイマー回路１３の出力信号がハイレベルとなるタイミングで、減衰制御を行うか否かを決定する。３段目のタイマー回路１３の出力信号がハイレベルとなるタイミングにおいて、１段目の周波数判定回路１１の出力信号がハイレベルである場合には減衰制御を行い、１段目の周波数判定回路１１の出力信号がロウレベルである場合には減衰制御を行わない。

このように、発振器制御回路１０は、周波数判定回路１１により共振子３０の副振動を検出し、共振子３０が副振動で発振した場合には、共振子３０へのエネルギー供給を減らすように発振器２０の減衰制御を行う。そのため、本実施形態によれば、ＬＣフィルタを有しない発振器２０を制御して、共振子３０を主振動で発振させることが可能となる。

また、発振器制御回路１０は、タイマー回路１３を更に備えることにより、発振器２０の減衰制御を行うタイミング及び減衰制御を解除するタイミングを正確に規定することが可能となる。

（第２の実施形態）
次に、本発明の第２の実施形態に係る発振器制御回路及び集積回路について説明する。図７は、第２の実施形態に係る発振器制御回路及び集積回路の構成例を示すブロック図である。図７に示す集積回路１は、第１の実施形態と同一である。ただし、共振子３０が恒温制御回路４０により恒温制御されている点が、第１の実施形態と相違する。以下、第１の実施形態と相違する点について説明する。

恒温制御回路４０は、共振子３０の温度が一定になるように制御する。恒温制御回路４０は既知であり、一般的には温度センサ４１と、温度制御回路４２と、ヒータ４３とを備える。そして、温度制御回路４２は、温度センサ４１により取得される温度が一定になるようにヒータ４３を制御する。なお、恒温制御回路４０及び共振子３０はＯＣＸＯ(Oven Controlled X’tal Oscillator、オーブン制御型水晶発振器)としてパッケージ化されていてもよい。

共振子３０の温度が変化すると、発振周波数も変化する場合がある。例えば、共振子３０としてＳＣカット水晶を用いた場合には、温度に対する発振周波数の特性は一般的に下に凸の放物線状となる。この点、ＯＣＸＯのように共振子３０を恒温制御回路４０により制御することにより、環境温度が変化しても発振周波数を一定に保つことができる。さらに、近接した集積回路１に備えられた周波数判定回路１１の温度も概ね一定に保つことができ、周波数判定回路１１の温度変動を低減することができる。そのため、本実施形態によれば、周波数判定回路１１において、副振動を高精度に検出することが可能となる。

（第３の実施形態）
次に、本発明の第３の実施形態に係る発振器制御回路及び集積回路について説明する。図８は、第３の実施形態に係る発振器制御回路及び集積回路の構成例を示すブロック図である。図８に示す集積回路１Ａは、発振器制御回路１０Ａと、発振器２０とを備える。本実施形態は、第１の実施形態と比較して、発振器制御回路１０Ａがメモリ１４を備える点が相違する。以下、第１の実施形態と相違する点について説明する。

メモリ１４は、例えば不揮発性メモリ又はワンタイムメモリであり、周波数判定回路１１で用いられる閾値、及びタイマー回路１３のタイマー時間を決定するパラメータを記憶する。また、メモリ１４は、発振器２０で用いられる、発振周波数のオフセットや負性抵抗値を調整するパラメータを記憶してもよい。メモリ１４に記憶する値は、集積回路１Ａごとにそれぞれ調整される。

また、メモリ１４は、制御回路１２が共振子３０へのエネルギー供給を減らすように減衰制御を行ってから共振子３０の発振が停止するまでの発振減衰時間を記憶してもよい。共振子３０が副振動で発振した場合には、発振の減衰制御を行い、発振が停止するまで待ってから、共振子３０を再度発振させる必要がある。すなわち、副振動成分（Ｂモード発振成分）を共振子３０から完全に消すための発振減衰時間が必要となる。

発振減衰時間は、共振子３０の発振周期及びＱ値で決まる。発振振幅が減衰する時定数を表す減衰定数ζと、Ｑ値とは、次式（１）の関係式にあることが知られている。減衰定数ζは、波形減衰の包絡線の減衰度を表す。

Ｑ＝１／（２ζ） （１）

また、隣接周期の振幅比の自然対数をとった対数減衰率δは、次式（２）で表されることが知られている。

δ＝２πζ／√（1−ζ²） （２）

上記の式を用いて計算すると、例えば、共振子３０のＱ値が１００万、発振周波数が５０ＭＨｚである場合に発振器２０をリセットすると、発振が停止するまでに約１００ｍｓの減衰時間が必要となる。なお、ここでは発振の振幅がリセット前の１０^−９倍程度になった時に発振が停止したものとみなしている。

このように、発振器制御回路１０Ａは、各種のパラメータ、設定値などをメモリ１４に記憶する。そのため、本実施形態によれば、製造ばらつきを補正することができ、発振器２０の制御を高精度で行うことが可能となる。例えば、周波数判定回路１１で用いられる閾値を、主振動の発振周波数と副振動の発振周波数のちょうど中心に設定するといったことも可能となる。

また、発振器制御回路１０Ａは、共振子３０ごとに異なる発振減衰時間をメモリ１４に記憶することにより、共振子３０の特性に合わせて設定された発振減衰時間が経過した後に発振器２０を再起動させることができるため、確実に主振動で発振させることが可能となる。

（第４の実施形態）
次に、本発明の第４の実施形態に係る発振器制御回路及び集積回路について説明する。図９は、第４の実施形態に係る発振器制御回路及び集積回路の構成例を示すブロック図である。図９に示す集積回路１Ｂは、発振器制御回路１０Ｂと、発振器２０とを備える。本実施形態は、第１の実施形態と比較して、発振器制御回路１０Ｂが停止回路１５を備える点が相違する。以下、第１の実施形態と相違する点について説明する。

本実施形態では、周波数判定回路１１は、副振動の検出結果（副振動で発振しているか否かの判定結果）を、制御回路１２及びタイマー回路１３に出力し、さらに停止回路１５にも出力する。また、タイマー回路１３は、タイマー時間が経過したことを、制御回路１２に通知し、さらに停止回路１５にも通知する。また、発振器２０は、発振信号を集積回路１Ｂの外部及び周波数判定回路１１に出力し、さらに停止回路１５にも出力する。

停止回路１５は、周波数判定回路１１により副振動が検出されず、タイマー回路１３からタイマー時間が経過したことを通知され、且つ共振子３０が発振している場合（発振信号の周波数がゼロでない場合）には、周波数判定回路１１及びタイマー回路１３の動作を停止させる。

発振器制御回路１０Ｂの動作を、図１０を参照して説明する。図１０は、発振器制御回路１０Ｂの動作例を示すフローチャートである。ステップＳ２０１からステップＳ２０４は、上述した図５のステップＳ１０１からステップＳ１０４と同一であるため、説明を省略する。

ステップＳ２０５では、発振器制御回路１０Ｂは、発振信号の周波数がゼロであるか否かを判定する。発振信号の周波数がゼロでない場合には（ステップＳ２０５−Ｎｏ）、ステップＳ２０６に進み、発振信号の周波数がゼロである場合（ステップＳ２０５−Ｙｅｓ）にはステップＳ２０７に進む。

ステップＳ２０６では、発振器制御回路１０Ｂは、停止回路１５により、周波数判定回路１１及びタイマー回路１３の動作を停止させる。この場合、共振子３０は主振動で発振しているため、発振器２０を継続して動作させる。

ステップＳ２０７では、発振器制御回路１０Ｂは、減衰制御を行わず、発振器２０に対する減衰制御が行われていた場合には減衰制御を解除する。その後、処理をステップＳ２０２に戻す。つまり、発振器制御回路１０Ｂは、共振子３０が副振動で発振した場合には、副振動を抜け出すまでステップＳ２０４の減衰制御を繰り返し行う。

図１１は、発振器制御回路１０Ｂのタイミングチャートの一例を示す図である。ここでは、ここでは、上述した図６と同様に、発振器２０の起動時に共振子３０が副振動で発振し、１回目の減衰制御では副振動を抜け出せず、２回目の減衰制御により副振動を抜け出して主振動で発振する例を示している。図１１の１段目、２段目、及び４段目は、図６の１段目、２段目、及び４段目と同一であるため、説明を省略する。

図１１の５段目は、停止回路１５による停止制御の有無を示している。停止回路１５は、３段目のタイマー回路１３の出力信号がハイレベルとなるタイミングで、停止制御を行うか否かを決定する。３段目のタイマー回路１３の出力信号がハイレベルとなるタイミングにおいて、１段目の周波数判定回路１１の出力信号がロウレベルであり、且つ共振子３０が発振している場合には、停止制御を行い、周波数判定回路１１及びタイマー回路１３の動作を停止させる。

図１１の３段目は、タイマー回路１３の出力信号の波形を示しており、停止回路１５による停止制御が行われると動作を停止するため、出力信号のレベルはロウを維持する。また、停止回路１５による停止制御が行われると、図１１の２段目に示す周波数判定回路１１の出力信号のレベルもロウを維持する。

共振子３０は、いったん主振動で発振すると、その後は発振器２０がリセットされるまで主振動を維持するという性質を有する。そこで、発振器制御回路１０Ｂは停止回路１５を備え、共振子３０が主振動で発振した場合には、周波数判定回路１１及びタイマー回路１３の動作を停止させる。そのため、本実施形態によれば、消費電力を削減することが可能となる。また、発振信号の周波数以外の周波数成分のスプリアスの発生を抑制することが可能となる。

（第５の実施形態）
次に、本発明の第５の実施形態に係る発振器制御回路及び集積回路について説明する。図１２は、第５の実施形態に係る発振器制御回路及び集積回路の構成例を示すブロック図である。本実施形態は、第１の実施形態と比較して、集積回路１Ｃがリセット端子３１を備える点が相違する。以下、第１の実施形態と相違する点について説明する。

リセット端子３１は、発振器２０のみを個別にリセットするための端子である。リセット端子３１の入力信号をアクティブにすると、発振器２０のみリセットされる。図７を参照して説明したように、共振子３０が恒温制御回路４０により恒温制御されている場合には、恒温制御回路４０のリセットは行われない。

電源起動後のＩＣ規格を超えるサージ印加等により、周波数異常にスタックした場合、正常に動作しなくなる。復旧させるために電源電圧を落とすという手段をとった場合には、共振子３０の温度が低下し、本来の温度状態に戻るまでに時間を要し、周波数セトリング時間が長くなる。その点、本実施形態によれば、基地局などのシステムが通信エラーを検知した場合に、発振器２０のみを個別にリセットすることができ、共振子３０の温度低下を抑制することにより周波数セトリング時間を短縮することが可能となる。

（第６の実施形態）
次に、本発明の第６の実施形態に係る発振器制御回路及び集積回路について説明する。図１３は、第６の実施形態に係る発振器制御回路及び集積回路の構成例を示すブロック図である。図１３に示す集積回路１Ｄは、発振器制御回路１０Ｃと、発振器２０とを備える。本実施形態は、第１の実施形態と比較して、発振器制御回路１０Ｃが分周回路１６を備える点が相違する。以下、第１の実施形態と相違する点について説明する。

分周回路１６は、発振器２０によって生成された発振信号の周波数を、１よりも大きい分周比で分周して分周信号を生成する。そして、分周回路１６は、分周信号を周波数判定回路１１へ出力する。

周波数判定回路１１は、分周回路１６によって生成された分周信号の周波数を予め定められた閾値と比較することにより、共振子３０の副振動を検出する。

発振器制御回路１０Ｃは、分周回路１６を備えることにより、周波数判定回路１１の動作は低速となる。そのため、本実施形態によれば、周波数判定回路１１の判定精度を向上させることが可能となる。

上述した各実施形態の構成は適宜組み合わせることができる。例えば、発振器制御回路１０Ｃは、第４の実施形態で説明した停止回路１５を備えていてもよい。その場合には、停止回路１５は分周回路１６を停止させてもよい。これにより、分周信号がスプリアスとして出力されることを防止することが可能となる。

上述の実施形態は代表的な例として説明したが、本発明の趣旨及び範囲内で、多くの変更及び置換ができることは当業者に明らかである。したがって、本発明は、上述の実施形態によって制限するものと解するべきではなく、特許請求の範囲から逸脱することなく、種々の変形や変更が可能である。例えば、実施形態の構成図に記載の複数の構成ブロックを１つに組み合わせたり、あるいは１つの構成ブロックを分割したりすることが可能である。

１，１Ａ，１Ｂ，１Ｃ，１Ｄ 集積回路
１０，１０Ａ，１０Ｂ，１０Ｃ 発振器制御回路
１１ 周波数判定回路
１２ 制御回路
１３ タイマー回路
１４ メモリ
１５ 停止回路
１６ 分周回路
２０ 発振器
３０ 共振子
３１ リセット端子
４０ 恒温制御回路
４１ 温度センサ
４２ 温度制御回路
４３ ヒータ
１１１ 周波数電圧変換回路
１１２ 比較器
１１３ ハイパスフィルタ
１１４ 保持回路
１３１ 遅延回路
１３２ ＸＯＲ回路
１３３ ＯＲ回路
１３４ 定電流源
１３５ スイッチ
１３６ コンデンサ
１３７ 比較器

Claims (13)

1. 共振子を発振させて発振信号を生成する発振器の制御を行う発振器制御回路であって、
   前記発振信号の周波数を予め定められた閾値と比較することにより、前記共振子の副振動を検出する周波数判定回路と、
   前記周波数判定回路により前記副振動が検出された場合には、前記共振子へのエネルギー供給を減らすように前記発振器の制御を行う制御回路と、
   を備える発振器制御回路。
2. 前記制御回路は、前記周波数判定回路により前記副振動が検出された場合には、前記共振子へのエネルギー供給を停止するように前記発振器の制御を行う、請求項１に記載の発振器制御回路。
3. タイマー時間が経過したことを通知するタイマー回路を更に備え、
   前記制御回路は、前記周波数判定回路により前記副振動が検出され、且つ前記タイマー回路から前記タイマー時間が経過したことを通知された場合には、前記共振子へのエネルギー供給を減らすように前記発振器の制御を行う、請求項１に記載の発振器制御回路。
4. 前記制御回路は、前記周波数判定回路により前記副振動が検出され、且つ前記タイマー回路から前記タイマー時間が経過したことを通知された場合には、前記共振子へのエネルギー供給を停止するように前記発振器の制御を行う、請求項３に記載の発振器制御回路。
5. 前記周波数判定回路により前記副振動が検出されず、前記タイマー回路から前記タイマー時間が経過したことを通知され、且つ前記共振子が発振している場合には、前記周波数判定回路及び前記タイマー回路の動作を停止させる停止回路を備える、請求項３又は４に記載の発振器制御回路。
6. 前記閾値、及び前記タイマー時間を決定するパラメータを記憶するメモリを備える、請求項３から５のいずれか一項に記載の発振器制御回路。
7. 前記メモリは、前記制御回路が前記共振子へのエネルギー供給を減らすように制御を行ってから前記共振子の発振が停止するまでの時間を記憶する、請求項６に記載の発振器制御回路。
8. 前記周波数判定回路は、前記発振信号の周波数を電圧に変換した後に、前記閾値と比較する、請求項１から７のいずれか一項に記載の発振器制御回路。
9. 前記周波数判定回路は、前記発振信号の高周波成分を抽出するハイパスフィルタと、
   前記高周波成分を前記閾値と比較する比較器と、
   前記比較器の比較結果を一時的に保持する保持回路と、
   を備える、請求項８に記載の発振器制御回路。
10. 前記発振信号の周波数を分周して分周信号を生成する分周回路を備え、
    前記周波数判定回路は、前記発振信号に代えて前記分周信号を前記閾値と比較することにより、前記共振子の副振動を検出する、
    請求項１から９のいずれか一項に記載の発振器制御回路。
11. 前記共振子は、恒温制御回路により温度が一定になるように制御されている、請求項１から１０のいずれか一項に記載の発振器制御回路。
12. 請求項１から１１のいずれか一項に記載の発振器制御回路と、
    前記発振器と、
    を備える集積回路。
13. 前記発振器のみを個別にリセットするためのリセット端子を備える、請求項１２に記載の集積回路。

Images