JP2020136636A - リニアソレノイド駆動回路 - Google Patents

Abstract

【課題】リニアソレノイドの駆動電流を急激低下時における応答性を高めたリニアソレノイド駆動回路を提供する。【解決手段】リニアソレノイド３に並列接続された電流還流用ダイオード１６と直列に接続された第２のスイッチング素子２１をＯＦＦにして、リニアソレノイドと電流還流用ダイオードとの接続を断つように制御する。同時に、リニアソレノイド３を駆動制御する第１のスイッチング素子２３をＯＮにして、リニアソレノイドからの逆起電圧に伴う電流を回路のＧＮＤ側に逃がすとともに、第１のスイッチング素子２３に設けたクランプ回路１３によって、第１のスイッチング素子２３に印加される逆起電圧を制限する。【選択図】図１

Description

本発明は、例えば、電子制御サスペンション用制御装置等に使用するリニアソレノイド駆動回路に関する。

従来より自動車等の車両には、路面から受ける衝撃を吸収して乗り心地を高めるため、ばね装置の上下振動に対して減衰力を発生させるショックアブソーバとしての電磁アクチュエータを備えた電子制御サスペンションが搭載されている。電子制御サスペンションでは、ダンパー内のオイルを制御するために、リニアソレノイドに流す電流量を制御してプランジャを動作させ、オイルの通過量を制御している。または、ダンパー内の磁性体を含んだフルードをリニアソレノイドに流す電流量で制御している。

自動車等の車両における乗り心地の向上には、車体が常時平坦になるのが望ましく、サスペンションには、電磁アクチュエータにより減衰力を調整することで、路面の状況に応じたリニア性（応答性向上）が求められる。同時に、サスペンションの故障に対する安全確保、製品の低電力化、低コスト化も求められる。

自動車等の車両の電子制御サスペンションでは、任意の減衰力を得るためリニアソレノイド駆動回路を用いている。従来のリニアソレノイド駆動回路は、スイッチング素子と電流還流用ダイオードを使用して、ＰＷＭデューティ信号によりリニアソレノイドの電流を制御しているが、目標電流が急激に低下した場合においても、電磁コイルの自己誘導と還流用ダイオードの順方向電圧Ｖ_Ｆ（≒１Ｖ）によって電流の変化を抑えているため、リニアソレノイドの応答性が悪くなる。

リニアソレノイドの応答性を高める技術として、例えば特許文献１は、リニアソレノイドのＰＷＭ駆動電流を急激にＬｏｗとした場合、リニアソレノイドへの印加電圧をクランプするクランプ回路をオープンにすることで、電流立ち下がりの応答性を改善している。

特許文献２のコイル駆動回路では、ＰＷＭ信号のデューティオフ時にコイルに電流を供給する回路を、スイッチング素子によって電流目標値の立ち下がり時にＯＦＦにすることで、電流目標値の立ち下がり時にコイルの逆起電圧によって、その回路のフライホイールダイオードを介してコイルに電流が流れるのを防止し、電流立ち下がりの応答性を良くしている。

特開２０１７−１８８８４３号公報 特開２００１−１１０６３２号公報

リニアソレノイド（コイル）に電流を流すと、誘導電流により応答性が悪化することが知られており、特に、急激に電流を低下させたい場合、より影響が顕著となる。

上記特許文献１では、駆動電流が急激に減少した場合、クランプ回路のオープンにより電流立ち下がりの応答性を良くすることができるが、リニアソレノイドに並列に接続されたダイオードがオープン故障した場合、電源とリニアソレノイド間に配置したスイッチング素子（ＰＭＯＳトランジスタ）のドレイン−ソース（Ｄ-Ｓ）間耐圧オーバーによって、スイッチング素子が故障する可能性があり、安全性の面での課題がある。

また、特許文献１は、リニアソレノイドに並列に接続されたダイオードにさらに直列接続するツェナーダイオードとして、電流容量の大きなツェナーダイオード（例えば、数Ａ程度）が必要となる。そのため、装置のコストアップが問題となる。

同様に特許文献２においても、電流目標値の立ち下がり時にスイッチング素子をＯＦＦにして応答性を良くすることができるも、ＰＷＭ信号によって駆動してコイルに電流を供給するスイッチング素子に並列に接続されたツェナーダイオードとして、電流容量が大きい、数Ａ程度のツェナーダイオードを使用している。そのため、回路のコストアップという課題がある。

本発明は、上述した課題に鑑みてなされたものであり、その目的は、安全で低コストであり、駆動電流を急激に低下させたときの応答性を高めたリニアソレノイド駆動回路を提供することである。

上記の目的を達成し、上述した課題を解決する一手段として以下の構成を備える。すなわち、本願の例示的な第１の発明は、リニアソレノイドを駆動するリニアソレノイド駆動回路であって、前記リニアソレノイドの駆動電流を制御する第１のスイッチング素子と、前記リニアソレノイドと前記第１のスイッチング素子との接続部と、該第１のスイッチング素子の制御信号入力部との間に配置したクランプ部と、第２のスイッチング素子と該第２のスイッチング素子に直列に接続された整流素子とからなり、かつ前記リニアソレノイドと並列に接続された電流還流部と、前記第１のスイッチング素子と前記第２のスイッチング素子へ制御信号を供給する制御部と備え、前記制御部は、前記リニアソレノイドへの駆動電流を急減する場合、該急減に対応する制御信号を前記第１のスイッチング素子へ送信するとともに、前記リニアソレノイドと前記電流還流部との接続を断つよう前記第２のスイッチング素子に制御信号を送信することを特徴とする。

本願の例示的な第２の発明は、リニアソレノイド制御装置であって、リニアソレノイドと、上記例示的な第１の発明に係るリニアソレノイド駆動回路とを備えることを特徴とする。

本願の例示的な第３の発明は、電子制御サスペンション用制御装置であって、上記例示的な第２の発明に係るリニアソレノイド制御装置と、車両の運動状態に応じて前記リニアソレノイドの制御電流を調整することで減衰力特性を調整可能な減衰力可変機構部を有するサスペンションとを備えることを特徴とする。

本発明によれば、リニアソレノイドの駆動電流を急激に低下させた場合であっても、リニアソレノイドによる誘導電流の立下り時間を短縮して、リニアソレノイドの応答性を高めることができる。

図１は本発明の実施形態に係るリニアソレノイド駆動回路を含むリニアソレノイド制御装置の構成を示す。 図２はリニアソレノイド駆動回路における通常時と、ソレノイド駆動電流を急激に低下させる場合等とにおけるスイッチング素子の制御信号を示す図である。 図３はリニアソレノイドの駆動電流に対するクランプ電圧の変化を説明するための図である。 図４はリニアソレノイド駆動回路において電流指令値を２Ａから０．１５Ａにしたときの電流の立下り時間を示す図である。 図５は変形例１に係るリニアソレノイド駆動回路を含むリニアソレノイド制御装置の構成例を示す図である。 図６は変形例２としてのＭＯＳＦＥＴの構成を示す図である。 図７は変形例３に係るリニアソレノイド駆動回路を含むリニアソレノイド制御装置の構成例を示す図である。

以下、本発明に係る実施形態について添付図面を参照して詳細に説明する。図１は、本発明の実施形態に係るリニアソレノイド駆動回路を含むリニアソレノイド制御装置の構成を示す。

図１に示すリニアソレノイド制御装置１は、その制御装置の全体を制御する中央制御部(Central Processing Unit:CPU)２、リニアソレノイド駆動回路５、リニアソレノイド駆動回路５によって駆動されるリニアソレノイド３等を備える。電源電圧Ｖ_Ｂはリニアソレノイド３に印加されるとともに、リニアソレノイド駆動回路５の動作電源電圧でもある。

リニアソレノイド３は、例えばプランジャ（不図示）に対応する電磁コイル３ａを備え、リニアソレノイド駆動回路５より電磁コイル３ａへ供給される駆動電流に応じて、プランジャが所定方向へ移動する。または、リニアソレノイド３は、リニアソレノイド駆動回路５により電磁コイル３ａへ供給される駆動電流に応じて発生する磁界によって、磁性体を含んだフルードの粘性を変化させる。

ＣＰＵ２内の電流指令生成部１１は、リニアソレノイド制御装置１の外部に設けた複数のセンサ（不図示）からの信号をもとにＰＷＭ信号のデューティ（指令ＤＵＴＹ）を生成する。ＰＷＭ制御部１２は、電流指令生成部１１からの指令ＤＵＴＹにしたがって、第１のスイッチング素子（ＦＥＴ１）２３に対するＯＮ／ＯＦＦ制御信号（ＰＷＭ信号）を生成する。第１のスイッチング素子２３はＮ型のＭＯＳＦＥＴであり、ドレインがリニアソレノイド３の他方端Ｓ２に接続され、ソースが接地されている。

第１のスイッチング素子２３のドレイン−ゲート間には、ツェナーダイオード１３ａとダイオード１３ｂの直列回路からなるクランプ回路１３が接続されている。クランプ回路１３は、後述するようにリニアソレノイド３の駆動電流の急減時に発生する逆起電圧を制限（クランプ）する。

ダイオード１６は電流還流用ダイオードであり、第１のスイッチング素子（ＦＥＴ１）２１に直列に接続され、リニアソレノイド３に対して並列に接続されている。ＣＰＵ２は、ドライバ部１７を介して、Ｐ型のＭＯＳＦＥＴである第２のスイッチング素子２１をＯＮ／ＯＦＦ制御する。

したがって、第２のスイッチング素子２１がＯＮのとき、リニアソレノイド３とダイオード１６とで電流還流ループが形成され、第２のスイッチング素子２１がＯＦＦとなった場合、リニアソレノイド３とダイオード１６とが切り離され、電流還流ループが開状態（オープン）となる。

リニアソレノイド３の通電電流は、電流センサ（シャント抵抗）１９の両端の電位差として、例えば高精度オペアンプ等からなる電流検出部１５によって検出される。検出された電流値は、ＣＰＵ２へ送信される。ここでは、単一の抵抗器を使用した簡体な構成でリニアソレノイドを流れる電流を検出する。

次に、本実施形態に係るリニアソレノイド駆動回路の動作を説明する。図２は、リニアソレノイド駆動回路の通常時と、ソレノイド駆動電流を急激に低下させる場合等とにおける、第１のスイッチング素子および第２のスイッチング素子の制御信号を示している。

図２に示すようにリニアソレノイド３の通常時の駆動状態において、ＣＰＵ２は、ＰＷＭ制御部１２からの制御信号（ＰＷＭ信号）にしたがったデューティ比で第１のスイッチング素子２３をＯＮ／ＯＦＦ制御して、リニアソレノイド３に目標駆動電流を供給する。また、ＣＰＵ２は第２のスイッチング素子２１をＯＮにして、上述した電流還流ループを閉状態（クローズ）にする。

すなわち、リニアソレノイド３の通常の駆動時には、第２のスイッチング素子２１がＯＮとなることで、電流還流用ダイオードであるダイオード１６がリニアソレノイド３に並列に接続された状態となる。

よって、通常の駆動時に第１のスイッチング素子２３がＯＦＦとなり、リニアソレノイド３への通電電流がないときにリニアソレノイド３の両端に発生した逆起電圧（サージ電圧）は、ダイオード１６の順方向電圧でクランプされる。このクランプ電圧による電流（サージ電流）は、閉状態にある電流還流ループによりダイオード１６を還流してリニアソレノイド３に流れる。

なお、電流検出部１５は、リニアソレノイド３の通電電流が目標電流を超えていないか等を、電流センサ（シャント抵抗）１９での電圧値をもとに検出し、リニアソレノイド３への通電状態をＣＰＵ２にフィードバッグしている。

一方、リニアソレノイド３の通電電流を急激に低下させる場合、換言すれば、駆動電流の単位時間当たりの低下率を所定電流値以上とする場合、ＣＰＵ２は、第１のスイッチング素子２３に入力されるＰＷＭ信号が、リニアソレノイド３の駆動電流の急減時に対応させた指令値となるように制御する。

例えば、図２に示すように第１のスイッチング素子２３をＯＮ／ＯＦＦ制御（ＰＷＭ制御）するとともに、第２のスイッチング素子２１をＯＦＦにする。これにより、リニアソレノイド３とダイオード１６との接続が断たれ、上述した電流還流ループが開状態（オープン）となる。

このようなリニアソレノイド３の駆動電流の急減時あるいは急激な停止時には、第２のスイッチング素子２１がＯＦＦとなって電流還流ループが開状態となり、第１のスイッチング素子２３がＯＦＦすることによりリニアソレノイド３で発生した逆起電圧は第１のスイッチング素子２３に印加される。

このとき、リニアソレノイド３で発生した逆起電圧は、クランプ回路１３によって、ダイオード１６の順方向電圧Ｖ_Ｆより高い電圧、すなわち、「第１のスイッチング素子２３のゲートしきい値電圧Ｖ_ＴＨ」＋「クランプ回路１３のクランプ電圧」で制限される。

また、クランプ回路１３が作動することで、第１のスイッチング素子２３のゲートには順方向バイアスが印加され、第１のスイッチング素子２３がＯＮとなる。その結果、リニアソレノイド３の逆起電圧に伴う誘導電流が第１のスイッチング素子２３を介して回路のＧＮＤ側へ導かれる。

このようにリニアソレノイド３の駆動電流の急減時等において、第１のスイッチング素子２３を介して、リニアソレノイド３からの誘導電流をＧＮＤ側に逃がすことで、第２のスイッチング素子２３のドレイン−ゲート間に配置したクランプ回路１３には僅かな電流しか流れない。そのため、クランプ回路１３には定格が数ｍＡ程度のダイオード、ツェナーダイオードを使用でき、クランプ回路の低コスト化が可能となる。

図３は、リニアソレノイド３のＳ２端の通常駆動時のクランプ電圧と、電流を急激に低下させたときのクランプ電圧の変化を説明するための図である。通常の駆動時には、図１に示すリニアソレノイド駆動回路５において第２のスイッチング素子２１がＯＮとなって、電流還流用ダイオード１６のみによるクランプ動作となる。すなわち、図１のＰ点の電位波形のピーク値Ｖ_Ｐは、電源電圧Ｖ_Ｂを用いると、図３（ａ）に示すようにＶ_Ｐ＝Ｖ_Ｂ＋Ｖ_Ｆとなる。

よって、第２のスイッチング素子２１がＯＮのときのリニアソレノイド駆動回路５におけるクランプ電圧をＶ_ＣＰとすると、下記の式（１）が成立する。

Ｖ_ＣＰ＝Ｖ_Ｐ−Ｖ_Ｂ＝Ｖ_Ｆ …（１）

一方、リニアソレノイド駆動回路５においてリニアソレノイド電流を急激に低下等させる場合、電流還流用ダイオード１６による電流還流ループがなくなるため、クランプ回路１３の降伏電圧（ツェナー電圧＋ダイオード電圧）をＶ_Ｚとすると、図１のＰ点の電位波形のピーク値Ｖ_Ｐは、図３（ｂ）に示すようにＶ_Ｐ＝Ｖ_Ｂ＋Ｖ_Ｚ＋Ｖ_ＴＨとなる。

よって、第２のスイッチング素子２１がＯＦＦで、電流還流ループがオープンのとき、リニアソレノイド駆動回路５におけるクランプ電圧Ｖ_ＣＰは、クランプ回路１３が機能して、下記の式（２）が成立する。

Ｖ_ＣＰ＝Ｖ_Ｐ−Ｖ_Ｂ＝Ｖ_Ｚ＋Ｖ_ＴＨ …（２）

ここで、リニアソレノイド３に流れる駆動電流の時間変化量をΔＩ、クランプ電圧をＶ_ＣＰ、リニアソレノイド３のインダクタンスをＬ、クランプ時間をｔ_ＣＰとすると、以下の関係式（３）が成立する。

ｔ_ＣＰ＝Ｌ×ΔＩ／Ｖ_ＣＰ …（３）

式（３）から分かるように、リニアソレノイドに流れる電流のクランプ時間ｔ_ＣＰは、クランプ回路のクランプ電圧Ｖ_ＣＰが大きいほど短くなる。上記の例では、（Ｖ_Ｚ＋Ｖ_ＴＨ）＞Ｖ_Ｆであるから、本実施形態に係るリニアソレノイド駆動回路では、図１に示すクランプ回路１３を設けるとともに、リニアソレノイド電流を急激に低下させたい時等において、第１および第２のスイッチング素子を図２に示すように制御することで、リニアソレノイドを流れる電流の立下りが早くなる。

したがって、リニアソレノイド３の通電電流の急減時等におけるクランプ回路１３でのクランプ電圧の上昇により、図３に示す電流の立下り時間ｔ_１，ｔ_２は、ｔ_１＞ｔ_２となり、リニアソレノイド３の応答性が改善されることが分かる。

図４は、本実施形態に係るリニアソレノイド駆動回路において、リニアソレノイドのＰＷＭ駆動周波数を８ＫＨｚ、駆動電流指令値の更新期間を０．２５ｍｓｅｃ、電流指令値を２Ａから０．１５Ａにしたときの電流の立下り時間を例示している。

図４に示すように、クランプ回路１３を設けた場合の電流の立下り時間（符号Ａで示す特性曲線）は、電流が２Ａから０．１５Ａに低下するまでの時間が約０．５ｍｓｅｃであった。よって、本実施形態に係るリニアソレノイド駆動回路では、電流還流用ダイオードのみによる電流の立下り時間（符号Ｂで示す特性曲線）に比べて、クランプ回路１３を動作させたときに電流の立下り時間が大幅に改善される。

また、電流還流用ダイオードであるダイオード１６のオープン故障時において、第１のスイッチング素子２３のドレイン−ソース間には、図１に示すクランプ回路１３を設けたことによって、ドレイン−ソース降伏（ブレークダウン）電圧以下の電圧が印加される。そのため、第１のスイッチング素子２３が過電圧から保護される。

なお、図１に示すクランプ回路１３は、ツェナーダイオード１３ａと直列にダイオード１３ｂを接続したことで、第１のスイッチング素子２３をＯＮ／ＯＦＦ制御する際、ゲートを論理Ｈレベルにしたときに、ゲート電位がドレイン側に漏出することを防止できる。ここで、ダイオード１３ｂは、このように漏出しない電圧レベルのツェナーダイオードでもよい。

以上説明したように、リニアソレノイド駆動回路においてリニアソレノイドの駆動電流を急激に低下させる場合、あるいは急激にＯＦＦさせる場合、電流還流用ダイオードに接続された第２のスイッチング素子をＯＦＦにしてリニアソレノイドと電流還流用ダイオードとの接続を断つように制御する。

こうすることで、リニアソレノイドの駆動電流を急減等させる場合、リニアソレノイドの逆起電圧による誘導電流の立下り時間が短縮され、リニアソレノイドの電流制御の応答性を高めることができる。

また、クランプ回路を第１のスイッチング素子のドレイン−ゲート間に設けたことで、電流還流用ダイオードのオープン故障時において第１のスイッチング素子の過電圧による破損を防止できる。

さらには、リニアソレノイドをＯＮ／ＯＦＦ駆動する第１のスイッチング素子にＮ型のＭＯＳＦＥＴを使用し、リニアソレノイド駆動回路の低電位側（ＬｏＳｉｄｅ）に配置することで、Ｐ型に比べて多品種で、構造的にも安価なＮ型ＭＯＳＦＥＴを採用できるので、リニアソレノイド駆動回路のコスト低下が可能となる。

なお、可動子を可動する構成を有するリニアソレノイド制御装置に、上述したリニアソレノイド駆動回路を採用してリニアソレノイドを駆動することで、可動子を可動するアクチュエータとしてリニアソレノイドを機能させる際、そのリニアソレノイドの駆動電流を急激に低下させたい時等における誘導電流の立下り時間を短縮して、応答性を高めることができる。

あるいは、他の構成に係るリニアソレノイドは、リニアソレノイド駆動回路により電磁コイルへ供給される駆動電流に応じて発生する磁界によって、磁性体を含んだフルードの粘性を変化させることができる。

また、車両の運動状態に応じてリニアソレノイドの制御電流を調整することで減衰力特性を調整可能な減衰力可変機構部を有するサスペンションを備えた電子制御サスペンション用制御装置に、上記のリニアソレノイド制御装置を使用する態様も可能である。

この場合、電子制御サスペンション用制御装置において、リニアソレノイドの駆動電流を急激に低下させたい時による誘導電流の立下り時間を短縮し、ショックアブソーバとしての車両のサスペンションの応答性を高めることができる。

ここで、電子制御サスペンション用制御装置を例に挙げて、リニアソレノイドの駆動電流の急激に低下等させる具体例について説明する。

電子制御サスペンション用制御装置の電子制御ユニット(Electronic Control Unit: ECU)は、サスペンションに設置したセンサでの検出値と、他のＥＣＵからのＣＡＮ通信による情報をもとに、ＥＣＵ内で電流指令値を算出する。例えば、サスペンションのストローク、バネ上Ｇ、車両の前後Ｇ、横Ｇ、ヨーレイト、車速等についての種々のセンサ情報をもとに電流指令値を算出する。

より具体的には、ＥＣＵは、高車速時にサスペンションを硬くしたり、あるいはバウンス時に車体の上下動を抑制し、減速時にノーズダイブを抑制し、加速時にノーズリフトを抑制し、コーナリング時にロールを抑制するようにリニアソレノイドの駆動電流の電流指令値を算出する。

ＥＣＵ内のリニアソレノイド駆動回路は、上記のように算出された電流指令値をもとに、リニアソレノイドの駆動電流を高速に変化させ、リニアソレノイドの応答性を高めるよう電流制御を行う。

本発明は上述した実施形態に限定されず、種々の変形が可能である。
＜変形例１＞
上記の実施形態に係るリニアソレノイド駆動回路では、リニアソレノイドをＯＮ／ＯＦＦ駆動する第１のスイッチング素子を低電位側（ＬｏＳｉｄｅ）の駆動素子としたが、これに限定されない。

図５は、変形例１に係るリニアソレノイド駆動回路４５の構成を示しており、ＣＰＵ２内のＰＷＭ制御部１２は、電流指令生成部１１が生成したＰＷＭ信号の指令ＤＵＴＹにしたがって、Ｐ型のＭＯＳＦＥＴであるスイッチング素子２５のＯＮ／ＯＦＦ制御信号（ＰＷＭ信号）を生成する。

ここでは、Ｐ型のＭＯＳＦＥＴであるスイッチング素子２５を高電位側（ＨｉＳｉｄｅ）に配置して、リニアソレノイド３を駆動する。そのため、スイッチング素子２５は、ソースが電源（電源電圧Ｖ_Ｂ）に接続され、ドレインがリニアソレノイド３の一方端Ｓ１に接続されている。

また、スイッチング素子２５のドレイン−ゲート間には、ツェナーダイオード１３ａとダイオード１３ｂの直列回路からなるクランプ回路１３が接続されている。クランプ回路１３は、ソレノイド駆動電流の急激な低下時等にスイッチング素子２５に印加される逆起電圧を制限（クランプ）する。

さらにリニアソレノイド駆動回路４５では、ダイオード接続したＮ型ＭＯＳＦＥＴ２６をリニアソレノイド３と並列に接続し、それを電流還流用ダイオードとして使用する。スイッチング素子２７のゲートしきい値電圧がＣＰＵ２のポート出力のハイレベルより低い場合、図５に示すようにＣＰＵ２のポート出力で直接、スイッチング素子２７のＯＮ／ＯＦＦを切換える。

スイッチング素子２７のＯＮ／ＯＦＦ制御については、上記の構成に限定されず、例えばＣＰＵ２が３．３Ｖ駆動の場合、スイッチング素子２７のゲートに電源電圧Ｖ_Ｂを印加してスイッチング素子２７をＯＮにし、あるいはゲートをハイインピーダンス、またはＧＮＤレベルにしてスイッチング素子２７をＯＦＦにする切換え機能を有するドライバ部を設けてもよい。

リニアソレノイド駆動回路４５の通常の動作時には、スイッチング素子２７がＯＮ状態となり、電流還流用ダイオードとしてのＮ型ＭＯＳＦＥＴ２６がリニアソレノイド３と並列に接続される。一方、リニアソレノイド３の駆動電流の急減時等では、スイッチング素子２７がＯＦＦ状態となるように制御して、リニアソレノイド３からＮ型ＭＯＳＦＥＴ２６を切り離す。

このように、高電位側（ＨｉＳｉｄｅ）に配置したスイッチング素子２５によりリニアソレノイドの通電を駆動する構成とした場合においても、リニアソレノイドに流れる電流の急激な低下時等に発生する逆起電圧を、「ＨｉＳｉｄｅ駆動素子のゲートしきい値電圧Ｖ_ＴＨ」＋「クランプ回路１３のクランプ電圧」によって制限することができる。

＜変形例２＞
上記実施形態では、電流還流用ダイオードとして、ディスクリート部品（単体部品）であるダイオード１６を使用したが、それに代えて、例えば、図６（ａ）に示すようにダイオード接続したＮ型のＭＯＳＦＥＴ（スイッチング素子）を使用してもよい。すなわち、上記の実施形態において、Ｎ型のＭＯＳＦＥＴからなる第１のスイッチング素子２３とともに、ダイオード１６に代えて、ダイオード接続したＮ型のＭＯＳＦＥＴを使用する。

これにより、同一パッケージ内に複数のＮ型ＭＯＳＦＥＴを内蔵したデバイスを採用して、それら複数のＮ型ＭＯＳＦＥＴを第１のスイッチング素子２３、およびダイオード接続した素子として使用できる。その結果、リニアソレノイド駆動回路の基板実装スペースを低減した省スペース化のみならず、低コスト化ができる。

また、図５に示す変形例１に係るリニアソレノイド駆動回路４５において、ダイオード接続したＮ型のＭＯＳＦＥＴ２６に代えて、図６（ｂ）に示すようにＰ型のＭＯＳＦＥＴをダイオード接続した態様で使用してもよい。こうすることで、Ｐ型のＭＯＳＦＥＴからなるスイッチング素子２５とＭＯＳＦＥＴ２６を使用して、同一パッケージ内に複数のＰ型ＭＯＳＦＥＴを内蔵したデバイスを採用でき、リニアソレノイド駆動回路の基板実装スペースを低減した省スペース化が可能となる。

＜変形例３＞
図７は、変形例３に係るリニアソレノイド駆動回路の構成例である。変形例３に係るリニアソレノイド駆動回路５５は、上述した実施形態のリニアソレノイド駆動回路に対して、電源電圧Ｖ_Ｂを昇圧する昇圧部３０を設けるとともに、Ｐ型のＭＯＳＦＥＴからなる第２のスイッチング素子２１に代えて、Ｎ型ＭＯＳＦＥＴのスイッチング素子３１を使用した構成を有する。

ドライバ部３３はＣＰＵ２からの制御信号を受け、スイッチング素子３１のゲートにバッテリ電圧を昇圧した電圧を印加して、スイッチング素子３１をＯＮにすることで、ダイオード接続したＭＯＳＦＥＴ３６が電流還流用ダイオードとしてリニアソレノイド３と並列に接続される。

一方、リニアソレノイド３の駆動電流を急激に低下させたい時等において、スイッチング素子３１のゲートをハイインピーダンス、またはゲートにＧＮＤレベルの電圧を印加してスイッチング素子３１をＯＦＦにして、リニアソレノイド３とＭＯＳＦＥＴ３６との接続を断つようドライバ部３３を制御する。こうすることで、クランプ回路１３によって、スイッチング素子２３に印加されるリニアソレノイド３で発生した逆起電圧を制限する。

さらには、上記実施形態における第２のスイッチング素子２１をＮ型のＭＯＳＦＥＴ（スイッチング素子３１）に代えたことで、昇圧部３０からの高電圧出力によってスイッチング素子３１の制御が可能となり、Ｐ型に比べて低廉なＮ型ＭＯＳＦＥＴの採用によるコスト低減が可能となる。

また、図７のリニアソレノイド駆動回路５５の場合、第１のスイッチング素子２３がＮ型のＭＯＳＦＥＴであり、さらに、第２のスイッチング素子のＮ型ＭＯＳＦＥＴへの変更と併せて、電流還流用ダイオードとして、ダイオード接続したＮ型ＭＯＳＦＥＴ３６を使用することができる。その結果、これらのＮ型ＭＯＳＦＥＴとして、同一パッケージに内蔵された複数のＮ型ＭＯＳＦＥＴを使用でき、基板実装スペースの低減と低コスト化が可能となる。

なお、同一パッケージ内にＮ型のＭＯＳＦＥＴとＰ型のＭＯＳＦＥＴとが収容されたデバイスを採用し、それらのＭＯＳＦＥＴを適宜、組み合わせて、上述したダイオード接続してなる整流素子、第１のスイッチング素子、および第２のスイッチング素子として使用する構成も可能である。

１，４１，５１ リニアソレノイド制御装置
２ 中央制御部(Central Processing Unit:CPU)
３ リニアソレノイド
３ａ 電磁コイル
５，４５，５５ リニアソレノイド駆動回路
１１ 電流指令生成部
１２ ＰＷＭ制御部
１３ クランプ回路
１３ａ ツェナーダイオード
１３ｂ ダイオード
１６ 電流還流用ダイオード
１７，３３ ドライバ部
１９ 電流検出用抵抗（シャント抵抗）
２１ 第１のスイッチング素子（ＦＥＴ１）
２３ 第２のスイッチング素子（ＦＥＴ２）
Ｖ_Ｂ 電源電圧

Claims (13)

1. リニアソレノイドを駆動するリニアソレノイド駆動回路であって、
   前記リニアソレノイドの駆動電流を制御する第１のスイッチング素子と、
   前記リニアソレノイドと前記第１のスイッチング素子との接続部と、該第１のスイッチング素子の制御信号入力部との間に配置したクランプ部と、
   第２のスイッチング素子と該第２のスイッチング素子に直列に接続された整流素子とからなり、かつ前記リニアソレノイドと並列に接続された電流還流部と、
   前記第１のスイッチング素子と前記第２のスイッチング素子へ制御信号を供給する制御部と、を備え、
   前記制御部は、前記リニアソレノイドへの駆動電流を急減する場合、該急減に対応する制御信号を前記第１のスイッチング素子へ送信するとともに、前記リニアソレノイドと前記電流還流部との接続を断つよう前記第２のスイッチング素子に制御信号を送信することを特徴とするリニアソレノイド駆動回路。
2. 前記クランプ部は、前記第２のスイッチング素子をＯＦＦした場合の前記リニアソレノイドの駆動電流にともなって発生する電圧を制限することを特徴とする請求項１に記載のリニアソレノイド駆動回路。
3. 前記制御部は、前記第２のスイッチング素子をＯＮにすることで、前記整流素子と前記リニアソレノイドとによって電流還流ループを形成することを特徴とする請求項１に記載のリニアソレノイド駆動回路。
4. 前記整流素子は、ダイオード、あるいはダイオード接続したＮ型またはＰ型のＭＯＳＦＥＴであることを特徴とする請求項１〜３のいずれか１項に記載のリニアソレノイド駆動回路。
5. 前記第１のスイッチング素子は前記リニアソレノイドと当該リニアソレノイド駆動回路のグランドとの間に配置されたＮ型のＭＯＳＦＥＴであることを特徴とする請求項１に記載のリニアソレノイド駆動回路。
6. 前記クランプ部は前記Ｎ型のＭＯＳＦＥＴのドレイン−ゲート間に配置したダイオードとツェナーダイオードとの直列回路、または、互いに極性が逆向きのツェナーダイオードの直列回路からなることを特徴とする請求項５に記載のリニアソレノイド駆動回路。
7. 前記第１のスイッチング素子は前記リニアソレノイドと当該リニアソレノイド駆動回路の電源との間に配置されたＰ型のＭＯＳＦＥＴであることを特徴とする請求項１に記載のリニアソレノイド駆動回路。
8. 前記クランプ部は前記Ｐ型のＭＯＳＦＥＴのドレイン−ゲート間に配置したダイオードとツェナーダイオードとの直列回路、または、互いに極性が逆向きのツェナーダイオードの直列回路からなることを特徴とする請求項７に記載のリニアソレノイド駆動回路。
9. 前記クランプ部の電圧制限動作時に前記第１のスイッチング素子がＯＮになることを特徴とする請求項１〜８のいずれか１項に記載のリニアソレノイド駆動回路。
10. 前記ダイオード接続された前記整流素子、前記第１のスイッチング素子、および前記第２のスイッチング素子は、同一パッケージ内に収容された複数のＮ型のＭＯＳＦＥＴ、同一パッケージ内に収容された複数のＰ型のＭＯＳＦＥＴ、あるいは前記Ｎ型のＭＯＳＦＥＴと前記Ｐ型のＭＯＳＦＥＴとの組み合わせによって構成されることを特徴とする請求項１〜９のいずれか１項に記載のリニアソレノイド駆動回路。
11. 前記リニアソレノイドと直列に接続されたシャント抵抗からなる電流検出部をさらに備えることを特徴とする請求項１に記載のリニアソレノイド駆動回路。
12. リニアソレノイドと、
    前記リニアソレノイドを駆動する請求項１〜１１のいずれか１項に記載のリニアソレノイド駆動回路と、
    を備えることを特徴とするリニアソレノイド制御装置。
13. 請求項１２に記載のリニアソレノイド制御装置と、
    車両の運動状態に応じて前記リニアソレノイドの制御電流を調整することで減衰力特性を調整可能な減衰力可変機構部を有するサスペンションと、
    を備えることを特徴とする電子制御サスペンション用制御装置。
    

Images