JP2020113872A - 誤り検出装置および誤り検出方法 - Google Patents

誤り検出装置および誤り検出方法 Download PDF

Info

Publication number
JP2020113872A
JP2020113872A JP2019002732A JP2019002732A JP2020113872A JP 2020113872 A JP2020113872 A JP 2020113872A JP 2019002732 A JP2019002732 A JP 2019002732A JP 2019002732 A JP2019002732 A JP 2019002732A JP 2020113872 A JP2020113872 A JP 2020113872A
Authority
JP
Japan
Prior art keywords
signal
level
error
bit string
significant bit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019002732A
Other languages
English (en)
Other versions
JP6821717B2 (ja
Inventor
達也 岩井
Tatsuya Iwai
達也 岩井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2019002732A priority Critical patent/JP6821717B2/ja
Publication of JP2020113872A publication Critical patent/JP2020113872A/ja
Application granted granted Critical
Publication of JP6821717B2 publication Critical patent/JP6821717B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Dc Digital Transmission (AREA)

Abstract

【課題】PAM4信号の各シンボルのレベルごとの遷移状態や3つのアイ開口部のエラーの挿入状態を知ることができる。【解決手段】誤り検出装置1は、誤り検出対象のPAM4信号をMSBとLSBにデコードするPAMデコーダ2と、PAMデコーダ2にてデコードされたMSBとLSBのレベルを測定するレベル測定部3と、レベル測定部3にて測定されたMSBおよびLSBのレベルと期待値データとのレベル比較によりエラーを検出し、期待値データのレベルに対するエラー検出条件の対応表に基づいてPAM信号の各シンボルのレベルごとの遷移状態を判別する誤り検出部4と、誤り検出部4の判別結果に基づいてPAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの一覧表を表示する表示部5とを備える。【選択図】図1

Description

本発明は、振幅をシンボルごとに4種類に分けた4値パルス振幅変調方式(PAM4方式)によるPAM4信号を2値信号(NRZ信号)にデコードし、デコードした信号のレベル測定結果に基づいて誤りを検出する誤り検出装置および誤り検出方法に関する。
IEEEで定められる100Gや400Gなどの規格においては、ビットレートの超高速化に応えるため、これまでのPAM2(NRZ)信号による伝送ではなく、PAM4信号による伝送が規定されている。
PAM4信号は、例えば、下記特許文献1に示すように、2つの信号源を用いて最上位ビット列信号MSBと最下位ビット列信号LSBを生成した後、これらの信号を足し合わせることで0(00)、1(01)、2(10)、3(11)の4値の信号として発生することができる。
特開2018−033098号公報
ところで、PAM4信号のシンボルの誤り率を測定する場合、シンボルエラーレート(SER)も重要な指標だが、3つのアイ開口部(Upper Eye/Middle Eye/Lower Eye)それぞれにどれだけのエラーが挿入されているかも重要な指標となる。例えばUpper Eyeに集中してエラーが挿入されているとすると、パターン発生装置側でUpper Eyeの振幅比率を大きくしたり、エンファシス付加量を大きくしたりすることでエラーを削減できるということが一目で分かる。
このため、PAM4信号の各シンボルのレベルごとの遷移状態を含め、3つのアイ開口部それぞれにどれだけのエラーが挿入されているかを知ることができるGUIの提供が望まれていた。
そこで、本発明は上記問題点に鑑みてなされたものであって、PAM4信号の各シンボルのレベルごとの遷移状態や3つのアイ開口部のエラーの挿入状態を知ることができる誤り検出装置および誤り検出方法を提供することを目的としている。
上記目的を達成するため、本発明の請求項1に記載された誤り検出装置は、誤り検出対象からのPAM4信号を最上位ビット列信号MSBと最下位ビット列信号LSBにデコードするPAMデコーダ2と、
前記PAMデコーダにてデコードされた最上位ビット列信号と最下位ビット列信号のレベルを測定するレベル測定部3と、
前記レベル測定部にて測定された最上位ビット列信号および最下位ビット列信号と、前記最上位ビット列信号および最下位ビット列信号それぞれがもつ期待値データとのレベル比較によりエラーを検出し、前記期待値データのレベルに対するエラー検出条件の対応表に基づいて前記PAM信号の各シンボルのレベルごとの遷移状態を判別する誤り検出部4と、
前記誤り検出部の判別結果に基づいて前記PAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの一覧表を表示する表示部5とを備えたことを特徴とする。
請求項2に記載された誤り検出装置は、請求項1の誤り検出装置において、
前記誤り検出部4は、前記PAM信号の各シンボルのレベルごとの遷移状態から前記PAM信号の3つのアイ開口部それぞれの遷移レベルごとのエラーカウントと前記アイ開口部ごとのエラーレートを検出し、
前記表示部5は、前記PAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの一覧表、前記誤り検出部にて検出した前記PAM信号の3つのアイ開口部それぞれの遷移レベルごとのエラーカウントと前記アイ開口部ごとのエラーレートの一覧表を選択的に表示することを特徴とする。
請求項3に記載された誤り検出方法は、誤り検出対象からのPAM4信号を最上位ビット列信号MSBと最下位ビット列信号LSBにデコードするステップと、
前記デコードされた最上位ビット列信号と最下位ビット列信号のレベルを測定するステップと、
前記測定された最上位ビット列信号および最下位ビット列信号と、前記最上位ビット列信号および最下位ビット列信号それぞれがもつ期待値データとのレベル比較によりエラーを検出し、前記期待値データのレベルに対するエラー検出条件の対応表に基づいて前記PAM信号の各シンボルのレベルごとの遷移状態を判別するステップと、
前記判別の結果に基づいて前記PAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの一覧表を表示するステップとを含むことを特徴とする。
請求項4に記載された誤り検出方法は、請求項3の誤り検出方法において、
前記PAM信号の各シンボルのレベルごとの遷移状態から前記PAM信号の3つのアイ開口部それぞれの遷移レベルごとのエラーカウントと前記アイ開口部ごとのエラーレートを検出するステップと、
前記PAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの一覧表、前記PAM信号の3つのアイ開口部それぞれの遷移レベルごとのエラーカウントと前記アイ開口部ごとのエラーレートの一覧表を選択的に表示するステップとを含むことを特徴とする。
本発明によれば、PAM4信号の各シンボルがどのレベルに遷移したか、レベルの遷移方向を含めて各シンボルの遷移状態を知ることができる。また、3つのアイ開口部それぞれにおけるエラーの挿入状態を知ることができる。
本発明に係る誤り検出装置の概略構成を示すブロック図である。 PAMデコーダの内部構成の一例を示す図である。 (a)図2のPAMデコーダにおいてPAM4信号と基準電圧と出力の関係を示す図、(b)図2のPAMデコーダの真理値表を示す図である。 (a)期待値データに対するエラー検出条件の対応表を示す図、(b)PAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートを示す一覧表の表示例を示す図である。 図4(b)に番号付けした一覧表を示す図である。 PAM4信号の3つのアイ開口部それぞれの遷移レベルごとのシンボルエラーとアイ開口部ごとのシンボルエラーレートの一覧表の表示例を示す図である。 本発明に係る誤り検出方法のフローチャートである。
以下、本発明を実施するための形態について、添付した図面を参照しながら詳細に説明する。
[PAM4信号について]
まず、本実施の形態が対象とするPAM4信号について説明する。PAM4方式は、情報信号の振幅をパルス信号の系列で符号化したパルス振幅変調信号として、論理「0」および「1」から構成されるビット列を、4つの電圧レベルまたは光電力のパルス信号として変調して伝送する方式である。
そして、PAM4方式によるPAM4信号は、振幅がシンボルごとに4種類に分けられ、図3(a)に示すように、4つの異なる振幅レベルL0,L1,L2,L3を有し、全体の振幅電圧範囲がベースライン(L0:0レベル)から低電圧範囲H1、中電圧範囲H2、高電圧範囲H3に分けられ、ベースライン(L0:0レベル)に対する振幅レベルの大きさが異なるUpper信号(高レベル信号)、Middle信号(中レベル信号)、Lower信号(低レベル信号)による3つのアイパターン開口部が連続した振幅範囲の信号からなる。
[誤り検出装置]
図1に示すように、本実施の形態の誤り検出装置1は、PAMデコーダ2、レベル測定部3、誤り検出部4、表示部5を備えて概略構成される。
PAMデコーダ2は、図2に示すように、被測定物(誤り検出対象)からのPAM4信号のUpper信号(高レベル信号)、Middle信号(中レベル信号)、Lower信号(低レベル信号)を0/1判別する0/1判別回路11と、0/1判別回路11にて0/1判別した判別信号からPAM4信号を2つのNRZ信号である最上位ビット列信号(MSB)と最下位ビット列信号(LSB)にデコードするデコード回路12とを備えて概略構成される。
0/1判別回路11は、被測定物へのPAM4信号(テスト信号)の入力に伴って折り返される被測定物からのPAM4信号が伝送される伝送線路に対し、3つの0/1判別器(第1の0/1判別器11a、第2の0/1判別器11b、第3の0/1判別器11c)が並列接続される。
第1の0/1判別器11aは、PAM4信号のUpper信号の0/1を第1の基準電圧Vth1との比較によって判別する。すなわち、第1の0/1判別器11aは、図3(a)に示すように、Upper信号を第1の基準電圧Vth1で打ち抜いてUpper信号と第1の基準電圧Vth1とを比較し、Upper信号が第1の基準電圧Vth1以上であればDU=「1」を判別信号として出力し、Upper信号が第1の基準電圧Vth1以上でなければDU=「0」を判別信号として出力する。
第2の0/1判別器11bは、PAM4信号のMiddle信号の0/1を第2の基準電圧Vth2との比較によって判別する。すなわち、第2の0/1判別器11bは、図3(a)に示すように、Middle信号を第2の基準電圧Vth2で打ち抜いてMiddle信号と第2の基準電圧Vth2とを比較し、Middle信号が第2の基準電圧Vth2以上であればDM=「1」を判別信号として出力し、Middle信号が第2の基準電圧Vth2以上でなければDM=「0」を判別信号として出力する。
第3の0/1判別器11cは、PAM4信号のLower信号の0/1を第3の基準電圧Vth3との比較によって判別する。すなわち、第3の0/1判別器11cは、図3(a)に示すように、Lower信号を第3の基準電圧Vth3で打ち抜いてLower信号と第3の基準電圧Vth3とを比較し、Lower信号が第3の基準電圧Vth3以上であればDL=「1」を判別信号として出力し、Lower信号が第3の基準電圧Vth3以上でなければDL=「0」を判別信号として出力する。
デコード回路12は、論理回路で構成されるもので、第1のAND(論理積)回路12a、第2のAND(論理積)回路12b、第3のAND(論理積)回路12c、OR(論理和)回路12dを備える。
第1のAND回路12aは、第1の0/1判別器11aからの判別信号(DU)と第3の0/1判別器11cからの判別信号(DL)とを入力として論理積演算を行う。
第2のAND回路12bは、第1の0/1判別器11aからの判別信号(DU)と第2の0/1判別器11bからの判別信号(DM)を反転した信号とを入力として論理積演算を行う。
第3のAND回路12cは、第2の0/1判別器11bからの判別信号(DM)を反転した信号と第3の0/1判別器11cからの判別信号(DL)とを入力として論理積演算を行う。
OR回路12dは、第1のAND回路12a、第2のAND回路12b、第3のAND回路12cからの信号を入力として論理和演算を行う。
上述したPAMデコーダ2では、第1の基準電圧Vth1を高電圧範囲H3に設定し、第2の基準電圧Vth2を中電圧範囲H2に設定し、第3の基準電圧Vth3を低電圧範囲H1に設定する。そして、PAM4信号をデコードする際には、第1の基準電圧Vth1がUpper信号の打ち抜き、第2の基準電圧Vth2がMiddle信号の打ち抜き、第3の基準電圧Vth3がLower信号の打ち抜きに用いられる。
また、デコード回路12では、図3(b)の真理値表に示すように、第2の0/1判別器11bからの判別信号(DM)をそのまま最上位ビット列信号(MSB)として出力し、OR回路12dの出力を最下位ビット列信号(LSB)として出力する。なお、図3(b)において、DU=0、DM=1、DL=0のとき、DU=1、DM=0、DL=1のときはDon’t Careとして処理される。
これにより、PAMデコーダ2は、PAM4信号を最上位ビット列信号(MSB)と最下位ビット列信号(LSB)にデコードする。
なお、PAMデコーダ2のデコード回路12は、図2の回路構成に限定されるものではなく、図3(b)の真理値表を満たす構成であればよい。
レベル測定部3は、PAMデコーダ2にてデコードされた最上位ビット列信号(MSB)と最下位ビット列信号(LSB)のレベル測定を行う。具体的には、最上位ビット列信号(MSB)のレベル、最下位ビット列信号(LSB)の0,1レベル、最下位ビット列信号(LSB)の2,3レベルをそれぞれ測定する。
誤り検出部4は、レベル測定部3にてレベル測定された最上位ビット列信号(MSB)と最下位ビット列信号(LSB)を入力データとし、この入力データそれぞれのレベルと、最上位ビット列信号(MSB)と最下位ビット列信号(LSB)それぞれがもつ期待値データのレベルとを比較してエラーを検出する。
また、誤り検出部4は、検出したエラーを元に、図4(a)に示す期待値データのレベルに対するエラー検出条件の対応表にしたがってPAM4信号の各シンボルのレベルごとの遷移状態(遷移先のレベル)を判別する。
なお、最上位ビット列信号(MSB)と最下位ビット列信号(LSB)それぞれがもつ期待値データは、周知の回路(発振器、分割回路、反転回路、グレイコーダ、プリコーダ)により、誤り検出対象の被測定物に入力するPAM4信号(テスト信号)に応じて生成される。
ここで、図4(a)の横軸は期待値データのレベル、縦軸はシンボルの遷移先のレベルを示している。
図4(a)において、期待値データがレベル0の場合には、入力データの最上位ビット列信号(MSB)と最下位ビット列信号(LSB)の両方がエラーであればPAM4信号のシンボルがレベル0からレベル3に遷移したと判別し、入力データの最上位ビット列信号(MSB)のみがエラーであればPAM4信号のシンボルがレベル0からレベル2に遷移したと判別し、入力データの最下位ビット列信号(LSB)のみがエラーであればPAM4信号のシンボルがレベル0からレベル1に遷移したと判別する。
図4(a)において、期待値データがレベル1の場合には、入力データの最上位ビット列信号(MSB)のみがエラーであればPAM4信号のシンボルがレベル1からレベル3に遷移したと判別し、入力データの最上位ビット列信号(MSB)と最下位ビット列信号(LSB)の両方がエラーであればPAM4信号のシンボルがレベル1からレベル2に遷移したと判別し、入力データの最下位ビット列信号(LSB)のみがエラーであればPAM4信号のシンボルがレベル1からレベル0に遷移したと判別する。
図4(a)において、期待値データがレベル2の場合には、入力データの最下位ビット列信号(LSB)のみがエラーであればPAM4信号のシンボルがレベル2からレベル3に遷移したと判別し、入力データの最上位ビット列信号(MSB)と最下位ビット列信号(LSB)の両方がエラーであればPAM4信号のシンボルがレベル2からレベル1に遷移したと判別し、入力データの最上位ビット列信号(MSB)のみがエラーであればPAM4信号のシンボルがレベル2からレベル0に遷移したと判別する。
図4(a)において、期待値データがレベル3の場合には、入力データの最下位ビット列信号(LSB)のみがエラーであればPAM4信号のシンボルがレベル3からレベル2に遷移したと判別し、入力データの最上位ビット列信号(MSB)のみがエラーであればPAM4信号のシンボルがレベル3からレベル1に遷移したと判別し、入力データの最上位ビット列信号(MSB)と最下位ビット列信号(LSB)の両方がエラーであればPAM4信号のシンボルがレベル3からレベル0に遷移したと判別する。
そして、誤り検出部4は、図4(a)の対応表にしたがって判別したPAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの値に基づいて3つのアイ開口部(Upper Eye/Middle Eye/Lower Eye)それぞれの遷移レベルごとのエラーカウント(EC)とアイ開口部ごとのエラーレート(ER)を検出する。
図4(a)の一覧表の各シンボルのレベルごとの遷移先の各エラーカウント(EC)に対し、図5に示すような番号付けした場合には、PAM4信号の3つのアイ開口部(Upper Eye/Middle Eye/Lower Eye)それぞれの遷移レベルごとのエラーカウント(EC)は図6に示すようになる。なお、シンボルの遷移(Transition)が2レベルまたは3レベルに跨がるものは影響を及ぼすアイ開口部が2つまたは3つになるためエラーが重複してカウントされる。
また、アイ開口部(Upper Eye/Middle Eye/Lower Eye)ごとのエラーレート(ER)は、各アイ開口部のエラーカウント(EC)の合計値(Total)を測定シンボル数で割ったものとして算出される。
表示部5は、例えば液晶などの表示器で構成され、誤り検出部4にて判別されたPAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの一覧表を例えば図4(b)の表示形式で表示する。
図4(b)の一覧表において、例えばPAM4信号のシンボルのレベル3に関しては、レベル2に遷移したエラーカウントの値が「6447」、レベル1に遷移したエラーカウントの値が「778」、レベル0に遷移したエラーカウントの値が「456」、合計値が「7681」となっている。なお、図4(b)の「ER」はPAM4信号のシンボルのレベルごとのエラーレートを示している。
また、表示部5は、誤り検出部4にて検出された3つのアイ開口部(Upper Eye/Middle Eye/Lower Eye)それぞれの遷移レベルごとのエラーカウント(EC)とアイ開口部ごとのエラーレート(ER)の一覧表を例えば図6の表示形式で表示する。
図6の一覧表において、例えばUpper Eyeに関しては、1レベル遷移のエラーカウントの値が(3)+(6)=「435」+「6447」=「6882」、2レベル遷移のエラーカウントの値が(2)+(9)=「786」+「778」=「1564」、3レベル遷移のエラーカウントの値が(1)+(12)=「5768」+「456」=「6224」、エラーカウントの合計値が(1)+(2)+(3)+(6)+(9)+(12)=「5768」+「786」+「435」+「6447」+「778」+「456」=「14670」となる。
なお、図4(b)の一覧表と図6の一覧表は、表示部5の表示画面に対し、何れか一方または両方を選択的に表示することができる。
次に、上記のように構成される誤り検出装置1による誤り検出方法について図7のフローチャートを参照しながら説明する。
まず、各電圧範囲の基準電圧を設定する(ST1)。すなわち、低電圧範囲H1の第1の基準電圧Vth1、中電圧範囲H2の第2の基準電圧Vth2、高電圧範囲H3の第3の基準電圧Vth3をそれぞれ設定する。
PAMデコーダ2は、誤り検出対象からのPAM4信号を最上位ビット列信号(MSB)と最下位ビット列信号(LSB)にデコードする(ST2)。
続いて、レベル測定部3は、PAMデコーダ2にてデコードされた最上位ビット列信号(MSB)と最下位ビット列信号(LSB)それぞれのレベルを測定する(ST3)。
次に、誤り検出部4は、レベル測定部3にてレベル測定された最上位ビット列信号(MSB)および最下位ビット列信号(LSB)のレベルと期待値データのレベルとを比較してエラーを検出し、検出したエラーを元に、図4(a)の対応表にしたがってPAM4信号の各シンボルのレベルごとの遷移状態(遷移先のレベル)を判別する(ST4)。
そして、誤り検出部4は、図4(a)の対応表にしたがって判別したPAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの値に基づいて3つのアイ開口部(Upper Eye/Middle Eye/Lower Eye)それぞれの遷移レベルごとのエラーカウント(EC)とアイ開口部ごとのエラーレート(ER)を検出する(ST5)。
そして、表示部5は、図4(b)の表示形式によるPAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの一覧表、図6の表示形式による3つのアイ開口部(Upper Eye/Middle Eye/Lower Eye)それぞれの遷移レベルごとのエラーカウント(EC)とアイ開口部ごとのエラーレート(ER)の一覧表の何れか一方または両方を選択的に表示する(ST6)。
このように、本実施の形態によれば、図4(b)に示すように、PAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの値を一覧表示する。これにより、PAM4信号の各シンボルがどのレベルに遷移したか、レベルの遷移先を含めて各シンボルの遷移状態を知ることができる。
また、図6に示すように、3つのアイ開口部(Upper Eye/Middle Eye/Lower Eye)それぞれに分割した際のエラーカウントおよびエラーレートを一覧表示する。これにより、どこのアイ開口部にエラーが偏って挿入されているか、全てのアイ開口部にエラーが均等に分布しているかなど、3つのアイ開口部それぞれにおけるエラーの挿入状態が一目で分かるようになる。
以上、本発明に係る誤り検出装置および誤り検出方法の最良の形態について説明したが、この形態による記述および図面により本発明が限定されることはない。すなわち、この形態に基づいて当業者等によりなされる他の形態、実施例および運用技術などはすべて本発明の範疇に含まれることは勿論である。
1 誤り検出装置
2 PAMデコーダ
3 レベル測定部
4 誤り検出部
5 表示部
11 0/1判別回路
11a 第1の0/1判別器
11b 第2の0/1判別器
11c 第3の0/1判別器
12 デコード回路
12a 第1のAND回路
12b 第2のAND回路
12c 第3のAND回路
12d OR回路
L0,L1,L2,L3 PAM4信号の各振幅レベル
H1 低電圧範囲
H2 中電圧範囲
H3 高電圧範囲
Vth1 第1の基準電圧
Vth2 第2の基準電圧
Vth3 第3の基準電圧

Claims (4)

  1. 誤り検出対象からのPAM4信号を最上位ビット列信号(MSB)と最下位ビット列信号(LSB)にデコードするPAMデコーダ(2)と、
    前記PAMデコーダにてデコードされた最上位ビット列信号と最下位ビット列信号のレベルを測定するレベル測定部(3)と、
    前記レベル測定部にて測定された最上位ビット列信号および最下位ビット列信号と、前記最上位ビット列信号および最下位ビット列信号それぞれがもつ期待値データとのレベル比較によりエラーを検出し、前記期待値データのレベルに対するエラー検出条件の対応表に基づいて前記PAM信号の各シンボルのレベルごとの遷移状態を判別する誤り検出部(4)と、
    前記誤り検出部の判別結果に基づいて前記PAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの一覧表を表示する表示部(5)とを備えたことを特徴とする誤り検出装置。
  2. 前記誤り検出部(4)は、前記PAM信号の各シンボルのレベルごとの遷移状態から前記PAM信号の3つのアイ開口部それぞれの遷移レベルごとのエラーカウントと前記アイ開口部ごとのエラーレートを検出し、
    前記表示部(5)は、前記PAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの一覧表、前記誤り検出部にて検出した前記PAM信号の3つのアイ開口部それぞれの遷移レベルごとのエラーカウントと前記アイ開口部ごとのエラーレートの一覧表を選択的に表示することを特徴とする請求項1に記載の誤り検出装置。
  3. 誤り検出対象からのPAM4信号を最上位ビット列信号(MSB)と最下位ビット列信号(LSB)にデコードするステップと、
    前記デコードされた最上位ビット列信号と最下位ビット列信号のレベルを測定するステップと、
    前記測定された最上位ビット列信号および最下位ビット列信号と、前記最上位ビット列信号および最下位ビット列信号それぞれがもつ期待値データとのレベル比較によりエラーを検出し、前記期待値データのレベルに対するエラー検出条件の対応表に基づいて前記PAM信号の各シンボルのレベルごとの遷移状態を判別するステップと、
    前記判別の結果に基づいて前記PAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの一覧表を表示するステップとを含むことを特徴とする誤り検出方法。
  4. 前記PAM信号の各シンボルのレベルごとの遷移状態から前記PAM信号の3つのアイ開口部それぞれの遷移レベルごとのエラーカウントと前記アイ開口部ごとのエラーレートを検出するステップと、
    前記PAM4信号の各シンボルのレベルごとの遷移状態に応じたエラーカウントとエラーレートの一覧表、前記PAM信号の3つのアイ開口部それぞれの遷移レベルごとのエラーカウントと前記アイ開口部ごとのエラーレートの一覧表を選択的に表示するステップとを含むことを特徴とする請求項3に記載の誤り検出方法。
JP2019002732A 2019-01-10 2019-01-10 誤り検出装置および誤り検出方法 Active JP6821717B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019002732A JP6821717B2 (ja) 2019-01-10 2019-01-10 誤り検出装置および誤り検出方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019002732A JP6821717B2 (ja) 2019-01-10 2019-01-10 誤り検出装置および誤り検出方法

Publications (2)

Publication Number Publication Date
JP2020113872A true JP2020113872A (ja) 2020-07-27
JP6821717B2 JP6821717B2 (ja) 2021-01-27

Family

ID=71668298

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019002732A Active JP6821717B2 (ja) 2019-01-10 2019-01-10 誤り検出装置および誤り検出方法

Country Status (1)

Country Link
JP (1) JP6821717B2 (ja)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10243031A (ja) * 1997-02-25 1998-09-11 Nec Data Terminal Ltd 多値データ転送方式
JP2017512017A (ja) * 2014-01-17 2017-04-27 テクトロニクス・インコーポレイテッドTektronix,Inc. パルス振幅変調(pam)ビット・エラーの試験及び測定
JP2017220756A (ja) * 2016-06-06 2017-12-14 アンリツ株式会社 誤り率測定装置及び誤り率測定方法
JP2017220757A (ja) * 2016-06-06 2017-12-14 アンリツ株式会社 誤り率測定装置及び誤り率測定方法
JP2018137551A (ja) * 2017-02-20 2018-08-30 富士通株式会社 Cdr回路及び受信回路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10243031A (ja) * 1997-02-25 1998-09-11 Nec Data Terminal Ltd 多値データ転送方式
JP2017512017A (ja) * 2014-01-17 2017-04-27 テクトロニクス・インコーポレイテッドTektronix,Inc. パルス振幅変調(pam)ビット・エラーの試験及び測定
JP2017220756A (ja) * 2016-06-06 2017-12-14 アンリツ株式会社 誤り率測定装置及び誤り率測定方法
JP2017220757A (ja) * 2016-06-06 2017-12-14 アンリツ株式会社 誤り率測定装置及び誤り率測定方法
JP2018137551A (ja) * 2017-02-20 2018-08-30 富士通株式会社 Cdr回路及び受信回路

Non-Patent Citations (3)

* Cited by examiner, † Cited by third party
Title
TEKTRONIX, 80SJARB AND 80SJNB JITTER, NOISE, AND BER ANALYSIS, JPN7020003103, 21 September 2016 (2016-09-21), pages 1 - 10, ISSN: 0004358688 *
TEKTRONIX, PAM4トランスミッタ解析ソフトウェア, JPN7020003102, 6 February 2019 (2019-02-06), pages 1 - 10, ISSN: 0004358687 *
佐々木浩輔 他: "128G PAM4 BERTの開発", アンリツテクニカル, JPN7020003104, March 2020 (2020-03-01), pages 7 - 1, ISSN: 0004358689 *

Also Published As

Publication number Publication date
JP6821717B2 (ja) 2021-01-27

Similar Documents

Publication Publication Date Title
JP5697833B2 (ja) インタフェース試験回路及び方法
US10594523B2 (en) Decoder circuit for a broadband pulse amplitude modulation signal
US8788890B2 (en) Devices and methods for bit error rate monitoring of intra-panel data link
US20040109509A1 (en) Technique for improving the quality of digital signals in a multi-level signaling system
TWI493916B (zh) 用於錯誤率估計之方法及裝置
JP5624781B2 (ja) 通信システム、データ送信装置、およびデータ受信装置
US11979229B2 (en) Error rate measuring apparatus and error count display method
US20030152154A1 (en) Coding and decoding system and method for high-speed data transmission
US11671200B2 (en) Network test apparatus and network test method
JP6818055B2 (ja) 誤り率測定装置及び誤り率測定方法
JP6818064B2 (ja) 誤り率測定装置及び誤り率測定方法
US20100040169A1 (en) Coding methods and systems for improved error margins
KR20040045511A (ko) 8b/10b 선로부호그룹 적절성 검출장치 및 방법
JP6821717B2 (ja) 誤り検出装置および誤り検出方法
JP6660436B1 (ja) パターン発生装置およびパターン発生方法と誤り率測定装置および誤り率測定方法
JP6739489B2 (ja) Pamデコーダおよびpamデコード方法と誤り検出装置および誤り検出方法
JP6739488B2 (ja) Pamデコーダおよびpamデコード方法と誤り検出装置および誤り検出方法
US11784748B2 (en) Network test apparatus and network test method
JP6818056B2 (ja) 誤り率測定装置及び誤り率測定方法
US11714130B2 (en) Error rate measuring apparatus and error distribution display method
US20210286662A1 (en) Error rate measuring apparatus and error counting method
US11555850B2 (en) Error detection device and error detection method
JP7364616B2 (ja) ジッタ耐力測定装置及びジッタ耐力測定方法
US11539605B2 (en) Channel quality determination
JP6660437B1 (ja) パターン発生装置およびパターン発生方法と誤り率測定装置および誤り率測定方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20190724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201006

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20201222

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210106

R150 Certificate of patent or registration of utility model

Ref document number: 6821717

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250