JP2020088153A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2020088153A
JP2020088153A JP2018220103A JP2018220103A JP2020088153A JP 2020088153 A JP2020088153 A JP 2020088153A JP 2018220103 A JP2018220103 A JP 2018220103A JP 2018220103 A JP2018220103 A JP 2018220103A JP 2020088153 A JP2020088153 A JP 2020088153A
Authority
JP
Japan
Prior art keywords
opening
emitter
layer
bump
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018220103A
Other languages
English (en)
Inventor
黒川　敦
Atsushi Kurokawa
敦 黒川
▲高▼志 姫田
Takashi Himeda
▲高▼志 姫田
一也 小林
Kazuya Kobayashi
一也 小林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2018220103A priority Critical patent/JP2020088153A/ja
Priority to US16/681,640 priority patent/US10777667B2/en
Priority to CN201911154165.3A priority patent/CN111223920B/zh
Publication of JP2020088153A publication Critical patent/JP2020088153A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/7302—Bipolar junction transistors structurally associated with other devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3192—Multilayer coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3178—Coating or filling in grooves made in the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41708—Emitter or collector electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42304—Base electrodes for bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/452—Ohmic electrodes on AIII-BV compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66234—Bipolar junction transistors [BJT]
    • H01L29/6631—Bipolar junction transistors [BJT] with an active layer made of a group 13/15 material
    • H01L29/66318—Heterojunction transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/732—Vertical transistors
    • H01L29/7325—Vertical transistors having an emitter-base junction leaving at a main surface and a base-collector junction leaving at a peripheral surface of the body, e.g. mesa planar transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/737—Hetero-junction transistors
    • H01L29/7371—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/05005—Structure
    • H01L2224/05008—Bonding area integrally formed with a redistribution layer on the semiconductor or solid-state body, e.g.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0501—Shape
    • H01L2224/05016—Shape in side view
    • H01L2224/05018—Shape in side view being a conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05556—Shape in side view
    • H01L2224/05558—Shape in side view conformal layer on a patterned surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13012—Shape in top view
    • H01L2224/13013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/13027—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the bump connector being offset with respect to the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H01L2224/13082—Two-layer arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H01L2924/13051—Heterojunction bipolar transistor [HBT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Bipolar Transistors (AREA)

Abstract

【課題】バンプ上のハンダに起因するトランジスタの劣化や破壊を抑制することができる半導体装置を提供する。【解決手段】基板の上にバイポーラトランジスタが配置されている。バイポーラトランジスタを覆うように、基板の上に絶縁膜が配置されている。この絶縁膜の上に、絶縁膜に設けられた第１開口を通ってバイポーラトランジスタのエミッタ層に電気的に接続されたエミッタ配線が配置されている。エミッタ配線の上に保護膜が配置されている。保護膜の上に、保護膜に設けられた第２開口を通ってエミッタ配線に電気的に接続されたバンプが配置されている。平面視において第２開口は、バンプの内側で、かつ第１開口の外側の領域に含まれている。【選択図】図２

Description

本発明は、半導体装置に関する。
携帯電話等の移動体通信機の電力増幅器の増幅素子としてヘテロ接合バイポーラトランジスタ（ＨＢＴ）が用いられる。ＨＢＴを含む半導体チップをモジュール基板に実装する手法として、フリップチップボンディングが用いられる。下記の特許文献１に開示された半導体装置においては、複数のＨＢＴのエミッタの上にバンプが設けられている。バンプは、ＨＢＴで発生した熱をモジュール基板に逃がす放熱経路となる。
特開２０１６−１０３５４０号公報
ＨＢＴのエミッタ電極とエミッタ配線とを接続するために、両者の間に配置された絶縁膜に第１開口が設けられる。さらに、エミッタ配線とバンプとを接続するために、両者の間に配置される保護膜に第２開口が設けられる。特許文献１に開示された半導体装置においては、平面視において第１開口と第２開口とが部分的に重なっている。
バンプは、通常、高融点金属等からなるアンダーバンプメタル層、メタルポスト、及びハンダ層の３層を含む。フリプチッップボンディング工程において溶融したハンダがアンダーバンプメタル層とメタルポストとの界面に侵入し、第１開口の真上まで達する場合がある。また、第１開口の縁の段差に起因して、アンダーバンプメタル層に亀裂が発生している場合がある。第１開口の真上まで達したハンダは、この亀裂を通ってＨＢＴのエミッタまで達する。その結果、ＨＢＴの劣化や破壊に至る場合がある。
本発明の目的は、バンプ上のハンダに起因するトランジスタの劣化や破壊を抑制することができる半導体装置を提供することである。
本発明の一観点によると、
基板と、
前記基板の上に積層されたコレクタ層、ベース層、及びエミッタ層を含むバイポーラトランジスタと、
前記バイポーラトランジスタを覆うように前記基板の上に配置された絶縁膜と、
前記絶縁膜の上に配置され、前記絶縁膜に設けられた第１開口を通って前記エミッタ層に電気的に接続されたエミッタ配線と、
前記エミッタ配線の上に配置された保護膜と、
前記保護膜の上に配置され、前記保護膜に設けられた第２開口を通って前記エミッタ配線に電気的に接続されたバンプと
を有し、
平面視において前記第２開口は、前記バンプの内側で、かつ前記第１開口の外側の領域に含まれている半導体装置が提供される。
第２開口が、平面視において第１開口の外側に配置されているため、バンプ内に侵入したハンダが第２開口の縁に起因する亀裂を通ったとしても、第１開口までは到達しにくい。このため、バンプ上のハンダに起因するトランジスタの劣化や破壊を抑制することができる。
図１は、第１実施例による半導体装置の各電極、バンプ、及び絶縁膜に設けられた開口の平面的な位置関係を示す図である。 図２は、図１の一点鎖線２−２における断面図である。 図３は、比較例による半導体装置の各電極、バンプ、及び絶縁膜に設けられた開口の平面的な位置関係を示す図である。 図４は、図３の一点鎖線４−４における断面図である。 図５は、第２実施例による半導体装置の断面図である。 図６は、第２実施例による半導体装置の製造途中段階における断面図である。 図７は、第２実施例による半導体装置の製造途中段階における断面図である。 図８は、第２実施例による半導体装置の製造途中段階における断面図である。 図９は、第２実施例による半導体装置の製造途中段階における断面図である。 図１０は、第２実施例による半導体装置の製造途中段階における断面図である。 図１１は、第２実施例による半導体装置の製造途中段階における断面図である。 図１２Ａ及び図１２Ｂは、それぞれ第３実施例及びその変形例による半導体装置の第１開口、第２開口、及びバンプの平面的な位置関係を示す図である。 図１３は、第４実施例による半導体装置の各電極、バンプ、及び絶縁膜に設けられた開口の平面的な位置関係を示す図である。 図１４は、図１３の一点鎖線１４−１４における断面図である。
［第１実施例］
図１及び図２を参照して、第１実施例による半導体装置について説明する。
図１は、第１実施例による半導体装置の各電極、バンプ、及び絶縁膜に設けられた開口の平面的な位置関係を示す図である。複数、例えば４個のＨＢＴ２０が一列（図１において横方向）に並んで配置されている。本明細書において、複数のＨＢＴ２０が並ぶ方向を「配列方向」という。
ＨＢＴ２０の各々のエミッタ、ベース、及びコレクタに、それぞれエミッタ電極２１、ベース電極２２、及びコレクタ電極２３が電気的に接続されている。エミッタ電極２１は、ＨＢＴ２０の配列方向に対して直交する方向に長いほぼ長方形の平面形状を有する。ベース電極２２は、平面視においてエミッタ電極２１を、配列方向に対して直交する方向に向かって開いたＵ字形に取り囲む。配列方向に関してベース電極２２の両側に、それぞれコレクタ電極２３が配置されている。相互に隣り合う２つのＨＢＴ２０の間に配置されたコレクタ電極２３は、２つのＨＢＴ２０で共用される。
ＨＢＴ２０を覆う絶縁膜に、エミッタ電極２１に対応して第１開口３１が設けられている。図１において、第１開口３１にハッチングを付している。第１開口３１は、平面視においてエミッタ電極２１に内包される。エミッタ電極２１は第１開口３１を通ってエミッタ配線に電気的に接続される。エミッタ配線を覆う保護膜に第２開口３２が設けられている。図１において第２開口３２に第１開口３１より淡いハッチングを付している。第２開口３２は、平面視において第１開口３１と重ならない位置に配置されており、配列方向に長い平面形状を有する。
平面視においてＨＢＴ２０及び第２開口３２を内包するようにバンプ４０が配置されている。バンプ４０は、第２開口３２を通ってその下のエミッタ配線に電気的に接続される。言い換えると、第２開口３２は、平面視においてバンプ４０の内側であって、かつ第１開口３１の外側の領域に含まれる。
図２は、図１の一点鎖線２−２における断面図である。ＧａＡｓ等の化合物半導体からなる基板５０の上に、サブコレクタ層５１が配置されている。サブコレクタ層５１のうち一部の領域はイオン注入によって絶縁化されており、導電性が付与されている素子形成領域５１ａと絶縁化されている素子分離領域５１ｂとに区分される。
サブコレクタ層５１の素子形成領域５１ａの一部の領域の上に、ＨＢＴ２０が配置されている。ＨＢＴ２０は、ｎ型のコレクタ層５２、ｐ型のベース層５３、及びｎ型のエミッタ層５４からなるメサ状部分を含む。エミッタ層５４の上にエミッタ電極２１が配置されており、エミッタ電極２１がエミッタ層５４にオーミックに接続される。ベース層５３の上にベース電極２２が配置されており、ベース電極２２がベース層５３にオーミックに接続される。素子形成領域５１ａの上にコレクタ電極２３（図１）が配置されており、コレクタ電極２３が素子形成領域５１ａを介してコレクタ層５２にオーミックに接続される。
サブコレクタ層５１、コレクタ層５２、ベース層５３、エミッタ層５４、エミッタ電極２１、及びベース電極２２を絶縁膜７０が覆う。絶縁膜７０に第１開口３１が設けられている。第１開口３１は平面視においてエミッタ電極２１に内包される。絶縁膜７０の上にエミッタ配線６１が配置されている。エミッタ配線６１は第１開口３１を通ってエミッタ電極２１に電気的に接続されている。エミッタ配線６１には、例えば金（Ａｕ）が用いられる。
エミッタ配線６１を保護膜７４が覆う。保護膜７４に第２開口３２が設けられている。第２開口３２は、ＨＢＴ２０のメサ状部分が配置されていない領域に設けられている。
保護膜７４の上に、バンプ４０が配置されている。バンプ４０は、基板５０側から順番に積層されたアンダーバンプメタル層４１、メタルポスト４２、及びハンダ層４３を含む。アンダーバンプメタル層４１には、Ｔｉ、ＴｉＷ等の高融点金属が用いられる。メタルポスト４２には例えば銅（Ｃｕ）が用いられる。ハンダ層４３には、錫（Ｓｎ）を含むハンダが用いられる。このような積層構造を持つバンプ４０は、Ｃｕピラーバンプと呼ばれる。
次に、第１実施例の優れた効果を、図３及び図４に示した比較例と対比して説明する。
図３は、比較例による半導体装置の各電極、バンプ、及び絶縁膜に設けられた開口の平面的な位置関係を示す図である。第１実施例では、第２開口３２が第１開口３１と重ならないように配置されているが、比較例においては、第２開口３２と第１開口３１とが重なっている。例えば、平面視において第１開口３１が第２開口３２の内側に配置されている。図３において、第１開口３１に相対的に濃いハッチングを付し、第２開口に相対的に淡いハッチングを付している。
図４は、図３の一点鎖線４−４における断面図である。第１開口３１が第２開口３２の内側に配置されている。
次に、図３及び図４に示した比較例の課題について説明する。フリップチップボンディング時にハンダ層４３が溶融すると、溶融した余剰のハンダがメタルポスト４２の側面を伝ってアンダーバンプメタル層４１とメタルポスト４２との界面まで達する。界面に達したハンダは、図４に矢印で示すように、アンダーバンプメタル層４１とメタルポスト４２との界面に沿ってバンプ４０の内部に侵入する。
第１開口３１の縁の段差に起因してアンダーバンプメタル層４１に亀裂等が発生している場合がある。バンプ４０の内側まで侵入したハンダがこの亀裂まで到達すると、亀裂を通ってエミッタ配線６１まで達する。ハンダがエミッタ配線６１まで達すると、ハンダ中のＳｎとエミッタ配線６１のＡｕとが反応しながらＳｎがエミッタ配線６１内を拡散する。Ｓｎがエミッタ電極２１及びエミッタ層５４まで拡散すると、ＨＢＴ２０の劣化や破壊が生じる。Ｓｎの拡散は、フリップチップボンディング時のみならず、ＨＢＴ２０の動作中にエミッタ配線６１やエミッタ電極２１の温度が上昇することによっても生じ得る。
第１実施例においては、図２に矢印で示すように、ハンダがアンダーバンプメタル層４１とメタルポスト４２との界面に沿って第１開口３１の直上まで侵入したとしても、アンダーバンプメタル層４１とエミッタ配線６１との間に配置された保護膜７４によってエミッタ配線６１へのハンダの侵入が抑制される。
また、第２開口３２までハンダが到達すると、第２開口３２の縁の段差に起因してアンダーバンプメタル層４１に発生している亀裂を通って、ハンダがエミッタ配線６１に侵入する場合がある。ところが、第２開口３２は、平面視において、発熱源であるエミッタ層５４及びその直下のベース層５３やコレクタ層５２と重ならない位置に配置されているため、第２開口３２の直下のエミッタ配線６１はＨＢＴ２０の動作中に高温になりにくい。このため、エミッタ配線６１に侵入したＳｎのエレクトロマイグレーションによる進行や、ＳｎとＡｕとの反応が抑制される。このため、第１実施例では、ハンダの侵入によるＨＢＴ２０の劣化や破壊が生じにくいという優れた効果が得られる。さらに、ＳｎとＡｕとの反応によるエミッタ配線６１の高抵抗化が生じにくいため、ＨＢＴ２０の電気特性の低下を抑制することができる。特に、大きなパワーで動作するパワートランジスタに第１実施例の構成を適用することにより、顕著な効果が得られる。
さらに、第１実施例では、第２開口３２がＨＢＴ２０のメサ状部分と重ならない位置に配置されているため、第２開口３２が配置された領域において、保護膜７４の下地の平坦性が高い。その結果、アンダーバンプメタル層４１に亀裂が生じにくいという効果も得られる。
また、第１実施例では、平面視において第１開口３１がバンプ４０の内側に配置されている。このため、ＨＢＴ２０から第１開口３１を通ってバンプ４０に至る熱経路を通る放熱効果を高めることができる。
［第２実施例］
次に、図５から図１１までの図面を参照して、第２実施例による半導体装置について説明する。以下、第１実施例による半導体装置（図１、図２）と共通の構成については説明を省略する。
図５は、第２実施例による半導体装置の断面図である。第１実施例では、エミッタ配線６１（図２）が第１開口３１を通ってエミッタ電極２１に直接接続されている。これに対し、第２実施例では、エミッタ配線６１の下に１層目のエミッタ配線６０が配置されており、１層目のエミッタ配線６０が第１開口３１を通ってエミッタ電極２１に接続されている。絶縁膜７０及び１層目のエミッタ配線６０の上に絶縁膜７１が配置されている。この絶縁膜７１の上に２層目のエミッタ配線６１が配置されている。２層目のエミッタ配線６１は、絶縁膜７１に設けられた第３開口３３を通って１層目のエミッタ配線６０に接続されている。この第３開口３３は、平面視において第１開口３１とほぼ重なるように配置されている。
第２実施例では、バンプ４０は、第２開口３２、第３開口３３、及び第１開口３１を通ってエミッタ電極２１に電気的に接続される。絶縁膜７０の上にベース配線６２が配置されている。ベース配線６２は、絶縁膜７０に設けられた開口を通ってベース電極２２に接続されている。エミッタ電極２１、ベース電極２２、コレクタ電極２３、第１開口３１、第２開口３２、及びバンプ４０の平面的な位置関係は第１実施例（図１）のこれらの位置関係と同一である。
次に、図６から図１１までの図面を参照して第２実施例による半導体装置の製造方法について説明する。図６から図１１までの図面は、第２実施例による半導体装置の製造途中段階における断面図である。以下に説明する各構成要素の材料、寸法、ドーピング濃度等は一例である。
図６に示すように、一般的な半導体プロセスを用いて半絶縁性のＧａＡｓからなる基板５０の上にサブコレクタ層５１、ＨＢＴ２０、エミッタ電極２１、及びベース電極２２を形成する。サブコレクタ層５１の素子形成領域５１ａは高濃度のｎ型ＧａＡｓで形成されており、その厚さは０．５μｍである。素子分離領域５１ｂは、ＧａＡｓに絶縁性を付与するためのイオン注入を行うことにより形成される。
ＨＢＴ２０のコレクタ層５２はｎ型ＧａＡｓで形成され、その厚さは１μｍである。ベース層５３はｐ型ＧａＡｓで形成され、その厚さは１００ｎｍである。エミッタ層５４は、ベース層５３に接する厚さ３０ｎｍ以上４０ｎｍ以下のｎ型ＩｎＧａＰ層と、その上に配置されるエミッタメサ層とを含む。
ベース電極２２はベース層５３に電気的に接続されている。
エミッタメサ層は、厚さ１００ｎｍの高濃度のｎ型ＧａＡｓ層と、その上に配置された厚さ１００ｎｍの高濃度のｎ型ＩｎＧａＡｓ層とを含む。エミッタメサ層は、その上のエミッタ電極２１とオーミック接触を取るための層である
エミッタ電極２１はＴｉで形成され、その厚さは５０ｎｍである。ベース電極２２は下から順番に積層されたＴｉ膜、Ｐｔ膜、Ａｕ膜の３層で構成される。図６の断面には現れていないが、サブコレクタ層５１の素子形成領域５１ａの上にコレクタ電極が配置されている。コレクタ電極は、下から順番に積層されたＡｕＧｅ膜、Ｎｉ膜、Ａｕ膜の３層で構成される。
サブコレクタ層５１、コレクタ層５２、ベース層５３、エミッタ層５４、エミッタ電極２１、及びベース電極２２を覆うように、絶縁膜７０を形成する。絶縁膜７０にはＳｉＮが用いられる。その後、絶縁膜７０にエミッタ電極２１を露出させる第１開口３１、及びベース電極２２を露出させる開口を形成する。
図７に示すように、第１開口３１内に露出したエミッタ電極２１の上に１層目のエミッタ配線６０を形成し、露出したベース電極２２の上にベース配線６２を形成する。なお、エミッタ配線６０及びベース配線６２と同時にコレクタ配線も形成する。ベース配線６２は平面視においてベース層５３の外側まで延伸している。エミッタ配線６０及びベース配線６２は、厚さ１０ｎｍ以上５０ｎｍ以下のＴｉ膜と、その上に形成された厚さ１μｍ以上２μｍ以下のＡｕ膜との２層で構成される。
絶縁膜７０、エミッタ配線６０、及びベース配線６２を覆うように、絶縁膜７１を形成する。絶縁膜７１にはＳｉＮが用いられる。絶縁膜７１に、エミッタ配線６０を露出させる第３開口３３を形成する。
図８に示すように、第３開口３３内に露出しているエミッタ配線６０及び絶縁膜７１の上に、２層目のエミッタ配線６１を形成する。エミッタ配線６１は、厚さ１０ｎｍ以上５０ｎｍ以下のＴｉ膜、及びその上に配置された厚さ２μｍ以上４μｍ以下のＡｕ膜の２層で構成される。
エミッタ配線６１を覆うように保護膜７４を形成する。保護膜７４はＳｉＮからなる単層膜、またはＳｉＮ膜と樹脂膜との２層構造の膜が用いられる。保護膜７４に第２開口３２を形成する。第２開口３２内にエミッタ配線６１が露出する。
図９に示すように、保護膜７４、及び第２開口３２内のエミッタ配線６１を覆うように、アンダーバンプメタル層４１を形成する。アンダーバンプメタル層４１にはＴｉ等の高融点金属が用いられ、その厚さは５０ｎｍ以上１００ｎｍ以下である。アンダーバンプメタル層４１の上に、バンプ４０（図５）を形成すべき領域に開口８１を持つレジスト膜８０を形成する。開口８１内にアンダーバンプメタル層４１が露出している。
図１０に示すように、開口８１内に露出しているアンダーバンプメタル層４１の上に、めっき法によりメタルポスト４２及びハンダ層４３を堆積させる。メタルポスト４２には銅（Ｃｕ）が用いられ、その厚さは３０μｍ以上５０μｍ以下である。ハンダ層４３には錫（Ｓｎ）またはＳｎＡｇ合金が用いられ、その厚さは１０μｍ以上３０μｍ以下である。メタルポスト４２とハンダ層４３との間に、相互拡散を防止するためのＮｉ等からなるバリアメタル層を配置してもよい。ハンダ層４３を形成した後、レジスト膜８０を除去する。
図１１に示すように、レジスト膜８０（図１０）で覆われていた領域のアンダーバンプメタル層４１を除去する。メタルポスト４２の直下にはアンダーバンプメタル層４１が残る。リフロー処理を行うことにより、ハンダ層４３を溶融させ、その後固化させることにより図５に示した半導体装置が得られる。
次に、第２実施例の優れた効果について説明する。図５に示した第２実施例においても、第１開口３１と第２開口３２とが平面視において重なっておらず、第１開口３１内のエミッタ電極２１とアンダーバンプメタル層４１との間に保護膜７４が配置されている。このため、第１実施例と同様に、ハンダの侵入によるＨＢＴ２０の劣化や破壊が生じにくいという優れた効果が得られる。さらに、第２開口３２が配置された領域において、保護膜７４の下地の平坦性が高いため、第１実施例と同様に、アンダーバンプメタル層４１に亀裂が生じにくいという効果も得られる。
エミッタ電極２１へのハンダの侵入を抑制する効果を高めるために、平面視において、第１開口３１の内側の全域に保護膜７４を配置することが好ましい。
［第３実施例］
次に、図１２Ａを参照して第３実施例による半導体装置について説明する。以下、第１実施例による半導体装置と共通の構成については説明を省略する。
図１２Ａは、第３実施例による半導体装置の第１開口３１、第２開口３２、及びバンプ４０の平面的な位置関係を示す図である。第１実施例では、図１に示したように、ＨＢＴ２０の配列方向に直交する方向に関して、第１開口３１と第２開口３２とが異なる位置に配置されており、第２開口３２が配列方向に長い平面形状を有している。これに対し、第３実施例では、第２開口３２が、相互に隣り合う第１開口３１の間に配置されている。ＨＢＴ２０の配列方向に直交する方向に関して第２開口３２の寸法が第１開口３１の寸法より大きい。
次に、第３実施例の優れた効果について説明する。
第３実施例においても、第１開口３１と第２開口３２とが平面視において重なっていないため、第１実施例と同様に、ハンダの侵入によるＨＢＴ２０の劣化や破壊が生じにくいという優れた効果が得られる。
次に、図１２Ｂを参照して第３実施例の変形例による半導体装置について説明する。
図１２Ｂは、第３実施例の変形例による半導体装置の第１開口３１、第２開口３２、及びバンプ４０の平面的な位置関係を示す図である。第３実施例では、ＨＢＴ２０の配列方向に直交する方向に関して、第２開口３２の寸法が第１開口３１の寸法より小さい。このため、バンプ４０の縁から第２開口３２までの最短距離が、第３実施例（図１２Ａ）の場合より長い。また、バンプ４０の縁から第２開口３２までの最短距離が、バンプ４０の縁から第１開口３１までの最短距離より長い。
このように、第２開口３２がバンプ４０の縁から離れているため、バンプ４０の縁から侵入したハンダが第２開口３２まで到達しにくい。その結果、ハンダの侵入によるＨＢＴ２０の劣化や破壊が生じにくいという効果が高まる。
［第４実施例］
次に、図１３及び図１４を参照して、第４実施例による半導体装置について説明する。以下、第１実施例及び第２実施例による半導体装置（図１、図２、図５）と共通の構成については説明を省略する。
図１３は、第４実施例による半導体装置の各電極、バンプ、及び絶縁膜に設けられた開口の平面的な位置関係を示す図である。図１４は、図１３の一点鎖線１４−１４における断面図である。第１実施例及び第２実施例では、第１開口３１と第２開口３２とが平面視において重なっていない。第４実施例においては、平面視において１つのバンプ４０の内部に複数の第２開口３２が配置されており、一部の第２開口３２は第１開口３１に内包されている。残りの第２開口３２は、平面視においてバンプ４０の内側であって、かつ第１開口３１より外側の領域に配置されている。
次に、第４実施例の優れた効果について説明する。第４実施例では、第１開口３１と第２開口３２とが一部において重なっているが、第２開口３２が第１開口３１に内包されている。第１開口３１の縁とアンダーバンプメタル層４１との間には、保護膜７４が配置されている。このため、図１４に矢印で示すように、アンダーバンプメタル層４１とメタルポスト４２との界面に沿ってバンプ４０内に侵入したハンダが第１開口３１の縁の直上まで達しても、ハンダは保護膜７４で遮られてエミッタ電極２１まで到達しない。このため、図４に示した比較例と比べて、ハンダの侵入によるＨＢＴ２０の劣化や破壊が生じにくいという効果が得られる。
バンプ４０内に侵入したハンダが第１開口３１に内包されている第２開口３２まで到達すると、アンダーバンプメタル層４１の亀裂等を介してハンダがエミッタ電極２１まで達する危険性が高まる。ハンダがエミッタ電極２１まで到達しにくくするために、バンプ４０の縁から第１開口３１に内包されている第２開口３２までの最短距離を、バンプ４０の縁から第１開口３１までの最短距離の１．５倍以上とすることが好ましい。
さらに、第４実施例では、ＨＢＴ２０から第１開口３１内の第２開口３２を通ってバンプ４０に至る放熱経路が形成される。このため、第４実施例による半導体装置は、第１実施例、第２実施例、及び第３実施例による半導体装置と比べて、放熱の観点で有利である。
上述の各実施例は例示であり、異なる実施例で示した構成の部分的な置換または組み合わせが可能であることは言うまでもない。例えば、上記実施例による半導体装置はＨＢＴ２０を含んでいるが、ＨＢＴ２０の代わりに通常のバイポーラトランジスタを含んでもよい。また、上記実施例では化合物半導体からなる基板に設けたバイポーラトランジスタの例を示したが、シリコン基板上のバイポーラトランジスタについても、上記実施例に記載した技術的思想を適用することができる。また、バンプ構造としてメタルポストを含むものを例示したが、メタルポストが設けられておらず、アンダーバンプメタル層とその上に配置されたハンダ層とからなるバンプ構造を採用してもよい。
複数の実施例の同様の構成による同様の作用効果については実施例ごとには逐次言及しない。さらに、本発明は上述の実施例に制限されるものではない。例えば、種々の変更、改良、組み合わせ等が可能なことは当業者に自明であろう。
２０ ヘテロ接合バイポーラトランジスタ（ＨＢＴ）
２１ エミッタ電極
２２ ベース電極
２３ コレクタ電極
３１ 第１開口
３２ 第２開口
３３ 第３開口
４０ バンプ
４１ アンダーバンプメタル層
４２ メタルポスト
４３ ハンダ層
５０ 基板
５１ サブコレクタ層
５１ａ 素子形成領域
５１ｂ 素子分離領域
５２ コレクタ層
５３ ベース層
５４ エミッタ層
６０ １層目のエミッタ配線
６１ エミッタ配線
６２ ベース配線
７０、７１ 絶縁膜
７４ 保護膜
８０ レジスト膜
８１ 開口
次に、図１２Ｂを参照して第３実施例の変形例による半導体装置について説明する。
図１２Ｂは、第３実施例の変形例による半導体装置の第１開口３１、第２開口３２、及びバンプ４０の平面的な位置関係を示す図である。第３実施例の本変形例では、ＨＢＴ２０の配列方向に直交する方向に関して、第２開口３２の寸法が第１開口３１の寸法より小さい。このため、バンプ４０の縁から第２開口３２までの最短距離が、第３実施例（図１２Ａ）の場合より長い。また、バンプ４０の縁から第２開口３２までの最短距離が、バンプ４０の縁から第１開口３１までの最短距離より長い。

Claims (6)

  1. 基板と、
    前記基板の上に積層されたコレクタ層、ベース層、及びエミッタ層を含むバイポーラトランジスタと、
    前記バイポーラトランジスタを覆うように前記基板の上に配置された絶縁膜と、
    前記絶縁膜の上に配置され、前記絶縁膜に設けられた第１開口を通って前記エミッタ層に電気的に接続されたエミッタ配線と、
    前記エミッタ配線の上に配置された保護膜と、
    前記保護膜の上に配置され、前記保護膜に設けられた第２開口を通って前記エミッタ配線に電気的に接続されたバンプと
    を有し、
    平面視において、前記第２開口は、前記バンプの内側で、かつ前記第１開口の外側の領域に含まれている半導体装置。
  2. 平面視において、前記第１開口の内側の全域に前記保護膜が配置されている請求項１に記載の半導体装置。
  3. 平面視において、前記バンプの縁から前記第２開口までの最短距離が、前記バンプの縁から前記第１開口までの最短距離より長い請求項１または２に記載の半導体装置。
  4. 前記バイポーラトランジスタが前記基板の上に形成されたメサ状部分を含み、平面視において、少なくとも１つの前記第２開口は前記メサ状部分の外側に配置されている請求項１乃至３のいずれか１項に記載の半導体装置。
  5. 平面視において、前記第１開口が前記バンプの内側に配置されている請求項１乃至４のいずれか１項に記載の半導体装置。
  6. 前記保護膜に、平面視において前記第１開口に内包される他の第２開口が設けられている請求項１乃至５のいずれか１項に記載の半導体装置。
JP2018220103A 2018-11-26 2018-11-26 半導体装置 Pending JP2020088153A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018220103A JP2020088153A (ja) 2018-11-26 2018-11-26 半導体装置
US16/681,640 US10777667B2 (en) 2018-11-26 2019-11-12 Semiconductor device
CN201911154165.3A CN111223920B (zh) 2018-11-26 2019-11-22 半导体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018220103A JP2020088153A (ja) 2018-11-26 2018-11-26 半導体装置

Publications (1)

Publication Number Publication Date
JP2020088153A true JP2020088153A (ja) 2020-06-04

Family

ID=70770949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018220103A Pending JP2020088153A (ja) 2018-11-26 2018-11-26 半導体装置

Country Status (3)

Country Link
US (1) US10777667B2 (ja)
JP (1) JP2020088153A (ja)
CN (1) CN111223920B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023132233A1 (ja) * 2022-01-07 2023-07-13 株式会社村田製作所 半導体装置

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI685969B (zh) * 2018-11-27 2020-02-21 立積電子股份有限公司 雙載子電晶體
JP2020120080A (ja) * 2019-01-28 2020-08-06 株式会社村田製作所 半導体素子
JP2021197474A (ja) * 2020-06-16 2021-12-27 株式会社村田製作所 半導体装置
US11177374B1 (en) * 2020-08-11 2021-11-16 Win Semiconductors Corp. Heterojunction bipolar transistor and method for forming the same

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2788639B2 (ja) * 1988-09-28 1998-08-20 株式会社日立製作所 半導体集積回路装置の製造方法
JPH07153772A (ja) * 1993-11-30 1995-06-16 Sony Corp バイポーラトランジスタ及びその製造方法
JP4015504B2 (ja) * 2002-08-09 2007-11-28 株式会社ルネサステクノロジ 半導体装置
JP2004335890A (ja) * 2003-05-09 2004-11-25 Sumitomo Electric Ind Ltd 半導体装置およびその製造方法
JP2007073611A (ja) * 2005-09-05 2007-03-22 Renesas Technology Corp 電子装置およびその製造方法
CN105849873B (zh) * 2014-01-10 2019-01-11 株式会社村田制作所 半导体装置
JP6071009B2 (ja) 2014-11-27 2017-02-01 株式会社村田製作所 化合物半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023132233A1 (ja) * 2022-01-07 2023-07-13 株式会社村田製作所 半導体装置

Also Published As

Publication number Publication date
US10777667B2 (en) 2020-09-15
US20200168725A1 (en) 2020-05-28
CN111223920A (zh) 2020-06-02
CN111223920B (zh) 2024-01-09

Similar Documents

Publication Publication Date Title
CN111223920B (zh) 半导体装置
TWI557801B (zh) Semiconductor device
CN115527971A (zh) 半导体装置以及功率放大器模块
CN111341738B (zh) 半导体装置
TWI671825B (zh) 半導體晶片、半導體晶片之構裝方法及構裝有半導體晶片之模組
CN111477598B (zh) 半导体装置
CN111490022B (zh) 半导体元件
CN110998807B (zh) 半导体装置
US11652016B2 (en) Semiconductor device
US20240047398A1 (en) Semiconductor device
WO2022224957A1 (ja) 半導体装置
JP4425034B2 (ja) 半導体装置
TWI820831B (zh) 半導體裝置
US11817493B2 (en) Semiconductor device
TW202335298A (zh) 半導體裝置
TW202331848A (zh) 半導體裝置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191114