JP2020077658A - 樹脂で封止した半導体装置 - Google Patents

樹脂で封止した半導体装置 Download PDF

Info

Publication number
JP2020077658A
JP2020077658A JP2018208008A JP2018208008A JP2020077658A JP 2020077658 A JP2020077658 A JP 2020077658A JP 2018208008 A JP2018208008 A JP 2018208008A JP 2018208008 A JP2018208008 A JP 2018208008A JP 2020077658 A JP2020077658 A JP 2020077658A
Authority
JP
Japan
Prior art keywords
groove
metal plate
mold resin
semiconductor element
primer layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2018208008A
Other languages
English (en)
Inventor
憲宗 織本
Norimune Orimoto
憲宗 織本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyota Motor Corp
Original Assignee
Toyota Motor Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyota Motor Corp filed Critical Toyota Motor Corp
Priority to JP2018208008A priority Critical patent/JP2020077658A/ja
Publication of JP2020077658A publication Critical patent/JP2020077658A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612Auxiliary members for layer connectors, e.g. spacers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331Disposition
    • H01L2224/3318Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/33181On opposite sides of the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】半導体素子を封止するモールド樹脂と金属板の密着性を向上させる。【解決手段】樹脂で封止した半導体装置であり、半導体素子と、半導体素子にはんだを介して接合している金属板と、半導体素子と金属板の接合部を封止しているモールド樹脂と、金属板とモールド樹脂の間に介在しているプライマ層を備えている。金属板のうちのモールド樹脂に対向する範囲に、金属板の表面から深部に向かう溝と、溝の側壁に近接する位置に形成されている深溝と、側壁から延びている突出部を備えている。突出部は、深溝より浅い位置を延びており、その深部側にモールド樹脂が侵入している。【選択図】図2

Description

本明細書に開示する技術は、半導体素子を樹脂で封止した半導体装置に関する。
半導体素子と、その半導体素子にはんだを介して接合されている金属板を備えており、半導体素子と金属板の接合部をモールド樹脂で封止した半導体装置が知られている。この種の半導体装置では、金属板とモールド樹脂が剥離することを防止するために、種々の改良がなされている。例えば、特許文献1の半導体装置では、金属板とモールド樹脂の間の密着性を向上させるために、金属板とモールド樹脂の間にポリアミド樹脂等のプライマ層を介在させる。また、プライマ層が部分的に薄くなることを抑制するために、金属板のうちのプライマ層と接する範囲に溝を設ける。特許文献1は、溝の入口側の高さにおいて、溝の側壁から溝の中央に向かって延びる突出部を設ける技術も開示している。
特開2015−126119号公報
特許文献1の半導体装置では、溝を設けることによってプライマ層が局所的に薄くなることを抑制し、これによって金属板とモールド樹脂との間の密着性を向上させる。しかしながら、プライマ層が薄くなることを抑制するだけでは、金属板とモールド樹脂との間の密着性を十分に向上できるとは言えない。例えば、特許文献1の半導体装置の場合、前記した突出部の深部側に流動性樹脂が侵入して硬化すれば、突出部によって突出部の深部側で硬化した樹脂が抜け出ることを防止する効果(アンカー効果という)が得られる。しかしながら、特許文献1の半導体装置では、金属板にプライマ層を塗布する際に、突出部の深部側にプライマ層が広がり、流動状態の樹脂が突出部の深部側に侵入しづらい。特許文献1の技術では、アンカー効果が小さくなり、金属板とモールド樹脂との間の密着性を十分に向上させることができなかった。本明細書は、半導体素子を封止するモールド樹脂と金属板の密着性を向上させる技術を開示する。
本明細書が開示する半導体装置は、半導体素子と、半導体素子にはんだを介して接合している金属板と、半導体素子と金属板の接合部を封止しているモールド樹脂と、金属板とモールド樹脂の間に介在しているプライマ層を備えている。金属板のうちのモールド樹脂に対向する範囲に、金属板の表面から深部に向かう溝と、溝の側壁に近接する位置に形成されている深溝と、側壁から延びている突出部を備えている。突出部は、深溝より浅い位置を延びており、突出部の深部側にモールド樹脂が侵入している。
上記の樹脂で封止した半導体装置では、プライマ層を備えることによって、金属板とモールド樹脂の密着性を向上させることができる。また、モールド樹脂に対向する金属板の対向面には、溝が形成されていることによって、その溝がプライマ溜まりとなり、プライマ層が局所的に薄くなることを防止することができる。プライマ層が薄くなっている部分では、金属板とモールド樹脂の密着性が低下するため、プライマ層が薄くなることを防止することによって、金属板とモールド樹脂の密着性を向上させることができる。さらに、深溝と、深溝より浅い位置を延びる突出部が形成されていることによって、突出部の深部側空間に流動性樹脂が侵入して硬化し、突出部の深部側にモールド樹脂が侵入した構造が得られる。これによって、アンカー効果が得られ、金属板とモールド樹脂の密着性を向上させることができる。これらの特徴を備えることによって、モールド樹脂が金属板から剥離することを抑制することができる。これによって、半導体素子と金属板とを接合するはんだの寿命を向上させることができる。
実施例に係る半導体装置の構成を模式的に示す断面図。 放熱板に設けられるディンプルを示す図であり、(a)は上面図であり、(b)は(a)のB−B線における断面図である。 本実施例のディンプルによるアンカー効果を説明するための図であり、(a)はプライマ層の塗布前、(b)はプライマ層の塗布後、(c)はモールド成型後を示す。 深溝(第3溝)を備えていない従来のディンプルによるアンカー効果を説明するための図であり、(a)はプライマ層の塗布前、(b)はプライマ層の塗布後、(c)はモールド成型後を示す。 放熱板に設けられるディンプルの形成方法を説明するための図であり、(a)は第1プレス加工後の上面図であり、(b)は(a)のB−B線における断面図であり、(c)は第2プレス加工後の上面図であり、(d)は(c)のD−D線における断面図である。 (a)はディンプルの他の例の上面図であり、(b)は(a)のB−B線における断面図である。 (a)と(b)は、放熱板に設けられるディンプルの他の例を示す図。 (a)と(b)は、放熱板に設けられるディンプルの他の例を示す図。
本実施例に係る半導体装置10について説明する。図1は、半導体装置10の構成を模式的に示している。半導体装置10は、パワーカードとも称される。図1に示すように、半導体装置10は、半導体素子12と、金属ブロック14と、放熱板16、18と、モールド樹脂20と、プライマ層28を備えている。
半導体素子12は、平板上であり、上面(図1の+Z側)と下面(図1の−Z側)の各々に電極(図示省略)が形成されている。具体的には、半導体素子12の下面には、図示しない下面電極が露出している。半導体素子12の上面には、図示しない主電極と複数の信号電極が露出している。半導体素子12は、半導体素子12の内部に形成されている半導体構造によって、上面の主電極と下面電極の間を低抵抗な状態と高抵抗な状態との間で切り換える。半導体素子12の下面電極は、はんだ層22によって放熱板16に接合されており、半導体素子12の上面の主電極は、はんだ層24によって金属ブロック14に接合されている。
金属ブロック14は、銅(Cu)で形成されている。金属ブロック14のZ軸に垂直な面は、半導体素子12の主電極(図示省略)の形状とほぼ同一の形状となっている。金属ブロック14は、はんだ層26によって放熱板18に接合される。金属ブロック14は、スペーサである。金属ブロック14を配置することによって半導体素子12の信号電極と放熱板18との間に空間ができる。これにより、信号電極にワイヤ(図示省略)を接続することができ、信号電極と端子(図示省略)が接続される。
放熱板16、18は、平板上の導電部材である。放熱板16、18は対向しており、放熱板16、18の間には、半導体素子12と金属ブロック14がはんだ層22、24、26を介して配置されている。半導体素子12の熱は、はんだ層22を介して放熱板16に伝達されると共に、はんだ層24、金属ブロック14、はんだ層26を介して放熱板18に伝達される。放熱板16、18の表面には、ディンプル30(図2参照)が形成されている。ディンプル30については、後に詳述する。なお、放熱板16、18は、「金属板」の一例である。
モールド樹脂20は、半導体素子12と、金属ブロック14と、放熱板16、18を封止している。ただし、放熱板16のはんだ層22を介して半導体素子12と接合している面の反対面と、放熱板18のはんだ層26を介して金属ブロック14と接合している面の反対面は、露出している。放熱板16、18の露出する面はそれぞれ、絶縁板52b、52aを介して冷却器50b、50aに対向している。詳細には、放熱板18は、グリス54を介して絶縁板52aに対向し、絶縁板52aはグリス56を介して冷却器50aに対向している。また、放熱板16は、グリス58を介して絶縁板52bに対向し、絶縁板52bはグリス60を介して冷却器50bに対向している。冷却器50a、50bによって、半導体素子12を両面から冷却することができる。
プライマ層28は、放熱板16、18とモールド樹脂20の間に介在している。プライマ層28は、例えば、ポリアミド樹脂で形成されている。プライマ層28によって、放熱板16、18とモールド樹脂20の密着性を向上させることができる。
ここで、図2を参照して、放熱板16、18の表面に設けられるディンプル30について説明する。ディンプル30は、放熱板16、18のうちモールド樹脂20に対向する範囲17(以下、この面を対向面17ともいう)に形成される。すなわち、ディンプル30は、放熱板16、18のプライマ層28が塗布される面に設けられる。ディンプル30は、放熱板16、18上に複数設けられており、本実施例では、各ディンプル30が設けられるピッチは、約0.5mmである。対向面17にディンプル30を設けることによって、対向面17上にプライマ層28を塗布したときにプライマ層28がディンプル30内に溜まり、プライマ層28が局所的に薄くなることを防止することができる。プライマ層28が薄い部分では、放熱板16、18とモールド樹脂20の密着性が低下する。対向面17にディンプル30を設けることによって、放熱板16、18とモールド樹脂20の密着性を向上することができ、放熱板16、18とモールド樹脂20が剥離することを抑制することができる。
図2(a)に示すように、ディンプル30は平面視すると略正方形である。また、図2(b)に示すように、ディンプル30は、第1溝32と、第2溝34と、第3溝36によって構成されている。第1溝32、第2溝34及び第3溝36は、対向面17からディンプル30の深部側(図2(b)の−Z方向)に向かって順に深くなっている。
第1溝32は、対向面17側に設けられており、底面32aを備えている。本実施例では、底面32aが形成される深さD1(すなわち、対向面17から底面32aまでの深さ)は、約0.05mmである。底面32aは、対向面17と略平行である。
第2溝34は、第1溝32より深部側に設けられている。第2溝34は、底面32aより深部側に位置する底面34aと、対向面17側が深部側より突出するように傾斜する側面34b(以下、傾斜面34bともいう)によって構成されている。すなわち、第1溝32の底面32aと第2溝34の傾斜面34bによって、ディンプル30の側壁から突出する突出部38が形成される。本実施例では、底面34aが形成される深さD2(すなわち、対向面17から底面34aまでの深さ)は、約0.15mmである。また、底面34aは平面視したときに略正方形であり、本実施例では、その各辺の寸法L1は約0.15mmである。また、底面34aは、対向面17と略平行である。なお、第2溝34は、「溝」の一例である。
第3溝36は、第2溝34より深部側に設けられており、本実施例では、第3溝36の深さD3(すなわち、対向面17から第3溝36の深部までの深さ)は、約0.25mmである。第3溝36は、突出部38の深部側に形成されている。換言すると、第3溝36は、ディンプル30の側壁に近接する位置に形成されており、突出部38は、第3溝36より対向面17側の高さ(浅い位置)においてディンプル30の側壁から突出している。また、第3溝36は平面視したときに略正方形であり、本実施例では、その各辺の寸法L2は約0.25mmである。なお、第3溝36は、「深溝」の一例である。
また、図2(a)に示すように、第3溝36は、ディンプル30を平面視したとき(図2(a)で示す状態において)、ディンプル30の外周側に全周に亘って設けられる。一方、第1溝32及び第2溝34の傾斜面34bは、ディンプル30を平面視したとき、部分的に形成される。具体的には、第1溝32は、平面視したとき第3溝36によって形成される略正方形の各辺の中央部分に(すなわち、4箇所に)形成される。このため、第1溝32が形成される部分では、突出部38が形成される一方、第1溝32が形成されない部分では、突出部38が形成されない。なお、ディンプル30の各寸法及び各ディンプル30を設けるピッチは上記の寸法に限定されるものではなく、適宜選択することができる。
本実施例では、ディンプル30に第3溝36と突出部38が設けられることによって、アンカー効果が得られる。以下に、図3及び図4を参照して、本実施例の半導体装置10のアンカー効果について説明する。図3は、本実施例の半導体装置10の放熱板16、18の対向面17に設けられるディンプル30と、プライマ層28及びモールド樹脂20との関係を示している。なお、図4は、比較例として、第3溝36が形成されていないディンプル70と、プライマ層28及びモールド樹脂20の関係を示している。
上述したように、放熱板16、18とモールド樹脂20の間には、プライマ層28が介在している。したがって、半導体装置を製造する際には、図3(b)及び図4(b)に示すように、放熱板16、18の対向面17上にプライマ層28を形成する樹脂(例えば、ポリアミド樹脂)を塗布し、塗布した樹脂を硬化させることによってプライマ層28を形成する。その後、モールド樹脂20で封止する(図3(c)及び図4(c)参照)。
図3(a)に示すように、本実施例では、ディンプル30に第3溝36と突出部38が設けられている。図3(b)に示すように、対向面17上にプライマ層28を塗布すると、第3溝36内にプライマ層28が侵入することによって、プライマ層28が突出部38の深部側に向かって広がって硬化する。これによって、プライマ層28は、第2溝34の傾斜面34bに沿った形状で硬化し、突出部38の深部側にプライマ層28が存在しない空間ができやすくなる。このような形状で硬化したプライマ層28を樹脂でモールドすると、図3(c)に示すように、突出部38の深部側にモールド樹脂20が侵入しやすくなる。このようにモールド樹脂20が広がることによって、モールド樹脂20がディンプル30から抜け出ることを抑制する効果(すなわち、アンカー効果)を得ることができる。
一方、図4(a)に示すように、第3溝36が設けられていないディンプル70では、図4(b)に示すように、放熱板にプライマ層28を塗布したときに突出部38の深部側にプライマ層28が溜まりやすくなる。このような形状で硬化したプライマ層28を樹脂でモールドしても、図4(c)に示すように、突出部38の深部側にモールド樹脂20が侵入しにくい。このため、アンカー効果を得ることができないか、得ることができたとしてもその効果は小さい。このように、本実施例では、ディンプル30に第3溝36と突出部38を設けることによって、アンカー効果を得ることができ、放熱板16、18とモールド樹脂20の密着性を向上させることができる。これによって、モールド樹脂20が放熱板16、18から剥離することを抑制することができ、半導体素子12と放熱板16、18を接合するはんだ層22、24、26の寿命を向上させることができる。
次に、図5を参照して、半導体装置10の製造方法について説明する。なお、本実施例では、放熱板16、18の対向面17に設けられるディンプル30を形成する工程に特徴があり、その他の工程については従来公知の工程を用いることができる。このため、以下では、本実施例の特徴部分のみを説明し、その他の工程については説明を省略する。
ディンプル30の形成工程では、放熱板16、18の対向面7を2回に亘ってプレス加工する。以下では、2回のプレス加工をそれぞれ、第1プレス加工及び第2プレス加工と称する。
図5(a)及び図5(b)に示すように、第1プレス加工では、深さD2(本実施例では、約0.15mm)の溝と深さD3(本実施例では、約0.25mm)の溝を同時に形成する。詳細には、深さD3の溝は、平面視したときの外形が略正方形となるように形成する。深さD3の溝は、各辺が寸法L2(本実施例では、0.25mm)の略正方形であり、平面視したときの外周側が深さD3となるように形成する。この溝が第3溝36となる。また、平面視したとき第3溝36より中央側に深さD2の対向面17と略平行な溝を形成する。深さD2の溝は、各辺が寸法L1(本実施例では、0.15mm)の略正方形の平坦面となるように形成する。これによって、第2溝34の底面34aが形成される。
次いで、図5(c)及び図5(d)に示すように、第2プレス加工では、深さD1(本実施例では、約0.05mm)の溝を形成する。詳細には、第3溝36の寸法L2より大きい寸法L3で深さD1の溝を形成する。本実施例では、寸法L3は0.35mmであるが、寸法L3の大きさは適宜選択することができる。第2プレス加工では、第1プレス加工で形成した溝の一部を覆うように、具体的には、第1溝32を形成する位置でプレス加工する。これによって、第1溝32の底面32aが形成されると共に、プレス加工によって潰された部分が第1プレス加工で形成された溝(すなわち、第3溝36)の上方に突出する。すなわち、第2プレス加工によって、底面32aと共に突出部38が形成される。このようにして、第1溝32、第2溝34及び第3溝36によって構成されるディンプル30が形成される。
なお、本実施例では、突出部38は、第3溝36の上方の一部のみに形成されていたが(図2(a)参照)、このような構成に限定されない。ディンプルの形状としては、ディンプルの側壁に近接する位置に形成される深溝(例えば、第3溝)と、深溝より対向面17側の高さにおいてディンプルの側壁から突出する突出部が設けられていればよく、その形状は適宜変更することができる。例えば、図6(a)に示すように、対向面17に、第3溝36の上方全体に第1溝132の底面132aが形成されるディンプル130を形成してもよい。ディンプル130では、第3溝36の上方全体に第1溝132の底面132aが形成されることによって、第3溝36の上方全体に突出部138が形成される。また、図6(b)に示すように、ディンプル130の断面の形状は、図2(b)に示す断面(第1溝32が第3溝36の上方の一部のみに形成されたディンプル30において、第1溝32が形成されている部分の断面)と同様の形状となる。このため、図6に示す構成であっても、アンカー効果を得ることができ、放熱板16、18とモールド樹脂20の密着性を向上させることができる。
また、本実施例では、深溝である第3溝36及び第2溝34の底面34aの形状は、平面視したときに略正方形であったが、このような構成に限定されない。第3溝及び第2溝の底面の形状は特に限定されるものではなく、略正方形以外の形状であってもよい。例えば、図7(a)に示すように、第3溝236及び第2溝の底面234aの平面視したときの形状は略円形であってもよいし、図8(a)に示すように、第3溝336及び第2溝の底面334aの平面視したときの形状は略正三角形であってもよい。また、第3溝236及び第2溝の底面234aの形状が略円形である場合も、図7(a)に示すように、突出部(すなわち、第1溝の底面32a)を第3溝236の上方の一部のみに形成してもよいし、図7(b)に示すように、突出部(すなわち、第1溝の底面232a)を第3溝236の上方全体に形成してもよい。同様に、第3溝336及び第2溝の底面334aの形状が略正三角形である場合も、図8(a)に示すように、突出部(すなわち、第1溝の底面32a)を第3溝336の上方の一部のみに形成してもよいし、図8(b)に示すように、突出部(すなわち、第1溝の底面332a)を第3溝336の上方全体に形成してもよい。
本明細書または図面に説明した技術要素は、単独であるいは各種の組合せによって技術的有用性を発揮するものであり、出願時請求項記載の組合せに限定されるものではない。また、本明細書または図面に例示した技術は複数目的を同時に達成するものであり、そのうちの一つの目的を達成すること自体で技術的有用性を持つものである。
10:半導体装置
12:半導体素子
14:金属ブロック
16、18:放熱板
20:モールド樹脂
22、24、26:はんだ層
28:プライマ層
30、130:ディンプル
32、132:第1溝
32a、132a、232a、332a:第1溝の底面
34:第2溝
34a、234a、334a:第2溝の底面
34b:第2溝の傾斜面
36、236、336:第3溝
38、138:突出部
50a、50b:冷却器

Claims (1)

  1. 半導体素子と、
    前記半導体素子にはんだを介して接合している金属板と、
    前記半導体素子と前記金属板の接合部を封止しているモールド樹脂と、
    前記金属板と前記モールド樹脂の間に介在しているプライマ層を備えており、
    前記金属板のうちの前記モールド樹脂に対向する範囲に、
    前記金属板の表面から深部に向かう溝と、
    前記溝の側壁に近接する位置に形成されている深溝と、
    前記側壁から、前記深溝より浅い位置を延びている突出部を備えており、
    前記突出部の深部側にモールド樹脂が侵入している、樹脂で封止された半導体装置。
JP2018208008A 2018-11-05 2018-11-05 樹脂で封止した半導体装置 Pending JP2020077658A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018208008A JP2020077658A (ja) 2018-11-05 2018-11-05 樹脂で封止した半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018208008A JP2020077658A (ja) 2018-11-05 2018-11-05 樹脂で封止した半導体装置

Publications (1)

Publication Number Publication Date
JP2020077658A true JP2020077658A (ja) 2020-05-21

Family

ID=70725116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018208008A Pending JP2020077658A (ja) 2018-11-05 2018-11-05 樹脂で封止した半導体装置

Country Status (1)

Country Link
JP (1) JP2020077658A (ja)

Similar Documents

Publication Publication Date Title
US9520345B2 (en) Semiconductor module, semiconductor device having semiconductor module, and method of manufacturing semiconductor module
KR102073579B1 (ko) 반도체 장치와 그 제조 방법 및 전극판
JP4254527B2 (ja) 半導体装置
JP2007184525A (ja) 電子機器装置
US10269753B2 (en) Semiconductor device and manufacturing method of semiconductor device
CN104821302A (zh) 半导体装置
US11244880B2 (en) Semiconductor device
JP5577221B2 (ja) リードフレーム及び半導体装置
JP4137840B2 (ja) 電力用半導体装置
JP2014013878A (ja) 電子装置
JP2020077658A (ja) 樹脂で封止した半導体装置
JP4537774B2 (ja) リードフレームの製造方法
JP2020096009A (ja) 半導体装置
JP6079501B2 (ja) 電子部品モジュール
JP2020102544A (ja) 半導体装置とその製造方法
JP5056105B2 (ja) 半導体装置およびその製造方法
JP7215320B2 (ja) 半導体装置
US11295997B2 (en) Semiconductor device manufacturing method and semiconductor device
WO2021106114A1 (ja) 半導体モジュール
JP7175643B2 (ja) 半導体装置、及び、半導体装置の製造方法
JP5477260B2 (ja) 電子装置およびその製造方法
US20230282566A1 (en) Semiconductor package having negative patterned substrate and method of manufacturing the same
JP7322467B2 (ja) 半導体装置
JP7156172B2 (ja) 半導体装置
JP2017017280A (ja) 半導体装置

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20200401