JP2020071485A - 表示装置、及び表示装置の制御方法 - Google Patents
表示装置、及び表示装置の制御方法 Download PDFInfo
- Publication number
- JP2020071485A JP2020071485A JP2019197238A JP2019197238A JP2020071485A JP 2020071485 A JP2020071485 A JP 2020071485A JP 2019197238 A JP2019197238 A JP 2019197238A JP 2019197238 A JP2019197238 A JP 2019197238A JP 2020071485 A JP2020071485 A JP 2020071485A
- Authority
- JP
- Japan
- Prior art keywords
- image
- image data
- area
- unit
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】フレーム単位で画像を表示する装置において、補正等の画像処理に伴う遅延を、より短くする。【解決手段】画像を表示する液晶パネル115を有し、液晶パネル115にフレーム単位で画像を表示する光変調装置112を備えた投射部110と、液晶パネル115に画像を描画する光変調装置駆動部123と、画像データを格納する表示画像用メモリー351と、表示画像用メモリー351に格納された画像データを取得して画像処理を行い、画像処理後のデータをライン毎に光変調装置駆動部123に出力する画像処理部300と、を備え、画像処理部300は、表示用画像メモリー335に画像データのフレーム全体の格納が完了する前に、表示用画像メモリー335に格納されたKライン分の画像データを取得して画像処理を行う。【選択図】図2
Description
本発明は、表示装置、及び表示装置の制御方法に関する。
従来、フレーム単位で画像を表示する装置において、画像の歪みを補正するキーストーン補正処理を行うものが知られている(例えば、特許文献1参照)。特許文献1に記載された装置は、データをメモリーにフレーム単位で書き込み、キーストーン補正処理を行い、データを読み出して表示する。この構成では、メモリーへのデータの書き込みと読み出しによる遅延が発生する。
本発明は、フレーム単位で画像を表示する装置において、補正等の画像処理に伴う遅延を、より短くすることを目的とする。
上記目的を達成する一態様は、画像を表示する表示領域を有し、前記表示領域にフレーム単位で画像を表示する表示部と、前記表示部の表示領域に画像を描画する描画処理部と、入力画像データを格納するメモリーと、前記メモリーに格納された前記入力画像データを取得して画像処理を行い、前記画像処理後のデータをライン毎に前記描画処理部に出力する画像処理部と、を備え、前記画像処理部は、前記メモリーに前記入力画像データのフレーム全体の格納が完了する前に、前記メモリーに格納されたKライン分(Kは1以上の整数)の前記入力画像データを取得して前記画像処理を行う、表示装置である。
上記プロジェクターにおいて、前記画像処理部は、前記画像処理後のデータを、前記メモリーに前記入力画像データが入力されたタイミングからKライン分の遅れを含むタイミングで出力する構成であってもよい。
上記プロジェクターにおいて、前記画像処理部は、幾何補正を含む前記画像処理を実行する構成であってもよい。
上記プロジェクターにおいて、前記入力画像データが入力されるインターフェースと、前記インターフェースに入力される前記入力画像データにOSD画像を合成する合成処理部と、を備える構成であってもよい。
上記目的を達成する別の一態様は、画像を表示する表示領域を有し、前記表示領域にフレーム単位で画像を表示する表示部を備えた表示装置の制御方法であって、入力画像データをメモリーに格納し、前記メモリーに前記入力画像データのフレーム全体の格納が完了する前に、前記メモリーに格納されたKライン分(Kは1以上の整数)の前記入力画像データを画像処理部によって取得し、前記画像処理部により、取得した前記入力画像データの画像処理を行い、前記画像処理後のデータをライン毎に出力し、前記画像処理部によって出力された前記画像処理後のデータに基づき前記表示部の表示領域に画像を描画する、表示装置の制御方法である。
上記目的を達成する一態様は、表示装置であって、第1画素領域、及び前記第1画素領域と隣接する第2画素領域を有する表示領域に、フレーム単位で画像を表示する表示部と、第1記憶領域と第2記憶領域を有し、前記表示装置に入力された画像信号に含まれる入力画像データを格納するメモリーと、前記入力画像データを第1画像データと第2画像データとに分割し、前記第1画像データを前記メモリーの前記第1記憶領域に記憶させ、前記第2画像データを前記メモリーの前記第2記憶領域に記憶させる入力部と、前記第1記憶領域から読み出された前記第1画像データに基づく画像を前記第1画素領域に描画し、前記第2記憶領域から読み出された前記第2画像データに基づく画像を前記第2画素領域に描画する描画処理部と、前記メモリーに格納された前記入力画像データを取得して画像処理を行い、前記画像処理後のデータをライン毎に前記描画処理部に出力する画像処理部と、を備え、前記画像処理部は、前記メモリーに前記入力画像データのフレーム全体の格納が完了する前に、前記メモリーに格納されたKライン分(Kは1以上の整数)の前記入力画像データを取得して前記画像処理を行い、前記描画処理部は、前記第1画像データに基づく画像を前記第1画素領域に第1の極性の電圧で描画することを開始してから、前記第1画像データに基づく画像を前記第1画素領域に描画し終えるまでの間に、前記第2画像データに基づく画像の少なくとも一部を、前記第1の極性とは異なる第2の極性の電圧で前記第2画素領域に描画する。
上記表示装置において、前記表示領域は、さらに、前記第2画素領域と隣接する第3画素領域を有し、前記描画処理部は、前記第2画像データに基づく画像を前記第2画素領域に前記第2の極性の電圧で描画することを開始してから、前記第2画像データに基づく画像を前記第2画素領域に描画し終えるまでの間に、第3画像データに基づく画像の少なくとも一部を、前記第1の極性の電圧で前記第3画素領域に描画する、ことであっても良い。
上記目的を達成する一態様は、第1画素領域、及び前記第1画素領域と隣接する第2画素領域を含む表示領域を備えた表示装置の制御方法であって、前記表示装置に入力された画像信号に含まれる入力画像データを第1画像データと第2画像データとに分割し、前記第1画像データを前記メモリーの前記第1記憶領域に記憶させ、前記第2画像データを前記メモリーの前記第2記憶領域に記憶させる記憶ステップと、前記メモリーに前記入力画像データのフレーム全体の格納が完了する前に、前記メモリーに格納されたKライン分(Kは1以上の整数)の前記入力画像データを取得して画像処理を行う画像処理ステップと、前記第1記憶領域から読み出された前記第1画像データに基づく画像を前記第1画素領域に描画し、前記第2記憶領域から読み出された前記第2画像データに基づく画像を前記第2画素領域に描画する描画ステップと、を有し、前記描画ステップでは、前記第1画像データに基づく画像を前記第1画素領域に第1の極性の電圧で描画することを開始してから、前記第1画像データに基づく画像を前記第1画素領域に描画し終えるまでの間に、前記第2画像データに基づく画像の少なくとも一部を、前記第1の極性とは異なる第2の極性の電圧で前記第2画素領域に描画する。
図1は、表示装置であるプロジェクター100の構成を示すブロック図である。
まず、図1を参照してプロジェクター100の構成について説明する。
まず、図1を参照してプロジェクター100の構成について説明する。
プロジェクター100は、表示部として機能する投射部110と、投射部110を駆動する駆動部120とを備える。投射部110は、光源111、光変調装置112及び光学ユニット113を備える。駆動部120は、光源駆動部121及び光変調装置駆動部123を備える。
光源111は、ハロゲンランプ、キセノンランプ、超高圧水銀ランプ等のランプ、又はLED(Light Emitting Diode)やレーザー光源等の固体光源を備える。
光源駆動部121は、後述する制御部150の制御に従い、光源111を点灯又は消灯させる。また、光源駆動部121は、点灯状態の光源111の輝度を調整する。
光源駆動部121は、後述する制御部150の制御に従い、光源111を点灯又は消灯させる。また、光源駆動部121は、点灯状態の光源111の輝度を調整する。
光変調装置112は、光源111が発した光を変調する光変調素子を備える。本実施形態では、光変調素子が透過型の液晶パネル115である場合を例にして説明をするが、光変調素子は反射型の液晶パネルであってもよいし、デジタルミラーデバイス(Digital Micromirror Device)であってもよい。光変調装置112は、赤色、緑色及び青色の色ごとに3枚の液晶パネル115を備える。
液晶パネル115は、画像を表示する表示領域であり、複数の液晶素子を垂直方向及び水平方向にマトリクス状に配置した構成を備える。以下、液晶素子を簡単に画素という。液晶パネル115の画素が配置された画素領域は、後述する図5に示すように液晶パネル115の垂直方向において、複数の画素領域115A〜115Dに分割されている。
光変調装置駆動部123には、後述する画像処理部300から同期信号や画像データが入力される。液晶パネル115に画像を描画する描画処理部として動作する光変調装置駆動部123は、入力された画像データに基づいて液晶パネル115を駆動する駆動信号を生成する。光変調装置駆動部123は、同期信号に同期しながら、液晶パネル115の各画素を駆動信号により駆動する。これにより、各画素の透過率が画像データに対応した透過率に制御され、液晶パネル115に画像データに基づく画像が描画される。光源111の発した光が透過率を制御された液晶パネル115を通過することで画像光が生成される。光変調装置112により生成された画像光は、光学ユニット113に入射される。
光学ユニット113は、入射された画像光を投射面105上に結像させるレンズやミラーを備える。光学ユニット113は、ズームレンズやフォーカスレンズ等の各種のレンズ又はレンズ群を含む構成とすることも可能である。
プロジェクター100は、さらに、操作部131、リモコン受光部133及び入力インターフェース135、記憶部137、画像インターフェース141、フレームメモリー145、画像処理部300及び制御部150を備える。入力インターフェース135、記憶部137、画像インターフェース141、画像処理部300及び制御部150は、バス107を介して相互にデータ通信可能に接続される。
操作部131は、プロジェクター100の筐体表面に設けられた各種のボタンやスイッチを備え、ユーザーの操作を受けたボタンやスイッチの操作に対応した操作信号を生成する。操作部131は、生成した操作信号を入力インターフェース135に出力する。入力インターフェース135は、操作部131から入力された操作信号を制御部150に出力する。
リモコン受光部133は、リモコン5から送信される赤外線信号を受光し、受光した赤外線信号をデコードして操作信号を生成する。リモコン受光部133は、生成した操作信号を入力インターフェース135に出力する。入力インターフェース135は、リモコン受光部133から入力された操作信号を制御部150に出力する。
記憶部137は、不揮発性の記憶装置であって、例えば、ハードディスクドライブやSSD(Solid State Drive)等の大容量のフラッシュ型の半導体メモリー、更にフラッシュ型の半導体メモリーを用いることができる。記憶部137は、制御部150が実行する制御プログラムや、制御部150が処理したデータ、画像データ等を記憶する。画像データは、投射部110によって投射面105に投射される対象となる画像データである。
画像インターフェース141は、コネクター及びインターフェース回路を備え、プロジェクター100に画像データを供給する画像供給装置200に有線接続される。画像供給装置200が供給する画像データは、静止画像データであってもよいし、動画像データであってもよい。また、画像供給装置200は、DVDやブルーレイ等の光ディスクの再生装置であってもよいし、パーソナルコンピューター、デジタルカメラやデジタルビデオカメラなどであってもよい。また、本実施形態では、プロジェクター100と画像供給装置200とを有線で接続した場合を説明するが、プロジェクター100と画像供給装置200とを無線で接続した構成であってもよい。
画像インターフェース141は、画像供給装置200から画像信号を受信し、受信した画像信号に含まれる画像データ及び同期信号を取り出す。画像データは、複数の画素の各々の階調を色成分毎に示すデータである。また、同期信号は、同期のタイミングを示す信号であり、水平同期信号及び垂直同期信号を含む。画像インターフェース141は、取り出した同期信号を制御部150、及び図2に示すタイミングコントローラー170に出力し、画像データを画像処理部300に出力する。制御部150は、水平同期信号及び垂直同期信号に基づいて処理の実行タイミングを判定し、判定したタイミングに基づいてプロジェクター100の各部を制御する。画像処理部300は、タイミングコントローラー170の制御に従って画像データに対して画像処理を行ない、処理後の画像データを光変調装置駆動部123に出力する。
以下では、画像インターフェース141が画像信号から取り出した垂直同期信号を入力同期信号という。また、画像インターフェース141が画像信号から取得した画像データは、本発明の「入力画像データ」に対応する。本実施形態では、入力画像データが、画像供給装置200から供給されたデータである場合について説明するが、予め記憶部137に記憶したデータであってもよい。
以下では、画像インターフェース141が画像信号から取り出した垂直同期信号を入力同期信号という。また、画像インターフェース141が画像信号から取得した画像データは、本発明の「入力画像データ」に対応する。本実施形態では、入力画像データが、画像供給装置200から供給されたデータである場合について説明するが、予め記憶部137に記憶したデータであってもよい。
画像処理部300及びフレームメモリー145は、例えば、集積回路により構成することができる。集積回路は、LSI、ASIC(Application Specific Integrated Circuit)、PLD(Programmable Logic Device)を含む。PLDには、例えば、FPGA(Field-Programmable Gate Array)が含まれる。また、集積回路の構成の一部にアナログ回路が含まれていてもよく、プロセッサーと集積回路との組み合わせであってもよい。プロセッサーと集積回路との組み合わせは、マイクロコントローラー(MCU)、SoC(System-on-a-chip)、システムLSI、チップセットなどと呼ばれる。
画像処理部300は、画像インターフェース141から入力された画像データをフレームメモリー145に展開する。フレームメモリー145は、複数のバンクを備える。各バンクは、1フレーム分の画像データを書き込み可能な記憶容量を有する。フレームメモリー145は、例えば、SDRAM(Synchronous Dynamic Random Access Memory)により構成される。
画像処理部300は、フレームメモリー145に展開した画像データに対して、例えば、解像度変換処理又はリサイズ処理、歪曲収差の補正、形状補正処理、キーストーン処理、デジタルズーム処理、画像の色合いや輝度の調整等の画像処理を行う。
また、画像処理部300は、上記の画像処理に加えてフレームレート変換処理を実行する。フレームレート変換処理とは、液晶パネル115に描画する単位時間あたりの画像数を変更して表示する処理である。単位時間あたりの画像数は、画面数ということもできる。具体的には、入力同期信号を、この入力同期信号の周波数よりも高い周波数の信号に変換し、変換した信号に同期して液晶パネル115に画像を描画する。入力同期信号の周波数を入力フレーム周波数といい、周波数を変換後の垂直同期信号を出力同期信号といい、出力同期信号の周波数を描画周波数という。一般に、入力フレーム周波数には、60Hzなどがある。出力同期信号の生成は、タイミングコントローラー170において行われる。
画像処理部300は、液晶パネル115に描画する画像の元となる画像データを生成する。例えば、入力フレーム周波数が60Hzとする。一般に液晶パネルは、強い光を照射すると、内蔵トランジスタのリーク電流によりコントラストが時間とともに低下する現象が発生する。そこで、入力した同一のフレーム画像を複数回連続して描画する。例えば、入力フレーム周波数を60Hzとしたときに、同一時間に4回繰り返し描画を行う場合、同一の入力フレームを240Hzで表示する。このように複数回(ここでは4回)繰り返し描画することで高コントラストを維持することができる。
これはすなわち、液晶パネル115に描画する単位時間に4回描画を行うという意味であり、これを以後4倍速表示と呼ぶことにする。このような4倍速表示の場合、画像処理部300は、受信した画像信号から取り出した1フレーム分を高速(4倍速)にフレームメモリー145から4回画像データを読み出して出力することを意味する。
画像処理部300は、フレームメモリー145から同一の画像データを複数回表示する。フレームレート変換処理を行って垂直同期信号の周波数を描画周波数に変更した場合に、同一の1フレーム分の画像が表示される期間を、本発明では繰返し表示フレーム期間という。繰返し表示フレーム期間に描画される1フレーム分の画像は表示フレーム画像である。
これはすなわち、液晶パネル115に描画する単位時間に4回描画を行うという意味であり、これを以後4倍速表示と呼ぶことにする。このような4倍速表示の場合、画像処理部300は、受信した画像信号から取り出した1フレーム分を高速(4倍速)にフレームメモリー145から4回画像データを読み出して出力することを意味する。
画像処理部300は、フレームメモリー145から同一の画像データを複数回表示する。フレームレート変換処理を行って垂直同期信号の周波数を描画周波数に変更した場合に、同一の1フレーム分の画像が表示される期間を、本発明では繰返し表示フレーム期間という。繰返し表示フレーム期間に描画される1フレーム分の画像は表示フレーム画像である。
制御部150は、メモリー151及びプロセッサー153を備える。
メモリー151は、プロセッサー153が実行するプログラムやデータを不揮発的に記憶する記憶装置であり、磁気的記憶装置、フラッシュROM等の半導体記憶素子、或いはその他の種類の不揮発性記憶装置により構成される。また、メモリー151は、プロセッサー153のワークエリアを構成するRAMを含んでもよい。メモリー151は、制御部150により処理されるデータや、プロセッサー153が実行する制御プログラムを記憶する。
メモリー151は、プロセッサー153が実行するプログラムやデータを不揮発的に記憶する記憶装置であり、磁気的記憶装置、フラッシュROM等の半導体記憶素子、或いはその他の種類の不揮発性記憶装置により構成される。また、メモリー151は、プロセッサー153のワークエリアを構成するRAMを含んでもよい。メモリー151は、制御部150により処理されるデータや、プロセッサー153が実行する制御プログラムを記憶する。
プロセッサー153は、単一のプロセッサーで構成してもよいし、複数のプロセッサーがプロセッサー153として機能する構成であってもよい。プロセッサー153は、制御プログラムを実行してプロジェクター100の各部を制御する。例えば、プロセッサー153は、画像処理部300に対して、操作部131やリモコン5により受け付けた操作に対応した画像処理の実行指示と、具体的な処理の内容を指示する。指示される具体的な処理の内容には、幾何的な歪みを補正するため補正値やその補正の方向等が含まれる。また、プロセッサー153は、光源駆動部121を制御して光源111の点灯と消灯を制御し、また光源111の輝度を調整する。
図2は、画像データを処理する画像処理系の構成を示すブロック図である。
画像処理系は、制御部150、タイミングコントローラー170、画像処理部300、フレームメモリー145、OSD(On Screen Display)用画像メモリー325及び表示用画像メモリー335を備える。また、画像処理部300は、処理実行部310、画像合成部320、形状歪み補正部330及びフレームレート変換部340を備える。OSD用画像メモリー325は、画像合成部320に接続され、表示用画像メモリー335は、形状歪み補正部330に接続される。また、フレームメモリー145は、フレームレート変換部340に接続される。
画像処理系は、制御部150、タイミングコントローラー170、画像処理部300、フレームメモリー145、OSD(On Screen Display)用画像メモリー325及び表示用画像メモリー335を備える。また、画像処理部300は、処理実行部310、画像合成部320、形状歪み補正部330及びフレームレート変換部340を備える。OSD用画像メモリー325は、画像合成部320に接続され、表示用画像メモリー335は、形状歪み補正部330に接続される。また、フレームメモリー145は、フレームレート変換部340に接続される。
タイミングコントローラー170は、制御部150、処理実行部310、画像合成部320、形状歪み補正部330、フレームレート変換部340及び光変調装置駆動部123に接続される。タイミングコントローラー170は、制御部150の制御に従い、接続された各部の動作タイミングを制御する。
また、タイミングコントローラー170には、画像インターフェース141が接続され、画像インターフェース141から入力同期信号及び水平同期信号が入力される。
タイミングコントローラー170は、制御部150の制御に従い、入力同期信号の周波数を描画周波数に変換した出力同期信号を生成し、生成した出力同期信号を光変調装置駆動部123に出力する。
タイミングコントローラー170は、制御部150の制御に従い、入力同期信号の周波数を描画周波数に変換した出力同期信号を生成し、生成した出力同期信号を光変調装置駆動部123に出力する。
プロジェクター100は、操作を受け付ける受付部として操作部131又はリモコン5を備える。ユーザーは、操作部131又はリモコン5を操作して、フレームレートを指定する操作、具体的には、入力フレーム周波数を逓倍する倍率を指定する操作を入力する。ユーザーが選択可能な選択肢には、例えば、2倍と4倍とが含まれる。例えば、入力フレーム周波数が60Hzであって、2倍が選択された場合、タイミングコントローラー170は、描画周波数が120Hzの出力同期信号を生成する。また、4倍が選択された場合、タイミングコントローラー170は、描画周波数が240Hzの出力同期信号を生成する。
制御部150は、操作部131又はリモコン5により受け付けた操作に対応した指示情報をタイミングコントローラー170に出力する。タイミングコントローラー170は、制御部150から入力された指示情報に従い、入力同期信号の周波数を逓倍して出力同期信号を生成する。
タイミングコントローラー170は、例えば、PLL(Phase Locked Loop)回路を備える。タイミングコントローラー170は、制御部150から入力された指示情報が4倍であり、入力同期信号の周波数が60Hzである場合、PLL回路により60Hzを4倍にした240Hzの出力同期信号を生成する。また、タイミングコントローラー170は、制御部150から入力された指示情報が2倍である場合、PLL回路により60Hzを2倍にした120Hzの出力同期信号を生成する。
処理実行部310には、画像インターフェース141から画像データが入力される。また、処理実行部310には、タイミングコントローラー170から処理の開始を指示するタイミング信号が入力される。処理実行部310は、タイミングコントローラー170からタイミング信号が入力されると、例えば、画像の色合いや輝度等を補正する画像処理を実行する。処理実行部310は、処理後の画像データを画像合成部320に出力する。
画像合成部320は、合成処理部として動作し、タイミングコントローラー170、処理実行部310、OSD用画像メモリー325及び形状歪み補正部330に接続される。
OSD用画像メモリー325は、複数のOSD画像データを記憶する。OSD画像データは、プロジェクター100の機能を選択したり各種設定を行ったりするための画像データであり、画像データに重畳して表示される。
OSD用画像メモリー325は、複数のOSD画像データを記憶する。OSD画像データは、プロジェクター100の機能を選択したり各種設定を行ったりするための画像データであり、画像データに重畳して表示される。
画像合成部320は、タイミングコントローラー170からタイミング信号が入力されると、OSD用画像メモリー325からOSD画像データを読み出し、処理実行部310から入力された画像データに、読み出したOSD画像データを重畳する。画像合成部320がOSD用画像メモリー325から読み出すOSD画像データは、例えば、操作部131又はリモコン5の操作により選択されたOSD画像の元になるOSD画像データである。また、画像合成部320は、1画面において予め設定された位置、又はユーザーの操作により選択された位置にOSD画像データが合成されるように、OSD画像データの合成位置を調整する。画像合成部320は、OSD画像データを合成した画像データを形状歪み補正部330に出力する。
形状歪み補正部330は、タイミングコントローラー170、画像合成部320、表示用画像メモリー335及びフレームレート変換部340に接続される。また、形状歪み補正部330は、制御部150に接続される。形状歪み補正部330と制御部150とを接続する信号線の図示は省略する。形状歪み補正部330は、画像合成部320から入力された画像データを表示用画像メモリー335に記憶させる。形状歪み補正部330は、本発明の「画像処理部」として動作する。表示用画像メモリー335は、画像データを記憶するメモリーとして機能する。形状歪み補正部330は、表示用画像メモリー335から画像データを取得して画像処理を行ない、画像処理後の画像データをフレームレート変換部340に出力する。
形状歪み補正部330には、制御部150から形状歪み補正に用いる補正パラメーターが入力される。また、形状歪み補正部330には、タイミングコントローラー170から補正の開始を指示するタイミング信号が入力される。
形状歪み補正部330は、制御部150から入力される補正パラメーターを使用して、投射部110が投射面105に投射する画像の歪みを補正する幾何補正、具体的にはキーストーン補正を行う。
ユーザーは、操作部131又はリモコン5を操作して、キーストーン補正の補正量を入力する。キーストーン補正には、左右方向の台形処理と上下方向の台形処理があり、ユーザーは、左右方向の台形処理の補正量と、上下方向の台形処理の補正量とを入力する。左右方向の台形処理の補正量と、上下方向の台形処理の補正量とを組み合わせることで、投射面105に投射される画像が表示される範囲を自由に変形させることができる。例えば、投射される画像が表示される範囲が左右方向の辺が長い長方形であり、左右方向の台形処理で、左右各マイナス30%まで補正することが可能であれば、結果的に短辺は40%まで縮小可能である。左右方向の台形処理の補正量を入力する際、上側の長辺を変形させるか、下側の長辺を変形させるかを選択できるようにしてもよい。また、例えば、投射される画像が表示される範囲が左右方向の辺が長い長方形であり、上下方向の台形処理で、上下各マイナス30%まで補正することが可能であれば、結果的に長辺は40%まで縮小可能である。上下方向の台形処理の補正量を入力する際、左側の短辺を変形させるか、右側の短辺を変形させるかを選択できるようにしてもよい。
制御部150は、補正量の設定が操作信号として操作部131又はリモコン5から入力されると、入力された補正量の設定に基づき、タイミングコントローラー170の出力垂直同期信号の生成タイミングを調整する。例えば、補正量が水平同期信号時間のKライン分であった場合、水平同期信号K本分だけ垂直同期信号のタイミングを遅らせる。また、制御部150は、入力された補正量の設定に対応した補正パラメーターをメモリー151から取り出す。制御部150は、生成した指示情報及び補正パラメーターを形状歪み補正部330に出力する。ライン数Kは、1以上の任意の整数である。
形状歪み補正部330は、制御部150から通知されたライン数K分の画像データが表示用画像メモリー335に記憶されると、表示用画像メモリー335から画像データの読み出しを開始する。画像データのライン数Kは、操作部131又はリモコン5で受け付けた補正量の設定に応じて変更される。
キーストーン補正等の幾何補正では、液晶パネル115に描画する画像の形状を変形させることで画像の歪みを補正する。画像を変形する場合、変形後の画像を構成する各画素の画素値を、画像データに基づいて算出する必要がある。画像データは、表示用画像メモリー335から取り出した画像データである。
変形後の画像を構成する各画素の画素値は、画像データに含まれる画素又は複数の画素の画素値を参照して生成される。変形後の画像に含まれる画素の画素値を、画像データの複数の画素の画素値に基づいて生成する場合、補間演算により画素値を生成する。補間演算により参照する画像データの複数の画素の位置は、画像の変形量、すなわち、ユーザーが設定した補正量に応じて変更される。このため、制御部150は、操作部131又はリモコン5で受け付けた補正量の設定に応じて、形状歪み補正部330に、表示用画像メモリー335から画像データの読み出しを開始させるライン数Kの設定を通知する。
形状歪み補正部330は、タイミングコントローラー170からタイミング信号が入力され、制御部150から通知されたKライン分の画像データが表示用画像メモリー335に記憶されると、表示用画像メモリー335から画像データを取得する。形状歪み補正部330は、取得した画像データと、制御部150から入力された補正パラメーターとを用いてキーストーン補正を行う。
図3は、キーストーン補正を行う場合と行わない場合の出力同期信号の出力タイミングと、液晶パネル115に描画される画像とを示す図である。
図3に示す(A)には、キーストーン補正を行わない場合の出力同期信号の信号タイミングと、描画された画像とを示す。また、図3に示す(B)には、キーストーン補正を行って画像を投射した場合の出力同期信号の信号タイミングと、キーストーン補正された画像とを示す。
図3に示す(A)には、キーストーン補正を行わない場合の出力同期信号の信号タイミングと、描画された画像とを示す。また、図3に示す(B)には、キーストーン補正を行って画像を投射した場合の出力同期信号の信号タイミングと、キーストーン補正された画像とを示す。
本実施形態の形状歪み補正部330は、制御部150から通知されたライン数K分の画像データが表示用画像メモリー335に記憶したタイミングで、表示用画像メモリー335から画像データの読み出しを開始する。このため、タイミングコントローラー170は、光変調装置駆動部123に出力する出力同期信号を、表示用画像メモリー335にKライン分の画像データが記憶される時間分、遅延させる。
形状歪み補正部330において、表示用画像メモリー335にKライン分の画像データが記憶される時間分、遅延が生じるが、1フレーム分の画像データが蓄積されるまで、台形歪み補正の開始を待機する場合と比較した場合、遅延時間は短い。このため、補正等の画像処理に伴う遅延時間をより短くすることができる。
形状歪み補正部330は、制御部150から入力された補正パラメーターを使用して、表示用画像メモリー335から読み出した画像データをキーストーン補正する。キーストーン補正の詳細についての説明は省略する。形状歪み補正部330は、キーストーン補正した画像データを、表示用画像メモリー335が画像データの記憶を開始したタイミングからKライン分の遅れを含むタイミングで、フレームレート変換部340に出力する。
フレームレート変換部340は、入力部343及び出力部345を備え、入力された画像データのフレームレートを変換する。
入力部343は、形状歪み補正部330、フレームメモリー145、出力部345及びタイミングコントローラー170に接続される。出力部345は、入力部343、フレームメモリー145、タイミングコントローラー170及び光変調装置駆動部123に接続される。
入力部343は、形状歪み補正部330、フレームメモリー145、出力部345及びタイミングコントローラー170に接続される。出力部345は、入力部343、フレームメモリー145、タイミングコントローラー170及び光変調装置駆動部123に接続される。
入力部343には、形状歪み補正部330により処理された画像データが入力される。また、入力部343には、タイミングコントローラー170から書込タイミング信号が入力される。書込タイミング信号は、入力部343がフレームメモリー145に画像データを書き込むタイミングを制御する信号である。
タイミングコントローラー170は、書込タイミング信号を生成し、生成した書込タイミングを入力部343に出力する。書込タイミング信号は、画像インターフェース141から入力される入力同期信号に同期している。タイミングコントローラー170は、入力同期信号が入力されたタイミングに同期して書込タイミングを入力部343に出力する。
入力部343は、タイミングコントローラー170から書込タイミング信号が入力されると、処理実行部310から入力される画像データをフレームメモリー145に書き込む。
ここでフレームメモリー145の構成について説明する。フレームメモリー145の領域は、第1領域145A、第2領域145B、第3領域145C及び第4領域145Dの4つの領域に分割されている。図2には、フレームメモリー145が垂直方向に4分割され、分割した各領域がフレームメモリー145の垂直方向に並ぶ場合を示す。第1領域145A、第2領域145B、第3領域145C及び第4領域145Dの各領域の水平方向のサイズは、画像データの1ラインのサイズに対応する。本実施形態では、フレームメモリー145の領域を4分割した場合を示すが、分割数nは入力フレーム周波数と描画周波数とに基づいて任意に変更可能である。分割数nは、2以上の整数である。例えば、入力フレーム周波数を2倍した描画周波数の出力同期信号を生成する場合、フレームメモリー145の領域を2分割し、入力フレーム周波数を6倍した描画周波数の出力同期信号を生成する場合、フレームメモリー145の領域を6分割してもよい。
入力部343は、フレームメモリー145に画像データを書き込む場合、まず、第1領域145Aに書き込み、第1領域145Aの書き込みが終了すると、画像データの第2領域145Bへの書き込みを開始する。入力部343は、同様に、画像データの第2領域145Bへの書き込みが完了すると、画像データの第3領域145Cへの書き込みを開始し、画像データの第3領域145Cへの書き込みが完了すると、画像データの第4領域145Dへの書き込みを開始する。すなわち、入力部343は、第1領域145A、第2領域145B、第3領域145C、第4領域145Dの順に画像データを書き込む。これにより、画像データが4つに分割される。第1領域145A、第2領域145B、第3領域145C及び第4領域145Dの各々に書き込まれた画像データを簡単に部分サブフレームという。
第1領域145A、第2領域145B、第3領域145C及び第4領域145Dの4つの領域は、それぞれ異なるSDRAMにより構成してもよいし、1つのSDRAMの領域をアドレスにより4つの領域に分けてもよい。なお、第1領域145Aのことを、第1記憶領域ともいう。同様に、第2領域145Bを第2記憶領域、第3領域145Cを第3記憶領域、第4領域145Dを第4記憶領域ともいう。
タイミングコントローラー170は、フレームメモリー145に1フレーム分の画像データの書き込みが完了するタイミングを管理する。タイミングコントローラー170は、不図示のカウンターを備え、水平同期信号が入力されるごとに、カウンターをカウントアップする。カウンターのカウント値は、フレームメモリー145に書き込み中のフレームのうち、すでに書き込まれたライン数に対応する。タイミングコントローラー170は、入力同期信号に基づいて1フレーム分の画像データの書き込みが完了するタイミングを判定する。タイミングコントローラー170は、入力同期信号が入力され、1フレーム分の画像データの書き込みが完了したタイミングでカウンターのカウント値をリセットする。
出力部345には、タイミングコントローラー170から読出タイミング信号が入力される。また、出力部345には、入力部343から書込開始信号及び書込終了信号が入力される。書込開始信号は、1フレーム分の画像データのフレームメモリー145への書き込みを開始するときに入力部343が出力する信号である。また、書込終了信号は、1フレーム分の画像データのフレームメモリー145への書き込みを終了したときに入力部343が出力する信号である。
出力部345は、第1領域145A、第2領域145B、第3領域145C及び第4領域145Dの各々に独立してアクセスすることができる。すなわち、出力部345は、第1領域145Aからデータを読み出しながら第2領域145Bや第3領域145Cからデータを読み出すことができる。
タイミングコントローラー170は、出力部345がフレームメモリー145から画像データを読み出すタイミングを制御する読出タイミング信号を生成し、生成した読出タイミング信号を出力部345に出力する。タイミングコントローラー170は、読出タイミング信号として、第1読出タイミング信号、第2読出タイミング信号、第3読出タイミング信号及び第4読出タイミング信号の4つの信号を生成する。第1読出タイミング信号は、出力部345に、第1領域145Aに書き込まれた部分サブフレームの読み出しを開始させる信号である。また、第2読出タイミング信号は、出力部345に、第2領域145Bに書き込まれた部分サブフレームの読み出しを開始させる信号である。さらに、第3読出タイミング信号は、出力部345に、第3領域145Cに書き込まれた部分サブフレームの読み出しを開始させる信号である。また、第4読出タイミング信号は、出力部345に、第4領域145Dに書き込まれた部分サブフレームの読み出しを開始させる信号である。
出力部345は、タイミングコントローラー170から入力される第1〜第4読出タイミング信号の各々に同期して第1領域145A〜第4領域145Dのそれぞれから部分サブフレームを読み出す。出力部345は、読み出した部分サブフレームを光変調装置駆動部123に出力する。
図4は、繰返し表示フレームの読み出しタイミングと、液晶パネル115に描画される画像の描画タイミングとを示す図である。
図4に示す(a)には、1フレーム分の画像データであるフレームA、フレームB及びフレームCの3つのフレームがプロジェクター100によって処理される期間を示す。
入力部343は、フレームAが入力されると、入力されたフレームAをフレームメモリー145の第1領域145A、第2領域145B、第3領域145C及び第4領域145Dに順に書き込む。すなわち、第1領域145A、第2領域145B、第3領域145C及び第4領域145Dの全体で、1フレーム分の画像データが書き込まれる。
図4において、第1領域145Aに書き込まれた部分サブフレームをA1と表記し、第2領域145Bに書き込まれた部分サブフレームをA2と表記する。また、第3領域145Cに書き込まれた部分サブフレームをA3と表記し、第4領域145Dに書き込まれた部分サブフレームをA4と表記する。フレームB及びCについても同様に、第1領域145Aに書き込まれた部分サブフレームをB1、C1と表記し、第2領域145Bに書き込まれた部分サブフレームをB2、C2と表記と表記する。また、第3領域145Cに書き込まれた部分サブフレームをB3、C3と表記し、第4領域145Dに書き込まれた部分サブフレームをB4、C4と表記する。
図4に示す(a)には、1フレーム分の画像データであるフレームA、フレームB及びフレームCの3つのフレームがプロジェクター100によって処理される期間を示す。
入力部343は、フレームAが入力されると、入力されたフレームAをフレームメモリー145の第1領域145A、第2領域145B、第3領域145C及び第4領域145Dに順に書き込む。すなわち、第1領域145A、第2領域145B、第3領域145C及び第4領域145Dの全体で、1フレーム分の画像データが書き込まれる。
図4において、第1領域145Aに書き込まれた部分サブフレームをA1と表記し、第2領域145Bに書き込まれた部分サブフレームをA2と表記する。また、第3領域145Cに書き込まれた部分サブフレームをA3と表記し、第4領域145Dに書き込まれた部分サブフレームをA4と表記する。フレームB及びCについても同様に、第1領域145Aに書き込まれた部分サブフレームをB1、C1と表記し、第2領域145Bに書き込まれた部分サブフレームをB2、C2と表記と表記する。また、第3領域145Cに書き込まれた部分サブフレームをB3、C3と表記し、第4領域145Dに書き込まれた部分サブフレームをB4、C4と表記する。
図4に示す(b)には、入力同期信号と、入力部343が書込タイミング信号に同期してフレームメモリー145に書き込む部分サブフレームとを示す。
以下では、画像処理部300がフレームBを処理する場合について説明する。入力部343は、書込タイミング信号に同期して、部分サブフレームB1を第1領域145Aに書き込む。また、入力部343は、第1領域145Aへの部分サブフレームB1の書き込みが終了すると、部分サブフレームB2を第2領域145Bに書き込む。また、入力部343は、第2領域145Bへの部分サブフレームB2の書き込みが終了すると、部分サブフレームB3を第3領域145Cに書き込む。さらに、入力部343は、第3領域145Cへの部分サブフレームB3の書き込みが終了すると、部分サブフレームB4を第4領域145Dに書き込む。なお、図4において、書込タイミング信号の図示は省略する。
以下では、画像処理部300がフレームBを処理する場合について説明する。入力部343は、書込タイミング信号に同期して、部分サブフレームB1を第1領域145Aに書き込む。また、入力部343は、第1領域145Aへの部分サブフレームB1の書き込みが終了すると、部分サブフレームB2を第2領域145Bに書き込む。また、入力部343は、第2領域145Bへの部分サブフレームB2の書き込みが終了すると、部分サブフレームB3を第3領域145Cに書き込む。さらに、入力部343は、第3領域145Cへの部分サブフレームB3の書き込みが終了すると、部分サブフレームB4を第4領域145Dに書き込む。なお、図4において、書込タイミング信号の図示は省略する。
図4に示す(c−1)、(c−2)、(c−3)及び(c−4)には、読出タイミング信号と、読出タイミング信号に同期して出力部345が読み出す部分サブフレームを示す。
タイミングコントローラー170は、出力部345に第1〜第4読出タイミング信号を出力して、出力部345がフレームメモリー145から部分サブフレームを読み出すタイミングを制御する。出力部345は、タイミングコントローラー170から第1読出タイミング信号が入力されると、第1領域145Aから部分サブフレームB1の読み出しを開始する。
タイミングコントローラー170は、出力部345に第1〜第4読出タイミング信号を出力して、出力部345がフレームメモリー145から部分サブフレームを読み出すタイミングを制御する。出力部345は、タイミングコントローラー170から第1読出タイミング信号が入力されると、第1領域145Aから部分サブフレームB1の読み出しを開始する。
出力部345が、第1領域145Aから部分サブフレームB1の読み出しを開始するタイミングは、第2領域145Bへの部分サブフレームB2の書き込みが終了する前である。また、出力部345は、部分サブフレームB1の第1領域145Aへの書き込みが完了したタイミングに対応して、第1領域145Aから部分サブフレームB1を読み出して光変調装置駆動部123に出力する。なお、出力部345は、部分サブフレームB1の第1領域145Aへの書き込みが完了する前に、第1領域145Aから部分サブフレームB1を読み出して光変調装置駆動部123に出力してもよい。また、図4に示すように、部分サブフレームB1の書き込み完了タイミングと、部分サブフレームB1の読出開始タイミングとを一致させてもよい。
また、出力部345は、第1読出タイミング信号に同期して、第1領域145Aから部分サブフレームB1を4回読み出す。出力部345は、部分サブフレームB1を読み出すごとに、読み出した部分サブフレームB1を光変調装置駆動部123に出力する。本実施形態では、入力フレーム周波数と描画周波数とに基づいて決定される分割数nが4、すなわち、描画周波数が入力フレーム周波数の4倍であるため、出力部345が第1領域145Aから部分サブフレームB1を4回読み出す。分割数nの値が変更された場合、出力部345が部分サブフレームを読み出す回数も変更される。
また、タイミングコントローラー170は、部分サブフレームB1の1回目の読み出しが完了した直後に、出力部345が第2領域145Bから部分サブフレームB2をB1に連続して読み出すように第2読出タイミング信号を出力部345に出力する。図4の(c−1)及び(c−2)に示すように、部分サブフレームB1の1回目の読み出し完了タイミングと、部分サブフレームB2の読出開始タイミングとを一致させてもよい。
出力部345は、タイミングコントローラー170から入力される第2読出タイミング信号に同期して、第2領域145Bから部分サブフレームB2を4回読み出す。出力部345は、部分サブフレームB2を読み出すごとに、読み出した部分サブフレームB2を光変調装置駆動部123に出力する。また、出力部345は、第1領域145Aの部分サブフレームB1と、第2領域145Bの部分サブフレームB2とを同時に読み出す。すなわち、部分サブフレームB1の2回目の読み出しタイミングと、部分サブフレームB2の1回目の読み出しタイミングとは、重なる場合がある。あるいは、部分サブフレームB1の2回目の読み出しタイミングと、部分サブフレームB2の1回目の読み出しタイミングとは、細かいタイミングでは実際には微妙に重ならず、ほぼ同じタイミングで微妙に異なるタイミングで読み出してもよい。
また、タイミングコントローラー170は、部分サブフレームB2の1回目の読み出しが完了した直後に、出力部345が第3領域145Cから部分サブフレームB3をB2に連続して読み出すように第3読出タイミング信号を出力部345に出力する。図4の(c−2)及び(c−3)に示すように、部分サブフレームB2の1回目の読み出し完了タイミングと、部分サブフレームB3の読出開始タイミングとを一致させてもよい。
出力部345は、タイミングコントローラー170から入力される第3読出タイミング信号に同期して、第3領域145Cから部分サブフレームB3を4回読み出す。出力部345は、部分サブフレームB3を読み出すごとに、読み出した部分サブフレームB3を光変調装置駆動部123に出力する。また、出力部345は、第1領域145Aの部分サブフレームB1と、第2領域145Bの部分サブフレームB2と、第3領域145Cの部分サブフレームB3とを同時に読み出す。すなわち、部分サブフレームB1の3回目の読み出しタイミングと、部分サブフレームB2の2回目の読み出しタイミングと、部分サブフレームB3の1回目の読み出しタイミングとは重なる場合がある。あるいは、部分サブフレームB1の3回目の読み出しタイミングと、部分サブフレームB2の2回目の読み出しタイミングと、部分サブフレームB3の1回目の読み出しタイミングとは、細かいタイミングでは実際には微妙に重ならず、ほぼ同じタイミングで微妙に異なるタイミングで読み出してもよい。
また、タイミングコントローラー170は、部分サブフレームB3の1回目の読み出しが完了した直後に、出力部345が第4領域145Dから部分サブフレームB4をB3に連続して読み出すように第4読出タイミング信号を出力部345に出力する。図4の(c−3)及び(c−4)に示すように、部分サブフレームB3の1回目の読み出し完了タイミングと、部分サブフレームB4の読出開始タイミングとを一致させてもよい。
出力部345は、タイミングコントローラー170から入力される第4読出タイミング信号に同期して、第4領域145Dから部分サブフレームB4を4回読み出す。出力部345は、部分サブフレームB4を読み出すごとに、読み出した部分サブフレームB4を表示用画像メモリー335に出力する。また、出力部345は、第1領域145Aの部分サブフレームB1と、第2領域145Bの部分サブフレームB2と、第3領域145Cの部分サブフレームB3と、第4領域145Dの部分サブフレームB4とを同時に読み出す。すなわち、部分サブフレームB1の4回目の読み出しタイミングと、部分サブフレームB2の3回目の読み出しタイミングと、部分サブフレームB3の2回目の読み出しタイミングと、部分サブフレームB4の1回目の読み出しタイミングとは重なる場合がある。あるいは、部分サブフレームB1の4回目の読み出しタイミングと、部分サブフレームB2の3回目の読み出しタイミングと、部分サブフレームB3の2回目の読み出しタイミングと、部分サブフレームB4の1回目の読み出しタイミングとは、細かいタイミングでは実際には微妙に重ならず、ほぼ同じタイミングで微妙に異なるタイミングで読み出してもよい。
また、画像処理部300は、フレームBに後続するフレームCについても同様に処理を行う。
光変調装置駆動部123には、出力部345から繰返し表示フレームが入力される。また、光変調装置駆動部123には、タイミングコントローラー170から出力同期信号が入力される。
光変調装置駆動部123は、タイミングコントローラー170から入力される出力同期信号に同期して、出力部345から入力される部分サブフレームに基づく画像を液晶パネル115に描画する。上述したように出力部345は、フレームメモリー145から部分サブフレームを複数回、読み出し出力する。このため、光変調装置駆動部123には、同一画像の繰返し表示フレームが複数回入力される。このため、光変調装置駆動部123は、同一の繰返し表示フレームに基づく画像を複数回、液晶パネル115に描画する。
図4に示す(d−1)〜(d−4)には、光変調装置駆動部123が液晶パネル115に描画する画像を示す。
例えば、図4に示すタイミングFでは、液晶パネル115に、部分サブフレームC1、B2、B3、B4に基づく画像が描画される。また、図4に示すタイミングGでは、液晶パネル115に、部分サブフレームC1、C2、B3、B4に基づく画像が描画される。すなわち、タイミングFからタイミングGの間に、部分サブフレームB1に基づく画像が部分サブフレームC1に基づく画像に書き換えられる。
例えば、図4に示すタイミングFでは、液晶パネル115に、部分サブフレームC1、B2、B3、B4に基づく画像が描画される。また、図4に示すタイミングGでは、液晶パネル115に、部分サブフレームC1、C2、B3、B4に基づく画像が描画される。すなわち、タイミングFからタイミングGの間に、部分サブフレームB1に基づく画像が部分サブフレームC1に基づく画像に書き換えられる。
また、図4に示すタイミングHでは、液晶パネル115に、部分サブフレームC1、C2、C3、B4に基づく画像が描画される。すなわち、タイミングGからタイミングHの間に、部分サブフレームB2に基づく画像が部分サブフレームC2に基づく画像に書き換えられる。
また、図4に示すタイミングIでは、液晶パネル115に、部分サブフレームC1、C2、C3、C4に基づく画像が描画される。すなわち、タイミングHからタイミングIの間に、部分サブフレームB3に基づく画像が部分サブフレームC3に基づく画像に書き換えられる。
また、図4に示すタイミングJでは、液晶パネル115に、部分サブフレームC1、C2、C3、C4に基づく画像が描画される。すなわち、タイミングIからタイミングJの間に、部分サブフレームB4に基づく画像が部分サブフレームC4に基づく画像に書き換えられる。
図5は、液晶パネル115への画像の描画手順を示す図である。
図5には、画素領域を垂直方向に4つの領域に分割した液晶パネル115を示す。図5に示す液晶パネル115の画素領域は、第1画素領域115A、第2画素領域115B、第3画素領域115C及び第4画素領域115Dの4つの領域を備える。液晶パネル115の画素領域の分割数nは、入力フレーム周波数と描画周波数とに基づいて任意に変更可能である。
図5には、画素領域を垂直方向に4つの領域に分割した液晶パネル115を示す。図5に示す液晶パネル115の画素領域は、第1画素領域115A、第2画素領域115B、第3画素領域115C及び第4画素領域115Dの4つの領域を備える。液晶パネル115の画素領域の分割数nは、入力フレーム周波数と描画周波数とに基づいて任意に変更可能である。
図5に示す第1画素領域115Aには、第1領域145Aから読み出された部分サブフレーム、すなわち、図4に示す部分サブフレームA1、B1及びC1に基づく画像が描画される。また、第2画素領域115Bには、第2領域145Bから読み出された部分サブフレーム、すなわち、図4に示す部分サブフレームA2、B2及びC2に基づく画像が描画される。また、第3画素領域115Cには、第3領域145Cから読み出された部分サブフレーム、すなわち、図4に示す部分サブフレームA3、B3及びC3に基づく画像が描画される。また、第4画素領域115Dには、第4領域145Dから読み出された部分サブフレーム、すなわち、図4に示す部分サブフレームA4、B4及びC4に基づく画像が描画される。
光変調装置駆動部123は、図5に示すように1ラインごとに液晶パネル115に画像を描画する。例えば、図4のタイミングFからの描画の処理の手順を以下に説明する。まず、光変調装置駆動部123は、第1画素領域115Aの1ライン目のラインa1に画像を描画する。次に、光変調装置駆動部123は、第2画素領域115Bのxライン目のラインbxに画像を描画する。次に、光変調装置駆動部123は、第3画素領域115Cのyライン目のラインcyに画像を描画する。
光変調装置駆動部123は、第1画素領域115A〜第4画素領域115Dの各領域1つのラインに画像を描画すると、第1画素領域115A〜第4画素領域115Dの各領域の次のラインに順に画像を描画する。光変調装置駆動部123は、第1画素領域115Aの2ライン目のラインa2、第2画素領域115Bのx+1ライン目のラインbx+1、第3画素領域115Cのy+1ライン目のラインcy+1の順に描画する。第4画素領域115Dはdnライン、つまり第4画素領域115Dの最終ラインに描画したため、次はラインd1に画像を描画する。
図6は、プロジェクター100の動作を示すフローチャートである。
図6に示すフローチャートを参照しながらプロジェクター100の動作を説明する。
まず、制御部150が、画像インターフェース141が画像供給装置200から送信される画像信号を画像インターフェース141が受信したか否かを判定する(ステップS1)。制御部150は、画像インターフェース141が画像信号を受信していない場合(ステップS1/NO)、画像信号を受信するまで処理の開始を待機する。また、制御部150は、画像インターフェース141が画像信号を受信した場合(ステップS1/YES)、画像インターフェース141に、受信した画像信号から画像データや同期信号を取り出させる。
図6に示すフローチャートを参照しながらプロジェクター100の動作を説明する。
まず、制御部150が、画像インターフェース141が画像供給装置200から送信される画像信号を画像インターフェース141が受信したか否かを判定する(ステップS1)。制御部150は、画像インターフェース141が画像信号を受信していない場合(ステップS1/NO)、画像信号を受信するまで処理の開始を待機する。また、制御部150は、画像インターフェース141が画像信号を受信した場合(ステップS1/YES)、画像インターフェース141に、受信した画像信号から画像データや同期信号を取り出させる。
画像インターフェース141は、画像信号に含まれる入力同期信号や入力水平同期信号、画像データを取り出し(ステップS2)、取り出した画像データを画像処理部300に出力する。また、画像インターフェース141は、取り出した入力同期信号や水平同期信号をタイミングコントローラー170及び制御部150に出力する。
画像処理部300は、入力された画像データに対して画像の色合いや輝度等を補正する画像処理を、処理実行部310により実行する(ステップS3)。また、画像処理部300は、処理実行部310が出力した画像データに、OSD用画像メモリー325から読み出されたOSD画像データを合成する処理を、画像合成部320により合成する(ステップS4)。画像合成部320は、OSD画像データが合成された画像データを形状歪み補正部330に出力する。
形状歪み補正部330は、画像合成部320から入力される画像データを表示用画像メモリー335に記憶させる。形状歪み補正部330は、表示用画像メモリー335が記憶する画像データのライン数が、制御部150から通知されたライン数Kになるまで処理の開始を待機する。形状歪み補正部330は、表示用画像メモリー335が記憶する画像データのライン数が、制御部150から通知されたライン数Kになると、表示用画像メモリー335から画像データの読み出しを開始する。形状歪み補正部330は、表示用画像メモリー335から画像データを読み出し、制御部150から入力された補正パラメーターを使用して画像データに形状歪み補正を行う(ステップS5)。形状歪み補正部330は、補正後の画像データをフレームレート変換部340に出力する。
ここで、タイミングコントローラー170は、画像インターフェース部141から入力同期信号や水平同期信号が入力されると、入力同期信号に同期した書込タイミング信号を生成し、生成した書込タイミング信号を入力部343に出力する。入力部343は、タイミングコントローラー170から書込タイミング信号が入力されると、フレームメモリー145の第1領域145A、第2領域145B、第3領域145C及び第4領域145Dの各領域に画像データを書き込む(ステップS6)。
また、タイミングコントローラー170は、PLL回路により入力同期信号の周波数を逓倍して出力同期信号を生成する。タイミングコントローラー170は、生成した出力同期信号に基づいて第1読出タイミング信号、第2読出タイミング信号、第3読出タイミング信号、及び第4読出タイミング信号の各信号を生成する(ステップS7)。
タイミングコントローラー170は、生成した第1読出タイミング信号、第2読出タイミング信号、第3読出タイミング信号及び第4読出タイミング信号を所定のタイミングで出力部345に出力する。出力部345は、第1読出タイミング信号、第2読出タイミング信号、第3読出タイミング信号及び第4読出タイミング信号の各信号のタイミングに合わせて第1領域145A〜145Dの各領域から部分サブフレームを読み出す(ステップS8)。
例えば、第1領域145A〜145Dの各領域に、図4に示す部分サブフレームB1〜B4が書き込まれている場合を仮定して説明する。出力部345は、入力された第1読出タイミング信号に同期して第1領域145Aから部分サブフレームB1を読み出して光変調装置駆動部123に出力する。また、出力部345は、入力された第2読出タイミング信号に同期して第2領域145Bから部分サブフレームB2を読み出して光変調装置駆動部123に出力する。また、出力部345は、入力された第3読出タイミング信号に同期して第3領域145Cから部分サブフレームB3を読み出して光変調装置駆動部123に出力する。また、出力部345は、入力された第4読出タイミング信号に同期して第4領域145Dから部分サブフレームB4を読み出して光変調装置駆動部123に出力する。
光変調装置駆動部123は、出力部345から入力される部分サブフレームに基づく画像を液晶パネル115に描画する(ステップS9)。液晶パネル115に画像が描画され、光源111が発した光が液晶パネル115を通過することで画像光が生成される。生成された画像光は、光学ユニット113に入射され、画像光が光学ユニット113により投射面105に投射される(ステップS10)。
次に、制御部150は、画像供給装置200から画像信号の受信が継続しているか否かを判定する(ステップS11)。制御部150は、画像信号の受信が継続している場合(ステップS11/YES)、ステップS2に戻り、受信した画像信号から同期信号や画像データを取り出し、ステップS3以降の処理を再度行なう。また、制御部150は、画像信号の受信が停止した場合(ステップS11/NO)、この処理フローを終了する。
図7は、他の繰返し表示フレームの読み出しタイミングと、液晶パネル115に描画される画像の描画タイミングを示す図である。
図7の(c−1)〜(c−4)には、出力部345がフレームメモリー145から部分サブフレームB1及びC1の読み出しを開始するタイミングが示される。出力部345は、入力部343が第1領域145Aに部分サブフレームB1の書き込みを開始した後であって、入力部343が部分サブフレームB1の書き込みを完了する前に、部分サブフレームB1の読み出しを開始する。その後、出力部345は、第1領域145Aから部分サブフレームB1を4回連続して読み出し、読み出した部分サブフレームB1を光変調装置駆動部123に出力する。
図7の(c−1)〜(c−4)には、出力部345がフレームメモリー145から部分サブフレームB1及びC1の読み出しを開始するタイミングが示される。出力部345は、入力部343が第1領域145Aに部分サブフレームB1の書き込みを開始した後であって、入力部343が部分サブフレームB1の書き込みを完了する前に、部分サブフレームB1の読み出しを開始する。その後、出力部345は、第1領域145Aから部分サブフレームB1を4回連続して読み出し、読み出した部分サブフレームB1を光変調装置駆動部123に出力する。
また、出力部345は、部分サブフレームB1の2回目の読み出しタイミングに同期して、部分サブフレームB2の1回目の読み出しを開始する。出力部345は、第2領域145Bから部分サブフレームB2を読み出す。出力部345は、読み出した部分サブフレームB1及びB2を光変調装置駆動部123に出力する。
また、出力部345は、部分サブフレームB1の3回目の読み出しタイミング、及び部分サブフレームB2の2回目の読み出しタイミングに同期して、部分サブフレームB3の1回目の読み出しを開始する。出力部345は、第3領域145Cから部分サブフレームB3を読み出す。出力部345は、読み出した部分サブフレームB1、B2及びB3を光変調装置駆動部123に出力する。
また、出力部345は、部分サブフレームB1の4回目の読み出しタイミング、部分サブフレームB2の3回目の読み出しタイミング、及び部分サブフレームB3の2回目の読み出しタイミングに同期して部分サブフレームB4の読み出しを開始する。出力部345は、第4領域145Dから部分サブフレームB4を読み出す。出力部345は、読み出した部分サブフレームB1、B2、B3及びB4を光変調装置駆動部123に出力する。
また、出力部345は、フレームBに後続するフレームCについても同様に処理する。
また、図7に示す(d−1)には、部分サブフレームB1及びC1が液晶パネル115に描画されるタイミングを示す。また、図7に示す(d−2)には、部分サブフレームB2及びC2が液晶パネル115に描画されるタイミングを示す。また、図7に示す(d−3)には、部分サブフレームB3及びC3が液晶パネル115に描画されるタイミングを示す。また、図7に示す(d−4)には、部分サブフレームB4及びC4が液晶パネル115に描画されるタイミングを示す。
例えば、図7に示すタイミングS、すなわち、部分サブフレームC1の読み出しが開始されたタイミングの直前では、液晶パネル115に、部分サブフレームB1、B2、B3及びB4に基づく画像が描画されており、タイミングS以降に、部分サブフレームC1、B2、B3、及びB4に基づく画像の描画が開始される。
また、図7に示すタイミングTの直前、すなわち部分サブフレームC2の読み出しが開始されるタイミングの直前では、液晶パネル115に、部分サブフレームC1、B2、B3及びB4に基づく画像が描画されている。すなわち、タイミングSからタイミングTの間に、液晶パネル115の第1画素領域115Aに描画される画像が、部分サブフレームB1に基づく画像から部分サブフレームC1に基づく画像に書き換えられる。
また、図7に示すタイミングTの直前、すなわち部分サブフレームC2の読み出しが開始されるタイミングの直前では、液晶パネル115に、部分サブフレームC1、B2、B3及びB4に基づく画像が描画されている。すなわち、タイミングSからタイミングTの間に、液晶パネル115の第1画素領域115Aに描画される画像が、部分サブフレームB1に基づく画像から部分サブフレームC1に基づく画像に書き換えられる。
また、図7に示すタイミングUの直前、すなわち部分サブフレームC3の読み出しが開始されるタイミングの直前では、液晶パネル115に、部分サブフレームC1、C2、B3及びB4に基づく画像が描画されている。すなわち、タイミングTからタイミングUの間に、液晶パネル115の第2画素領域115Bに描画される画像が、部分サブフレームB2に基づく画像から部分サブフレームC2に基づく画像に書き換えられる。
また、図7に示すタイミングVの直前、すなわち部分サブフレームC4の読み出しが開始されるタイミングの直前では、液晶パネル115に、部分サブフレームC1、C2、C3及びB4に基づく画像が描画されている。すなわち、タイミングUからタイミングVの間に、液晶パネル115の第3画素領域115Cに描画される画像が、部分サブフレームB3に基づく画像から部分サブフレームC3に基づく画像に書き換えられる。
また、図7に示すタイミングWの直前、すなわち部分サブフレームD1の読み出しが開始されるタイミングの直前では、液晶パネル115に、部分サブフレームC1、C2、C3及びC4に基づく画像が描画されている。すなわち、タイミングVからタイミングWの間に、液晶パネル115の第4画素領域115D描画される画像が、部分サブフレームB4に基づく画像から部分サブフレームC4に基づく画像に書き換えられる。
上述した実施形態では、ユーザーの手動操作により幾何補正の補正量を設定する場合を説明したが、プロジェクター100にカメラを搭載し、カメラの撮像画像により補正量を自動で算出してもよい。例えば、制御部150は、予め設定された画像を投射面105に投射させてカメラに撮像を実行させる。制御部150は、カメラの撮像画像を解析して投射面105に投射された画像の歪み量を算出し、算出した歪み量に基づいて上下方向及び左右方向の補正量をそれぞれに算出する。制御部150は、算出した補正量に基づいて表示用画像メモリー335に記憶させる繰返し表示フレームのライン数Kを指示する指示情報を生成し、生成した指示情報を形状歪み補正部330に出力する。
以上説明したように本実施形態のプロジェクター100は、表示部として動作する投射部110、光変調装置駆動部123、表示用画像メモリー335と、画像処理部300の形状歪み補正部330とを備える。
投射部110は、画像を表示する表示領域としての液晶パネル115を備えた光変調装置112を備える。液晶パネル115には、光変調装置駆動部123によりフレーム単位に画像が描画される。
表示用画像メモリー335は、画像データを格納する。
画像処理部300は、表示用画像メモリー335に格納された画像データを取得して画像処理を行い、画像処理後のデータをライン毎に光変調装置駆動部123に出力する。また、画像処理部300は、表示用画像メモリー335に画像データのフレーム全体の格納が完了する前に、表示用画像メモリー335に格納されたKライン分の画像データを取得して画像処理を行う。
従って、画像処理部300は、表示用画像メモリー335に画像データのフレーム全体の格納が完了するまで処理の開始を待機する必要がなく、画像処理に伴う遅延を、より短くすることができる。
投射部110は、画像を表示する表示領域としての液晶パネル115を備えた光変調装置112を備える。液晶パネル115には、光変調装置駆動部123によりフレーム単位に画像が描画される。
表示用画像メモリー335は、画像データを格納する。
画像処理部300は、表示用画像メモリー335に格納された画像データを取得して画像処理を行い、画像処理後のデータをライン毎に光変調装置駆動部123に出力する。また、画像処理部300は、表示用画像メモリー335に画像データのフレーム全体の格納が完了する前に、表示用画像メモリー335に格納されたKライン分の画像データを取得して画像処理を行う。
従って、画像処理部300は、表示用画像メモリー335に画像データのフレーム全体の格納が完了するまで処理の開始を待機する必要がなく、画像処理に伴う遅延を、より短くすることができる。
また、画像処理部300は、画像処理後のデータを、表示用画像メモリー335に画像データが入力されたタイミングからKライン分の遅れを含むタイミングで出力する。
従って、画像処理に伴う遅延を、より短くすることができる。
従って、画像処理に伴う遅延を、より短くすることができる。
また、画像処理部300は、幾何補正を含む画像処理を実行する形状歪み補正部330を備える。
従って、幾何補正に伴う遅延をより短くすることができる。
従って、幾何補正に伴う遅延をより短くすることができる。
また、プロジェクター100は、画像データが入力される画像インターフェース141と、画像インターフェース141に入力される画像データにOSD画像を合成する画像合成部320とを備える。
従って、画像インターフェース141に入力された画像データにOSD画像を合成することができる。
従って、画像インターフェース141に入力された画像データにOSD画像を合成することができる。
上述した実施形態は、本発明の好適な実施の形態である。ただし、上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形実施が可能である。
例えば、図6に示すフローチャートの処理単位は、プロジェクター100の処理を理解容易にするために、主な処理内容に応じて分割したものである。図6のフローチャートに示す処理単位の分割の仕方や名称によって本発明が制限されることはなく、処理内容に応じて、さらに多くの処理単位に分割することもできるし、1つの処理単位がさらに多くの処理を含むように分割することもできる。また、上記のフローチャートの処理順序も、図示した例に限られるものではない。
例えば、図6に示すフローチャートの処理単位は、プロジェクター100の処理を理解容易にするために、主な処理内容に応じて分割したものである。図6のフローチャートに示す処理単位の分割の仕方や名称によって本発明が制限されることはなく、処理内容に応じて、さらに多くの処理単位に分割することもできるし、1つの処理単位がさらに多くの処理を含むように分割することもできる。また、上記のフローチャートの処理順序も、図示した例に限られるものではない。
また、図1及び図2に示した各機能部は機能的構成を示すものであって、具体的な実装形態は特に制限されない。つまり、必ずしも各機能部に個別に対応するハードウェアが実装される必要はなく、一つのプロセッサーがプログラムを実行することで複数の機能部の機能を実現する構成とすることも勿論可能である。また、複数のプロセッサーが協働して、一つまたは複数の機能部の機能を実現する構成とすることも可能である。さらに、上記実施形態においてソフトウェアで実現される機能の一部をハードウェアで実現してもよく、或いは、ハードウェアで実現される機能の一部をソフトウェアで実現してもよい。その他、プロジェクター100の他の各部の具体的な細部構成についても、本発明の趣旨を逸脱しない範囲で任意に変更可能である。
また、本発明の表示装置の制御方法は、表示装置が備えるコンピューターに、表示装置の制御方法に対応したプログラムを実行させることで実現できる。また、このプログラムは、コンピューターで読み取り可能に記録した記録媒体に記録しておくことも可能である。記録媒体としては、磁気的、光学的記録媒体又は半導体メモリーデバイスを用いることができる。具体的には、フレキシブルディスク、HDD(Hard Disk Drive)、CD−ROM(Compact Disk Read Only Memory)、DVD(Digital Versatile Disk)、Blu−ray(登録商標) Disc、光磁気ディスク、フラッシュメモリー、カード型記録媒体等の可搬型、或いは固定式の記録媒体が挙げられる。また、記録媒体は、画像表示装置が備える内部記憶装置であるRAM(Random Access Memory)、ROM(Read Only Memory)、HDD等の不揮発性記憶装置であってもよい。また、表示装置の制御方法に対応したプログラムをサーバー装置等に記憶させておき、サーバー装置から表示装置に、プログラムをダウンロードすることで表示装置の制御方法を実現することもできる。
また、本発明の表示装置はプロジェクター100に限定されず、液晶パネルに画像を表示する液晶モニター又は液晶テレビを表示装置として採用してもよい。プラズマディスプレイパネル、OLED(Organic Light-Emitting Diode)、OEL(Organic Electro Luminescence)ディスプレイ等の有機EL表示パネルを備えた表示装置を用いてもよい。
***液晶パネルの概要、表示駆動方法***
図8は、液晶パネルの概略構成、および周辺回路を示す概要図である。図9は、液晶パネルにおける画素の等価回路図である。
ここでは、液晶パネル115の好適例における表示駆動方法について詳細に説明する。まずは、図8、図9を用いて、液晶パネル115の概要、および液晶パネル115の周辺回路について説明する。
図8は、液晶パネルの概略構成、および周辺回路を示す概要図である。図9は、液晶パネルにおける画素の等価回路図である。
ここでは、液晶パネル115の好適例における表示駆動方法について詳細に説明する。まずは、図8、図9を用いて、液晶パネル115の概要、および液晶パネル115の周辺回路について説明する。
液晶パネル115は、素子基板6と、対向基板7とが一定の間隙を保って貼り合わせられるとともに、この間隙に、液晶8が挟持された透過型の液晶パネルである。
素子基板6には、X方向に沿って複数の走査線12が延在し、Y方向に沿って複数のデータ線14が延在している。走査線12と、データ線14との交点には、nチャネル型のTFT16、画素電極18を含む画素が形成されている。
対向基板7には、透明性を有するコモン電極17が全面に渡って設けられている。コモン電極17には、時間的に一定な電位である電圧Comが印加される。
素子基板6には、X方向に沿って複数の走査線12が延在し、Y方向に沿って複数のデータ線14が延在している。走査線12と、データ線14との交点には、nチャネル型のTFT16、画素電極18を含む画素が形成されている。
対向基板7には、透明性を有するコモン電極17が全面に渡って設けられている。コモン電極17には、時間的に一定な電位である電圧Comが印加される。
図9に示すように、画素は、TFT16、画素電極18、容量素子25などから構成されている。TFT16のゲート電極は走査線12に接続され、ソース電極はデータ線14に接続され、ドレイン電極は画素電極18に接続されている。
容量素子25の一端は画素電極18に接続され、他端は容量線15に接続されている。容量線15は、走査線12と同様、X方向に沿って延在しており、定電位に保たれている。定電位は、例えば、電圧Comとしても良い。
一つの画素において、画素電極18と重なる部分が液晶素子19となる。詳しくは、コモン電極17と、一つの画素電極18との間で液晶8を挟持した部分が、一つの画素における液晶素子19に相当する。なお、図8では、容量素子25、および容量線15の図示を省略している。
容量素子25の一端は画素電極18に接続され、他端は容量線15に接続されている。容量線15は、走査線12と同様、X方向に沿って延在しており、定電位に保たれている。定電位は、例えば、電圧Comとしても良い。
一つの画素において、画素電極18と重なる部分が液晶素子19となる。詳しくは、コモン電極17と、一つの画素電極18との間で液晶8を挟持した部分が、一つの画素における液晶素子19に相当する。なお、図8では、容量素子25、および容量線15の図示を省略している。
この構成において、走査線12に選択電圧を印加し、TFT16をオンさせるとともに、データ線14からオン状態のTFT16を介して、画素電極18に、階調(明るさ)に応じた電圧のデータ信号を供給する。これにより、選択電圧を印加した走査線12とデータ信号を供給したデータ線14との交差に対応する液晶素子19に、階調に応じた電圧実効値を保持させることができる。これにより、画素ごとに透過率を調整することができる。
なお、プロジェクターの高輝度化に伴い、光源からは強い光が出射される。この光の一部が液晶パネル115に入射すると、TFT16領域において光リーク電流が生じ、画素容量に保持している表示データが時間とともに失われてしまう。表示データの損失はフリッカーや、画素ムラなどの表示不良に繋がるため、画素毎に容量素子25が形成されている。このように、液晶素子19の容量性、および容量素子25により画素容量を確保して、画素電極18に印加された電圧(表示データ)を保持する構成となっている。また、本実施形態では、好適例において、液晶8をVA方式として、液晶素子19が電圧無印加時において黒状態となるノーマリーブラックモードとしている。
なお、プロジェクターの高輝度化に伴い、光源からは強い光が出射される。この光の一部が液晶パネル115に入射すると、TFT16領域において光リーク電流が生じ、画素容量に保持している表示データが時間とともに失われてしまう。表示データの損失はフリッカーや、画素ムラなどの表示不良に繋がるため、画素毎に容量素子25が形成されている。このように、液晶素子19の容量性、および容量素子25により画素容量を確保して、画素電極18に印加された電圧(表示データ)を保持する構成となっている。また、本実施形態では、好適例において、液晶8をVA方式として、液晶素子19が電圧無印加時において黒状態となるノーマリーブラックモードとしている。
図8に戻る。
光変調装置駆動部123は、走査制御回路20、変換回路30などから構成されている。前述したように、光変調装置駆動部123には、画像処理部300(図1)から同期信号や画像データが入力される。以降、画像処理部300から供給される同期信号を同期信号Sync、画像データを画像信号Vid-inとして説明する。
走査制御回路20には、同期信号Syncが入力される。好適例において、同期信号Syncは、60Hzを4倍した240Hzの信号である。走査制御回路20は、各種の制御信号を生成し、同期信号Syncに同期して各部を制御する。
変換回路30には、画像信号Vid-inが入力される。変換回路30は、D/A変換回路を含んで構成されており、デジタルの画像信号Vid-inをD/A変換処理して、アナログのデータ信号Vxを出力する。変換回路30は、極性反転機能も備えており、正負の極性のデータ信号Vxを出力可能である。なお、好適例において、画像信号Vid-inは、同期信号Syncに同期した4倍速表示に対応したデータ信号である。
光変調装置駆動部123は、走査制御回路20、変換回路30などから構成されている。前述したように、光変調装置駆動部123には、画像処理部300(図1)から同期信号や画像データが入力される。以降、画像処理部300から供給される同期信号を同期信号Sync、画像データを画像信号Vid-inとして説明する。
走査制御回路20には、同期信号Syncが入力される。好適例において、同期信号Syncは、60Hzを4倍した240Hzの信号である。走査制御回路20は、各種の制御信号を生成し、同期信号Syncに同期して各部を制御する。
変換回路30には、画像信号Vid-inが入力される。変換回路30は、D/A変換回路を含んで構成されており、デジタルの画像信号Vid-inをD/A変換処理して、アナログのデータ信号Vxを出力する。変換回路30は、極性反転機能も備えており、正負の極性のデータ信号Vxを出力可能である。なお、好適例において、画像信号Vid-inは、同期信号Syncに同期した4倍速表示に対応したデータ信号である。
液晶パネル115には、走査線駆動回路21、およびデータ線駆動回路31が設けられている。詳しくは、素子基板6において、平面的に対向基板7から張り出した一辺に設けられた接続部分に、当該回路を内蔵したIC(Integrated Circuit)がCOG(Chip On Glass)実装されている。または、当該ICを搭載したFPC(Flexible Printed Circuits)が接続部分に実装される構成であっても良い。
走査線駆動回路21は、走査制御回路20から供給される制御信号Yctrに従って、1,2,3,…,m行目の走査線12に、走査信号Y1、Y2、Y3、…、Ymを供給する。詳しくは、選択した走査線12への走査信号を選択電圧VH(Hレベル)とし、それ以外の走査線への走査信号を非選択電圧VL(Lレベル)とする。
走査線駆動回路21は、走査制御回路20から供給される制御信号Yctrに従って、1,2,3,…,m行目の走査線12に、走査信号Y1、Y2、Y3、…、Ymを供給する。詳しくは、選択した走査線12への走査信号を選択電圧VH(Hレベル)とし、それ以外の走査線への走査信号を非選択電圧VL(Lレベル)とする。
データ線駆動回路31は、変換回路30から供給されるデータ信号Vxを、走査制御回路20からの制御信号Xctrに従って、1〜n列目のデータ線14にデータ信号X1〜Xnとしてサンプリングする。
なお、走査線12の選択順は、図5で説明した通り、4つの画素領域において、各領域の1つ目のラインに画像を順次描画した後、各領域における次のラインに順に画像を描画する。そして、1フレームにおいて、各領域に4回の描画を行う。これにより、4領域において、4倍速の表示駆動が行われる。なお、ラインは、走査線12に沿った画素行のことである。
さらに、本実施形態では、データ信号X1〜Xnの極性を反転させる極性反転駆動を採用することで、画像品質を向上させている。極性反転駆動については、次に説明する。
なお、走査線12の選択順は、図5で説明した通り、4つの画素領域において、各領域の1つ目のラインに画像を順次描画した後、各領域における次のラインに順に画像を描画する。そして、1フレームにおいて、各領域に4回の描画を行う。これにより、4領域において、4倍速の表示駆動が行われる。なお、ラインは、走査線12に沿った画素行のことである。
さらに、本実施形態では、データ信号X1〜Xnの極性を反転させる極性反転駆動を採用することで、画像品質を向上させている。極性反転駆動については、次に説明する。
***極性反転駆動の概要***
図10は、第1画素領域における走査信号のタイミング図、および、データ信号の極性を示す図である。図11は、第2画素領域における走査信号のタイミングチャート、および、データ信号の極性を示す図である。前述の通り、液晶パネル115は、表示領域(画素領域)を4分割し、各表示領域において、4倍速の表示駆動を行う。なお、投射部110(図1)が投射する画像は、液晶パネル115の表示領域に表示された画像を拡大したものであるため、液晶パネル115を表示部と読み替えても良い。
図10は、第1画素領域115A(図5)における走査信号のタイミングチャートであり、1フレームを第1フィールド〜第4フィールドの4つのフィールドに分けている。図11は、第2画素領域115B(図5)における走査信号のタイミングチャートであり、同様に、1フレームを4つのフィールドに分けている。なお、フィールドをサブフレームと読み替えても良い。以下、図10、図11を主体に、適宜、図5、図8を交えて説明する。
図10は、第1画素領域における走査信号のタイミング図、および、データ信号の極性を示す図である。図11は、第2画素領域における走査信号のタイミングチャート、および、データ信号の極性を示す図である。前述の通り、液晶パネル115は、表示領域(画素領域)を4分割し、各表示領域において、4倍速の表示駆動を行う。なお、投射部110(図1)が投射する画像は、液晶パネル115の表示領域に表示された画像を拡大したものであるため、液晶パネル115を表示部と読み替えても良い。
図10は、第1画素領域115A(図5)における走査信号のタイミングチャートであり、1フレームを第1フィールド〜第4フィールドの4つのフィールドに分けている。図11は、第2画素領域115B(図5)における走査信号のタイミングチャートであり、同様に、1フレームを4つのフィールドに分けている。なお、フィールドをサブフレームと読み替えても良い。以下、図10、図11を主体に、適宜、図5、図8を交えて説明する。
走査線駆動回路21は、走査制御回路20(図8)から供給される制御信号Yctrに従って、1,2,3,…,m行目の走査線12に対して、走査信号Ya1,Yb1,Yc1,Yd1,Ya2,…,Ydnを供給する。
なお、走査信号Ya1,Yb1,Yc1,Yd1,Ya2,…,Ydnは、図5のラインa1、ラインb1、ラインc1、ラインd1、ラインa2、…、ラインdnに対応している。詳しくは、ラインa1に沿った画素行の走査線12に走査信号Ya1が供給され、ラインb1に沿った画素行の走査線12に走査信号Yb1が供給される。同様に、ラインc1には走査信号Yc1が供給され、ラインd1には走査信号Yd1が供給され、ラインa2には走査信号Ya2が供給され、ラインdnには走査信号Ydnが供給される。
なお、走査信号Ya1,Yb1,Yc1,Yd1,Ya2,…,Ydnは、図5のラインa1、ラインb1、ラインc1、ラインd1、ラインa2、…、ラインdnに対応している。詳しくは、ラインa1に沿った画素行の走査線12に走査信号Ya1が供給され、ラインb1に沿った画素行の走査線12に走査信号Yb1が供給される。同様に、ラインc1には走査信号Yc1が供給され、ラインd1には走査信号Yd1が供給され、ラインa2には走査信号Ya2が供給され、ラインdnには走査信号Ydnが供給される。
図10における走査信号Ya1では、第1フィールドの開始タイミングで選択電圧VHが水平走査期間Hにおいて供給され、以降、第2フィールド〜第4フィールドの各開始タイミングにおいて、同様に選択電圧VHが供給される。以降、選択電圧VHのことを選択パルスともいう。
第1画素領域115Aの第1フィールドにおいて走査信号Ya1の選択パルスが供給されると、次に、第2画素領域115B(図11)の第1フィールドにおいて走査信号Yb1の選択パルスが供給される。同様に、走査信号Yb1の選択パルスに続いて、第3画素領域115Cの第1フィールドにおいて走査信号Yc1の選択パルスが供給され、次いで、第4画素領域115Dの第1フィールドにおいて走査信号Yd1の選択パルスが供給される。なお、第3画素領域、第4画素領域のタイミング図は省略している。
第1画素領域115Aの第1フィールドにおいて走査信号Ya1の選択パルスが供給されると、次に、第2画素領域115B(図11)の第1フィールドにおいて走査信号Yb1の選択パルスが供給される。同様に、走査信号Yb1の選択パルスに続いて、第3画素領域115Cの第1フィールドにおいて走査信号Yc1の選択パルスが供給され、次いで、第4画素領域115Dの第1フィールドにおいて走査信号Yd1の選択パルスが供給される。なお、第3画素領域、第4画素領域のタイミング図は省略している。
そして、第4画素領域115Dの走査信号Yd1の選択パルスに続いて、第1画素領域115Aの第1フィールドにおいて走査信号Ya2の選択パルスが供給される。以降、同様に、次の領域における次のラインが順次選択され、第4画素領域115Dのラインdnが選択されると第1フィールドにおける書込みが終了し、続いて、第2フィールドにおける書込みが始まる。第2フィールドにおける書込みに続けて、順次、第3フィールド、第4フィールドの書込みが行われる。
第1フィールドにおいて、走査信号Ya1により選択パルスが供給されると、変換回路30(図8)から供給されるデータ信号Vxが、1行目1列〜1行目n列の画素電極18に印加される。ここで、第1フィールドで供給されるデータ信号Vxは、正極性としている。また、実際にデータ信号Vxが供給される期間を有効水平走査期間Haとしている。
なお、図10において、データ信号Vxが正極性であれば、基準電圧Vcntに対し、変換回路30によって処理された階調レベルに応じた分だけ高位側の電圧(図において↑で示す)となる。負極性であれば、基準電圧Vcntに対し、階調レベルに応じた分だけ低位側の電圧(図において↓で示す)となる。
また、ノーマリーブラックモードの場合、正極性であれば、データ信号Vxは、白に相当する電圧Vw(+)から黒に相当する電圧Vb(+)までの間の電圧であり、基準電圧Vcntから階調に応じた分だけ偏位させた電圧となる。負極性であれば、データ信号Vxは、白に相当する電圧Vw(-)から黒に相当する電圧Vb(-)までの間の電圧となる。
以下、同様に、第1フィールドにおいて、走査信号Ya2〜走査信号Yanの選択電圧VHの供給に伴い、正極性のデータ信号Vxが、対応する画素の画素電極18に印加される。
なお、図10において、データ信号Vxが正極性であれば、基準電圧Vcntに対し、変換回路30によって処理された階調レベルに応じた分だけ高位側の電圧(図において↑で示す)となる。負極性であれば、基準電圧Vcntに対し、階調レベルに応じた分だけ低位側の電圧(図において↓で示す)となる。
また、ノーマリーブラックモードの場合、正極性であれば、データ信号Vxは、白に相当する電圧Vw(+)から黒に相当する電圧Vb(+)までの間の電圧であり、基準電圧Vcntから階調に応じた分だけ偏位させた電圧となる。負極性であれば、データ信号Vxは、白に相当する電圧Vw(-)から黒に相当する電圧Vb(-)までの間の電圧となる。
以下、同様に、第1フィールドにおいて、走査信号Ya2〜走査信号Yanの選択電圧VHの供給に伴い、正極性のデータ信号Vxが、対応する画素の画素電極18に印加される。
図10に示すように、第2フィールドにおいては、データ信号Vxを負極性としている。そして、図示は省略するが、次の第3フィールドではデータ信号Vxを正極性とし、第4フィールドではデータ信号Vxを負極性とする。つまり、サブフレームごとに、データ信号Vxを正極性と負極性とに交互に切り替える極性反転駆動としている。正極性は第1の極性に相当し、負極性は第2の極性に相当する。なお、正負を入れ替えても良い。
このように、第1画素領域115Aにおける極性反転駆動は、奇数フィールドでは正極性、偶数フィールドでは負極性の書込みパターンを採用している。なお、図示は省略するが、第3画素領域115Cにおいても同様の極性書込みパターンとしている。
つまり、奇数の画素領域においては、奇数フィールドでは正極性、偶数フィールドでは負極性の書込みパターンを採用している。
このように、第1画素領域115Aにおける極性反転駆動は、奇数フィールドでは正極性、偶数フィールドでは負極性の書込みパターンを採用している。なお、図示は省略するが、第3画素領域115Cにおいても同様の極性書込みパターンとしている。
つまり、奇数の画素領域においては、奇数フィールドでは正極性、偶数フィールドでは負極性の書込みパターンを採用している。
これに対して、偶数の画素領域においては、奇数フィールドでは負極性、偶数フィールドでは正極性の書込みパターンを採用している。詳しくは、図11に示すように、第2画素領域115Bにおいては、第1フィールドで供給されるデータ信号Vxが負極性となっている。第2フィールドにおけるデータ信号Vxは正極性となる。そして、図示は省略するが、次の第3フィールドではデータ信号Vxを負極性とし、第4フィールドではデータ信号Vxを正極性とする。つまり、第2画素領域115Bにおける極性反転駆動は、第1画素領域115Aの極性反転駆動における極性を反転した極性パターンとなっている。また、図示は省略するが、第4画素領域115Dにおいても同様の極性パターンとしている。
***極性反転駆動の詳細***
図12は、各画素領域における極性パターンを示すタイミング図であり、図4、図7に対応している。図13は、各画素領域における書込み状態を連続するサブフレームに渡る時間経過とともに示した図である。なお、図4、図7での説明と重複する説明は省略し、相違点を中心に説明する。
図12は、各画素領域における極性パターンを示すタイミング図であり、図4、図7に対応している。図13は、各画素領域における書込み状態を連続するサブフレームに渡る時間経過とともに示した図である。なお、図4、図7での説明と重複する説明は省略し、相違点を中心に説明する。
図12に示すように、第1画素領域115A、および、第3画素領域115Cにおいては、正極性の書込みから開始し、次いで負極性の書込みを行う。以降、この正極性/負極性の書込みを1周期として、繰り返し書込みを行う。書込みとは、各画素電極18(図8)へのデータ信号の印加を指す。なお、実際のデータ信号は、図10で説明した通り、画素ごとに異なる階調の電圧となるが、図12では、簡略化して極性のみを示している。
また、正極性/負極性の切替は、垂直同期信号の周波数を逓倍した読出信号に同期させている。好適例において読出信号は、垂直同期信号の周波数を60Hzとしたときに、4倍の240Hzの周波数の信号としている。なお、垂直同期信号の周波数を逓倍した信号であれば良く、例えば、表示同期信号に同期させても良い。
また、正極性/負極性の切替は、垂直同期信号の周波数を逓倍した読出信号に同期させている。好適例において読出信号は、垂直同期信号の周波数を60Hzとしたときに、4倍の240Hzの周波数の信号としている。なお、垂直同期信号の周波数を逓倍した信号であれば良く、例えば、表示同期信号に同期させても良い。
他方、第2画素領域115B、および、第4画素領域115Dにおいては、負極性の書込みから開始し、次いで正極性の書込みを行う。以降、この負極性/正極性の書込みを1周期として、繰り返し書込みを行う。
このように、偶数画素領域における極性反転駆動の極性パターンは、奇数画素領域における極性反転駆動の極性パターンを反転した極性パターンとなっている。
このように、偶数画素領域における極性反転駆動の極性パターンは、奇数画素領域における極性反転駆動の極性パターンを反転した極性パターンとなっている。
図13は、各画素領域における書込み状態を連続するサブフレームに渡る時間経過とともに示した図である。縦軸は4つの画素領域を示しており、横軸は時間経過を示している。なお、各画素領域は、マトリクス状に配置された複数の画素からなる一様な表示領域を、複数の画素行(ライン)単位で4つに区分けした部分領域なので、各画素領域間には境界線は存在せず、各画素領域は隣接している。例えば、第1画素領域115Aと、第2画素領域115Bとは、Y方向において隣接している。詳しくは、第1画素領域115Aのラインanにおける画素行と、第2画素領域115Bのラインb1における画素行とは、Y方向において隣接しているが、両者の間に物理的な境界はなく、領域内の画素行と同様な画素行である。他の画素領域、および、各画素領域間においても同様である。
第1画素領域115Aにおいて、第1フィールドでは、ラインa1から正極性の書込みが行われる。同様に、ラインa2〜ラインanにおいても、正極性の書込みが行われる。書込まれた正極性の電圧は、第2フィールドでの書込みが行われるまで保持される。
なお、ここでは、極性パターンを説明するために、第1画素領域115Aだけに着目して説明している。実際に、4つの画素領域に渡って書込む際には、図5で説明した通り、第1画素領域115Aのラインa1を書込んだ後は、第2画素領域115Bのラインb1を書込み、次いで第3画素領域115Cのラインc1、第4画素領域115Dのラインd1の順に書込みが行われる。
第1画素領域115Aにおいて、第1フィールドでは、ラインa1から正極性の書込みが行われる。同様に、ラインa2〜ラインanにおいても、正極性の書込みが行われる。書込まれた正極性の電圧は、第2フィールドでの書込みが行われるまで保持される。
なお、ここでは、極性パターンを説明するために、第1画素領域115Aだけに着目して説明している。実際に、4つの画素領域に渡って書込む際には、図5で説明した通り、第1画素領域115Aのラインa1を書込んだ後は、第2画素領域115Bのラインb1を書込み、次いで第3画素領域115Cのラインc1、第4画素領域115Dのラインd1の順に書込みが行われる。
第2画素領域115Bにおいて、第1フィールドでは、ラインb1から負極性の書込みが行われる。同様に、ラインb2〜ラインbnにおいても、負極性の書込みが行われる。書込まれた負極性の電圧は、第2フィールドでの書込みが行われるまで保持される。
第3画素領域115Cにおいて、第1フィールドでは、ラインc1から正極性の書込みが行われる。同様に、ラインc2〜ラインcnにおいても、正極性の書込みが行われる。書込まれた正極性の電圧は、第2フィールドでの書込みが行われるまで保持される。
第4画素領域115Dにおいて、第1フィールドでは、ラインd1から負極性の書込みが行われる。同様に、ラインd2〜ラインdnにおいても、負極性の書込みが行われる。書込まれた負極性の電圧は、第2フィールドでの書込みが行われるまで保持される。
第3画素領域115Cにおいて、第1フィールドでは、ラインc1から正極性の書込みが行われる。同様に、ラインc2〜ラインcnにおいても、正極性の書込みが行われる。書込まれた正極性の電圧は、第2フィールドでの書込みが行われるまで保持される。
第4画素領域115Dにおいて、第1フィールドでは、ラインd1から負極性の書込みが行われる。同様に、ラインd2〜ラインdnにおいても、負極性の書込みが行われる。書込まれた負極性の電圧は、第2フィールドでの書込みが行われるまで保持される。
第2フィールドにおいて、第1画素領域115Aのラインa1〜ラインanには、負極性の書込みが行われ、書込まれた電圧は次の書込みが行われるまで保持される。
第2フィールドにおいて、第2画素領域115Bのラインb1〜ラインbnには、正極性の書込みが行われ、書込まれた電圧は次の書込みが行われるまで保持される。
第2フィールドにおいて、第3画素領域115Cのラインc1〜ラインcnには、負極性の書込みが行われ、書込まれた電圧は次の書込みが行われるまで保持される。
第2フィールドにおいて、第4画素領域115Dのラインd1〜ラインdnには、正極性の書込みが行われ、書込まれた電圧は次の書込みが行われるまで保持される。
第2フィールドにおいて、第2画素領域115Bのラインb1〜ラインbnには、正極性の書込みが行われ、書込まれた電圧は次の書込みが行われるまで保持される。
第2フィールドにおいて、第3画素領域115Cのラインc1〜ラインcnには、負極性の書込みが行われ、書込まれた電圧は次の書込みが行われるまで保持される。
第2フィールドにおいて、第4画素領域115Dのラインd1〜ラインdnには、正極性の書込みが行われ、書込まれた電圧は次の書込みが行われるまで保持される。
同様に、第1画素領域115Aにおいて、第3フィールドでは正極性、第4フィールドでは負極性の書込みが行われる。
第2画素領域115Bにおいて、第3フィールドでは負極性、第4フィールドでは正極性の書込みが行われる。
第3画素領域115Cにおいて、第3フィールドでは正極性、第4フィールドでは負極性の書込みが行われる。
第4画素領域115Dにおいて、第3フィールドでは負極性、第4フィールドでは正極性の書込みが行われる。
第2画素領域115Bにおいて、第3フィールドでは負極性、第4フィールドでは正極性の書込みが行われる。
第3画素領域115Cにおいて、第3フィールドでは正極性、第4フィールドでは負極性の書込みが行われる。
第4画素領域115Dにおいて、第3フィールドでは負極性、第4フィールドでは正極性の書込みが行われる。
***極性反転駆動による効果***
図14は、比較例における各画素領域の書込み状態を連続するサブフレームに渡る時間経過とともに示した図であり、図13と対応している。
ここでは、図13で説明した本実施形態に係る表示駆動方法の効果について、図14の比較例の駆動方法と比較して説明する。
図14は、比較例における各画素領域の書込み状態を連続するサブフレームに渡る時間経過とともに示した図であり、図13と対応している。
ここでは、図13で説明した本実施形態に係る表示駆動方法の効果について、図14の比較例の駆動方法と比較して説明する。
図14は、比較例における極性駆動方法の極性パターンを示している。第1画素領域115Aへの書込み極性パターンは図13と同じであるが、第2画素領域115Bへの書込み極性パターンは図13と異なる。詳しくは、図14の第2画素領域115Bへの書込み極性パターンは、第1画素領域115Aへの書込み極性パターンと同じになっており、第1フィールドは正極性で、第2フィールドは負極性となっている。
同様に、図14の第4画素領域115Dへの書込み極性パターンも、第1画素領域115Aへの書込み極性パターンと同じになっている。つまり、奇数の画素領域と偶数の画素領域とで極性パターンが反転している図13と異なり、図14の比較例では4つの画素領域全てが、第1画素領域115Aへの書込み極性パターンとなっている。換言すれば、図14の比較例では4つの画素領域共に、第1フィールドは正極性で、第2フィールドは負極性となる極性パターンとなっている。
図14において、第2画素領域115Bのラインb1に、第1フィールドにて書込みする場合について説明する。第1フィールドでは、第2画素領域115Bのラインb1における各画素(画素行)には、正極性のデータ信号が印加される。この際、第1画素領域115Aのラインanにおける各画素(画素行)には、負極正の電圧が保持されている。
ここで、ラインanにおける画素行と、ラインb1における画素行とは、Y方向において隣接している。つまり、負極正の画素行と、正極性の画素行とが、隣接することになるため、両者間の電圧ギャップにより、表示不良が生じてしまう。また、第2フィールドにおいても、ラインanの画素行は正極性、ラインb1の画素行は負極性となり、第1フィールドとは極性が入れ替るが、同様に、正極性の画素行と、負極性の画素行とが隣接してしまう。この現象は、第3フィールド、第4フィールドにおいても同様に生じる。
つまり、第1画素領域115Aと、第2画素領域115Bとの境界の画素行において、表示不良が発生してしまうという問題があった。
つまり、第1画素領域115Aと、第2画素領域115Bとの境界の画素行において、表示不良が発生してしまうという問題があった。
前述したように、図14の比較例では4つの画素領域全てが、第1画素領域115Aへの書込み極性パターンとなっているため、画素領域間の境界における表示不良は、他の境界においても発生する。詳しくは、第2画素領域115Bと第3画素領域115Cとの境界、および、第3画素領域115Cと、第4画素領域115Dとの境界においても、表示不良が生じてしまう。この現象は、1フレームに渡って生じているため、次のフレームで画像が書き換えられても改善されないため、4分割駆動で極性反転駆動を行う際には大きな問題であった。
図13に戻る。
これに対して、本実施形態の表示駆動方法における極性パターンによれば、画素領域間の境界における表示不良は発生しない。詳しくは、第2画素領域115Bのラインb1に第1フィールドにて書込みする場合、第2画素領域115Bのラインb1における画素行には、負極性のデータ信号が印加される。この際、第1画素領域115Aのラインanにおける画素行にも、負極正の電圧が保持されている。よって、両者の極性は一致するため、電圧ギャップによる表示不良は発生しない。
さらに、第2フィールドにおいても、ラインanの画素行は正極性、ラインb1の画素行も正極性となり、極性は一致する。第3フィールド、第4フィールドにおいても同様に、極性は一致する。
これに対して、本実施形態の表示駆動方法における極性パターンによれば、画素領域間の境界における表示不良は発生しない。詳しくは、第2画素領域115Bのラインb1に第1フィールドにて書込みする場合、第2画素領域115Bのラインb1における画素行には、負極性のデータ信号が印加される。この際、第1画素領域115Aのラインanにおける画素行にも、負極正の電圧が保持されている。よって、両者の極性は一致するため、電圧ギャップによる表示不良は発生しない。
さらに、第2フィールドにおいても、ラインanの画素行は正極性、ラインb1の画素行も正極性となり、極性は一致する。第3フィールド、第4フィールドにおいても同様に、極性は一致する。
同様に、第2画素領域115Bのラインbnにおける画素行と、第3画素領域115Cのラインc1における画素行との間においても、各サブフレームともに、電圧の極性は一致している。第3画素領域115Cのラインcnにおける画素行と、第4画素領域115Dのラインd1における画素行との間においても、各サブフレームともに、電圧の極性は一致している。
つまり、4つの画素領域における3ヶ所の画素領域間の境界において、各サブフレームともに、電圧の極性は一致している。
つまり、4つの画素領域における3ヶ所の画素領域間の境界において、各サブフレームともに、電圧の極性は一致している。
以上述べた通り、本実施形態における表示駆動の制御方法によれば、液晶パネル115の表示領域を4分割した4つの画素領域において、それぞれ4倍速の表示駆動が行われる。さらに、画像処理部300は、表示用画像メモリー335に入力画像データのフレーム全体の格納が完了する前に、表示用画像メモリー335に格納されたKライン分の画像データを取得して画像処理を行う。よって、画像処理部300は、表示用画像メモリー335に画像データのフレーム全体の格納が完了するまで処理の開始を待機する必要がなく、キーストーン補正を含む画像処理に伴う遅延を、より短くすることができる。
従って、1フレーム以上の遅延が発生していた従来の制御方法と異なり、本実施形態の制御方法によれば、1フレーム分のデータの蓄積を待たずに画像処理を行うことなどにより、表示の遅延を、より短くすることができる。さらに、4倍速駆動により、表示される画像のコントラストや、画質を維持するとともに、残像感を軽減することができる。
従って、1フレーム以上の遅延が発生していた従来の制御方法と異なり、本実施形態の制御方法によれば、1フレーム分のデータの蓄積を待たずに画像処理を行うことなどにより、表示の遅延を、より短くすることができる。さらに、4倍速駆動により、表示される画像のコントラストや、画質を維持するとともに、残像感を軽減することができる。
さらに、データ信号の極性を反転させる極性反転駆動を採用したことにより、画像品質を向上させることができる。詳しくは、描画処理部としての光変調装置駆動部123は、第1画像データに基づく画像を第1画素領域115Aに、正極性の電圧で描画することを開始してから、第1画像データに基づく画像を第1画素領域115Aに描画し終えるまでの間に、第1画像データに基づく画像の少なくとも一部を、負極性の電圧で第2画素領域115Bに描画する。そして、第2画像データに基づく画像を第2画素領域115Bに、負極性の電圧で描画することを開始してから、第2画像データに基づく画像を第2画素領域115Bに描画し終えるまでの間に、第3画像データに基づく画像の少なくとも一部を、正極性の電圧で第3画素領域115Cに描画する。特に、偶数画素領域における極性反転駆動の極性パターンを、奇数画素領域における極性反転駆動の極性パターンを反転した極性パターンとすることで、画素領域間の境界における表示不良を抑制している。
従って、表示の遅延が少なく、高品質な画像を実現した、4領域×4倍速の表示駆動の制御方法を提供することができる。
従って、表示の遅延が少なく、高品質な画像を実現した、4領域×4倍速の表示駆動の制御方法を提供することができる。
***変形例***
図12を用いて説明する。
上記実施形態では、第1画素領域115A、第3画素領域115Cにおいては、正極性の書込みから開始し、次いで負極性の書込みを行い、第2画素領域115B、第4画素領域115Dにおいては負極性の書込みから開始し、次いで正極性の書込みを行うものとして説明したが、これに限定するものではない。偶数画素領域における極性反転駆動の極性パターンと、奇数画素領域における極性反転駆動の極性パターンとが、異なっていれば良い。例えば、第1画素領域115A、第3画素領域115Cにおいては、負極性の書込みから開始し、次いで正極性の書込みを行い、第2画素領域115B、第4画素領域115Dにおいては正極性の書込みから開始し、次いで負極性の書込みを行う、極性パターンであっても良い。
この方法であっても、極性の異なる2つの画素行が隣接することはないため、上記実施形態と同様に、画素領域間の境界における表示不良を抑制することができる。
図12を用いて説明する。
上記実施形態では、第1画素領域115A、第3画素領域115Cにおいては、正極性の書込みから開始し、次いで負極性の書込みを行い、第2画素領域115B、第4画素領域115Dにおいては負極性の書込みから開始し、次いで正極性の書込みを行うものとして説明したが、これに限定するものではない。偶数画素領域における極性反転駆動の極性パターンと、奇数画素領域における極性反転駆動の極性パターンとが、異なっていれば良い。例えば、第1画素領域115A、第3画素領域115Cにおいては、負極性の書込みから開始し、次いで正極性の書込みを行い、第2画素領域115B、第4画素領域115Dにおいては正極性の書込みから開始し、次いで負極性の書込みを行う、極性パターンであっても良い。
この方法であっても、極性の異なる2つの画素行が隣接することはないため、上記実施形態と同様に、画素領域間の境界における表示不良を抑制することができる。
5…リモコン、100…プロジェクター(表示装置)、105…投射面、107…バス、110…投射部(表示部)、111…光源、112…光変調装置、113…光学ユニット、115…液晶パネル(表示領域)、120…駆動部、121…光源駆動部、123…光変調装置駆動部(描画処理部)、131…操作部、133…リモコン受光部、135…入力インターフェース、137…記憶部、141…画像インターフェース(インターフェース)、145…フレームメモリー(メモリー)、145A…第1領域、145B…第2領域、145C…第3領域、145D…第4領域、150…制御部、151…メモリー、153…プロセッサー、170…タイミングコントローラー、200…画像供給装置、300…画像処理部、310…処理実行部、320…画像合成部(合成処理部)、325…OSD用画像メモリー、335…表示用画像メモリー、330…形状歪み補正部、340…フレームレート変換部、343…入力部、345…出力部、6…素子基板、7…対向基板、8…液晶、12…走査線、14…データ線、15…容量線、16…TFT、17…コモン電極、18…画素電極、19…液晶素子、20…走査制御回路、21…走査線駆動回路、25…容量素子、30…変換回路、31…データ線駆動回路。
Claims (8)
- 画像を表示する表示領域を有し、前記表示領域にフレーム単位で画像を表示する表示部と、
前記表示部の表示領域に画像を描画する描画処理部と、
入力画像データを格納するメモリーと、
前記メモリーに格納された前記入力画像データを取得して画像処理を行い、前記画像処理後のデータをライン毎に前記描画処理部に出力する画像処理部と、を備え、
前記画像処理部は、前記メモリーに前記入力画像データのフレーム全体の格納が完了する前に、前記メモリーに格納されたKライン分(Kは1以上の整数)の前記入力画像データを取得して前記画像処理を行う、表示装置。 - 前記画像処理部は、前記画像処理後のデータを、前記メモリーに前記入力画像データが入力されたタイミングからKライン分の遅れを含むタイミングで出力する、請求項1記載の表示装置。
- 前記画像処理部は、幾何補正を含む前記画像処理を実行する、請求項1または2記載の表示装置。
- 前記入力画像データが入力されるインターフェースと、
前記インターフェースに入力される前記入力画像データにOSD画像を合成する合成処理部と、
を備える、請求項1から3のいずれかに記載の表示装置。 - 画像を表示する表示領域を有し、前記表示領域にフレーム単位で画像を表示する表示部を備えた表示装置の制御方法であって、
入力画像データをメモリーに格納し、
前記メモリーに前記入力画像データのフレーム全体の格納が完了する前に、前記メモリーに格納されたKライン分(Kは1以上の整数)の前記入力画像データを画像処理部によって取得し、
前記画像処理部により、取得した前記入力画像データの画像処理を行い、前記画像処理後のデータをライン毎に出力し、
前記画像処理部によって出力された前記画像処理後のデータに基づき前記表示部の表示領域に画像を描画する、表示装置の制御方法。 - 表示装置であって、
第1画素領域、及び前記第1画素領域と隣接する第2画素領域を有する表示領域に、フレーム単位で画像を表示する表示部と、
第1記憶領域と第2記憶領域を有し、前記表示装置に入力された画像信号に含まれる入力画像データを格納するメモリーと、
前記入力画像データを第1画像データと第2画像データとに分割し、前記第1画像データを前記メモリーの前記第1記憶領域に記憶させ、前記第2画像データを前記メモリーの前記第2記憶領域に記憶させる入力部と、
前記第1記憶領域から読み出された前記第1画像データに基づく画像を前記第1画素領域に描画し、前記第2記憶領域から読み出された前記第2画像データに基づく画像を前記第2画素領域に描画する描画処理部と、
前記メモリーに格納された前記入力画像データを取得して画像処理を行い、前記画像処理後のデータをライン毎に前記描画処理部に出力する画像処理部と、を備え、
前記画像処理部は、前記メモリーに前記入力画像データのフレーム全体の格納が完了する前に、前記メモリーに格納されたKライン分(Kは1以上の整数)の前記入力画像データを取得して前記画像処理を行い、
前記描画処理部は、前記第1画像データに基づく画像を前記第1画素領域に第1の極性の電圧で描画することを開始してから、前記第1画像データに基づく画像を前記第1画素領域に描画し終えるまでの間に、前記第2画像データに基づく画像の少なくとも一部を、前記第1の極性とは異なる第2の極性の電圧で前記第2画素領域に描画する、表示装置。 - 前記表示領域は、さらに、前記第2画素領域と隣接する第3画素領域を有し、
前記描画処理部は、前記第2画像データに基づく画像を前記第2画素領域に前記第2の極性の電圧で描画することを開始してから、前記第2画像データに基づく画像を前記第2画素領域に描画し終えるまでの間に、第3画像データに基づく画像の少なくとも一部を、前記第1の極性の電圧で前記第3画素領域に描画する、請求項6に記載の表示装置。 - 第1画素領域、及び前記第1画素領域と隣接する第2画素領域を含む表示領域を備えた表示装置の制御方法であって、
前記表示装置に入力された画像信号に含まれる入力画像データを第1画像データと第2画像データとに分割し、前記第1画像データを前記メモリーの前記第1記憶領域に記憶させ、前記第2画像データを前記メモリーの前記第2記憶領域に記憶させる記憶ステップと、
前記メモリーに前記入力画像データのフレーム全体の格納が完了する前に、前記メモリーに格納されたKライン分(Kは1以上の整数)の前記入力画像データを取得して画像処理を行う画像処理ステップと、
前記第1記憶領域から読み出された前記第1画像データに基づく画像を前記第1画素領域に描画し、前記第2記憶領域から読み出された前記第2画像データに基づく画像を前記第2画素領域に描画する描画ステップと、を有し、
前記描画ステップでは、前記第1画像データに基づく画像を前記第1画素領域に第1の極性の電圧で描画することを開始してから、前記第1画像データに基づく画像を前記第1画素領域に描画し終えるまでの間に、前記第2画像データに基づく画像の少なくとも一部を、前記第1の極性とは異なる第2の極性の電圧で前記第2画素領域に描画する、表示装置の制御方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018205036 | 2018-10-31 | ||
JP2018205036 | 2018-10-31 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020071485A true JP2020071485A (ja) | 2020-05-07 |
Family
ID=70549504
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019197238A Pending JP2020071485A (ja) | 2018-10-31 | 2019-10-30 | 表示装置、及び表示装置の制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020071485A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022158132A1 (ja) * | 2021-01-22 | 2022-07-28 | ソニーセミコンダクタソリューションズ株式会社 | 映像処理装置、映像処理方法、および映像表示装置 |
-
2019
- 2019-10-30 JP JP2019197238A patent/JP2020071485A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2022158132A1 (ja) * | 2021-01-22 | 2022-07-28 | ソニーセミコンダクタソリューションズ株式会社 | 映像処理装置、映像処理方法、および映像表示装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8502810B2 (en) | Display device and display method | |
US8957883B2 (en) | Display device | |
US8111339B2 (en) | Liquid crystal projector and control method for liquid crystal projector | |
JP4701589B2 (ja) | 液晶装置と投射型表示装置 | |
JP5744418B2 (ja) | 投影装置及び投影方法 | |
TWI330347B (ja) | ||
JP2009139968A (ja) | スクローリングカラーおよびウォブルデバイスを備えた表示システム | |
JP2008268968A (ja) | 表示装置および方法 | |
US10171781B2 (en) | Projection apparatus, method for controlling the same, and projection system | |
US20200382750A1 (en) | Method of controlling display device, and display device | |
JP2011128175A (ja) | 投影システム | |
JP2016161752A (ja) | 画像処理装置、表示装置、及び、画像処理方法 | |
JP2005092181A (ja) | 表示装置およびその駆動方法、並びに投射型表示装置 | |
US10037734B2 (en) | Display apparatus and control method | |
JP2020071485A (ja) | 表示装置、及び表示装置の制御方法 | |
JP2006091242A (ja) | 透過型表示装置 | |
JP5847602B2 (ja) | 表示装置及びその制御方法 | |
US9858890B2 (en) | Driver unit for electro-optical device, electro-optical device, electronic apparatus, and method for driving electro-optical device that perform overdrive processing | |
TWI394131B (zh) | 顯示驅動電路、以及影像顯示裝置 | |
JP2020079938A (ja) | 表示装置、及び表示装置の制御方法 | |
JP2005250382A (ja) | 電気光学装置の駆動方法、電気光学装置および電子機器 | |
JP2005208413A (ja) | 画像処理装置及び画像表示装置 | |
JP2016184775A (ja) | 映像処理装置、表示装置、及び、映像処理方法 | |
JP4635704B2 (ja) | 液晶装置、駆動方法、直視型表示装置及びプロジェクタ | |
JP4899701B2 (ja) | 駆動回路及びその駆動方法、並びに電気光学表示装置及び映像表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD07 | Notification of extinguishment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7427 Effective date: 20200810 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20210917 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20211108 |