JP2020079938A - 表示装置、及び表示装置の制御方法 - Google Patents

Abstract

【課題】表示装置における表示の遅延を、より短くする。【解決手段】液晶パネル１１５に画像を描画する光変調装置駆動部１２２と、部分サブフレームの各々を記憶するフレームメモリー１４３と、を備え、光変調装置駆動部１２２は、画像データの入力フレーム周波数を逓倍した描画周波数で液晶パネル１１５の第１画素領域１１５Ａ〜第４画素領域１１５Ｄの各々に画像を描画する倍速処理を実行し、フレームメモリー１４３の第２領域１４３Ｂは、第１領域１４３Ａへの部分サブフレームの書き込みが開始された後に、部分サブフレームの書き込みを開始し、光変調装置駆動部１２２は、第２領域１４３Ｂへの部分サブフレームの書き込みが終了する前であって、部分サブフレームの第１領域１４３Ａへの書き込みが完了したタイミングに対応して、液晶パネル１１５の第１画素領域１１５Ａに部分サブフレームを描画する。【選択図】図２

Description

本発明は、表示装置、及び表示装置の制御方法に関する。

従来、フレーム単位で画像を表示する装置において、残像感を低減するためにフレーム周波数を逓倍する倍速処理を実行するものが知られている（例えば、特許文献１参照）。特許文献１に記載されたように、フレーム単位で画像を処理する場合、いったんフレームメモリーにフレーム単位で画像信号を格納する。このため、画像信号の格納および読み出しに伴い１フレーム以上の遅延が発生する。特許文献１記載の装置は、遅延時間を短縮するため一部の信号処理を省略する機能を備えている。

特開２０１１−２２３４５７号公報

本発明は、表示装置における表示の遅延を、より短くすることを目的とする。

上記目的を達成する一態様は、表示装置であって、第１表示領域及び第２表示領域を有する表示部と、第１記憶部と、第２記憶部と、前記表示装置に入力された画像信号に含まれる画像データを第１画像データと第２画像データとに分割し、前記第１画像データを前記第１記憶部に記憶させ、前記第２画像データを前記第２記憶部に記憶させる入力部と、前記第１記憶部から読み出された前記第１画像データに基づく画像を前記第１表示領域に描画し、前記第２記憶部から読み出された前記第２画像データに基づく画像を前記第２表示領域に描画する表示制御部と、を備え、前記表示制御部は、前記画像信号に含まれる同期信号の周波数よりも周波数の高い表示同期信号に同期して前記第１画像データ及び前記第２画像データの各々に基づく画像を前記第１表示領域及び前記第２表示領域の各々に描画する倍速処理を実行し、前記入力部は、前記第１記憶部に前記第１画像データを記憶させる処理を開始した後に、前記第２記憶部に前記第２画像データを記憶させる処理を開始し、前記表示制御部は、前記第２記憶部に前記第２画像データを記憶させる処理が終了する前に、前記表示同期信号に同期して前記第１画像データに基づく画像の前記第１表示領域への描画を開始する、表示装置である。

上記表示装置において、前記画像信号に含まれる前記同期信号の周波数を逓倍した逓倍周波数を有する前記表示同期信号を生成し、生成した前記表示同期信号を前記表示制御部に出力し、前記表示制御部に前記倍速処理を実行させるタイミングコントローラーを備える構成であってもよい。

上記表示装置において、前記表示制御部は、前記第１記憶部から読み出された前記第１画像データに基づく画像を、前記表示同期信号に同期して前記第１表示領域に複数回描画し、前記第２記憶部から読み出された前記第２画像データに基づく画像を、前記表示同期信号に同期して前記第２表示領域に複数回描画する構成であってもよい。

上記表示装置において、前記第１画像データ及び前記第２画像データを前記第１記憶部及び前記第２記憶部からそれぞれ読み出し、読み出した前記第１画像データ及び前記第２画像データを前記表示制御部に出力する出力部を備え、前記タイミングコントローラーは、前記逓倍周波数を有する第１読出信号及び第２読出信号を生成し、生成した前記第１読出信号及び前記第２読出信号を前記出力部に出力し、前記出力部は、前記第１読出信号に同期して、前記第１記憶部から前記第１画像データを複数回読み出し、前記第２読出信号に同期して、前記第２記憶部から前記第２画像データを複数回読み出す構成であってもよい。

上記表示装置において、前記タイミングコントローラーは、前記入力部が、前記第１記憶部に前記第１画像データを記憶させる処理が終了する前に、前記第１読出信号を前記出力部に出力して前記第１画像データの読み出しを開始させ、前記入力部が、前記第２記憶部に前記第２画像データを記憶させる処理が終了する前に、前記第２読出信号を前記出力部に出力して前記第２画像データの読み出しを開始させる構成であってもよい。

上記表示装置において、前記表示制御部は、前記第１画像データ及び前記第２画像データをライン単位に前記第１表示領域及び前記第２表示領域に描画し、前記第１表示領域及び前記第２表示領域への画像の描画を、１ラインごとに交互に行う構成であってもよい。

上記表示装置において、前記第１記憶部及び前記第２記憶部を含むｎ個（ｎは２以上の整数）の記憶部を備え、前記表示部は、第１表示領域及び前記第２表示領域を含むｎ個の表示領域を有し、前記入力部は、前記画像データをｎ分割して分割画像データを生成し、生成した前記分割画像データをｎ個の前記記憶部の各々に記憶させ、前記タイミングコントローラーは、前記同期信号の周波数をｎ倍した周波数の前記表示同期信号を生成し、前記表示制御部は、前記表示同期信号に同期してｎ個の前記表示領域の各々に、前記分割画像データに基づく画像をそれぞれ描画する構成であってもよい。

上記目的を達成する別の一態様は、表示装置の制御方法であって、前記表示装置に入力された画像信号に含まれる画像データを第１画像データと第２画像データとに分割し、前記第１画像データを第１記憶部に記憶させ、前記第２画像データを第２記憶部に記憶させる記憶ステップと、前記第１記憶部から読み出された前記第１画像データに基づく画像を表示部の第１表示領域に描画し、前記第２記憶部から読み出された前記第２画像データに基づく画像を前記表示部の第２表示領域に描画する描画ステップと、を有し、前記描画ステップは、前記画像信号に含まれる同期信号の周波数よりも周波数の高い表示同期信号に同期して前記第１画像データ及び前記第２画像データの各々に基づく画像を前記第１表示領域及び前記第２表示領域の各々に描画する倍速処理を実行し、前記記憶ステップは、前記第１記憶部に前記第１画像データを記憶させる処理を開始した後に、前記第２記憶部に前記第２画像データを記憶させる処理を開始し、前記描画ステップは、前記第２記憶部に前記第２画像データを記憶させる処理が終了する前に、前記第１記憶部に前記第１画像データを記憶させる処理が終了すると、前記表示同期信号に同期して前記第１画像データに基づく画像の前記第１表示領域への描画を開始する、表示装置の制御方法である。

上記目的を達成する別の一態様は、表示装置であって、第１表示領域、及び前記第１表示領域と隣接する第２表示領域を有する表示部と、第１記憶部と、第２記憶部と、前記表示装置に入力された画像信号に含まれる画像データを第１画像データと第２画像データとに分割し、前記第１画像データを前記第１記憶部に記憶させ、前記第２画像データを前記第２記憶部に記憶させる入力部と、前記第１記憶部から読み出された前記第１画像データに基づく画像を前記第１表示領域に描画し、前記第２記憶部から読み出された前記第２画像データに基づく画像を前記第２表示領域に描画する表示制御部と、を備え、前記表示制御部は、前記画像信号に含まれる同期信号の周波数よりも周波数の高い表示同期信号に同期して前記第１画像データ及び前記第２画像データの各々に基づく画像を前記第１表示領域及び前記第２表示領域の各々に描画する倍速処理を実行し、前記入力部は、前記第１記憶部に前記第１画像データを記憶させる処理を開始した後に、前記第２記憶部に前記第２画像データを記憶させる処理を開始し、前記表示制御部は、前記第２記憶部に前記第２画像データを記憶させる処理が終了する前に、前記表示同期信号に同期して前記第１画像データに基づく画像の前記第１表示領域への描画を開始し、前記表示制御部は、前記第１画像データに基づく画像を前記第１表示領域に第１の極性の電圧で描画することを開始してから、前記第１画像データに基づく画像を前記第１表示領域に描画し終えるまでの間に、前記第１画像データに基づく画像の少なくとも一部を、前記第１の極性とは異なる第２の極性の電圧で前記第２表示領域に描画する、表示装置。

上記表示装置において、前記表示部は、さらに、前記第２表示領域と隣接する第３表示領域を有し、前記表示制御部は、前記第２画像データに基づく画像を前記第２表示領域に前記第２の極性の電圧で描画することを開始してから、前記第２画像データに基づく画像を前記第２表示領域に描画し終えるまでの間に、第３画像データに基づく画像の少なくとも一部を、前記第１の極性の電圧で前記第３表示領域に描画する構成であっても良い。

上記目的を達成する別の一態様は、表示装置の制御方法であって、前記表示装置に入力された画像信号に含まれる画像データを第１画像データと第２画像データとに分割し、前記第１画像データを第１記憶部に記憶させ、前記第２画像データを第２記憶部に記憶させる記憶ステップと、前記第１記憶部から読み出された前記第１画像データに基づく画像を表示部の第１表示領域に描画し、前記第２記憶部から読み出された前記第２画像データに基づく画像を、前記第１表示領域に隣接する前記表示部の第２表示領域に描画する描画ステップと、を有し、前記描画ステップは、前記画像信号に含まれる同期信号の周波数よりも周波数の高い表示同期信号に同期して前記第１画像データ及び前記第２画像データの各々に基づく画像を前記第１表示領域及び前記第２表示領域の各々に描画する倍速処理を実行し、前記記憶ステップは、前記第１記憶部に前記第１画像データを記憶させる処理を開始した後に、前記第２記憶部に前記第２画像データを記憶させる処理を開始し、前記描画ステップは、前記第２記憶部に前記第２画像データを記憶させる処理が終了する前に、前記第１記憶部に前記第１画像データを記憶させる処理が終了すると、前記表示同期信号に同期して前記第１画像データに基づく画像の前記第１表示領域への描画を開始し、前記描画ステップは、前記第１画像データに基づく画像を前記第１表示領域に第１の極性の電圧で描画することを開始してから、前記第１画像データに基づく画像を前記第１表示領域に描画し終えるまでの間に、前記第２画像データに基づく画像の少なくとも一部を、前記第１の極性とは異なる第２の極性の電圧で前記第２表示領域に描画する、表示装置の制御方法。

プロジェクターの構成を示すブロック図。 画像処理部の構成を示す図。 画像処理部及び光変調装置駆動部の動作タイミングを示す図。 液晶パネルへの画像の描画方法を説明するための図。 プロジェクターの動作を示すフローチャート。 画像処理部及び光変調装置駆動部の他の動作タイミングを示す図。 液晶パネルの概略構成、および周辺回路を示す概要図。 液晶パネルにおける画素の等価回路図。 第１画素領域における走査信号のタイミング図、および、データ信号の極性を示す図。 第２画素領域における走査信号のタイミングチャート、および、データ信号の極性を示す図。 各画素領域における極性パターンを示すタイミング図。 各画素領域における書込み状態を連続するサブフレームに渡る時間経過とともに示す図。 比較例における各画素領域の書込み状態を連続するサブフレームに渡る時間経過とともに示す図。

図１は、表示装置として動作するプロジェクター１００の構成を示すブロック図である。まず、図１を参照してプロジェクター１００の構成について説明する。

プロジェクター１００は、投射部１１０と、投射部１１０を駆動する駆動部１２０とを備える。投射部１１０は、光源１１１、光変調装置１１２及び光学ユニット１１３を備える。駆動部１２０は、光源駆動部１２１及び光変調装置駆動部１２２を備える。

光源１１１は、ハロゲンランプ、キセノンランプ、超高圧水銀ランプ等のランプ、又はＬＥＤ（Light Emitting Diode）やレーザー光源等の固体光源を備える。
光源駆動部１２１は、後述する制御部１５０の制御に従い、光源１１１を点灯又は消灯させる。また、光源駆動部１２１は、点灯した光源１１１の輝度を調整する。

光変調装置１１２は、光源１１１が発した光を変調する光変調素子を備える。本実施形態では、光変調装置１１２が光変調素子として透過型の液晶パネル１１５を備える場合について説明するが、光変調素子は反射型の液晶パネル１１５であってもよいし、デジタルミラーデバイス（Digital Micromirror Device）であってもよい。液晶パネル１１５は、本発明の「画像を表示する表示領域」に対応する。

液晶パネル１１５は、本発明の「表示部」の一例に相当し、表示単位としての複数の画素を垂直方向及び水平方向にマトリクス状に配置して構成される。また、液晶パネル１１５は、後述する図４に示すように液晶パネル１１５の垂直方向において、複数の画素領域１１５Ａ〜１１５Ｄに分割される。

光変調装置駆動部１２２には、後述する画像処理部１４５から同期信号や画像データが入力される。光変調装置駆動部１２２は、入力された画像データに基づいて液晶パネル１１５を駆動する駆動信号を生成する。光変調装置駆動部１２２は、同期信号や駆動信号に基づいて液晶パネル１１５に画像を描画する。すなわち、光変調装置駆動部１２２は、液晶パネル１１５を構成する各画素の透過率を画像に対応した透過率に変更する。これにより、光源１１１の発した光が、透過率を変更された液晶パネル１１５により変調されて画像光が生成される。生成された画像光は、光学ユニット１１３に入射される。光変調装置駆動部１２２は、画像データに基づき表示領域に画像を描画する「表示制御部」の一例に相当する。

光学ユニット１１３は、入射された画像光を投射面１０５上に結像させるレンズやミラーを備える。光学ユニット１１３は、ズームレンズやフォーカスレンズ等の各種のレンズ又はレンズ群を含む構成とすることも可能である。

プロジェクター１００は、操作部１３１、リモコン受光部１３３及び入力インターフェース１３５、記憶部１３７、画像インターフェース１４１、フレームメモリー１４３、画像処理部１４５及び制御部１５０を備える。入力インターフェース１３５、記憶部１３７、画像インターフェース１４１、画像処理部１４５及び制御部１５０は、バス１０７を介して相互にデータ通信可能に接続される。

操作部１３１は、プロジェクター１００の筐体表面に設けられた各種のボタンやスイッチを備え、これらのボタンヤスイッチの操作に対応した操作信号を生成して入力インターフェース１３５に出力する。入力インターフェース１３５は、操作部１３１から入力された操作信号を制御部１５０に出力する。

リモコン受光部１３３は、リモコン５から送信される赤外線信号を受光し、受光した赤外線信号をデコードして操作信号を生成する。リモコン受光部１３３は、生成した操作信号を入力インターフェース１３５に出力する。入力インターフェース１３５は、リモコン受光部１３３から入力された操作信号を制御部１５０に出力する。

記憶部１３７は、例えば、ハードディスクドライブや、ＳＳＤ（Solid State Drive）等の大容量のフラッシュ型の半導体メモリー、更にフラッシュ型の半導体メモリー等の不揮発性の記憶装置である。記憶部１３７は、制御部１５０が実行する制御プログラムや、制御部１５０が処理したデータ、画像データ等を記憶する。

画像インターフェース１４１は、コネクター及びインターフェース回路を備え、プロジェクター１００に画像データを供給する画像供給装置２００に有線接続される。画像供給装置２００が供給する画像データは、静止画像データであってもよいし、動画像データ（映像データ）であってもよい。また、画像供給装置２００は、ＤＶＤやブルーレイ等の光ディスクの再生装置であってもよいし、パーソナルコンピューター、デジタルカメラやデジタルビデオカメラなどであってもよい。また、本実施形態では、プロジェクター１００と画像供給装置２００とが有線で接続される場合を説明するが、プロジェクター１００と画像供給装置２００とを無線で接続した構成であってもよい。

画像インターフェース１４１は、画像供給装置２００から画像信号を受信し、受信した画像信号に含まれる画像データ及び同期信号を取り出す。画像データは、複数の画素の各々の階調を色成分毎に示すデータである。また、同期信号は、同期タイミングを示す信号であり、水平同期信号及び垂直同期信号を含む。画像インターフェース１４１は、取り出した同期信号を、制御部１５０及び画像処理部１４５に出力し、画像データを画像処理部１４５に出力する。制御部１５０は、水平同期信号及び垂直同期信号に基づいて処理の実行タイミングを判定し、判定したタイミングに基づいてプロジェクター１００の各部を制御する。画像処理部１４５は、水平同期信号及び垂直同期信号に同期して画像データに画像処理を実行し、処理後の画像データを光変調装置駆動部１２２に出力する。
画像インターフェース１４１が画像信号から取得した画像データは、本発明の「画像データ」の一例に対応する。また、本実施形態では画像データが画像供給装置２００から供給されるデータである場合を説明するが、画像データは、予めプロジェクター１００の記憶部１３７に記憶したデータであってもよい。

画像処理部１４５及びフレームメモリー１４３は、例えば、集積回路により構成することができる。集積回路は、ＬＳＩ、ＡＳＩＣ（Application Specific Integrated Circuit）、ＰＬＤ（Programmable Logic Device）を含む。ＰＬＤには、例えば、ＦＰＧＡ（Field-Programmable Gate Array）が含まれる。また、集積回路の構成の一部にアナログ回路が含まれていてもよく、プロセッサーと集積回路との組み合わせであってもよい。プロセッサーと集積回路との組み合わせは、マイクロコントローラー（ＭＣＵ）、ＳｏＣ（System-on-a-chip）、システムＬＳＩ、チップセットなどと呼ばれる。

画像処理部１４５は、画像インターフェース１４１から入力された画像データをフレームメモリー１４３に展開する。フレームメモリー１４３は、複数のバンクを備える。各バンクは、１フレーム分の画像データを書き込み可能な記憶容量を有する。フレームメモリー１４３は、例えば、ＳＤＲＡＭ（Synchronous Dynamic Random Access Memory）により構成される。

画像処理部１４５は、フレームメモリー１４３に展開した画像データに対して、例えば、解像度変換処理又はリサイズ処理、歪曲収差の補正、キーストーン補正、形状補正処理、デジタルズーム処理、画像の色合いや輝度の調整等の画像処理を行う。
また、画像処理部１４５は、フレームレート変換処理を実行する。フレームレート変換処理とは、液晶パネル１１５に描画する画像データのフレーム周波数を、画像供給装置２００から供給された画像データのフレーム周波数とは異なる周波数に変換して表示する処理である。フレーム周波数とは、単位時間である１秒当たりに表示される画像数であり、垂直同期信号の周波数に対応する。画像供給装置２００から供給された画像データのフレーム周波数を入力フレーム周波数といい、液晶パネル１１５に描画する画像データのフレーム周波数を描画周波数という。一般に、画像供給装置２００から入力される画像データのフレーム周波数の例としては、６０Ｈｚなどがある。

画像処理部１４５は、垂直同期信号の入力フレーム周波数を描画周波数に変換した垂直同期信号を生成する。生成した垂直同期信号を表示同期信号という。画像処理部１４５は、生成した表示同期信号を光変調装置駆動部１２２に出力する。
画像処理部１４５は、例えば、入力フレーム周波数、すなわち、垂直同期信号の周波数が６０Ｈｚである場合、６０Ｈｚを２倍した１２０Ｈｚの描画周波数、又は６０Ｈｚを４倍した２４０Ｈｚの描画周波数の表示同期信号を生成する。画像処理部１４５は、フレームメモリー１４３から読み出した画像データを、生成した表示同期信号と共に光変調装置駆動部１２２に出力する。光変調装置駆動部１２２は、入力された表示同期信号に同期して、液晶パネル１１５に画像を描画する逓倍速処理を実行する。また、表示同期信号の描画周波数は、入力フレーム周波数の整数倍、すなわち、入力フレーム周波数を逓倍した逓倍周波数である場合が最も好ましいが、表示同期信号の描画周波数は、入力フレーム周波数よりも高い周波数であればよい。

画像処理部１４５は、液晶パネル１１５に描画する画像の元となる画像データを生成する。例えば、入力フレーム周波数が６０Ｈｚとする。一般に液晶パネルは、強い光を照射すると、内蔵トランジスターのリーク電流によりコントラストが時間とともに低下する現象が発生する。そこで、入力した同一のフレーム画像を複数回連続して描画する。例えば、入力フレーム周波数を６０Ｈｚとしたときに、同一時間に４回繰り返し描画を行う場合、同一の入力フレームを２４０Ｈｚで表示する。このように複数回（ここでは４回）繰り返し描画することで、高コントラストを維持することができる。
これはすなわち、液晶パネル１１５に描画する単位時間に４回描画を行うという意味であり、これを以後４倍速表示と呼ぶことにする。このような４倍速表示の場合、画像処理部１４５は、受信した画像信号から取り出した１フレーム分を高速（４倍速）にフレームメモリー１４３から４回画像データを読み出して出力することを意味する。
画像処理部１４５は、フレームメモリー１４３から同一の画像データを複数回表示する。フレームレート変換処理を行って垂直同期信号の周波数を描画周波数に変更した場合に、同一の１フレーム分の画像が表示される期間を、本発明では繰返し表示フレーム期間という。繰返し表示フレーム期間に描画される１フレーム分の画像は表示フレーム画像である。

制御部１５０は、メモリー１５１及びプロセッサー１５３を備える。
メモリー１５１は、プロセッサー１５３が実行するプログラムやデータを不揮発的に記憶する記憶装置であり、磁気的記憶装置、フラッシュＲＯＭ等の半導体記憶素子、或いはその他の種類の不揮発性記憶装置により構成される。また、メモリー１５１は、プロセッサー１５３のワークエリアを構成するＲＡＭを含んでもよい。メモリー１５１は、制御部１５０により処理されるデータや、プロセッサー１５３が実行する制御プログラムを記憶する。

プロセッサー１５３は、単一のプロセッサーで構成されてもよいし、複数のプロセッサーがプロセッサー１５３として機能する構成であってもよい。プロセッサー１５３は、制御プログラムを実行してプロジェクター１００の各部を制御する。例えば、プロセッサー１５３は、画像処理部１４５に対して、操作部１３１やリモコン５により受け付けた操作に対応した画像処理の実行指示と、具体的な処理の内容を指示する。指示される具体的な処理の内容には、幾何的な歪みを補正するための補正値やその補正の方向等が含まれる。また、プロセッサー１５３は、光源駆動部１２１を制御して光源１１１の点灯と消灯を制御し、また光源１１１の輝度を調整する。

図２は、画像処理部１４５の構成を示すブロック図である。
画像処理部１４５は、タイミングコントローラー３１０及びフレームレート変換部３２０を備える。フレームレート変換部３２０は、入力部３２１及び出力部３２２を備える。

タイミングコントローラー３１０には、画像インターフェース１４１、制御部１５０、入力部３２１及び出力部３２２が接続される。
タイミングコントローラー３１０には、制御部１５０から制御信号が入力され、画像インターフェース１４１から垂直同期信号及び水平同期信号が入力される。タイミングコントローラー３１０は、入力される制御信号に従ってフレームレート変換処理を行ない、垂直同期信号の描画周波数を変更する。すなわち、タイミングコントローラー３１０は、制御部１５０の制御に従い、１２０Ｈｚ又は２４０Ｈｚの表示同期信号を生成する。

また、タイミングコントローラー３１０は、入力された垂直同期信号及び水平同期信号に基づき、入力部３２１がフレームメモリー１４３に画像データを書き込むタイミングを制御する書込信号を生成する。タイミングコントローラー３１０は、生成した書込信号を入力部３２１に出力する。また、タイミングコントローラー３１０は、垂直同期信号及び水平同期信号に基づき、出力部３２２がフレームメモリー１４３から画像データを読み出すタイミングを制御する読出信号を生成する。タイミングコントローラー３１０は、生成した読出信号を出力部３２２に出力する。

入力部３２１は、画像インターフェース１４１、タイミングコントローラー３１０、フレームメモリー１４３及び出力部３２２に接続される。入力部３２１には、画像インターフェース１４１から画像データが入力され、タイミングコントローラー３１０から書込信号が入力される。

タイミングコントローラー３１０は、垂直同期信号に同期して書込信号を入力部３２１に出力する。この垂直同期信号は、画像供給装置２００から受信した画像信号に含まれる垂直同期信号である。入力部３２１は、タイミングコントローラー３１０から書込信号が入力されると、画像データのフレームメモリー１４３への書き込みを開始する。入力部３２１は、タイミングコントローラー３１０から次の書込信号が入力されるまでの間に、１フレーム分の画像データをフレームメモリー１４３に書き込む。

フレームメモリー１４３の領域は、第１領域１４３Ａ、第２領域１４３Ｂ、第３領域１４３Ｃ及び第４領域１４３Ｄの４つの領域に分割されている。第１領域１４３Ａ、第２領域１４３Ｂ、第３領域１４３Ｃ及び第４領域１４３Ｄの各領域は、本発明の「ｎ個の記憶部」の一例に相当する。

図２には、フレームメモリー１４３が垂直方向に４つに分割され、分割された各領域がフレームメモリー１４３の縦方向に並ぶ場合を示す。第１領域１４３Ａ、第２領域１４３Ｂ、第３領域１４３Ｃ及び第４領域１４３Ｄの各領域の水平方向のサイズは、画像データの１ラインのサイズに対応する。本実施形態では、フレームメモリー１４３の領域を４つに分割した場合を示すが、分割数ｎは入力フレーム周波数と描画周波数とに基づいて任意に変更可能である。分割数ｎは、２以上の整数である。例えば、入力フレーム周波数を２倍した描画周波数の表示同期信号を生成する場合、フレームメモリー１４３の領域を２つに分割し、入力フレーム周波数を６倍した描画周波数の表示同期信号を生成する場合、フレームメモリー１４３の領域を６つに分割する。なお、分割数ｎは、入力フレーム周波数と描画周波数とは関係なく設定されてもよい。

入力部３２１は、画像データを複数に分割し、分割した画像データの各々をフレームメモリー１４３の各領域１４３Ａ〜１４３Ｄに記憶させる。第１領域１４３Ａ、第２領域１４３Ｂ、第３領域１４３Ｃ及び第４領域１４３Ｄの各々に書き込まれた画像データを部分サブフレームという。部分サブフレームは、本発明の「分割画像データ」に相当する。フレームメモリー１４３に画像データを書き込む場合、入力部３２１は、まず、第１領域１４３Ａに書き込み、第１領域１４３Ａの書き込みが終了すると、第２領域１４３Ｂ、第３領域１４３Ｃ、第４領域１４３Ｄの順に書き込む。入力部３２１は、第１領域１４３Ａに部分サブフレームを書き込む処理を開始した後に、第２領域１４３Ｂに部分サブフレームを書き込む処理を開始する。これにより、画像データが４つの部分サブフレームに分割される。

第１領域１４３Ａ、第２領域１４３Ｂ、第３領域１４３Ｃ及び第４領域１４３Ｄの４つの領域は、複数の異なるＳＤＲＡＭにより構成してもよいし、１つのＳＤＲＡＭの領域をアドレスにより４つの領域に分けてもよい。

また、タイミングコントローラー３１０は、不図示のカウンターを備え、水平同期信号が入力されるごとに、カウンターをカウントアップする。カウンターのカウント値は、フレームメモリー１４３に書き込み中のフレームのうち、すでに書き込まれたライン数に対応する。タイミングコントローラー３１０は、垂直同期信号に基づいて１フレーム分の画像データの書き込みが完了するタイミングを判定する。タイミングコントローラー３１０は、垂直同期信号が入力され、１フレーム分の画像データの書き込みが完了したタイミングでカウンターのカウント値をリセットする。

また、タイミングコントローラー３１０は、垂直同期信号の周波数を逓倍して表示同期信号、及び読出信号を生成する。タイミングコントローラー３１０は、例えば、ＰＬＬ（Phase Locked Loop）回路を備える。タイミングコントローラー３１０は、制御部１５０から４倍の指示が入力され、垂直同期信号の周波数が６０Ｈｚである場合、６０Ｈｚを４倍した２４０Ｈｚの表示同期信号及び読出信号をＰＬＬ回路により生成する。また、タイミングコントローラー３１０は、制御部１５０から２倍の指示が入力された場合、６０Ｈｚを２倍した１２０Ｈｚの表示同期信号及び読出信号を生成する。タイミングコントローラー３１０は、生成した表示同期信号及び読出信号を出力部３２２に出力する。また、タイミングコントローラー３１０は、読出信号を出力部３２２に出力し、表示同期信号を光変調装置駆動部１２２に出力してもよい。

出力部３２２は、タイミングコントローラー３１０、入力部３２１、フレームメモリー１４３及び光変調装置駆動部１２２に接続される。
出力部３２２には、タイミングコントローラー３１０から読出信号及び表示同期信号が入力される。また、出力部３２２には、入力部３２１から書込開始信号及び書込終了信号が入力される。書込開始信号とは、１フレーム分の画像データのフレームメモリー１４３への書き込みを開始するときに入力部３２１が出力する信号である。また、書込終了信号は、１フレーム分の画像データのフレームメモリー１４３への書き込みを終了したときに入力部３２１が出力する信号である。

出力部３２２は、第１領域１４３Ａ、第２領域１４３Ｂ、第３領域１４３Ｃ及び第４領域１４３Ｄの各々に独立してアクセスすることができる。すなわち、出力部３２２は、第１領域１４３Ａからデータを読み出しながら第２領域１４３Ｂや第３領域１４３Ｃからデータを読み出すことも可能である。

出力部３２２には、タイミングコントローラー３１０から４つの読出信号が入力される。４つの読出信号を、第１読出信号、第２読出信号、第３読出信号及び第４読出信号という。第１読出信号、第２読出信号、第３読出信号及び第４読出信号の周波数は、同一である。

出力部３２２は、タイミングコントローラー３１０から入力される第１読出信号に同期して、フレームメモリー１４３の第１領域１４３Ａに書き込まれた部分サブフレームを読み出す。また、出力部３２２は、タイミングコントローラー３１０から入力される第２読出信号に同期して、フレームメモリー１４３の第２領域１４３Ｂに書き込まれた部分サブフレームを読み出す。また、出力部３２２は、タイミングコントローラー３１０から入力される第３読出信号に同期して、フレームメモリー１４３の第３領域１４３Ｃに書き込まれた部分サブフレームを読み出す。また、出力部３２２は、タイミングコントローラー３１０から入力される第４読出信号に同期して、フレームメモリー１４３の第４領域１４３Ｄに書き込まれた部分サブフレームを読み出す。出力部３２２は、読み出した部分サブフレームの各々を表示同期信号と共に光変調装置駆動部１２２に出力する。

光変調装置駆動部１２２は、出力部３２２から入力される表示同期信号に同期して、入力された部分サブフレームの各々に基づく画像を液晶パネル１１５に描画する。

図３は、画像処理部１４５及び光変調装置駆動部１２２の動作タイミングを示す図である。
図３に示す（ａ）には、１フレーム分の画像データであるフレームＡ、フレームＢ及びフレームＣの３つのフレームがプロジェクター１００によって処理される期間を示す。
入力部３２１は、フレームＡが入力されると、入力されたフレームＡをフレームメモリー１４３の第１領域１４３Ａ、第２領域１４３Ｂ、第３領域１４３Ｃ及び第４領域１４３Ｄに順に書き込む。第１領域１４３Ａに書き込まれた部分サブフレームを部分サブフレームＡ１と表記する。第２領域１４３Ｂに書き込まれた部分サブフレームを部分サブフレームＡ２と表記する。第３領域１４３Ｃに書き込まれた部分サブフレームを部分サブフレームＡ３と表記する。第４領域１４３Ｄに書き込まれた部分サブフレームを部分サブフレームＡ４と表記する。フレームＢ及びＣについても同様に、部分サブフレームＢ１、Ｃ１、部分サブフレームＢ２、Ｃ２、部分サブフレームＢ３、Ｃ３、部分サブフレームＢ４、Ｃ４と表記する。

図３に示す（ｂ）には、垂直同期信号と、入力部３２１が書込信号に同期してフレームメモリー１４３に書き込む部分サブフレームとを示す。
以下では、画像処理部１４５がフレームＢを処理する場合について説明する。入力部３２１は、書込信号に同期して、部分サブフレームＢ１を第１領域１４３Ａに書き込み、部分サブフレームＢ２を第２領域１４３Ｂに書き込み、部分サブフレームＢ３を第３領域１４３Ｃに書き込み、部分サブフレームＢ４を第４領域１４３Ｄに書き込む。

第１領域１４３Ａが本発明の「第１記憶部」に相当する場合、第２領域１４３Ｂは本発明の「第２記憶部」に相当する。この場合、部分サブフレームＢ１は、本発明の「第１画像データ」に相当し、部分サブフレームＢ２は、本発明の「第２画像データ」に相当する。
同様に、第２領域１４３Ｂが本発明の「第１記憶部」に相当する場合、第３領域１４３Ｃは本発明の「第２記憶部」に相当する。この場合、部分サブフレームＢ２は、本発明の「第１画像データ」に相当し、部分サブフレームＢ３は、本発明の「第２画像データ」に相当する。
同様に、第３領域１４３Ｃが本発明の「第１記憶部」に相当する場合、第４領域１４３Ｄは本発明の「第２記憶部」に相当する。この場合、部分サブフレームＢ３は、本発明の「第１画像データ」に相当し、部分サブフレームＢ４は、本発明の「第２画像データ」に相当する。

図３に示す（ｃ−１）、（ｃ−２）、（ｃ−３）及び（ｃ−４）には、読出信号と、読出信号に従って出力部３２２が読み出す部分サブフレームを示す。
タイミングコントローラー３１０は、出力部３２２に第１〜第４読出信号を出力して、出力部３２２がフレームメモリー１４３から部分サブフレームを読み出すタイミングを制御する。出力部３２２は、タイミングコントローラー３１０から第１読出信号が入力されると、第１領域１４３Ａから部分サブフレームＢ１を読み出す。

出力部３２２が、第１領域１４３Ａから部分サブフレームＢ１の読み出しを開始するタイミングは、第２領域１４３Ｂへの部分サブフレームＢ２の書き込みが終了する前である。また、出力部３２２は、部分サブフレームＢ１の第１領域１４３Ａへの書き込みが完了したタイミングに対応して、第１領域１４３Ａから部分サブフレームＢ１を読み出し、光変調装置駆動部１２２に出力する。なお、出力部３２２は、部分サブフレームＢ１の第１領域１４３Ａへの書き込みが完了する前に、第１領域１４３Ａから部分サブフレームＢ１を読み出して光変調装置駆動部１２２に出力してもよい。また、図３に示すように、部分サブフレームＢ１の書き込み完了タイミングと、部分サブフレームＢ１の読出開始タイミングとを同期させてもよい。

図４は、液晶パネル１１５の構成を示す図である。
液晶パネル１１５は、第１画素領域１１５Ａ、第２画素領域１１５Ｂ、第３画素領域１１５Ｃ及び第４画素領域１１５Ｄの４つの画素領域を備える。第１画素領域１１５Ａは、本発明の「第１表示領域」の一例に相当し、第２画素領域１１５Ｂは、本発明の「第２表示領域」の一例に相当する。
光変調装置駆動部１２２は、出力部３２２により第１領域１４３Ａから読み出された部分サブフレームを第１画素領域１１５Ａに描画し、出力部３２２により第２領域１４３Ｂから読み出された部分サブフレームを第２画素領域１１５Ｂに描画する。また、光変調装置駆動部１２２は、出力部３２２により第３領域１４３Ｃから読み出された部分サブフレームを第３画素領域１１５Ｃに描画し、出力部３２２により第４領域１４３Ｄから読み出された部分サブフレームを第４画素領域１１５Ｄに描画する。液晶パネル１１５の画素領域の分割数ｎは、入力フレーム周波数と描画周波数とに基づいて任意に変更可能である。

また、出力部３２２は、タイミングコントローラー３１０から入力される第１読出信号に同期して、第１領域１４３Ａから部分サブフレームＢ１を４回読み出す。出力部３２２は、部分サブフレームＢ１を読み出すごとに、読み出した部分サブフレームＢ１を光変調装置駆動部１２２に出力する。光変調装置駆動部１２２には、出力部３２２から部分サブフレームＢ１が４回入力されるため、液晶パネル１１５の第１画素領域１１５Ａには、部分サブフレームＢ１が４回描画される。
本実施形態では、入力フレーム周波数と描画周波数とに基づいて決定される分割数ｎが４であるため、光変調装置駆動部１２２が第１画素領域１１５Ａに４回、部分サブフレームＢ１に基づく画像を描画する場合を説明する。分割数ｎの値が変更になれば、光変調装置駆動部１２２が液晶パネル１１５に描画する描画回数ｎも変更される。

また、タイミングコントローラー３１０は、部分サブフレームＢ１の１回目の読み出しが完了した直後に、出力部３２２が第２領域１４３Ｂから部分サブフレームＢ２を部分サブフレームＢ１に連続して読み出すように第２読出信号を出力部３２２に出力する。図３の（ｃ−１）及び（ｃ−２）に示すように、部分サブフレームＢ１の１回目の読み出し完了タイミングと、部分サブフレームＢ２の読出開始タイミングとを同期させてもよい。

出力部３２２は、タイミングコントローラー３１０から入力される第２読出信号に同期して、第２領域１４３Ｂから部分サブフレームＢ２を４回読み出す。出力部３２２は、部分サブフレームＢ２を読み出すごとに、読み出した部分サブフレームＢ２を光変調装置駆動部１２２に出力する。光変調装置駆動部１２２には、出力部３２２から部分サブフレームＢ２が４回入力されるため、液晶パネル１１５の第２画素領域１１５Ｂには、部分サブフレームＢ２が４回描画される。また、出力部３２２は、第１領域１４３Ａの部分サブフレームＢ１と、第２領域１４３Ｂの部分サブフレームＢ２とを同時に読み出す。すなわち、部分サブフレームＢ１の２回目の読み出しタイミングと、部分サブフレームＢ２の１回目の読み出しタイミングとは、タイミングが重なる場合がある。あるいは、部分サブフレームＢ１の２回目の読み出しタイミングと、部分サブフレームＢ２の１回目の読み出しタイミングとは、細かいタイミングでは実際には微妙に重ならず、ほぼ同じタイミングで微妙に異なるタイミングで読み出してもよい。

また、タイミングコントローラー３１０は、部分サブフレームＢ２の１回目の読み出しが完了した直後に、出力部３２２が第３領域１４３Ｃから部分サブフレームＢ３を部分サブフレームＢ２に連続して読み出すように第３読出信号を出力部３２２に出力する。図３の（ｃ−２）及び（ｃ−３）に示すように、部分サブフレームＢ２の１回目の読み出し完了タイミングと、部分サブフレームＢ３の読出開始タイミングとを同期させてもよい。

出力部３２２は、タイミングコントローラー３１０から入力される第３読出信号に同期して、第３領域１４３Ｃから部分サブフレームＢ３を４回読み出す。出力部３２２は、部分サブフレームＢ３を読み出すごとに、読み出した部分サブフレームＢ３を光変調装置駆動部１２２に出力する。光変調装置駆動部１２２には、出力部３２２から部分サブフレームＢ３が４回入力されるため、液晶パネル１１５の第３画素領域１１５Ｃには、部分サブフレームＢ３が４回描画される。また、出力部３２２は、第１領域１４３Ａの部分サブフレームＢ１と、第２領域１４３Ｂの部分サブフレームＢ２と、第３領域１４３Ｃの部分サブフレームＢ３とを同時に読み出す。すなわち、部分サブフレームＢ１の３回目の読み出しタイミングと、部分サブフレームＢ２の２回目の読み出しタイミングと、部分サブフレームＢ３の１回目の読み出しタイミングとは、タイミングが重なる場合がある。あるいは、部分サブフレームＢ１の３回目の読み出しタイミングと、部分サブフレームＢ２の２回目の読み出しタイミングと、部分サブフレームＢ３の１回目の読み出しタイミングとは、細かいタイミングでは実際には微妙に重ならず、ほぼ同じタイミングで微妙に異なるタイミングで読み出してもよい。

また、タイミングコントローラー３１０は、部分サブフレームＢ３の１回目の読み出しが完了した直後に、出力部３２２が第４領域１４３Ｄから部分サブフレームＢ４を部分サブフレームＢ３に連続して読み出すように第４読出信号を出力部３２２に出力する。図３の（ｃ−３）及び（ｃ−４）に示すように、部分サブフレームＢ３の１回目の読み出し完了タイミングと、部分サブフレームＢ４の読出開始タイミングとを同期させてもよい。

出力部３２２は、タイミングコントローラー３１０から入力される第４読出信号に同期して、第４領域１４３Ｄから部分サブフレームＢ４を４回読み出す。出力部３２２は、部分サブフレームＢ４を読み出すごとに、読み出した部分サブフレームＢ４を光変調装置駆動部１２２に出力する。光変調装置駆動部１２２には、出力部３２２から部分サブフレームＢ４が４回入力されるため、液晶パネル１１５の第４画素領域１１５Ｄには、部分サブフレームＢ４が４回描画される。また、出力部３２２は、第１領域１４３Ａの部分サブフレームＢ１と、第２領域１４３Ｂの部分サブフレームＢ２と、第３領域１４３Ｃの部分サブフレームＢ３と、第４領域１４３Ｄの部分サブフレームＢ４とを同時に読み出す。すなわち、部分サブフレームＢ１の４回目の読み出しタイミングと、部分サブフレームＢ２の３回目の読み出しタイミングと、部分サブフレームＢ３の２回目の読み出しタイミングと、部分サブフレームＢ４の１回目の読み出しタイミングとは、タイミングが重なる場合がある。あるいは、部分サブフレームＢ１の４回目の読み出しタイミングと、部分サブフレームＢ２の３回目の読み出しタイミングと、部分サブフレームＢ３の２回目の読み出しタイミングと、部分サブフレームＢ４の１回目の読み出しタイミングとは、細かいタイミングでは実際には微妙に重ならず、ほぼ同じタイミングで微妙に異なるタイミングで読み出してもよい。

また、画像処理部１４５は、フレームＢに後続するフレームＣについても同様に処理を行う。

また、図３に示す（ｄ−１）〜（ｄ−４）には、光変調装置駆動部１２２が液晶パネル１１５に描画する画像を示す。
例えば、図３に示すタイミングＦでは、液晶パネル１１５に、部分サブフレームＣ１、Ｂ２、Ｂ３、Ｂ４に基づく画像が描画される。つまり、部分サブフレームＣ１、Ｂ２、Ｂ３、Ｂ４に基づく画像が表示フレーム画像として表示される。また、図３に示すタイミングＧでは、液晶パネル１１５に、部分サブフレームＣ１、Ｃ２、Ｂ３、Ｂ４に基づく画像が描画され、表示フレーム画像として表示される。タイミングＦからタイミングＧまでの間に、部分サブフレームＢ１に基づく画像が部分サブフレームＣ１に基づく画像に書き換えられる。

また、図３に示すタイミングＨでは、液晶パネル１１５に、部分サブフレームＣ１、Ｃ２、Ｃ３、Ｂ４に基づく画像が描画され、表示フレーム画像として表示される。タイミングＧからタイミングＨの間に、部分サブフレームＢ２に基づく画像が部分サブフレームＣ２に基づく画像に書き換えられる。

また、図３に示すタイミングＩでは、液晶パネル１１５に、部分サブフレームＣ１、Ｃ２、Ｃ３、Ｃ４に基づく画像が描画され、表示フレーム画像として表示される。タイミングＨからタイミングＩまでの間に、部分サブフレームＢ３に基づく画像が部分サブフレームＣ３に基づく画像に書き換えられる。

また、図３に示すタイミングＪでは、液晶パネル１１５に、部分サブフレームＣ１、Ｃ２、Ｃ３、Ｃ４に基づく画像が描画され、表示フレーム画像として表示される。タイミングＩからタイミングＪまでの間に、部分サブフレームＢ４に基づく画像が部分サブフレームＣ４に基づく画像に書き換えられる。

図４に示す第１画素領域１１５Ａには、第１領域１４３Ａから読み出された部分サブフレーム、すなわち、図３に示す部分サブフレームＡ１、Ｂ１及びＣ１に基づく画像が描画される。また、第２画素領域１１５Ｂには、第２領域１４３Ｂから読み出された部分サブフレーム、すなわち、図３に示す部分サブフレームＡ２、Ｂ２及びＣ２に基づく画像が描画される。また、第３画素領域１１５Ｃには、第３領域１４３Ｃから読み出された部分サブフレーム、すなわち、図３に示す部分サブフレームＡ３、Ｂ３及びＣ３に基づく画像が描画される。また、第４画素領域１１５Ｄには、第４領域１４３Ｄから読み出された部分サブフレーム、すなわち、図３に示す部分サブフレームＡ４、Ｂ４及びＣ４に基づく画像が描画される。

図３に示す（ｃ−１）〜（ｃ−４）に示すように、出力部３２２は、フレームメモリー１４３の第１領域１４３Ａ、第２領域１４３Ｂ、第３領域１４３Ｃ及び第４領域１４３Ｄの各々に並列にアクセスし、各領域から部分サブフレームの画像データを読み出す。出力部３２２は、読み出した部分サブフレームの画像データを光変調装置駆動部１２２に出力する。

光変調装置駆動部１２２は、図４に示すように１ラインごとに液晶パネル１１５に画像を描画する。例えば、図３のタイミングＦからの描画の処理の手順を以下に説明する。まず、光変調装置駆動部１２２は、第１画素領域１１５Ａの１ライン目のラインａ１に画像を描画する。次に、光変調装置駆動部１２２は、第２画素領域１１５Ｂのｘライン目のラインｂｘに画像を描画する。次に、光変調装置駆動部１２２は、第３画素領域１１５Ｃのｙライン目のラインｃｙに画像を描画する。

光変調装置駆動部１２２は、第１画素領域１１５Ａ〜第４画素領域１１５Ｄの各領域の１つのラインに画像を描画すると、第１画素領域１１５Ａ〜第４画素領域１１５Ｄの各領域の次のラインに順に画像を描画する。すなわち、光変調装置駆動部１２２は、第１画素領域１１５Ａの２ライン目のラインａ２、第２画素領域１１５Ｂのｘ＋１ライン目のラインｂｘ＋１、第３画素領域１１５Ｃのｙ＋１ライン目のラインｃｙ＋１の順に描画する。第４画素領域１１５Ｄはｄｎライン、つまり第４画素領域１１５Ｄの最終ラインに描画したため、次はラインｄ１に画像を描画する。

また、液晶パネル１１５の画素領域が第１画素領域１１５Ａと第２画素領域１１５Ｂとの２つの画素領域から構成される場合、光変調装置駆動部１２２は、第１画素領域１１５Ａと第２画素領域１１５Ｂとに交互に画像を描画する。

図５は、プロジェクター１００の動作を示すフローチャートである。
図５に示すフローチャートを参照しながらプロジェクター１００の動作を説明する。
まず、制御部１５０は、画像インターフェース１４１が画像供給装置２００から画像信号を受信したか否かを判定する（ステップＳ１）。制御部１５０は、画像インターフェース１４１が画像信号を受信していない場合（ステップＳ１／ＮＯ）、画像信号を受信するまで処理の開始を待機する。また、制御部１５０は、画像インターフェース１４１が画像信号を受信した場合（ステップＳ１／ＹＥＳ）、画像インターフェース１４１に、受信した画像信号から画像データや同期信号を取り出させる。

画像インターフェース１４１は、画像信号に含まれる垂直同期信号や水平同期信号、画像データを取り出し（ステップＳ２）、取り出した画像データ、垂直同期信号や水平同期信号を画像処理部１４５に出力する。また、画像インターフェース１４１は、取り出した垂直同期信号や水平同期信号を制御部１５０に出力する。

画像処理部１４５は、タイミングコントローラー３１０において、入力された垂直同期信号に同期した書込信号を生成し、生成した書込信号を入力部３２１に出力する。入力部３２１は、書込信号が入力されると、フレームメモリー１４３の第１領域１４３Ａ、第２領域１４３Ｂ、第３領域１４３Ｃ及び第４領域１４３Ｄの各領域に画像データを書き込む（ステップＳ３）。ステップＳ３は、本発明の「記憶ステップ」に相当する。

また、タイミングコントローラー３１０は、ＰＬＬ回路により垂直同期信号の周波数を逓倍して第１読出信号、第２読出信号、第３読出信号、及び第４読出信号の各信号を生成する（ステップＳ４）。

タイミングコントローラー３１０は、生成した第１読出信号、第２読出信号、第３読出信号及び第４読出信号を所定のタイミングで出力部３２２に出力する。出力部３２２は、第１読出信号、第２読出信号、第３読出信号及び第４読出信号の各信号のタイミングに合わせて第１領域１４３Ａ〜１４３Ｄの各領域から部分サブフレームを読み出す（ステップＳ５）。例えば、第１領域１４３Ａ〜１４３Ｄの各領域に、図３に示す部分サブフレームＢ１〜Ｂ４が書き込まれている場合を仮定して説明する。出力部３２２は、入力された第１読出信号に同期して第１領域１４３Ａから部分サブフレームＢ１を読み出し、光変調装置駆動部１２２に出力する。また、出力部３２２は、入力された第２読出信号に同期して第２領域１４３Ｂから部分サブフレームＢ２を読み出し、光変調装置駆動部１２２に出力する。また、出力部３２２は、入力された第３読出信号に同期して第３領域１４３Ｃから部分サブフレームＢ３を読み出し、光変調装置駆動部１２２に出力する。また、出力部３２２は、入力された第４読出信号に同期して第４領域１４３Ｄから部分サブフレームＢ４を読み出し、光変調装置駆動部１２２に出力する。

光変調装置駆動部１２２は、出力部３２２から入力された部分サブフレームをライン単位に液晶パネル１１５に描画する（ステップＳ６）。ステップＳ６は、本発明の「描画ステップ」に相当する。また、光源１１１が発した光が液晶パネル１１５を透過することで画像光が生成され、生成された画像光が光学ユニット１１３により投射面１０５に投射される（ステップＳ７）。

次に、制御部１５０は、画像供給装置２００から画像信号の受信が継続しているか否かを判定する（ステップＳ８）。制御部１５０は、画像信号の受信が継続している場合（ステップＳ８／ＹＥＳ）、ステップＳ２に戻り、受信した画像信号から同期信号や画像データを取り出し、ステップＳ３以降の処理を再度行なう。また、制御部１５０は、画像信号の受信が停止した場合（ステップＳ８／ＮＯ）、この処理フローを終了する。

図６は、画像処理部１４５及び光変調装置駆動部１２２の他の動作タイミングを示す図である。
図６の（ｃ−１）〜（ｃ−４）には、出力部３２２がフレームメモリー１４３から部分サブフレームＢ１及びＣ１の読み出しを開始するタイミングが示される。出力部３２２は、入力部３２１が第１領域１４３Ａに部分サブフレームＢ１の書き込みを開始した後であって、入力部３２１が部分サブフレームＢ１の書き込みを完了する前に、部分サブフレームＢ１の読み出しを開始する。タイミングコントローラー３１０は、入力部３２１が部分サブフレームＢ１の書き込みを完了する前に、出力部３２２に第１読出信号を出力し、出力部３２２に、第１領域１４３Ａに書き込まれた部分サブフレームの読み出しを開始させる。また、出力部３２２は、第１領域１４３ＡからサブフレームＢ１を４回連続して読み出し、読み出した部分サブフレームＢ１を光変調装置駆動部１２２に出力する。

また、出力部３２２は、部分サブフレームＢ１の２回目の読み出しタイミングに同期して、部分サブフレームＢ２の１回目の読み出しを開始する。出力部３２２が第２領域１４３Ｂから部分サブフレームＢ２の読み出しを開始するタイミングは、部分サブフレームＢ２の第２領域１４３Ｂへの書き込みが完了する前であってもよい。タイミングコントローラー３１０は、入力部３２１が部分サブフレームＢ２の書き込みを完了する前に、出力部３２２に第２読出信号を出力し、出力部３２２に、第２領域１４３Ｂに書き込まれた部分サブフレームの読み出しを開始させる。出力部３２２は、読み出した部分サブフレームＢ１及びＢ２を光変調装置駆動部１２２に出力する。

また、出力部３２２は、部分サブフレームＢ１の３回目の読み出しタイミング、及び部分サブフレームＢ２の２回目の読み出しタイミングに同期して、部分サブフレームＢ３の１回目の読み出しを開始する。出力部３２２が第３領域１４３Ｃから部分サブフレームＢ３の読み出しを開始するタイミングは、部分サブフレームＢ３の第３領域１４３Ｃへの書き込みが完了する前であってもよい。タイミングコントローラー３１０は、入力部３２１が部分サブフレームＢ３の書き込みを完了する前に、出力部３２２に第３読出信号を出力し、出力部３２２に、第３領域１４３Ｃに書き込まれた部分サブフレームの読み出しを開始させる。出力部３２２は、第３領域１４３Ｃから部分サブフレームＢ３を読み出す。出力部３２２は、読み出した部分サブフレームＢ１、Ｂ２及びＢ３を光変調装置駆動部１２２に出力する。

また、出力部３２２は、部分サブフレームＢ１の４回目の読み出しタイミング、部分サブフレームＢ２の３回目の読み出しタイミング、及び部分サブフレームＢ３の２回目の読み出しタイミングに同期して部分サブフレームＢ４の読み出しを開始する。出力部３２２が第４領域１４３Ｄから部分サブフレームＢ４の読み出しを開始するタイミングは、部分サブフレームＢ４の第４領域１４３Ｄへの書き込みが完了する前であってもよい。タイミングコントローラー３１０は、入力部３２１が部分サブフレームＢ４の書き込みを完了する前に、出力部３２２に第４読出信号を出力し、出力部３２２に、第４領域１４３Ｄに書き込まれた部分サブフレームの読み出しを開始させる。出力部３２２は、第４領域１４３Ｄから部分サブフレームＢ４を読み出す。出力部３２２は、読み出した部分サブフレームＢ１、Ｂ２、Ｂ３及びＢ４を光変調装置駆動部１２２に出力する。

また、出力部３２２は、フレームＢに後続するフレームＣについても同様に処理する。

また、図６に示す（ｄ−１）には、部分サブフレームＢ１及びＣ１が液晶パネル１１５に描画されるタイミングを示す。また、図６に示す（ｄ−２）には、部分サブフレームＢ２及びＣ２が液晶パネル１１５に描画されるタイミングを示す。また、図６に示す（ｄ−３）には、部分サブフレームＢ３及びＣ３が液晶パネル１１５に描画されるタイミングを示す。また、図６に示す（ｄ−４）には、部分サブフレームＢ４及びＣ４が液晶パネル１１５に描画されるタイミングを示す。

例えば、図６に示すタイミングＳ、すなわち、部分サブフレームＣ１の読み出しが開始されたタイミングの直前では、液晶パネル１１５に、部分サブフレームＢ１、Ｂ２、Ｂ３及びＢ４に基づく画像が描画されており、タイミングＳ以降に、部分サブフレームＣ１、Ｂ２、Ｂ３、及びＢ４に基づく画像の描画が開始される。
また、図６に示すタイミングＴ、すなわち部分サブフレームＣ２の読み出しが開始されるタイミングの直前では、液晶パネル１１５に、部分サブフレームＣ１、Ｂ２、Ｂ３及びＢ４に基づく画像が描画されている。すなわち、タイミングＳからタイミングＴの間に、液晶パネル１１５の第１画素領域１１５Ａに描画される画像が、部分サブフレームＢ１に基づく画像から部分サブフレームＣ１に基づく画像に書き換えられる。

また、図６に示すタイミングＵの直前、すなわち部分サブフレームＣ３の読み出しが開始されるタイミングの直前では、液晶パネル１１５に、部分サブフレームＣ１、Ｃ２、Ｂ３及びＢ４に基づく画像が描画されている。すなわち、タイミングＴからタイミングＵの間に、液晶パネル１１５の第２画素領域１１５Ｂに描画される画像が、部分サブフレームＢ２に基づく画像から部分サブフレームＣ２に基づく画像に書き換えられる。

また、図６に示すタイミングＶの直前、すなわち部分サブフレームＣ４の読み出しが開始されるタイミングの直前では、液晶パネル１１５に、部分サブフレームＣ１、Ｃ２、Ｃ３及びＢ４に基づく画像が描画されている。すなわち、タイミングＵからタイミングＶの間に、液晶パネル１１５の第３画素領域１１５Ｃに描画される画像が、部分サブフレームＢ３に基づく画像から部分サブフレームＣ３に基づく画像に書き換えられる。

また、図６に示すタイミングＷの直前、すなわち部分サブフレームＤ１の読み出しが開始されるタイミングの直前では、液晶パネル１１５に、部分サブフレームＣ１、Ｃ２、Ｃ３及びＣ４に基づく画像が描画されている。すなわち、タイミングＶからタイミングＷの間に、液晶パネル１１５の第４画素領域１１５Ｄ描画される画像が、部分サブフレームＢ４に基づく画像から部分サブフレームＣ４に基づく画像に書き換えられる。

以上説明したように本実施形態のプロジェクター１００は、液晶パネル１１５を備える光変調装置１１２と、フレームメモリー１４３と、入力部３２１と、光変調装置駆動部１２２と、を備える表示装置である。
液晶パネル１１５は、第１表示領域として第１画素領域１１５Ａを備え、第２表示領域として第２画素領域１１５Ｂを備える。
フレームメモリー１４３は、第１記憶部として第１領域１４３Ａを備え、第２記憶部として第２領域１４３Ｂを備える。
入力部３２１は、入力された画像信号に含まれる画像データを部分サブフレームに分割し、分割した部分サブフレームの各々を第１領域１４３Ａ及び第２領域１４３Ｂに記憶させる。

光変調装置駆動部１２２は、第１領域１４３Ａ部から読み出された部分サブフレームに基づく画像を第１画素領域１１５Ａに描画する。また、光変調装置駆動部１２２は、第２領域１４３Ｂから読み出された部分サブフレームに基づく画像を第２画素領域１１５Ｂに描画する。さらに、光変調装置駆動部１２２は、倍速処理を実行する。この倍速処理は、画像信号に含まれる同期信号の周波数よりも周波数の高い表示同期信号に同期して部分サブフレームに基づく画像を第１画素領域１１５Ａ及び第２画素領域１１５Ｂの各々に描画する処理である。

入力部３２１は、第１領域１４３Ａに部分サブフレームを記憶させる処理を開始した後に、第２領域１４３Ｂに部分サブフレームを記憶させる処理を開始する。光変調装置駆動部１２２は、入力部３２１が第２領域１４３Ｂに部分サブフレームを記憶させる処理が終了する前に、倍速処理の同期信号である表示同期信号に同期して部分サブフレームに基づく画像の第１画素領域１１５Ａへの描画を開始する。

従って、部分サブフレームを第２領域１４３Ｂに記憶させる処理の終了を待機することなく、第１領域１４３Ａに記憶させた部分サブフレームに基づく画像が倍速処理によって第１画素領域１１５Ａに描画される。このため、表示の遅延を、より短くすることができる。

また、プロジェクター１００は、タイミングコントローラー３１０を備える。タイミングコントローラー３１０は、画像信号に含まれる垂直同期信号の周波数を逓倍した逓倍周波数の表示同期信号を生成し、生成した表示同期信号を光変調装置駆動部１２２に出力して光変調装置駆動部１２２に倍速処理を実行させる。
従って、表示される画像の画質を維持し、さらに残像感を軽減することができる。

光変調装置駆動部１２２は、第１領域１４３Ａから読み出された部分サブフレームに基づく画像を、表示同期信号に同期して第１画素領域１１５Ａに複数回描画し、第２領域１４３Ｂから読み出された部分サブフレームに基づく画像を、表示同期信号に同期して第２画素領域１１５Ｂに複数回描画する。
従って、表示される画像のコントラストを維持することができる。

また、プロジェクター１００は、第１領域１４３Ａ及び第２領域１４３Ｂから部分サブフレームを読み出し、読み出した部分サブフレームの各々を光変調装置駆動部１２２に出力する出力部３２２を備える。
タイミングコントローラー３１０は、逓倍周波数の第１読出信号及び第２読出信号を生成し、生成した第１読出信号及び第２読出信号を出力部３２２に出力する。
出力部３２２は、第１読出信号に同期して、第１領域１４３Ａから部分サブフレームを複数回読み出し、第２読出信号に同期して、第２領域１４３Ｂから部分サブフレームを複数回読み出す。
従って、光変調装置駆動部１２２により、表示同期信号に同期して、第１画素領域１１５Ａに部分サブフレームを複数回描画し、第２画素領域１１５Ｂに部分サブフレームを複数回描画することができ、表示される画像のコントラストを維持することができる。

タイミングコントローラー３１０は、入力部３２１が、第１領域１４３Ａに部分サブフレームを記憶させる処理が終了する前に、第１読出信号を出力部３２２に出力し、出力部３２２に、第１領域１４３Ａに書き込まれた部分サブフレームの読み出しを開始させる。
また、タイミングコントローラー３１０は、入力部３２１が、第２領域１４３Ｂに部分サブフレームを記憶させる処理が終了する前に、第２読出信号を出力部３２２に出力し、出力部３２２に、第２領域１４３Ｂに書き込まれた部分サブフレームの読み出しを開始させる。
従って、第１領域１４３Ａに部分サブフレームを記憶する処理の終了を待機することなく、第１領域１４３Ａから部分サブフレームの読み出しを開始するので、表示の遅延をより短くすることができる。同様に、第２領域１４３Ｂに部分サブフレームを記憶する処理の終了を待機することなく、第２領域１４３Ｂから部分サブフレームの読み出しを開始するので、表示の遅延をより短くすることができる。

光変調装置駆動部１２２は、部分サブフレームをライン単位に第１画素領域１１５Ａ及び第２画素領域１１５Ｂに描画し、第１画素領域１１５Ａ及び第２画素領域１１５Ｂへの画像の描画を、１ラインごとに交互に行う。
従って、第１画素領域１１５Ａ及び第２画素領域１１５Ｂへの画像の描画タイミングのズレを軽減することができる。

フレームメモリー１４３は、第１領域１４３Ａ及び第２領域１４３Ｂを含むｎ個の領域を備える。液晶パネル１１５は、第１画素領域１１５Ａ及び第２画素領域１１５Ｂを含むｎ個の画素領域に分割されている。
入力部３２１は、画像データをｎ分割してｎ個の部分サブフレームを生成し、生成したｎ個の部分サブフレームを液晶パネル１１５のｎ個の画素領域に記憶させる。
タイミングコントローラー３１０は、垂直同期信号の周波数をｎ倍した周波数の表示同期信号を生成する。
光変調装置駆動部１２２は、表示同期信号に同期してｎ個の表示領域の各々に、部分サブフレームに基づく画像を描画する。
従って、フレームメモリー１４３の領域をｎ個の領域に分割することで、液晶パネル１１５のｎ個の画素領域に、垂直同期信号の周波数をｎ倍した表示同期信号に同期して画像を描画することができる。このため、画像データをｎ個に分割し、垂直同期信号のｎ倍で倍速処理を行い、液晶パネル１１５に描画することができる。

上述した実施形態は、本発明の好適な実施の形態である。ただし、上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々の変形実施が可能である。
例えば、図５に示すフローチャートの処理単位は、プロジェクター１００の処理を理解容易にするために、主な処理内容に応じて分割したものである。図５のフローチャートに示す処理単位の分割の仕方や名称によって本発明が制限されることはなく、処理内容に応じて、さらに多くの処理単位に分割することもできるし、１つの処理単位がさらに多くの処理を含むように分割することもできる。また、上記のフローチャートの処理順序も、図示した例に限られるものではない。

また、図１及び図２に示した各機能部は機能的構成を示すものであって、具体的な実装形態は特に制限されない。つまり、必ずしも各機能部に個別に対応するハードウェアが実装される必要はなく、一つのプロセッサーがプログラムを実行することで複数の機能部の機能を実現する構成とすることも勿論可能である。また、複数のプロセッサーが協働して、一つまたは複数の機能部の機能を実現する構成とすることも可能である。さらに、上記実施形態においてソフトウェアで実現される機能の一部をハードウェアで実現してもよく、或いは、ハードウェアで実現される機能の一部をソフトウェアで実現してもよい。その他、プロジェクター１００の他の各部の具体的な細部構成についても、本発明の趣旨を逸脱しない範囲で任意に変更可能である。

また、本発明の表示装置の制御方法は、表示装置が備えるコンピューターに、表示装置の制御方法に対応したプログラムを実行させることで実現できる。また、このプログラムは、コンピューターで読み取り可能に記録した記録媒体に記録しておくことも可能である。記録媒体としては、磁気的、光学的記録媒体又は半導体メモリーデバイスを用いることができる。具体的には、フレキシブルディスク、ＨＤＤ（Hard Disk Drive）、ＣＤ−ＲＯＭ（Compact Disk Read Only Memory）、ＤＶＤ（Digital Versatile Disk）、Ｂｌｕ−ｒａｙ（登録商標） Ｄｉｓｃ、光磁気ディスク、フラッシュメモリー、カード型記録媒体等の可搬型、或いは固定式の記録媒体が挙げられる。また、記録媒体は、画像表示装置が備える内部記憶装置であるＲＡＭ（Random Access Memory）、ＲＯＭ（Read Only Memory）、ＨＤＤ等の不揮発性記憶装置であってもよい。また、表示装置の制御方法に対応したプログラムをサーバー装置等に記憶させておき、サーバー装置から表示装置に、プログラムをダウンロードすることで表示装置の制御方法を実現することもできる。

また、本発明の表示装置はプロジェクター１００に限定されず、液晶パネルに画像を表示する液晶モニター又は液晶テレビを表示装置として採用してもよい。プラズマディスプレイパネル、ＯＬＥＤ（Organic Light-Emitting Diode）、ＯＥＬ（Organic Electro Luminescence）ディスプレイ等の有機ＥＬ表示パネルを備えた表示装置を用いてもよい。

＊＊＊液晶パネルの概要、表示駆動方法＊＊＊
図７は、液晶パネルの概略構成、および周辺回路を示す概要図である。図８は、液晶パネルにおける画素の等価回路図である。
ここでは、液晶パネル１１５の好適例における表示駆動方法について詳細に説明する。まずは、図７、図８を用いて、液晶パネル１１５の概要、および液晶パネル１１５の周辺回路について説明する。

液晶パネル１１５は、素子基板６と、対向基板７とが一定の間隙を保って貼り合わせられるとともに、この間隙に、液晶８が挟持された透過型の液晶パネルである。
素子基板６には、Ｘ方向に沿って複数の走査線１２が延在し、Ｙ方向に沿って複数のデータ線１４が延在している。走査線１２と、データ線１４との交点には、ｎチャネル型のＴＦＴ１６、画素電極１８を含む画素が形成されている。
対向基板７には、透明性を有するコモン電極１７が全面に渡って設けられている。コモン電極１７には、時間的に一定な電位である電圧Ｃomが印加される。

図８に示すように、画素は、ＴＦＴ１６、画素電極１８、容量素子２５などから構成されている。ＴＦＴ１６のゲート電極は走査線１２に接続され、ソース電極はデータ線１４に接続され、ドレイン電極は画素電極１８に接続されている。
容量素子２５の一端は画素電極１８に接続され、他端は容量線１５に接続されている。容量線１５は、走査線１２と同様、Ｘ方向に沿って延在しており、定電位に保たれている。定電位は、例えば、電圧Ｃomとしても良い。
一つの画素において、画素電極１８と重なる部分が液晶素子１９となる。詳しくは、コモン電極１７と、一つの画素電極１８との間で液晶８を挟持した部分が、一つの画素における液晶素子１９に相当する。なお、図７では、容量素子２５、および容量線１５の図示を省略している。

この構成において、走査線１２に選択電圧を印加し、ＴＦＴ１６をオンさせるとともに、データ線１４からオン状態のＴＦＴ１６を介して、画素電極１８に、階調（明るさ）に応じた電圧のデータ信号を供給する。これにより、選択電圧を印加した走査線１２とデータ信号を供給したデータ線１４との交差に対応する液晶素子１９に、階調に応じた電圧実効値を保持させることができる。これにより、画素ごとに透過率を調整することができる。
なお、プロジェクターの高輝度化に伴い、光源からは強い光が出射される。この光の一部が液晶パネル１１５に入射すると、ＴＦＴ１６領域において光リーク電流が生じ、画素容量に保持している表示データが時間とともに失われてしまう。表示データの損失はフリッカーや、画素ムラなどの表示不良に繋がるため、画素毎に容量素子２５が形成されている。このように、液晶素子１９の容量性、および容量素子２５により画素容量を確保して、画素電極１８に印加された電圧（表示データ）を保持する構成となっている。また、本実施形態では、好適例において、液晶８をＶＡ方式として、液晶素子１９が電圧無印加時において黒状態となるノーマリーブラックモードとしている。

図７に戻る。
光変調装置駆動部１２２は、走査制御回路２０、変換回路３０などから構成されている。前述したように、光変調装置駆動部１２２には、画像処理部１４５（図１）から同期信号や画像データが入力される。以降、画像処理部１４５から供給される同期信号を同期信号Ｓynｃ、画像データを画像信号Ｖid-inとして説明する。
走査制御回路２０には、同期信号Ｓynｃが入力される。好適例において、同期信号Ｓynｃは、６０Ｈｚを４倍した２４０Ｈｚの信号である。走査制御回路２０は、各種の制御信号を生成し、同期信号Ｓynｃに同期して各部を制御する。
変換回路３０には、画像信号Ｖid-inが入力される。変換回路３０は、Ｄ／Ａ変換回路を含んで構成されており、デジタルの画像信号Ｖid-inをＤ／Ａ変換処理して、アナログのデータ信号Ｖxを出力する。変換回路３０は、極性反転機能も備えており、正負の極性のデータ信号Ｖxを出力可能である。なお、好適例において、画像信号Ｖid-inは、同期信号Ｓynｃに同期した４倍速表示に対応したデータ信号である。

液晶パネル１１５には、走査線駆動回路２１、およびデータ線駆動回路３１が設けられている。詳しくは、素子基板６において、平面的に対向基板７から張り出した一辺に設けられた接続部分に、当該回路を内蔵したＩＣ(Integrated Circuit)がＣＯＧ（Chip On Glass）実装されている。または、当該ＩＣを搭載したＦＰＣ（Flexible Printed Circuits）が接続部分に実装される構成であっても良い。
走査線駆動回路２１は、走査制御回路２０から供給される制御信号Ｙｃtrに従って、１，２，３，…，ｍ行目の走査線１２に、走査信号Ｙ１、Ｙ２、Ｙ３、…、Ｙｍを供給する。詳しくは、選択した走査線１２への走査信号を選択電圧ＶＨ（Ｈレベル）とし、それ以外の走査線への走査信号を非選択電圧ＶL（Ｌレベル）とする。

データ線駆動回路３１は、変換回路３０から供給されるデータ信号Ｖxを、走査制御回路２０からの制御信号Ｘｃtrに従って、１〜ｎ列目のデータ線１４にデータ信号Ｘ1〜Ｘnとしてサンプリングする。
なお、走査線１２の選択順は、図４で説明した通り、４つの画素領域において、各領域の１つ目のラインに画像を順次描画した後、各領域における次のラインに順に画像を描画する。そして、１フレームにおいて、各領域に４回の描画を行う。これにより、４領域において、４倍速の表示駆動が行われる。なお、ラインは、走査線１２に沿った画素行のことである。
さらに、本実施形態では、データ信号Ｘ1〜Ｘnの極性を反転させる極性反転駆動を採用することで、画像品質を向上させている。極性反転駆動については、次に説明する。

＊＊＊極性反転駆動の概要＊＊＊
図９は、第１画素領域における走査信号のタイミング図、および、データ信号の極性を示す図である。図１０は、第２画素領域における走査信号のタイミングチャート、および、データ信号の極性を示す図である。前述の通り、液晶パネル１１５は、表示領域（画素領域）を４分割し、各表示領域において、４倍速の表示駆動を行う。なお、投射部１１０（図１）が投射する画像は、液晶パネル１１５の表示領域に表示された画像を拡大したものであるため、液晶パネル１１５を表示部と読み替えても良い。
図９は、第１画素領域１１５Ａ（図４）における走査信号のタイミングチャートであり、１フレームを第１フィールド〜第４フィールドの４つのフィールドに分けている。図１０は、第２画素領域１１５Ｂ（図４）における走査信号のタイミングチャートであり、同様に、１フレームを４つのフィールドに分けている。なお、フィールドをサブフレームと読み替えても良い。以下、図９、図１０を主体に、適宜、図４、図７を交えて説明する。

走査線駆動回路２１は、走査制御回路２０（図７）から供給される制御信号Ｙｃtrに従って、１，２，３，…，ｍ行目の走査線１２に対して、走査信号Ｙａ１，Ｙｂ１，Ｙｃ１，Ｙｄ１，Ｙａ２，…，Ｙｄｎを供給する。
なお、走査信号Ｙａ１，Ｙｂ１，Ｙｃ１，Ｙｄ１，Ｙａ２，…，Ｙｄｎは、図４のラインａ１、ラインｂ１、ラインｃ１、ラインｄ１、ラインａ２、…、ラインｄｎに対応している。詳しくは、ラインａ１に沿った画素行の走査線１２に走査信号Ｙａ１が供給され、ラインｂ１に沿った画素行の走査線１２に走査信号Ｙｂ１が供給される。同様に、ラインｃ１には走査信号Ｙｃ１が供給され、ラインｄ１には走査信号Ｙｄ１が供給され、ラインａ２には走査信号Ｙａ２が供給され、ラインｄｎには走査信号Ｙｄｎが供給される。

図９における走査信号Ｙａ１では、第１フィールドの開始タイミングで選択電圧ＶＨが水平走査期間Ｈにおいて供給され、以降、第２フィールド〜第４フィールドの各開始タイミングにおいて、同様に選択電圧ＶＨが供給される。以降、選択電圧ＶＨのことを選択パルスともいう。
第１画素領域１１５Ａの第１フィールドにおいて走査信号Ｙａ１の選択パルスが供給されると、次に、第２画素領域１１５Ｂ（図１０）の第１フィールドにおいて走査信号Ｙｂ１の選択パルスが供給される。同様に、走査信号Ｙｂ１の選択パルスに続いて、第３画素領域１１５Ｃの第１フィールドにおいて走査信号Ｙｃ１の選択パルスが供給され、次いで、第４画素領域１１５Ｄの第１フィールドにおいて走査信号Ｙｄ１の選択パルスが供給される。なお、第３画素領域、第４画素領域のタイミング図は省略している。

そして、第４画素領域１１５Ｄの走査信号Ｙｄ１の選択パルスに続いて、第１画素領域１１５Ａの第１フィールドにおいて走査信号Ｙａ２の選択パルスが供給される。以降、同様に、次の領域における次のラインが順次選択され、第４画素領域１１５Ｄのラインｄｎが選択されると第１フィールドにおける書込みが終了し、続いて、第２フィールドにおける書込みが始まる。第２フィールドにおける書込みに続けて、順次、第３フィールド、第４フィールドの書込みが行われる。

第１フィールドにおいて、走査信号Ｙａ１により選択パルスが供給されると、変換回路３０（図７）から供給されるデータ信号Ｖxが、１行目１列〜１行目ｎ列の画素電極１８に印加される。ここで、第１フィールドで供給されるデータ信号Ｖxは、正極性としている。また、実際にデータ信号Ｖxが供給される期間を有効水平走査期間Ｈａとしている。
なお、図９において、データ信号Ｖxが正極性であれば、基準電圧Ｖcntに対し、変換回路３０によって処理された階調レベルに応じた分だけ高位側の電圧（図において↑で示す）となる。負極性であれば、基準電圧Ｖcntに対し、階調レベルに応じた分だけ低位側の電圧（図において↓で示す）となる。
また、ノーマリーブラックモードの場合、正極性であれば、データ信号Ｖxは、白に相当する電圧Ｖw(+)から黒に相当する電圧Ｖb(+)までの間の電圧であり、基準電圧Ｖcntから階調に応じた分だけ偏位させた電圧となる。負極性であれば、データ信号Ｖxは、白に相当する電圧Ｖw(-)から黒に相当する電圧Ｖb(-)までの間の電圧となる。
以下、同様に、第１フィールドにおいて、走査信号Ｙａ２〜走査信号Ｙａｎの選択電圧ＶＨの供給に伴い、正極性のデータ信号Ｖxが、対応する画素の画素電極１８に印加される。

図９に示すように、第２フィールドにおいては、データ信号Ｖxを負極性としている。そして、図示は省略するが、次の第３フィールドではデータ信号Ｖxを正極性とし、第４フィールドではデータ信号Ｖxを負極性とする。つまり、サブフレームごとに、データ信号Ｖxを正極性と負極性とに交互に切り替える極性反転駆動としている。正極性は第１の極性に相当し、負極性は第２の極性に相当する。なお、正負を入れ替えても良い。
このように、第１画素領域１１５Ａにおける極性反転駆動は、奇数フィールドでは正極性、偶数フィールドでは負極性の書込みパターンを採用している。なお、図示は省略するが、第３画素領域１１５Ｃにおいても同様の極性書込みパターンとしている。
つまり、奇数の画素領域においては、奇数フィールドでは正極性、偶数フィールドでは負極性の書込みパターンを採用している。

これに対して、偶数の画素領域においては、奇数フィールドでは負極性、偶数フィールドでは正極性の書込みパターンを採用している。詳しくは、図１０に示すように、第２画素領域１１５Ｂにおいては、第１フィールドで供給されるデータ信号Ｖxが負極性となっている。第２フィールドにおけるデータ信号Ｖxは正極性となる。そして、図示は省略するが、次の第３フィールドではデータ信号Ｖxを負極性とし、第４フィールドではデータ信号Ｖxを正極性とする。つまり、第２画素領域１１５Ｂにおける極性反転駆動は、第１画素領域１１５Ａの極性反転駆動における極性を反転した極性パターンとなっている。また、図示は省略するが、第４画素領域１１５Ｄにおいても同様の極性パターンとしている。

＊＊＊極性反転駆動の詳細＊＊＊
図１１は、各画素領域における極性パターンを示すタイミング図であり、図３、図６に対応している。図１２は、各画素領域における書込み状態を連続するサブフレームに渡る時間経過とともに示した図である。なお、図３、図６での説明と重複する説明は省略し、相違点を中心に説明する。

図１１に示すように、第１画素領域１１５Ａ、および、第３画素領域１１５Ｃにおいては、正極性の書込みから開始し、次いで負極性の書込みを行う。以降、この正極性／負極性の書込みを１周期として、繰り返し書込みを行う。書込みとは、各画素電極１８（図７）へのデータ信号の印加を指す。なお、実際のデータ信号は、図９で説明した通り、画素ごとに異なる階調の電圧となるが、図１１では、簡略化して極性のみを示している。
また、正極性／負極性の切替は、垂直同期信号の周波数を逓倍した読出信号に同期させている。好適例において読出信号は、垂直同期信号の周波数を６０Ｈｚとしたときに、４倍の２４０Ｈｚの周波数の信号としている。なお、垂直同期信号の周波数を逓倍した信号であれば良く、例えば、表示同期信号に同期させても良い。

他方、第２画素領域１１５Ｂ、および、第４画素領域１１５Ｄにおいては、負極性の書込みから開始し、次いで正極性の書込みを行う。以降、この負極性／正極性の書込みを１周期として、繰り返し書込みを行う。
このように、偶数画素領域における極性反転駆動の極性パターンは、奇数画素領域における極性反転駆動の極性パターンを反転した極性パターンとなっている。

図１２は、各画素領域における書込み状態を連続するサブフレームに渡る時間経過とともに示した図である。縦軸は４つの画素領域を示しており、横軸は時間経過を示している。
なお、各画素領域は、マトリックス状に配置された複数の画素からなる一様な表示領域を、複数の画素行（ライン）単位で４つに区分けした部分領域なので、各画素領域間には境界線は存在せず、各画素領域は隣接している。例えば、第１画素領域１１５Ａと、第２画素領域１１５Ｂとは、Ｙ方向において隣接している。詳しくは、第１画素領域１１５Ａのラインａｎにおける画素行と、第２画素領域１１５Ｂのラインｂ１における画素行とは、Ｙ方向において隣接しているが、両者の間に物理的な境界はなく、領域内の画素行と同様な画素行である。他の画素領域、および、各画素領域間においても同様である。
第１画素領域１１５Ａにおいて、第１フィールドでは、ラインａ１から正極性の書込みが行われる。同様に、ラインａ２〜ラインａｎにおいても、正極性の書込みが行われる。書込まれた正極性の電圧は、第２フィールドでの書込みが行われるまで保持される。
なお、ここでは、極性パターンを説明するために、第１画素領域１１５Ａだけに着目して説明している。実際に、４つの画素領域に渡って書込む際には、図４で説明した通り、第１画素領域１１５Ａのラインａ１を書込んだ後は、第２画素領域１１５Ｂのラインｂ１を書込み、次いで第３画素領域１１５Ｃのラインｃ１、第４画素領域１１５Ｄのラインｄ１の順に書込みが行われる。

第２画素領域１１５Ｂにおいて、第１フィールドでは、ラインｂ１から負極性の書込みが行われる。同様に、ラインｂ２〜ラインｂｎにおいても、負極性の書込みが行われる。書込まれた負極性の電圧は、第２フィールドでの書込みが行われるまで保持される。
第３画素領域１１５Ｃにおいて、第１フィールドでは、ラインｃ１から正極性の書込みが行われる。同様に、ラインｃ２〜ラインｃｎにおいても、正極性の書込みが行われる。書込まれた正極性の電圧は、第２フィールドでの書込みが行われるまで保持される。
第４画素領域１１５Ｄにおいて、第１フィールドでは、ラインｄ１から負極性の書込みが行われる。同様に、ラインｄ２〜ラインｄｎにおいても、負極性の書込みが行われる。書込まれた負極性の電圧は、第２フィールドでの書込みが行われるまで保持される。

第２フィールドにおいて、第１画素領域１１５Ａのラインａ１〜ラインａｎには、負極性の書込みが行われ、書込まれた電圧は次の書込みが行われるまで保持される。
第２フィールドにおいて、第２画素領域１１５Ｂのラインｂ１〜ラインｂｎには、正極性の書込みが行われ、書込まれた電圧は次の書込みが行われるまで保持される。
第２フィールドにおいて、第３画素領域１１５Ｃのラインｃ１〜ラインｃｎには、負極性の書込みが行われ、書込まれた電圧は次の書込みが行われるまで保持される。
第２フィールドにおいて、第４画素領域１１５Ｄのラインｄ１〜ラインｄｎには、正極性の書込みが行われ、書込まれた電圧は次の書込みが行われるまで保持される。

同様に、第１画素領域１１５Ａにおいて、第３フィールドでは正極性、第４フィールドでは負極性の書込みが行われる。
第２画素領域１１５Ｂにおいて、第３フィールドでは負極性、第４フィールドでは正極性の書込みが行われる。
第３画素領域１１５Ｃにおいて、第３フィールドでは正極性、第４フィールドでは負極性の書込みが行われる。
第４画素領域１１５Ｄにおいて、第３フィールドでは負極性、第４フィールドでは正極性の書込みが行われる。

＊＊＊極性反転駆動による効果＊＊＊
図１３は、比較例における各画素領域の書込み状態を連続するサブフレームに渡る時間経過とともに示した図であり、図１２と対応している。
ここでは、図１２で説明した本実施形態に係る表示駆動方法の効果について、図１３の比較例の駆動方法と比較して説明する。

図１３は、比較例における極性駆動方法の極性パターンを示している。第１画素領域１１５Ａへの書込み極性パターンは図１２と同じであるが、第２画素領域１１５Ｂへの書込み極性パターンは図１２と異なる。詳しくは、図１３の第２画素領域１１５Ｂへの書込み極性パターンは、第１画素領域１１５Ａへの書込み極性パターンと同じになっており、第１フィールドは正極性で、第２フィールドは負極性となっている。

同様に、図１３の第４画素領域１１５Ｄへの書込み極性パターンも、第１画素領域１１５Ａへの書込み極性パターンと同じになっている。つまり、奇数の画素領域と偶数の画素領域とで極性パターンが反転している図１２と異なり、図１３の比較例では４つの画素領域全てが、第１画素領域１１５Ａへの書込み極性パターンとなっている。換言すれば、図１３の比較例では４つの画素領域共に、第１フィールドは正極性で、第２フィールドは負極性となる極性パターンとなっている。

図１３において、第２画素領域１１５Ｂのラインｂ１に、第１フィールドにて書込みする場合について説明する。第１フィールドでは、第２画素領域１１５Ｂのラインｂ１における各画素（画素行）には、正極性のデータ信号が印加される。この際、第１画素領域１１５Ａのラインａｎにおける各画素（画素行）には、負極正の電圧が保持されている。

ここで、ラインａｎにおける画素行と、ラインｂ１における画素行とは、Ｙ方向において隣接している。つまり、負極正の画素行と、正極性の画素行とが、隣接することになるため、両者間の電圧ギャップにより、表示不良が生じてしまう。また、第２フィールドにおいても、ラインａｎの画素行は正極性、ラインｂ１の画素行は負極性となり、第１フィールドとは極性が入れ替るが、同様に、正極性の画素行と、負極性の画素行とが隣接してしまう。この現象は、第３フィールド、第４フィールドにおいても同様に生じる。
つまり、第１画素領域１１５Ａと、第２画素領域１１５Ｂとの境界の画素行において、表示不良が発生してしまうという問題があった。

前述したように、図１３の比較例では４つの画素領域全てが、第１画素領域１１５Ａへの書込み極性パターンとなっているため、画素領域間の境界における表示不良は、他の境界においても発生する。詳しくは、第２画素領域１１５Ｂと第３画素領域１１５Ｃとの境界、および、第３画素領域１１５Ｃと、第４画素領域１１５Ｄとの境界においても、表示不良が生じてしまう。この現象は、１フレームに渡って生じているため、次のフレームで画像が書き換えられても改善されないため、４分割駆動で極性反転駆動を行う際には大きな問題であった。

図１２に戻る。
これに対して、本実施形態の表示駆動方法における極性パターンによれば、画素領域間の境界における表示不良は発生しない。詳しくは、第２画素領域１１５Ｂのラインｂ１に第１フィールドにて書込みする場合、第２画素領域１１５Ｂのラインｂ１における画素行には、負極性のデータ信号が印加される。この際、第１画素領域１１５Ａのラインａｎにおける画素行にも、負極正の電圧が保持されている。よって、両者の極性は一致するため、電圧ギャップによる表示不良は発生しない。
さらに、第２フィールドにおいても、ラインａｎの画素行は正極性、ラインｂ１の画素行も正極性となり、極性は一致する。第３フィールド、第４フィールドにおいても同様に、極性は一致する。

同様に、第２画素領域１１５Ｂのラインｂｎにおける画素行と、第３画素領域１１５Ｃのラインｃ１における画素行との間においても、各サブフレームともに、電圧の極性は一致している。第３画素領域１１５Ｃのラインｃｎにおける画素行と、第４画素領域１１５Ｄのラインｄ１における画素行との間においても、各サブフレームともに、電圧の極性は一致している。
つまり、４つの画素領域における３ヶ所の画素領域間の境界において、各サブフレームともに、電圧の極性は一致している。

以上述べた通り、本実施形態における表示駆動の制御方法によれば、液晶パネル１１５の表示領域を４分割した４つの画素領域において、それぞれ４倍速の表示駆動が行われる。
よって、１フレーム以上の遅延が発生していた従来の制御方法と異なり、本実施形態の制御方法によれば、１フレーム分のデータの蓄積を待たずに画像処理を行うことなどにより、表示の遅延を、より短くすることができる。さらに、４倍速駆動により、表示される画像のコントラストや、画質を維持するとともに、残像感を軽減することができる。

さらに、データ信号の極性を反転させる極性反転駆動を採用したことにより、画像品質を向上させることができる。詳しくは、光変調装置駆動部１２２は、第１画像データに基づく画像を第１画素領域１１５Ａに、正極性の電圧で描画することを開始してから、第１画像データに基づく画像を第１画素領域１１５Ａに描画し終えるまでの間に、第１画像データに基づく画像の少なくとも一部を、負極性の電圧で第２画素領域１１５Ｂに描画する。そして、第２画像データに基づく画像を第２画素領域１１５Ｂに、負極性の電圧で描画することを開始してから、第２画像データに基づく画像を第２画素領域１１５Ｂに描画し終えるまでの間に、第３画像データに基づく画像の少なくとも一部を、正極性の電圧で第３表示領域としての第３画素領域１１５Ｃに描画する。特に、偶数画素領域における極性反転駆動の極性パターンを、奇数画素領域における極性反転駆動の極性パターンを反転した極性パターンとすることで、画素領域間の境界における表示不良を抑制している。
従って、表示の遅延が少なく、高品質な画像を実現した、４領域×４倍速の表示駆動の制御方法を提供することができる。

＊＊＊変形例＊＊＊
図１１を用いて説明する。
上記実施形態では、第１画素領域１１５Ａ、第３画素領域１１５Ｃにおいては、正極性の書込みから開始し、次いで負極性の書込みを行い、第２画素領域１１５Ｂ、第４画素領域１１５Ｄにおいては負極性の書込みから開始し、次いで正極性の書込みを行うものとして説明したが、これに限定するものではない。偶数画素領域における極性反転駆動の極性パターンと、奇数画素領域における極性反転駆動の極性パターンとが、異なっていれば良い。例えば、第１画素領域１１５Ａ、第３画素領域１１５Ｃにおいては、負極性の書込みから開始し、次いで正極性の書込みを行い、第２画素領域１１５Ｂ、第４画素領域１１５Ｄにおいては正極性の書込みから開始し、次いで負極性の書込みを行う、極性パターンであっても良い。
この方法であっても、極性の異なる２つの画素行が隣接することはないため、上記実施形態と同様に、画素領域間の境界における表示不良を抑制することができる。

５…リモコン、１００…プロジェクター（表示装置）、１０５…投射面、１０７…バス、１１０…投射部、１１１…光源、１１２…光変調装置、１１３…光学ユニット、１１５…液晶パネル（表示部）、１２０…駆動部、１２１…光源駆動部、１２２…光変調装置駆動部（表示制御部）、１３１…操作部、１３３…リモコン受光部、１３５…入力インターフェース、１３７…記憶部、１４１…画像インターフェース、１４３…フレームメモリー（第１記憶部、第２記憶部）、１４３Ａ…第１領域、１４３Ｂ…第２領域、１４３Ｃ…第３領域、１４３Ｄ…第４領域、１４５…画像処理部、１５０…制御部、１５１…メモリー、１５３…プロセッサー、２００…画像供給装置、３１０…タイミングコントローラー、３２０…フレームレート変換部、３２１…入力部、３２２…出力部、１２…走査線、１４…データ線、１５…容量線、１６…ＴＦＴ、１７…コモン電極、１８…画素電極、１９…液晶素子、２０…走査制御回路、２１…走査線駆動回路、２５…容量素子、３０…変換回路、３１…データ線駆動回路。

Claims (11)

1. 表示装置であって、
   第１表示領域及び第２表示領域を有する表示部と、
   第１記憶部と、
   第２記憶部と、
   前記表示装置に入力された画像信号に含まれる画像データを第１画像データと第２画像データとに分割し、前記第１画像データを前記第１記憶部に記憶させ、前記第２画像データを前記第２記憶部に記憶させる入力部と、
   前記第１記憶部から読み出された前記第１画像データに基づく画像を前記第１表示領域に描画し、前記第２記憶部から読み出された前記第２画像データに基づく画像を前記第２表示領域に描画する表示制御部と、を備え、
   前記表示制御部は、前記画像信号に含まれる同期信号の周波数よりも周波数の高い表示同期信号に同期して前記第１画像データ及び前記第２画像データの各々に基づく画像を前記第１表示領域及び前記第２表示領域の各々に描画する倍速処理を実行し、
   前記入力部は、前記第１記憶部に前記第１画像データを記憶させる処理を開始した後に、前記第２記憶部に前記第２画像データを記憶させる処理を開始し、
   前記表示制御部は、前記第２記憶部に前記第２画像データを記憶させる処理が終了する前に、前記表示同期信号に同期して前記第１画像データに基づく画像の前記第１表示領域への描画を開始する、表示装置。
2. 前記画像信号に含まれる前記同期信号の周波数を逓倍した逓倍周波数を有する前記表示同期信号を生成し、生成した前記表示同期信号を前記表示制御部に出力し、前記表示制御部に前記倍速処理を実行させるタイミングコントローラーを備える、請求項１記載の表示装置。
3. 前記表示制御部は、前記第１記憶部から読み出された前記第１画像データに基づく画像を、前記表示同期信号に同期して前記第１表示領域に複数回描画し、前記第２記憶部から読み出された前記第２画像データに基づく画像を、前記表示同期信号に同期して前記第２表示領域に複数回描画する、請求項２記載の表示装置。
4. 前記第１画像データ及び前記第２画像データを前記第１記憶部及び前記第２記憶部からそれぞれ読み出し、読み出した前記第１画像データ及び前記第２画像データを前記表示制御部に出力する出力部を備え、
   前記タイミングコントローラーは、前記逓倍周波数を有する第１読出信号及び第２読出信号を生成し、生成した前記第１読出信号及び前記第２読出信号を前記出力部に出力し、
   前記出力部は、前記第１読出信号に同期して、前記第１記憶部から前記第１画像データを複数回読み出し、前記第２読出信号に同期して、前記第２記憶部から前記第２画像データを複数回読み出す、請求項２又は３記載の表示装置。
5. 前記タイミングコントローラーは、前記入力部が、前記第１記憶部に前記第１画像データを記憶させる処理が終了する前に、前記第１読出信号を前記出力部に出力して前記第１画像データの読み出しを開始させ、前記入力部が、前記第２記憶部に前記第２画像データを記憶させる処理が終了する前に、前記第２読出信号を前記出力部に出力して前記第２画像データの読み出しを開始させる、請求項４記載の表示装置。
6. 前記表示制御部は、前記第１画像データ及び前記第２画像データをライン単位に前記第１表示領域及び前記第２表示領域に描画し、
   前記第１表示領域及び前記第２表示領域への画像の描画を、１ラインごとに交互に行う、請求項１から５のいずれか一項に記載の表示装置。
7. 前記第１記憶部及び前記第２記憶部を含むｎ個（ｎは２以上の整数）の記憶部を備え、
   前記表示部は、前記第１表示領域及び前記第２表示領域を含むｎ個の表示領域を有し、
   前記入力部は、前記画像データをｎ分割して分割画像データを生成し、生成した前記分割画像データをｎ個の前記記憶部の各々に記憶させ、
   前記タイミングコントローラーは、前記同期信号の周波数をｎ倍した周波数の前記表示同期信号を生成し、
   前記表示制御部は、前記表示同期信号に同期してｎ個の前記表示領域の各々に、前記分割画像データに基づく画像をそれぞれ描画する、請求項２記載の表示装置。
8. 表示装置の制御方法であって、
   前記表示装置に入力された画像信号に含まれる画像データを第１画像データと第２画像データとに分割し、前記第１画像データを第１記憶部に記憶させ、前記第２画像データを第２記憶部に記憶させる記憶ステップと、
   前記第１記憶部から読み出された前記第１画像データに基づく画像を表示部の第１表示領域に描画し、前記第２記憶部から読み出された前記第２画像データに基づく画像を前記表示部の第２表示領域に描画する描画ステップと、を有し、
   前記描画ステップは、前記画像信号に含まれる同期信号の周波数よりも周波数の高い表示同期信号に同期して前記第１画像データ及び前記第２画像データの各々に基づく画像を前記第１表示領域及び前記第２表示領域の各々に描画する倍速処理を実行し、
   前記記憶ステップは、前記第１記憶部に前記第１画像データを記憶させる処理を開始した後に、前記第２記憶部に前記第２画像データを記憶させる処理を開始し、
   前記描画ステップは、前記第２記憶部に前記第２画像データを記憶させる処理が終了する前に、前記第１記憶部に前記第１画像データを記憶させる処理が終了すると、前記表示同期信号に同期して前記第１画像データに基づく画像の前記第１表示領域への描画を開始する、表示装置の制御方法。
9. 表示装置であって、
   第１表示領域、及び前記第１表示領域と隣接する第２表示領域を有する表示部と、
   第１記憶部と、
   第２記憶部と、
   前記表示装置に入力された画像信号に含まれる画像データを第１画像データと第２画像データとに分割し、前記第１画像データを前記第１記憶部に記憶させ、前記第２画像データを前記第２記憶部に記憶させる入力部と、
   前記第１記憶部から読み出された前記第１画像データに基づく画像を前記第１表示領域に描画し、前記第２記憶部から読み出された前記第２画像データに基づく画像を前記第２表示領域に描画する表示制御部と、を備え、
   前記表示制御部は、前記画像信号に含まれる同期信号の周波数よりも周波数の高い表示同期信号に同期して前記第１画像データ及び前記第２画像データの各々に基づく画像を前記第１表示領域及び前記第２表示領域の各々に描画する倍速処理を実行し、
   前記入力部は、前記第１記憶部に前記第１画像データを記憶させる処理を開始した後に、前記第２記憶部に前記第２画像データを記憶させる処理を開始し、
   前記表示制御部は、前記第２記憶部に前記第２画像データを記憶させる処理が終了する前に、前記表示同期信号に同期して前記第１画像データに基づく画像の前記第１表示領域への描画を開始し、
   前記表示制御部は、前記第１画像データに基づく画像を前記第１表示領域に第１の極性の電圧で描画することを開始してから、前記第１画像データに基づく画像を前記第１表示領域に描画し終えるまでの間に、前記第１画像データに基づく画像の少なくとも一部を、前記第１の極性とは異なる第２の極性の電圧で前記第２表示領域に描画する、表示装置。
10. 前記表示部は、さらに、前記第２表示領域と隣接する第３表示領域を有し、
    前記表示制御部は、前記第２画像データに基づく画像を前記第２表示領域に前記第２の極性の電圧で描画することを開始してから、前記第２画像データに基づく画像を前記第２表示領域に描画し終えるまでの間に、第３画像データに基づく画像の少なくとも一部を、前記第１の極性の電圧で前記第３表示領域に描画する、請求項９に記載の表示装置。
11. 表示装置の制御方法であって、
    前記表示装置に入力された画像信号に含まれる画像データを第１画像データと第２画像データとに分割し、前記第１画像データを第１記憶部に記憶させ、前記第２画像データを第２記憶部に記憶させる記憶ステップと、
    前記第１記憶部から読み出された前記第１画像データに基づく画像を表示部の第１表示領域に描画し、前記第２記憶部から読み出された前記第２画像データに基づく画像を、前記第１表示領域に隣接する前記表示部の第２表示領域に描画する描画ステップと、を有し、
    前記描画ステップは、前記画像信号に含まれる同期信号の周波数よりも周波数の高い表示同期信号に同期して前記第１画像データ及び前記第２画像データの各々に基づく画像を前記第１表示領域及び前記第２表示領域の各々に描画する倍速処理を実行し、
    前記記憶ステップは、前記第１記憶部に前記第１画像データを記憶させる処理を開始した後に、前記第２記憶部に前記第２画像データを記憶させる処理を開始し、
    前記描画ステップは、前記第２記憶部に前記第２画像データを記憶させる処理が終了する前に、前記第１記憶部に前記第１画像データを記憶させる処理が終了すると、前記表示同期信号に同期して前記第１画像データに基づく画像の前記第１表示領域への描画を開始し、
    前記描画ステップは、前記第１画像データに基づく画像を前記第１表示領域に第１の極性の電圧で描画することを開始してから、前記第１画像データに基づく画像を前記第１表示領域に描画し終えるまでの間に、前記第２画像データに基づく画像の少なくとも一部を、前記第１の極性とは異なる第２の極性の電圧で前記第２表示領域に描画する、表示装置の制御方法。

Images