JP2020060547A - レーダターゲットシミュレーションにおけるレーダターゲットシミュレータとその方法 - Google Patents

Abstract

【課題】レーダターゲットをシミュレートするためのレーダターゲットシミュレータを提供する。【解決手段】レーダターゲットシミュレータ１は、第１のクロック発生器３を備えたアナログ−デジタル変換器２と、第２のクロック発生器５を備えたデジタル−アナログ変換器４とを有する。アナログ−デジタル変換器２は、レーダシステムにより送信されたレーダ信号を入力信号として受信するように構成され、一方、デジタル−アナログ変換器４は、レーダターゲットのシミュレーションのために、出力信号をレーダシステムに戻すように構成されている。さらに、第１及び第２のクロック発生器３，５は、それぞれの場合において異なるサンプリングレートで、アナログ−デジタル変換器２とデジタル−アナログ変換器４を動作させるように構成されている。【選択図】図１

Description

本発明は、特にレーダターゲット、好ましくは移動レーダターゲットをシミュレートするのに適したレーダターゲットシミュレータおよびレーダターゲットシミュレーション方法に関する。

自律走行車の台数の増加とそれに伴う信頼性の高い自動車レーダを提供する必要性は、そのような自動車レーダの正しい機能をテストするために使用できる適切なレーダターゲットシミュレータとレーダターゲットシミュレーションの方法に対する需要が高まっていることを意味する。

米国特許第３，７９２，４７５

従って、本発明は、レーダターゲットシミュレータ及びレーダターゲットシミュレーション方法を提供することを目的とする。適用可能なレーダターゲットが特に正確にシミュレートされることが可能であるばかりでなく、このようなレーダターゲットシミュレータ及びそのようなレーダターゲットシミュレーション方法を、特に容易かつコスト効率よく製造することも可能である。

この目的は、請求項１の特徴によるレーダターゲットシミュレータにより達成される。この目的は、請求項１１の特徴によるレーダターゲットシミュレーションの方法により達成される。従属項は有利な展開を含む。

本発明の第１の態様によれば、レーダターゲットをシミュレートするためのレーダターゲットシミュレータが提供される。レーダターゲットシミュレータは、第１のクロック発生器を有するアナログ−デジタル変換器と、第２のクロック発生器を有するデジタル−アナログ変換器とを有する。アナログ−デジタル変換器は、レーダシステムによって送信されたレーダ信号を入力信号として受信するように構成され、デジタル−アナログ変換器は、レーダターゲットのシミュレーションのために出力信号をレーダシステムに戻すように構成される。 さらに、第１および第２のクロック発生器は、アナログ−デジタル変換器およびデジタル−アナログ変換器を、それぞれ異なるサンプリングレートで動作させるように構成される。

有利なことに、異なるサンプリングレートは、特に適用可能なレーダターゲット間の距離が連続的に変更されることを可能にする。これにより、レーダターゲットの“ジャンピング”を防止することができる。したがって、レーダターゲットシミュレータによって生成されたレーダエコーは、非常に現実的にモデル化される。また、出力側サンプリングレートを適切にカスタマイズすることにより、連続した値で速度や加速度をシュミレーションすることも可能である。この場合、信号の持続時間と周波数オフセットの両方を一貫してモデル化することができるので、信号に対する高いレベルの妥当性を保証することができる。さらに、本発明によるレーダターゲットシミュレータは、比較的低い複雑さのために、製造するにはコスト効率のよいものである。

本発明の第１の態様の第１の好ましい実施形態によれば、レーダターゲットシミュレータはメモリを有し、入力信号に関連するアナログ−デジタル変換器の適用可能なサンプルは、出力信号の形成に関連するデジタル−アナログ変換器の適用可能な値がメモリから読み取られる速度と異なる書き込み速度で、メモリに書き込まれる。

本発明の第１の態様の第２の好ましい実施形態によれば、レーダターゲットシミュレータは、少なくとも２つの出力チャネルを提供するために、少なくともさらなる１つのデジタル−アナログ変換器を有する。追加的または代替的に、レーダターゲットシミュレータは、少なくとも２つの入力チャネルを提供するために、少なくとも１つのさらなるアナログ−デジタル変換器を有する。したがって、有利なことに、コスト効率の高い方法で、複数のレーダターゲットをシミュレートすることが可能である。

本発明の第１の態様のさらなる好ましい実施形態によれば、ｎ＝１の場合のデジタル−アナログ変換器のサンプリングレートｆ_ＣＬＫｎと、アナログ−デジタル変換器のサンプリングレートｆ_{ＣＬＫ Ｉ}、または複数の出力チャンネルがある場合は、それぞれの出力チャンネルのおけるｎ＝１、２、３、・・・の場合の適用可能なデジタル−アナログ変換器のサンプリングレートｆ_ＣＬＫｎとの関係は、以下の式が成り立つ。

ここで、ｖ_ｏｂｊｎは、レーダシステムに対する１つまたはそれぞれの出力チャネルを使用して、それに応じてシミュレートされたレーダターゲットの速度であり、ｃ_０は、開放空間における適用可能な電磁波の伝播速度である。有利なことに、この関係を有することは、適用可能なシミュレーションの正確さを増すだけでなく、その複雑さも軽減し、それは低い製造コストにつながる。

本発明の第１の態様のさらなる好ましい実施形態によれば、レーダターゲットシミュレータは、入力信号を適用可能な搬送波信号周波数で処理するように構成される。

本発明の第１の態様のさらなる好ましい実施形態によれば、レーダターゲットシミュレータは、入力信号を中間周波数レベルで処理するように構成される。これに関連して、レーダターゲットシミュレータは、アナログ−デジタル変換器を使用して変換する前に、入力信号を第１の周波数と混合するように構成された入力側混合器を有する。また、レーダターゲットシミュレータは、出力側混合器を有し、または、複数の出力チャネルがある場合には、複数の出力側混合器を有し、それに応じて第２の周波数で混合するように構成され、または、複数の出力チャンネルがある場合には、適用可能なデジタル−アナログ変換器を使用して変換された後、それぞれの出力チャンネルに適用可能な第２の周波数で混合されるように構成される。

本発明の第１の態様のさらなる好ましい実施形態によれば、第１の周波数ｆ_{ＬＯ Ｉ}と第２の周波数ｆ_{ＬＯ ｎ}、ここでｎ＝１、との関係、または、複数の出力チャネルがある場合、それぞれの出力チャネルにおける第１の周波数ｆ_{ＬＯ Ｉ}と、適用可能な第２の周波数ｆ_{ＬＯ ｎ}、ここでｎ＝１、２、３、・・・、との関係は、以下の式が成り立つ。

ここで、v_ｏｂｊｎは、レーダシステムに対する1または複数の出力チャネルを使用して、それに応じてシミュレートされたレーダターゲットの速度であり、ｃ_０は、開放空間における適用可能な電磁波の伝播速度である。有利なことに、この関係の遵守は、適用可能なシミュレーションの正確性を増加させるだけでなく、複雑さを低減することができ、製造コストを低減することができるようにする。

本発明の第1の態様のさらに好ましい実施形態によれば、レーダターゲットシミュレータは、入力信号を適用可能な搬送波信号周波数で処理するように構成される。

本発明の第1の態様のさらに好ましい実施形態によれば、このレーダターゲットシミュレータは、アナログ−デジタル変換器を使用して変換する前に、入力信号をローカル発振器周波数と混合するように構成された入力側混合器を有する。さらに、この状態におけるレーダターゲットシミュレータは、デジタル−アナログ変換器を使用して変換された後に、出力側混合器を有する出力信号をローカル発振器周波数と混合するように、又は、出力チャンネルが存在する場合、これらの出力チャンネルの各々をローカル発振器周波数と混合するように構成されている。さらに、レーダターゲットシミュレータは、追加のミキサを有し、または、複数の出力チャネルがある場合には、複数の追加のミキサを有し、これらは、アナログ−デタル変換器を用いて変換された後に、入力信号を混合周波数と混合するように構成され、または、複数の出力チャネルが存在する場合には、それぞれの出力チャネル内の適用可能な混合周波数で混合されるように構成されている。

本発明の第１の態様のさらに好ましい実施形態によれば、ローカル発振器周波数ｆ_ＬＯと混合周波数ｆ_{Ｍｉｘ ｎ}、ここでｎ＝１、との関係に対して、または、複数の出力チャネルが存在する場合には、ローカル発振器周波数ｆ_ＬＯと適用可能な混合周波数ｆ_{Ｍｉｘ ｎ}、ここで、ｎ＝１、２、３、・・・、との関係に対して、それぞれの出力チャネルにおいて、次の式が成り立つ。

ここで、ｖ_{obj ｎ}は、レーダシステムに対する1または複数の出力チャネルを使用して、それに応じてシミュレートされたレーダターゲットの速度であり、ｃ_０は、開放空間における適用可能な電磁波の伝播速度である。有利なことに、この関係の遵守は、適用可能なシミュレーションの正確性を高めるだけではなく、製造コストの低減を図ることができる。

本発明の第２の態様によれば、レーダターゲットシミュレーションの方法が提供され、この方法は、以下のステップを有する。レーダシステムにより送信されたレーダ信号をアナログ−デジタル変換器を用いて入力信号として受信するステップ、デジタル−アナログ変換器を用いてレーダターゲットをシミュレーションするために出力信号をレーダシステムに戻すステップ、アナログ−デジタル変換器とデジタル−アナログ変換器をそれぞれの場合において異なるサンプリングレートで動作させるステップ。

本発明のいくつかの実施形態の詳細な例示的な説明は、図面の図を参照して以下に提供される。

本発明によるレーダターゲットシミュレータの第１の例示的な実施形態を示す図 本発明によるレーダターゲットシミュレータの第２の例示的な実施形態を示す図 本発明によるレーダターゲットシミュレータの第３の例示的な実施形態を示す図 本発明によるレーダターゲットシミュレータの第４の例示的な実施形態を示す図 本発明によるレーダターゲットシミュレータの第５の例示的な実施形態を示す図 本発明によるレーダターゲットシミュレータの第６の例示的な実施形態を示す図 本発明によるレーダターゲットシミュレータの第7の例示的な実施形態を示す図 本発明によるレーダターゲットシミュレータの第８の例示的な実施形態を示す図 本発明によるレーダターゲットシミュレータの第９の例示的な実施形態を示す図 本発明によるレーダターゲットシミュレータの第１０の例示的な実施形態を示す図 本発明によるレーダターゲットシミュレーションの方法の実施形態の例示的なフローチャート

前述の治具を以下に詳細に説明する前に、特に、自動車レーダを試験し特徴付けるために使用することができることを、この時点で一般的に指摘されるべきである。レーダターゲットシミュレータを用いて、本発明によるレーダターゲットシミュレータは、特にオーバーコート計算集約的なデジタル信号処理技術に頼らずに、移動ターゲットに対する適用可能な信号の拡大および圧縮とドップラーオフセットの両方を正確にモデル化することが可能である。

好ましくは、特定のターゲットパラメータ、例えば距離ｄ_０またはドップラー周波数ｆ_Dは、適用可能なデジタル−アナログ変換器のサンプリングレート（以下の数式（４）参照）を変更するための基礎として採用され、移動たいしょうぶつターゲットをシミュレートすることが可能となる

図１によれば、第１の実施形態のレーダターゲットシミュレータ１は、第１のクロック発生器３を備えたアナログ−デジタル変換器２と、第２のクロック発生器５を備えたデジタル−アナログ変換器４とを有する。

この場合、アナログ−デジタル変換器２は、レーダシステムによって送信されたレーダ信号と入力信号とを受信するように構成され、デジタル−アナログ変換器４は、レーダターゲットのシミュレーションのためのレーダシステムに出力信号を返すように構成される。また、第１および第２のクロック発生器３、５は、それぞれアナログ−デジタル変換器２およびデジタル−アナログ変換器４を異なるサンプリングレートで動作させるように構成されている。

さらに、図２は第２の実施形態を示している。これは、入力信号としてレーダシステムによって受信するように構成された受信アンテナ、特にホーンアンテナ２０１を有している。このようにして得られた入力信号は、続いて増幅器２０２を用いて増幅され、フィルタ２０３を用いてフィルタリングされ、そしてアナログ−デジタル変換器２０４を用いて対応するデジタル信号に変換される。アナログ−デジタル変換のための適用可能なタイミングは、第１のクロック発生器２０５によって決定される。

さらに、第２の実施形態は、メモリ、好ましくはバッファメモリ、特に好ましくは非同期バッファメモリ２０６を備え、入力信号に関してアナログ−デジタル変換器２０４の適用可能なサンプルが、第１のクロック発生器２０５によって決定される書き込み速度でメモリ２０６に書き込まれる。

続いて、メモリ２０６内にあるこれらのサンプルは、デジタル−アナログ変換器２０８を使用してメモリ２０６から読み出され、対応するアナログ信号に変換される。デジタル−アナログ変換に適用可能なタイミングは、第２のクロック発生器２０９によって決定される。

さらに、出力信号の形成に関連するデジタル−アナログ変換器２０８の適用可能な値がメモリ２０６から読み出される読み出し速度は、第２のクロック発生器２０９によって決定される。前述の書き込み速度は、前述の読み取り速度とは異なることが好ましい。

デジタル−アナログ変換器２０８を用いて生成された出力信号が、送信アンテナ、特に、ホーンアンテナ２１２を用いてレーダシステムに戻される前に、最初にフィルタ２１０を用いてフィルタリングされ、増幅器２１１を用いて増幅される。

一般に、実際のレーダターゲット、特に移動するレーダターゲットの異なる特性をシミュレートできるように、入力信号が対応する出力信号を生成するように変更されることに留意すべきである。そのような特性は、例えばレーダターゲットの位置またはレーダターゲットの移動速度である。図２を参照すると、適用可能なターゲットパラメータ２０７が第１のクロック発生器２０５と第２のクロック発生器２０９の両方に転送されることが分かる。

以下に示す実施形態に関して、特に異なる出力によって複数のチャネルが生成されることにも留意すべきである。この場合、各ケースでは、特にそれぞれ複数のデジタル−アナログ変換器が使用される。さらに、複数のデジタル−アナログ変換器の代わりに複数のアナログ−デジタル変換器を使用し、このようにして異なるレーダターゲットに対して異なるチャネルを生成することも可能である。

第３の例示的な実施形態は、図３によって示され、受信アンテナ３０１と、それに続く増幅器３０２を有する。さらに、この第３の実施形態は、入力チャネル３０４とｎ個の出力チャネル３０５とを含むマルチレートシステム３０３を有する。入力チャネル３０４は、前述の増幅器３０２の出力信号が供給される。

また、ｎ個の出力チャネル３０５のそれぞれは、各ケースにおいて、フィルタ３０６と増幅器、特に調整可能な増幅器３０７を有する。特に、ｎ個すべての出力チャネル３０５の集合信号は、最終的に送信アンテナ３０９を使用してレーダシステムに適切に戻される前に、出力側増幅器３０８を使用して増幅される。

さらに、第３の実施形態の態様内において、レーダによって送信された信号は、マルチレートシステム３０３を用いて搬送信号周波数で処理されることが好ましいことに留意すべきである。それぞれｎ個の出力チャネル３０５のそれぞれの出力チャネルにおけるフィルタ３０６の各々は、好ましくは、再構成フィルタとして具体化され、特に、このようにして生成された信号を補間するように構成されている。さらに、ｎ個の出力チャネル３０５の各出力チャネルは、特に独立したレーダターゲットをシミュレートすることができる。さらに、各々調整可能または可変可能な増幅器３０７は、好ましくはｎ個の出力チャネル３０５の各々にそれぞれ設けられており、適用可能なレーダターゲットの後方散乱断面を設定するように構成される。特に、十分に高い計算能力が存在する場合には、適用可能な減衰をデジタル領域において実行することもできる。

図4の例示的な実施形態の態様内で、適用可能な信号処理は中間周波数レベルで行われる。このように、この第４の実施形態は、受信アンテナ４０１およびそれに対応した下流の増幅器４０２だけでなく、さらに増幅器４０２の下流に接続された入力側混合器４０３を有し、入力チャネル４０５とｎ個の出力チャネル４０６とを備えるマルチレートシステム４０４に供給される前に。入力ローカル発振器周波数と適用可能な信号が混合されるように構成されている。適用可能な混合は、ダウンコンバージョンであることが好ましい。

さらに、ｎ個の出力チャンネル４０６のそれぞれは、それぞれのケースでフィルタ４０７、調整可能増幅器４０８、および出力側混合器４０９を有する。これらのｎ個の出力側混合器４０９は、適用可能な信号を、それぞれの出力チャネルにおける適用可能な出力ローカル発振器周波数と混合するように構成される。特に、全てのｎ個の出力チャネル４０９の集合体信号は、増幅器４１０を用いて増幅され、送信アンテナ４１１によってレーダシステムに戻される。

さらに、特に適用可能な搬送波周波数に混合するときは、それに応じて異なる周波数が正しいドップラーオフセットをモデル化するために使用されることが好ましいことに留意されたい。さらに、２段階変換も同様に考えられ、図５に示されている。また、減衰はデジタル領域で起こり得る。

ｎ個の出力チャネル４０６のそれぞれの出力チャネルの前述の出力ローカル発振器周波数ｆ_{ＬＯ ｎ}は、同様に前述の入力ローカル発振器周波数ｆ_{ＬＯ Ｉ}に基づいて、次式を用いて計算することができる。

ここで、v_{ｏｂｊ ｎ}はレーダシステムに関するｎ番目の出力信号を使用してシミュレートされたレーダターゲットの速度で、ｃ_０は適用可能な電磁波の開放空間における伝播速度を表す。

すでに上記で明らかにしたように、図５は適用可能な２段階変換を示す。レーダシステムによって送信された信号が受信アンテナ５０１を使用して受信され、続いて増幅器５０２によって増幅された後、それに応じて混合された信号が、入力チャネル５０５とｎ個の出力チャネル５０６の両方を含むマルチレートシステム５０４に供給される前に、入力側混合器５０３によって特定のローカル発振器周波数と混合される。

マルチレートシステム５０４を通過した後、ｎ個の信号のそれぞれは、さらに適切なフィルタ５０７を使用してフィルタリングされ、それぞれの出力チャネルで可変増幅器５０８によって増幅された後、それぞれのケースで適用可能な信号と特定の混合周波数で混合され、それぞれ２つの並列混合器５０９に渡される。それぞれの出力チャネルの適用可能な混合器ペア５０９の出力信号は、その後対応する直交信号を生成するために追加される。

さらに、適用可能な直交信号は、特に、出力側混合器５１０によって前述の特定のローカル発振器周波数と混合された集合信号を生成するために追加される。この混合中に得られた信号は、増幅器５１１によって増幅され、送信アンテナ５１２を用いて適用可能なレーダシステムに返される。

ｎ番目の出力チャネルの特定の混合周波数ｆ_{Ｍｉｘ ｎ}の計算は、特定のローカル発振器周波数ｆ_ＬＯに基づいて、以下の式を使用して行うことができる

ここで、ｖ_ｏｂｊｎは、レーダシステムに対するｎ番目の出力チャネルを用いてシミュレートされたレーダターゲットの速度であり、ｃ_０は、開放空間における適用可能な電磁波の伝播速度を表す。

さらに、図６は、本発明によるレーダターゲットシミュレータの第６の実施形態を示している。これは受信アンテナ、特にホーンアンテナ６０１を有している。受信アンテナ６０１は、レーダシステムによって送信された信号を入力信号として受信するように構成される。受信アンテナ６０１の出力は、増幅器６０２の入力に接続され、増幅器６０２はその入力に印加される適用可能な信号を増幅するように構成される。増幅器６０２の出力は、フィルタ、特にバンドパスフィルタ６０３の入力に接続され、適用可能な信号をフィルタリングするように構成される。

さらに、第６の実施形態は、入力チャネル６０５とｎ個の出力チャネル６０６を含むマルチレートシステム６０４を有する。前述のフィルタ６０３の出力は、マルチレートシステム６０４の入力に接続されている。さらにｎ個のマルチレートシステム６０４のそれぞれの出力は、適切なフィルタ、特にバンドパスフィルタの入力にそれぞれ接続されている。これらのｎ個のフィルタ６０７のそれぞれは、マルチレートシステム６０４のそれぞれの出力信号をフィルタリングするように構成されている。ｎ個のフィルタ６０７のそれぞれの出力は、それぞれの増幅器、特に可変または調整可能な増幅器の入力に接続される。ｎ個の増幅器６０８のそれぞれは、適用可能な信号を増幅するように構成される。さらに、ｎ個の増幅器６０８のすべての出力は、適切な加算ノードを使用して加算され、これは集約信号をもたらす。この集約信号は、集約信号を増幅するように構成されている増幅器６０９の入力に渡される。また、第６の実施形態は、レーダターゲットシミュレーションのための増幅された集約信号を適用可能なレーダシステムに戻すように構成された送信アンテナ６１０を有する。

有利なことに、第６の実施形態に関して、サンプリングプロセス中に生じる別の生成物またはスペクトルのあいまいさは、混合プロセスを実行する必要がないようにできることを述べることができる。これは、搬送波周波数上の信号が、バンドパスフィルタ６０３により使用した帯域幅に制限されることを要求する。そして、特にマルチレートシステム６０４の特定の部分であるアナログ−デジタル変換器を使用してサンプリングされることができる。さらに、それはマルチレートシステム６０４を使用してさらに処理されることができる。出力は、それぞれのケースで高周波信号までの広帯域幅を持つデジタル−アナログ変換器、または、ｎ個のデジタル−アナログ変換器（n個の各出力チャネルに1つずつ）で、搬送周波数上でエイリアス要素を発生することも選択された結果である。再構成フィルタとしてのバンドパスフィルタ６０７は、他の不要なエイリアスを除去するために使用される。これは、サンプリングレートを変更するとエイリアス周波数もシフトすること、特に本物のターゲットに対するドップラーシフトと同じことを利用する。加算を使用して、異なるチャネルを介して複数の独立したターゲットを同様に生成することができる。減衰は、図６に示すようにアナログ領域でもデジタル領域でも起こり得る。

対照的に、図７による第７の実施形態は、デジタル領域における減衰および適用可能なドップラーシフトに対する混合を示す。

この第７の実施形態は、レーダシステムによって送信されたレーダ信号を受信するための受信アンテナ７０１と、適用可能な信号を増幅するためのダウンストリーム増幅器７０２とを有する。増幅された信号は、続いて入力側混合器７０３を用いて特定のローカル発振器周波数と混合される。結果として生じる信号は、第１のクロック発生器７１５を有するアナログ−デジタル変換器７０５に供給される前に、フィルタ７０４を用いてフィルタリングされる。

アナログ−デジタル変換後の適用可能なデジタル信号は、次に、複合混合器ペア７０６に供給される。この場合、デジタル信号は、同様に混合されている間、第１パスにおいて適用可能なナイキスト周波数の半分と混合される。特に第１パスと平行である第２パスにおいて、適用可能なナイキスト周波数の半分を用いて、さらに９０度の位相シフトが行われる。

続いて、このようにして得られた信号は、第１および第２のパスの両方においてｎ個の追加の混合器ペア７０６を使用して、合計ｎ個の出力チャネルからそれぞれの適用可能な出力チャネルに対する特定の混合周波数と混合される。次いで、第１および第２のパスのそれぞれの集合信号は、合計ｎ個のメモリ、特にｎ個のバッファメモリ７０８のうちの適切な１つに供給される。

各出力チャネルに対する適用可能なｎ個のメモリ７０８の１つからのデータは、それぞれ適用可能な第２のクロック発生器７１６１、７１６２、・・・、７１６ｎを備えた適用可能なｎ個のデジタル−アナログ変換器７１０のうちの１つを使用してそれぞれ変換される前に、合計ｎ個の可変増幅器または調整可能増幅器７０９のうちの適切な１つを使用して増幅が行われる。

デジタル−アナログ変換の後、適用可能なアナログ信号は、それぞれの出力チャネルにおいて、合計ｎ個のフィルタ７１１のうちの適用可能な１つによってフィルタリングされる。その後、ｎ個のフィルタ７１１のすべての出力は、適切な加算ノードを使用して加算され、集合信号を生成する。

このようにして得られた集合信号は、次に出力側混合器７１２を用いて前述の特定のローカル発振器周波数と混合され、続いて増幅器７１３によって増幅され、送信アンテナ７１４を用いてレーダターゲットシミュレーション用の適用可能なレーダシステムに返される。

有利なことに、図７による第７の実施形態は、メモリ内で信号を直接的に実施するオプションを提供する。このオプションは、特に中間周波数を排除しポジティブまたはネガティブシフトを達成するために、基本的に複雑な混合を必要とする。この場合、信号パス全体（特にアップコンバージョンとダウンコンバージョンの間）、または、その一部を複雑な状態で実施することができる。使用されるメモリまたはバッファメモリは、図８に示されるように、ＦＩＦＯ（ファーストインファーストアウト）のリングバッファ（図９参照）として、または、図１０によるＳｅｒＤｅｓ（シリアライザ／デシリアライザ）に基づいて実現され得る。データの操作（混合と減衰）は、ストレージの上流と下流の両方で行うことができる。

ｎ番目の出力チャネルの特定の混合周波数ｆ_{Ｍｉｘ ｎ}の計算は、以下の式を使用して特定のローカル発振器周波数ｆ_ＬＯに基づいて行うことができる。

ここで、ｖ_{ｏｂｊ ｎ}は、レーダシステムに対するｎ番目の出力チャネルを使用するシミュレータレーダターゲットの速度であり、ｃ_０は、開放空間における適用可能な電磁波の伝播速度を表す。

サンプリングレートは、下記に示す式（４）と同様に挙動する。

これに関連して、ここでもやはり基本的に、アナログ−デジタル変換器、例えばアナログ−デジタル変換器７０５が適用可能な信号をサンプリングすることを述べるべきである。これは、例えば、第１のクロック発生器７１５によって規定されたサンプリングレートで行われ、特に送信レーダシステムの全帯域幅をマッピングすることができる。信号はメモリ、特にバッファメモリに格納される。この目的のために、例えば、前述のＦＩＦＯバッファメモリまたは同様に前述のリングバッファが適している。デジタル−アナログ変換器、または、出力チャネルの数に応じた複数のデジタル−アナログ変換器、例えばｎ個のデジタル−アナログ変換器が、読み込み時と異なるサンプリングレートで信号を出力するために使用される。このサンプリングレートは、例えば、それぞれの出力チャネルに対して、ｎ個の第２のクロック発生器７１６１、７１６２、・・・、７１６ｎのうちの適切な１つによって規定される。再構成フィルタは、デジタル−アナログ変換中に生じる信号の望ましくない周波数を排除するために使用される。

アナログ−デジタル変換器のサンプリングレートｆ_{ＣＬＫ Ｉ}に対する第ｎ出力チャネルのデジタル−アナログ変換器のサンプリングレートｆ_ＣＬＫｎは、以下の式を用いて計算することができる。

ここで、ｖ_ｏｂｊｎは、レーダシステムに対するｎ番目の出力チャネルを用いたシミュレートされたレーダターゲットの速度であり、ｃ_０は、開放空間における適用可能な電磁波の伝播速度を表す。

この場合、アナログ−デジタル変換器は、特に、固定サンプリングレート（ｆ_{ＣＬＫ Ｉ}）で動作する。記録されたレーダテスト信号は、時間コヒーレントにメモリにバッファ記憶される。ターゲットの位置は、メモリのデータの入力と出力の遅延を利用して決定される。これを変化させるために、出力にデータの読み込み（ｆ_{ＣＬＫ Ｉ}）とは異なるサンプリングレート（ｆ_ＣＬＫｎ）が使用される。出力レートがデータの読み込みレートよりも高い場合、メモリは空にされる。サンプルは、圧縮されたタイミングで出力される。これは、信号持続時間から実際のターゲットに対応するレーダプラットフォームに接近しているターゲットをシミュレートする。

一方、サンプリングレートが出力側で低い場合は、メモリがフルになる。タイミングを拡張した出力は、レーダプラットフォームから遠ざかっているターゲットをシミュレートする。ターゲットの初期距離は、例えば空きを埋めることによって、メモリ内の記録された信号の伝播遅延によって達成される。この技術では、最大シミュレート可能距離は、メモリの長さとサンプリングレートによってのみ制限される。出力の上流の調整可能な増幅器（アナログまたはデジタル）をさらに使用して、送信電力とこれによるターゲットの後方散乱断面をシミュレートすることができる。

１つより多いターゲットがシミュレートされる場合、これは他のものに追加されるさらなるチャネル、特にさらなる出力チャネルを使用して行うことができる。このためのデータは、さらなるメモリに格納することも、同じメモリ内の別の場所で読み取ることもできる。エイリアス周波数を排除するための補間は、デジタル−アナログ変換の下流の様々な再構成フィルタを使用して行われる。

既に上述したように、特にメモリ実現に関する様々な実施形態を以下に示す。

図８は、メモリがＦＩＦＯバッファとして具体化されている第８の実施形態を示す。この第８の実施形態は、入力チャネル８０１および出力チャネル８０５を有する。入力チャネル８０１の信号は、アナログ−デジタル変換器８０２のサンプリング周波数を規定する第１のクロック発生器を有するアナログ−デジタル変換器８０２を使用してデジタル化される。

その後、適用可能なデジタル信号は、合計ｎ個の出力チャネル８０５のうちのそれぞれの出力チャネルの合計ｎ個のＦＩＦＯメモリ８０３から、適用可能なＦＩＦＯメモリまたはＦＩＦＯバッファメモリに書き込むことができる。

さらに、ｎ個の出力チャネル８０５のそれぞれにおける適用可能なＦＩＦＯメモリは、全部でｎ個のデジタル−アナログ変換器８０４のうちの適切なものを使用して読み出され、対応するアナログ信号が生成される。ｎ個のデジタル−アナログ変換器８０４のそれぞれは、合計ｎ個の第２のクロック発生器のうちの適切なものをさらに有し、それぞれは、ｎ個の出力チャネル８０５のそれぞれ１つにおける適切なデジタル−アナログ変換のタイミングを規定する。

ｎ番目の出力チャネルのデジタル−アナログ変換器のサンプリングレートｆ_ＣＬＫｎとアナログ−デジタル変換器のサンプリングレートｆ_{ＣＬＫ Ｉ}との関係は、上記式（４）が成立する。

並列ＦＩＦＯメモリ長は、冗長データ記憶の結果として、より高いメモリ費用を犠牲にして、より長い距離および多くのレーダターゲットに対して非常によくスケーリングすることを指摘しておくべきである。しかしながら、実施に使用される技術が２つ以上のインタフェースを有するメモリをサポートする場合、費用は低減することができる。

図９は、メモリがリングバッファ９０３として具現化された第９の実施形態を示す。この第９の実施形態は、入力チャネル９０１とｎ個の出力チャネル９０５を有する。入力チャネル９０１の信号は、アナログ−デジタル変換器９０２のサンプリング周波数を規定する第１のクロック発生器を有するアナログ−デジタル変換器９０２を用いてデジタル化される。

その後、適用可能なデジタル信号は、適用可能なリングメモリまたはリングバッファメモリに書き込まれる。

さらに、ｎ個の各出力チャネル９０５のリングバッファ９０３が、全部でｎ個のデジタル−アナログ変換器９０４のうちの適切な１つを使用して適宜読み出され、対応するアナログ信号が生成される。ｎ個のデジタル−アナログ変換器９０４のそれぞれは、さらに合計ｎ個の第２のクロック発生器のうちの適切なものを有し、ｎ個の出力チャネル９０５のそれぞれにおいて適用可能なデジタル−アナログ変換器のタイミングを規定する。

ｎ番目の出力チャネルのデジタル−アナログ変換器のサンプリングレートｆ_ＣＬＫｎとアナログ−デジタル変換器のサンプリングレートｆ_{ＣＬＫ Ｉ}との関係は、上記式（４）が成立する。

メモリのリングバッファ９０３は、特に、データ記憶のために中央構造のみが使用されるという利点を有することに留意されたい。したがって、メモリ要件は、複数のチャネルのアカウントでは上昇しない。各チャネル、特に各出力チャネルは、好ましくは、それが読み出すメモリ位置へのポインタを必要とする。リングバッファの帯域幅は、特に全てのチャネルのアクセス動作を可能にするべきである。

さらに、図１０は、メモリがＳｅｒＤｅｓベースで実現された第１０の実施形態を示す。

この第１０の実施形態は、入力チャネル１００１およびｎ個の出力チャネル１００７を有する。入力チャネル１００１の信号は、アナログデジタルのサンプリング周波数を規定する第１クロックジェネレータを有するアナログ−デジタル変換器１００２を使用してデジタル化される。

続いて、適用可能なデジタル信号は、入力パスとＫ個の出力パスとを含む第１のＳｅｒＤｅｓユニット１００３に転送される。

さらに、ｎ個の出力チャネル１００７のそれぞれは、Ｋ個のＦＩＦＯメモリ、第２のＳｅｒＤｅｓユニットおよびデジタル−アナログ変換器をそれぞれ有する。

合計ｎ個の第２のＳｅｒＤｅｓユニット１００５のそれぞれは、Ｋ個の入力パスと１つの出力パスとをさらに備える。ｎ個のデジタル−アナログ変換器１００６のそれぞれは、さらに、それぞれｎ個の出力チャネル１００７のそれぞれにおいて適用可能なデジタル−アナログ変換のためのタイミングを規定する合計ｎ個の第２クロック発生器のうちの適切な１つを有する。

さらに、第１のＳｅｒＤｅｓユニット１００３のＫ個の出力パスのそれぞれの適用可能な信号は、ｎ個の出力チャネル１００７のそれぞれのＫ個のＦＩＦＯメモリのうちの適用可能な1つに書き込まれる。この場合、適用可能な書き込み速度は、特にアナログ−デジタル変換器１００２のｋ番目のサンプリングレートｆ_{ＣＬＫ Ｉ}である。

続いて、ｎ個の出力チャネル１００７のそれぞれにおけるｎ×Ｋ個のＦＩＦＯメモリ１００４のうちの適用可能なＫ個のＦＩＦＯメモリは、ＳｅｒＤｅｓユニットの適用可能な出力信号が、合計ｎ個のデジタル−アナログ変換器１００６のデジタル−アナログ変換器を使用して対応するアナログ信号に変換される前に、合計ｎ個の第２のＳｅｒＤｅｓユニット１００５の適用可能な第２のＳｅｒＤｅｓユニットを使用して読み出される。この場合、適用可能な読み取り速度は、特にｎ番目の出力チャネルのデジタル−アナログ変換器のサンプリングレートｆ_ＣＬＫｎのｋ番目である。

ｎ番目の出力チャネルのデジタル−アナログ変換器のサンプリングレートｆ_ＣＬＫｎとアナログ−デジタル変換器のサンプリングレートｆ_{ＣＬＫ Ｉ}との関係について、上記式（４）がさらに成り立つ。

第１０の実施形態に関して、特に高帯域幅の場合、効率的な並列化をサポートできることを基本的に述べておくべきである。高いサンプリングレートを有するアナログ−デジタル変換器およびデジタル−アナログ変換器は、高いクロックレートのデータストリームを、低いクロックレートで複数のデータストリームに変換するために、デシリアライザおよびシリアライザを必要とすることが多く、例えば、プログラマブルロジックを含むデータ処理を効率的に実現することができるようにする。これは、並列化係数Ｋだけ短いことが好ましいが代わりにＫ個の数の並列ＦＩＦＯメモリの使用を含み、前記メモリの入出力クロックは、前記係数kによって低減される。

最後に、図１１は、レーダターゲットシミュレーションのための本発明による方法のための例示的なフローチャートを示す。第１のステップ１１００において、レーダシステムによって送信されたレーダ信号は、アナログ−デジタル変換器を使用して入力信号として受信される。第２のステップ１１０１によれば、デジタル−アナログ変換器を使用して、レーダターゲットのシミュレーションのために、出力信号がレーダシステムに返される。続いて、第３のステップ１１０２において、アナログ−デジタル変換器およびデジタル−アナログ変換器は、それぞれの場合において異なるサンプリングレートで動作される。

本発明は、上述した例示的な実施形態に限定されない。ＧＰＳ信号の代わりに、一例として、時間同期のために移動無線システムにおいて発信される別の時間特性信号を使用することも可能である。他の衛星支援システム、例えばＮＮＳＳシステムまたはＳＢＡＳシステムを使用することも可能である。明細書に記載されている全ての特徴、または特許請求の範囲において請求されている特徴、または図面に示されている特徴は、本発明の範囲内で互いに任意に組み合わせることができる。

１ レーダターゲットシミュレータ
２、２０４、７０５、８０２、９０２、１００２ アナログ−デジタル変換器
３、２０５、７１５ 第１のクロック発生器
４、２０８、７１０，８０４、９０４，１００６ デジタル−アナログ変換器
５，２０９、７１６１、７１６２、・・・、７１６ｎ 第２のクロック発生器
２０１、２１２、６０１ ホーンアンテナ
２０２、２１１、３０２、３０７、４０２，４１０，５０２，５０８、５１１、６０２、６０８，６０９，７０２、７１３ 増幅器
２０３、２１０、３０６、４０７，５０７，６０７、７０４，７１１ フィルタ
２０６、７０８，８０３、９０３、１００４ メモリ
３０１，４０１，５０１，６０１，７０１ 受信アンテナ
３０３、４０４，５０４、６０４ マルチレートシステム
３０４，５０５，６０５，８０１，９０１、１００１ 入力チャネル
３０５、４０６、４０９，５０６、６０６，８０５、９０５、１００７ 出力チャネル
３０８ 出力側増幅器
３０９，４１１，５１２，６１０、７１４ 送信アンテナ
４０３、５０３，７０３ 入力側混合器
４０８，７０９ 調整可能増幅器
４０９、５１０、７１２ 出力側混合器
５０９，７０７ 混合器
６０３，６０７ バンドパスフィルタ
７０６ 混合器ペア
１００３ 第１のＳｅｒＤｅｓユニット
１００５ 第２のＳｅｒＤｅｓユニット

Claims (12)

1. 第１のクロック発生器を備えたアナログ−デジタル変換器と、第２のクロック発生器を備えたデジタル−アナログ変換器を有するレーダターゲットシミュレータであって、
   前記アナログ−デジタル変換器は、レーダシステムによって送信されたレーダ信号を入力信号として受信するように構成され、
   前記デジタル−アナログ変換器は、レーダターゲットのシミュレーションのために出力信号を前記レーダシステムに戻すように構成され、
   前記第１および前記第２のクロック発生器は、前記アナログ−デジタル変換器および前記デジタル−アナログ変換器を、それぞれ異なるサンプリングレートで動作させること、
   を特徴とするレーダターゲットシミュレータ。
   
2. 請求項１又は２記載のレーダターゲットシミュレータに於いて、
   前記レーダターゲットシミュレータはメモリを有し、
   前記入力信号に関連する前記アナログ−デジタル変換器の適用可能なサンプルは、前記メモリから読み込まれる前記出力信号の形成に関する前記デジタル−アナログ変換器の適用可能な値の読み込み速度と異なる書き込み速度で前記メモリに書き込まれること、
   を特徴とするレーダターゲットシミュレータ。
   
3. 請求項１又は２記載のレーダターゲットシミュレータに於いて、
   前記レーダターゲットシミュレータは、少なくとも２つの出力チャネルを提供するために、少なくとも１つのさらなるデジタルアナログ変換器を有し、および／または、前記レーダターゲットシミュレータは、少なくとも２つの入力チャネルを提供するために、少なくとも１つのさらなるアナログデジタル変換器を有すること、
   を特徴とするレーダターゲットシミュレータ。
   
4. 請求項１乃至３の何れかに記載のレーダターゲットシミュレータに於いて、
   前記デジタル−ナログ変換器のサンプリングレートｆ_ＣＬＫｎ、ここでｎ＝１、と、前記アナログ−デジタル変換器、または、複数の出力チャネルがある場合、適用可能な前記デジタル−アナログ変換器のそれぞれの出力チャネルにおけるサンプリングレートｆ_ＣＬＫｎ、ここでｎ＝１、２、３、・・・、と、アナログ−デジタル変換器のサンプリングレートｆ_{ＣＬＫ Ｉ}の関係は、
   

   

   
   であり、
   ここで、ｖ_{ｏｂｊ ｎ}は、レーダシステムに対する１つまたはそれぞれの出力チャネルを使用し、それに応じてシミュレートされたレーダターゲットの速度であり、ｃ_０は開放空間における適用可能な電磁波の伝播速度であること、
   を特徴とするレーダターゲットシミュレータ。
   
5. 請求項１乃至４の何れかに記載のレーダターゲットシミュレータに於いて、
   前記入力信号が適用可能なキャリア信号周波数で処理するように構成されること、
   を特徴とするレーダターゲットシミュレータ。
   
6. 請求項１乃至４の何れかに記載のレーダターゲットシミュレータに於いて、
   前記レーダターゲットシミュレータは、前記入力信号を中間周波数レベルで処理するように構成され、
   前記レーダターゲットシミュレータは、前記アナログデジタル変換器を使用して変換する前に、入力信号を第１の周波数と混合するように構成された入力側ミキサを有し、
   前記レーダターゲットシミュレータは、出力側ミキサを有するか、または、複数の出力チャネルがある場合には、それに応じてそれぞれの場合に前記出力信号を第２の周波数で、または、複数の出力チャネルがある場合には、適用可能な前記デジタル−アナログ変換器を使用して変換した後、それぞれの出力チャネルにおける適用可能な第２周波数で混合する複数の出力側混合器を有すること、
   を特徴とするレーダターゲットシミュレータ。
   
7. 請求項６記載のレーダターゲットシミュレータに於いて、
   前記第１の周波数ｆ_{ＬＯ Ｉ}と前記第２の周波数ｆ_{ＬＯ ｎ}、ここでｎ＝１、との間の関係について、または、複数の出力チャネルがある場合に、それぞれの前記出力チャネルにおいて、前記第１の周波数ｆ_{ＬＯ Ｉ}と適用可能な前記第２の周波数ｆ_{ＬＯ ｎ}、ここで、ｎ＝１，２，３、・・・、との関係については、
   

   

   
   であり、
   ここでｖ_ｏｂｊｎは、レーダシステムに関する１つまたは複数のそれぞれの前記出力チャネルを使用して、それに応じてシミュレートされた前記レーダターゲットの速度であり、ｃ_０は開放空間における適用可能な電磁波の伝播速度であること、
   を特徴とするレーダターゲットシミュレータ。
   
8. 請求項１乃至７の何れかに記載のレーダターゲットシミュレータに於いて、
   前記レーダターゲットシミュレータは、前記入力信号のアンダーサンプリングに基づいて前記レーダターゲットをシミュレートするように構成されること、
   を特徴とするレーダターゲットシミュレータ。
   
9. 請求項１乃至４、６又は７の何れかに記載のレーダターゲットシミュレータに於いて、
   前記レーダターゲットシミュレータは、前記アナログデジタル変換器を使用して変換する前に、前記入力信号とローカル発振周波数を混合するように構成された入力側混合器を有し、
   前記レーダターゲットシミュレータは、前記デジタル−アナログ変換器を使用して変換した後、前記出力信号と前記ローカル発振周波数を混合するために、または、複数の出力チャネルがある場合には、アナログ−デジタル変換器を用いた変換後、これらの複数の前記出力チャネルとローカル発振器周波数と混合するために、出力側混合器を有し、
   レーダターゲットシミュレータは、追加の混合器を有するか、または、アナログ−デジタル変換器を用いた変換後、複数の出力チャネルがある場合には、それに応じて複数の追加の混合器を有し、これらはそれぞれ前記入力信号を混合周波数と混合し、または、複数の出力チャネルがある場合は、それぞれの出力チャネルにおいて適用可能な混合周波数を有するように構成されること、
   を特徴とするレーダターゲットシミュレータ。
   
10. 請求項９記載のレーダターゲットシミュレータに於いて、
    前記ローカル発振器周波数ｆ_ＬＯと前記混合周波数ｆ_{Ｍｉｘ ｎ}、ここでｎ＝１、との関係、または複数の出力チャネルがある場合、前記ローカル発振器周波数ｆ_ＬＯとそれぞれの前記出力チャネルにおける適用可能な前記混合周波数ｆ_{Ｍｉｘ ｎ}、ここでｎ＝１、２，３、・・・、との関係は、
    

    

    
    であり、
    ここで、ｖ_ｏｂｊｎは、１つまたは複数のそれぞれの前記出力チャネルを使用して、それに応じてシミュレートされたレーダターゲットの速度であり、ｃ_０は、開放空間における適用可能な電磁波の伝播速度であること、
    を特徴とするレーダターゲットシミュレータ。
11. アナログ−デジタル変換器を使用してレーダシステムによって送信されたレーダ信号を入力信号として受信するステップと、
    デジタル−アナログ変換器を使用してレーダターゲットのシミュレーションのためにレーダシステムに出力信号を返すステップと、
    それぞれの場合において、前記アナログ−デジタル変換器と前記デジタル−アナログ変換器を異なるサンプリングレートで動作させるステップと、
    を備えたことを特徴とするレーダターゲットシミュレーション方法。
    
12. 請求項１１記載のレーダターゲットシミュレーション方法に於いて、
    前記デジタル−アナログ変換器のサンプリングレートｆ_ＣＬＫｎ、ここでｎ＝１、と、前記アナログ−デジタル変換器のサンプリングレートｆ_{ＣＬＫ Ｉ}の関係、または、複数の出力チャネルがある場合、適用可能な前記デジタル−アナログ変換器のサンプリングレートｆ_ＣＬＫｎ、ここでｎ＝１、２、３、・・・、と、前記アナログ−デジタル変換器）のサンプリングレートｆ_{ＣＬＫ Ｉ}の関係は、
    

    

    
    であり、
    ここで、ｖ_ｏｂｊｎは、レーダターゲットに関連して、１つまたは複数のそれぞれの前記出力チャネルを使用して、それに応じてシミュレートされたレーダターゲットの速度であり、ｃ_０は、開放空間における適用可能な電磁波の伝播速度であること、
    を特徴とするレーダターゲットシミュレーション方法。
    

Images