CN105559825A - 超声成像系统接收前端装置 - Google Patents

超声成像系统接收前端装置 Download PDF

Info

Publication number
CN105559825A
CN105559825A CN201510970206.1A CN201510970206A CN105559825A CN 105559825 A CN105559825 A CN 105559825A CN 201510970206 A CN201510970206 A CN 201510970206A CN 105559825 A CN105559825 A CN 105559825A
Authority
CN
China
Prior art keywords
voltage pulse
main control
control unit
chip
ultrasonic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510970206.1A
Other languages
English (en)
Inventor
汪东
邵金华
孙锦
段后利
王强
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuxi Hisky Medical Technologies Co Ltd
Original Assignee
Wuxi Hisky Medical Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuxi Hisky Medical Technologies Co Ltd filed Critical Wuxi Hisky Medical Technologies Co Ltd
Priority to CN201510970206.1A priority Critical patent/CN105559825A/zh
Publication of CN105559825A publication Critical patent/CN105559825A/zh
Pending legal-status Critical Current

Links

Classifications

    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves
    • A61B8/44—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device
    • A61B8/4483—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device characterised by features of the ultrasound transducer
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves
    • A61B8/52—Devices using data or image processing specially adapted for diagnosis using ultrasonic, sonic or infrasonic waves
    • A61B8/5215—Devices using data or image processing specially adapted for diagnosis using ultrasonic, sonic or infrasonic waves involving processing of medical diagnostic data

Abstract

本发明提供一种超声成像系统接收前端装置，包括：依次连接的高压脉冲处理芯片、前端模拟处理芯片和至少一个FPGA主控单元；所述高压脉冲处理芯片，用于激励超声换能器，并对超声信号进行收发隔离和选通；所述前端模拟芯片，用于对所述超声信号进行放大、补偿、CW混频、模数转换及数字解调处理；所述至少一个FPGA主控单元，用于控制所述高压脉冲处理芯片产生高压脉冲，并对所述前端模拟处理芯片进行配置。整个超声成像系统接收前端装置使用元器件种类和数量少、占用面积小、结构简单、集成度高，便于超声成像系统的小型化和便携化。

Description

超声成像系统接收前端装置
技术领域
本发明超声成像技术领域，尤其是涉及一种超声成像系统接收前端装置。
背景技术
超声成像(超声检查、超声诊断学)是一种基于超声波的医学影像学诊断技术，使肌肉和内脏器官的大小、结构和病理学病灶可视化。超声成像系统接收前端装置，需要将几十路甚至上百路的超声换能器所接收到的回波信号经过一系列的放大以及补偿后进行模数转换，将采集到的多通道数据送入后端处理机进行数据的存储以及处理。
现有的便携式超声成像系统接收前端装置中，高压脉冲发生电路、收发隔离选通电路、连续波(Continuouswave，简称CW)调配电路、CWI/Q调理电路和数据解调电路等主要采用分立元器件搭建组成，这种电路组成会导致超声成像系统接收前端装置使用的元器件众多、占用体积大、结构复杂、集成度低等问题，影响超声成像系统的小型化和便携化。
发明内容
本发明提供一种超声成像系统接收前端装置，用于解决现有技术中，超声成像系统接收前端装置使用的元器件众多、占用面积大、结构复杂、集成度低的问题中至少一个。
本发明提供一种超声成像系统接收前端装置，包括：依次连接的高压脉冲处理芯片、前端模拟处理芯片和至少一个FPGA主控单元；
所述高压脉冲处理芯片，用于激励超声换能器，并对超声信号进行收发隔离和选通；
所述前端模拟芯片，用于对所述超声信号进行放大、补偿、CW混频、模数转换及数字解调处理；
所述至少一个FPGA主控单元，用于控制所述高压脉冲处理芯片产生高压脉冲，并对所述前端模拟处理芯片进行配置。
可选地，所述高压脉冲处理芯片包括：高压脉冲发生器和收发隔离电路；
所述高压脉冲发生器，用于产生激励超声换能器的高压脉冲，以使超声换能器产生回波信号；
所述收发隔离电路，用于对所述回波信号进行收发隔离处理。
优选地，所述至少一个FPGA主控单元通过SPI接口对所述前端模拟芯片进行配置。
进一步地，所述前端模拟芯片包括：低噪声放大器、压控增益衰减器、可编程增益控制器、可编程低通滤波器、连续波混频器、CWI/Q调理电路、模数转换器和数字解调电路。
进一步地，所述前端模拟芯片通过低压差分信号高速串行数据接口将采样数据传入所述至少一个FPGA主控单元，所述至少一个FPGA主控单元完成数据的串并转换并进行数据存储。
可选地，所述FPGA主控单元完成数据的串并转换，包括：
所述FPGA主控单元利用内部IOB(输入输出模块)中的两个ISERDES1资源并联完成串并转换。
本发明提供的超声成像系统接收前端装置。由用于激励超声换能器，并对超声信号进行收发隔离和选通的高压脉冲处理芯片，用于对所述超声信号进行放大、补偿、CW混频、模数转换及数字解调处理的前端模拟芯片，及用于控制所述高压脉冲处理芯片产生高压脉冲，并对所述前端模拟处理芯片进行配置的至少一个FPGA主控单元组成，整个超声成像系统接收前端装置使用元器件种类和数量少、占用面积小、结构简单、集成度高，便于超声成像系统的小型化和便携化。
附图说明
图1为本发明实施例一提供的一种超声成像系统接收前端装置的结构示意图；
图2为本发明实施例二提供的另一种超声成像系统接收前端装置的结构示意图。
具体实施方式
图1为本发明实施例一提供的一种超声成像系统接收前端装置的结构示意图。如图1所示，该超声成像系统接收前端装置，包括：依次连接的高压脉冲处理芯片1、前端模拟处理芯片2和至少一个FPGA主控单元3。
其中，所述高压脉冲处理芯片1，用于激励超声换能器4，并对超声信号进行收发隔离和选通；所述前端模拟芯片2，用于对所述超声信号进行放大、补偿、CW混频、模数转换及数字解调处理；所述至少一个FPGA主控单元3，用于控制所述高压脉冲处理芯片产生高压脉冲，并对所述前端模拟处理芯片进行配置。
另外，可以理解的是，为了实现对超声换能器通道的切换，上述超声成像系统接收前端装置中，还包括高压切换开关5，高压切换开关5分别与超声换能器4和高压脉冲处理芯片1连接。
具体的，本发明中，FPGA主控单元的数量可以根据FPGA芯片的引脚及用途确定，比如选择一个或两个。举例来说，若选用两个FPGA芯片，则可分别选用XC6VLX195T和XC6SLX150T，其中，XC6VLX195T可以用来通过SPI接口对前端模拟芯片进行相应的配置，XC6SLX150T可以用来对高压脉冲处理芯片进行控制，XC6VLX195T和XC6SLX150T之间通过一定数量的输入/输出(in/Out，简称)IO接口和高速(Rocket)IO接口相连接通信。
本实施例中的超声成像系统接收前端装置，主要采用两个集成芯片和FPGA主控单元，来实现传统超声成像系统中需要大量的放大器芯片，二极管桥电路和AD芯片实现的功能。该装置将用于激励超声换能器的激励电路和收发隔离开关集成在一片集成芯片内，无需额外采用分立元件搭建收发隔离电路，将对超声信号进行放大、补偿及模数转换处理的电路集成在一个芯片内，使得超声成像系统接收前端装置结构简单，集成度高。
实际使用时，高压脉冲处理芯片首先在FPGA主控单元的控制下，产生并发射高压脉冲，激励超声换能器，超声换能器产生的回波信号会返回至高压脉冲处理芯片，高压脉冲处理芯片内部对回波信号的收发进行隔离处理后，传至前端模拟芯片内，前端模拟芯片对超声信号进行放大、补偿及模数转换处理后，将数据发送给FFPGA主控单元，FPGA再对数据进行处理和存储，以便后端的波束形成等后处理。
本实施例提供的超声成像系统接收前端装置，由用于激励超声换能器，并对超声信号进行收发隔离和选通的高压脉冲处理芯片，用于对所述超声信号进行放大、补偿、CW混频、模数转换及数字解调处理的前端模拟芯片，及用于控制所述高压脉冲处理芯片产生高压脉冲，并对所述前端模拟处理芯片进行配置的至少一个FPGA主控单元组成，整个超声成像系统接收前端装置使用元器件种类和数量少、占用面积小、结构简单、集成度高，便于超声成像系统的小型化和便携化。
图2为本发明实施例二提供的另一种超声成像系统接收前端装置的结构示意图。如图2所示，上述图1所示的高压脉冲处理芯片1可以采用HDL6M5585，相应的，至少一个FPGA主控单元13控制HDL6M5585芯片产生高压脉冲。
需要说明的是，上述高压脉冲处理芯片1还可以采用HDL6M5584，或其他具有相同或相似功能的芯片，本实施例对此不做限定。
进一步地，高压脉冲处理芯片HDL6M5585包括：高压脉冲发生器11和收发隔离电路12；
所述高压脉冲发生器，用于产生激励超声换能器的高压脉冲，以使超声换能器产生回波信号；
所述收发隔离电路，用于对所述回波信号进行收发隔离处理。
FPGA主控单元通过通用输入输出(GeneralPurposeInput/Output，简称GPIO)实现对高压脉冲处理芯片HDL6M5585的控制。超声成像系统中，高压脉冲切换开关和换能器阵列相连接，由FPGA主控单元选择要激励的换能器阵列和回波接收通道，在FPGA主控单元控制高压脉冲处理芯片HDL6M5585产生高压脉冲激励超声换能器后，回波信号会返回至HDL6M5585芯片，经过HDL6M5585芯片内部的收发隔离处理后，传至前端模拟芯片内。
具体的，所述至少一个FPGA主控单元通过SPI接口对所述前端模拟芯片进行配置。其中，上述前端模拟芯片可以为AFE5809。
前端模拟芯片AFE5809内部集成了8通道的低噪声放大器21、压控增益衰减器22、可编程增益控制器23，可编程低通滤波器24，CW混频器25，CWI/Q调理电路26、模数转换器27和数字解调电路28。AFE5809的采样率为50兆赫兹，采样精度为14位，信噪比可以达到77dB，允许输入的峰峰值电压可以达到1伏特，压控增益衰减范围可以达到42dB，回波信号经过AFE5809芯片的处理后，会通过低压差分信号(LowVoltageDifferentialSignaling，LVDS)高速串行数据接口将采样数据传入所述FPGA主控单元，FPGA主控单元利用内部输入输出模块(input/outputBlocks，简称IOB)中的ISERDES1资源完成串并转换并进行数据存储，供进一步的处理。
其中，上述ISERDES1资源的工作模式与FPGA的型号有关。比如若选择的是XC6VLX195T，则ISERDES1资源是工作在单倍数据速率(SingleDateRate，简称SDR)模式，那么则需要通过两个ISERDES1资源并联实现双倍数据速率(DoubleDataRate，简称DDR)数据解串；而若选择的是工工作在DDR模式下的FPGA，则只需一个ISERDES资源即可实现DDR解串。
在本超声成像系统接收前端装置中，超声换能器接收到的回波信号首先经过高压脉冲处理芯片，实现收发隔离以及通道的选通；然后信号经过高度集成的前端模拟芯片处理，其中包括放大、时间增益补偿、CW混频、滤波、模数转换及数字解调处理；接着FPGA控制单元利用专有资源完成数据串并转换以便后端数据处理。本技术以较低的复杂度以及功耗完成了超声成像前端数据采集任务。
本实施例提供的超声成像系统接收前端装置，由包括高压脉冲发生器和收发隔离电路的高压脉冲处理芯片、前端模拟芯片和至少一个FPGA主控单元组成，其中，前端模拟芯片包括低噪声放大器、压控增益衰减器、可编程增益控制器，可编程低通滤波器，连续波混频器，CWI/Q调理电路，模数转换器和数字解调电路,高压脉冲处理芯片和前端模拟芯片都具有较高的集成度，降低了前端电路面积，整个超声成像系统接收前端装置使用元器件种类和数量少、结构简单，集成度高，便于超声成像系统的小型化和便携化。
本领域普通技术人员可以理解：实现上述方法实施例的全部或部分步骤可以通过程序指令相关的硬件来完成，前述的程序可以存储于一计算机可读取存储介质中，该程序在执行时，执行包括上述方法实施例的步骤；而前述的存储介质包括：ROM、RAM、磁碟或者光盘等各种可以存储程序代码的介质。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (6)

1.一种超声成像系统接收前端装置，其特征在于，包括：依次连接的高压脉冲处理芯片、前端模拟处理芯片和至少一个FPGA主控单元；
所述高压脉冲处理芯片，用于激励超声换能器，并对超声信号进行收发隔离和选通；
所述前端模拟芯片，用于对所述超声信号进行放大、补偿、CW混频、模数转换及数字解调处理；
所述至少一个FPGA主控单元，用于控制所述高压脉冲处理芯片产生高压脉冲，并对所述前端模拟处理芯片进行配置。
2.根据权利要求1所述的装置，其特征在于，所述高压脉冲处理芯片包括：高压脉冲发生器和收发隔离电路；
所述高压脉冲发生器，用于产生激励超声换能器的高压脉冲，以使超声换能器产生回波信号；
所述收发隔离电路，用于对所述回波信号进行收发隔离处理。
3.根据权利要求1所述的装置，其特征在于，所述至少一个FPGA主控单元通过SPI接口对所述前端模拟芯片进行配置。
4.根据权利要求3所述的装置，其特征在于，所述前端模拟芯片包括：低噪声放大器、压控增益衰减器、可编程增益控制器、可编程低通滤波器、连续波混频器，CWI/Q调理电路，模数转换器和数字解调电路。
5.根据权利要求4所述的装置，其特征在于，所述前端模拟芯片通过低压差分信号高速串行数据接口将采样数据传入所述至少一个FPGA主控单元，所述至少一个FPGA主控单元完成数据的串并转换并进行数据存储。
6.根据权利要求5所述的装置，其特征在于，所述FPGA主控单元完成数据的串并转换，包括：
所述FPGA主控单元利用内部IOB(输入输出模块)中的两个ISERDES1资源并联完成串并转换。
CN201510970206.1A 2015-12-21 2015-12-21 超声成像系统接收前端装置 Pending CN105559825A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510970206.1A CN105559825A (zh) 2015-12-21 2015-12-21 超声成像系统接收前端装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510970206.1A CN105559825A (zh) 2015-12-21 2015-12-21 超声成像系统接收前端装置

Publications (1)

Publication Number Publication Date
CN105559825A true CN105559825A (zh) 2016-05-11

Family

ID=55870871

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510970206.1A Pending CN105559825A (zh) 2015-12-21 2015-12-21 超声成像系统接收前端装置

Country Status (1)

Country Link
CN (1) CN105559825A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106053493A (zh) * 2016-07-28 2016-10-26 东莞市迪文数字技术有限公司 一种金属结构远程损伤检测系统及其检测方法
CN109283251A (zh) * 2017-07-19 2019-01-29 中国科学院声学研究所 一种井壁成像超声相控阵的信号处理电路
CN110664431A (zh) * 2019-09-19 2020-01-10 天津大学 一种复用型超声内镜回波数据传输及图像重建装置及方法
CN110672719A (zh) * 2019-09-12 2020-01-10 清华大学 用于管内检测的相控阵超声检测装置
CN110833432A (zh) * 2018-08-15 2020-02-25 深南电路股份有限公司 超声波模拟前端装置及超声波成像设备
CN114076938A (zh) * 2022-01-19 2022-02-22 深圳市勃望初芯半导体科技有限公司 一种高集成度的超声波发射和收发切换芯片

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106053493A (zh) * 2016-07-28 2016-10-26 东莞市迪文数字技术有限公司 一种金属结构远程损伤检测系统及其检测方法
CN109283251A (zh) * 2017-07-19 2019-01-29 中国科学院声学研究所 一种井壁成像超声相控阵的信号处理电路
CN110833432A (zh) * 2018-08-15 2020-02-25 深南电路股份有限公司 超声波模拟前端装置及超声波成像设备
CN110672719A (zh) * 2019-09-12 2020-01-10 清华大学 用于管内检测的相控阵超声检测装置
CN110664431A (zh) * 2019-09-19 2020-01-10 天津大学 一种复用型超声内镜回波数据传输及图像重建装置及方法
CN114076938A (zh) * 2022-01-19 2022-02-22 深圳市勃望初芯半导体科技有限公司 一种高集成度的超声波发射和收发切换芯片

Similar Documents

Publication Publication Date Title
CN105559825A (zh) 超声成像系统接收前端装置
US10695034B2 (en) Autonomous ultrasound probe and related apparatus and methods
US6126601A (en) Method and apparatus for ultrasound imaging in multiple modes using programmable signal processor
CN103175900B (zh) 一种相控阵无损探伤装置和系统
EP2533241A2 (en) Apparatus for driving two-dimensional transducer array, medical imaging system, and method of driving two-dimensional transducer array
JP7041125B6 (ja) 低周波低電圧デジタルマイクロビーム形成器を含む超音波プローブ
CN102078204A (zh) 一种超声成像系统及其控制方法和连续波多普勒处理装置
CN109283258B (zh) 一种基于超声相控阵的检测系统
CN103454640A (zh) 一种超声波成像装置和成像方法
CN104306024B (zh) 一种超声装置
CN101305923A (zh) 一种超声诊断仪
Wang et al. Ultrasonic signal acquisition and processing platform based on Zynq SoC
Kidav et al. Architecture and FPGA prototype of cycle stealing DMA array signal processor for ultrasound sector imaging systems
Kidav et al. Design of a 128‐channel transceiver hardware for medical ultrasound imaging systems
CN205322360U (zh) 超声成像系统接收前端装置
CN105919625A (zh) 脉冲多普勒壁滤波处理方法及处理系统
JP7059258B2 (ja) マルチラインデジタルマイクロビーム形成器を含む超音波プローブ
Jensen et al. 8a-3 system architecture of an experimental synthetic aperture real-time ultrasound system
Tarpara et al. Design and development of reconfigurable embedded system for real‐time acquisition and processing of multichannel ultrasonic signals
CN104586426B (zh) 一种基于超声时间反演的医学影像系统
CN105593697A (zh) 使用三态发送脉冲器用于任意波形生成的方法和系统
CN201046126Y (zh) 一种超声诊断仪发射电路
CN203838128U (zh) 超声波无损检测高速数据采集与处理系统
KR102455385B1 (ko) 작동가능한 적응식 초음파 이미징 시스템
Cacko et al. Low-power ultrasound imaging on mixed FPGA/GPU systems

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication
RJ01 Rejection of invention patent application after publication

Application publication date: 20160511