CN107977043B - 一种可变分数倍采样率的选取方法 - Google Patents

Abstract

本发明公开了一种可变分数倍采样率的选取方法，首先获取抗混叠时采样率和采样率转换倍数的取值范围，取值范围与输出波形的重复频率相关，然后，根据DDWS波形发生器的最大采样率与DDWS波形发生器输出波形的重复频率的比值，DDWS波形发生器中滤波器的截止频率与DDWS波形发生器的最大采样率、DDWS波形发生器输出波形的最高频率与DDWS波形发生器的最大采样率的关系，获取采样率转换倍数的具体值并得到采样率。使其在避免频谱混叠的前提下尽可能地减小采样率点数，以减少DDWS波形发生器的硬件工作量和所需的存储深度。本发明中的采样率是可以随着输出波形的频率发生改变的，与输出波形之间的联系更紧密，灵活性更强，且减小了仪器的硬件工作量。

Description

一种可变分数倍采样率的选取方法

技术领域

本发明属于任意波形发生器技术领域，更为具体地讲，涉及一种可变分数倍采样率的选取方法。

背景技术

随着现代通信技术的快速发展，测试系统对信号频率的精确度和稳定性要求越来越高。相比于传统的模拟方式的频率合成技术相比，直接数字合成技术(DDS技术)是一种全数字方式的频率合成技术，因其具有频率分辨率高、转换时间快、相位噪声低等优点，DDS技术成为了目前应用最广泛的频率合成技术。

DDS技术采用查找表的结构，存入查找表中的波形数据通过高速DAC最终转换为理想的目标波形。基于DDS的波形含成技术根据结构和原理的差异，可分为有两种：直接数字频率合成(DDFS)技术和直接数字波形合成(DDWS)技术。

由于DDFS技术采用抽点方式输出波形数据点，属于非顺序读取，导致存储器的读取速率受限，波形存储器内的数据点并非全部输出而是依据频率控制字等间隔输出，因此不适合于复杂信号的合成。同时，受波形査找表存储容量的限制，DDFS的相位累加器位数无法取较大的值。

由于DDWS技术采用逐点方式输出所有的数据点，不存在相位截断误差，因此保留了原始波形的所有细节，可以无丢失地还原波形。

DDWS的系统框图如图1所示。DDWS架构主要包括系统控制单元、波形设计单元、可编程时钟产生单元、地址产生单元、高速储存器和信号输出单元6个部分。其工作原理为根据目标信号特性，设计转换速率和波形长度等参数，计算出信号各点幅度值，并将数据预先存储在高速存储器中，FPGA根据用户看控制或特定协议，将波形数据从高速存储器(RAM)中读出，经由高速信号输出单元(DAC)完成波形信号的合成。此时计算出的采样点数从可编程时钟单元输入，然后参与采样。

国内、外学者一直对DDWS保持浓厚的兴趣，对其进行了深入而广泛的研究和应用。Zhao Yingxiao等人基于DDWS技术，针对雷达系统产生了多波段高频率LFM调制信号。鲍晓祺、GuoGuangkun等人使用传统地址累加器和状态机相结合的方法实现了序列波形、触发等待等复杂波形功能。这些波形合成方法主要使用了复杂的地址发生器来进行波形合成，有些还不具备对序列波形的合成能力。2011年，Matthew T.Hunter等人提出了一种具有ARBITRARY因子插值器和固定频率DAC采样时钟的AWG，它包括提供数字的波形存储器波形信号采样率和任意因子内插器(AFI)耦合以接收数字波形信号或经处理的数字波形信号。

采样率的选取是任意波形发生器的关键技术之一，合适的采样率对于输出波形的重构有重要影响。传统任意波形发生器可选取的采样率有可变整数倍采样率、固定任意倍采样率等。在实际采样过程中，选取整数倍采样率的方法是将输出波形的频率转换到采样率上，采样率是可以随着不同信号的频率而发生改变，但有时不能同时满足避免频谱混叠与准确地重构信号的要求，从而使恢复的波形失真严重；选取任意倍采样率的方法是将采样信号的频率转换到一个固定的采样率上，这个采样率是任意的，可以为分数，但为了使重构信号与原信号接近，所需采样点数可能很大，从而加大了硬件的工作量。

发明内容

本发明的目的在于克服现有技术的不足，提出一种可变分数倍采样率的选取方法，采样率在满足抗混叠的前提下，前提下尽可能地减小采样率点数，以减少信号发生器的硬件工作量和所需的存储深度。

为实现上述发明目的，本发明可变分数倍采样率的选取方法，其特征在于，包括以下步骤：

(1)、获取抗混叠时(避免频谱混叠条件时)采样率转换倍数

的取值范围：

其中:

C、B分别满足0<C<1、0<B<1且0<C+B<1，f_c为DDWS波形发生器中滤波器的截止频率，f_smax为DDWS波形发生器的最大采样率，f为DDWS波形发生器输出波形的重复频率，即单位时间内完整输出波形的个数，f_max为DDWS波形发生器输出波形的最高频率，

为采样率转换倍数，p、q均为正整数；

(2)、选取采样率的具体值

令

C+B＝β，则公式(1)可以化简为：

即

情况1：当

时，对α进行向下取整，得到：

其中，

为向下取整；

情况2：当

时，取：

其中，

为向上取整；

最终

其中，GCD(p’，q^′)为p’，q^′的最大公因子；

根据情况1或情况2得到p、q的取值，选取采样率

作为DDWS波形发生器的采样率，用p个点去采样q个周期的波形。

本发明的目的是这样实现的。

针对DDWS波形发生器，本发明提出一种可变分数倍采样率的选取方法，首先获取抗混叠时即避免频谱混叠条件时采样率和采样率转换倍数的取值范围，取值范围与输出波形的重复频率相关，然后，根据DDWS波形发生器的最大采样率与DDWS波形发生器输出波形的重复频率的比值α，DDWS波形发生器中滤波器的截止频率与DDWS波形发生器的最大采样率、DDWS波形发生器输出波形的最高频率与DDWS波形发生器的最大采样率的关系，得到采样率转换倍数的具体值，最后根据采样率和采样率转换倍数的关系，得到采样率。使其在避免频谱混叠的前提下尽可能地减小采样率点数，以减少DDWS波形发生器的硬件工作量和所需的存储深度。与传统的固定任意倍采样率的方法相比，本发明中的采样率是可以随着输出波形的频率发生改变的，与输出波形之间的联系更紧密，灵活性更强，且减小了仪器的硬件工作量。与传统的可变有理数倍采样率的方法相比，本发明中采样率下的输出波形的误差更小，且减小抽取和插值因子，使采样过程更简单。

附图说明

图1是DDWS的系统框图；

图2是输出波形的傅里叶变换过程频谱图，其中，(a)为需要的频谱图，(b)为冲击信号的频谱图，(c)为抽样信号的频谱图；

图3是被采样信号的频谱与波形发生器的截止频率示意图；

图4是左和右七个过零点绘制的sinc函数曲线图；

图5是信号的带宽重构点显示信号示意图；

图6是本发明可变分数倍采样率的选取方法的流程图。

具体实施方式

下面结合附图对本发明的具体实施方式进行描述，以便本领域的技术人员更好地理解本发明。需要特别提醒注意的是，在以下的描述中，当已知功能和设计的详细描述也许会淡化本发明的主要内容时，这些描述在这里将被忽略。

一、基本理论

1、抗混叠

采样前的信号为连续的模拟信号，经过均匀采样之后变成了离散的数字信号。再经过傅里叶变换之后得到信号的频谱图，由于傅里叶变换可能会使信号的频谱图产生混叠，进一步影响信号的恢复。故在对信号进行采样时，必须避免频谱混叠。混叠是指取样信号被还原成连续信号时产生彼此交叠而失真的现象，发生在傅里叶变换期间。当混叠发生时，原始信号无法从取样信号还原。依据香农采样定理，采样频率至少为信号最高频率的2倍。

图2是输出波形的傅里叶变换过程频谱图，其中，(a)为需要的频谱图，(b)为冲击信号的频谱图，(c)为抽样信号的频谱图。从图2可以看出，c图信号是a图信号的不断重复，称除了中心位置之外的频谱为镜像频谱。若镜像频谱与中心频谱距离过小，则会产生频谱混叠，具体如图3所示：

由图3可知，若要避免频谱混叠，必须满足公式：

f_c+f_max<f_s (3)

其中，f_c为DDWS波形发生器中滤波器截止频率，f_max为DDWS波形发生器输出波形的最高频率，f_s为采样率。

2、采样率变换

假设有一个连续绝对可积分信号x(t)的样本x(nT_s)，其中t是以秒为单位的时间(实数)，n是整数，T_s是采样周期。假设x(t)被限制到±F_s/2，其中F_s＝1/T_s是采样率。如果X(ω)表示x(t)的傅里叶变换，即

继续假设当|ω|>π×F_s时，X(ω)＝0。因此，香农采样定理给出了从样本x(nT_s)得到x(t)方式：

其中，

如果要以新的采样率

对x(t)进行重新采样，我们只需要以整数倍T’_s对式(1)进行求值。当新采样率F‘_s小于原始速率Fs时，低通截止值必须低于新的较低采样率的一半。因此，在理想的低通的情况下，

其中比例因子保持通带中的单位增益。

sinc函数对原点t＝0左右的图如图4所示。注意，峰值处于幅度1，并且在所有非零整数处发生过零点。sinc函数可以被看作是一个双曲线加权的正弦函数，其原点被取消为零。

如果“*”表示数字信号的卷积运算，则等式(1)中的求和可以写成x(t)*h(t)。

一个sinc函数相加在一起以重构带限信号如图5所示，其中，虚线表示组分sinc函数，实线显示了通过对组件sinc函数求和获得的样本的唯一带限重建。图5显示了五个sinc函数的叠加，每个函数以单位幅度为单位，并以一个样本间隔移位。这些sinc函数将用于重构离散时间信号x＝[…0,1,1,1,1,0…]的带内插值。在每个采样时刻t＝nT_s，实线均通过单个sinc函数的顶点，这能重新说明插值通过现有样本的事实。

二、方案

由于DDWS(直接数字波形合成)采用逐点输出波形数据，不存在截断误差，可以最大程度保证信号的细节不遗漏。因此，本发明仅讨论DDWS中的可变分数采样率的选取，如图6所示，本发明可变分数倍采样率的选取方法包括以下步骤：

步骤S1：获取抗混叠时(避免频谱混叠条件时)采样率f_s和采样率转换倍数

的取值范围：

由抗混叠的基本理论可知，为了避免频谱混叠，必须满足公式：

f_c+f_max<f_s (3)

其中，f_c为DDWS波形发生器中滤波器截止频率，f_max为DDWS波形发生器输出波形的最高频率，f_s为采样率。

且在实际采样过程中，f_c、f_max与DDWS波形发生器的最大采样率f_smax有一定的倍数关系，即：

f_c＝C×f_smax，f_max＝B×f_smax (5)

因此有：

(C×f_smax+B×f_smax)<f_s (6)

进一步化简为：

(C+B)×f_smax<f_s (7)

又因为实际的采样率必须小于最大采样率，即必须满足f_s<f_smax，故采样率的取值范围整理为：

(C+B)×f_smax<f_s<f_smax (8)

其中，C、B分别满足0<C<1、0<B<1且0<C+B<1。

在本发明中，目的是选取一个采样率，使它尽可能接近最大采样率。故用

替代

即：

化简为：

其中，f为输出波形的重复频率，即单位时间内完整输出波形的个数，p、q均为正整数；

取：

此时的采样率f_s接近最大采样率。将f_s带入式(8)，有：

得到避免频谱混叠条件时，

的取值范围为：

其中，f为输出波形的重复频率，即单位时间内完整输出波形的个数，p、q均为正整数。

步骤S2：选取采样率的具体值

令

C+B＝β,则公式(14)可以化简为：

即：

情况1：当

时

对α进行向下取整，得到：

其中，

表示向下取整；

情况2：当

时

只要满足

必定存在一个正整数q，使得式(2)成立。

在这里，我们取最小值，即：

其中，

表示向上取整；

最终

其中，GCD(p’，q′)为p’，q′的最大公因子。

分两种情况得到p、q的最终取值，得

因此用p个点去采样q个周期的波形。

三、实例

1、DDWS波形发生器的最大采样率f_smax＝4GHz，滤波器的截止频率f_c＝2GHz，输出波形的重复频率f＝10MHz，输出波形的最大频率f_max＝1.5GHz，原采样率为f_si＝300×f＝3GHz。采用本发明中提出的新方法得到采样率，并与传统的可变有理数倍采样率、固定任意倍采样率方法下的采样过程进行分别进行比较讨论。

1.1、采用传统的有理倍采样率转换方法：

设内插因子为L，抽取因子为M，则有：

1.2、采用传统的任意倍采样率转换方法：

采样率f_s＝f_smax＝4GHz

1.3、采用本发明方法：

计算α的值：

计算β的值：

可得β＝B+C＝0.875

然后计算α与

的值：

比较α与

的值：

属于情况1。

故：

验证：3.5GHz＝f_c+f_max<f_s＝4GHz

满足避免频谱混叠的条件:f_c+f_max<f_s

结论：在本实例中，本发明提出的新方法与传统的两种采样率转换方法有一样的参数。

2、DDWS波形发生器的最大采样率f_smax＝4.1GHz，滤波器的截止频率f_c＝2GHz，波形的重复频率f＝1GHz，波形的最大频率f_max＝1.28GHz，原采样率为f_si＝3×f＝3GHz。采用本发明中提出的新方法得到采样率，并与传统的可变有理数倍采样率、固定任意倍采样率方法下的采样过程进行分别进行比较讨论。

2.1、采用传统的有理倍采样率转换方法：

设内插因子为L，抽取因子为M，则有：

2.2、采用传统的任意倍采样率转换方法：

采样率f_s＝f_smax＝4.1GHz

2.3、采用本发明方法：

计算α的值：

计算β的值：

可得β＝B+C＝0.8001，

比较α与

的值：

属于情况2。

取

得到：

p’＝21，

GCD(p’，q′)＝3

可得

所以得

验证：3.28GHz＝f_c+f_max<f_s＝3.5GHz

满足避免频谱混叠的条件:f_c+f_max<f_s

三种采样率情况下，实际采样过程中的仪器参数比较如表1：

表1

由表1可知，采用本发明方法设定采样率时，减小了硬件的复杂度，包括：抽取因子、插值因子和从缓冲区提取的系数个数，同时也降低了对仪器所需的存储深度的要求。

尽管上面对本发明说明性的具体实施方式进行了描述，以便于本技术领域的技术人员理解本发明，但应该清楚，本发明不限于具体实施方式的范围，对本技术领域的普通技术人员来讲，只要各种变化在所附的权利要求限定和确定的本发明的精神和范围内，这些变化是显而易见的，一切利用本发明构思的发明创造均在保护之列。

Claims (1)

1.一种可变分数倍采样率的选取方法，其特征在于，包括以下步骤：

(1)、在抗混叠的前提下得到采样率转换倍数

的取值范围：

其中:

C、B分别满足0<C<1、0<B<1且0<C+B<1，f_c为DDWS波形发生器中滤波器的截止频率，f_smax为DDWS波形发生器的最大采样率，f为DDWS波形发生器输出波形的重复频率，即单位时间内完整输出波形的个数，f_max为DDWS波形发生器输出波形的最高频率，p、q均为正整数；

(2)、选取采样率的具体值

令

C+B＝β，则公式(1)可以化简为：

即

情况1：当

时，对α进行向下取整，得到：

情况2：当

时，取：

最终

其中，GCD(p’，q′)为p’，q′的最大公因子；

根据情况1或情况2得到p、q的取值，选取采样率

作为DDWS波形发生器的采样率，用p个点去采样q个周期的波形。

Images