JP2020057690A - 半導体装置及び電圧設定方法 - Google Patents
半導体装置及び電圧設定方法 Download PDFInfo
- Publication number
- JP2020057690A JP2020057690A JP2018187311A JP2018187311A JP2020057690A JP 2020057690 A JP2020057690 A JP 2020057690A JP 2018187311 A JP2018187311 A JP 2018187311A JP 2018187311 A JP2018187311 A JP 2018187311A JP 2020057690 A JP2020057690 A JP 2020057690A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- logic block
- voltage value
- value
- operating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/003—Modifications for increasing the reliability for protection
- H03K19/00369—Modifications for compensating variations of temperature, supply voltage or other physical parameters
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01K—MEASURING TEMPERATURE; MEASURING QUANTITY OF HEAT; THERMALLY-SENSITIVE ELEMENTS NOT OTHERWISE PROVIDED FOR
- G01K7/00—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements
- G01K7/16—Measuring temperature based on the use of electric or magnetic elements directly sensitive to heat ; Power supply therefor, e.g. using thermoelectric elements using resistive elements
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/30—Marginal testing, e.g. by varying supply voltage
- G01R31/3004—Current or voltage test
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
【課題】半導体装置を構成する要素の劣化を抑制することができる半導体装置及び電圧設定方法を提供する。【解決手段】半導体装置1は、論理ブロック2と、前記論理ブロック2の動作を診断する診断部3と、前記論理ブロック2が正常に動作すると前記診断部3により診断される下限の電圧値を用いて、前記論理ブロック2を動作させるための電圧値を設定する電圧制御部4とを有する。【選択図】図1
Description
本発明は半導体装置及び電圧設定方法に関し、例えば論理ブロックを動作させるための電圧を設定する半導体装置及び電圧設定方法に関する。
NBTI(Negative Bias Temperature Instability)やHCI(Hot Carrier Injection)などに起因する半導体装置の経年劣化が問題となっている。このため、半導体装置を構成する要素の劣化に関する様々な技術が提案されている。例えば、特許文献1では、LBIST(Logic Built-In Self-Test)を制御するセルフテストコントローラと、温度センサと、クロック周期制御回路と、電源回路とを備え、温度の影響を考慮しつつ経年劣化を容易に判定することができる集積回路を開示している。
半導体プロセスの微細化が進むにつれ、半導体装置を構成する要素の寿命が短くなっている。そのため、製品の動作中の経年劣化を考慮した設計がますます求められており、設計難易度が増している。したがって、経年劣化の進行を抑制することができる技術が求められている。
なお、特許文献1に開示された技術は、クロックの周波数又は電源電圧を変化させてテストを行なうことにより対象回路の経年劣化を判定することはできるが、経年劣化の進行を抑制することはできない。
なお、特許文献1に開示された技術は、クロックの周波数又は電源電圧を変化させてテストを行なうことにより対象回路の経年劣化を判定することはできるが、経年劣化の進行を抑制することはできない。
その他の課題と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
一実施の形態によれば、電圧制御部は、診断部により論理ブロックが正常に動作すると診断される下限の電圧値を用いて、論理ブロックを動作させるための電圧値を設定する。
前記一実施の形態によれば、半導体装置を構成する要素の劣化を抑制することができる。
説明の明確化のため、以下の記載及び図面は、適宜、省略、及び簡略化がなされている。なお、各図面において、同一の要素には同一の符号が付されており、必要に応じて重複説明は省略されている。
<実施の形態の概要>
実施の形態の詳細な説明に先立って、まず、実施の形態の概要について説明する。図1は、実施の形態の概要にかかる半導体装置1の構成の一例を示すブロック図である。図1に示すように、半導体装置1は、論理ブロック2と、診断部3と、電圧制御部4とを有する。
実施の形態の詳細な説明に先立って、まず、実施の形態の概要について説明する。図1は、実施の形態の概要にかかる半導体装置1の構成の一例を示すブロック図である。図1に示すように、半導体装置1は、論理ブロック2と、診断部3と、電圧制御部4とを有する。
論理ブロック2は、論理演算を行なう回路のブロックである。診断部3は、論理ブロック2の動作を診断する。診断部3は、例えば、論理ブロック2が所定の性能に達しているか否かを、所定の診断メカニズムを用いて診断する。この所定の診断メカニズムは、例えば、LBISTであるが、これに限らず任意の公知の診断メカニズムを用いることができる。例えば、診断部3は、デュアルコア・ロックステップ方式により論理ブロック2の診断を行なってもよい。
電圧制御部4は、論理ブロック2を動作させるための電圧値を設定する。特に、電圧制御部4は、論理ブロック2が正常に動作すると診断部3により診断される下限の電圧値を用いて、論理ブロック2を動作させるための電圧値を設定する。電圧制御部4は、この下限の電圧値を論理ブロック2を動作させるための電圧値としてもよいし、この下限の電圧値に所定のマージンを付加した値を論理ブロック2を動作させるための電圧値としてもよい。論理ブロック2は、電圧制御部4により設定された電圧で動作する。
なお、電圧制御部4は、例えば、論理ブロック2の通常使用時の電圧値として、上記設定を行なう。通常使用とは、論理ブロック2についてのテスト(例えばLBIST)を実施するための動作といった試験動作のために論理ブロック2を使用することではなく、例えば、論理ブロック2によりユーザプログラムに従った処理を行なうために論理ブロック2を使用することをいう。
なお、電圧制御部4は、例えば、論理ブロック2の通常使用時の電圧値として、上記設定を行なう。通常使用とは、論理ブロック2についてのテスト(例えばLBIST)を実施するための動作といった試験動作のために論理ブロック2を使用することではなく、例えば、論理ブロック2によりユーザプログラムに従った処理を行なうために論理ブロック2を使用することをいう。
このような構成において、半導体装置1では、まず、論理ブロック2を動作させるための仮の電圧値を設定するとともに、この仮の電圧値で論理ブロック2が正常に動作するか否かを診断することにより、論理ブロック2が正常に動作する下限の電圧値を探す。そして、探し出された下限の電圧値を用いて、論理ブロック2を動作させるための電圧値の本設定を行なう。
一般的に、半導体装置に含まれる要素(回路)の劣化は、動作電圧が高いほど加速的に進行する。半導体装置1によれば、論理ブロック2の正常な動作を保障しつつ、なるべく低い電圧を設定することができる。このため、劣化を抑制することができる。つまり、上述した技術を用いない場合に比べれば、論理ブロック2の設計段階において劣化を考慮しなくても済むので、設計難易度を低減することができる。
また、論理ブロック2の正常な動作が可能な電圧の下限は、半導体プロセスにおけるばらつき、累積稼働時間、稼働環境によって異なる。すなわち、様々な変動要因が存在する。しかしながら、半導体装置1自体が、論理ブロック2が正常に動作する下限の電圧値を探し、論理ブロック2を動作させるための電圧値の本設定を行なう。このため、上述した変動要因によらず、半導体装置1にとって適切な電圧値を設定することができる。
また、論理ブロック2の正常な動作が可能な電圧の下限は、半導体プロセスにおけるばらつき、累積稼働時間、稼働環境によって異なる。すなわち、様々な変動要因が存在する。しかしながら、半導体装置1自体が、論理ブロック2が正常に動作する下限の電圧値を探し、論理ブロック2を動作させるための電圧値の本設定を行なう。このため、上述した変動要因によらず、半導体装置1にとって適切な電圧値を設定することができる。
<実施の形態1>
次に、実施の形態の詳細について説明する。図2は、実施の形態1にかかるMCU(Micro Controller Unit)10の構成の一例を示すブロック図である。なお、MCU10は、図1の半導体装置1の一例である。MCU10は、図2に示すように、論理ブロック100と、LBIST制御部200と、コア電圧生成回路300と、電圧制御部400とを有する。
次に、実施の形態の詳細について説明する。図2は、実施の形態1にかかるMCU(Micro Controller Unit)10の構成の一例を示すブロック図である。なお、MCU10は、図1の半導体装置1の一例である。MCU10は、図2に示すように、論理ブロック100と、LBIST制御部200と、コア電圧生成回路300と、電圧制御部400とを有する。
論理ブロック100は、図1の論理ブロック2に相当し、論理演算を行なう回路のブロックである。例えば、論理ブロック100は、CPU(Central Processing Unit)コアなどの演算回路である。
LBIST制御部200は、論理ブロック100についてのロジックBIST(LBIST)を制御する回路である。LBIST制御部200は、図1の診断部3に相当し、論理ブロック100についてLBISTによるテストを実施し、論理ブロック100の動作を診断する。LBIST制御部200は、このテストにより、論理ブロック100が所定の性能(より詳細には正常な製品としてMCU10が満たすべき所定の性能)を発揮するか否かを診断する。具体的には、LBIST制御部200は、例えば、所定の周波数(以下、ターゲット周波数と称す)の動作周波数で論理ブロック100が動作可能か否かを診断する。
コア電圧生成回路300は、論理ブロック100を動作させるための電圧、すなわちコア電圧を生成し、論理ブロック100に印加する回路である。コア電圧生成回路300は、例えば、所定の電源電圧を、電圧制御部400から指定された電圧に変換するDC−DCコンバータである。なお、コア電圧生成回路300は、電圧制御部400から指定された電圧を論理ブロック100に印加する回路であればよく、その具体的な構成は限定されない。例えば、コア電圧生成回路300は、スイッチングレギュレータであってもよいし、LDO(Low Drop Out)型レギュレータであってもよい。また、コア電圧生成回路300は、必ずしもMCU10に含まれなくてもよく、例えば、外付け電源IC(Integrated Circuit)でもよい。
電圧制御部400は、図1の電圧制御部4に相当し、コア電圧の電圧値を設定する。電圧制御部400は、所定の性能での論理ブロック100の動作が可能であるとLBIST制御部200により診断される下限の電圧値を、コア電圧の電圧値とする。電圧制御部400は、コア電圧として設定可能な所定の下限値からコア電圧として設定可能な所定の上限値までの範囲でコア電圧を設定する。本実施の形態では、電圧制御部400は、この所定の下限値から所定の刻み幅で電圧値を上昇させるようコア電圧の仮設定を逐次行い、所定の性能での論理ブロック100の動作が可能であるとLBIST制御部200により診断される最低の電圧値を探索する。そして、電圧制御部400は、所定の性能での論理ブロック100の動作が可能な最低の電圧値を、コア電圧として確定する。なお、本実施の形態では、上述の通り、電圧制御部400は、所定の下限値から段階的に電圧値を上昇させるようコア電圧の仮設定を行うが、所定の上限値から所定の刻み幅で電圧値を降下させるようコア電圧の仮設定を逐次行って探索を行なってもよい。
図3は、MCU10におけるコア電圧の設定動作の一例について示すフローチャートである。以下、図3を参照しつつ、コア電圧の設定動作について説明する。図3に示すコア電圧の設定動作は、例えば、MCU10の起動時、もしくは一定周期毎に行なわれる。
ステップS100において、電圧制御部400は、コア電圧として、所定の下限値を設定する。具体的には、電圧制御部400は、所定の下限値のコア電圧を生成するようコア電圧生成回路300を制御する。なお、このとき設定される電圧値は、所定の性能(具体的には、例えばターゲット周波数)での論理ブロック100の動作が可能であるとLBIST制御部200により診断される最低の電圧値を探索するための設定値であるため、仮の設定値である。ステップS100の後、処理はステップS101へ移行する。
ステップS101において、LBIST制御部200は、論理ブロック100にテストパターンを入力し、その入力に対する論理ブロック100の出力と期待値とを比較することにより、論理ブロック100が所定の性能を発揮しているか否かを診断する。所定の性能を発揮していない場合(ステップS101でFail)、処理はステップS102へ移行し、所定の性能を発揮している場合(ステップS101でPass)、処理はステップS103へ移行する。
ステップS102では、電圧制御部400は、現在設定されているコア電圧の電圧値よりも、所定の刻み幅だけ高い電圧値を、コア電圧として設定する。すなわち、電圧制御部400は、コア電圧の仮設定値を現在の値よりも上げる。これにより、コア電圧生成回路300は、現在の電圧よりも所定の刻み幅だけ高い電圧を論理ブロック100に印加する。ステップS102の後、処理は再びステップS101へ戻り、上述した診断が繰り返される。
ステップS101における診断にパスした場合、ステップS103において、電圧制御部400は、現在の仮設定値をコア電圧の設定値として確定する。すなわち、電圧制御部400は、診断にパスする下限の電圧値を論理ブロック100を動作させるための電圧値として本設定する。
以上、実施の形態1について説明した。実施の形態1にかかるMCU10では、電圧制御部400は、LBISTの結果に基づいて、コア電圧を設定する。このため、所定の性能で論理ブロック100を動作させつつ、コア電圧を必要最小限の動作電圧に抑制することができる。よって、このように、コア電圧を必要最小限の動作電圧とすることができるため、論理ブロック100の劣化を抑制することができる。論理ブロック100の設計においては、論理ブロック100の劣化具合を考慮した設計が求められる。しかしながら、本実施の形態では、上述のように、論理ブロック100の劣化を抑制することができるため、本実施の形態にかかる構成を有しない場合に比べると、論理ブロック100の設計難易度を低減することができる。また、MCU10自体が上述したコア電圧の設定動作を実行する構成を備えているため、半導体プロセスにおけるばらつき、累積稼働時間、稼働環境などの個体差に応じた適切な電圧値を設定することができる。
<実施の形態2>
次に、実施の形態2について説明する。微細化が進んだ半導体プロセス(例えば、28nmプロセス、もしくは、それ以上に微細化されたプロセス)では、温度が低くなると、性能(具体的には、例えば動作周波数)が低下することが知られている。したがって、ある温度環境における診断結果に基づいて設定されたコア電圧を用いて、より低い温度環境下で論理ブロック100を動作させた場合、論理ブロック100が所定の性能を発揮しない恐れがある。したがって、本実施の形態では、コア電圧の設定時の温度環境に応じて、設定する電圧値を調整する。
次に、実施の形態2について説明する。微細化が進んだ半導体プロセス(例えば、28nmプロセス、もしくは、それ以上に微細化されたプロセス)では、温度が低くなると、性能(具体的には、例えば動作周波数)が低下することが知られている。したがって、ある温度環境における診断結果に基づいて設定されたコア電圧を用いて、より低い温度環境下で論理ブロック100を動作させた場合、論理ブロック100が所定の性能を発揮しない恐れがある。したがって、本実施の形態では、コア電圧の設定時の温度環境に応じて、設定する電圧値を調整する。
図4は、実施の形態2にかかるMCU20の構成の一例を示すブロック図である。MCU20は、温度センサ500が追加され、電圧制御部400が電圧制御部410に置き換わった点で、実施の形態1にかかるMCU10と異なっている。以下、実施の形態1と重複する説明は省略し、実施の形態1と異なる点について説明する。
温度センサ500は、MCU20のジャンクション温度(MCU20の内部の温度)を測定するセンサ回路である。例えば、温度センサ500は、温度に依存して抵抗値が変化する抵抗素子を含んで構成される。そのような抵抗素子として、例えばバイポーラトランジスタ素子又はダイオード素子が用いられる。温度センサ500は、抵抗素子の抵抗値が温度に応じて変化することで、温度に依存した電圧を出力する。
電圧制御部410は、コア電圧の電圧値を最終的に確定する際に、診断にパスする下限の電圧値に温度センサ500により測定された温度に応じた所定値を付加した電圧値を、コア電圧の電圧値として設定する。
図5は、論理ブロック100の温度特性について模式的に示すグラフである。上述した通り、論理ブロック100の性能(動作周波数)は、温度に依存している。具体的は、温度が低くなると性能も低下する。図5において、実線50は、所定の性能(例えば、ターゲット周波数)を示している。また、破線51は、コア電圧として電圧V1が設定された場合の温度特性を示しており、破線52は、コア電圧として電圧V2が設定された場合の温度特性を示している。なお、これらの電圧値は、V1>V2の関係となっている。また、論理ブロック100の動作保証温度は、図5において、TminからTmaxの範囲の温度である。すなわち、論理ブロック100は、TminからTmaxの温度範囲において、所定の性能を発揮することが製品として求められている。
ここで、コア電圧の設定が行なわれたときの温度がTminであるとする。そして、このとき、所定の性能を満たす最低のコア電圧として、V1が設定されたとする。つまり、図5の点53で示される設定が行なわれたものとする。この場合、コア電圧の設定が行なわれたときの温度は、動作保障された温度範囲の下限である。したがって、動作保障された温度範囲内においては、論理ブロック100の性能が現在の性能を下回る恐れがない。
これに対し、コア電圧の設定が行なわれたときの温度がT1(ただし、Tmin<T1≦Tmax)であるとする。そして、このとき、所定の性能を満たす最低のコア電圧として、V2が設定されたとする。つまり、図5の点54で示される設定が行なわれたものとする。この場合、温度がT1よりも低下した場合、論理ブロック100の性能が現在の性能を下回る恐れがある。すなわち、温度がT1よりも低下した場合、論理ブロック100は、所定の性能を満たさなくなる。このため、本実施の形態では、電圧制御部410は、コア電圧として設定する電圧値をV2とするのではなく、T1に応じたマージンをV2に追加した値をコア電圧として設定する。すなわち、温度が変動した際に、破線52上で性能が推移するのではなく、破線51上で性能が推移するように、電圧制御部410は、コア電圧の設定時の温度に応じたマージンを付加する。
このマージンは、温度毎に予め定められており、電圧制御部410は予め記憶された、温度毎のマージンを参照することにより、電圧値を決定する。なお、マージン、すなわち、加算すべき所定値は、例えば実験的に予め特定される。例えば、マージン(所定値)として、コア電圧の設定時(すなわち、診断時)の温度が高いほど大きい値が用いられる。これにより、温度が低くなると性能が低くなるような半導体プロセスで製造された論理ブロックにおいて、所定の性能を維持することができる。
このマージンは、温度毎に予め定められており、電圧制御部410は予め記憶された、温度毎のマージンを参照することにより、電圧値を決定する。なお、マージン、すなわち、加算すべき所定値は、例えば実験的に予め特定される。例えば、マージン(所定値)として、コア電圧の設定時(すなわち、診断時)の温度が高いほど大きい値が用いられる。これにより、温度が低くなると性能が低くなるような半導体プロセスで製造された論理ブロックにおいて、所定の性能を維持することができる。
図6は、MCU20におけるコア電圧の設定動作の一例について示すフローチャートである。以下、図6を参照しつつ、MCU20におけるコア電圧の設定動作について説明する。図6に示すコア電圧の設定動作は、例えば、MCU20の起動時、もしくは一定周期毎に行なわれる。図6に示すように、MCU20におけるコア電圧の設定動作は、ステップS103がステップS200及びステップS201に置き換わった点で、図3に示したMCU10における設定動作と異なっている。以下、図3と異なる動作について説明する。
本実施の形態では、ステップS101において論理ブロック100が所定の性能を発揮していると診断されると(ステップS101でPass)、処理はステップS200へ移行する。すなわち、ステップS100からステップS102における処理により、論理ブロック100が所定の性能を発揮するコア電圧の下限値が特定されると、処理はステップS200へ移行する。なお、本実施の形態においても、所定の上限値から所定の刻み幅で電圧値を降下させるようコア電圧の仮設定を逐次行って探索を行なってもよい。
ステップS200において、電圧制御部410は、温度センサ500により測定されたMCU20のジャンクション温度を取得する。ステップS200の後、処理は、ステップS201へ移行する。
ステップS201において、電圧制御部410は、ステップS100からステップS102の処理により特定された下限の電圧値に、ステップS200で取得した温度に応じた所定値を付加した電圧値を、コア電圧として設定する。すなわち、電圧制御部410は、ステップS101で診断にパスした仮設定値に、温度に応じた所定値を付加した電圧値をコア電圧として設定する。さらに換言すると、電圧制御部410は、ステップS100からステップS102の動作により探し出された下限の電圧値に、ジャンクション温度に応じた所定値を付加した電圧値を、コア電圧として本設定する。
以上、実施の形態2について説明した。本実施の形態では、上述した通り、コア電圧の設定時の温度に応じたマージンを付加してコア電圧の設定が行なわれる。このため、コア電圧の設定後に温度環境が変動しても、論理ブロック100は所定の性能を維持した動作を行なうことができる。
<実施の形態3>
一般的に、論理ブロック100が所定の性能を発揮するための最低のコア電圧は、劣化が進行するにつれて上昇する。このため、最低のコア電圧は、劣化具合を示す指標として用いることができる。
一般的に、論理ブロック100が所定の性能を発揮するための最低のコア電圧は、劣化が進行するにつれて上昇する。このため、最低のコア電圧は、劣化具合を示す指標として用いることができる。
図7は、実施の形態3にかかるMCU30の構成の一例を示すブロック図である。MCU30は、不揮発性メモリ600が追加され、電圧制御部410が電圧制御部420に置き換わった点で、実施の形態2にかかるMCU20と異なっている。以下、実施の形態2と重複する説明は省略し、実施の形態2と異なる点について説明する。なお、本実施の形態にかかる技術は、実施の形態2にかかる構成に限らず、実施の形態1にかかる構成と組み合わせることもできる。
不揮発性メモリ600は、コア電圧として設定された電圧値の時系列データを記憶する。なお、不揮発性メモリ600は、探索のために逐次設定される仮設定値を記憶するのではなく、最終的に設定値として確定したコア電圧を記憶する。つまり、ステップS100で設定される電圧値ではなく、ステップS103もしくはステップS201で本設定される電圧値が、不揮発性メモリ600に記憶される。
上述した通り、設定されるコア電圧は、劣化が進行するにつれて上昇する。したがって、コア電圧として設定された電圧値の時系列データを解析することにより、MCU30(論理ブロック100)の寿命を推定することできる。本実施の形態では、コア電圧として設定された電圧値の時系列データが不揮発性メモリ600に記憶されるため、寿命解析用のデータを蓄積することができる。なお、寿命の解析処理については、MCU30が実行してもよいし、他の装置が実行してもよい。
電圧制御部420は、アラーム信号を出力する機能をさらに有する点で、電圧制御部410と異なっている。電圧制御部420は、所定の閾値を超えた値をコア電圧の電圧値として設定する場合、すなわち、所定の閾値を超えた値をコア電圧として本設定する場合、アラーム信号を出力する。例えば、閾値としては、コア電圧として設定可能な所定の上限値以下であって、当該上限値の近傍の値が用いられる。設定されたコア電圧が閾値を超えたということは、閾値に対応する劣化度合いにまで劣化が進行していることを意味する。したがって、アラーム信号を出力することにより、劣化が所定の基準に達したことを報知することができる。
図8は、MCU30におけるコア電圧の設定動作の一例について示すフローチャートである。以下、図8を参照しつつ、MCU30におけるコア電圧の設定動作について説明する。図8に示すコア電圧の設定動作は、例えば、MCU30の起動時、もしくは一定周期毎に行なわれる。図8に示すように、MCU30におけるコア電圧の設定動作は、ステップS201の後に、ステップS300からステップS302が追加されている点で、図6に示したMCU20における設定動作と異なっている。以下、図6と異なる動作について説明する。
ステップS201におけるコア電圧の設定が行なわれると、処理はステップS300へ移行する。
ステップS300では、電圧制御部420が、ステップS201で設定したコア電圧の電圧値を不揮発性メモリ600に記憶する。このとき、電圧制御部420は、MCU30の稼働時間の累積値とコア電圧の設定値とを対応づけて不揮発性メモリ600に記憶してもよい。このように、稼働時間と対応づけて電圧値を記憶しておくことにより、より解析に適したデータを蓄積することができる。なお、本実施の形態では、電圧制御部420が設定した電圧値を不揮発性メモリ600に記憶するが、コア電圧をモニタするモニタ回路をMCU30に設け、このモニタ回路により検出されたコア電圧を不揮発性メモリ600に記憶してもよい。ステップS300の後、処理はステップS301へ移行する。
ステップS300では、電圧制御部420が、ステップS201で設定したコア電圧の電圧値を不揮発性メモリ600に記憶する。このとき、電圧制御部420は、MCU30の稼働時間の累積値とコア電圧の設定値とを対応づけて不揮発性メモリ600に記憶してもよい。このように、稼働時間と対応づけて電圧値を記憶しておくことにより、より解析に適したデータを蓄積することができる。なお、本実施の形態では、電圧制御部420が設定した電圧値を不揮発性メモリ600に記憶するが、コア電圧をモニタするモニタ回路をMCU30に設け、このモニタ回路により検出されたコア電圧を不揮発性メモリ600に記憶してもよい。ステップS300の後、処理はステップS301へ移行する。
ステップS301では、電圧制御部420は、ステップS201で設定した電圧値が所定の閾値を超えているか否かを判定する。設定した電圧値が所定の閾値を超えている場合(ステップS301でYes)、処理はステップS302へ移行し、設定した電圧値が所定の閾値を超えていない場合(ステップS301でNo)、設定動作は終了する。
ステップS302では、電圧制御部420は劣化が所定の基準に達していることを示すアラームを出力し、その後、設定動作を終了する。
ステップS302では、電圧制御部420は劣化が所定の基準に達していることを示すアラームを出力し、その後、設定動作を終了する。
以上、実施の形態3について説明した。本実施の形態によれば、MCU30の寿命の解析用のデータを蓄積することができる。また、劣化が所定の基準に達するまで進行していることを報知することができる。
<その他の実施の形態>
上述の実施の形態では、電圧制御部400、410、420についてハードウェアの構成として説明したが、これらの機能が、ソフトウェアにより実現されてもよい。この場合、プロセッサにコンピュータプログラムを実行させることにより実現する。
上述の実施の形態では、電圧制御部400、410、420についてハードウェアの構成として説明したが、これらの機能が、ソフトウェアにより実現されてもよい。この場合、プロセッサにコンピュータプログラムを実行させることにより実現する。
また、上述したプログラムは、様々なタイプの非一時的なコンピュータ可読媒体を用いて格納され、コンピュータに供給することができる。非一時的なコンピュータ可読媒体は、様々なタイプの実体のある記録媒体を含む。非一時的なコンピュータ可読媒体の例は、磁気記録媒体(例えばフレキシブルディスク、磁気テープ、ハードディスクドライブ)、光磁気記録媒体(例えば光磁気ディスク)、CD−ROM(Read Only Memory)、CD−R、CD−R/W、半導体メモリ(例えば、マスクROM、PROM(Programmable ROM)、EPROM(Erasable PROM)、フラッシュROM、RAM(Random Access Memory))を含む。また、プログラムは、様々なタイプの一時的なコンピュータ可読媒体によってコンピュータに供給されてもよい。一時的なコンピュータ可読媒体の例は、電気信号、光信号、及び電磁波を含む。一時的なコンピュータ可読媒体は、電線及び光ファイバ等の有線通信路、又は無線通信路を介して、プログラムをコンピュータに供給できる。
以上、本発明者によってなされた発明を実施の形態に基づき具体的に説明したが、本発明は既に述べた実施の形態に限定されるものではなく、その要旨を逸脱しない範囲において種々の変更が可能であることはいうまでもない。
1 半導体装置
2 論理ブロック
3 診断部
4 電圧制御部
100 論理ブロック
200 LBIST制御部
300 コア電圧生成回路
400 電圧制御部
410 電圧制御部
420 電圧制御部
500 温度センサ
600 不揮発性メモリ
2 論理ブロック
3 診断部
4 電圧制御部
100 論理ブロック
200 LBIST制御部
300 コア電圧生成回路
400 電圧制御部
410 電圧制御部
420 電圧制御部
500 温度センサ
600 不揮発性メモリ
Claims (12)
- 論理ブロックと、
前記論理ブロックの動作を診断する診断部と、
前記論理ブロックが正常に動作すると前記診断部により診断される下限の電圧値を用いて、前記論理ブロックを動作させるための電圧値を設定する電圧制御部と
を有する半導体装置。 - 前記電圧制御部は、前記論理ブロックを動作させるための電圧値として、前記下限の電圧値を設定する
請求項1に記載の半導体装置。 - ジャンクション温度を測定する温度センサをさらに有し、
前記電圧制御部は、前記論理ブロックが正常に動作すると前記診断部により診断される下限の電圧値に前記温度センサにより測定された温度に応じた所定値を付加した電圧値を、前記論理ブロックを動作させるための電圧値として設定する
請求項1に記載の半導体装置。 - 前記温度センサにより測定された診断時の温度が高いほど大きい電圧が付加される
請求項3に記載の半導体装置。 - 前記電圧制御部は、所定の閾値を超えた値を前記論理ブロックを動作させるための電圧値として設定する場合、アラーム信号を出力する
請求項1に記載の半導体装置。 - 設定された電圧値の時系列データを記憶する記憶部をさらに有する
請求項1に記載の半導体装置。 - 論理ブロックを動作させるための仮の電圧値を設定するとともに、前記仮の電圧値で前記論理ブロックが正常に動作するか否かを診断することにより、前記論理ブロックが正常に動作する下限の電圧値を探し、
探し出された前記下限の電圧値を用いて、前記論理ブロックを動作させるための電圧値の本設定を行なう
電圧設定方法。 - 前記下限の電圧値を前記論理ブロックを動作させるための電圧値として本設定する
請求項7に記載の電圧設定方法。 - 探し出された前記下限の電圧値に、ジャンクション温度に応じた所定値を付加した電圧値を、前記論理ブロックを動作させるための電圧値として本設定する
請求項7に記載の電圧設定方法。 - 診断時の温度が高いほど大きい電圧が付加される
請求項9に記載の電圧設定方法。 - 所定の閾値を超えた値を前記論理ブロックを動作させるための電圧値として本設定する場合、アラーム信号を出力する
請求項7に記載の電圧設定方法。 - さらに、本設定された電圧値の時系列データを記憶する
請求項7に記載の電圧設定方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018187311A JP2020057690A (ja) | 2018-10-02 | 2018-10-02 | 半導体装置及び電圧設定方法 |
US16/572,088 US20200106440A1 (en) | 2018-10-02 | 2019-09-16 | Semiconductor device and methods of setting voltages |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018187311A JP2020057690A (ja) | 2018-10-02 | 2018-10-02 | 半導体装置及び電圧設定方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020057690A true JP2020057690A (ja) | 2020-04-09 |
Family
ID=69946226
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018187311A Pending JP2020057690A (ja) | 2018-10-02 | 2018-10-02 | 半導体装置及び電圧設定方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20200106440A1 (ja) |
JP (1) | JP2020057690A (ja) |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8102187B2 (en) * | 2008-05-02 | 2012-01-24 | Texas Instruments Incorporated | Localized calibration of programmable digital logic cells |
US9015023B2 (en) * | 2010-05-05 | 2015-04-21 | Xilinx, Inc. | Device specific configuration of operating voltage |
US20170272073A1 (en) * | 2016-03-18 | 2017-09-21 | Altera Corporation | Dynamic parameter operation of an fpga |
-
2018
- 2018-10-02 JP JP2018187311A patent/JP2020057690A/ja active Pending
-
2019
- 2019-09-16 US US16/572,088 patent/US20200106440A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20200106440A1 (en) | 2020-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6621929B2 (ja) | 電圧低下のデジタル検出及び制御のための方法並びに装置 | |
JP4607180B2 (ja) | 低電力デバイスの待機電力制御 | |
US20110265090A1 (en) | Multiple core data processor with usage monitoring | |
US10096866B2 (en) | Semiconductor device, battery pack, and mobile terminal | |
US20110191602A1 (en) | Processor with selectable longevity | |
JP2007164865A (ja) | 半導体記憶装置 | |
JP2007310983A (ja) | 半導体記憶装置及びリフレッシュ周期制御方法 | |
EP3343317B1 (en) | Semiconductor device | |
JP6538497B2 (ja) | 半導体集積回路 | |
US9214930B2 (en) | Power supply voltage transition comparison circuit, power supply voltage transition comparison method, and semiconductor integrated circuit | |
JP2007208524A (ja) | タイマ回路 | |
US20170141762A1 (en) | Semiconductor apparatus, degradation value determination system and processing system | |
JP2008082888A (ja) | 半導体装置及びその試験方法 | |
JP2020057690A (ja) | 半導体装置及び電圧設定方法 | |
JP5296136B2 (ja) | 電子機器、その制御方法、及び半導体集積回路 | |
US10310007B2 (en) | Semiconductor apparatus and system | |
JP2018073935A (ja) | 半導体装置及び消費電流テスト方法 | |
US10461766B2 (en) | Semiconductor device, signal processing system, and signal processing method | |
US10444297B2 (en) | Electronic system and method for recognizing status of power-supply device | |
JP2019201391A (ja) | スイッチ装置、制限方法及びコンピュータプログラム | |
JP6932108B2 (ja) | 制御装置および制御方法 | |
CN110928347B (zh) | 半导体器件和半导体器件控制方法 | |
US20230417829A1 (en) | Method for measuring quiescent current in a switching voltage regulator | |
US11817697B2 (en) | Method to limit the time a semiconductor device operates above a maximum operating voltage | |
JP2012007910A (ja) | 半導体集積回路装置 |