JP2020043303A - Heat dissipation substrate and manufacturing method thereof - Google Patents
Heat dissipation substrate and manufacturing method thereof Download PDFInfo
- Publication number
- JP2020043303A JP2020043303A JP2018171795A JP2018171795A JP2020043303A JP 2020043303 A JP2020043303 A JP 2020043303A JP 2018171795 A JP2018171795 A JP 2018171795A JP 2018171795 A JP2018171795 A JP 2018171795A JP 2020043303 A JP2020043303 A JP 2020043303A
- Authority
- JP
- Japan
- Prior art keywords
- heat dissipation
- thermoelectric element
- layer
- thermoelectric elements
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
- H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
- H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
- H01L2224/251—Disposition
- H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
Abstract
Description
本開示は、放熱基板及びその製造方法に関する。 The present disclosure relates to a heat dissipation board and a method of manufacturing the same.
特許文献1には、ペルチェ素子を内蔵する放熱基板が示されている。
上記した放熱基板及びその製造方法においては、熱電素子間の短絡の抑制が求められている。 In the above-mentioned heat dissipation board and its manufacturing method, suppression of short circuit between thermoelectric elements is required.
上記課題を解決するためになされた請求項1の放熱基板は、キャビティを有するコア基板と、前記キャビティ内に行列状に配置される熱電素子と、前記コア基板の表裏の両面に積層される絶縁層及び導体層を有する。そして、前記導体層には、隣り合う前記熱電素子を直列接続する電極パターンが設けられ、前記熱電素子は、半導体ブロックと、前記半導体ブロックの表裏の両面に積層されている金属層と、前記金属層の外縁部に形成される突部と、を有し、前記絶縁層と前記金属層の前記突部との間に、前記突部を覆う絶縁膜を有している放熱基板。
The heat dissipation board according to
上記課題を解決するためになされた放熱基板の製造方法は、キャビティを有するコア基板を形成することと、前記キャビティに複数の熱電素子を行列状に配置することと、前記コア基板に絶縁層及び導体層を積層することと、前記導体層に隣り合う前記熱電素子を直列接続する電極パターンを形成すること、とを含む。さらに、半導体ブロックの表裏の両面に金属層が形成されている熱電素子板を切断して、前記金属層の外縁部に突部を有する前記熱電素子を形成することと、前記キャビティに配置する前に、前記突部を絶縁膜で覆うことと、を含む。 In order to solve the above-mentioned problem, a method of manufacturing a heat-radiating substrate includes forming a core substrate having a cavity, arranging a plurality of thermoelectric elements in a matrix in the cavity, and forming an insulating layer on the core substrate. Laminating a conductor layer; and forming an electrode pattern for connecting the thermoelectric elements adjacent to the conductor layer in series. Further, cutting a thermoelectric element plate having a metal layer formed on both front and back surfaces of the semiconductor block to form the thermoelectric element having a protrusion at an outer edge of the metal layer, and before disposing the thermoelectric element in the cavity. And covering the protrusion with an insulating film.
以下、本発明の一実施形態を図1〜図9に基づいて説明する。本実施形態の放熱基板10は、図1に示されるように、コア基板11の表裏の両面に絶縁層21及び導体層22を有する構造になっている。
Hereinafter, an embodiment of the present invention will be described with reference to FIGS. As shown in FIG. 1, the
コア基板11は、絶縁性基材11Kの表側の面であるF面11Fと裏側の面であるS面11Sとに導体回路層12,12を有する構造をなしている。また、絶縁性基材11Kには、キャビティ16と複数の導電用貫通孔14が形成されている。なお、以下では、絶縁性基材11KのF面11F、S面11Sを、適宜、コア基板11のF面11F、S面11Sと呼ぶことにする。
The
導電用貫通孔14は、絶縁性基材11KのF面11F及びS面11Sの両面からそれぞれ穿孔されかつ奥側に向かって徐々に縮径したテーパー孔の端部を互いに連通させた中間括れ形状をなしている。各導電用貫通孔14内にはめっきが充填されて複数のスルーホール導体15がそれぞれ形成され、それらスルーホール導体15によってF面11Fの導体回路層12とS面11Sの導体回路層12との間が接続されている。
The conductive through-
コア基板11を貫通するキャビティ16が備えられている。キャビティ16には複数の熱電素子40が収容されている。図2に示されるように、複数の熱電素子40は、P型半導体ブロック41Pを有するP型熱電素子40Pと、P型半導体ブロック41Pとは異なる金属で形成されているN型半導体ブロック41Nを有するN型熱電素子40Nとから構成される。P型熱電素子40PとN型熱電素子40Nとは、一定の間隔をあけて交互に行列状に配置されている。なお、各熱電素子40P,40Nとは、約50〜200μmの間隔をあけて配置される。
A
隣合うP型熱電素子40PとN型熱電素子40Nとは導体層22に形成されている電極パターン46を介して直列接続されている。電極パターン46とP型熱電素子40PとN型熱電素子40Nとは、絶縁層21を貫通する複数の電極用ビア45によって電気的に接続されている。なお、直列接続されている複数の熱電素子40P,40Nの端部となる熱電素子41P,41Nと、その熱電素子41P,41Nに接続される電極パターン46を接続用端部46Kという。
The adjacent P-type
熱電素子40は、半導体ブロック41と、その表裏に積層されている金属層42とを備えている。金属層42のうち半導体ブロック41から離れる側のエッジ42Eには複数の突部42Tが形成されている。複数の突部42Tは、熱電素子40の製造過程で発生するバリである。なお、金属層42は、例えば、銅やニッケルで構成される。金属層42の厚みは、約5〜30μmである。金属層42の突部42Tは、約5〜30μm外側に突出している。なお、P型半導体ブロック41PとN型半導体ブロック41Nは、直方体状をなし、略同形同大に構成されている。P型半導体ブロック41P及びN型半導体ブロック41Nは、例えば、Bi、Teで構成されている。P型半導体ブロック41P及びN型半導体ブロック41Nの厚みは、0.3〜0.8mmである。
The
本実施形態の熱電素子40P,40Nは、絶縁膜43によって覆われている。絶縁膜43は、例えば、エポキシ系の樹脂によって構成される。絶縁膜43の厚みは約5〜20μmである。なお、本実施形態では熱電素子40P,40Nの全体が絶縁膜43によって覆われる構成であったが、突部42Tのみを覆う構成であってもよい。例えば、金属層42のエッジ42Eのみを絶縁膜43で覆う構成であってもよい。
The
各熱電素子40P,40Nの間の隙間及びキャビティ16と各熱電素子40P,40Nとの間の隙間は、絶縁層21を構成する樹脂によって埋められている。
The gap between the
図1に示されるように、コア基板11のF面11F及びS面11Sには、絶縁層21、導体層22が積層され、導体層22上には、ソルダーレジスト層26が積層されている。導体層22は、所定の配線パターン22Aと、電極パターン46とを有している。絶縁層21には、それぞれ複数のビアホール21H,21Dが形成されている。複数のビアホール21H,21Dは、導体回路層12上に形成されている第1ビアホール21Hと、熱電素子40P,40N上に形成されている第2ビアホール21Dとを有している。第2ビアホール21Dは、絶縁層21及び絶縁膜43を貫通し、熱電素子40P,40Nの金属層42に連通している。
As shown in FIG. 1, an
これらビアホール21H,21D内にめっきが充填されて複数のビア導体17,45が形成されている。そして、ビア導体17によって、導体回路層12と導体層22の配線パターン22Aが接続されている。また電極用ビア45によって、熱電素子40P,40Nと電極パターン46との間が接続されている。なお、電極用ビア45の径は、ビア導体17の径よりも小さい。また、熱電素子40P,40N、電極用ビア45及び電極パターン46とからペルチェ素子モジュール50が構成される。
The
ソルダーレジスト層26には、複数のバンプ用の開口部26Hが形成され、導体層22のうち開口部26Hから露出する部分がパッド29になっている。
A plurality of
放熱基板10の製造では、図3(A)に示される熱電素子40Nが準備される。熱電素子40P,40Nは、以下のようにして製造される。
In the manufacture of the
(A1)図3(A)に示されるように、表裏の両面に金属層42が積層されているN型熱電素子板40NBが準備される。
(A1) As shown in FIG. 3A, an N-type thermoelectric element plate 40NB having a
(A2)次いで、図3(A)及び図3(B)に示されるように、N型熱電素子板40NBが所定の大きさに切断される。これにより、表裏の両面に金属層42を有するN型半導体ブロック41Nからなる複数のN型熱電素子40Nが形成される。また、N型熱電素子板40NBの切断に伴って、金属層42のエッジ42Eに突部42T(いわゆる、バリ)が形成される。
(A2) Next, as shown in FIGS. 3A and 3B, the N-type thermoelectric element plate 40NB is cut into a predetermined size. As a result, a plurality of N-type
(A3)図4(A)に示されるように、各N型熱電素子40Nの表面を覆う絶縁膜43が形成される。絶縁膜43は、例えば、ディッピングにより形成される。
(A3) As shown in FIG. 4A, an insulating
(A4)P型熱電素子40Pも、N型熱電素子40Nと同様に表裏の両面に金属層42が積層されているP型熱電素子板が準備される。
(A4) As for the P-type
(A5)次いで、P型熱電素子板が所定の大きさに切断される。これにより、表裏の両面に金属層42を有するP型半導体ブロック41Pからなる複数のP型熱電素子40Pが形成される。
(A5) Next, the P-type thermoelectric element plate is cut into a predetermined size. Thus, a plurality of P-type
(A6)図4(B)に示されるように、P型熱電素子40Pの表面を覆う絶縁膜43が形成される。絶縁膜43は、例えば、ディッピングにより形成される。なお、本実施形態では、P型熱電素子40P及びN型熱電素子40Nの全てに絶縁膜43を形成しているが、何れか一方であってもよい。
(A6) As shown in FIG. 4B, an insulating
放熱基板10は以下のようにして製造される。
(1)図5(A)に示されるように、エポキシ樹脂又はBT(ビスマレイミドトリアジン)樹脂とガラスクロスなどの補強材からなる絶縁性基材11Kの表裏の両面に、銅箔11Cがラミネートされている銅張積層板11Zが用意される。
The
(1) As shown in FIG. 5A,
(2)図5(B)に示されるように、銅張積層板11Zに絶縁性基材11KのF面11F側から例えばCO2レーザーが照射されて導電用貫通孔14(図3参照)を形成するためのテーパー孔14Aが穿孔される。
(2) As shown in FIG. 5B, the copper clad
(3)図5(C)に示されるように、銅張積層板11Zのうち前述したF面11F側のテーパー孔14Aの真裏となる位置にCO2レーザーが照射されてテーパー孔14Aが穿孔され、それらテーパー孔14Aから導電用貫通孔14が形成される。
(3) As shown in FIG. 5 (C), a position directly behind the tapered
(4)無電解めっき処理が行われ、銅箔11C上と導電用貫通孔14の内面に無電解めっき膜(図示せず)が形成される。
(4) An electroless plating process is performed to form an electroless plating film (not shown) on the
(5)図5(D)に示されるように、銅箔11C上の無電解めっき膜上に、所定パターンのめっきレジスト33が形成される。
(5) As shown in FIG. 5 (D), a plating resist 33 having a predetermined pattern is formed on the electroless plating film on the
(6)電解めっき処理が行われ、図6(A)に示されるように、電解めっきが導電用貫通孔14内に充填されてスルーホール導体15が形成されると共に、銅箔11C上の無電解めっき膜(図示せず)のうちめっきレジスト33から露出している部分に電解めっき膜34が形成される。
(6) An electrolytic plating process is performed, and as shown in FIG. 6 (A), the electrolytic plating is filled in the conductive through-
(7)めっきレジスト33が剥離されると共に、めっきレジスト33の下方の無電解めっき膜(図示せず)及び銅箔11Cが除去され、図6(B)に示されるように、残された電解めっき膜34、無電解めっき膜及び銅箔11Cにより、絶縁性基材11KのF面11F上に導体回路層12が形成されると共に、絶縁性基材11KのS面11S上に導体回路層12が形成される。そして、F面11F側の導体回路層12とS面11S側の導体回路層12とがスルーホール導体15によって接続された状態になる。これにより、コア基板11が得られる。
(7) As the plating resist 33 is peeled off, the electroless plating film (not shown) below the plating resist 33 and the
(8)図6(C)に示されるように、コア基板11に、ルーター又はCO2レーザーによってキャビティ16が形成される。
(8) As shown in FIG. 6C, a
(9)図6(D)に示されるように、キャビティ16が塞がれるように、PETフィルムからなるテープ90がコア基板11のS面11S上に張り付けられる。
(9) As shown in FIG. 6 (D), a
(10)図7(A)に示されるように、絶縁膜43に覆われた熱電素子40P,40Nがマウンター(図示せず)によってキャビティ16に収められる。P型熱電素子40PとN型熱電素子40Nとが隙間を開けて交互に配置される。
(10) As shown in FIG. 7A, the
(11)図7(B)に示されるように、コア基板11のF面11F上の導体回路層12上に、絶縁層21として、プリプレグが積層されると共に、銅箔37Cが積層されてから、加熱プレスされる。その際、コア基板11のF面11Fの導体回路層12同士の間がプリプレグにて埋められる。また、プリプレグから染み出た熱硬化性樹脂がキャビティ16の内面と熱電素子40P,40Nとの隙間及びP型熱電素子40PとN型熱電素子40Nとの隙間に充填される。
(11) As shown in FIG. 7 (B), after the prepreg is laminated as the insulating
(13)図7(C)に示されるように、テープ90が除去される。
(13) As shown in FIG. 7C, the
(14)図7(D)に示されるように、コア基板11のS面11S上の導体回路層12上に絶縁層21としてのプリプレグと銅箔37Cが積層されてから、加熱プレスされる。その際、コア基板11のS面11Sの導体回路層12同士の間がプリプレグにて埋められる。
(14) As shown in FIG. 7D, the prepreg as the insulating
なお、絶縁層21としてプリプレグの代わりに補強材を含まず且つ無機フィラーを含有する樹脂フィルムを用いてもよい。その場合は、銅箔を積層することなく、樹脂フィルムの表面に、直接、セミアディティブ法で導体回路層を形成することができる。
Note that, instead of the prepreg, a resin film containing no reinforcing material and containing an inorganic filler may be used as the insulating
(14)図8(A)に示されるように、上記したプリプレグによって形成されたコア基板11の表裏の両側の絶縁層21及び銅箔37Cにレーザーが照射されて、複数のビアホール21H,21Dが形成される。具体的には、導体回路層12上に第1ビアホール21Hが形成され、熱電素子40P,40N上に第2ビアホール21Dが形成される。
(14) As shown in FIG. 8A, the insulating
(15)絶縁層21に複数のビアホール21H,21Dが形成されると、無電解めっき処理が行われ、銅箔37C上と、複数のビアホール21H,21D内とに無電解めっき膜(図示せず)が形成される。
(15) When a plurality of via
(16)図8(B)に示されるように、無電解めっき膜上に、所定パターンのめっきレジスト33が形成される。 (16) As shown in FIG. 8B, a plating resist 33 having a predetermined pattern is formed on the electroless plating film.
(17)図8(C)に示されるように、電解めっき処理が行われ、電解めっきがビアホール21H,21D内に充填されてビア導体17,45が形成され、さらには、絶縁層21上の無電解めっき膜(図示せず)のうちめっきレジスト33から露出している部分に電解めっき膜39が形成される。
(17) As shown in FIG. 8C, electrolytic plating is performed, and the electrolytic plating is filled in the via
(18)めっきレジスト33が剥離されると共に、めっきレジスト33の下方の無電解めっき膜(図示せず)及び銅箔37Cが除去され、図9(A)に示されるように、残された電解めっき膜39、無電解めっき膜及び銅箔37Cにより、コア基板11の表裏の各絶縁層21上に配線パターン22A及び電極パターン46を有する導体層22が形成される。なお、ビア導体17によって、導体回路層12と導体層22の配線パターン22Aが接続されている。また電極用ビア45によって、熱電素子40P,40Nと電極パターン46との間が接続されている。
(18) While the plating resist 33 is peeled off, the electroless plating film (not shown) and the
(19)図9(B)に示されるように、コア基板11の表裏の各導体層22上にソルダーレジスト層26が積層される。
(19) As shown in FIG. 9B, a solder resist
(20)次いで、ソルダーレジスト層26の所定箇所にバンプ用の開口部26Hが形成され、各導体層22のうち開口部から露出した部分がパッド29になる。以上で、図1に示される放熱基板10が完成する。
(20) Next, an
本実施形態の放熱基板10の構造及び製造方法に関する説明は以上である。次に放熱基板10の作用効果を説明する。本実施形態の放熱基板10は、ペルチェ素子モジュール50が内蔵されている。これにより、放熱だけでなく、発熱と吸熱の切り替えによる温度制御を行い得る。
The description of the structure and the manufacturing method of the
また、本実施形態の放熱基板10は、熱電素子40P,40Nの突部42Tが絶縁膜43によって覆われている。これにより、隣接するP型熱電素子40Pの突部42TとN型熱電素子40Nの突部42Tとの接触が起こりにくくなり、熱電素子40P,40N間での短絡が抑制される。
In the
また、突部42Tの接触を防ぐ方法として、熱電素子40P,40Nのエッジ42Eを切除する方法がある。しかしながら、熱電素子40P,40Nのエッジ42Eを切除すると、金属層42の表面積が小さくなる。一方、本実施形態の放熱基板10は、金属層42の表面積を小さくする必要がないため、金属層42上に配置可能な電極用ビア45の総面積を増やすことが可能となる。
As a method of preventing the contact of the
[他の実施形態]
本発明は、上記実施形態に限定されるものではなく、例えば、以下に説明するような実施形態も本発明の技術的範囲に含まれ、さらに、下記以外にも要旨を逸脱しない範囲内で種々変更して実施することができる。
[Other embodiments]
The present invention is not limited to the above-described embodiment. For example, embodiments described below are also included in the technical scope of the present invention, and various other than the following are provided without departing from the gist. It can be changed and implemented.
(1)上記実施形態では、各熱電素子40P,40Nの全体が絶縁膜43で覆われる構成であったが、各熱電素子40P,40Nの表裏の両面を絶縁膜43Vで覆う構成であってもよいし(図10(A))、突部42Tだけを絶縁膜43Zで覆う構成であってもよい(図10(B))。
(1) In the above-described embodiment, the entire
(2)上記実施形態では、P型熱電素子40P及びN型熱電素子40Nの両方を絶縁膜43で覆う構成であったが、P型熱電素子40P又はN型熱電素子40Nの何れか一方のみを覆う構成であってもよい。
(2) In the above embodiment, the P-type
(3)上記実施形態のP型熱電素子40P及びN型熱電素子40Nは、その平面形状が長方形であったが、他の多角形状であってもよいし、円形、楕円形又は長円形であってもよい。
(3) The planar shape of the P-type
(5)上記実施形態では、コア基板11のキャビティ16の内側面とP型熱電素子40P及びN型熱電素子40Nとの間に隙間が形成されていたが、キャビティ16の内側面にP型熱電素子40P及びN型熱電素子40Nが接触する構成であってもよい。
(5) In the above embodiment, a gap is formed between the inner surface of the
(6)上記実施形態では、P型熱電素子40P及びN型熱電素子40Nの表裏の両面の金属層42に突部42Tが形成されていたが、何れか一方の面側にのみ形成されてもよい。また、何れか一方の面の金属層42のエッジ42Eが面取り加工されていてもよい。
(6) In the above embodiment, the
(7)上記実施形態では、キャビティ16が1つのみ形成されていたが、キャビティ16を複数有する構成であってもよい。
(7) In the above embodiment, only one
10 放熱基板
11 コア基板
12 導体回路層
15 スルーホール導体
16 キャビティ
17 ビア導体
21 絶縁層
22 導体層
22A 配線パターン
26 ソルダーレジスト層
40 熱電素子
41 半導体ブロック
42 金属層
42E エッジ
42T 突部
43 絶縁膜
45 電極用ビア
46 電極パターン
46K 接続用端部
50 ペルチェ素子モジュール
DESCRIPTION OF
Claims (7)
前記キャビティ内に行列状に配置される複数の熱電素子と、
前記コア基板の表裏の両面に積層される絶縁層及び導体層を有する放熱基板であって、
前記導体層には、隣り合う前記熱電素子を直列接続する電極パターンが設けられ、
前記熱電素子は、
半導体ブロックと、
前記半導体ブロックの表裏の両面に積層されている金属層と、
前記金属層の外縁部に形成される突部と、を有し、
前記絶縁層と前記金属層の前記突部との間に、前記突部を覆う絶縁膜を有している放熱基板。 A core substrate having a cavity;
A plurality of thermoelectric elements arranged in a matrix in the cavity,
A heat dissipation substrate having an insulating layer and a conductor layer laminated on both the front and back surfaces of the core substrate,
The conductor layer is provided with an electrode pattern for connecting adjacent thermoelectric elements in series,
The thermoelectric element,
A semiconductor block;
A metal layer laminated on both the front and back surfaces of the semiconductor block,
A protrusion formed on the outer edge of the metal layer,
A heat dissipation substrate having an insulating film between the insulating layer and the protrusion of the metal layer, the insulating film covering the protrusion.
前記絶縁膜は前記熱電素子の全表面を覆っている。 The heat dissipation board according to claim 1,
The insulating film covers the entire surface of the thermoelectric element.
前記絶縁膜は前記熱電素子の上面全体を覆っている。 The heat dissipation board according to claim 1,
The insulating film covers the entire upper surface of the thermoelectric element.
前記電極パターンと各前記熱電素子とは、前記絶縁層を貫通する複数のビアで接続されている。 The heat dissipation board according to any one of claims 1 to 3, wherein
The electrode pattern and each of the thermoelectric elements are connected by a plurality of vias penetrating the insulating layer.
前記複数の熱電素子には、P型熱電素子とN型熱電素子とが含まれ、
前記絶縁膜は、前記P型熱電素子又は前記N型熱電素子の何れか一方のみを覆う。 The heat dissipation board according to any one of claims 1 to 4, wherein
The plurality of thermoelectric elements include a P-type thermoelectric element and an N-type thermoelectric element,
The insulating film covers only one of the P-type thermoelectric element and the N-type thermoelectric element.
前記キャビティに複数の熱電素子を行列状に配置することと、
前記コア基板に絶縁層及び導体層を積層することと、
前記導体層に隣り合う前記熱電素子を直列接続する電極パターンを形成すること、とを含む放熱基板の製造方法であって、
半導体ブロックの表裏の両面に金属層が形成されている熱電素子板を切断して、前記金属層の外縁部に突部を有する前記熱電素子を形成することと、
前記キャビティに配置する前に、前記突部を絶縁膜で覆うことと、を含む。 Forming a core substrate having a cavity;
Arranging a plurality of thermoelectric elements in a matrix in the cavity,
Laminating an insulating layer and a conductor layer on the core substrate,
Forming an electrode pattern for connecting the thermoelectric elements adjacent to the conductor layer in series, comprising:
Cutting a thermoelectric element plate in which a metal layer is formed on both surfaces of the front and back of the semiconductor block to form the thermoelectric element having a protrusion at an outer edge of the metal layer;
Before disposing in the cavity, covering the protrusion with an insulating film.
前記絶縁膜で覆うことは、前記熱電素子の全表面を覆うことである。 It is a manufacturing method of the heat dissipation board of Claim 6, Comprising:
Covering with the insulating film covers the entire surface of the thermoelectric element.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018171795A JP2020043303A (en) | 2018-09-13 | 2018-09-13 | Heat dissipation substrate and manufacturing method thereof |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018171795A JP2020043303A (en) | 2018-09-13 | 2018-09-13 | Heat dissipation substrate and manufacturing method thereof |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2020043303A true JP2020043303A (en) | 2020-03-19 |
Family
ID=69798681
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018171795A Pending JP2020043303A (en) | 2018-09-13 | 2018-09-13 | Heat dissipation substrate and manufacturing method thereof |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2020043303A (en) |
-
2018
- 2018-09-13 JP JP2018171795A patent/JP2020043303A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9807885B2 (en) | Wiring board with built-in electronic component and method for manufacturing the same | |
JP2016015433A (en) | Circuit board and method of manufacturing the same | |
JP5803998B2 (en) | Method for manufacturing electronic component and method for manufacturing board-type terminal | |
JP2015095654A (en) | Printed circuit board and method of manufacturing the same | |
US10051740B2 (en) | Wiring substrate and method for manufacturing same | |
CN109413836B (en) | Circuit board and preparation method thereof | |
JP5803997B2 (en) | Manufacturing method of electronic parts | |
CN108353499B (en) | Substrate and method for manufacturing substrate | |
JP2007318047A (en) | Multilayer wiring board and manufacturing method therefor | |
JP2019201066A (en) | Heat dissipation substrate and manufacturing method thereof | |
JP5462450B2 (en) | Component built-in printed wiring board and method for manufacturing component built-in printed wiring board | |
JPWO2018181678A1 (en) | Wiring board and method of manufacturing the same | |
JP5394560B2 (en) | Composite multilayer substrate and module using the same | |
JP2016171118A (en) | Circuit board and method of manufacturing the same | |
JP5439560B2 (en) | Composite multilayer substrate and module using the same | |
CN108353508B (en) | Substrate and method for manufacturing substrate | |
JP2020043304A (en) | Heat dissipation substrate and manufacturing method thereof | |
JP2012209590A (en) | Electronic component mounting multilayer wiring board and manufacturing method of the same | |
JP2020043303A (en) | Heat dissipation substrate and manufacturing method thereof | |
JP2784524B2 (en) | Multilayer electronic component mounting substrate and method of manufacturing the same | |
JP2022034335A (en) | Wiring board | |
JP2021145097A (en) | Wiring board | |
JP2019046954A (en) | Heat dissipation substrate and manufacturing method thereof | |
JP7161629B1 (en) | Substrate with built-in component and method for manufacturing the same | |
US11641720B2 (en) | Circuit board and manufacturing method thereof |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20190315 |