つぎに、本発明の一実施形態の配線基板が図面を参照しながら説明される。図１は、実施形態の一例である配線基板１の断面図である。配線基板１は凹部２０を有している。配線基板１の、凹部２０の底面側にはペルチェ素子３０が設けられている。図２は、図１に示される配線基板１の凹部２０における平面図である。図１には、図２のＩ−Ｉ線を含む切断線における断面が示されている。
Next, a wiring board according to an embodiment of the present invention will be described with reference to the drawings. FIG. 1 is a cross-sectional view of a wiring board 1 which is an example of an embodiment. The wiring board 1 has a recess 20. A perche element 30 is provided on the bottom surface side of the recess 20 of the wiring board 1. FIG. 2 is a plan view of the recess 20 of the wiring board 1 shown in FIG. FIG. 1 shows a cross section of a cutting line including the I-I line of FIG.
図１に示されるように、本実施形態の配線基板１は、第１面１０Ｆ及び第１面１０Ｆと反対側の第２面１０Ｓを有するコア基板１０を備えている。コア基板１０の第１面１０Ｆ側には第１積層体１１が積層されている。コア基板１０の第２面１０Ｓ側には第２積層体１２が積層されている。第１積層体１１は交互に積層される複数の絶縁層１１１及び導体層１１２を有しており、第２積層体１２は交互に積層される複数の絶縁層１２１及び導体層１２２を有している。
As shown in FIG. 1, the wiring board 1 of the present embodiment includes a core substrate 10 having a first surface 10F and a second surface 10S opposite to the first surface 10F. The first laminated body 11 is laminated on the first surface 10F side of the core substrate 10. The second laminated body 12 is laminated on the second surface 10S side of the core substrate 10. The first laminated body 11 has a plurality of insulating layers 111 and conductor layers 112 that are alternately laminated, and the second laminated body 12 has a plurality of insulating layers 121 and conductor layers 122 that are alternately laminated. There is.
なお、本実施形態の配線基板１の説明では、配線基板の厚さ方向においてコア基板１０から遠い側は「上側」もしくは「外側」、又は単に「上」もしくは「外」とも称され、コア基板１０に近い側は「下側」もしくは「内側」、又は単に「下」もしくは「内」とも称される。
In the description of the wiring board 1 of the present embodiment, the side far from the core board 10 in the thickness direction of the wiring board is also referred to as "upper side" or "outer side", or simply "upper" or "outer", and the core board. The side closer to 10 is also referred to as "lower" or "inner", or simply "lower" or "inner".
第１積層体１１には、第１積層体１１の厚さ方向（積層方向）における一部を貫通する凹部２０が形成されている。凹部２０の底面の、電子部品ＥＣが載置されるべき部品実装領域２１ａ、２１ｂには、部品実装パッド２２が設けられている。コア基板１０の凹部２０に対応する位置には、部品実装パッド２２に実装される電子部品ＥＣが発する熱を第２面１０Ｓ側に放熱させる放熱部品（ペルチェ素子）３０が内蔵されている。具体的には、コア基板１０内部の、凹部２０の底面の部品実装パッド２２が設けられている領域をコア基板１０に投影した領域にペルチェ素子３０が内蔵されている。ペルチェ素子３０は、吸熱面（冷却面）として機能し得る第１側の面３０Ｃが第１積層体１１側に、発熱面（加熱面）として機能し得る第２側の面３０Ｈが第２積層体１２側に配置されている。
The first laminated body 11 is formed with a recess 20 that penetrates a part of the first laminated body 11 in the thickness direction (lamination direction). A component mounting pad 22 is provided on the bottom surface of the recess 20 in the component mounting areas 21a and 21b on which the electronic component EC should be placed. A heat radiating component (Pelche element) 30 that dissipates heat generated by the electronic component EC mounted on the component mounting pad 22 to the second surface 10S side is built in a position corresponding to the recess 20 of the core substrate 10. Specifically, the perche element 30 is built in a region inside the core substrate 10 in which the region where the component mounting pad 22 is provided on the bottom surface of the recess 20 is projected onto the core substrate 10. In the Pelce element 30, the first side surface 30C capable of functioning as an endothermic surface (cooling surface) is on the first laminated body 11 side, and the second side surface 30H capable of functioning as a heat generating surface (heating surface) is second laminated. It is arranged on the body 12 side.
配線基板１が備える第１積層体１１及び第２積層体１２は、その間にコア基板１０を挟むビルドアップ層として形成されており、配線基板１は所謂コア基板を有するビルドアップ配線板の構造を有している。図示の例では、第１積層体１１は、６層の絶縁層１１１と、絶縁層１１１のそれぞれに接して形成される６層の導体層１１２によって構成されている。同様に第２積層体１２も、６層の絶縁層１２１と、絶縁層１２１のそれぞれに接して形成される６層の導体層１２２によって構成されている。第１積層体１１は各導体層１１２に接続する複数のビア導体１１３を含んでいる。第１積層体１１の各絶縁層１１１のうち、最もコア基板１０に近い絶縁層１１１に形成されるビア導体１１３は、導体層１１２と、コア基板１０の第１面１０Ｆを構成する導体層１３ｆ、又は、ペルチェ素子３０の電極３０Ａとを接続している。第２積層体１２は各導体層１２２に接続する複数のビア導体１２３を含んでいる。第２積層体１２の各絶縁層１２１のうち、最もコア基板１０に近い絶縁層１２１に形成されるビア導体１２３は、導体層１２２と、コア基板１０の第２面１０Ｓを構成する導体層１３ｓ、又は、ペルチェ素子３０の電極３０Ｂとを接続している。複数の導体層１１２、１２２のそれぞれは、所望の導体パッド及び／又は配線パターンを有するように適宜パターニングされている。
The first laminated body 11 and the second laminated body 12 included in the wiring board 1 are formed as a build-up layer that sandwiches the core board 10 between them, and the wiring board 1 has a structure of a build-up wiring board having a so-called core board. Have. In the illustrated example, the first laminated body 11 is composed of a six-layer insulating layer 111 and a six-layer conductor layer 112 formed in contact with each of the insulating layers 111. Similarly, the second laminated body 12 is also composed of a six-layer insulating layer 121 and a six-layer conductor layer 122 formed in contact with each of the insulating layers 121. The first laminated body 11 includes a plurality of via conductors 113 connected to each conductor layer 112. Of the insulating layers 111 of the first laminated body 11, the via conductor 113 formed in the insulating layer 111 closest to the core substrate 10 is the conductor layer 112 and the conductor layer 13f forming the first surface 10F of the core substrate 10. Or, it is connected to the electrode 30A of the Pelche element 30. The second laminated body 12 includes a plurality of via conductors 123 connected to each conductor layer 122. Of the insulating layers 121 of the second laminated body 12, the via conductor 123 formed in the insulating layer 121 closest to the core substrate 10 is the conductor layer 122 and the conductor layer 13s forming the second surface 10S of the core substrate 10. Or, it is connected to the electrode 30B of the Pelche element 30. Each of the plurality of conductor layers 112, 122 is appropriately patterned so as to have a desired conductor pad and / or wiring pattern.
配線基板１は、第１積層体１１の最外層の導体層１１２及び絶縁層１１１上にソルダーレジスト層１１４を備え、第２積層体１２の最外層の導体層１２２及び絶縁層１２１上にソルダーレジスト層１２４を備えている。ソルダーレジスト層１１４、１２４は、第１及び第２積層体１１、１２それぞれの最外層の導体層１１２、１２２それぞれが有する導体パッド１１２ｐ、１２２ｐを露出させる開口１１４ａ、１２４ａを備えている。
The wiring board 1 includes a solder resist layer 114 on the outermost conductor layer 112 and the insulating layer 111 of the first laminated body 11, and the solder resist on the outermost conductor layer 122 and the insulating layer 121 of the second laminated body 12. It includes layer 124. The solder resist layers 114 and 124 are provided with openings 114a and 124a that expose the conductor pads 112p and 122p of the outermost conductor layers 112 and 122 of the first and second laminates 11 and 12, respectively.
コア基板１０は、絶縁層１３と、絶縁層１３の一方の側（第１面１０Ｆとなる側）に積層されている導体層１３ｆ、及び、他方の側（第２面１０Ｓとなる側）に積層されている導体層１３ｓとを備えている。コア基板１０は、導体層１３ｆと導体層１３ｓとを接続するスルーホール導体１３ｈを含んでいる。
The core substrate 10 is formed on the insulating layer 13, the conductor layer 13f laminated on one side of the insulating layer 13 (the side that becomes the first surface 10F), and the other side (the side that becomes the second surface 10S). It includes a laminated conductor layer 13s. The core substrate 10 includes a through-hole conductor 13h that connects the conductor layer 13f and the conductor layer 13s.
各導体層１１２、１２２、１３ｆ、１３ｓ、各ビア導体１１３、１２３、及びスルーホール導体１３ｈは、好ましくは金属の導電体、例えば、銅箔などの金属箔、銅の無電解めっき膜、及び／又は、銅の電解めっき膜によって構成される。図１の例では、コア基板１０の導体層１３ｆ、１３ｓは、それぞれ、金属箔、無電解めっき膜、及び電解めっき膜を含む３層構造を有している。一方、ビルドアップ層である第１及び第２積層体１１、１２の各導体層１１２、１２２、各ビア導体１１３、１２３、及び、コア基板１０のスルーホール導体１３ｈは、無電解めっき膜及び電解めっき膜を含む２層構造を有している。
The conductor layers 112, 122, 13f, 13s, via conductors 113, 123, and through-hole conductor 13h are preferably metal conductors such as metal foils such as copper foils, copper electroless plating films, and /. Alternatively, it is composed of a copper electrolytic plating film. In the example of FIG. 1, the conductor layers 13f and 13s of the core substrate 10 have a three-layer structure including a metal foil, an electroless plating film, and an electrolytic plating film, respectively. On the other hand, the conductor layers 112 and 122 of the first and second laminates 11 and 12, which are build-up layers, the via conductors 113 and 123, and the through-hole conductor 13h of the core substrate 10 are electroless plated film and electrolytic. It has a two-layer structure including a plating film.
コア基板１０、第１及び第２の積層体１１、１２の各絶縁層１３、１１１、１２１は、例えばエポキシ樹脂、ビスマレイミドトリアジン樹脂（ＢＴ樹脂）又はフェノール樹脂などの絶縁性樹脂を用いて形成され得る。各絶縁層１３、１１１、１２１は、ガラス繊維などの補強材及び／又はシリカなどの無機フィラーを含んでいてもよい。図１の例では、コア基板１０の絶縁層１３は、ガラス繊維を含む補強材を含んでいる。一方、第１及び第２積層体１１、１２を構成する絶縁層１１１、１２１は補強材を含んでいないものが図示されている。ソルダーレジスト層１１４、１２４は、例えば、感光性のエポキシ樹脂又はポリイミド樹脂などを用いて形成される。
The insulating layers 13, 111, and 121 of the core substrate 10, the first and second laminates 11, 12 are formed by using an insulating resin such as an epoxy resin, a bismaleimide triazine resin (BT resin), or a phenol resin. Can be done. Each insulating layer 13, 111, 121 may contain a reinforcing material such as glass fiber and / or an inorganic filler such as silica. In the example of FIG. 1, the insulating layer 13 of the core substrate 10 contains a reinforcing material containing glass fibers. On the other hand, the insulating layers 111 and 121 constituting the first and second laminated bodies 11 and 12 do not include a reinforcing material. The solder resist layers 114 and 124 are formed by using, for example, a photosensitive epoxy resin or a polyimide resin.
第１積層体１１に形成されている凹部２０は、底面に電子部品ＥＣが載置されるべき２つの部品実装領域２１ａ、２１ｂの全域に設けられる部品実装パッド２２、及び、部品実装パッド２２に接する絶縁層１１１を露出している。この部品実装パッド２２は、第１積層体１１を構成する導体層１１２のうち一つの層の一部が凹部２０の底面に露出したものである。この部品実装パッド２２上に実装用部材ＢＭを介して電子部品ＥＣが実装される。
The recesses 20 formed in the first laminated body 11 are formed in the component mounting pads 22 and the component mounting pads 22 provided in the entire areas of the two component mounting areas 21a and 21b on which the electronic component EC should be placed on the bottom surface. The contacting insulating layer 111 is exposed. In the component mounting pad 22, a part of one of the conductor layers 112 constituting the first laminated body 11 is exposed on the bottom surface of the recess 20. The electronic component EC is mounted on the component mounting pad 22 via the mounting member BM.
部品搭載パッド２２には、エポキシ樹脂などで形成される、導電性粒子を含む導電性接着剤などの実装用部材ＢＭを介して、例えば、メモリ、マイコン、ＣＰＵ、等の半導体集積回路装置が電子部品ＥＣとして実装され得る。そして、さらに電子部品ＥＣの外側には、例えば電子部品ＥＣを制御するコントローラーなどの電子部品が接続され得る。図示の例では、電子部品ＥＣの上側に設けられている接続パッド及び導体パッド１１２ｐに電子部品ＥＣ２が接続されている。
A semiconductor integrated circuit device such as a memory, a microcomputer, a CPU, etc. is electronically mounted on the component mounting pad 22 via a mounting member BM such as a conductive adhesive containing conductive particles, which is formed of an epoxy resin or the like. It can be mounted as a component EC. Further, an electronic component such as a controller for controlling the electronic component EC may be connected to the outside of the electronic component EC. In the illustrated example, the electronic component EC2 is connected to the connection pad and the conductor pad 112p provided on the upper side of the electronic component EC.
本実施形態の配線基板１では、図１及び図２に示されるように、２つの部品実装領域２１ａ、２１ｂの間の凹部２０の底面に、複数の穴２３が設けられている。複数の穴２３は、２つの部品実装領域２１ａ、２１ｂの間に延びる間隙に沿って形成されている。複数の穴２３が形成されていることにより、部品実装パッド２２上への電子部品ＥＣの実装の品質を向上し得ることがある。
In the wiring board 1 of the present embodiment, as shown in FIGS. 1 and 2, a plurality of holes 23 are provided on the bottom surface of the recess 20 between the two component mounting regions 21a and 21b. The plurality of holes 23 are formed along a gap extending between the two component mounting regions 21a and 21b. Since the plurality of holes 23 are formed, the quality of mounting the electronic component EC on the component mounting pad 22 may be improved.
例えば、部品実装領域２１ａに電子部品ＥＣが搭載される場合、その搭載時に、部品実装領域２１ａ上に供給された流動性を有する実装用部材ＢＭが、部品実装領域２１ｂにまで広がると、部品実装領域２１ｂに載置されるべき電子部品ＥＣを平坦面上に搭載することができなくなる虞がある。部品実装領域２１ｂにおいて電子部品ＥＣの接続不良などが発生し、配線基板の品質が低下するおそれがある。このような問題に対して、本実施形態の配線基板１は、凹部２０の底面において隣接する２つの部品実装領域２１ａ、２１ｂの間に穴２３を備えている。部品実装領域２１ａ又は部品実装領域２１ｂの一方から流れ出す実装用部材ＢＭは穴２３内に入り込み、他方の部品実装領域（２１ａ又は２１ｂ）に達するような実装用部材ＢＭの流動が抑制される。これにより、電子部品ＥＣと配線基板１との接続信頼性を向上させ得る。
For example, when an electronic component EC is mounted in the component mounting area 21a, when the fluid mounting member BM supplied on the component mounting area 21a expands to the component mounting area 21b at the time of mounting, the component mounting There is a risk that the electronic component EC to be mounted in the region 21b cannot be mounted on a flat surface. In the component mounting area 21b, poor connection of the electronic component EC may occur, and the quality of the wiring board may deteriorate. In response to such a problem, the wiring board 1 of the present embodiment is provided with a hole 23 between two adjacent component mounting regions 21a and 21b on the bottom surface of the recess 20. The mounting member BM that flows out from one of the component mounting area 21a or the component mounting area 21b enters the hole 23, and the flow of the mounting member BM that reaches the other component mounting area (21a or 21b) is suppressed. As a result, the connection reliability between the electronic component EC and the wiring board 1 can be improved.
穴２３は部品実装パッド２２が接する絶縁層１１１を貫通し、反対側の導体層１１２をその底面に露出している。穴２３は、部品実装パッド２２側からコア基板１０側に向かって縮径するテーパー形状に形成されており、その径は部品実装パッド２２側で大きく、コア基板１０側で小さい。
The hole 23 penetrates the insulating layer 111 to which the component mounting pad 22 is in contact, and the conductor layer 112 on the opposite side is exposed on the bottom surface thereof. The hole 23 is formed in a tapered shape in which the diameter is reduced from the component mounting pad 22 side toward the core substrate 10, and the diameter is large on the component mounting pad 22 side and small on the core substrate 10 side.
一方、凹部２０の平面視における矩形の底面の周縁部、すなわち凹部２０の内壁に沿った領域には、部品実装パッド２２が接する絶縁層１１１の、部品実装パッド２２に対して反対側に接する導体層１１２まで達する溝２４が形成されている。溝２４が形成されていることによって、部品実装領域２１ａ、２１ｂから凹部２０の壁面（内壁）に向かって流れ出す実装用部材ＢＭは、溝２４内に入り込み得る。
On the other hand, in the peripheral portion of the bottom surface of the rectangle in the plan view of the recess 20, that is, the region along the inner wall of the recess 20, the conductor of the insulating layer 111 in contact with the component mounting pad 22 is in contact with the component mounting pad 22 on the opposite side. A groove 24 is formed that reaches the layer 112. Since the groove 24 is formed, the mounting member BM that flows out from the component mounting areas 21a and 21b toward the wall surface (inner wall) of the recess 20 can enter the groove 24.
部品実装パッド２２上に実装される電子部品ＥＣと凹部２０の内壁との間に、余剰の実装用部材ＢＭが存在すると、実装用部材ＢＭの膨張又は収縮による応力が電子部品ＥＣに加わり、実装品質が低下する虞がある。溝２４はそのような問題を抑制し得る。
If a surplus mounting member BM exists between the electronic component EC mounted on the component mounting pad 22 and the inner wall of the recess 20, stress due to expansion or contraction of the mounting member BM is applied to the electronic component EC for mounting. There is a risk that the quality will deteriorate. The groove 24 can suppress such a problem.
コア基板１０は、絶縁層１３を貫通する収容口１３Ｈを有しており、この収容口１３Ｈ内にペルチェ素子３０が設けられている。収容口１３Ｈはペルチェ素子３０の寸法よりも僅かに大きく形成され、収容口１３Ｈの内面とペルチェ素子３０との間の隙間は、第１積層体１１及び第２積層体１２の最もコア基板に近い絶縁層１１１、１２１を構成する樹脂で埋められている。
The core substrate 10 has an accommodating port 13H penetrating the insulating layer 13, and a perche element 30 is provided in the accommodating opening 13H. The accommodating port 13H is formed to be slightly larger than the dimensions of the perche element 30, and the gap between the inner surface of the accommodating port 13H and the perche element 30 is closest to the core substrate of the first laminated body 11 and the second laminated body 12. It is filled with the resin constituting the insulating layers 111 and 121.
本実施形態のコア基板１０に内蔵されているペルチェ素子３０は、一定の間隔をあけて交互に配置されている、複数の直方体形状のＰ型熱電半導体素子３０ｐとＮ型熱電半導体素子３０ｎとを有している。ペルチェ素子３０は、この複数の交互に配置されているＰ型及びＮ型熱電半導体素子３０ｐ、３０ｎのうち隣接するＰ型及びＮ型熱電半導体素子３０ｐ、３０ｎの端部を、電極板３０ｅで互い違いに接続することで構成されている。複数の交互に配置されているＰ型及びＮ型熱電半導体素子３０ｐ、３０ｎのうち、末端のＰ型又はＮ型熱電半導体素子３０ｎ、３０ｐにおける電極板３０ｅと反対側の端部には電極３０Ａ、３０Ｂが設けられている。ペルチェ素子３０は、この電極板３０ｅ及び電極３０Ａ、３０Ｂが設けられた複数のＰ型及びＮ型熱電半導体素子３０ｐ、３０ｎを、２枚の絶縁板（第１絶縁板３０ｃ、第２絶縁板３０ｈ）で挟むことで形成されている。Ｐ型熱電半導体素子３０ｐとＮ型熱電半導体素子３０ｎとは略同形で同サイズに形成されている。Ｐ型熱電半導体素子３０ｐとしては、例えば、ビスマス−テルル化合物にアンチモンを添加したものが用いられ、Ｎ型熱電半導体素子３０ｎとしては、ビスマス−テルル化合物にセレンを添加したものが用いられ得る。ペルチェ素子３０の各熱電半導体素子３０ｐ、３０ｎの間の空間には、絶縁性樹脂などの封止剤が充填されている。封止材には、例えば、エポキシ系樹脂などの絶縁性の樹脂が使用され得る。
The Pelche element 30 built in the core substrate 10 of the present embodiment comprises a plurality of rectangular P-type thermoelectric semiconductor elements 30p and N-type thermoelectric semiconductor elements 30n which are alternately arranged at regular intervals. Have. The Pelche element 30 alternates the ends of the adjacent P-type and N-type thermoelectric semiconductor elements 30p and 30n among the plurality of alternately arranged P-type and N-type thermoelectric semiconductor elements 30p and 30n with the electrode plate 30e. It is configured by connecting to. Of the plurality of alternately arranged P-type and N-type thermoelectric semiconductor elements 30p and 30n, the electrodes 30A, 30B is provided. The Pelche element 30 is formed by combining a plurality of P-type and N-type thermoelectric semiconductor elements 30p and 30n provided with the electrode plates 30e and electrodes 30A and 30B with two insulating plates (first insulating plate 30c and second insulating plate 30h). ) Is sandwiched between them. The P-type thermoelectric semiconductor element 30p and the N-type thermoelectric semiconductor element 30n are formed to have substantially the same shape and the same size. As the P-type thermoelectric semiconductor element 30p, for example, a bismuth-tellu compound to which antimony is added can be used, and as the N-type thermoelectric semiconductor element 30n, a bismuth-tellu compound to which selenium is added can be used. The space between the thermoelectric semiconductor elements 30p and 30n of the Pelche element 30 is filled with a sealing agent such as an insulating resin. As the sealing material, for example, an insulating resin such as an epoxy resin can be used.
ペルチェ素子３０の両面を構成する第１及び第２絶縁板３０ｃ、３０ｈには例えば、セラミック板などの高い熱伝導性及び電気絶縁性を有する材料を用いて構成される。例えば、アルミナ（Ａｌ2Ｏ3）、窒化アルミニウム（ＡｌＮ）などが使用され得る。第１及び第２絶縁板３０ｃ、３０ｈのうち、ペルチェ素子３０の電極３０Ａ、３０Ｂと重なる部分には、電極３０Ａ、３０Ｂの一部が露出する開口が形成されている。電極板３０ｅ及び電極３０Ａ、３０Ｂは、例えばＣｕなどの適切な導電性を有する金属で構成されている。ペルチェ素子３０の電極３０Ａ、３０Ｂは、外部からの電力供給を受けるために、ビア導体１１３、１２３、及び導体層１１２、１２２を介して、配線基板１の表面に形成される導体パッド１１２ｐに電気的に接続されている。
The first and second insulating plates 30c and 30h that form both sides of the Pelche element 30 are made of a material having high thermal conductivity and electrical insulation such as a ceramic plate. For example, alumina (Al 2 O 3 ), aluminum nitride (Al N) and the like can be used. Of the first and second insulating plates 30c and 30h, an opening is formed in a portion of the first and second insulating plates 30c and 30h that overlaps with the electrodes 30A and 30B of the perche element 30 so that a part of the electrodes 30A and 30B is exposed. The electrode plate 30e and the electrodes 30A and 30B are made of a metal having appropriate conductivity such as Cu. The electrodes 30A and 30B of the Pelche element 30 are electrically connected to the conductor pad 112p formed on the surface of the wiring board 1 via the via conductors 113 and 123 and the conductor layers 112 and 122 in order to receive power supply from the outside. Is connected.
配線基板１の凹部２０に搭載される電子部品ＥＣが発する熱は、配線基板１内に留まると電子部品ＥＣの誤動作等の原因になり得る。また、配線基板１の各構成要素の熱膨張による層間剥離の原因ともなり得る。従って、電子部品ＥＣが発する熱は配線基板１の外部へ放熱される必要がある。ペルチェ素子３０は、この電子部品ＥＣが発する熱を効率よく配線基板１の外部へ放熱するために設けられる。
If the heat generated by the electronic component EC mounted in the recess 20 of the wiring board 1 stays in the wiring board 1, it may cause a malfunction of the electronic component EC or the like. In addition, it may cause delamination due to thermal expansion of each component of the wiring board 1. Therefore, the heat generated by the electronic component EC needs to be dissipated to the outside of the wiring board 1. The perche element 30 is provided to efficiently dissipate the heat generated by the electronic component EC to the outside of the wiring board 1.
ペルチェ素子３０に電力が供給されると、ペルチェ素子３０の第１積層体１１側（第１絶縁板３０ｃ側）では温度が低くなり、反対側の第２積層体１２側（第２絶縁板３０ｈ側）で温度が高くなる温度勾配が形成される。すなわち、第１絶縁板３０ｃ側で吸熱作用、第２絶縁板３０ｈ側で発熱作用が発生し、これにより、電子部品ＥＣが発する熱はペルチェ素子３０を介して第２積層体１２側に排出されることになる。電子部品ＥＣから発せられる熱は効果的に第２積層体１２側へと放熱され、熱による電子部品ＥＣの誤動作の発生などが抑制され得る。実装される電子部品の選択の幅が拡大すると考えられる。
When power is supplied to the Pelche element 30, the temperature on the first laminated body 11 side (first insulating plate 30c side) of the Pelche element 30 becomes low, and the temperature on the opposite side of the second laminated body 12 side (second insulating plate 30h) becomes low. On the side), a temperature gradient is formed in which the temperature rises. That is, an endothermic action is generated on the first insulating plate 30c side and a heat generating action is generated on the second insulating plate 30h side, whereby the heat generated by the electronic component EC is discharged to the second laminated body 12 side via the Perche element 30. Will be. The heat generated from the electronic component EC is effectively dissipated to the second laminated body 12 side, and the occurrence of malfunction of the electronic component EC due to heat can be suppressed. It is expected that the range of choices for electronic components to be mounted will increase.
図１に示される例では、ペルチェ素子３０の第１側の面３０Ｃ側の第１絶縁板３０ｃ及び電極３０Ａは、ビア導体１１３及び導体層１１２を介して、電子部品ＥＣ直下の部品実装パッド２２に接続されている。熱伝導率が比較的高い、例えば金属製の導体で形成されるビア導体１１３及び導体層１１２を介して、電子部品ＥＣ直下の部品実装パッド２２とペルチェ素子３０の第１側の面３０Ｃ側の第１絶縁板３０ｃとが接続していることにより、電子部品ＥＣで発生した熱は効率よくペルチェ素子３０に伝わり得る。なお、図示の例では、電子部品ＥＣは部品実装パッド２２と電気的に絶縁している例が示されており、電極３０Ａは、外部の電力供給源と接続するために、第１積層体１１の表面に露出する導体パッド１１２ｐにもビア導体１１３及び導体層１１２を介して接続されている。部品実装パッド２２と電子部品ＥＣが電気的に接続されている場合においては、電極３０Ａへの電力供給は電子部品ＥＣを介して行われてもよい。
In the example shown in FIG. 1, the first insulating plate 30c and the electrode 30A on the first side surface 30C side of the Perche element 30 are connected to the component mounting pad 22 directly under the electronic component EC via the via conductor 113 and the conductor layer 112. It is connected to the. The component mounting pad 22 directly under the electronic component EC and the first side surface 30C side of the Pelche element 30 are interposed via a via conductor 113 and a conductor layer 112 formed of, for example, a metal conductor having a relatively high thermal conductivity. By connecting to the first insulating plate 30c, the heat generated in the electronic component EC can be efficiently transferred to the perche element 30. In the illustrated example, an example is shown in which the electronic component EC is electrically insulated from the component mounting pad 22, and the electrode 30A is the first laminated body 11 in order to connect to an external power supply source. The conductor pad 112p exposed on the surface of the above is also connected via the via conductor 113 and the conductor layer 112. When the component mounting pad 22 and the electronic component EC are electrically connected, the power supply to the electrode 30A may be performed via the electronic component EC.
一方、図示の例では、ペルチェ素子３０の第２側の面３０Ｈ側の電極３０Ｂは、第１積層体１１側の外部の電力供給源と接続するために、第２積層体１２のビア導体１２３及び導体層１２２、コア基板１０のスルーホール導体１３ｈ、第１積層体１１のビア導体１１３、導体層１１２を介して、第１積層体１１の表面に露出する導体パッド１１２ｐに接続されている。
On the other hand, in the illustrated example, the electrode 30B on the second side surface 30H side of the Pelche element 30 is connected to the external power supply source on the first laminated body 11 side, so that the via conductor 123 of the second laminated body 12 is connected. The conductor layer 122, the through-hole conductor 13h of the core substrate 10, the via conductor 113 of the first laminated body 11, and the conductor layer 112 are connected to the conductor pad 112p exposed on the surface of the first laminated body 11.
なお、図３に示されるように、電子部品ＥＣがフリップチップ実装で部品実装パッド２２に電気的に接続されている場合には、部品実装パッド２２と電子部品ＥＣ２が実装される導体パッド１１２ｐとが電気的に接続され得る。電子部品ＥＣを制御するコントローラーなどの電子部品ＥＣ２は、導体パッド１１２ｐ上に実装され、ペルチェ素子３０と部品実装パッド２２との間にある導体層１１２及びビア導体１１３を介して、電子部品ＥＣに電気的に接続され得る。この場合においては、電子部品ＥＣは、例えば、その直下に設けられるソルダーレジスト層２６の開口から露出する部品実装パッド２２に、半田などのバンプを介して接続される。図示の例では、ペルチェ素子３０の電極３０Ａに接続されている、ペルチェ素子３０への電力供給のための導電経路は、電子部品ＥＣ２から電子部品ＥＣへの導電経路と部分的に重なり、部品実装パッド２２とペルチェ素子３０が導体を介して接続されている。これにより、上述のように、電子部品ＥＣで発生した熱が効率よくペルチェ素子３０に伝わることがある。しかし、ペルチェ素子３０への電力供給には必ずしもこのような導電経路が用いられずともよい。ペルチェ素子３０への電力供給専用の導電経路が設けられてもよい。
As shown in FIG. 3, when the electronic component EC is electrically connected to the component mounting pad 22 by flip-chip mounting, the component mounting pad 22 and the conductor pad 112p on which the electronic component EC2 is mounted are used. Can be electrically connected. The electronic component EC2, such as a controller that controls the electronic component EC, is mounted on the conductor pad 112p, and is mounted on the electronic component EC via the conductor layer 112 and the via conductor 113 between the Perche element 30 and the component mounting pad 22. Can be electrically connected. In this case, the electronic component EC is connected to, for example, the component mounting pad 22 exposed from the opening of the solder resist layer 26 provided immediately below the electronic component EC via a bump such as solder. In the illustrated example, the conductive path for supplying power to the Pelce element 30 connected to the electrode 30A of the Pelche element 30 partially overlaps with the conductive path from the electronic component EC2 to the electronic component EC, and the component is mounted. The pad 22 and the perche element 30 are connected via a conductor. As a result, as described above, the heat generated in the electronic component EC may be efficiently transferred to the perche element 30. However, such a conductive path does not necessarily have to be used for supplying power to the Pelche element 30. A conductive path dedicated to supplying electric power to the Pelche element 30 may be provided.
ペルチェ素子３０の第２側の面３０Ｈ側で発せられる熱を、配線基板１の第２積層体１２側の表面に効率よく伝導し、配線基板１の外へ放熱させる観点から、第２積層体１２の導体層１２２及びビア導体１２３によって、放熱ルートが形成されていることが好ましい。図１には、第２積層体１２におけるコア基板１０に最も近い導体層１２２の、第２側の面３０Ｈに対応する領域に導体パターンが形成され、この導体パターンからビア導体１２３及び導体層１２２を介して第２積層体１２の導体パッド１２２ｐに連接している放熱ルートが形成されている例が示されている。放熱ルートが形成されていることで、第２積層体１２内に別途放熱用の部材を埋設する必要がない。
From the viewpoint of efficiently conducting the heat generated on the second side surface 30H side of the Pelce element 30 to the surface of the wiring board 1 on the second laminated body 12 side and dissipating heat to the outside of the wiring board 1, the second laminated body It is preferable that the heat dissipation route is formed by the conductor layer 122 and the via conductor 123 of the twelve. In FIG. 1, a conductor pattern is formed in a region corresponding to the second side surface 30H of the conductor layer 122 closest to the core substrate 10 in the second laminated body 12, and the via conductor 123 and the conductor layer 122 are formed from this conductor pattern. An example is shown in which a heat dissipation route is formed which is connected to the conductor pad 122p of the second laminated body 12 via the above. Since the heat dissipation route is formed, it is not necessary to separately bury a heat dissipation member in the second laminated body 12.
配線基板１は、図４に示されるように、電極３０Ｂが第２積層体１２側の導体パッド１２２ｐを介して電力供給源に接続される構成とされてもよい。この場合、ビア導体１２３及び導体層１２２を介して、第２絶縁板３０ｈと導体パッド１２２ｐとが接続され、ペルチェ素子３０が発する熱を第２積層体の表面へ伝導する放熱ルートを構成し得る。配線基板１の第２積層体１２側の外部への放熱の効率が向上し得る。
As shown in FIG. 4, the wiring board 1 may be configured such that the electrode 30B is connected to the power supply source via the conductor pad 122p on the second laminated body 12 side. In this case, the second insulating plate 30h and the conductor pad 122p are connected via the via conductor 123 and the conductor layer 122, and a heat dissipation route for conducting the heat generated by the Perche element 30 to the surface of the second laminated body can be formed. .. The efficiency of heat dissipation to the outside on the second laminated body 12 side of the wiring board 1 can be improved.
以下、図１に示される配線基板１の製造方法が説明される。先ず、図５Ａに示されるように、例えば、エポキシ樹脂又はＢＴ（ビスマレイミドトリアジン）樹脂とガラスクロスなどの補強材からなる絶縁性基材１３ｐの両面に、銅箔１３ｃがラミネートされている両面銅張積層板１０ｐが用意される。次に、図５Ｂに示されるように、両面銅張積層板１０ｐの両面側から例えば炭酸ガスレーザー光が照射されて、絶縁性基材１３ｐの厚さ方向における中心部付近へ向かって両面側から縮径する導通用貫通孔１３ｈｐが形成される。
Hereinafter, a method for manufacturing the wiring board 1 shown in FIG. 1 will be described. First, as shown in FIG. 5A, double-sided copper in which copper foil 13c is laminated on both sides of an insulating base material 13p made of, for example, an epoxy resin or BT (bismaleimide triazine) resin and a reinforcing material such as glass cloth. A stretched laminate 10p is prepared. Next, as shown in FIG. 5B, carbon dioxide laser light is irradiated from both sides of the double-sided copper-clad laminate 10p, for example, from both sides toward the center in the thickness direction of the insulating base material 13p. A through hole for conduction 13 hp with a reduced diameter is formed.
次いで、図５Ｃに示されるように、スルーホール導体１３ｈ、導体層１３ｆ、１３ｓが形成される。導通用貫通孔１３ｈｐ内及び銅箔１３ｃ上に無電解めっき処理が行われ、銅箔１３ｃ上と導通用貫通孔１３ｈｐの内面に無電解めっき膜１３ｎが形成される。そして、銅箔１３ｃ上の無電解めっき膜１３ｎ上に、所定パターンのめっきレジストが形成された後に電解めっき処理が行われ、電解めっき膜１３ｅが導通用貫通孔１３ｈｐ内に充填されてスルーホール導体１３ｈが形成されると共に、銅箔１３ｃ上の無電解めっき膜１３ｎのめっきレジストから露出している部分に電解めっき膜１３ｅが形成される。続いて、めっきレジストが剥離され、さらにめっきレジストの下方の無電解めっき膜１３ｎ及び銅箔１３ｃがエッチングにより除去される。残された電解めっき膜１３ｅ、無電解めっき膜１３ｎ及び銅箔１３ｃにより、絶縁基材１３ｐの表面に導体層１３ｆ、１３ｓが形成されると共に、導体層１３ｆと導体層１３ｓとがスルーホール導体１３ｈによって接続された状態になる。
Next, as shown in FIG. 5C, the through-hole conductor 13h, the conductor layers 13f, and 13s are formed. The electroless plating treatment is performed in the conduction through hole 13hp and on the copper foil 13c, and an electroless plating film 13n is formed on the copper foil 13c and the inner surface of the conduction through hole 13hp. Then, after a predetermined pattern of plating resist is formed on the electrolytic-free plating film 13n on the copper foil 13c, an electrolytic plating process is performed, and the electrolytic plating film 13e is filled in the conduction through hole 13hp to form a through-hole conductor. 13h is formed, and the electrolytic plating film 13e is formed on the portion of the copper foil 13c exposed from the plating resist of the electroless plating film 13n. Subsequently, the plating resist is peeled off, and the electroless plating film 13n and the copper foil 13c below the plating resist are removed by etching. The remaining electrolytic plating film 13e, electroless plating film 13n, and copper foil 13c form conductor layers 13f and 13s on the surface of the insulating base material 13p, and the conductor layer 13f and the conductor layer 13s form a through-hole conductor 13h. Becomes connected by.
次いで、図５Ｄに示されるように、絶縁基材１３ｐにルーター加工又はレーザー光の照射によって、収容口１３Ｈが形成される。図５Ｅに示されるように、収容口１３Ｈの開口の一方を塞ぐように、例えばＰＥＴフィルムからなるテープＴＰが導体層１３ｓ上に張り付けられる。そして、ペルチェ素子３０がマウンター（図示せず）によって収容口１３Ｈの内部に収められ、第２絶縁板３０ｈがテープＴＰに固定される。
Next, as shown in FIG. 5D, the accommodating port 13H is formed on the insulating base material 13p by router processing or laser light irradiation. As shown in FIG. 5E, a tape TP made of, for example, a PET film is attached onto the conductor layer 13s so as to close one of the openings of the accommodation port 13H. Then, the Perche element 30 is housed inside the accommodating port 13H by a mounter (not shown), and the second insulating plate 30h is fixed to the tape TP.
続いて、図５Ｆに示されるように、樹脂フィルム１１１ｐが導体層１３ｆ上に積層され、加圧プレスされることで、導体層１３ｆの導体パターンの間、及び、ペルチェ素子３０と収容口１３Ｈの内壁との隙間に、樹脂フィルム１１１ｐが入り込み充填される。樹脂フィルム１１１ｐは、例えば、芯材を含まず無機フィラーを含有する樹脂フィルムである。
Subsequently, as shown in FIG. 5F, the resin film 111p is laminated on the conductor layer 13f and pressurized to press the resin film between the conductor patterns of the conductor layer 13f and between the Perche element 30 and the accommodating port 13H. The resin film 111p enters and fills the gap with the inner wall. The resin film 111p is, for example, a resin film containing an inorganic filler without containing a core material.
次に、図５Ｇに示されるように、テープＴＰが導体層１３ｓ及びペルチェ素子３０から取り外されて除去される。そして、図５Ｈに示されるように、導体層１３ｓ及びペルチェ素子３０の第２側の面３０Ｈの上に、樹脂フィルム１２１ｐが積層されてプレスされる。その際、樹脂フィルム１２１ｐが、導体層１３ｓの導体パターンの間、及び、収容口１３Ｈの内面とペルチェ素子３０との隙間に充填され、隙間は完全に樹脂によって充填される。以上により、ペルチェ素子３０を内蔵し、絶縁層１３の両面に導体層１３ｆ、１３ｓを有するコア基板１０の形成が完了する。同時に、第１積層体１１のうち最もコア基板１０に近い絶縁層１１１、及び、第２積層体１２のうち最もコア基板１０に近い絶縁層１２１の形成が完了する。
Next, as shown in FIG. 5G, the tape TP is removed from the conductor layer 13s and the Pelche element 30. Then, as shown in FIG. 5H, the resin film 121p is laminated and pressed on the conductor layer 13s and the second side surface 30H of the Perche element 30. At that time, the resin film 121p is filled between the conductor patterns of the conductor layer 13s and the gap between the inner surface of the accommodating port 13H and the Pelche element 30, and the gap is completely filled with the resin. As described above, the formation of the core substrate 10 having the Pelche element 30 built-in and the conductor layers 13f and 13s on both sides of the insulating layer 13 is completed. At the same time, the formation of the insulating layer 111 closest to the core substrate 10 of the first laminated body 11 and the insulating layer 121 closest to the core substrate 10 of the second laminated body 12 is completed.
続いて、図５Ｉに示されるように、コア基板１０の第１面１０Ｆ側に接する絶縁層１１１にビア導体１１３が形成されると共に、絶縁層１１１に接する導体層１１２が形成される。同時に、コア基板１０の第２面１０Ｓ側に接する絶縁層１２１にはビア導体１２３が形成されると共に、絶縁層１２１に接する導体層１２２が形成される。図示の例では、絶縁層１１１、１２１にビア導体１１３、１２３用の貫通孔がレーザー加工によって形成され、セミアディティブ法を用いて、無電解めっき膜及び電解めっき膜の２層で構成される所望の導体パターンを有する導体層１１２、１２２及びビア導体１１３、１２３が形成される。この際、ペルチェ素子３０の第１絶縁板３０ｃの開口から露出する電極３０Ａ上にはビア導体１１３が形成され、導体層１１２と電極３０Ａとが接続される。同時に、第１絶縁板３０ｃの開口の内壁がビア導体１１３と接続することで第１絶縁板３０ｃと導体層１１２が接続される。また、第２絶縁板３０ｈの開口から露出する電極３０Ｂ上にはビア導体１２３が形成され、導体層１２２と電極３０Ｂとが接続される。同時に、第２絶縁板３０ｈの開口の内壁がビア導体１２３と接続することで第２絶縁板３０ｈと導体層１２２が接続される。
Subsequently, as shown in FIG. 5I, the via conductor 113 is formed on the insulating layer 111 in contact with the first surface 10F side of the core substrate 10, and the conductor layer 112 in contact with the insulating layer 111 is formed. At the same time, the via conductor 123 is formed on the insulating layer 121 in contact with the second surface 10S side of the core substrate 10, and the conductor layer 122 in contact with the insulating layer 121 is formed. In the illustrated example, through holes for the via conductors 113 and 123 are formed in the insulating layers 111 and 121 by laser processing, and it is desired that the insulating layers 111 and 121 are composed of two layers, an electroless plating film and an electrolytic plating film, by using a semi-additive method. Conductor layers 112 and 122 and via conductors 113 and 123 having the above conductor pattern are formed. At this time, a via conductor 113 is formed on the electrode 30A exposed from the opening of the first insulating plate 30c of the Perche element 30, and the conductor layer 112 and the electrode 30A are connected to each other. At the same time, the inner wall of the opening of the first insulating plate 30c is connected to the via conductor 113, so that the first insulating plate 30c and the conductor layer 112 are connected. A via conductor 123 is formed on the electrode 30B exposed from the opening of the second insulating plate 30h, and the conductor layer 122 and the electrode 30B are connected to each other. At the same time, the inner wall of the opening of the second insulating plate 30h is connected to the via conductor 123, so that the second insulating plate 30h and the conductor layer 122 are connected.
なお、コア基板１０に接する絶縁層１１１、１２１には芯材を有しない樹脂フィルムの代わりに、芯材を有するプリプレグが用いられ、プリプレグ上に金属箔が積層されてもよい。この場合、コア基板１０に最も近い絶縁層１１１、１２１に形成されるビア導体１１３、１２３の形成、及び、コア基板１０に最も近い絶縁層１１１、１２１に接して形成される導体層１１２、１２２の形成においては、サブトラクティブ法、又は、金属箔を用いるセミアディティブ法が用いられ得る。
A prepreg having a core material may be used for the insulating layers 111 and 121 in contact with the core substrate 10 instead of the resin film having no core material, and a metal foil may be laminated on the prepreg. In this case, the via conductors 113 and 123 formed on the insulating layers 111 and 121 closest to the core substrate 10 and the conductor layers 112 and 122 formed in contact with the insulating layers 111 and 121 closest to the core substrate 10 are formed. In the formation of, a subtractive method or a semi-additive method using a metal foil can be used.
続いて、コア基板１０の第１面１０Ｆ側及び第２面１０Ｓ側の両面側に、ビルドアップ工法により、絶縁層１１１、１２１、及び、導体層１１２、１２２の積層が繰り返されることで第１及び第２積層体１１、１２が形成される。図５Ｊに示されるように、第１面１０Ｆ側において、凹部２０の底面となる絶縁層１１１、及び、部品実装パッド２２を含む導体層１１２までが形成される。部品実装パッド２２を含む導体層１１２が接する絶縁層１１１のコア基板１０側の導体層１１２には、凹部２０を形成する際に溝２４及び穴２３を形成するレーザー光のストッパとなる導体パターンが形成される。
Subsequently, the insulating layers 111 and 121 and the conductor layers 112 and 122 are repeatedly laminated on both sides of the core substrate 10 on the first surface 10F side and the second surface 10S side by the build-up method. And the second laminated bodies 11 and 12 are formed. As shown in FIG. 5J, on the first surface 10F side, the insulating layer 111 which is the bottom surface of the recess 20 and the conductor layer 112 including the component mounting pad 22 are formed. The conductor layer 112 on the core substrate 10 side of the insulating layer 111 in contact with the conductor layer 112 including the component mounting pad 22 has a conductor pattern that serves as a stopper for laser light that forms the groove 24 and the hole 23 when the recess 20 is formed. It is formed.
次いで、凹部２０の底面となる絶縁層１１１及び部品実装パッド２２の上に剥離層２５が形成される。図５Ｊに示される例において、剥離層２５は、粘着層２５ａと粘着層２５ａに積層された接合層２５ｂとを有している。粘着層２５ａは、導体層１１２（部品実装パッド２２）及び絶縁層１１１と強固には接着せず、しかし、導体層１１２及び絶縁層１１１と密着し得る材料を用いて形成される。粘着層２５ａと導体層１１２及び絶縁層１１１とは、比較的弱い力で容易に分離され得る。粘着層２５ａには、例えばアクリル樹脂が用いられる。
Next, the release layer 25 is formed on the insulating layer 111 and the component mounting pad 22 which are the bottom surfaces of the recess 20. In the example shown in FIG. 5J, the release layer 25 has an adhesive layer 25a and a bonding layer 25b laminated on the adhesive layer 25a. The adhesive layer 25a is formed by using a material that does not firmly adhere to the conductor layer 112 (component mounting pad 22) and the insulating layer 111, but can adhere to the conductor layer 112 and the insulating layer 111. The adhesive layer 25a, the conductor layer 112, and the insulating layer 111 can be easily separated with a relatively weak force. For the adhesive layer 25a, for example, an acrylic resin is used.
一方、接合層２５ｂは、銅などの金属及びエポキシ樹脂などに対して十分な接着性を発現し得る材料で形成される。接合層２５ｂの材料としてはポリイミド樹脂が例示される。このような剥離層２５を設けることによって、後述されるように凹部２０の形成が容易になり得る。
On the other hand, the bonding layer 25b is formed of a material capable of exhibiting sufficient adhesiveness to metals such as copper and epoxy resins. A polyimide resin is exemplified as the material of the bonding layer 25b. By providing such a release layer 25, the formation of the recess 20 can be facilitated as described later.
剥離層２５は、例えば粘着層２５ａと接合層２５ｂとを有する樹脂膜を、凹部２０が形成される領域２の、導体層１１２及び絶縁層１１１の上に載置することによって設けられる。粘着層２５ａは、好ましくは、図５Ｊに示されるように、部品実装パッド２２の側面を覆い得る程度の柔軟性を有していることが好ましい。
The release layer 25 is provided, for example, by placing a resin film having an adhesive layer 25a and a bonding layer 25b on the conductor layer 112 and the insulating layer 111 in the region 2 where the recess 20 is formed. The adhesive layer 25a preferably has enough flexibility to cover the side surface of the component mounting pad 22, as shown in FIG. 5J.
次いで、図５Ｋに示されるように、コア基板１０の第１面１０Ｆ側において、剥離層２５が設けられる層の上側に、さらに絶縁層１１１及び導体層１１２が形成され、第１積層体１１が形成される。第２面１０Ｓ側においても、絶縁層１２１及び導体層１２２積層されることにより第２積層体１２が形成される。図示されるように、凹部２０の形成領域２内の、剥離層２５より上側に形成される各導体層１１２には、好ましくはダミーパターン１１２ｄが設けられ得る。ダミーパターン１１２ｄが設けられていることによって、後述の凹部２０を形成する工程における第１積層体１１の部分的な除去が、より安定して行われ得る。
Next, as shown in FIG. 5K, on the first surface 10F side of the core substrate 10, the insulating layer 111 and the conductor layer 112 are further formed on the upper side of the layer provided with the release layer 25, and the first laminated body 11 is formed. It is formed. Also on the second surface 10S side, the second laminated body 12 is formed by laminating the insulating layer 121 and the conductor layer 122. As shown, a dummy pattern 112d may be preferably provided on each conductor layer 112 formed above the release layer 25 in the formation region 2 of the recess 20. By providing the dummy pattern 112d, the partial removal of the first laminated body 11 in the step of forming the recess 20 described later can be performed more stably.
なお、本実施形態の配線基板１の製造方法において、コア基板１０の両面側への第１積層体１１及び第２積層体１２の形成においては、必ずしもビルドアップ工法が用いられなくてもよい。例えば、絶縁層１１１及び導体層１１２、又は、絶縁層１２１及び導体層１２２、を事前に積層することによって形成された複数の配線板が一括してプリプレグを介して積層されてもよい。また、各導体層の導体パターンの形成にも、セミアディティブ法、サブトラクティブ法、又はフルアディティブ法などが、適宜用いられ得る。
In the method for manufacturing the wiring board 1 of the present embodiment, the build-up method may not necessarily be used in forming the first laminated body 11 and the second laminated body 12 on both side surfaces of the core substrate 10. For example, a plurality of wiring boards formed by preliminarily laminating the insulating layer 111 and the conductor layer 112, or the insulating layer 121 and the conductor layer 122 may be laminated together via the prepreg. Further, a semi-additive method, a subtractive method, a full additive method, or the like can be appropriately used for forming the conductor pattern of each conductor layer.
第１積層体１１上にはソルダーレジスト層１１４が形成され、第２積層体１２上にはソルダーレジスト層１２４が形成される。ソルダーレジスト層１１４、１２４は、例えば、感光性のエポキシ樹脂又はポリイミド樹脂などを用いて形成され、ソルダーレジスト層１１４、１２４には、露光及び現像によって開口１１４ａ、１２４ａが形成される。開口からは導体パッド１１２ｐ、１２２ｐが露出する。
A solder resist layer 114 is formed on the first laminated body 11, and a solder resist layer 124 is formed on the second laminated body 12. The solder resist layers 114 and 124 are formed by using, for example, a photosensitive epoxy resin or a polyimide resin, and the solder resist layers 114 and 124 are formed with openings 114a and 124a by exposure and development. Conductor pads 112p and 122p are exposed from the opening.
続いて、第１積層体１１の絶縁層１１１及び導体層１１２の一部を除去することによって、部品実装パッド２２及び絶縁層１１１を底面に露出する凹部２０が形成される。図５Ｌに示されるように、凹部２０の形成領域２に対応する剥離層２５の縁部に沿って溝２４が形成される。溝２４は、部品実装パッド２２を有する導体層１１２及び、その直下の絶縁層１１１を貫通するように形成される。溝２４は、凹部２０の形成領域２の周囲の全周にわたって、例えば、炭酸ガスレーザー又はＹＡＧレーザーなどのレーザー光（図示せず）を、領域２を囲む経路で照射することによって形成される。この際、凹部２０の底面となる絶縁層１１１の直下の導体層１１２がレーザー光のストッパとして機能する。
Subsequently, by removing a part of the insulating layer 111 and the conductor layer 112 of the first laminated body 11, a recess 20 that exposes the component mounting pad 22 and the insulating layer 111 to the bottom surface is formed. As shown in FIG. 5L, a groove 24 is formed along the edge of the release layer 25 corresponding to the formation region 2 of the recess 20. The groove 24 is formed so as to penetrate the conductor layer 112 having the component mounting pad 22 and the insulating layer 111 immediately below the conductor layer 112. The groove 24 is formed by irradiating a laser beam (not shown) such as a carbon dioxide gas laser or a YAG laser over the entire circumference of the formed region 2 of the recess 20 in a path surrounding the region 2. At this time, the conductor layer 112 directly below the insulating layer 111, which is the bottom surface of the recess 20, functions as a stopper for the laser beam.
２つの部品実装パッド２２の間の空間の穴２３が形成されるべき位置にも、レーザー光が照射される。穴２３の形成においても、部品実装パッドが接する絶縁層１１１の直下の導体層１１２がレーザー光のストッパとなる。このように、好ましくは、溝２４及び穴２３はレーザー光が照射される１つの工程において連続的に形成される。なお、溝２４、穴２３は任意の深さを有するように形成され得る。例えば、部品実装パッド２２が接する絶縁層１１１の直下の導体層１１２をレーザー光のストッパとせず、さらにコア基板１０に近い導体層１１２をレーザー光のストッパとして、２層の絶縁層１１１を貫通するように形成されてもよい。
The laser beam is also applied to the position where the hole 23 in the space between the two component mounting pads 22 should be formed. Also in the formation of the hole 23, the conductor layer 112 directly below the insulating layer 111 in contact with the component mounting pad serves as a stopper for the laser beam. As described above, preferably, the groove 24 and the hole 23 are continuously formed in one step of being irradiated with the laser beam. The groove 24 and the hole 23 can be formed to have an arbitrary depth. For example, the conductor layer 112 directly below the insulating layer 111 in contact with the component mounting pad 22 is not used as a laser light stopper, and the conductor layer 112 close to the core substrate 10 is used as a laser light stopper to penetrate the two insulating layers 111. It may be formed as follows.
その後、第１積層体１１の溝２４に囲まれた部分である除去部分Ｒが、剥離層２５と共に除去され、その結果、図５Ｍに示されるように凹部２０が形成される。前述したように、剥離層２５の粘着層２５ａは、導体層１１２などと強固に接着されておらず、その粘着性によって単に付着しているだけである。従って、除去部分Ｒは、例えば、治工具などに吸着され、コア基板１０と反対側に引き上げられるなどの任意の方法で容易に除去され得る。凹部２０の形成に伴って、部品実装パッド２２及びその部品実装パッド２２が接する絶縁層１１１が、凹部２０の底面に露出する。穴２３及び溝２４の底部には、凹部２０の底面に露出する絶縁層１１１のコア基板１０側に接する導体層１１２が露出する。
After that, the removed portion R, which is a portion of the first laminated body 11 surrounded by the groove 24, is removed together with the release layer 25, and as a result, the recess 20 is formed as shown in FIG. 5M. As described above, the adhesive layer 25a of the release layer 25 is not firmly adhered to the conductor layer 112 or the like, but is merely adhered due to its adhesiveness. Therefore, the removed portion R can be easily removed by any method such as being attracted to a jig or tool and being pulled up to the side opposite to the core substrate 10. With the formation of the recess 20, the component mounting pad 22 and the insulating layer 111 in contact with the component mounting pad 22 are exposed on the bottom surface of the recess 20. At the bottom of the hole 23 and the groove 24, the conductor layer 112 in contact with the core substrate 10 side of the insulating layer 111 exposed on the bottom surface of the recess 20 is exposed.
以上の工程を経ることによって、配線基板１が完成する。凹部２０の形成後、凹部２０の底面に露出する部品実装パッド２２、並びに、ソルダーレジスト層１１４、１２４の開口１１４ａ、１２４ａ内に露出する導体パッド１１２ｐ、１２２ｐの表面に保護膜（図示せず）が形成されてもよい。例えば、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、又はＳｎなどからなる保護膜がめっき法により形成され得る。
By going through the above steps, the wiring board 1 is completed. A protective film (not shown) is provided on the surfaces of the component mounting pad 22 exposed on the bottom surface of the recess 20 after the recess 20 is formed, and the conductor pads 112p and 122p exposed in the openings 114a and 124a of the solder resist layers 114 and 124. May be formed. For example, a protective film made of Ni / Au, Ni / Pd / Au, Sn, or the like can be formed by a plating method.
実施形態の配線基板は、各図面に例示される構造や、本明細書において例示された構造及び材料を備えるものに限定されない。例えば、配線基板１は任意の数の導体層１１２、１２２及び絶縁層１１１、１２１を有し得る。各導体層１３ｆ、１３ｓ、１１２、１２２は、各図面に示されるような３層構造若しくは２層構造でなくてもよい。スルーホール導体１３ｈ及び各ビア導体１１３、１２３は、必ずしもテーパー形状を有していなくてもよい。凹部２０は、例えば、電子部品ＥＣの厚さ、及び、配線基板１内の電気回路の構成などに応じて、第１積層体１１内の任意の絶縁層１１１及び導体層１１２が底面を構成するように形成され得る。凹部２０の底面には３つ以上の任意の複数の部品実装領域が設けられてもよい。穴２３の形状は、図１及び図２に示されるような形状に限定されず、その形成される数及び寸法は部品実装領域の寸法によって任意に選択され得る。穴２３は溝２４と同様に平面視において直線状に連続的に形成される溝状のものであってもよい。
The wiring board of the embodiment is not limited to the structure exemplified in each drawing and the one including the structure and the material exemplified in the present specification. For example, the wiring board 1 may have any number of conductor layers 112, 122 and insulating layers 111, 121. Each conductor layer 13f, 13s, 112, 122 does not have to have a three-layer structure or a two-layer structure as shown in each drawing. The through-hole conductor 13h and the via conductors 113 and 123 do not necessarily have to have a tapered shape. The bottom surface of the recess 20 is formed by an arbitrary insulating layer 111 and a conductor layer 112 in the first laminated body 11, depending on, for example, the thickness of the electronic component EC and the configuration of the electric circuit in the wiring board 1. Can be formed as The bottom surface of the recess 20 may be provided with three or more arbitrary component mounting areas. The shape of the hole 23 is not limited to the shape shown in FIGS. 1 and 2, and the number and dimensions of the holes 23 can be arbitrarily selected depending on the dimensions of the component mounting area. Like the groove 24, the hole 23 may have a groove shape that is continuously formed in a straight line in a plan view.
配線基板の製造方法は上記において説明された手順に限定されない。例えば、凹部２０は、剥離層２５及び溝２４の形成を省略してドリル加工によって形成されてもよい。その場合、ドリル加工による部品実装パッド２２及び絶縁層１１１の露出後に、レーザー加工又はドリル加工によって溝２４及び複数の穴２３が形成されてもよい。また、実施形態の配線基板の製造方法に関して説明された条件や順序などは適宜変更されてよく、現に製造される配線基板の構造に応じて、一部の工程が省略されてもよく、別の工程が追加されてもよい。
The method for manufacturing the wiring board is not limited to the procedure described above. For example, the recess 20 may be formed by drilling, omitting the formation of the release layer 25 and the groove 24. In that case, after the component mounting pad 22 and the insulating layer 111 are exposed by drilling, the groove 24 and the plurality of holes 23 may be formed by laser machining or drilling. Further, the conditions and order described with respect to the method for manufacturing the wiring board of the embodiment may be appropriately changed, and some steps may be omitted depending on the structure of the wiring board actually manufactured. Steps may be added.
