JP2006237637A - Printed wiring board and method of manufacturing the same - Google Patents

Printed wiring board and method of manufacturing the same Download PDF

Info

Publication number
JP2006237637A
JP2006237637A JP2006119247A JP2006119247A JP2006237637A JP 2006237637 A JP2006237637 A JP 2006237637A JP 2006119247 A JP2006119247 A JP 2006119247A JP 2006119247 A JP2006119247 A JP 2006119247A JP 2006237637 A JP2006237637 A JP 2006237637A
Authority
JP
Japan
Prior art keywords
layer
printed wiring
wiring board
conductive layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006119247A
Other languages
Japanese (ja)
Inventor
Masatome Takada
昌留 高田
Hisashi Minoura
恒 箕浦
Kiyotaka Tsukada
輝代隆 塚田
Hiroyuki Kobayashi
博之 小林
Mitsuhiro Kondo
光広 近藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2006119247A priority Critical patent/JP2006237637A/en
Publication of JP2006237637A publication Critical patent/JP2006237637A/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/15321—Connection portion the connection portion being formed on the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Abstract

<P>PROBLEM TO BE SOLVED: To provide a printed wiring board and a method of manufacturing the same, where odd number of conductive layers are efficiently laminated, the occurrence of curvature will not occur, peeling between each layer is suppressed, and via holes for conduction can be formed at accurate positions. <P>SOLUTION: An odd number n of conductive layers 11-13 and insulating layers 21-23 are laminated alternately. The first conductive layer 11 is a component connection layer. The n-th conductive layer 13 is an external connection layer, to which external connection terminals 7 are bonded. The second to (n-1)-th conductive layers 12 are current transfer layers for transferring internal currents. The surface of the n-th conductive layer 13 is coated with the outermost n-th insulating layer 23, while the external connection terminals 7 are exposed. Bonding holes 3 for bonding external connection terminals 7, that are connected to the n-th conductive layers 11-13, are formed in the n-th insulating layer by laser beam irradiation. A plated metal film 5 is formed in the via holes 31, 32 for conduction. The external connection terminals 7 (solder balls) are bonded to the plated metal film that is exposed through the bonding holes 3. <P>COPYRIGHT: (C)2006,JPO&NCIPI

Description

本発明は、高密度実装を実現できる多層のプリント配線板及びその製造方法に関し、特に、奇数の導電層を有するプリント配線板に関する。   The present invention relates to a multilayer printed wiring board capable of realizing high-density mounting and a method for manufacturing the same, and more particularly to a printed wiring board having an odd number of conductive layers.

従来、プリント配線板としては、例えば、図４２に示すごとく、導電層９１１〜９１４を積層したものがある。各導電層９１１〜９１４は導通用孔９３１〜９３３を通じて互いに電気的に接続している。各絶縁層９１１〜９１４の間には、絶縁層９２１〜９２３が介設されている。   Conventionally, as a printed wiring board, for example, as shown in FIG. 42, there is one in which conductive layers 911 to 914 are laminated. The conductive layers 911 to 914 are electrically connected to each other through conduction holes 931 to 933. Insulating layers 921 to 923 are interposed between the insulating layers 911 to 914.

導電層９１１は、電子部品９６１を搭載して電子部品９６１に電流を導出入するための部品接続層である。一方の最外層の導電層９１１と電子部品９６１との間は、ボンディングワイヤー９６２により電気的に接続されている。他方の最外層の導電層９１４は、プリント配線板９４１に流れる電流を外部に導出入する外部接続端子９７を接合する外部接続層である。内部の導電層９１２、９１３は、プリント配線板９４１の内部の電流を伝達するための電流伝達層である（特許文献１）。   The conductive layer 911 is a component connection layer on which the electronic component 961 is mounted and current is led into and out of the electronic component 961. One outermost conductive layer 911 and the electronic component 961 are electrically connected by a bonding wire 962. The other outermost conductive layer 914 is an external connection layer that joins an external connection terminal 97 for leading and flowing the current flowing through the printed wiring board 941 to the outside. The internal conductive layers 912 and 913 are current transmission layers for transmitting an internal current of the printed wiring board 941 (Patent Document 1).

次に、上記プリント配線板の製造方法について説明する。
まず、図４３に示すごとく、絶縁層９２２の上面及び下面に、導電層９１２、９１３を形成する。また、絶縁層９２２を貫通する導通用孔９３２を形成して、その内壁を金属めっき膜９５により被覆する。次いで、導通用孔９３２の内部に樹脂９２を充填する。 Next, a method for manufacturing the printed wiring board will be described.
First, as shown in FIG. 43, conductive layers 912 and 913 are formed on the upper and lower surfaces of the insulating layer 922. Further, a conduction hole 932 that penetrates the insulating layer 922 is formed, and the inner wall thereof is covered with the metal plating film 95. Next, the resin 92 is filled into the conduction hole 932.

次いで、絶縁層９２２の上面には絶縁層９２１及び銅箔を、下面には絶縁層９２３及び銅箔を積層し、次いで銅箔をエッチングして、導電層９１１、９１４を形成する。
次いで、図４４に示すごとく、絶縁層９２１、９２３に、内部の導電層９１２、９１３の表面を露出させる導通用孔９３１、９３３を形成する。 Next, an insulating layer 921 and a copper foil are stacked on the upper surface of the insulating layer 922, and an insulating layer 923 and a copper foil are stacked on the lower surface, and then the copper foil is etched to form conductive layers 911 and 914.
Next, as shown in FIG. 44, conduction holes 931 and 933 are formed in the insulating layers 921 and 923 to expose the surfaces of the internal conductive layers 912 and 913.

次いで、図４２に示すごとく、導通用孔９３１、９３３の内壁に金属めっき膜９５を形成する。次いで、最外層の導電層９１４の表面に外部接続端子９７を接合する。
以上により、プリント配線板９４１が得られる。
上述の図４３、図４４に示す方法を繰り返すことにより、プリント配線板９４１の導電層の積層数を増加する事ができる。この場合、得られたプリント配線板は、中心となる絶縁層９２２の上面及び下面の両側に、絶縁層及び導電層が繰り返し積層されることとなる。そのため、上述の製造方法によると、偶数の導電層が形成される。 Next, as shown in FIG. 42, a metal plating film 95 is formed on the inner walls of the conduction holes 931 and 933. Next, the external connection terminal 97 is joined to the surface of the outermost conductive layer 914.
Thus, a printed wiring board 941 is obtained.
By repeating the method shown in FIGS. 43 and 44, the number of conductive layers of the printed wiring board 941 can be increased. In this case, in the obtained printed wiring board, the insulating layer and the conductive layer are repeatedly stacked on both sides of the upper surface and the lower surface of the insulating layer 922 as the center. Therefore, according to the manufacturing method described above, an even number of conductive layers are formed.

特開平７−２８３５３８号公報JP-A-7-283538

しかしながら、上記従来のプリント配線板の製造方法は、偶数の導電層を効率良く積層することはできるが、奇数の導電層を積層するには不向きである。   However, the conventional method for manufacturing a printed wiring board can efficiently stack even-numbered conductive layers, but is not suitable for stacking odd-numbered conductive layers.

即ち、図４５に示すごとく、５層の導電層９１０〜９１４を積層してなるプリント配線板を製造する場合を例示説明すると、まず、上記と同様の製造方法により、図４６に示すごとく、第２番目から第５番目の導電層９１１〜９１４を積層する。但し、導電層９１４は、パターン形成していない銅箔である。
次いで、図４７に示すごとく、導電層９１４をすべて除去する。次いで、図４８に示すごとく、導通用孔９３１を孔明けし、その内壁に金属めっき膜９５を形成する。次いで、図４９に示すごとく、プリプレグを積層、圧着して、絶縁層９２０、９２４を形成する。次いで、絶縁層９２０、９２４の両方の表面に導電層９１０、９１４を形成する。次いで、図５０に示すごとく、絶縁層９２０、９２４に導通用孔９３０、９３３を形成する。次いで、図４５に示すごとく、導通用孔９３０、９３３の内壁に金属めっき膜９５を形成する。 That is, as shown in FIG. 45, a case where a printed wiring board formed by laminating five conductive layers 910 to 914 is described as an example. First, as shown in FIG. Second to fifth conductive layers 911 to 914 are stacked. However, the conductive layer 914 is an unpatterned copper foil.
Next, as shown in FIG. 47, all the conductive layer 914 is removed. Next, as shown in FIG. 48, a conduction hole 931 is formed, and a metal plating film 95 is formed on the inner wall thereof. Next, as shown in FIG. 49, the prepregs are stacked and pressed to form insulating layers 920 and 924. Next, conductive layers 910 and 914 are formed on both surfaces of the insulating layers 920 and 924. Next, as shown in FIG. 50, conduction holes 930 and 933 are formed in the insulating layers 920 and 924. Next, as shown in FIG. 45, a metal plating film 95 is formed on the inner walls of the conduction holes 930 and 933.

このように、奇数の導電層を有するプリント配線板を製造する場合には、プレス（圧着）後のプリント配線板の反りを防止するため、一旦内層の導電層９１１、９１４を形成した後に、一方の導電層９１４を除去する操作が必要である。そのため、無駄な作業を行うことになり、製造上極めて非効率である。また、絶縁層の厚みが大きくなり、プリント配線板の小型化にそぐわない。   As described above, when manufacturing a printed wiring board having an odd number of conductive layers, in order to prevent warping of the printed wiring board after pressing (crimping), once the inner conductive layers 911 and 914 are formed, The operation of removing the conductive layer 914 is necessary. For this reason, useless work is performed, which is extremely inefficient in manufacturing. In addition, the thickness of the insulating layer is increased, which is not suitable for downsizing of the printed wiring board.

そこで、一方の絶縁層９２１の片面にだけ、絶縁層９２０及び導電層９１０を形成することが考えられる。しかし、この場合には、絶縁層９２０を形成するためのプリプレグの圧着工程の際に、プリント配線板に反りが発生する場合がある。   Therefore, it is conceivable to form the insulating layer 920 and the conductive layer 910 only on one surface of the one insulating layer 921. However, in this case, the printed wiring board may be warped during the prepreg crimping process for forming the insulating layer 920.

また、多層積層型のプリント配線板においては、内部に埋め込まれる内部絶縁層９２１、９２３は、樹脂よりなるため、その吸水率は０．５〜１．０％と高く、多くの水分を含んでいる。この水分は時間経過と共に自然と気化し、水蒸気となり、絶縁層９２１と隣接する絶縁層９２２、９２０との間、絶縁層９２３と隣接する絶縁層９２２、９２４との間等に集中して溜まってしまう。   Further, in the multilayer printed wiring board, since the internal insulating layers 921 and 923 embedded therein are made of resin, the water absorption rate is as high as 0.5 to 1.0% and contains a lot of moisture. Yes. This moisture naturally evaporates with time, becomes water vapor, and is concentrated and accumulated between the insulating layer 921 and the adjacent insulating layers 922 and 920, between the insulating layer 923 and the adjacent insulating layers 922 and 924, and the like. End up.

このため、層間の密着性が低下し、各層が剥離し易くなるおそれがあった。特に積層数が多くなるに連れて、水分を含む内部絶縁層が多くなり、各層間で剥離が生じる傾向が高くなる。   For this reason, there was a possibility that the adhesion between the layers would be reduced and each layer would be easily peeled off. In particular, as the number of stacked layers increases, the number of moisture-containing internal insulating layers increases, and the tendency for separation between layers increases.

また、プリント配線板を製造するに当たっては、従来、例えば、我々が先に発明した先願の特願平８−２１９７５号に開示した方法がある。即ち、図５１に示すごとく、Ｓ９１工程において、各絶縁層に導電層を形成する。次いで、Ｓ９２工程において、各絶縁層に導通用孔形成用の貫通孔を形成する。このＳ９１、Ｓ９２工程は、積層する絶縁層の枚数ｎだけ行う。次いで、Ｓ９３工程において、これらのｎ枚数の絶縁層を接着材を介して積層し、各貫通孔が連結して導通用孔を形成するように位置あわせを行う。次いで、Ｓ９４工程において、加熱等により接着材を溶融させて、圧着して、多層基板となす。次いで、Ｓ９５工程において、導通用孔の内部に導電性物質、例えば半田等を充填して、導通用孔に導電性を付与する。以上により、プリント配線板を得る。   In manufacturing a printed wiring board, there is conventionally a method disclosed in, for example, Japanese Patent Application No. 8-21975 of the prior application that we previously invented. That is, as shown in FIG. 51, a conductive layer is formed on each insulating layer in step S91. Next, in step S92, through holes for forming conduction holes are formed in each insulating layer. Steps S91 and S92 are performed for the number n of insulating layers to be stacked. Next, in step S93, these n number of insulating layers are laminated via an adhesive, and alignment is performed so that each through hole is connected to form a conduction hole. Next, in step S94, the adhesive is melted by heating or the like, and is crimped to form a multilayer substrate. Next, in step S95, the inside of the conduction hole is filled with a conductive substance, such as solder, to impart conductivity to the conduction hole. Thus, a printed wiring board is obtained.

しかしながら、上記従来のプリント配線板の製造方法においては、各絶縁層ごとに、導通用孔形成用の貫通孔を形成しなければならない。そのため、孔明け操作が煩雑となる。また、各貫通孔の位置あわせを行う必要がある。特に、導通用孔の狭小化に伴って、各貫通孔の正確な位置あわせが困難となってきた。   However, in the conventional method for manufacturing a printed wiring board, a through hole for forming a conduction hole must be formed for each insulating layer. Therefore, the drilling operation becomes complicated. Moreover, it is necessary to align each through-hole. In particular, with the narrowing of the hole for conduction, it has become difficult to accurately position each through hole.

また、多層のプリント配線板においては、その最表面層に半田ボールなどの外部端子を接続するためのパッドが設けられている。この場合、導通用孔とパッドとの間を接続回路により電気的に接続する必要がある。しかし、接続回路に要される面積が大きくなり、基板表面の高密度実装が妨げられる。特に多層のプリント配線板においては、最表面部における高密度配線が要求される。また、外部接続端子を通じて多量の電気の授受を行う必要がある。   Further, in the multilayer printed wiring board, a pad for connecting an external terminal such as a solder ball is provided on the outermost surface layer. In this case, it is necessary to electrically connect the hole for conduction and the pad by a connection circuit. However, the area required for the connection circuit is increased, which prevents high-density mounting on the substrate surface. In particular, a multilayer printed wiring board requires high-density wiring in the outermost surface portion. In addition, a large amount of electricity needs to be exchanged through the external connection terminal.

本発明はかかる従来の問題点に鑑み、多層のプリント配線板の電気特性を向上させることができるプリント配線板及びその製造方法を提供することを目的とし、特に、反りの発生を防止して奇数の導電層を効率よく積層、形成することを目的とする。   SUMMARY OF THE INVENTION The present invention has been made in view of such conventional problems, and it is an object of the present invention to provide a printed wiring board capable of improving the electrical characteristics of a multilayer printed wiring board and a method for manufacturing the same. It is an object to efficiently laminate and form a conductive layer.

第１の発明は、奇数ｎの導電層を、絶縁層を介在させて積層してなるとともに各導電層は導通用孔を通じて互いに電気的に接続してなるプリント配線板であって、
第１番目の導電層は、電子部品を搭載して電子部品に電流を導出入するための部品接続層であり、第ｎ番目の導電層はプリント配線板に流れる電流を外部に導出入する外部接続端子を接合する外部接続層であり、第２番目から第（ｎ−１）番目の導電層はプリント配線板の内部の電流を伝達するための電流伝達層であり、
かつ、上記第ｎ番目の導電層の表面は、最外層である第ｎ番目の絶縁層により被覆されていると共に該第ｎ番目の絶縁層には上記ｎ番目の導電層に接続する上記外部接続端子を接合するための接合用孔をレーザー光照射により形成してなり、
上記導通用孔には化学銅めっき処理及び電気銅めっき処理による金属めっき膜を形成し、
上記接合用孔から露出した上記金属めっき膜には上記外部接続端子としての半田ボールを接合してなることを特徴とするプリント配線板である（請求項１）。 The first invention is a printed wiring board formed by laminating an odd number n of conductive layers with an insulating layer interposed therebetween, and each conductive layer is electrically connected to each other through a conduction hole,
The first conductive layer is a component connection layer for mounting an electronic component and conducting current to and from the electronic component, and the nth conductive layer is an external component that derives and inputs current flowing through the printed wiring board to the outside. It is an external connection layer that joins connection terminals, and the second to (n-1) th conductive layers are current transmission layers for transmitting current inside the printed wiring board,
The surface of the nth conductive layer is covered with the nth insulating layer, which is the outermost layer, and the nth insulating layer is connected to the nth conductive layer. A bonding hole for joining terminals is formed by laser light irradiation,
In the hole for conduction, a metal plating film is formed by chemical copper plating and electrolytic copper plating,
The printed wiring board is characterized in that solder balls as the external connection terminals are bonded to the metal plating film exposed from the bonding holes.

第１の発明において最も注目すべきことは、導電層が奇数ｎであること、第ｎ番目の導電層の表面は、上記外部接続端子を露出させた状態で、最外層である第ｎ番目の絶縁層により被覆されていることである。   What should be noted most in the first invention is that the number of conductive layers is an odd number n, and the surface of the nth conductive layer is the nthth layer which is the outermost layer with the external connection terminals exposed. It is covered with an insulating layer.

上記奇数ｎとは、１を除く、３、５、７等の、２で割り切れない整数をいう。奇数ｎを除くのは、１の導電層の場合には、プリント配線板にはならないからである。   The odd number n is an integer that is not divisible by 2, such as 3, 5, 7, etc. excluding 1. The reason for excluding the odd number n is that in the case of one conductive layer, it does not become a printed wiring board.

次に、作用及び効果について説明する。
上記プリント配線板は、奇数ｎの導電層が、奇数ｎの絶縁層の間に形成されている。第（ｎ＋１）／２番目の絶縁層は中心絶縁層であり、その上面及び下面には、同数の絶縁層を設けている（請求項３）。そのため、絶縁層形成用のプリプレグの圧着の際に、プリント配線板に反りが発生することはない。 Next, functions and effects will be described.
In the printed wiring board, odd-numbered n conductive layers are formed between odd-numbered n insulating layers. The (n + 1) / 2th insulating layer is a central insulating layer, and the same number of insulating layers are provided on the upper and lower surfaces. Therefore, the printed wiring board is not warped when the prepreg for forming the insulating layer is pressure-bonded.

また、上記の中心絶縁層を中心として、その上面及び下面に、効率よく導電層を積層、形成することができる。
従って、奇数ｎの導電層を効率よく積層することができる構造である。 Moreover, a conductive layer can be efficiently laminated and formed on the upper surface and the lower surface of the central insulating layer.
Therefore, it is a structure in which odd-numbered n conductive layers can be efficiently stacked.

また、最後の第ｎ番目の導電層は、最外層である第ｎ番目の絶縁層により被覆されている。そのため、第ｎ番目の導電層は、プリント配線板の内部に埋設されることとなる。しかし、第ｎ番目の導電層と接続する外部接続端子が、最外層の第ｎ番目の絶縁層の接合用孔から露出している。そのため、プリント配線板の外部への電気の導出入は、外部接続端子を通じて行うことができる。   The last nth conductive layer is covered with the nth insulating layer which is the outermost layer. Therefore, the nth conductive layer is embedded in the printed wiring board. However, the external connection terminal connected to the nth conductive layer is exposed from the bonding hole of the outermost nth insulating layer. For this reason, electricity can be led to and from the printed wiring board through the external connection terminals.

上記外部接続端子は、半田ボールであることが好ましい。これにより、第ｎ番目の導電層から、安定して電気の導出入を行う事ができる。   The external connection terminal is preferably a solder ball. Thereby, electricity can be stably led out from the nth conductive layer.

また、第ｎ番目の導電層の表面に外部接続端子を接合するとともに、その表面の第ｎ番目の絶縁層の表面にも第（ｎ＋１）番目の導電層を設けることができる。この場合には、偶数層の導電層が形成されることとなる。また、上記第（ｎ＋１）番目の導電層の表面に外部接続端子を接合することができる。   In addition, an external connection terminal can be bonded to the surface of the nth conductive layer, and the (n + 1) th conductive layer can be provided on the surface of the nth insulating layer. In this case, an even number of conductive layers are formed. An external connection terminal can be bonded to the surface of the (n + 1) th conductive layer.

第２の発明は、奇数ｎの導電層を、絶縁層を介在させて積層してなるとともに各導電層は導通用孔を通じて互いに電気的に接続してなるプリント配線板であって、
上記プリント配線板の一方の最外層に位置し、電子部品を搭載して電子部品に電流を導出入する部品接続層としての第１番目の導電層と、
上記プリント配線板に流れる電流を外部に導出入する外部接続端子を接合する外部接続層としての第ｎ番目の導電層と、
上記プリント配線板の内部の電流を伝達する電流伝達層としての第２番目から第（ｎ−１）番目の導電層と、
上記プリント配線板の他方の最外層に位置し、上記ｎ番目の導電層に上記外部接続端子を接合する接合用孔を有し、上記ｎ番目の導電層を被覆する第ｎ番目の絶縁層と、
上記接合用孔から露出する上記外部接続端子としての半田ボールと、
を備えることを特徴とするプリント配線板にある（請求項２）。 The second invention is a printed wiring board formed by laminating an odd number n of conductive layers with an insulating layer interposed therebetween, and each conductive layer is electrically connected to each other through a conduction hole,
A first conductive layer located as one outermost layer of the printed wiring board, as a component connection layer that mounts the electronic component and draws current into the electronic component;
An nth conductive layer as an external connection layer for joining an external connection terminal for leading and flowing out the current flowing through the printed wiring board;
A second to (n-1) th conductive layer as a current transmission layer for transmitting a current inside the printed wiring board;
An nth insulating layer located on the other outermost layer of the printed wiring board, having a joining hole for joining the external connection terminal to the nth conductive layer, and covering the nth conductive layer; ,
Solder balls as the external connection terminals exposed from the bonding holes;
A printed wiring board comprising: (Claim 2).

第１の発明のプリント配線板を製造する方法としては、例えば、第３の発明（請求項４）に示すように、奇数ｎの導電層を、絶縁層を介在させて積層してなるとともに各導電層は導通用孔を通じて互いに電気的に接続してなるプリント配線板を製造する方法において、
第２番目の導電層から第ｎ番目の導電層の間に、絶縁層を介設するとともに各導電層を電気的に接続する導通用孔を形成する工程と、
第２番目の導電層の表面にはプリプレグ及び銅箔を積層し、第ｎ番目の導電層の表面にはプリプレグを積層し、圧着して、奇数ｎの絶縁層からなる多層板を形成するとともに第２番目から第ｎ番目の導電層を上記多層板の内部に配置する工程と、
上記銅箔をエッチングして、第１番目の導電層を形成する工程と、
第１番目の絶縁層に導体用孔を孔明けするとともに第ｎ番目の絶縁層には上記ｎ番目の導電層に外部接続端子を接合するための接合用孔をレーザー光照射により孔明けする工程と、
第１番目の絶縁層の導体用孔の内壁に、第１番目の導電層と第２番目の導電層とを電気的に接続する金属めっき膜を形成する工程と、
第ｎ番目の絶縁層に形成した接合用孔には化学銅めっき処理及び電気銅めっき処理による金属めっき膜を露出させ、該金属めっき膜には上記外部接続端子としての半田ボールを接合する工程と、
からなることを特徴とするプリント配線板の製造方法がある。 As a method of manufacturing the printed wiring board of the first invention, for example, as shown in the third invention (Claim 4), an odd-numbered n conductive layer is laminated with an insulating layer interposed therebetween. In the method for producing a printed wiring board in which the conductive layer is electrically connected to each other through the conduction hole,
Forming a conductive hole between the second conductive layer and the nth conductive layer with an insulating layer interposed therebetween and electrically connecting each conductive layer;
A prepreg and a copper foil are laminated on the surface of the second conductive layer, and a prepreg is laminated on the surface of the nth conductive layer, followed by pressure bonding to form a multilayer board composed of an odd number n of insulating layers. Arranging the second to nth conductive layers inside the multilayer board;
Etching the copper foil to form a first conductive layer;
A step of drilling a hole for a conductor in the first insulating layer and a hole for bonding an external connection terminal to the n-th conductive layer in the n-th insulating layer by laser light irradiation; When,
Forming a metal plating film electrically connecting the first conductive layer and the second conductive layer on the inner wall of the conductor hole of the first insulating layer;
Exposing a metal plating film formed by chemical copper plating and electrolytic copper plating to the bonding hole formed in the nth insulating layer, and bonding a solder ball as the external connection terminal to the metal plating film; ,
There is a method for manufacturing a printed wiring board characterized by comprising:

この製造方法において最も注目すべきことは、第２番目の導電層の表面には、プリプレグ及び第１番目の導電層を形成するための銅箔を積層し、第ｎ番目の導電層の表面には銅箔を積層することなくプリプレグだけを積層する。そして、これらを圧着すると、第１番目の絶縁層と第ｎ番目の絶縁層とが、同時に圧着、形成される。そのため、すでに積層、一体化された第２番目から第（ｎ−１）番目の絶縁層の上面及び下面は、圧着時に、プリプレグから均等に熱応力を受ける。そのため、プリント配線板に反りが発生することはない。   The most notable point in this manufacturing method is that a copper foil for forming the prepreg and the first conductive layer is laminated on the surface of the second conductive layer, and the surface of the nth conductive layer is formed. Only laminates prepreg without laminating copper foil. And if these are crimped | bonded, the 1st insulating layer and the nth insulating layer will be crimped | bonded and formed simultaneously. Therefore, the upper and lower surfaces of the second to (n-1) th insulating layers that have already been laminated and integrated receive thermal stress evenly from the prepreg during crimping. Therefore, the printed wiring board is not warped.

また、最後の第ｎ番目の導電層の表面にはプリプレグの積層、圧着により絶縁層により被覆する。この状態では、第ｎ番目の導電層から外部への電流の導出入はできない。しかし、その後、最外層の絶縁層に接合用孔を孔明けして、該接合用孔から外部接続端子を露出させている。そのため、この外部接続端子を通じて、最後の第ｎ番目の導電層から外部への電流の導出入を行う事ができる。   The surface of the last nth conductive layer is covered with an insulating layer by laminating and pressing a prepreg. In this state, current cannot be led out from the nth conductive layer. However, after that, a bonding hole is formed in the outermost insulating layer, and the external connection terminal is exposed from the bonding hole. Therefore, the current can be led out / in from the last nth conductive layer through the external connection terminal.

また、上記外部接続端子は、半田ボールであることが好ましい。これにより、第ｎ番目の導電層から外部に電流を安定して導出入することができる。   The external connection terminal is preferably a solder ball. Thereby, a current can be stably led out from the nth conductive layer to the outside.

上記導電層は、例えば、配線回路、パッド、端子、ランド等の、絶縁基板の表面に形成し得るあらゆる導電性パターンをいう。導体パターンは、例えば、金属箔のエッチング、金属めっき等により形成する。
上記絶縁層としては、合成樹脂単体、プリプレグ等がある。上記合成樹脂としては、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリブタジエン樹脂、弗素樹脂等がある。 The conductive layer refers to any conductive pattern that can be formed on the surface of an insulating substrate, such as a wiring circuit, a pad, a terminal, and a land. The conductor pattern is formed, for example, by etching a metal foil or metal plating.
Examples of the insulating layer include a synthetic resin alone and a prepreg. Examples of the synthetic resin include epoxy resin, phenol resin, polyimide resin, polybutadiene resin, and fluorine resin.

また、第１の発明のプリント配線板は、例えばメモリーモジュール、マルチチップモジュール、マザーボード、ドーターボード、プラスチックパッケージなどに利用できる。   The printed wiring board of the first invention can be used for, for example, a memory module, a multichip module, a mother board, a daughter board, a plastic package, and the like.

また、上記導通用孔の孔明け、接合用孔の孔明けは、例えば、レーザー光を絶縁層の孔明け部分に照射する方法、化学的に絶縁層の孔明け部分を溶融する方法、ドリルを用いる加工方法等がある。   In addition, the hole for the conduction and the hole for the bonding may be formed by, for example, a method of irradiating the hole of the insulating layer with a laser beam, a method of chemically melting the hole of the insulating layer, or a drill. There are processing methods to be used.

第４の発明は、奇数ｎの導電層を、絶縁層を介在させて積層してなるとともに各導電層は導通用孔を通じて互いに電気的に接続してなるプリント配線板を製造する方法において、
第２番目の導電層から第ｎ番目の導電層の間に、絶縁層を介設するとともに各導電層を電気的に接続する導通用孔を形成する工程と、
第２番目の導電層の表面にはプリプレグ及び銅箔を積層し、第ｎ番目の導電層の表面にはプリプレグを積層し、圧着して、奇数ｎの絶縁層からなる多層板を形成するとともに第２番目から第ｎ番目の導電層を上記多層板の内部に配置する工程と、
上記プリント配線板の一方の最外層に位置する上記銅箔をエッチングして、電子部品を搭載して電子部品に電流を導出入する部品接続層としての第１番目の導電層を形成する工程と、
第１番目の絶縁層に導体用孔を孔明けするとともに、上記プリント配線板の他方の最外層に位置する第ｎ番目の絶縁層に上記第ｎ番目の導電層に外部接続端子を接合する接合用孔を孔明けする工程と、
第１番目の絶縁層の導体用孔の内壁に、第１番目の導電層と第２番目の導電層とを電気的に接続する金属めっき膜を形成する工程と、
上記第ｎ番目の絶縁層に形成した接合用孔から露出する上記外部接続用端子としての半田ボールを上記第ｎ番目の導電層に接合する工程と、
を含むことを特徴とするプリント配線板の製造方法にある（請求項５）。 According to a fourth aspect of the present invention, there is provided a method of manufacturing a printed wiring board in which odd-numbered n conductive layers are stacked with an insulating layer interposed therebetween and each conductive layer is electrically connected to each other through a conduction hole.
Forming a conductive hole between the second conductive layer and the nth conductive layer with an insulating layer interposed therebetween and electrically connecting each conductive layer;
A prepreg and a copper foil are laminated on the surface of the second conductive layer, and a prepreg is laminated on the surface of the nth conductive layer, followed by pressure bonding to form a multilayer board composed of an odd number n of insulating layers. Arranging the second to nth conductive layers inside the multilayer board;
Etching the copper foil located on one outermost layer of the printed wiring board to form a first conductive layer as a component connection layer that mounts the electronic component and draws current into and out of the electronic component; ,
Bonding for forming a conductor hole in the first insulating layer and bonding an external connection terminal to the nth conductive layer to the nth insulating layer located on the other outermost layer of the printed wiring board A process of drilling holes for use;
Forming a metal plating film electrically connecting the first conductive layer and the second conductive layer on the inner wall of the conductor hole of the first insulating layer;
Bonding the solder balls as the external connection terminals exposed from the bonding holes formed in the nth insulating layer to the nth conductive layer;
In the manufacturing method of the printed wiring board characterized by including this (Claim 5).

以下に、参考発明について説明する。
第１の参考発明は、表面に導体回路を設けた内部絶縁基板と該内部絶縁基板の表面に積層された少なくとも一層の内部絶縁層と、該内部絶縁層の表面に積層された外部絶縁層とを有し、上記内部絶縁層の表面には内部導体回路を、上記外部絶縁層の表面には外部導体回路を設けたプリント配線板において、
上記内部絶縁層はガラスクロス入りプリプレグよりなり、
上記外部絶縁層は樹脂よりなることを特徴とするプリント配線板にある。 The reference invention will be described below.
A first reference invention includes an internal insulating substrate having a conductor circuit on its surface, at least one internal insulating layer stacked on the surface of the internal insulating substrate, an external insulating layer stacked on the surface of the internal insulating layer, A printed wiring board having an inner conductor circuit on the surface of the inner insulating layer and an outer conductor circuit on the surface of the outer insulating layer,
The inner insulating layer is made of prepreg with glass cloth,
The external insulating layer is formed on a printed wiring board made of resin.

上記ガラスクロス入りプリプレグとは、ガラスクロスを基材としてこれに樹脂を含浸させて構成した材料であるが、第２の発明においては特にガラスクロスを３０〜７０重量％含有するものを使用することが好ましい。これにより、吸水率を低く抑制し層間の剥離を防止できる。一方、３０重量％未満の場合には吸水率が高くなり層間剥離が生ずるおそれがある。また、７０重量％を超える場合には、樹脂の絶対量が少ないため、層間の密着性が低くなるおそれがある。
また、上記外部絶縁層を内部絶縁層と同様のプリプレグを用いて構成することもできる。 The glass cloth-containing prepreg is a material formed by impregnating a resin with a glass cloth as a base material. In the second invention, a glass cloth containing 30 to 70% by weight is particularly used. Is preferred. Thereby, water absorption can be suppressed low and peeling between layers can be prevented. On the other hand, if it is less than 30% by weight, the water absorption rate is high and there is a possibility that delamination occurs. On the other hand, if it exceeds 70% by weight, the absolute amount of the resin is small, so that the adhesion between the layers may be lowered.
The outer insulating layer can also be configured using the same prepreg as the inner insulating layer.

なお、第１の参考発明にかかるプリント配線板の内部絶縁基板、内部絶縁層、外部絶縁層には、導通用孔、ブラインドビアホール、ビアホール等を設けることができる。また、外部絶縁層には半田ボール載置用のランド、外部導体回路間の絶縁等を確保するためのソルダーレジスト等を設けることもできる。つまり、一般的なプリント配線板に設ける各種の構造を設けることができる。   Note that a hole for conduction, a blind via hole, a via hole, and the like can be provided in the internal insulating substrate, the internal insulating layer, and the external insulating layer of the printed wiring board according to the first reference invention. The external insulating layer may be provided with a solder ball mounting land, a solder resist for ensuring insulation between external conductor circuits, and the like. That is, various structures provided on a general printed wiring board can be provided.

上記のプリント配線板においては、内部絶縁層をガラスクロス入りプリプレグより構成し、上記外部絶縁層を樹脂より構成する。即ち、上記内部絶縁層はガラスクロスを含むため、吸水率が低く抑えられている。このため、上記内部絶縁層全体としての吸水率が低下する。   In the printed wiring board described above, the inner insulating layer is made of a prepreg with glass cloth, and the outer insulating layer is made of a resin. That is, since the internal insulating layer contains glass cloth, the water absorption rate is kept low. For this reason, the water absorption rate as the whole said internal insulating layer falls.

よって、上記内部絶縁層に含まれる水分の絶対量が減り、これらの水分の気化により発生する水蒸気の絶対量も減少する。このため、層間に溜まる水蒸気の量も減少し、層間の密着性を高めることができる。
つまり、層間の剥離が生じ難く、信頼性の高い構造を有する。 Therefore, the absolute amount of moisture contained in the internal insulating layer is reduced, and the absolute amount of water vapor generated by vaporization of these moisture is also reduced. For this reason, the amount of water vapor accumulated between the layers is also reduced, and the adhesion between the layers can be enhanced.
That is, it has a highly reliable structure in which peeling between layers hardly occurs.

また、上記外部絶縁層は樹脂よりなるため、ファインパターンの形成が容易となる。よって、高密度基板を作成することも容易に行うことができる。   In addition, since the outer insulating layer is made of resin, it is easy to form a fine pattern. Therefore, it is possible to easily produce a high-density substrate.

以上のように、第１の参考発明によれば、各層の剥離が生じ難く、より多層構造に構成した場合であっても高い信頼性を維持できる、プリント配線板を提供することができる。   As described above, according to the first reference invention, it is possible to provide a printed wiring board in which peeling of each layer is unlikely to occur and high reliability can be maintained even when configured in a multilayer structure.

なお、第１の参考発明にかかるプリント配線板は信頼性が高いことから、例えば、メモリーモジュール、マルチチップモジュール、マザーボード、ドーターボード、プラスチックパッケージ等に使用することができる。
上記内部絶縁層は二層以上であることが好ましい。これにより、より多層構造で信頼性の高いプリント配線板を得ることができる。 Since the printed wiring board according to the first reference invention has high reliability, it can be used for, for example, a memory module, a multichip module, a mother board, a daughter board, a plastic package, and the like.
The inner insulating layer is preferably two or more layers. Thereby, a printed wiring board with a more multilayer structure and high reliability can be obtained.

上記内部絶縁層の吸水率は０．１〜０．３％であることが好ましい。これにより、第２の発明にかかる効果をより確実に得ることができる。上記吸水率が０．１％未満であるようなプリプレグは製造し難く、一方、吸水率が０．３％より大となった場合には、水分の含有量が増大するため、かかる効果を得られなくなるおそれがある。   The water absorption rate of the internal insulating layer is preferably 0.1 to 0.3%. Thereby, the effect concerning 2nd invention can be acquired more reliably. Such a prepreg having a water absorption rate of less than 0.1% is difficult to produce. On the other hand, when the water absorption rate is higher than 0.3%, the moisture content increases, so that such an effect is obtained. There is a risk of being lost.

次に第２の参考発明は、複数の導電層を絶縁層を介在して積層してなり、上記導電層は導通用孔を通じて電気的に接続してなるプリント配線板の製造方法において、複数の絶縁層に導電層を形成し、次いで、上記絶縁層を積層し、圧着して、多層基板となし、次いで、上記多層基板の導通用孔形成部分にレーザー光を照射することにより導通用孔を孔明けするとともに該導通用孔の底部を導電層に至らしめ、次いで、上記導通用孔に半田ボールを溶融接合するとともに上記導通用孔の内部に半田を充填することを特徴とするプリント配線板の製造方法である。   Next, a second reference invention is a method of manufacturing a printed wiring board, in which a plurality of conductive layers are stacked with an insulating layer interposed therebetween, and the conductive layers are electrically connected through holes for conduction. A conductive layer is formed on the insulating layer, and then the insulating layer is laminated and pressure-bonded to form a multilayer substrate, and then the conductive hole is formed by irradiating the conductive hole forming portion of the multilayer substrate with a laser beam. A printed wiring board characterized by forming a hole and bringing the bottom of the hole for conduction to a conductive layer, and then melt-bonding a solder ball to the hole for conduction and filling the inside of the hole for conduction with solder It is a manufacturing method.

上記発明においては、絶縁層を積層した後に、レーザー光を照射して、導通用孔を形成している。そのため、１回の孔明け操作で、各絶縁層を貫通する導通用孔を形成することができる。また、各絶縁層ごとに導通用孔形成用の貫通孔を形成する必要がない。ゆえに、導通用孔を容易に形成することができる。   In the said invention, after laminating | stacking an insulating layer, a laser beam is irradiated and the hole for conduction | electrical_connection is formed. Therefore, the hole for conduction | electrical_connection which penetrates each insulating layer can be formed by one drilling operation. Moreover, it is not necessary to form a through hole for forming a conduction hole for each insulating layer. Therefore, the conduction hole can be easily formed.

また、深さの異なる導通用孔を１回の孔明け操作で形成することができる。
また、従来のように、貫通孔を連結するための各絶縁層の位置決めが不要となる。更に、狭小化した導通用孔であっても、正確に形成することができる。 In addition, conduction holes having different depths can be formed by a single drilling operation.
Further, as in the prior art, positioning of each insulating layer for connecting the through holes becomes unnecessary. Further, even a narrowed conduction hole can be formed accurately.

また、上記導通用孔の内部には半田を充填するとともに上記導通用孔の開口部に半田ボールを溶融接合している。そのため、内部の導電層を流れる電流を、上記半田及び半田ボールを介して容易に外部に取り出すことができる。   In addition, the inside of the conduction hole is filled with solder, and a solder ball is melted and joined to the opening of the conduction hole. Therefore, the current flowing through the internal conductive layer can be easily taken out through the solder and solder balls.

上記導通用孔の内壁には、金属めっき膜を被覆することが好ましい。これにより、導通用孔に導通性を容易に付与することができる。   The inner wall of the hole for conduction is preferably covered with a metal plating film. Thereby, conductivity can be easily imparted to the hole for conduction.

上記導電層の厚みは、１０〜７０μｍであることが好ましい。１０μｍ未満の場合には、レーザー光の照射により、導電層に孔が空いてしまうおそれがある。一方、７０μｍを越える場合には、導電層のパターン形成が困難となるおそれがある。   The thickness of the conductive layer is preferably 10 to 70 μm. When the thickness is less than 10 μm, there is a possibility that a hole is formed in the conductive layer due to irradiation with laser light. On the other hand, if the thickness exceeds 70 μm, pattern formation of the conductive layer may be difficult.

上記絶縁層は、ガラス繊維入り樹脂からなるフレキシブルフィルムであることが好ましい。これにより、レーザー光による孔明け操作が容易となる。また、プリント配線板の薄層化を実現することができる。   The insulating layer is preferably a flexible film made of glass fiber-containing resin. Thereby, drilling operation by a laser beam becomes easy. In addition, the printed wiring board can be thinned.

上記レーザー光としては、例えば、炭酸ガスレーザー、エキシマレーザー等を用いる。
上記絶縁層としては、例えば、合成樹脂単体、合成樹脂と無機フィラーとよりなる樹脂基材、合成樹脂と無機質クロスとよりなるクロス基材等を用いることができる。上記合成樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ポリイミド樹脂、ポリブタジエン樹脂、弗化樹脂等がある。これらの合成樹脂のみによる絶縁層は、プリプレグ、ソルダーレジストとして他の絶縁層の間に積層形成する場合がある。 For example, a carbon dioxide laser, an excimer laser, or the like is used as the laser light.
As the insulating layer, for example, a synthetic resin alone, a resin substrate made of a synthetic resin and an inorganic filler, a cloth substrate made of a synthetic resin and an inorganic cloth, or the like can be used. Examples of the synthetic resin include an epoxy resin, a phenol resin, a polyimide resin, a polybutadiene resin, and a fluorinated resin. An insulating layer made of only these synthetic resins may be laminated between other insulating layers as a prepreg or a solder resist.

また、上記合成樹脂に添加する無機フィラーとしては、ガラス短繊維、シリカ粉末、マイカ粉末、アルミナ、カーボンなどがある。合成樹脂と無機フィラーとの混合物よりなる基材は、合成樹脂単体の場合に比較して強度が高い。
また、上記クロス基材とは、ガラス−エポキシ基板、ガラス−ポリイミド基板など、布状に織成又は編成したクロスと合成樹脂とからなる基板をいう。かかるクロス基材としては上記クロスに合成樹脂を含浸させた基材がある。また、該クロスの材料としては、ガラス繊維クロス、カーボンクロス、アラミドクロスなどがある。合成樹脂は上記と同様の材料を用いる。 Examples of the inorganic filler added to the synthetic resin include short glass fibers, silica powder, mica powder, alumina, and carbon. A substrate made of a mixture of a synthetic resin and an inorganic filler has a higher strength than that of a synthetic resin alone.
Moreover, the said cloth | cross base material means the board | substrate which consists of cloth woven or knitted in cloth shape, such as a glass-epoxy board | substrate and a glass-polyimide board | substrate, and a synthetic resin. An example of such a cloth base material is a base material obtained by impregnating the cloth with a synthetic resin. Examples of the cloth material include glass fiber cloth, carbon cloth, and aramid cloth. The synthetic resin is the same material as described above.

上記導電層としては、配線パターン、パッド、ランド、端子等、絶縁層の平面方向に形成された導電性パターンをいう。導電層は、金属箔のエッチング、金属めっき等により形成することができる。   The conductive layer refers to a conductive pattern formed in the planar direction of the insulating layer, such as a wiring pattern, a pad, a land, or a terminal. The conductive layer can be formed by etching a metal foil, metal plating, or the like.

上記プリント配線板は、例えば、メモリーモジュール、マルチチップモジュール、マザーボード、ドーターボード、プラスチックパッケージ等に利用することができる。   The printed wiring board can be used for, for example, a memory module, a multichip module, a mother board, a daughter board, a plastic package, and the like.

次に、第３の参考発明は、絶縁基板を貫通する導通用孔と、該導通用孔の一方の開口部を被覆する被覆パッドと、上記導通用孔の他方の開口部を開口させたまま該開口部の周縁に設けた導体回路とからなり、上記被覆パッドと上記導体回路との間は、上記導通用孔の内壁を被覆する金属めっき膜を通じて電気的に接続されており、上記被覆パッドの表面には、外部接続用の半田ボールが接合されていることを特徴とするプリント配線板である。   Next, in the third reference invention, a conduction hole that penetrates the insulating substrate, a covering pad that covers one opening of the conduction hole, and the other opening of the conduction hole remain open. A conductive circuit provided at the periphery of the opening, and the covering pad and the conductive circuit are electrically connected through a metal plating film covering the inner wall of the hole for conduction, and the covering pad The printed wiring board is characterized in that a solder ball for external connection is bonded to the surface of the printed wiring board.

上記発明においては、導通用孔の一方の開口部を被覆パッドにより被覆し、該被覆パッドの表面に半田ボールを接合している。そのため、半田ボール接合用の被覆パッドを、導通用孔とほぼ同じ位置に設けることができる。   In the above invention, one opening of the conduction hole is covered with the covering pad, and the solder ball is bonded to the surface of the covering pad. Therefore, the coating pad for solder ball bonding can be provided at substantially the same position as the conduction hole.

それゆえ、導通用孔に必要な領域と半田ボール接合に必要な領域とを重複して設けることができ、従来のように導通用孔用の領域と半田ボール接合用の領域とを別々に設ける必要はない。このため、導通用孔と半田ボールとを高密度に実装することができる。
また、導通用孔及び半田ボールに必要な領域の狭小化によって、絶縁基板の表面に余剰領域が生まれ、そこに導体回路等を設けることができる。従って、絶縁基板の表面実装の高密度化を図ることができる。また、特に表面高密度実装が要求される多層積層型のプリント配線板に対しては、その要求を十分に満足するものである。 Therefore, the region necessary for the conduction hole and the region necessary for solder ball bonding can be provided in an overlapping manner, and the region for conduction hole and the region for solder ball bonding are provided separately as in the prior art. There is no need. For this reason, the conduction holes and the solder balls can be mounted with high density.
Further, by narrowing the regions necessary for the conduction holes and the solder balls, an extra region is created on the surface of the insulating substrate, and a conductor circuit or the like can be provided there. Accordingly, it is possible to increase the density of surface mounting of the insulating substrate. In particular, the multilayer laminated type printed wiring board that requires surface high-density mounting sufficiently satisfies the requirement.

上記半田ボールは、上記導通用孔の中心軸線上に配置されていることが好ましい。これにより、導通用孔と半田ボールとが同一軸線上に位置することになるため、両者に必要とされる領域の更なる狭小化を図ることができる。   It is preferable that the solder ball is disposed on the central axis of the conduction hole. Thereby, since the hole for conduction | electrical_connection and a solder ball are located on the same axis line, the area | region required for both can further be narrowed.

また、上記半田ボールは、上記導通用孔に対してずれた位置に配置されていてもよい。この場合には、導通用孔及び半田ボール接合に必要とされる領域面積が上記同一軸線上に配置する場合よりも大きくなるが、従来のように、導通用孔形成用の領域と半田ボール接合用の領域とを全く別々に設ける場合よりも狭い領域に、両者を設けることができる。   The solder ball may be arranged at a position shifted from the conduction hole. In this case, the area required for the conduction hole and the solder ball bonding is larger than that in the case where the holes are arranged on the same axis. Both can be provided in a narrower area than the case where the special area is provided separately.

上記絶縁基板の表面はソルダーレジストにより被覆されているとともに、上記導通用孔の内部にはソルダーレジストが充填されていることが好ましい。これにより、絶縁基板表面の導体回路及び導通用孔の内壁の金属めっき膜を湿気、外傷等から保護することができる。なお、被覆パッドにおける半田ボール接合部は、ソルダーレジストから露出させておく。また、上記半田ボール以外の端子接続部を設ける場合には、その部分もソルダーレジストから露出させておく。また、導通用孔の中には、ソルダーレジストの代わりに、半田等の導電性金属等の充填物が充填されていてもよい。   It is preferable that the surface of the insulating substrate is covered with a solder resist, and the inside of the conduction hole is filled with a solder resist. Thereby, the conductor circuit on the surface of the insulating substrate and the metal plating film on the inner wall of the hole for conduction can be protected from moisture, damage and the like. Note that the solder ball joint portion of the covering pad is exposed from the solder resist. Further, when a terminal connection portion other than the solder ball is provided, that portion is also exposed from the solder resist. In addition, the conductive hole may be filled with a filler such as a conductive metal such as solder instead of the solder resist.

また、次に、第４の参考発明は、絶縁基板を貫通する導通用孔と、該導通用孔の一方の開口部を開口させたまま該開口部の周縁に設けたリング状パッドと、上記導通用孔の他方の開口部を被覆する被覆パッドと、該被覆パッドと接続する導体回路とからなり、上記リング状パッドと上記被覆パッドとの間は、上記導通用孔の内壁を被覆する金属めっき膜を通じて電気的に接続されており、上記リング状パッドの表面には、外部接続用の半田ボールが接合されていることを特徴とするプリント配線板である。   Further, a fourth reference invention includes a conduction hole penetrating the insulating substrate, a ring-shaped pad provided on a peripheral edge of the opening portion with one opening portion of the conduction hole being opened, A metal pad that covers the inner wall of the hole for conduction is formed between a cover pad that covers the other opening of the hole for conduction and a conductor circuit connected to the pad. The printed wiring board is electrically connected through a plating film, and solder balls for external connection are bonded to the surface of the ring-shaped pad.

上記発明においては、導通用孔の一方の開口部の周縁にリング状パッドを設け、該リング状パッドの表面に半田ボールを接合している。そのため、半田ボールを、導通用孔とほぼ同じ位置に設けることができる。それゆえ、導通用孔に必要な領域と半田ボール接合に必要な領域とを重複して設けることができ、従来のように導通用孔用の領域と半田ボール接合用の領域とを別々に設ける必要はない。このため、導通用孔と半田ボールとを高密度に実装することができる。
また、導通用孔と半田ボールに必要な領域の狭小化によって、絶縁基板の表面に余剰領域が生まれ、そこに導体回路等を設けることができる。従って、絶縁基板の表面実装の高密度化を図ることができる。 In the above invention, a ring-shaped pad is provided on the periphery of one opening of the conduction hole, and a solder ball is joined to the surface of the ring-shaped pad. Therefore, the solder ball can be provided at substantially the same position as the conduction hole. Therefore, the region necessary for the conduction hole and the region necessary for solder ball bonding can be provided in an overlapping manner, and the region for conduction hole and the region for solder ball bonding are provided separately as in the prior art. There is no need. For this reason, the conduction holes and the solder balls can be mounted with high density.
Further, by narrowing the area necessary for the conduction hole and the solder ball, an extra area is created on the surface of the insulating substrate, and a conductor circuit or the like can be provided there. Accordingly, it is possible to increase the density of surface mounting of the insulating substrate.

上記半田ボールは、上記導通用孔の中心軸線上に配置されているとともに、上記導通用孔の内部は、半田ボールの下部の半田により充填されていることが好ましい。これにより、導通用孔と半田ボールとが同一軸線上に位置することになるため、両者に必要とされる領域の狭小化を図ることができる。   It is preferable that the solder ball is disposed on the central axis of the conduction hole and the inside of the conduction hole is filled with solder below the solder ball. Thereby, since the hole for conduction | electrical_connection and a solder ball are located on the same axis line, the area | region required for both can be narrowed.

また、上記半田ボールは、上記導通用孔に対してずれた位置に配置されていてもよい。この場合には、導通用孔と半田ボールとに必要とされる領域面積が上記同一軸線上に配置する場合よりも大きくなるが、従来のように導通用孔形成用の領域と半田ボール接合用の領域とを全く別々に設ける場合よりも狭い領域に、両者を設けることができる。   The solder ball may be arranged at a position shifted from the conduction hole. In this case, the area area required for the conduction hole and the solder ball is larger than the case where the area is arranged on the same axis, but the area for forming the conduction hole and the solder ball are joined as in the prior art. Both areas can be provided in a narrower area than when the areas are provided separately.

上記絶縁基板の表面は、ソルダーレジストにより被覆されていることが好ましい。これにより、絶縁基板表面の導体回路を湿気、外傷等から保護することができる。なお、被覆パッドにおける半田ボール接合部は、ソルダーレジストから露出させておく。また、上記半田ボール以外の端子接続部を設ける場合には、その部分もソルダーレジストから露出させておく。   The surface of the insulating substrate is preferably covered with a solder resist. Thereby, the conductor circuit on the surface of the insulating substrate can be protected from moisture, damage, and the like. Note that the solder ball joint portion of the covering pad is exposed from the solder resist. Further, when a terminal connection portion other than the solder ball is provided, that portion is also exposed from the solder resist.

（実施例１）
本発明の実施例に係るプリント配線板について、図１〜図９を用いて説明する。
本例のプリント配線板４１は、図１に示すごとく、３層の導電層１１〜１３を、絶縁層２１〜２３を介在させて積層してなる。各導電層１１〜１３は導通用孔３１、３２を通じて互いに電気的に接続している。 Example 1
A printed wiring board according to an embodiment of the present invention will be described with reference to FIGS.
As shown in FIG. 1, the printed wiring board 41 of this example is formed by laminating three conductive layers 11 to 13 with insulating layers 21 to 23 interposed therebetween. The conductive layers 11 to 13 are electrically connected to each other through conduction holes 31 and 32.

第１番目の導電層１１は、電子部品６１を搭載して電子部品６１に電流を導出入するための部品接続層である。
第２番目の導電層１２は、プリント配線板４１の内部の電流を伝達するための電流伝達層である。 The first conductive layer 11 is a component connection layer on which the electronic component 61 is mounted and current is led into and out of the electronic component 61.
The second conductive layer 12 is a current transmission layer for transmitting a current inside the printed wiring board 41.

第３番目の導電層１３は、プリント配線板４１に流れる電流を外部に導出入するための外部接続端子７を接合する外部接続層である。第３番目の導電層１３の表面は、外部接続端子７を露出させた状態で、最外層である第３番目の絶縁層２３により被覆されている。外部接続端子７は、半田ボールである。   The third conductive layer 13 is an external connection layer that joins the external connection terminals 7 for leading and flowing out the current flowing through the printed wiring board 41 to the outside. The surface of the third conductive layer 13 is covered with a third insulating layer 23 which is the outermost layer with the external connection terminal 7 exposed. The external connection terminal 7 is a solder ball.

次に、上記プリント配線板の製造方法について説明する。
まず、図２に示すごとく、第２番目の絶縁層２２の上面及び下面に銅箔１を貼着する。次いで、図３に示すごとく、ドリルを用いて、絶縁層２２及び銅箔１に導通用孔３２を孔明けし、次いで、銅箔をエッチングして、導電層１２、１３を形成する。
次いで、図４に示すごとく、導通用孔３２の内壁に、化学銅めっき及び電気銅めっき処理を行い、金属めっき膜５を形成する。このとき、導電層１２、１３の表面は、金属めっき膜５により被覆される。 Next, a method for manufacturing the printed wiring board will be described.
First, as shown in FIG. 2, the copper foil 1 is attached to the upper surface and the lower surface of the second insulating layer 22. Next, as shown in FIG. 3, a conductive hole 32 is formed in the insulating layer 22 and the copper foil 1 using a drill, and then the copper foil is etched to form the conductive layers 12 and 13.
Next, as shown in FIG. 4, chemical copper plating and electrolytic copper plating are performed on the inner wall of the conduction hole 32 to form the metal plating film 5. At this time, the surfaces of the conductive layers 12 and 13 are covered with the metal plating film 5.

次いで、図５に示すごとく、印刷法を用いて、導通用孔３２の内部に、ペースト状の樹脂２を充填する。次いで、導電層１２、１３の表面に、黒化皮膜１０を形成する。黒化皮膜１０は、導電層と、その表面に積層される絶縁層との密着性を高めるために行う。   Next, as shown in FIG. 5, the paste-like resin 2 is filled into the conduction hole 32 by using a printing method. Next, the blackened film 10 is formed on the surfaces of the conductive layers 12 and 13. The blackened film 10 is performed in order to improve the adhesion between the conductive layer and the insulating layer laminated on the surface thereof.

次いで、図６に示すごとく、導電層１２の表面にはプリプレグ２０及び銅箔１を積層し、導電層１３の表面にはプリプレグ２０だけを積層し、これらを熱圧着する。これにより、図７に示すごとく、第２番目の絶縁層２２の上面、及び下面に絶縁層２１、２３が形成され、絶縁層２１の表面には銅箔１が貼着する。次いで、銅箔１をエッチングして、図８に示すごとく、第１番目の導電層１１を形成する。   Next, as shown in FIG. 6, the prepreg 20 and the copper foil 1 are laminated on the surface of the conductive layer 12, and only the prepreg 20 is laminated on the surface of the conductive layer 13, and these are thermocompression bonded. Thereby, as shown in FIG. 7, the insulating layers 21 and 23 are formed on the upper surface and the lower surface of the second insulating layer 22, and the copper foil 1 is adhered to the surface of the insulating layer 21. Next, the copper foil 1 is etched to form a first conductive layer 11 as shown in FIG.

次いで、図８、図９に示すごとく、絶縁層２１の導通用孔形成部分３９に、レーザー光６を照射して、内部の導電層１２に達する導通用孔３１を明ける。また、絶縁層２３の接合用孔形成部分３０にも、レーザー光６を照射して、内部の導電層１３に達する接合用孔３を明ける。   Next, as shown in FIGS. 8 and 9, the conduction hole forming portion 39 of the insulating layer 21 is irradiated with the laser light 6 to open the conduction hole 31 reaching the internal conductive layer 12. Further, the bonding hole forming portion 30 of the insulating layer 23 is also irradiated with the laser light 6 to open the bonding hole 3 reaching the internal conductive layer 13.

次いで、図１に示すごとく、化学銅めっき処理及び電気銅めっき処理を行い、導通用孔３１の内壁に、金属めっき膜５を形成する。次いで、接合用孔３の内部に、ボール状の半田を供給して、導電層１３と接合する外部接続端子７を形成する。
以上により、プリント配線板４１が得られる。 Next, as shown in FIG. 1, a chemical copper plating process and an electrolytic copper plating process are performed to form a metal plating film 5 on the inner wall of the hole 31 for conduction. Next, ball-shaped solder is supplied into the bonding hole 3 to form the external connection terminal 7 to be bonded to the conductive layer 13.
Thus, the printed wiring board 41 is obtained.

上記プリント配線板４１には、第１番目の絶縁層２１の表面に、半田等の接着剤６１１により電子部品６１を接着する。電子部品６１は、ボンディングワイヤー６２を用いて、導電層１１と電気的に接続する。
また、外部接続端子７は、マザーボード８の表面のパッドと接合される。 The electronic component 61 is bonded to the surface of the first insulating layer 21 with the adhesive 611 such as solder on the printed wiring board 41. The electronic component 61 is electrically connected to the conductive layer 11 using the bonding wire 62.
The external connection terminal 7 is joined to a pad on the surface of the mother board 8.

次に、本例の作用及び効果について説明する。
本例のプリント配線板４１は、図１に示すごとく、３層の導電層１１〜１３が、３層の絶縁層２１〜２３の表面のそれぞれに形成されている。３層の絶縁層２１〜２３の中、第２番目の絶縁層２２は中心絶縁層であり、その上面及び下面には、同数の絶縁層が設けられている。そのため、図６、図７に示すごとく、絶縁層形成用のプリプレグ２０の圧着の際にプリント配線板に反りが発生することはない。 Next, the operation and effect of this example will be described.
As shown in FIG. 1, the printed wiring board 41 of this example has three conductive layers 11 to 13 formed on the surfaces of the three insulating layers 21 to 23. Of the three insulating layers 21 to 23, the second insulating layer 22 is a central insulating layer, and the same number of insulating layers are provided on the upper and lower surfaces thereof. Therefore, as shown in FIGS. 6 and 7, the printed wiring board is not warped when the insulating layer forming prepreg 20 is pressure-bonded.

また、上記の中心の絶縁層２２を中心として、その上面及び下面に、効率よく導電層１１、１３を積層、形成することができる。
従って、本例のプリント配線板４１は、３層の導電層１１〜１３を効率よく積層することができる構造である。 In addition, the conductive layers 11 and 13 can be efficiently stacked and formed on the upper surface and the lower surface of the insulating layer 22 at the center.
Therefore, the printed wiring board 41 of this example has a structure in which the three conductive layers 11 to 13 can be efficiently laminated.

また、最後の第３番目の導電層１３は、最外層である第３番目の絶縁層２３により被覆されている。そのため、第３番目の導電層１３は、プリント配線板４１の内部に埋設されることとなる。しかし、第３番目の導電層１３と接続する外部接続端子７が、最外層の第３番目の絶縁層２３の接合用孔３から露出している。そのため、プリント配線板４１の外部への電気の導出入は、外部接続端子７を通じて行うことができる。   The last third conductive layer 13 is covered with a third insulating layer 23 which is the outermost layer. Therefore, the third conductive layer 13 is embedded in the printed wiring board 41. However, the external connection terminal 7 connected to the third conductive layer 13 is exposed from the bonding hole 3 of the third insulating layer 23 which is the outermost layer. For this reason, the lead-out of electricity to the outside of the printed wiring board 41 can be performed through the external connection terminal 7.

また、外部接続端子７は、半田ボールである。そのため、内部の導電層１３との接合が容易で、外部のマザーボード８に対して、プリント配線板４１を安定して接合することができる。   The external connection terminal 7 is a solder ball. Therefore, joining with the internal conductive layer 13 is easy, and the printed wiring board 41 can be stably joined to the external mother board 8.

また、本例のプリント配線板の製造方法においては、図６に示すごとく、第２番目の導電層１２の表面には、プリプレグ２０及び第１番目の導電層を形成するための銅箔１を積層し、第３番目の導電層１３の表面には銅箔を積層することなくプリプレグ２０だけを積層する。
そして、これらを圧着すると、第１番目の絶縁層２１と第４番目の絶縁層２４とが、同時に圧着、形成される。そのため、すでに積層、一体化された第２番目の絶縁層２２の上面及び下面に、圧着時に、表面のプリプレグ２０から均等に熱応力を受ける。そのため、プリント配線板４１に反りが発生することはない。 In the printed wiring board manufacturing method of this example, as shown in FIG. 6, the copper foil 1 for forming the prepreg 20 and the first conductive layer is formed on the surface of the second conductive layer 12. Lamination is performed, and only the prepreg 20 is laminated on the surface of the third conductive layer 13 without laminating a copper foil.
And if these are crimped | bonded, the 1st insulating layer 21 and the 4th insulating layer 24 will be crimped | bonded and formed simultaneously. Therefore, the upper surface and the lower surface of the second insulating layer 22 already laminated and integrated are subjected to thermal stress evenly from the prepreg 20 on the surface at the time of pressure bonding. Therefore, the printed wiring board 41 is not warped.

また、最後の第３番目の導電層１３の表面は、絶縁層２３により被覆する。この状態では、第３番目の導電層１３から外部への電流の導出入はできない。しかし、その後、最外層の絶縁層２４に接合用孔３を孔明けして、該接合用孔３から外部接続端子７を露出させる。すると、この外部接続端子７を通じて、最後の第３番目の導電層１３から外部への電流の導出入を行う事ができる。   The surface of the last third conductive layer 13 is covered with an insulating layer 23. In this state, current cannot be led out from the third conductive layer 13 to the outside. However, after that, the bonding hole 3 is formed in the outermost insulating layer 24, and the external connection terminal 7 is exposed from the bonding hole 3. Then, current can be led out from the last third conductive layer 13 through the external connection terminal 7.

（実施例２）
本例のプリント配線板は第１の発明に関し、図１０に示すごとく、５層の導電層１１〜１５を積層している。
第１番目の導電層１１は、電子部品６１を搭載して電子部品６１に電流を導出入するための部品接続層である。
第２番目から第４番目の導電層１２〜１４は、プリント配線板４２の内部の電流を伝達するための電流伝達層である。 (Example 2)
The printed wiring board of this example relates to the first invention, and as shown in FIG. 10, five conductive layers 11 to 15 are laminated.
The first conductive layer 11 is a component connection layer on which the electronic component 61 is mounted and current is led into and out of the electronic component 61.
The second to fourth conductive layers 12 to 14 are current transmission layers for transmitting current inside the printed wiring board 42.

第５番目の導電層１５は、プリント配線板４２に流れる電流を外部に導出入するための外部接続端子７を接合する外部接続層である。第５番目の導電層１５の表面は、外部接続端子７を露出させた状態で、最外層である第５番目の絶縁層２５により被覆されている。   The fifth conductive layer 15 is an external connection layer that joins the external connection terminals 7 for leading and flowing out the current flowing through the printed wiring board 42 to the outside. The surface of the fifth conductive layer 15 is covered with a fifth insulating layer 25 which is the outermost layer with the external connection terminal 7 exposed.

本例のプリント配線板４２を製造するに当たっては、参考実施例１と同様に、中心の第３番目の絶縁層２３に導電層１３、１４、導通用孔３３を形成する。次いで、導電層１３、１４の表面に、絶縁層２２、２４を積層するとともに、その表面に導電層１２、１５を形成する。次いで、絶縁層２２、２４に導通用孔３２、３４を形成し、内壁に金属めっき膜５を形成する。   In manufacturing the printed wiring board 42 of this example, the conductive layers 13 and 14 and the conduction hole 33 are formed in the third insulating layer 23 at the center, as in the first embodiment. Next, the insulating layers 22 and 24 are laminated on the surfaces of the conductive layers 13 and 14, and the conductive layers 12 and 15 are formed on the surfaces. Next, conduction holes 32 and 34 are formed in the insulating layers 22 and 24, and the metal plating film 5 is formed on the inner wall.

次いで、導電層１２、１５の表面に、参考実施例１と同様に、第１番目の絶縁層２１、導電層１１、及び導通用孔３１を形成するとともに、第５番目の絶縁層２５、導電層１５、及び接合用孔３を形成する。
以上により、５層の導電層１１〜１５を有するプリント配線板４２が得られる。
その他は、参考実施例１と同様である。
本例においても、参考実施例１と同様の効果を得ることができる。 Next, as in Reference Example 1, the first insulating layer 21, the conductive layer 11, and the conduction hole 31 are formed on the surfaces of the conductive layers 12 and 15, and the fifth insulating layer 25, conductive The layer 15 and the bonding hole 3 are formed.
As described above, the printed wiring board 42 having the five conductive layers 11 to 15 is obtained.
Others are the same as in Reference Example 1.
Also in this example, the same effect as in Reference Example 1 can be obtained.

参考実施例１
上記第１の参考発明の実施例にかかるプリント配線板につき、図１１を用いて説明する。
図１１に示すごとく、本例のプリント配線板１０１は、表面に導体回路１１５を設けた内部絶縁基板１１６と該内部絶縁基板１１６の表面に積層された内部絶縁層１１７と、該内部絶縁層１１７の表面に積層された外部絶縁層１１８とを有し、上記内部絶縁層１１７の表面には内部導体回路１２５を、上記外部絶縁層１１８の表面には外部導体回路１３５を設けてある。
そして、上記内部絶縁層１１７はガラスクロス入りプリプレグよりなり、上記外部絶縁層１１８は樹脂よりなる。
なお、上記内部絶縁層１１７はガラスクロスにエポキシ樹脂を含浸させたプリプレグよりなり、上記外部絶縁層１１８はエポキシ樹脂にて構成する。 Reference Example 1
The printed wiring board according to the embodiment of the first reference invention will be described with reference to FIG.
As shown in FIG. 11, the printed wiring board 101 of this example includes an internal insulating substrate 116 provided with a conductor circuit 115 on the surface, an internal insulating layer 117 stacked on the surface of the internal insulating substrate 116, and the internal insulating layer 117. An external insulating layer 118 laminated on the surface of the internal insulating layer 117, an internal conductor circuit 125 is provided on the surface of the internal insulating layer 117, and an external conductor circuit 135 is provided on the surface of the external insulating layer 118.
The inner insulating layer 117 is made of prepreg with glass cloth, and the outer insulating layer 118 is made of resin.
The inner insulating layer 117 is made of a prepreg obtained by impregnating a glass cloth with an epoxy resin, and the outer insulating layer 118 is made of an epoxy resin.

次に、本例にかかるプリント配線板１０１の詳細について以下に説明する。
上記プリント配線板１０１における内部絶縁基板１１６の両表面には導体回路１１５が設けてある。上記内部絶縁基板１１６には半田１１１が充填された導通用孔１１０が設けてあり、該導通用孔１１０によって、内層導体回路１１間の導通が確保されている。
上記内層導体回路１１は銅箔パターン１１２と該銅箔パターン１１２の表面に設けためっき膜１１３とよりなる。 Next, details of the printed wiring board 101 according to this example will be described below.
Conductor circuits 115 are provided on both surfaces of the internal insulating substrate 116 in the printed wiring board 101. The internal insulating substrate 116 is provided with a conduction hole 110 filled with solder 111, and the conduction between the inner layer conductor circuits 11 is ensured by the conduction hole 110.
The inner layer conductor circuit 11 includes a copper foil pattern 112 and a plating film 113 provided on the surface of the copper foil pattern 112.

上記内部絶縁層１１７は上記内部絶縁基板１１６の両面にそれぞれ一層づつ設けてある。上記内部絶縁層１１７には壁面にめっき膜１２３が形成されたブラインドビアホール１２０が設けてある。
また、上記内部絶縁層１１７の表面には内部導体回路１２５が設けてある。上記内部導体回路１２５は銅箔パターン１２２とめっき膜１２３とよりなる。 The internal insulating layer 117 is provided on each side of the internal insulating substrate 116 one by one. The inner insulating layer 117 is provided with a blind via hole 120 having a plating film 123 formed on the wall surface.
An internal conductor circuit 125 is provided on the surface of the internal insulating layer 117. The internal conductor circuit 125 includes a copper foil pattern 122 and a plating film 123.

上記外部絶縁層１１８は上記内部絶縁層１１７の表面にそれぞれ設けてある。上記外部絶縁層１１８には壁面にめっき膜１３３が形成されたビアホール１３０が設けてある。また、上記外部絶縁層１１８の表面には外部導体回路１３５が設けてある。上記外部導体回路１３５は銅箔パターン１３２とめっき膜１３３とよりなる。
なお、図示を略したが、上記外部絶縁層１１８５の表面は部分的にソルダーレジストにより被覆され、また半田ボール載置用のランドが設けられている。 The outer insulating layer 118 is provided on the surface of the inner insulating layer 117, respectively. The external insulating layer 118 is provided with a via hole 130 having a plating film 133 formed on the wall surface. An external conductor circuit 135 is provided on the surface of the external insulating layer 118. The external conductor circuit 135 includes a copper foil pattern 132 and a plating film 133.
Although not shown, the surface of the external insulating layer 1185 is partially covered with a solder resist and provided with lands for mounting solder balls.

次に、上記プリント配線板を作製する方法につき説明する。この製造方法は、ビルドアップ法及びアディティブ法を利用して、内部絶縁層１１７、外部絶縁層１１８を形成し、導体回路、導通用孔を形成する方法である。
即ち、まず、その表面に銅箔を有する銅張積層板を準備する。次に、上記銅箔をエッチングによりパターニングし、銅箔パターン１１２とする。その後、上記銅張積層板に対し導通用孔１１０を設ける。 Next, a method for producing the printed wiring board will be described. This manufacturing method is a method of forming the internal insulating layer 117 and the external insulating layer 118 by using a build-up method and an additive method to form a conductor circuit and a conduction hole.
That is, first, a copper clad laminate having a copper foil on its surface is prepared. Next, the copper foil is patterned by etching to form a copper foil pattern 112. Thereafter, a conduction hole 110 is provided in the copper clad laminate.

次に、上記導通用孔１１０の壁面及び上記銅箔パターン１１２に対し無電解銅めっきによるめっき膜１１３を形成する。以上により、上記導通用孔１１０と導通した導体回路１１を得る。その後、上記導通用孔１１０に対し半田１１１を充填する。   Next, a plating film 113 is formed by electroless copper plating on the wall surface of the hole 110 for conduction and the copper foil pattern 112. As a result, the conductor circuit 11 that is electrically connected to the conduction hole 110 is obtained. Thereafter, the solder 111 is filled into the conduction hole 110.

次に、上記内部絶縁基板１１６の両面に対し、プリプレグ、銅箔を積層し、圧着する。これにより、内部絶縁基板１１６の表面に、内部絶縁層１１７を介して銅箔を積層する。
次に、上記銅箔をパターニングし、銅箔パターン１２２とする。その後、レーザー光を照射して、内部絶縁層１１７に対しブラインドビアホール１２０を形成する。なお、上記レーザー光としては、エキシマレーザー、波長２４８ｎｍ、出力５０Ｗを用いる。
次に、上記ブラインドビアホール１２０の壁面及び銅箔パターン１２２に無電解めっきを施す。これにより、めっき膜１２３を形成する。 Next, a prepreg and a copper foil are laminated and pressure-bonded to both surfaces of the internal insulating substrate 116. Thus, a copper foil is laminated on the surface of the internal insulating substrate 116 via the internal insulating layer 117.
Next, the copper foil is patterned to obtain a copper foil pattern 122. Thereafter, a laser beam is irradiated to form the blind via hole 120 in the internal insulating layer 117. Note that an excimer laser, a wavelength of 248 nm, and an output of 50 W is used as the laser light.
Next, electroless plating is performed on the wall surface of the blind via hole 120 and the copper foil pattern 122. Thereby, the plating film 123 is formed.

次に、上記内部絶縁層１１７及び上記内部導体回路１２５を設けた場合と同様にして、上記内部絶縁層１１７の表面にビアホール１３０を設けた外部絶縁層１１８及び銅箔パターン１３２及びめっき膜１３３よりなる外部導体回路１３５を形成する。
以上によりプリント配線板１０１を得る。 Next, similarly to the case where the internal insulating layer 117 and the internal conductor circuit 125 are provided, the external insulating layer 118 provided with the via hole 130 on the surface of the internal insulating layer 117, the copper foil pattern 132, and the plating film 133. An external conductor circuit 135 is formed.
The printed wiring board 101 is obtained as described above.

次に、本例における作用効果につき説明する。
本例のプリント配線板１０１においては、内部絶縁層１１７をガラスクロス入りプリプレグより構成し、上記外部絶縁層１１８を樹脂より構成する。
このため、内部絶縁層１１７の吸水率が低下する。 Next, the effect in this example is demonstrated.
In the printed wiring board 101 of this example, the inner insulating layer 117 is made of a prepreg containing glass cloth, and the outer insulating layer 118 is made of resin.
For this reason, the water absorption rate of the internal insulating layer 117 decreases.

よって、上記内部絶縁層１１７に含まれる水分の絶対量が減るため、層間に溜まる水蒸気の量も減少し、内部絶縁層１１７と内部絶縁基板１１６との間、内部絶縁層１１７と外部絶縁層１１との間の密着性を高めることができる。
つまり、本例のプリント配線板１０１は層間の剥離が生じ難く、信頼性の高い構造を有する。 Therefore, since the absolute amount of moisture contained in the internal insulating layer 117 is reduced, the amount of water vapor accumulated between the layers is also reduced, and the internal insulating layer 117 and the external insulating layer 11 are interposed between the internal insulating layer 117 and the internal insulating substrate 116. The adhesion between the two can be improved.
That is, the printed wiring board 101 of this example has a highly reliable structure in which peeling between layers hardly occurs.

以上のように、本例によれば、各層の剥離が生じ難く、より多層構造に構成した場合であっても高い信頼性を維持できる、プリント配線板１０１を提供することができる。   As described above, according to the present example, it is possible to provide the printed wiring board 101 that is less likely to be peeled off from each layer and that can maintain high reliability even when configured in a multilayer structure.

なお、本例において示したプリント配線板１０１は内部絶縁基板１１６の両面に内部絶縁層１１７を積層した構造を有するものであるが、該内部絶縁層を片面だけに積層した構造のプリント配線板を作製し、これの内部絶縁層をガラスクロス入りプリプレグで構成しても同様の作用効果を得ることができる。
また、本例のごとき６層基板以外プリント配線板、例えば８層基板、１０層基板等のより多層な構造についても同様の作用効果を得ることができる。 The printed wiring board 101 shown in this example has a structure in which the internal insulating layer 117 is laminated on both surfaces of the internal insulating substrate 116. However, a printed wiring board having a structure in which the internal insulating layer is laminated only on one side is used. Even if it is fabricated and the internal insulating layer thereof is composed of a prepreg containing glass cloth, the same effect can be obtained.
Similar effects can be obtained with a multi-layered structure such as a printed wiring board other than the 6-layer substrate, such as an 8-layer substrate or a 10-layer substrate, as in this example.

参考実施例２
上記第２の参考発明の実施例にかかるプリント配線板の製造方法について、図１２〜図２４を用いて説明する。
本例により製造されるプリント配線板２０９は、図１３に示すごとく、第１〜第３絶縁層２１１〜２１３、及び該絶縁層の厚み方向に設けた２層の導電層２３１、２３３よりなる多層基板２０１と、第１〜第３絶縁層２１１〜２１３のすべてを貫通する貫通穴２１０、２２０、２３０と、該貫通穴を覆うよう多層基板２０１の上面側に設けた放熱金属板２０２とを有している。
貫通穴２１０、２２０、２３０と放熱金属板２０２とは、電子部品２９８を搭載するための搭載用凹部２１４を形成している。多層基板２０１には、導電層２３１、２３３に導通する導通用孔２１７、２１８が設けられている。 Reference Example 2
A method of manufacturing a printed wiring board according to the embodiment of the second reference invention will be described with reference to FIGS.
As shown in FIG. 13, a printed wiring board 209 manufactured according to this example is a multilayer including first to third insulating layers 211 to 213 and two conductive layers 231 and 233 provided in the thickness direction of the insulating layers. The substrate 201 includes through holes 210, 220, and 230 that penetrate all of the first to third insulating layers 211 to 213, and a heat radiating metal plate 202 that is provided on the upper surface side of the multilayer substrate 201 so as to cover the through holes. is doing.
The through holes 210, 220, 230 and the heat radiating metal plate 202 form a mounting recess 214 for mounting the electronic component 298. The multilayer substrate 201 is provided with conduction holes 217 and 218 that conduct to the conductive layers 231 and 233.

多層基板２０１における搭載用凹部２１４の開口側には半田ボール２５１、２５２が設けられている。一方の半田ボール２５１は、導通用孔２１７の下側開口部に接合されている。そして、半田ボール２５１は、導通用孔２１７を介して、多層基板２０１の内部に設けた導電層２３１と、マザーボード２９５との間を接続している。他方の半田ボール２５２は、多層基板２０１の下面側に設けた導電層２３３に接合されており、該導電層２３３とマザーボード２９５との間を接続している。
半田ボール２５１、２５２は、マザーボード２９５の表面に設けた端子２９６、２９７に溶融接合される。 Solder balls 251 and 252 are provided on the opening side of the mounting recess 214 in the multilayer substrate 201. One solder ball 251 is joined to the lower opening of the conduction hole 217. The solder ball 251 connects the conductive layer 231 provided in the multilayer substrate 201 and the mother board 295 through the conduction hole 217. The other solder ball 252 is bonded to a conductive layer 233 provided on the lower surface side of the multilayer substrate 201, and connects between the conductive layer 233 and the mother board 295.
The solder balls 251 and 252 are melt bonded to terminals 296 and 297 provided on the surface of the mother board 295.

次に、本例のプリント配線板の製造方法の概要について、図１２を用いて説明する。まず、Ｓ１工程において、ｎ枚の絶縁層２１１〜２１３に導電層２３１、２３３を形成する（図１６、図１８、図２１）。次いで、Ｓ２、Ｓ３工程において、絶縁層２１１〜２１３を積層し、圧着して、多層基板２０１となす（図２３）。次いで、Ｓ４工程において、多層基板２０１の導通用孔形成部分にレーザー光２０８を照射することにより導通用孔２１７、２１８を孔明けするとともにその底部を導電層２３１、２３３に至らしめる（図２４）。次いで、Ｓ５工程において、導通用孔２１７の内部に半田２５１、２５２を充填する（図５１）。   Next, an outline of a method for manufacturing the printed wiring board of this example will be described with reference to FIG. First, in step S1, conductive layers 231 and 233 are formed on n insulating layers 211 to 213 (FIGS. 16, 18, and 21). Next, in steps S2 and S3, the insulating layers 211 to 213 are stacked and pressure-bonded to form the multilayer substrate 201 (FIG. 23). Next, in step S4, the conductive hole 217, 218 is formed by irradiating the conductive hole forming portion of the multilayer substrate 201 with the laser beam 208, and the bottoms thereof reach the conductive layers 231 and 233 (FIG. 24). . Next, in step S5, solder 251 and 252 are filled into the conduction hole 217 (FIG. 51).

次に、上記プリント配線板２０９の製造方法の詳細について、図１４〜図２４を用いて説明する。
まず、ガラス繊維入りエポキシ系材料からなるフレキシブルフィルムを絶縁層として準備する。フレキシブルフィルムは、厚み０．０５ｍｍ、幅２．５〜１５ｃｍの可撓性を有する帯状のフィルムである。このフレキシブルフィルムは、予めロール状に巻回しておき、複数のロール体を形成しておく。 Next, the detail of the manufacturing method of the said printed wiring board 209 is demonstrated using FIGS.
First, a flexible film made of an epoxy material containing glass fiber is prepared as an insulating layer. The flexible film is a strip-like film having a thickness of 0.05 mm and a width of 2.5 to 15 cm. This flexible film is previously wound into a roll shape to form a plurality of roll bodies.

次いで、上記ロール体から絶縁層としてのフレキシブルフィルムを引き出す。そして、図１４に示すごとく、引き出した絶縁層２１１の下面側に、熱可塑性のガラス繊維入りエポキシ系材料からなる絶縁性接着剤２６２を接着する。次いで、図１５に示すごとく、パンチング加工により、絶縁層２１１の略中央部分に貫通穴２１０を穿設する。次いで、図１５に示すごとく、絶縁層２１１の下面側に、上記絶縁性接着剤２６２を介して、厚み３５μｍの銅箔２３０を接着する。   Subsequently, the flexible film as an insulating layer is pulled out from the roll body. Then, as shown in FIG. 14, an insulating adhesive 262 made of an epoxy-based material containing thermoplastic glass fibers is bonded to the lower surface side of the drawn insulating layer 211. Next, as shown in FIG. 15, a through hole 210 is formed in a substantially central portion of the insulating layer 211 by punching. Next, as shown in FIG. 15, a copper foil 230 having a thickness of 35 μm is bonded to the lower surface side of the insulating layer 211 via the insulating adhesive 262.

次いで、図１６に示すごとく、露光法、エッチング法により、上記銅箔より導電層２３１を形成する。次いで、導電層２３１の表面に、Ｎｉ／Ａｕめっき膜を被覆する。これにより、多層基板の上層となる第１絶縁層２１１を得る。   Next, as shown in FIG. 16, a conductive layer 231 is formed from the copper foil by an exposure method and an etching method. Next, a Ni / Au plating film is coated on the surface of the conductive layer 231. As a result, the first insulating layer 211 which is the upper layer of the multilayer substrate is obtained.

次に、図１７に示すごとく、別個のロール体から引き出した絶縁層２１２としてのフレキシブルフィルムの上面側及び下面側に、上記絶縁性接着剤２６２と同じ料料からなる絶縁性接着剤２６３、２６４を接着する。次いで、図１８に示すごとく、パンチング加工により、絶縁層２１２の略中央部分に貫通穴２２０を穿設する。これにより、多層基板の中層となる第２絶縁層２１２を得る。   Next, as shown in FIG. 17, insulating adhesives 263 and 264 made of the same material as the insulating adhesive 262 are provided on the upper surface side and the lower surface side of the flexible film as the insulating layer 212 drawn out from a separate roll body. Glue. Next, as shown in FIG. 18, a through hole 220 is formed in a substantially central portion of the insulating layer 212 by punching. As a result, the second insulating layer 212 which is the middle layer of the multilayer substrate is obtained.

次に、図１９に示すごとく、別個のロール体から引き出した絶縁層２１３としてのフレキシブルフィルムの下面側に、上記絶縁性接着剤２６２と同じ材料からなる絶縁性接着剤２６５を接着する。次いで、パンチング加工により、絶縁層２１３の略中央部分に貫通穴２３０を穿設する。
次いで、図２０に示すごとく、絶縁層２１３の下面側を銅箔２３０により被覆する。 Next, as shown in FIG. 19, an insulating adhesive 265 made of the same material as the insulating adhesive 262 is bonded to the lower surface side of the flexible film as the insulating layer 213 drawn out from a separate roll body. Next, a through hole 230 is formed in a substantially central portion of the insulating layer 213 by punching.
Next, as shown in FIG. 20, the lower surface side of the insulating layer 213 is covered with a copper foil 230.

次いで、図２１に示すごとく、露光法、エッチング法により、銅箔２３０よりパターン形成を行い導体層２３３を形成する。次いで、導電層２３３の表面に、Ｎｉ／Ａｕめっき膜を被覆する。
次いで、図２２に示すごとく、絶縁層２１３の下面側に、ソルダーレジスト２６６を被覆する。これにより、多層基板の下層となる第３絶縁層２１３を得る。 Next, as shown in FIG. 21, a conductor layer 233 is formed by pattern formation from the copper foil 230 by an exposure method and an etching method. Next, a Ni / Au plating film is coated on the surface of the conductive layer 233.
Next, as shown in FIG. 22, a solder resist 266 is coated on the lower surface side of the insulating layer 213. As a result, the third insulating layer 213 which is the lower layer of the multilayer substrate is obtained.

次いで、図２３に示すごとく、上記の第１絶縁層２１１、第２絶縁層２１２、第３絶縁層２１３を、積層して、上記絶縁性接着剤２６２〜２６４により熱圧着する。これにより、３層からなる多層基板２０１が得られる。
次いで、多層基板２０１の上面側に、銅製の厚み１．０ｍｍの放熱金属板２０２を、絶縁性接着剤２６１を介して熱圧着する。これにより、貫通穴２１０、２２０、２３０とその上面側を被覆する放熱金属板２０２とよりなる搭載用凹部２１４が形成される。 Next, as shown in FIG. 23, the first insulating layer 211, the second insulating layer 212, and the third insulating layer 213 are stacked and thermocompression bonded with the insulating adhesives 262 to 264. As a result, a multilayer substrate 201 having three layers is obtained.
Next, a heat dissipating metal plate 202 made of copper having a thickness of 1.0 mm is thermocompression bonded to the upper surface side of the multilayer substrate 201 via an insulating adhesive 261. As a result, a mounting recess 214 formed of the through holes 210, 220, 230 and the heat dissipating metal plate 202 covering the upper surface side thereof is formed.

次に、多層基板２０１の導通用孔形成部分にレーザー光２０８を照射する。レーザー光２０８としては、炭酸ガスレーザーを用いる。これにより、図２４に示すごとく、多層基板２０１に導通用孔２１７、２１８を孔明けするとともに、導通用孔２１７、２１８の底部を導電層２３１、２３３に至らしめる。   Next, the laser beam 208 is irradiated to the conduction hole forming portion of the multilayer substrate 201. As the laser beam 208, a carbon dioxide laser is used. As a result, as shown in FIG. 24, the conduction holes 217 and 218 are formed in the multilayer substrate 201 and the bottoms of the conduction holes 217 and 218 are brought to the conductive layers 231 and 233.

次いで、図１３に示すごとく、深い導通用孔２１７の内部に、半田２５４を充填する。次いで、導通用孔２１７の下面側開口部及び浅い導通用孔２１８の下面側開口部に、半田ボール２５１、２５２を溶融接合する。
これにより、上記プリント配線板２０９が得られる。 Next, as shown in FIG. 13, solder 254 is filled into the deep conduction hole 217. Next, the solder balls 251 and 252 are melt bonded to the lower surface side opening of the conduction hole 217 and the lower surface side opening of the shallow conduction hole 218.
Thereby, the printed wiring board 209 is obtained.

その後、図１３に示すごとく、搭載用凹部２１４に、例えば銀ペースト、半田等のダイボンド用の接着剤２６９により、電子部品２９８を搭載する。次いで、電子部品２９８と導電層２３１、２３３の先端とを、ワイヤー２８１により接続する。次いで、搭載用凹部２１４の内部を封止用樹脂２０６により被覆する。   Thereafter, as shown in FIG. 13, the electronic component 298 is mounted in the mounting recess 214 by using a die bonding adhesive 269 such as silver paste or solder. Next, the electronic component 298 and the tips of the conductive layers 231 and 233 are connected by a wire 281. Next, the inside of the mounting recess 214 is covered with a sealing resin 206.

次に、本例の作用及び効果について説明する。
本例においては、図２３、図２４に示すごとく、第１〜第３絶縁層２１１〜２１３を積層した後に、レーザー光２０８を照射して、導通用孔２１７、２１８を形成している。そのため、１回の孔明け操作で、各絶縁層２１２、２１３を貫通する導通用孔２１７、２１８を形成することができる。また、各絶縁層ごとに導通用孔形成用の貫通孔を形成する必要がない。ゆえに、導通用孔を容易に形成することができる。 Next, the operation and effect of this example will be described.
In this example, as shown in FIGS. 23 and 24, after laminating the first to third insulating layers 211 to 213, the laser beam 208 is irradiated to form the conduction holes 217 and 218. Therefore, the conduction holes 217 and 218 penetrating the insulating layers 212 and 213 can be formed by a single drilling operation. Moreover, it is not necessary to form a through hole for forming a conduction hole for each insulating layer. Therefore, the conduction hole can be easily formed.

また、１回の孔明け操作で、深さの異なる導通用孔２１７、２１８を孔明けすることができる。
また、従来のように、貫通孔を連結するための各絶縁層の位置決めが不要となる。更に、狭小化した導通用孔であっても、正確に形成することができる。
また、導電層２３１、２３３の厚みは３５μｍであるため、レーザー光２０８の照射によって導電層３１、３３に孔を明けることなく、導通用孔２１７、２１８を形成することができる。 In addition, it is possible to drill the conduction holes 217 and 218 having different depths by a single drilling operation.
Further, as in the prior art, positioning of each insulating layer for connecting the through holes becomes unnecessary. Further, even a narrowed conduction hole can be formed accurately.
Since the conductive layers 231 and 233 have a thickness of 35 μm, the conduction holes 217 and 218 can be formed without forming holes in the conductive layers 31 and 33 by irradiation with the laser beam 208.

参考実施例３
第３の参考発明の実施例に係るプリント配線板について、図２５〜図３２を用いて説明する。
本例のプリント配線板３０５は、図２５に示すごとく、絶縁基板３０７を貫通する導通用孔３０２を有する。導通用孔３０２の一方の開口部は、被覆パッド３１１により被覆されており、他方の開口部は、開口したままその周縁に導体回路３１６を設けている。 Reference Example 3
A printed wiring board according to an embodiment of the third reference invention will be described with reference to FIGS.
As shown in FIG. 25, the printed wiring board 305 of this example has a conduction hole 302 that penetrates the insulating substrate 307. One opening portion of the conduction hole 302 is covered with a covering pad 311, and the other opening portion is provided with a conductor circuit 316 at the periphery thereof while remaining open.

被覆パッド３１１と導体回路３１６との間は、導通用孔３０２の内壁を被覆する金属めっき膜３２２を通じて電気的に接続されている。
被覆パッド３１１の表面には、外部接続用の半田ボール３０３が接合されている。半田ボール３０３は、導通用孔３０２の中心軸線Ａ上に配置されている。
絶縁基板３０７の表面はソルダーレジスト３０６により被覆されているとともに、導通用孔３０２の内部にはソルダーレジスト３０６が充填されている。 The covering pad 311 and the conductor circuit 316 are electrically connected through a metal plating film 322 that covers the inner wall of the conduction hole 302.
A solder ball 303 for external connection is joined to the surface of the covering pad 311. The solder ball 303 is disposed on the central axis A of the conduction hole 302.
The surface of the insulating substrate 307 is covered with a solder resist 306, and the inside of the conduction hole 302 is filled with the solder resist 306.

また、図２６、図２７に示すごとく、絶縁基板３０７の上面には、導通用孔３０２の周縁にリング状に設けたランド３１２と、電子部品３５０を搭載するための搭載用パッド３５５を設けている。搭載用パッド３０５の周囲には、電子部品３５０と接続するボンディングワイヤー３５１を接合するためのボンディングパッド３１７を設けている。電子部品３５０及びボンディングワイヤー３５１は、封止用樹脂３５９により保護されている。   Further, as shown in FIGS. 26 and 27, on the upper surface of the insulating substrate 307, a land 312 provided in a ring shape on the periphery of the conduction hole 302 and a mounting pad 355 for mounting the electronic component 350 are provided. Yes. A bonding pad 317 for bonding a bonding wire 351 connected to the electronic component 350 is provided around the mounting pad 305. The electronic component 350 and the bonding wire 351 are protected by a sealing resin 359.

一方、図２６、図２８に示すごとく、絶縁基板３０７の下面には、半田ボール３０３を接合するための多数の被覆パッド３１１が、導通用孔３０２と同一軸線上に設けられている。半田ボール３０３は、相手部材３０８のパッド３８１に対して溶融接合される。   On the other hand, as shown in FIGS. 26 and 28, on the lower surface of the insulating substrate 307, a large number of covering pads 311 for joining the solder balls 303 are provided on the same axis as the conduction hole 302. The solder ball 303 is melt bonded to the pad 381 of the mating member 308.

次に、上記プリント配線板の製造方法について説明する。
まず、エポキシ系、ポリイミド系、又はビスマレイミドトリアジン系の樹脂とガラスファイバー若しくはガラスクロスからなる補強材とからなる絶縁基板を準備する。絶縁基板３０７の表面に、銅箔を貼着する。 Next, a method for manufacturing the printed wiring board will be described.
First, an insulating substrate made of an epoxy-based, polyimide-based, or bismaleimide triazine-based resin and a reinforcing material made of glass fiber or glass cloth is prepared. A copper foil is attached to the surface of the insulating substrate 307.

次いで、露光、エッチング等の処理を行うことにより、図２９、図２６に示すごとく、銅箔３２１のパターンニングを行い、導体回路３１６、ボンディングパッド３１７及び搭載用パッド３５５を形成するとともに、絶縁基板３０７の一方の片面には、その導通用孔形成部分３２０を被覆する被覆パッド３１１を形成し、また他方の片面には、導通用孔形成部分３２０の周縁を囲むリング状のランド３１２を形成する。   Next, by performing processing such as exposure and etching, as shown in FIGS. 29 and 26, patterning of the copper foil 321 is performed to form a conductor circuit 316, a bonding pad 317, and a mounting pad 355, and an insulating substrate. A coating pad 311 is formed on one surface of 307 to cover the conduction hole forming portion 320, and a ring-shaped land 312 surrounding the periphery of the conduction hole forming portion 320 is formed on the other surface. .

次いで、図２９に示すごとく、絶縁基板３０７における導通用孔形成部分３２０にレーザー光３４１を照射する。レーザー光３４１は、レーザー発振装置３４２から、絶縁基板３０７の平面方向に移動し、導通用孔形成部分３２０の位置においてスポット的に発振される。レーザー光３４１としては、出力エネルギーが大きい炭酸ガスレーザー、熱影響の少ないエキシマレーザー等を用いることが好ましい。   Next, as shown in FIG. 29, the laser beam 341 is irradiated to the conduction hole forming portion 320 in the insulating substrate 307. The laser beam 341 moves from the laser oscillation device 342 in the planar direction of the insulating substrate 307 and is oscillated in a spot manner at the position of the conduction hole forming portion 320. As the laser beam 341, it is preferable to use a carbon dioxide gas laser having a large output energy, an excimer laser having a small thermal influence, or the like.

レーザー光３４１の照射による導通用孔３０２の形成は、絶縁基板３０７をその高いエネルギーによって、気化除去させていき、順次絶縁基板３０７の内方へ穴をあけていく。そして、レーザー光３４１の先端が底部を被覆する被覆パッド３１１に到達したときに、この銅箔からなる被覆パッド３１１によって反射され、ここでレーザー光３４１の照射を停止する。導通用孔３０２の直径は、例えば０．１ｍｍとする。   Formation of the conduction hole 302 by irradiation with the laser beam 341 is performed by evaporating and removing the insulating substrate 307 by its high energy, and sequentially opening holes inward of the insulating substrate 307. And when the front-end | tip of the laser beam 341 arrives at the coating pad 311 which coat | covers a bottom part, it is reflected by the coating pad 311 which consists of this copper foil, and irradiation of the laser beam 341 is stopped here. The diameter of the hole 302 for conduction shall be 0.1 mm, for example.

次いで、図３０に示すごとく、金属めっき膜を形成すべき部分、即ちパターニングされた銅箔３２１及び導通用孔３０２の内壁に、厚み１μｍ程度の薄い化学銅めっき膜３２１を形成する。次いで、絶縁基板３０７を洗浄する。   Next, as shown in FIG. 30, a thin chemical copper plating film 321 having a thickness of about 1 μm is formed on the portion where the metal plating film is to be formed, that is, on the patterned copper foil 321 and the inner wall of the conduction hole 302. Next, the insulating substrate 307 is cleaned.

次いで、図３１に示すごとく、導通用孔３０２の内壁を含めて絶縁基板３０７の表面に、電気銅めっき処理を行う。電気銅めっき処理は、化学銅めっき膜を電気リード３１９を通じてカソードに接続した状態で、絶縁基板をアノードとともに電気めっき浴に浸漬する。電気めっき浴には、硫酸銅が含まれており、浴温は６０℃とする。この状態で、化学めっき膜３２３に電流密度０．８〜１．４Ａ／ｄｍ2の電流を２０分間流す。 Next, as shown in FIG. 31, electrolytic copper plating is performed on the surface of the insulating substrate 307 including the inner walls of the conduction holes 302. In the electrolytic copper plating treatment, the insulating substrate is immersed in an electroplating bath together with the anode in a state where the chemical copper plating film is connected to the cathode through the electrical lead 319. The electroplating bath contains copper sulfate, and the bath temperature is 60 ° C. In this state, a current density of 0.8 to 1.4 A / dm 2 is passed through the chemical plating film 323 for 20 minutes.

これにより、カソードの表面から銅が溶出し、アノードとして働く化学めっき膜の表面に銅が析出する。これにより、銅からなる金属めっき膜３２２が、導通用孔３０２の内壁に形成されるとともに、被覆パッド３１１、導体回路３１６、ランド３１２、ボンディングパッド３１７及び搭載用パッド３０５の表面を被覆する（図２７参照）。なお、電気リード３１９は、めっき処理後エッチング、レーザ照射等により除去する。   As a result, copper is eluted from the surface of the cathode, and copper is deposited on the surface of the chemical plating film serving as the anode. As a result, a metal plating film 322 made of copper is formed on the inner wall of the conduction hole 302 and covers the surfaces of the covering pad 311, the conductor circuit 316, the land 312, the bonding pad 317, and the mounting pad 305 (FIG. 27). Note that the electrical lead 319 is removed by etching, laser irradiation, or the like after plating.

導通用孔３０２の穿設の際に、レーザー光のエネルギーは中心部で高く周縁部で低いため、図３２に示すごとく、被覆パッド３１１の中心部に微小な穴３１３があくことがある。この穴３１３は、後述するように、めっき液の上下間の流通路となり、めっき液が導通用孔の内外に十分に行き来するため、導通用孔３０２の内壁に金属めっき膜３２２を均一に形成できる。   When the conduction hole 302 is drilled, the energy of the laser beam is high at the center and low at the periphery, so that a minute hole 313 may be formed at the center of the covering pad 311 as shown in FIG. As will be described later, the hole 313 serves as a flow path between the upper and lower sides of the plating solution, and the plating solution sufficiently moves in and out of the hole for conduction. Therefore, the metal plating film 322 is uniformly formed on the inner wall of the hole for conduction 302. it can.

次いで、図２６に示すごとく、絶縁基板３０７の表面に、ソルダーレジスト３０６を被覆する。このとき、導通用孔３０２の内部にソルダーレジスト３０６を充填する。一方、被覆パッド３１１の半田ボール接合部、ボンディングパッド３１７及び搭載用パッド３０５の表面は、ソルダーレジストから露出させておく。   Next, as shown in FIG. 26, a solder resist 306 is coated on the surface of the insulating substrate 307. At this time, the solder resist 306 is filled into the conduction hole 302. On the other hand, the solder ball joint portion of the covering pad 311, the bonding pad 317, and the surface of the mounting pad 305 are exposed from the solder resist.

次いで、絶縁基板３０７の被覆パッド３１１を形成した片面を上方に向けた状態で、被覆パッド３１１の表面に、半田ボール３０３を供給する。次いで、半田ボール３０３を加熱溶融させて、被覆パッド３１１に接合する。
その後、搭載用パッド３０５の表面に、銀ペースト等の接着材を用いて電子部品３５０を搭載し、電子部品３５０とボンディングパッド３１７との間をボンディングワイヤー３５１により接続する。次いで、電子部品３５０及びボンディングワイヤー３５１を、封止用樹脂３５９により封止する。
以上により、図２５〜図２８に示すプリント配線板３０５が得られる。 Next, the solder balls 303 are supplied to the surface of the covering pad 311 with one surface of the insulating substrate 307 on which the covering pad 311 is formed facing upward. Next, the solder balls 303 are heated and melted and joined to the covering pads 311.
Thereafter, the electronic component 350 is mounted on the surface of the mounting pad 305 using an adhesive such as silver paste, and the electronic component 350 and the bonding pad 317 are connected by the bonding wire 351. Next, the electronic component 350 and the bonding wire 351 are sealed with a sealing resin 359.
As described above, the printed wiring board 305 shown in FIGS. 25 to 28 is obtained.

次に、本例の作用及び効果について説明する。
本例のプリント配線板３０５においては、導通用孔３０２の一方の開口部を被覆パッド３１１により被覆し、被覆パッド３１１の表面に半田ボール３０３を接合している。そのため、半田ボール接続用の被覆パッド３１１を、導通用孔３０２とほぼ同じ位置に設けることができる。
それゆえ、導通用孔に必要な領域と半田ボール接合に必要な領域とを重複して設けることができる。このため、導通用孔３０２と半田ボール３０３とを高密度に実装することができる。 Next, the operation and effect of this example will be described.
In the printed wiring board 305 of this example, one opening of the conduction hole 302 is covered with the covering pad 311, and the solder ball 303 is bonded to the surface of the covering pad 311. Therefore, the coating pad 311 for connecting the solder ball can be provided at substantially the same position as the conduction hole 302.
Therefore, the region necessary for the conduction hole and the region necessary for solder ball bonding can be provided in an overlapping manner. For this reason, the conduction hole 302 and the solder ball 303 can be mounted with high density.

また、導通用孔３０２と半田ボール３０３に必要な領域の狭小化ができ、これにより絶縁基板３０７の表面に余剰領域が生まれる。従って、この余剰領域に導体回路等を設けることができ、絶縁基板の表面実装の高密度化を図ることができる。
また、図２９に示すごとく、導通用孔３０２は、レーザー光３４１の照射により形成しているため、微小な導通用孔３０２を容易にかつ正確に形成することができ、更なる高密度実装を実現できる。 In addition, a necessary area for the conduction hole 302 and the solder ball 303 can be narrowed, so that an extra area is created on the surface of the insulating substrate 307. Therefore, a conductor circuit or the like can be provided in this surplus region, and the surface mounting of the insulating substrate can be increased in density.
Further, as shown in FIG. 29, since the conduction hole 302 is formed by irradiation with the laser beam 341, the minute conduction hole 302 can be easily and accurately formed, and further high-density mounting can be achieved. realizable.

参考実施例４
本例は、第３の参考発明に関する。
本例のプリント配線板３０５においては、図３３に示すごとく、半田ボール３０３が、導通用孔３０２からずれた位置に配置されている。
図３４に示すごとく、導通用孔３０２の一方の開口部は、長円状の被覆パッド３１４により被覆されている。被覆パッド３１４の表面には、導通用孔３０２の中心軸からずれた位置に、半田ボール３０３が接合されている。半田ボール３０３は、導通用孔３０２の開口部と一部重複した位置に配置されている。
その他は、参考実施例２と同様である。 Reference Example 4
This example relates to the third reference invention.
In the printed wiring board 305 of this example, as shown in FIG. 33, the solder balls 303 are arranged at positions displaced from the conduction holes 302.
As shown in FIG. 34, one opening of the conduction hole 302 is covered with an oval covering pad 314. A solder ball 303 is joined to the surface of the covering pad 314 at a position shifted from the central axis of the conduction hole 302. The solder ball 303 is arranged at a position partially overlapping with the opening of the conduction hole 302.
Others are the same as in Reference Example 2.

本例においては、半田ボール３０３が、導通用孔３０２の中心軸からずれた位置に配置されているため、半田ボール接合用及び導通用孔形成用の領域を、参考実施例２よりは多く必要とする。しかし、本例においては導通用孔３０２の開口部を被覆する被覆パッド３１４の一部に半田ボール３０３を接合しているため、従来のように半田ボール接合用領域と導通用孔形成用領域とを全く別個に形成する必要がない。従って、本例によれば、従来よりも高密度の導通用孔及び半田ボールを実装できるとともに、絶縁基板表面の高密度配線が可能である。   In this example, since the solder balls 303 are arranged at positions shifted from the central axis of the conduction hole 302, more solder ball bonding and conduction hole forming regions are required than in the reference example 2. And However, in this example, since the solder ball 303 is joined to a part of the covering pad 314 that covers the opening of the conduction hole 302, the solder ball joining region, the conduction hole forming region, Need not be formed separately. Therefore, according to this example, it is possible to mount higher-conductivity holes and solder balls than in the past, and to perform high-density wiring on the surface of the insulating substrate.

参考実施例５
本例は、第３の参考発明に関する。
本例のプリント配線板３０５においては、図３５に示すごとく、半田ボール３０３が、導通用孔３０２からわずかに離れた位置に接合されている。
図３６に示すごとく、半田ボール３０３は、長円状の被覆パッド３１５の表面に、導通用孔３０２に隣接した位置に接合されている。
その他は、参考実施例３と同様である。 Reference Example 5
This example relates to the third reference invention.
In the printed wiring board 305 of this example, as shown in FIG. 35, the solder ball 303 is joined to a position slightly away from the conduction hole 302.
As shown in FIG. 36, the solder ball 303 is joined to the surface of the oval covering pad 315 at a position adjacent to the conduction hole 302.
Others are the same as in Reference Example 3.

本例においては、半田ボール３０３が、導通用孔３０２に隣接した位置に接合されているため、半田ボール接合用及び導通用孔形成用の領域を、従来よりは多く必要とする。しかし、本例においては導通用孔３０２の開口部を被覆する被覆パッド３１５の一部に半田ボール３０３を接合しているため、参考実施例３と同様に、従来よりも高密度に実装できるとともに、絶縁基板表面の高密度配線が可能である。   In this example, since the solder ball 303 is joined at a position adjacent to the conduction hole 302, more regions for solder ball joining and conduction hole formation are required than before. However, in this example, since the solder ball 303 is joined to a part of the covering pad 315 that covers the opening of the conduction hole 302, it can be mounted at a higher density than in the conventional example, as in the third embodiment. High density wiring on the surface of the insulating substrate is possible.

参考実施例６
本例は、第３の参考発明に関する。
本例のプリント配線板３０５は、図３７に示すごとく、複数の絶縁基板３０７を積層してなる多層基板３７０である。
プリント配線板３０５は、多層基板３７０の各層間を電気的に接続するための導通用孔３０２を有する。導通用孔３０２の一方の開口部は、該開口部に対する位置がそれぞれ異なる被覆パッド３１１、３１４、３１５により被覆されている。導通用孔３０２の他方の開口部は開口したままであり、その周縁には導体回路３１６が設けられている。なお、導通用孔３０２には、多層基板３７０を貫通するものや、貫通しないものもある。 Reference Example 6
This example relates to the third reference invention.
As shown in FIG. 37, the printed wiring board 305 of this example is a multilayer substrate 370 formed by laminating a plurality of insulating substrates 307.
The printed wiring board 305 has conduction holes 302 for electrically connecting the layers of the multilayer substrate 370. One opening of the conduction hole 302 is covered with coating pads 311, 314, and 315 that are different in position relative to the opening. The other opening of the conduction hole 302 remains open, and a conductor circuit 316 is provided on the periphery thereof. Note that the conduction hole 302 may or may not penetrate through the multilayer substrate 370.

被覆パッド３１１、３１４、３１５と導体回路３１６との間は、導通用孔３０２の内壁を被覆する金属めっき膜３２２を通じて電気的に接続されている。被覆パッド３１１の表面には、相手部材３０８のパッド３８１に接続するための半田ボール３０３が接合されている。   The covering pads 311, 314, and 315 and the conductor circuit 316 are electrically connected through a metal plating film 322 that covers the inner wall of the conduction hole 302. Solder balls 303 for connecting to the pads 381 of the mating member 308 are joined to the surface of the covering pad 311.

被覆パッド３１１の表面には、導通用孔３０２の中心軸線Ａ上に、半田ボール３０３が接合されている（図２５参照）。また、他の被覆パッド３１４の表面には、導通用孔３０２の中心軸線からずれた位置であって、その一部が導通用孔３０２に重複した位置に、半田ボール３０３が接合されている（図３４参照）。また、更に他の被覆パッド３１５の表面には、導通用孔３０２の中心軸線からずれた位置であって、その一部が導通用孔３０２とは重複しない位置、即ち導通用孔と隣接した位置に、半田ボール３０３が接合されている（図３６参照）。   A solder ball 303 is joined to the surface of the covering pad 311 on the central axis A of the conduction hole 302 (see FIG. 25). Also, solder balls 303 are joined to the surface of the other coating pad 314 at a position that is shifted from the central axis of the conduction hole 302 and a part of which overlaps the conduction hole 302 (see FIG. (See FIG. 34). In addition, on the surface of the other coating pad 315, a position shifted from the central axis of the conduction hole 302, a part of which does not overlap with the conduction hole 302, that is, a position adjacent to the conduction hole. The solder balls 303 are joined to each other (see FIG. 36).

プリント配線板３０５は、その略中央に階段状に開口した搭載用凹部３５８が設けられている。搭載用凹部３５８の底部には、電子部品３５０が搭載されている。電子部品３５０は、ボンディングワイヤー３５１によって、階段状の搭載用凹部３５８に露出しているボンディングパッド３１７に電気的に接続されている。搭載用凹部３５８の内部は、封止用樹脂３５９により封止されている。   The printed wiring board 305 is provided with a mounting recess 358 that is opened in a step shape at substantially the center thereof. An electronic component 350 is mounted on the bottom of the mounting recess 358. The electronic component 350 is electrically connected to the bonding pad 317 exposed in the stepped mounting recess 358 by a bonding wire 351. The inside of the mounting recess 358 is sealed with a sealing resin 359.

各絶縁基板３０７の表面には、導体回路３１６が形成されている。各絶縁基板３０７は、その表面がソルダーレジスト３０６により被覆されている。導通用孔３２４、３２５の内部には、ソルダーレジスト３０６が充填されている。また、各絶縁基板３０７の間は、プリプレグ等の接着材３７９により接着されている。
その他は、参考実施例３と同様である。 A conductor circuit 316 is formed on the surface of each insulating substrate 307. The surface of each insulating substrate 307 is covered with a solder resist 306. Solder resist 306 is filled in the conduction holes 324 and 325. Further, the insulating substrates 307 are bonded by an adhesive 379 such as a prepreg.
Others are the same as in Reference Example 3.

本例においては、複数の絶縁基板３０７を積層してなる多層基板３７０に、各層間を電気的に接続するための、貫通又は未貫通の導通用孔３０２を形成している。そのため、更に多層状に高密度に導体回路３１６を形成できる。また、より多くの導通用孔及び被覆パッドを形成でき、より多くの半田ボール３０３の接合をすることができる。   In this example, a multi-hole substrate 370 formed by laminating a plurality of insulating substrates 307 is formed with through-holes or through-holes 302 for electrically connecting the respective layers. Therefore, the conductor circuits 316 can be formed in a higher density in a multi-layer shape. In addition, more conductive holes and covering pads can be formed, and more solder balls 303 can be joined.

参考実施例７
本例は、第４の参考発明に関する。
本例のプリント配線板３０５は、図３８に示すごとく、導通用孔３０２の一方の開口部の周縁にリング状パッド３１３を設け、その表面に半田ボール３０３を接合している。
即ち、導通用孔３０２の一方の開口部は、開口したままであり、その周縁にはリング状パッド３１３が設けられている。一方、導通用孔３０２の他方の開口部は、被覆パッド３１４により被覆されている。被覆パッド３１４は、導体回路３１６と接続されている。 Reference Example 7
This example relates to the fourth reference invention.
As shown in FIG. 38, the printed wiring board 305 of this example is provided with a ring-shaped pad 313 at the periphery of one opening of the conduction hole 302, and a solder ball 303 is bonded to the surface thereof.
That is, one opening of the conduction hole 302 remains open, and a ring-shaped pad 313 is provided on the periphery thereof. On the other hand, the other opening of the conduction hole 302 is covered with a covering pad 314. The covering pad 314 is connected to the conductor circuit 316.

半田ボール３０３は、導通用孔３０２の中心軸線Ａ上に配置されている。導通用孔３０２の内部は、半田ボール３０３の下部の半田３３０により充填されている。この半田３３０は、半田ボール３０３の溶融接合時に半田ボール３０３が溶融してその一部が導通用孔３０２の内部に侵入したものである。   The solder ball 303 is disposed on the central axis A of the conduction hole 302. The inside of the conduction hole 302 is filled with solder 330 below the solder ball 303. The solder 330 is obtained by melting the solder ball 303 when the solder ball 303 is melt-bonded and partially entering the inside of the conduction hole 302.

導通用孔３０２の内部には、その全体に半田３３０が充填されていることが好ましい。これにより、導通用孔３０２の上下間の電気導通を確実に行うことができる。導通用孔３０２の内部全体に半田３３０を充填するためには、半田ボール３０３の加熱溶融の前に導通用孔３０２の内壁に形成した金属めっき膜３２１表面にフラックスを塗布するか又は、予め導通用孔３０２内に半田ペーストを塗布しておくとよい。絶縁基板３０７の表面は、ソルダーレジスト３０６により被覆されている。その他は、参考実施例３と同様である。   It is preferable that the inside of the conduction hole 302 is filled with the solder 330. Thereby, the electrical conduction between the upper and lower sides of the conduction hole 302 can be reliably performed. In order to fill the entire inside of the conduction hole 302 with the solder 330, a flux is applied to the surface of the metal plating film 321 formed on the inner wall of the conduction hole 302 before the solder ball 303 is heated and melted, or is introduced in advance. A solder paste may be applied in the through hole 302. The surface of the insulating substrate 307 is covered with a solder resist 306. Others are the same as in Reference Example 3.

本例においては、導通用孔３０２の一方の開口部の周縁にリング状パッド３１３を設け、その表面に半田ボール３０３を接合しているため、半田ボール３０３を、導通用孔３０２とほぼ同じ位置に設けることができる。それゆえ、導通用孔３０２に必要な領域と半田ボール３０３接合に必要な領域とを重複して設けることができる。このため、導通用孔及び半田ボールを高密度に形成することができる。
また、導通用孔３０２及び半田ボール３０３に必要な領域の狭小化によって、絶縁基板３０７の表面に余剰領域が生まれ、そこに導体回路等を設けることができる。従って、プリント配線板の表面実装の高密度化を図ることができる。 In this example, since the ring-shaped pad 313 is provided at the periphery of one opening of the conduction hole 302 and the solder ball 303 is bonded to the surface thereof, the solder ball 303 is positioned almost at the same position as the conduction hole 302. Can be provided. Therefore, a region necessary for the conduction hole 302 and a region necessary for joining the solder ball 303 can be provided in an overlapping manner. For this reason, the conduction holes and the solder balls can be formed with high density.
Further, by narrowing the regions necessary for the conduction hole 302 and the solder ball 303, an excess region is generated on the surface of the insulating substrate 307, and a conductor circuit or the like can be provided there. Therefore, it is possible to increase the density of the surface mounting of the printed wiring board.

また、導通用孔３０２の内部には、半田ボール３０３の一部である半田３３０が充填されているため、導通用孔３０２と半田ボール３０３との電気的接続信頼性も高い。
その他、参考実施例３と同様の効果を得ることができる。 Further, since the inside of the conduction hole 302 is filled with the solder 330 which is a part of the solder ball 303, the electrical connection reliability between the conduction hole 302 and the solder ball 303 is high.
In addition, the same effects as in Reference Example 3 can be obtained.

参考実施例８
本例は、第４の参考発明に関する。
本例のプリント配線板３０５においては、図３９に示すごとく、半田ボール３０３が、導通用孔３０２に隣接する位置に接合されている。
導通用孔３０２の一方の開口部の周縁には、図４０に示すごとく、長円状のリング状パッド３１０が設けられている。リング状パッド３１０の表面には、導通用孔３０２の中心軸からずれた位置に、半田ボール３０３が接合されている。
その他は、参考実施例３と同様である。 Reference Example 8
This example relates to the fourth reference invention.
In the printed wiring board 305 of this example, as shown in FIG. 39, the solder ball 303 is joined to a position adjacent to the conduction hole 302.
As shown in FIG. 40, an oval ring-shaped pad 310 is provided on the periphery of one opening of the conduction hole 302. A solder ball 303 is joined to the surface of the ring-shaped pad 310 at a position shifted from the central axis of the conduction hole 302.
Others are the same as in Reference Example 3.

本例においては、半田ボール３０３が、導通用孔３０２の中心軸からずれた位置に配置されているため、半田ボール接合用及び導通用孔形成用の領域を、参考実施例７よりは多く必要とする。
しかし、本例においては導通用孔３０２の開口部周縁に設けたリング状パッド３１０の一部に半田ボール３０３を接合しているため、従来のように半田ボール接合用領域と導通用孔形成用領域とを全く別個に形成する必要がない。従って、本例によれば、従来よりも高密度の導通用孔及び半田ボールを実装できるとともに、プリント配線板表面の高密度配線が可能である。
その他は、参考実施例７と同様である。 In this example, since the solder ball 303 is disposed at a position shifted from the central axis of the conduction hole 302, more solder ball joining and conduction hole forming regions are required than in the reference example 7. And
However, in this example, since the solder ball 303 is joined to a part of the ring-shaped pad 310 provided on the periphery of the opening of the conduction hole 302, the solder ball joining region and the conduction hole formation are conventionally provided. It is not necessary to form the region completely separately. Therefore, according to this example, it is possible to mount higher-conductivity holes and solder balls than in the prior art, and high-density wiring on the surface of the printed wiring board.
Others are the same as in Reference Example 7.

参考実施例９
本例は、第４の参考発明に関する。
本例のプリント配線板３０５は、図４１に示すごとく、複数の絶縁基板３０７を積層してなる多層基板３７０である。
プリント配線板３０５は、多層基板３７０の各層間を電気的に接続するための、貫通又は未貫通の導通用孔３０２を有する。導通用孔３０２の一方の開口部は、開口したままで、その周縁には、それぞれ形状の異なるリング状パッド３１３、３１０が設けられている。導通用孔３０２の他方の開口部は、被覆パッド３１４により被覆されている。被覆パッド３１４は導体回路３１６と接続している。 Reference Example 9
This example relates to the fourth reference invention.
As shown in FIG. 41, the printed wiring board 305 of this example is a multilayer substrate 370 formed by laminating a plurality of insulating substrates 307.
The printed wiring board 305 has through or non-through holes 302 for electrical connection between the layers of the multilayer substrate 370. One opening of the conduction hole 302 remains open, and ring-shaped pads 313 and 310 having different shapes are provided on the periphery thereof. The other opening of the conduction hole 302 is covered with a covering pad 314. The covering pad 314 is connected to the conductor circuit 316.

リング状パッド３１３、３１０と被覆パッド３１４との間は、導通用孔３２５の内壁を被覆する金属めっき膜３２２を通じて電気的に接続されている。リング状パッド３１３、３１０の表面には、相手部材３０８のパッド３８１に接続するための半田ボール３０３が接合されている。   The ring-shaped pads 313 and 310 and the covering pad 314 are electrically connected through a metal plating film 322 that covers the inner wall of the conduction hole 325. Solder balls 303 for connecting to the pads 381 of the mating member 308 are joined to the surfaces of the ring-shaped pads 313 and 310.

リング状パッド３１３の表面には、導通用孔３０２の中心軸線Ａ上に、半田ボール３０３が接合されている（図３８参照）。また、他のリング状パッド３１０の表面には、導通用孔３０２の中心軸線からずれた位置であって、その一部が導通用孔３０２とは重複しない位置、即ち導通用孔３０２と隣接した位置に、半田ボール３０３が接合されている（図３９、図４０参照）。   A solder ball 303 is joined to the surface of the ring-shaped pad 313 on the central axis A of the conduction hole 302 (see FIG. 38). Further, on the surface of the other ring-shaped pad 310, the position is shifted from the central axis of the conduction hole 302, and a part thereof does not overlap with the conduction hole 302, that is, adjacent to the conduction hole 302. Solder balls 303 are joined at the positions (see FIGS. 39 and 40).

多層基板３７０の半田ボール３０３接合側と反対側に、放熱板３０４がプリプレグ等の接着剤３９０により接着されている。放熱板３０４は、多層基板３７０に階段状に開口した搭載穴３５７を被覆し、その表面には半田ペースト等の接着剤３７９により電子部品３５０を接着している。
その他は、参考実施例６と同様である。 On the opposite side of the multilayer substrate 370 from the solder ball 303 bonding side, a heat sink 304 is bonded by an adhesive 390 such as a prepreg. The heat radiating plate 304 covers a mounting hole 357 that opens stepwise on the multilayer substrate 370, and an electronic component 350 is adhered to the surface thereof with an adhesive 379 such as a solder paste.
Others are the same as in Reference Example 6.

本例においては、複数の絶縁基板３０７を積層してなる多層基板に、各層間を電気的に接続するための導通用孔３０２を設けている。そのため、参考実施例７と同様に、導体回路３１６、導通用孔３０２及び半田ボール３０３の高密度実装化を実現できる。   In this example, a multi-layer substrate formed by stacking a plurality of insulating substrates 307 is provided with conduction holes 302 for electrically connecting the respective layers. Therefore, similarly to the reference embodiment 7, high-density mounting of the conductor circuit 316, the conduction hole 302, and the solder ball 303 can be realized.

実施例１のプリント配線板の断面図。FIG. 3 is a cross-sectional view of the printed wiring board according to the first embodiment. 実施例１のプリント配線板の製造方法における、絶縁層の断面図。Sectional drawing of the insulating layer in the manufacturing method of the printed wiring board of Example 1. FIG. 図２に続く、導通用孔を明けた第２番目の絶縁層の断面図。Sectional drawing of the 2nd insulating layer which opened the hole for conduction | electrical_connection following FIG. 図３に続く、導通用孔の内壁に金属めっき膜を形成した、第２番目の絶縁層の断面図。Sectional drawing of the 2nd insulating layer which formed the metal plating film in the inner wall of the hole for conduction | electrical_connection following FIG. 図４に続く、黒化皮膜を形成した、第２番目の絶縁層の断面図。Sectional drawing of the 2nd insulating layer which formed the blackening film following FIG. 図５に続く、プリプレグ及び銅箔を積層した、第２番目の絶縁層の断面図。Sectional drawing of the 2nd insulating layer which laminated | stacked the prepreg and copper foil following FIG. 図６に続く、第１番目から第３番目の絶縁層の断面図。Sectional drawing of the 1st to 3rd insulating layer following FIG. 図７に続く、第１番目の導電層を形成した、第１番目から第３番目の絶縁層の断面図。Sectional drawing of the 1st to 3rd insulating layer which formed the 1st conductive layer following FIG. 図８に続く、導通用孔及び接合用孔を明けた、第１番目から第３番目の絶縁層の断面図。Sectional drawing of the 1st to 3rd insulating layer which opened the hole for conduction | electrical_connection and the hole for joining following FIG. 実施例２のプリント配線板の断面図。Sectional drawing of the printed wiring board of Example 2. FIG. 参考実施例１にかかる、プリント配線板の断面説明図。Sectional explanatory drawing of the printed wiring board concerning the reference Example 1. FIG. 参考実施例２にかかる、プリント配線板の製造方法の説明図。Explanatory drawing of the manufacturing method of the printed wiring board concerning the reference Example 2. FIG. 参考実施例２にかかる、プリント配線板の断面図。Sectional drawing of the printed wiring board concerning the reference Example 2. FIG. 参考実施例２にかかる、第１絶縁層の製造方法を示すための絶縁層の断面図。Sectional drawing of the insulating layer for showing the manufacturing method of the 1st insulating layer concerning the reference example 2. FIG. 図１４に続く、銅箔を貼着した絶縁層の断面図。Sectional drawing of the insulating layer which affixed the copper foil following FIG. 図１５に続く、導電層を形成した絶縁層の断面図。FIG. 16 is a cross-sectional view of an insulating layer on which a conductive layer is formed, following FIG. 15. 参考実施例２における、第２絶縁層の製造方法を示すための、絶縁層の断面図。Sectional drawing of an insulating layer for showing the manufacturing method of the 2nd insulating layer in the reference example 2. FIG. 図１７に続く、搭載用凹部形成用の貫通穴を形成した絶縁層の断面図。FIG. 18 is a cross-sectional view of the insulating layer in which a through hole for forming a mounting recess is formed following FIG. 17. 参考実施例２における、第３絶縁層の製造方法を示すための、絶縁層の断面図。Sectional drawing of an insulating layer for showing the manufacturing method of the 3rd insulating layer in the reference example 2. FIG. 図１９に続く、銅箔を貼着した絶縁層の断面図。FIG. 20 is a cross-sectional view of an insulating layer attached with a copper foil, following FIG. 19. 図２０に続く、導電層を形成した絶縁層の断面図。FIG. 21 is a cross-sectional view of an insulating layer on which a conductive layer is formed, following FIG. 20. 図２１に続く、ソルダーレジストを被覆した絶縁層の断面図。FIG. 22 is a cross-sectional view of an insulating layer coated with a solder resist, following FIG. 21. 第１絶縁層、第２絶縁層、第３絶縁層及び放熱金属板を積層、圧着してなる多層基板の断面図。Sectional drawing of the multilayer substrate formed by laminating | stacking and crimping | bonding a 1st insulating layer, a 2nd insulating layer, a 3rd insulating layer, and a thermal radiation metal plate. 図２３に続く、導通用孔を孔明けしてなる多層基板の断面図。FIG. 24 is a cross-sectional view of a multilayer substrate formed by drilling holes for conduction following FIG. 23. 参考実施例３における、プリント配線板の要部断面図。Sectional drawing of the principal part of a printed wiring board in the reference example 3. FIG. 参考実施例３における、プリント配線板の断面図。Sectional drawing of the printed wiring board in the reference example 3. FIG. 参考実施例３における、プリント配線板の平面図。The top view of the printed wiring board in the reference example 3. FIG. 参考実施例３における、プリント配線板の裏面図。The back view of the printed wiring board in the reference example 3. FIG. 参考実施例３における、絶縁基板に導通用孔を穿設する方法を示す説明図。Explanatory drawing which shows the method of drilling the hole for conduction | electrical_connection in the insulated substrate in the reference example 3. FIG. 参考実施例３における、絶縁基板に化学銅めっき処理を施す方法を示すための説明図。Explanatory drawing for showing the method of performing a chemical copper plating process to the insulated substrate in the reference example 3. FIG. 参考実施例３における、絶縁基板に電気銅めっき処理を施す方法を示すための説明図。Explanatory drawing for showing the method of performing an electrolytic copper plating process to the insulated substrate in the reference example 3. FIG. 参考実施例３における、被覆パッドにめっき液流通用の穴があいた場合の、めっきの形成状態を示す説明図。Explanatory drawing which shows the formation state of plating when the hole for a plating solution distribution | circulation is in the coating pad in the reference example 3. FIG. 参考実施例４における、プリント配線板の要部断面図。Sectional drawing of the principal part of a printed wiring board in Reference Example 4. 参考実施例４における、被覆パッドの説明図。Explanatory drawing of the coating pad in the reference example 4. FIG. 参考実施例５における、プリント配線板の要部断面図。Sectional drawing of the principal part of a printed wiring board in the reference example 5. FIG. 参考実施例５における、被覆パッドの説明図。Explanatory drawing of the coating pad in the reference example 5. FIG. 参考実施例６における、多層のプリント配線板の断面図。Sectional drawing of the multilayer printed wiring board in the reference example 6. FIG. 参考実施例７における、プリント配線板の要部断面図。Sectional drawing of the principal part of a printed wiring board in Reference Example 7. 参考実施例８における、プリント配線板の要部断面図。Sectional drawing of the principal part of a printed wiring board in Reference Example 8. 参考実施例８における、リング状パッドを示す説明図。Explanatory drawing which shows the ring-shaped pad in the reference example 8. FIG. 参考実施例９における、多層のプリント配線板の断面図。Sectional drawing of the multilayer printed wiring board in the reference Example 9. FIG. 従来例における、偶数の導電層からなるプリント配線板の断面図。Sectional drawing of the printed wiring board which consists of an even number of conductive layer in a prior art example. 従来例のプリント配線板の製造方法を示すための、最外層に導電層を形成する方法を示す説明図。Explanatory drawing which shows the method of forming a conductive layer in the outermost layer for showing the manufacturing method of the printed wiring board of a prior art example. 図４３に続く、導通用孔を孔明けする方法を示す説明図。FIG. 44 is an explanatory diagram illustrating a method for drilling a conduction hole following FIG. 43. 従来例における、奇数の導電層からなるプリント配線板の断面図。Sectional drawing of the printed wiring board which consists of an odd number of conductive layer in a prior art example. 従来例における、奇数の導電層からなるプリント配線板の製造方法を示すための、第２〜第５番目の導電層を形成してなる絶縁層の説明図。Explanatory drawing of the insulating layer which forms the 2nd-5th conductive layer in order to show the manufacturing method of the printed wiring board which consists of an odd number of conductive layer in a prior art example. 図４６に続く、第５番目の導電層を除去してなる絶縁層の説明図。FIG. 47 is an explanatory diagram of an insulating layer obtained by removing the fifth conductive layer, following FIG. 46. 図４７に続く、第２番目の絶縁層に導通用孔を形成してなる絶縁層の説明図。FIG. 48 is an explanatory diagram of an insulating layer formed by forming a conduction hole in the second insulating layer following FIG. 47. 図４８に続く、第１〜第５番目の導電層を形成してなる絶縁層の説明図。FIG. 49 is an explanatory diagram of an insulating layer formed by forming first to fifth conductive layers, following FIG. 48; 図４９に続く、最外層に導通用孔を形成してなる絶縁層の説明図。FIG. 50 is an explanatory diagram of an insulating layer formed by forming a conduction hole in the outermost layer following FIG. 49. 他の従来例におけるプリント配線板の製造方法を示すための説明図。Explanatory drawing for showing the manufacturing method of the printed wiring board in another prior art example.

符号の説明Explanation of symbols

１１、１２、１３、１４、１５ 導電層
２ 樹脂
２１、２２、２３、２４、２５ 絶縁層
３ 接合用孔
３１、３２、３３、３４ 導通用孔
４１、４２ プリント配線板
５ 金属めっき膜
６１ 電子部品
７ 外部接続端子
８ マザーボード
１０１ プリント配線板
１１５ 導体回路
１１６ 内部絶縁基板
１１７ 内部絶縁層
１１８ 外部絶縁層
１２５ 内部導体回路
１３５ 外部導体回路
２０１ 多層基板
２０２ 放熱金属板
２０８ レーザー光
２０９ プリント配線板
２１１ 第１絶縁層
２１２ 第２絶縁層
２１３ 第３絶縁層
２１４ 搭載用凹部
２１７、２１８ 導通用孔
２１０、２２０、２３０、２５０ 貫通穴
２３１、２３３ 導体回路
２５１、２５２ 半田ボール
２５４ 半田
２６１〜２６５ 絶縁性接着剤
２６６ ソルダーレジスト
２９５ マザーボード
２９８ 電子部品
３０２ 導通用孔
３０３ 半田ボール
３０５ プリント配線板
３０６ ソルダーレジスト
３０７ 絶縁基板
３１０、３１３ リング状パッド
３１１、３１４、３１５ 被覆パッド
３１２ ランド
３１６ 導体回路
３１７ ボンディングパッド
３２１ 銅箔
３２２ 金属めっき膜 11, 12, 13, 14, 15 Conductive layer 2 Resin 21, 22, 23, 24, 25 Insulating layer 3 Bonding hole 31, 32, 33, 34 Conductive hole 41, 42 Printed wiring board 5 Metal plating film 61 Electron Component 7 External connection terminal 8 Motherboard 101 Printed wiring board 115 Conductor circuit 116 Internal insulating board 117 Internal insulating layer 118 External insulating layer 125 Internal conductor circuit 135 External conductor circuit 201 Multilayer board 202 Heat radiation metal plate 208 Laser light 209 Printed wiring board 211 1st 1 insulating layer 212 2nd insulating layer 213 3rd insulating layer 214 mounting recess 217, 218 conducting holes 210, 220, 230, 250 through holes 231, 233 conductor circuit 251, 252 solder ball 254 solder 261-265 insulating adhesive Agent 266 Solder Resist 295 Motherboard 98 electronic component 302 conducts holes 303 solder balls 305 printed wiring board 306 solder resist 307 insulating substrate 310, 313 ring-shaped pad 311,314,315 coating pads 312 lands 316 conductor circuit 317 bonding pad 321 copper foil 322 metal plating film

Claims (5)

奇数ｎの導電層を、絶縁層を介在させて積層してなるとともに各導電層は導通用孔を通じて互いに電気的に接続してなるプリント配線板であって、
第１番目の導電層は、電子部品を搭載して電子部品に電流を導出入するための部品接続層であり、第ｎ番目の導電層はプリント配線板に流れる電流を外部に導出入する外部接続端子を接合する外部接続層であり、第２番目から第（ｎ−１）番目の導電層はプリント配線板の内部の電流を伝達するための電流伝達層であり、
かつ、上記第ｎ番目の導電層の表面は、最外層である第ｎ番目の絶縁層により被覆されていると共に該第ｎ番目の絶縁層には上記ｎ番目の導電層に接続する上記外部接続端子を接合するための接合用孔をレーザー光照射により形成してなり、
上記導通用孔には化学銅めっき処理及び電気銅めっき処理による金属めっき膜を形成し、
上記接合用孔から露出した上記金属めっき膜には上記外部接続端子としての半田ボールを接合してなることを特徴とするプリント配線板。 An odd number n of conductive layers are laminated with an insulating layer interposed therebetween, and each conductive layer is a printed wiring board that is electrically connected to each other through a conduction hole,
The first conductive layer is a component connection layer for mounting an electronic component and conducting current to and from the electronic component, and the nth conductive layer is an external component that derives and inputs current flowing through the printed wiring board to the outside. It is an external connection layer that joins connection terminals, and the second to (n-1) th conductive layers are current transmission layers for transmitting current inside the printed wiring board,
The surface of the nth conductive layer is covered with the nth insulating layer, which is the outermost layer, and the nth insulating layer is connected to the nth conductive layer. A bonding hole for joining terminals is formed by laser light irradiation,
In the hole for conduction, a metal plating film is formed by chemical copper plating and electrolytic copper plating,
A printed wiring board, wherein a solder ball as the external connection terminal is bonded to the metal plating film exposed from the bonding hole. 奇数ｎの導電層を、絶縁層を介在させて積層してなるとともに各導電層は導通用孔を通じて互いに電気的に接続してなるプリント配線板であって、
上記プリント配線板の一方の最外層に位置し、電子部品を搭載して電子部品に電流を導出入する部品接続層としての第１番目の導電層と、
上記プリント配線板に流れる電流を外部に導出入する外部接続端子を接合する外部接続層としての第ｎ番目の導電層と、
上記プリント配線板の内部の電流を伝達する電流伝達層としての第２番目から第（ｎ−１）番目の導電層と、
上記プリント配線板の他方の最外層に位置し、上記ｎ番目の導電層に上記外部接続端子を接合する接合用孔を有し、上記ｎ番目の導電層を被覆する第ｎ番目の絶縁層と、
上記接合用孔から露出する上記外部接続端子としての半田ボールと、
を備えることを特徴とするプリント配線板。 An odd number n of conductive layers are laminated with an insulating layer interposed therebetween, and each conductive layer is a printed wiring board that is electrically connected to each other through a conduction hole,
A first conductive layer located as one outermost layer of the printed wiring board, as a component connection layer that mounts the electronic component and draws current into the electronic component;
An nth conductive layer as an external connection layer for joining an external connection terminal for leading and flowing out the current flowing through the printed wiring board;
A second to (n-1) th conductive layer as a current transmission layer for transmitting a current inside the printed wiring board;
An nth insulating layer located on the other outermost layer of the printed wiring board, having a joining hole for joining the external connection terminal to the nth conductive layer, and covering the nth conductive layer; ,
Solder balls as the external connection terminals exposed from the bonding holes;
A printed wiring board comprising: 上記プリント配線板は、第（ｎ＋１）／２番目の絶縁層が中心絶縁層であり、その上面及び下面に同数の絶縁層を設けている請求項１または２に記載のプリント配線板。   3. The printed wiring board according to claim 1, wherein the (n + 1) / 2th insulating layer is a central insulating layer, and the same number of insulating layers are provided on an upper surface and a lower surface of the printed wiring board. 奇数ｎの導電層を、絶縁層を介在させて積層してなるとともに各導電層は導通用孔を通じて互いに電気的に接続してなるプリント配線板を製造する方法において、
第２番目の導電層から第ｎ番目の導電層の間に、絶縁層を介設するとともに各導電層を電気的に接続する導通用孔を形成する工程と、
第２番目の導電層の表面にはプリプレグ及び銅箔を積層し、第ｎ番目の導電層の表面にはプリプレグを積層し、圧着して、奇数ｎの絶縁層からなる多層板を形成するとともに第２番目から第ｎ番目の導電層を上記多層板の内部に配置する工程と、
上記銅箔をエッチングして、第１番目の導電層を形成する工程と、
第１番目の絶縁層に導体用孔を孔明けするとともに第ｎ番目の絶縁層には上記ｎ番目の導電層に外部接続端子を接合するための接合用孔をレーザー光照射により孔明けする工程と、
第１番目の絶縁層の導体用孔の内壁に、第１番目の導電層と第２番目の導電層とを電気的に接続する金属めっき膜を形成する工程と、
第ｎ番目の絶縁層に形成した接合用孔には化学銅めっき処理及び電気銅めっき処理による金属めっき膜を露出させ、該金属めっき膜には上記外部接続端子としての半田ボールを接合する工程と、
からなることを特徴とするプリント配線板の製造方法。 In a method of manufacturing a printed wiring board, in which an odd-numbered n conductive layers are laminated with an insulating layer interposed therebetween and each conductive layer is electrically connected to each other through a conduction hole.
Forming a conductive hole between the second conductive layer and the nth conductive layer with an insulating layer interposed therebetween and electrically connecting each conductive layer;
A prepreg and a copper foil are laminated on the surface of the second conductive layer, and a prepreg is laminated on the surface of the nth conductive layer, followed by pressure bonding to form a multilayer board composed of an odd number n of insulating layers. Arranging the second to nth conductive layers inside the multilayer board;
Etching the copper foil to form a first conductive layer;
A step of drilling a hole for a conductor in the first insulating layer and a hole for bonding an external connection terminal to the n-th conductive layer in the n-th insulating layer by laser light irradiation; When,
Forming a metal plating film electrically connecting the first conductive layer and the second conductive layer on the inner wall of the conductor hole of the first insulating layer;
Exposing a metal plating film formed by chemical copper plating and electrolytic copper plating to the bonding hole formed in the nth insulating layer, and bonding a solder ball as the external connection terminal to the metal plating film; ,
A method for producing a printed wiring board, comprising: 奇数ｎの導電層を、絶縁層を介在させて積層してなるとともに各導電層は導通用孔を通じて互いに電気的に接続してなるプリント配線板を製造する方法において、
第２番目の導電層から第ｎ番目の導電層の間に、絶縁層を介設するとともに各導電層を電気的に接続する導通用孔を形成する工程と、
第２番目の導電層の表面にはプリプレグ及び銅箔を積層し、第ｎ番目の導電層の表面にはプリプレグを積層し、圧着して、奇数ｎの絶縁層からなる多層板を形成するとともに第２番目から第ｎ番目の導電層を上記多層板の内部に配置する工程と、
上記プリント配線板の一方の最外層に位置する上記銅箔をエッチングして、電子部品を搭載して電子部品に電流を導出入する部品接続層としての第１番目の導電層を形成する工程と、
第１番目の絶縁層に導体用孔を孔明けするとともに、上記プリント配線板の他方の最外層に位置する第ｎ番目の絶縁層に上記第ｎ番目の導電層に外部接続端子を接合する接合用孔を孔明けする工程と、
第１番目の絶縁層の導体用孔の内壁に、第１番目の導電層と第２番目の導電層とを電気的に接続する金属めっき膜を形成する工程と、
上記第ｎ番目の絶縁層に形成した接合用孔から露出する上記外部接続用端子としての半田ボールを上記第ｎ番目の導電層に接合する工程と、
を含むことを特徴とするプリント配線板の製造方法。 In a method of manufacturing a printed wiring board, in which an odd-numbered n conductive layers are laminated with an insulating layer interposed therebetween and each conductive layer is electrically connected to each other through a conduction hole.
Forming a conductive hole between the second conductive layer and the nth conductive layer with an insulating layer interposed therebetween and electrically connecting each conductive layer;
A prepreg and a copper foil are laminated on the surface of the second conductive layer, and a prepreg is laminated on the surface of the nth conductive layer, followed by pressure bonding to form a multilayer board composed of an odd number n of insulating layers. Arranging the second to nth conductive layers inside the multilayer board;
Etching the copper foil located on one outermost layer of the printed wiring board to form a first conductive layer as a component connection layer that mounts the electronic component and draws current into and out of the electronic component; ,
Bonding for forming a conductor hole in the first insulating layer and bonding an external connection terminal to the nth conductive layer to the nth insulating layer located on the other outermost layer of the printed wiring board A process of drilling holes for use;
Forming a metal plating film electrically connecting the first conductive layer and the second conductive layer on the inner wall of the conductor hole of the first insulating layer;
Bonding the solder balls as the external connection terminals exposed from the bonding holes formed in the nth insulating layer to the nth conductive layer;
The printed wiring board manufacturing method characterized by including this.
JP2006119247A 1997-03-13 2006-04-24 Printed wiring board and method of manufacturing the same Pending JP2006237637A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006119247A JP2006237637A (en) 1997-03-13 2006-04-24 Printed wiring board and method of manufacturing the same

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP8204097 1997-03-13
JP8221397 1997-03-15
JP17101697 1997-06-11
JP17768797 1997-06-17
JP2006119247A JP2006237637A (en) 1997-03-13 2006-04-24 Printed wiring board and method of manufacturing the same

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2004351405A Division JP2005064543A (en) 1997-03-13 2004-12-03 Method of manufacturing printed circuit board

Publications (1)

Publication Number Publication Date
JP2006237637A true JP2006237637A (en) 2006-09-07

Family

ID=34382207

Family Applications (4)

Application Number Title Priority Date Filing Date
JP2004351406A Expired - Lifetime JP4131261B2 (en) 1997-03-13 2004-12-03 Printed wiring board
JP2004351405A Pending JP2005064543A (en) 1997-03-13 2004-12-03 Method of manufacturing printed circuit board
JP2004351404A Expired - Lifetime JP4207885B2 (en) 1997-03-13 2004-12-03 Printed wiring board
JP2006119247A Pending JP2006237637A (en) 1997-03-13 2006-04-24 Printed wiring board and method of manufacturing the same

Family Applications Before (3)

Application Number Title Priority Date Filing Date
JP2004351406A Expired - Lifetime JP4131261B2 (en) 1997-03-13 2004-12-03 Printed wiring board
JP2004351405A Pending JP2005064543A (en) 1997-03-13 2004-12-03 Method of manufacturing printed circuit board
JP2004351404A Expired - Lifetime JP4207885B2 (en) 1997-03-13 2004-12-03 Printed wiring board

Country Status (1)

Country Link
JP (4) JP4131261B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027212A (en) * 2012-07-30 2014-02-06 Ibiden Co Ltd Printed wiring board
KR101876159B1 (en) * 2018-01-19 2018-07-06 주식회사 테라닉스 Printed circuit board, head lamp for light emitting device module using the printed circuit board and method for manufacturing the printed circuit board
US10249604B2 (en) 2014-08-13 2019-04-02 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4609317B2 (en) * 2005-12-28 2011-01-12 カシオ計算機株式会社 Circuit board
KR101351188B1 (en) 2008-02-29 2014-01-14 삼성테크윈 주식회사 Ball grid array package printed-circuit board and manufacturing method thereof
JP2010010329A (en) * 2008-06-26 2010-01-14 Kyocer Slc Technologies Corp Wiring substrate and method for manufacturing therefor
JP2011176067A (en) * 2010-02-24 2011-09-08 Nec Tokin Corp Solid-state electrolytic capacitor
KR102284123B1 (en) * 2014-05-26 2021-07-30 삼성전기주식회사 Circuit board, electronic component and method of manufacturing circuit board

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2014027212A (en) * 2012-07-30 2014-02-06 Ibiden Co Ltd Printed wiring board
US10249604B2 (en) 2014-08-13 2019-04-02 Samsung Electronics Co., Ltd. Semiconductor device and method of manufacturing the same
KR101876159B1 (en) * 2018-01-19 2018-07-06 주식회사 테라닉스 Printed circuit board, head lamp for light emitting device module using the printed circuit board and method for manufacturing the printed circuit board

Also Published As

Publication number Publication date
JP2005064543A (en) 2005-03-10
JP4207885B2 (en) 2009-01-14
JP2005094033A (en) 2005-04-07
JP4131261B2 (en) 2008-08-13
JP2005094032A (en) 2005-04-07

Similar Documents

Publication Publication Date Title
KR100572143B1 (en) Printed Wiring Board And Method For Manufacturing The Same
JP3395621B2 (en) Printed wiring board and manufacturing method thereof
JP4876272B2 (en) Printed circuit board and manufacturing method thereof
US10098243B2 (en) Printed wiring board and semiconductor package
WO1998031204A1 (en) Printed wiring board and method of manufacturing the same
JP2006237637A (en) Printed wiring board and method of manufacturing the same
JP2018032657A (en) Printed wiring board and method for manufacturing printed wiring board
JP2018032660A (en) Printed wiring board and method for manufacturing the same
JP5007164B2 (en) Multilayer wiring board and multilayer wiring board manufacturing method
JP2016134621A (en) Electronic component embedded printed circuit board and method of manufacturing the same
US20090288293A1 (en) Metal core package substrate and method for manufacturing the same
KR100691297B1 (en) Printed wiring board and method of manufacturing the same
JP2000261147A (en) Multilayer wiring board and manufacture thereof
JP4423023B2 (en) Wiring board
JPH09148739A (en) Multilayer circuit board and manufacture thereof
JP2002009440A (en) Composite wiring board
JP2007208298A (en) Printed wiring board
JP2005057298A (en) Printed wiring board and manufacturing method therefor
JP2020092209A (en) Printed wiring board and manufacturing method of the same
JP2001168527A (en) Multilayer wiring board and manufacturing method, therefor
JP2017201674A (en) Printed wiring board and method of manufacturing the same
JP2007201515A (en) Method for manufacturing printed wiring board
JP2011171404A (en) Tab tape for semiconductor device, and method of manufacturing the same

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090806

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100216