JP2020042558A - 画像描画装置 - Google Patents

Abstract

【課題】フレームバッファのメモリ効率を向上させる画像描画装置を提供する【解決手段】画像描画装置２Ａは、ＳＲＡＭ１４と、ＳＲＡＭ１４の格納領域における画素位置を示す仮想アドレスに基づくトランザクションを、ＳＲＡＭ１４の物理アドレスに基づくトランザクションに変換するトランザクション変換部１３とを有する。トランザクション変換部１３は、格納領域は各ウインドウが１又は２以上のラインを含むように行方向及び列方向において複数のウインドウに分割され、各ウインドウにＳＲＡＭ１４の物理アドレスが割り当てられた割り当て領域が設定されているときに、仮想アドレスの示す画素位置が、割り当て領域にあるか否かに基づいて、仮想アドレスに基づくトランザクションを、物理アドレスに基づくトランザクションに変換する。【選択図】図１

Description

本発明の実施形態は、画像描画装置に関する。

従来より、表示装置においてグラフィック表示が広く行われている。表示装置に文字及び画像を表示するために、画像データを格納するフレームバッファが用いられる。

フレームバッファは、表示領域が矩形の表示装置だけでなく、丸形などの非矩形形状の表示装置にグラフィック表示を行う場合にも用いられる。

しかし、表示装置が非矩形の表示領域を有する場合、フレームバッファには、未使用領域が多く発生してしまうため、メモリ効率が悪化するという問題がある。

特開２０１３−３００６６号公報

そこで、本実施形態は、フレームバッファのメモリ効率を向上させる画像描画装置を提供することを目的とする。

実施形態の画像描画装置は、画像データを矩形の格納領域に格納可能なフレームバッファを含む書き換え可能なメモリと、前記格納領域における画素位置を示す仮想アドレスに基づくトランザクションを、前記メモリの物理アドレスに基づくトランザクションに変換するトランザクション変換部であって、前記格納領域は各ウインドウが１又は２以上のラインを含むように行方向及び列方向において複数のウインドウに分割され、前記各ウインドウに前記メモリの前記物理アドレスが割り当てられた割り当て領域が設定されているときに、前記仮想アドレスの示す前記画素位置が、前記割り当て領域にあるか否かに基づいて、前記仮想アドレスに基づくトランザクションを、前記物理アドレスに基づくトランザクションに変換するトランザクション変換部と、を有する。

第１の実施形態に係わる画像描画装置を有する機器の構成を示すブロック図である。 第１の実施形態に係わる、画像描画装置を有する機器の外観図である。 第１の実施形態に係わるＳＲＡＭのメモリマップを示す。 第１の実施形態に係わる、表示部の円環状の表示領域に対応する領域を含む矩形の仮想バッファ領域を、複数のウインドウ領域に分割した例を示す図である。 第１の実施形態に係わる、各ウインドウ領域を複数のブロック領域に分割した例を示す図である。 第１の実施形態に係わる、各ウインドウにおける物理アドレスの割り当てが開始される割り当て開始ブロック、及び物理アドレスの割り当てが終了する割り当て終了ブロックの情報と、各ウインドウの先頭アドレスの情報を格納するテーブルの例を示す図である。 第１の実施形態に係わる、複数のウインドウのブロックのデータの格納方法を説明するための図である。 第１の実施形態に係わる、トランザクション変換回路の処理の流れの例を示すフローチャートである。 第１の実施形態に係わる、表示領域の分割の他の例を説明するための図である。 第１の実施形態に係わる、各ウインドウにおける物理アドレスの割り当てが開始される割り当て開始ブロック及び物理アドレスの割り当てが終了する割り当て終了ブロックの情報と、各ウインドウの先頭アドレスの情報を格納するテーブルの他の例を示す図である。 第２の実施形態に係わる仮想バッファ領域の分割を説明するための図である 第２の実施形態に係わるウインドウ情報のテーブルの例を示す図である。 第２の実施形態に係わる、あるタイプを例にしたウインドウ内のブロックの配置を示す図である。 第２の実施形態に係わる、複数のウインドウの大きさを互い異なるようにした場合の、仮想バッファ領域の分割の例を示す図である。 第１及び第２の実施形態の変形例に係わる、上位８ビットを詰めないときのデータの配置を示す図である。 第１及び第２の実施形態の変形例に係わる、各ピクセルデータの上位８ビットを使用しないように、詰めたときのデータの配置を示す図である。 第１及び第２の実施形態の応用例に係わる、矩形の表示領域を有する表示装置の画像保持機能を利用した画像の表示方法を説明するための図である。

以下、図面を参照して実施形態を説明する。
（第１の実施形態）
（構成）
図１は、本実施形態に係わる画像描画装置を有する機器の構成を示すブロック図である。機器１は、制御部２と、表示部３とを含む。機器１は、例えば、ウエアラブル機器、あるいはＩｏＴ（Ｉｎｔｅｒｎｅｔ ｏｆ Ｔｈｉｎｇｓ）機器である。

制御部２は、中央処理装置（以下、ＣＰＵという）１１、グラフィックス・プロセッシング・ユニット（以下、ＧＰＵという）１２、トランザクション変換回路１３、ＳＲＡＭ１４、表示コントローラ１５及びインタフェース回路（以下、Ｉ／Ｆと略す）１６を含む。制御部２は、例えば、１チップの半導体装置である。

制御部２は、機器１全体の動作を制御するための各種回路を含むが、ここでは、描画に関する回路のみ示している。また、機器１は、各種機能のための各種装置も含むが、ここでは、省略している。

ＧＰＵ１２、トランザクション変換回路１３、ＳＲＡＭ１４及び表示コントローラ１５が、画像描画装置２Ａを構成する。

表示部３は、液晶表示装置（ＬＣＤ）であり、画像描画装置２Ａの表示コントローラ１５に接続されている。なお、表示部は、ＬＣＤではなく、有機ＥＬ（Ｅｌｅｃｔｒｏ−Ｌｕｍｉｎｅｓｃｅｎｃｅ）装置などの他の表示装置でもよい。

図２は、本実施形態に係わる画像描画装置を有する機器の外観図である。機器１は、リストバンド型の機器であり、図２に示すように、ケース本体２１と、ケース本体２１から延出する２本のバンド２２とを有している。各バンドの一端は、ケース本体２１に接続されて固定されている。各バンドの他端には、留め具（図示せず）が設けられている。

ケース本体２１は、各種回路基板、電池などを内蔵する。ケース本体２１は、円板形状を有し、ケース本体２１の表面には、表示部３の表示領域２３が露出している。図２に示すように、機器１の表示部３の表示領域２３は、円環状である。すなわち、表示部３は、円環状の表示領域２３を有している。表示領域２３には、文字及び数字だけでなく、図形などが表示される。

ユーザは、ケース本体２１の裏面が腕に触れるようにして、図示しない留め具により、機器１を腕に装着することができる。

ＣＰＵ１１は、機器１に設けられた操作ボタンなど（図示せず）からのリクエスト信号を、Ｉ／Ｆ１６を介して受信すると、受信したリクエスト信号に応じた処理を実行する。ＣＰＵ１１は、機器１の全体の動作の制御を行う。

ＣＰＵ１１は、メインメモリとしてのＳＲＡＭ１４を使用しながら、機器１の全体の動作の制御を行う。ＣＰＵ１１は、受信したリクエスト信号に応じて、図示しないＲＯＭに記憶されたプログラムを読み出して、ＳＲＡＭ１４に展開して実行し、あるいは図示しないＲＯＭに記憶されたプログラムを読み出して直接実行する。

ＣＰＵ１１は、描画のためのコマンド信号（以下、描画コマンドという）の実行のための制御信号をＧＰＵ１２へ出力することによって、表示部３に所望のグラフィック表示を行うことができる。

ＧＰＵ１２は、ＣＰＵ１１からの制御信号に基づいて、ＳＲＡＭ１４に格納された描画コマンドに応じたグラフィックス処理のためのプログラムを実行する。すなわち、ＧＰＵ１２は、ＣＰＵ１１からの描画コマンドの実行に関する制御信号を受信すると、受信した制御信号に応じて、指示された描画コマンドに対応するプログラムを、ＳＲＡＭ１４から読み出して実行したり、実行中の描画コマンドのプログラムを中断してＩＤＬＥ状態に戻ったり、等する。また、ＣＰＵ１１からの制御信号には、ＧＰＵ１２の割り込み条件の情報も含まれる。

ＧＰＵ１２は、実行して得られた画像データを、ＳＲＡＭ１４中のフレームバッファへ書き込む。フレームバッファへのアクセスのためのＧＰＵ１２のトランザクションは、矩形のフレームバッファを想定した仮想アドレスに基づいて行われる。すなわち、ＧＰＵ１２は、ＳＲＡＭ１４に対して、矩形の格納領域に対応する仮想アドレスに基づく画像データの書込みと読み出しの処理を行う。

トランザクション変換回路１３は、仮想アドレスに基づくトランザクションを、前記メモリの物理アドレスに基づくトランザクションに変換するトランザクション変換部を構成する。仮想アドレスは、ＳＲＡＭ１４の矩形の格納領域における画素位置を示す。トランザクション変換回路１３は、ＣＰＵなどのプロセッサにより構成されてもよいし、ハードウエア回路により構成されてもよい。

また、トランザクション変換回路１３は、メモリとしてＳＲＡＭ１３ａを含んでいる。ＳＲＡＭ１３ａには、後述するＴＢＬ（図６）のデータが格納される。ＴＢＬ（図６）のデータは、ＣＰＵ１１から、制御データとして、トランザクション変換回路１３に事前に直接伝送されて、ＳＲＡＭ１３ａに格納される。

すなわち、ＧＰＵ１２からの仮想アドレスベースのトランザクションは、トランザクション変換回路１３において、物理アドレスベースのトランザクションへ変換される。このとき、表示部３に転送する必要のない領域（実際には表示されない領域）には、ＳＲＡＭ１４の物理アドレスを割り当てられていない。

すなわち、仮想アドレスにおいて表示部３には表示されない領域のアドレスは、ＳＲＡＭ１４の物理アドレスに割り当てられない。トランザクション変換回路１３からＳＲＡＭ１４へのアクセスは、この物理アドレスベースのトランザクションにより行われる。

ＳＲＡＭ１４は、フレームバッファとして機能する。ここでは、グラフィックス用メモリとして、低消費電力なＳＲＡＭ１４が用いられている。

図３は、ＳＲＡＭ１４のメモリマップを示す。ＳＲＡＭ１４の記憶領域は、フレームバッファ３１、素材バッファ３２、及びコマンドバッファ３３を含んでいる。図示しないが、ＳＲＡＭ１４は、ＣＰＵ１１のための各種プログラムを格納する領域もさらに有している。

フレームバッファ３１は、表示部３の表示領域２３の画像データを保持する記憶領域である。ここでは、フレームバッファ３１は、円環状の表示領域２３の１画面分の画像データを格納可能な記憶領域である。すなわち、ＳＲＡＭ１４は、画像データを矩形の格納領域に格納可能なフレームバッファ３１を含む書き換え可能なメモリである。

素材バッファ３２は、オフスクリーン領域であり、文字フォント、アイコン、図形などの各種表示用の素材データを保持する記憶領域である。すなわち、素材バッファ３２は、描画の元になる中間データを格納する。中間データは、ＣＰＵ１１等がオンザフライで作成したベクトルフォントの画像データ等である。例えば、ドットデータである文字フォントの参照データが素材バッファ３２に格納され、ＧＰＵ１２は、文字フォントの参照データを拡大、回転などの処理を行って、フレームバッファ３１内に書き込む。

素材バッファ３２のデータは、オンザフライで作成されたり、例えば、機器１の電源オン時にあるいはアプリケーションの起動時に、図示しない外部のメモリ、例えばＲＯＭから複写されて、ＳＲＡＭ１４中に格納される。

コマンドバッファ３３は、オフスクリーン領域であり、描画用の各種コマンドを格納する記憶領域である。ＣＰＵ１１が、描画コマンドの実行をＧＰＵ１２へ指示すると、ＧＰＵ１２は、指示された描画コマンドに対応するプログラムをコマンドバッファ３３から読み出して実行する。ＧＰＵ１２は、読み出したプログラムの実行が終了すると、指示された描画コマンドの実行が終了したことを、ＣＰＵ１１へ通知する。

コマンドバッファ３３のデータ及びプログラムも、機器１の電源オン時に、ＣＰＵ１１により、図示しない外部のメモリ、例えばＲＯＭから複写されて、ＳＲＡＭ１４中に格納される。

図１に戻り、表示コントローラ１５は、表示部３に表示する画像データを取得するためのリードアドレス信号を、トランザクション変換回路１３へ定周期で出力し、ＳＲＡＭ１４から画像データを取得する。

トランザクション変換回路１３は、表示コントローラ１５からのリードアドレス信号に基づいて、ＳＲＡＭ１４中のフレームバッファ３１から画像データを取得して、表示コントローラ１５へ出力する。

表示コントローラ１５は、トランザクション変換回路１３から取得した画像データを表示部３へ出力する。なお、表示コントローラ１５からの画像データは、図示しない表示インタフェースを介して表示部３へ供給される。

表示コントローラ１５からＳＲＡＭ１４へのアクセスも、仮想アドレスベースのトランザクションであり、ＧＰＵからＳＲＡＭ１４へのアクセスと同様に、トランザクション変換回路１３において仮想アドレスベースのトランザクションは物理アドレスベースのトランザクションへ変換される。

なお、トランザクション変換回路１３は、マスタコントローラである表示コントローラ１５へのレスポンスには、該当するアクセス（以下、該当アクセスという）が、後述する「非割り当て領域」へのアクセスかどうかを示す情報を含むようにすることができる。この情報を元に、表示コントローラ１５は、非割り当て領域に対応する画像データの伝送を抑制することができる。

例えば、表示コントローラ１５は、伝送をスキップする処理を行う機能を有している場合がある。その場合、フレームバッファ３１へのリードアクセスのレスポンスが「非割り当て領域」を示していた場合、表示コントローラ１５は、該当アクセスに関わる画像データの表示部３への伝送をスキップする。後述するように、非割り当て領域とは、物理アドレスが割り当てられていない領域である。
具体的には、ＧＰＵ１２及び表示コントローラ１５は、画像データの読み出し及び書き込みを、後述するブロック単位で行う。よって、トランザクション変換回路１３は、マスタコントローラである表示コントローラ１５からリードアクセスが物理アドレスが割り当てられていないブロックへのアクセスであると、所定のコードをマスタコントローラへ返す。

表示コントローラ１５は、この所定のコードを受信すると、表示部３への画像データの伝送をしない。よって、トランザクション変換回路１３が、所定のコードをマスタコントローラへ返してきたときは、表示コントローラ１５は、表示部３へのデータ伝送をしないので、画像描画装置２Ａから表示部３への無駄なデータ伝送が削減される。
すなわち、表示部３への表示データとしての画像データの出力を制御するマスタモジュールとしての表示コントローラ１５は、所定のコードを受信すると、表示部３へ画像データを出力しない。

トランザクション変換回路１３におけるアドレスの変換処理の方法について説明する。図４と図５は、フレームバッファ３１の矩形の格納領域の分割例を示す図である。図４及び図５における矩形の領域（以下、仮想バッファ領域という）ＢＡは、フレームバッファ３１が、画像データを格納可能な矩形の格納領域である。
図４は、表示部３の円環状の表示領域（所謂ドーナツ型の表示領域）２３に対応する領域２３ａを含む矩形の仮想バッファ領域ＢＡを、複数のウインドウ領域に分割した例を示す図である。図５は、各ウインドウ領域を複数のブロック領域に分割した例を示す図である。

図４に示すように、円環状の領域２３ａが仮想フレームバッファの仮想バッファ領域ＢＡ内に含まれるように配置されたときに、仮想バッファ領域ＢＡは、横方向（行方向）にＭ分割され、縦方向（列方向）にＮ分割される。Ｍ、Ｎは、任意の整数であり、表示部３の表示領域２３の形状に応じて設定される。ここでは、Ｍは、２であり、Ｎは、１２である。

非表示部分の物理アドレスへの割り当てを極力抑制したい場合は、Ｎを画面のライン数にするのが好ましい。この場合、ウインドウの高さは１ピクセルとなる。

図４では、仮想バッファ領域ＢＡは、左上から右下に向かって、２４個のウインドウにつき、ウインドウ番号が設定されている。

さらに、図５に示すように、各ウインドウＷＤは、複数個のブロックＢＬＫに分割される。複数のウインドウＷＤは、互いに同じサイズと、同じ形状である。複数のブロックＢＬＫも、互いに同じサイズと、同じ形状である。

図４及び図５の各ウインドウＷＤにおける物理アドレスの割り当て例を説明する。図５に示すように、各ウインドウＷＤは、複数のブロックＢＬＫがライン方向に並んで形で形成される。

各ブロックの横幅（横方向の画素数）は任意であるが、非表示部分の物理アドレスの割り当てを極力抑制したい場合は１ピクセルとなる。ウインドウＷＤ毎に、ＳＲＡＭ１４の物理アドレスを割り当てる部分を指定する情報として「割り当て開始ブロック」と「割り当て終了ブロック」の位置が指定される。また、各ウインドウＷＤに割り当てられた先頭アドレス情報も必要である。

そのため、各ウインドウにおける物理アドレスの割り当てが開始されるブロック及び終了するブロックの情報と、各ウインドウの先頭アドレスの情報を格納するテーブルが用いられる。

図６は、各ウインドウにおける物理アドレスの割り当てが開始される割り当て開始ブロック（ＳＢ）、及び物理アドレスの割り当てが終了する割り当て終了ブロック（ＥＢ）の情報と、各ウインドウの先頭アドレスの情報を格納するテーブルの例を示す図である。テーブルＴＢＬは、トランザクション変換回路１３のＳＲＡＭ１３ａに記憶される。

図６に示すように、テーブルＴＢＬには、ウインドウ番号毎に、割り当て開始ブロック（ＳＢ）、割り当て終了ブロック（ＥＢ）、及び物理アドレスの先頭アドレスの情報が設定される。

すなわち、テーブルＴＢＬは、各ウインドウについての割り当て開始ブロック（ＳＢ）と、割り当て終了ブロック（ＥＢ）と、各ウインドウの物理アドレスの情報を格納したテーブルである。
よって、後述するように、トランザクション変換回路１３は、図６に基づき、任意のブロックに物理アドレスが割り当てられているか否かを判定することができる。

なお、テーブルデータバッファ３４は、ＳＲＡＭ１４に記憶するようにしてもよい。

以上のように、各ウインドウは、複数のブロックＢＬＫを含み、割り当て領域は、ブロック単位で設定される。そして、割り当て領域は、各ウインドウにおける、割り当て領域が開始される割り当て開始ブロックと、割り当て領域が終了する割り当て終了ブロックにより、指定される。
図７は、複数のウインドウのブロックのデータの格納方法を説明するための図である。図７は、図５に示す領域２３ａの画像データの複数のブロックのデータの格納を示す。

例えば、ウインドウＷＤ１の複数のブロックＢＬＫのうち、左から５個目までのブロックは、表示部３の表示領域２３に割り当てがされていない領域である。左から６個目から１２個目までのブロックは、表示部３の表示領域２３に割り当てがされている領域である。

細い斜線のブロックは、表示部３の表示領域２３に割り当てのされていない領域であり、太い斜線の領域を含むブロックは、表示部３の表示領域２３に割り当てのされている領域である。

同様に、ウインドウＷＤ２の複数のブロックＢＬＫのうち、左から７個目までのブロックは、表示部３の表示領域２３に割り当てがされている領域である。左から８個目から１２個目までのブロックは、表示部３の表示領域２３に割り当てがされていない領域である。

すなわち、仮想アドレスに対応する仮想バッファ領域ＢＡにおいては、ＳＲＡＭ１４の物理アドレスが割り当てられるブロックと、ＳＲＡＭ１４の物理アドレスが割り当てられないブロックが存在する。

本実施形態では、ＧＰＵ１２などのマスタモジュールからの仮想アドレスで指定されたアドレスの内、ＳＲＡＭ１４の物理アドレスが割り当てられるブロックのアドレスについては、ＳＲＡＭ１４のフレームバッファ３１に画像データを保存する。

よって、ＳＲＡＭ１４の物理アドレスが割り当てられないブロックの画像データは、フレームバッファ３１には、格納されない。

図７に示すように、ウインドウＷＤ１においては、左から６個目から１２個目までのブロックの画像データがＳＲＡＭ１４のフレームバッファ３１に格納され、ウインドウＷＤ２においては、左から７個目までのブロックの画像データがＳＲＡＭ１４のフレームバッファ３１に格納され、ウインドウＷＤ３においては、左から４個目から１２個目までのブロックの画像データがＳＲＡＭ１４のフレームバッファ３１に格納される。

他のウインドウＷＤにおいても、同様に、ＳＲＡＭ１４の物理アドレスが割り当てられるブロックの画像データのみがＳＲＡＭ１４のフレームバッファ３１に格納される。すなわち、ＳＲＡＭ１４のフレームバッファ３１には、物理アドレスが割り当てられないブロックのデータは含まれない。

なお、上述したように、図６のＴＢＬには、各ウインドウの３つの情報（上述した割り当て開始ブロックの位置、割り当て終了ブロックの位置、物理アドレスの先頭アドレス）が格納されるが、縦方向すなわち列方向の分割数Ｎが大きい場合、ウインドウ数が増え、テーブルサイズが大きくなってしまう。

このような場合は、ウインドウの高さを２ピクセル以上にして縦方向の分割数Ｎを小さくすることが好ましい。ただし、分割数Ｎを大きくするに従って、非表示部分のＳＲＡＭ１４への割り当てを抑制する効率は低下する。また、実装を容易にするためブロックの横幅を大きくとる場合もあるが、これも割り当て効率とのトレードオフとなる。
（動作）
図８は、トランザクション変換回路１３の処理の流れの例を示すフローチャートである。

上述したように、トランザクション変換回路１３は、ＧＰＵ１２及び表示コントローラ１５からのトランザクションを受信して、各種処理を実行する。

すなわち、トランザクション変換回路１３は、マスタモジュールである、ＧＰＵ１２あるいは表示コントローラ１５からのフレームバッファ３１へのアクセスのトランザクションを受け取る（ステップ（以下、Ｓと略す）１）。トランザクション変換回路１３がマスタモジュールから受け取るトランザクションは、仮想アドレスベースのトランザクションである。

トランザクション変換回路１３は、受け取ったトランザクションの仮想アドレスから、仮想バッファ領域ＢＡにおけるＸ，Ｙ座標を抽出する（Ｓ２）。例えば仮想バッファ領域ＢＡの横サイズを、４０９６バイト（３２ビット／ピクセルの場合、１０２４ピクセルに相当）、縦サイズを、１０２４ラインとする場合、Ｘ座標は、仮想アドレスのビット１１〜ビット２の１０ビットであり、Ｙ座標は、仮想アドレスのビット２１〜ビット１２の１０ビットが抽出される。

例えば、次の式（１）により、仮想アドレスＶＡは指定される。

ＶＡ＝１０２４×Ｙ＋Ｘ ・・・（１）
よって、トランザクション変換回路１３は、式（１）から逆算して、仮想アドレスＶＡから、当該トランザクションに係わるＸ，Ｙ座標を求めることができる。

トランザクション変換回路１３は、Ｘ，Ｙ座標からウインドウ番号とウインドウ内のブロック位置を算出する（Ｓ３）。すなわち、Ｓ２で求められたＸ，Ｙ座標が属するウインドウ番号と、ブロックの位置が算出される。

ウインドウ番号は、次の式（２）から算出される。

（ウインドウ番号）＝floor（Ｍ×（Ｙ／ウインドウ高さ））＋floor（（Ｘ／ウインドウ幅））
・・・（２）
ウインドウ高さは、仮想バッファ領域ＢＡにおける１つのウインドウのＹ方向の画素数であり、ウインドウ幅は、仮想バッファ領域ＢＡにおける１つのウインドウのＸ方向の画素数である。

該当ブロックの位置は、次の式（３）から算出される。

（該当ブロックの位置）＝floor（（ピクセルのＸ座標,mod ウインドウ幅）／ブロックの横幅） ・・・（３）
ただし、modは剰余を求める演算子、floorは小数部切り捨ての関数であり、ブロックの横幅は、１つのブロックのＸ方向の画素数である。

なお、ここでは、式（３）を用いて、Ｘ，Ｙ座標が属するウインドウ番号とブロックの位置が算出されているが、Ｘ，Ｙ座標値に応じたウインドウ番号とブロック位置の情報を格納するテーブルを用いてもよい。そのテーブルは、トランザクション変換回路１３のＳＲＡＭ１３ａに格納され、トランザクション変換回路１３は、ＳＲＡＭ１３ａに格納されたテーブルを参照して、Ｘ，Ｙ座標からウインドウ番号と該当ブロック位置を得ることができる。

トランザクション変換回路１３は、Ｓ３の後、図６のテーブルＴＢＬを参照し、該当ブロックＢＬＫに物理アドレスが割り当てられているかを判定する（Ｓ４）。すなわち、該当ブロックが、物理アドレスが割り当てられていない非割り当て領域であるかが、判定される。

該当ブロックが非割り当て領域かどうかの判断は次のような条件で行うことができる。

if （該当ブロックの位置＜割り当て開始ブロックの位置 or
該当ブロックの位置＞割り当て終了ブロックの位置）、then 該当ブロックは非割り当て領域
該当ブロックＢＬＫに物理アドレスが割り当てられているとき（Ｓ４：ＹＥＳ）、トランザクション変換回路１３は、受信した仮想アドレスベースのトランザクションを物理アドレスベースのトランザクションに変更する（Ｓ５）。

各ブロックの物理アドレスの先頭アドレスは、次の式（４）から算出される。
（該当ブロックの物理アドレス）＝（該当ウインドウの先頭アドレス）＋（ブロック当たりのデータサイズ×（該当ブロックの位置−割り当て開始ブロックの位置）・・（４）
例えば、図７において、該当ブロックがＢＬＫａであるとき、式（４）において、「（ブロック当たりのデータサイズ×（該当ブロックの位置−割り当て開始ブロックの位置）」は、該当ウインドウＷＤ１の先端アドレスから、該当ブロックまでのオフセット量ＯＦＦを示している。

以上のように、トランザクション変換回路１３は、各ウインドウが１又は２以上のラインを含むようにフレームバッファ３１の矩形の格納領域が行方向及び列方向において複数のウインドウに分割され、各ウインドウにＳＲＡＭ１４の物理アドレスが割り当てられた割り当て領域が設定されているときに、仮想アドレスの示す画素位置が、割り当て領域にあるか否かに基づいて、仮想アドレスに基づくトランザクションを、物理アドレスに基づくトランザクションに変換する。

Ｓ５の後、トランザクション変換回路１３は、物理アドレスベースのトランザクションに基づいてＳＲＡＭ１４にアクセスし、マスタモジュールに完了レスポンスを返信し、あるいはリードの場合は、リードデータと共に返信する（Ｓ６）。

該当ブロックＢＬＫに物理アドレスが割り当てられていないとき（Ｓ４：ＮＯ）、トランザクション変換回路１３は、ＳＲＡＭ１４へのアクセスはせずに、マスタモジュールに完了レスポンスを返し、リードの場合は、予め設定された固定値データ及び非割り当て領域であることを示すコードを返す（Ｓ７）。
すなわち、仮想アドレスに基づくトランザクションが、割り当て領域でない非割り当て領域に対するトランザクションであるとき、トランザクション変換回路１３は、ＳＲＡＭ１４へアクセスせず、仮想アドレスに基づくトランザクションを出力したマスタモジュールへ所定のコードを送信する。

以上のように、上述した実施形態では、トランザクション変換回路１３は、図８に示すように、仮想アドレスベースのトランザクションを物理アドレスベースのトランザクションに変換し、ＳＲＡＭ１４は、図７に示すように、物理アドレスが割り当てられているブロックの画像データだけを記憶している。

そして、図７の細い線の斜線で示したブロックは非割り当てブロックである。同図から分かるように、画像データは、ＳＲＡＭ１４へは非割り当てブロックの部分を詰めた形で配置される。

さらに、該当ブロックが非割り当て領域の場合は、図８のＳ７に示すようにＳＲＡＭ１４へはアクセスせずに完了レスポンスを返し、該当ブロックが割り当て領域の場合は、Ｓ６に示すようにＳＲＡＭ１４へアクセスし、リードの場合はリードデータと共に完了レスポンスを返す。

なお、上述した実施形態では、フレームバッファは、縦方向（列方向）において複数分割され、かつ横方向（行方向）においても複数（上述した例ではＭ＝２）に分割されているが、フレームバッファは、横方向において分割しなくてもよい。すなわち、Ｍは、１でもよい。

図９は、表示領域の分割の他の例を説明するための図である。図９は、表示部３の円環形状の表示領域２３、すなわち所謂ドーナツ型の表示領域に対応する領域２３ａを含む矩形の仮想バッファ領域ＢＡを、Ｍ＝１として、複数のウインドウ領域に分割し、各ウインドウ領域を複数のブロック領域に分割した例を示す図である。

図１０は、図９に示す各ウインドウにおける物理アドレスの割り当てが開始される割り当て開始ブロック及び物理アドレスの割り当てが終了する割り当て終了ブロックの情報と、各ウインドウの先頭アドレスの情報を格納するテーブルの例を示す図である。

ここでは、表示部３の表示領域２３が円環状であるため、テーブルＴＢＬ１は、２つの割り当て開始ブロックと、２つの割り当て終了ブロック位置の情報を格納している。割り当て開始ブロック（ＳＢ１）と割り当て終了ブロック（ＥＢ１）が、第１割り当て領域の１つの組みを構成し、割り当て開始ブロック（ＳＢ２）と割り当て終了ブロック（ＥＢ２）が、第２割り当て領域の１つの組みを構成する。１つのウインドウ当たり、２つの組み、すなわち、２つの割り当て領域の設定が可能である。

すなわち、テーブルＴＢＬ１は、各ウインドウについての複数の割り当て開始ブロック（ＳＢ）と複数の割り当て終了ブロック（ＥＢ）を格納可能である。

トランザクション変換回路１３は、図１０のテーブルＴＢＬ１を参照して、図８のＳ４において、該当ブロックＢＬＫに物理アドレスが割り当てられているかを判定する。

その場合、物理アドレスは、次の処理により、生成できる。
if(該当ブロックが第１の割り当て領域内にある）then
該当ブロックの物理アドレス ＝
該当ウインドウの先頭アドレス ＋
ブロックあたりのデータサイズ ×
(該当ブロックの位置−第１の割り当て開始ブロックの位置）
else
該当ブロックの物理アドレス =
該当ウインドウの先頭アドレス ＋
ブロックあたりのデータサイズ ×
((第１の割り当て終了ブロックの位置−第１の割り当て開始ブロックの位置)＋
(該当ブロックの位置−第２の割り当て開始ブロックの位置))
この場合、必要なウインドウ数を減らすことができるが、物理アドレスの生成において該当ウインドウ内のすべての割り当てブロックの情報を参照する必要があり計算が煩雑になる。そのため、ウインドウあたりの割り当て領域の数は最大２〜３程度にするのが好ましい。

従って、トランザクション変換回路１３は、各ウインドウが１又は２以上のラインを含むようにフレームバッファ３１の矩形の格納領域が列方向において複数のウインドウに分割され、各ウインドウにＳＲＡＭ１４の物理アドレスが割り当てられた割り当て領域が設定されているときに、各ウインドウについての複数の割り当て開始位置と複数の前記割り当て終了位置を格納するテーブルＴＢＬ１に基づいて割り当て領域を判定すると共に、仮想アドレスの示す画素位置が割り当て領域にあるか否かに基づいて、仮想アドレスに基づくトランザクションを物理アドレスに基づくトランザクションに変換する。

表示装置である表示部３の表示領域２３が、円環状、すなわちドーナツ型の場合、図６のようにテーブルＴＢＬが割り当て開始ブロック位置と割り当て終了ブロック位置の一組の情報だけを有しているときは、円環状の表示領域２３の内側の円形領域のデータも、ＳＲＡＭ１４に格納させてしまい、無駄なメモリ領域となってしまう。
図６に示すような開始ブロック位置と終了ブロック位置の一組の情報は、表示部３の表示領域が、円形の場合は、無駄なメモリ領域は生じないが、上述したような表示領域が円環状、あるいはアルファベット文字などの種々の形状の場合は、無駄なメモリ領域が大量に生じてしまう。

さらに、フレームバッファに、ライン毎に表示領域の開始位置と終了位置の組みの情報を画像データと共に記憶する方法もあるが、そのような方法によると、円環状の表示領域における中央の非表示領域のデータも画像データ中に含まれてしまうので、フレームバッファに無駄な領域が含まれるため、メモリ効率は良くない。

しかし、図１０に示すようなテーブルＴＢＬ１に、各ウインドウ中の複数の割り当て開始ブロック（ＳＢ）と複数の割り当て終了ブロック（ＥＢ）の情報を含めるようにすることによって、フレームバッファ３１に無駄な領域が含まれないようにすることができる。

以上のように、上述した実施形態によれば、フレームバッファのメモリ効率を向上させる画像描画装置を提供することができる。
（第２の実施形態）
第１の実施形態では、テーブルＴＢＬあるいはＴＢＬ１を用いて、各ウインドウ内において、該当ブロックが物理アドレスの割り当てられているブロックであるかを判定しているが、本実施形態では、仮想アドレスによる仮想バッファ領域を、異なるタイプのウインドウにより分割して、第１の実施形態のようなテーブルは用いられない。各タイプのウインドウは、複数のブロックを有し、複数のブロック中、割り当て領域を有するブロックが予め決められている。

図１１は、本実施形態における仮想バッファ領域の分割を説明するための図である。図１１は、表示部３の円環状の表示領域２３、すなわち所謂ドーナツ型の表示領域に対応する領域２３ａを含む矩形の仮想バッファ領域ＢＡを、複数のウインドウ領域に分割した例を示す。

図１１に示すように、矩形の仮想バッファ領域ＢＡは、第１の実施形態に比べて、少ないウインドウ数に分割されている。ここでは、仮想バッファ領域ＢＡは、１６個に分割されている。

図１１では、各ウインドウは、正方形を有している。各ウインドウの大きさが大きいため、第１の実施形態で用いた割り当て開始ブロックと割り当て終了ブロックという単純な指定方法では、非表示部分を排除する効率は、よくない。

そこで、ここでは、例えば、各ウインドウを、ウインドウタイプＷＴで示すように、６つのタイプｗｔ１〜ｗｔ６に分類する。タイプｗｔ１は、ウインドウ全体が非割り当て領域であるタイプを示している。非割り当て領域とは、ＳＲＡＭ１４の物理アドレスが割り当てられていない領域である。

タイプｗｔ２は、ウインドウ全体が割り当て領域であるタイプを示している。割り当て領域とは、ＳＲＡＭ１４の物理アドレスが割り当てられている領域である。

タイプｗｔ３は、矩形のウインドウの右上から左下に向かう対角線の右下の領域が割り当て領域であるタイプを示している。タイプｗｔ４は、矩形のウインドウの左上から右下に向かう対角線の左下の領域が割り当て領域であるタイプを示している。タイプｗｔ５は、矩形のウインドウの左上から右下に向かう対角線の右上の領域が割り当て領域であるタイプを示している。タイプｗｔ６は、矩形のウインドウの右上から左下に向かう対角線の右上の領域が割り当て領域であるタイプを示している。

このような構成によれば、ウインドウ当たりの割り当てについての情報は、６つのタイプを示す３ビットのフラグ、及び各ウインドウに割り当てられた先頭アドレスを含んでいればよい。すなわち、割り当て領域は、各ウインドウのタイプに応じて予め設定される。
よって、ウインドウ数が１６しかないため、すべての情報は、ＳＲＡＭを使わず、小容量のレジスタ（図示せず）で保持することが可能である。

図１２は、ウインドウ情報のテーブルの例を示す図である。図１２に示すテーブルＴＢＬ２には、ウインドウ番号毎に、当該ウインドウのタイプ、及び当該ウインドウの物理アドレスの先頭アドレスの情報が、任意のレジスタに格納可能である。

各ウインドウは、複数のブロックに分割される。各ブロックの物理アドレスは、簡単な計算式により算出可能である。

図１３は、タイプｗｔ３を例にしたウインドウ内のブロックの配置を示す図である。ここでは、各ウインドウは、複数（ここでは、ｋ×ｋ個）のブロックに分割される。ｋは、正の整数である。図１３においては、斜線が付けられたブロックは、割り当て領域であり、斜線が付けられていないブロックは、非割り当て領域である。

トランザクション変換回路１３は、図８のＳ２において、受け取ったトランザクションの仮想アドレスからＸ，Ｙ座標を求めると共に、トランザクション変換回路１３は、求めたＸ，Ｙから、各ブロックの縦と横のサイズに基づいてブロックの位置（ｉ、ｊ）を計算する。さらに、トランザクション変換回路１３は、図８のＳ３において、Ｍ，Ｎが４であるとして、上述した式（２）に基づいてウインドウ番号を算出する。
ウインドウ内の（ｉ、ｊ）の位置のブロックの物理アドレスは、次の式（５）から算出される。ここで、０≦ｉ、ｊ≦１１である。

（ｉ，ｊ）ブロックの物理アドレス ＝
該当ウインドウの先頭アドレス＋
ブロックあたりのデータサイズ×（（ｉ＋ｊ−ｋ＋１）＋（ｊ×ｊ＋ｊ）／２）・・（５）
他のウインドウにおいても、同様に、各ウインドウの形状に応じた式から、ｉ、ｊからブロックの物理アドレスが算出される。

なお、図１１では複数のウインドウの大きさは、互いに同じであるが、異なるようにしてもよい。

図１４は、複数のウインドウの大きさを互い異なるようにした場合の、仮想バッファ領域ＢＡの分割の例を示す図である。

図１４の分割は、図１１の分割と比べて、ウインドウの数は同じであるが、図１４の方が非表示部分を排除する効率を高くすることができる。

よって、上述した第２の実施形態によれば、フレームバッファのメモリ効率を向上させる画像描画装置を提供することができる。
（変形例）
上述した各実施形態では、非表示領域に対してＳＲＡＭ１４の物理アドレスの割り当てを抑制する方法に関して述べたが、ピクセルデータ内で不必要なビットがある場合は、更にその不必要なビットへのＳＲＡＭ１４への割り当てを抑制するようにしてもよい。

例えば、ＧＰＵ１２が、２４ビット／ピクセルのデータをサポートしておらず、３２ビット／ピクセルのデータフォーマットしかサポートしてない場合で、α成分データを使用しないときは、３２ビット中の上位８ビットを詰めてＳＲＡＭ１４に記憶するようにしてもよい。

図１５及び図１６は、α成分データを使用しないときの、ＳＲＡＭ１４中へのデータの配置例を示す図である。図１５は、上位８ビットを詰めないときのデータの配置を示し、図１６は、各ピクセルデータの上位８ビットを使用しないように、詰めたときのデータの配置を示す。

図１５では、使用しないα成分の上位８ビットは、Ｎ／Ａ（Ｎｏｔ Ａｖａｉｌａｂｌｅ）となり、未使用領域が発生している。

これに対して、図１６では、使用しない上位８ビットは使用しないので詰めた画像データがＳＲＡＭ１４に記憶されているので、未使用領域は発生していない。図１６の場合はアドレスの変換だけでなくデータのバイト位置の組み換えも行われる。データの詰め及びバイト位置の組み換えは、図８のＳ５において、実行される。

すなわち、ＳＲＡＭ１４には、画像の色情報に関する画素データのみが格納される。
よって、ＳＲＡＭ１４における無駄なデータが格納されないので、ＳＲＡＭ１４の小容量化が図られる。

以上のように、上述した各実施形態及び変形例によれば、フレームバッファのメモリ効率を向上させる画像描画装置を提供することができる。

特に、上述した各実施形態及び変形例では描画用メモリとしてＳＲＡＭ１４を用いたので、画像描画装置は、低消費電力となる。

また、上述した画像描画装置は、様々な形状の表示領域を有する表示装置にも適用可能であるだけでなく、通常の矩形の表示デバイスにおいても実メモリ容量と消費電力の削減を行うことができる。

表示部３などの表示装置の中には、一旦表示した画像を保持する機能を有するものがある。例えば、表示装置が表示コントローラ１５からある表示領域の画像データを一度受信すると、その後は、その画像データを保持してその表示領域の画像が表示し続ける機能を有する表示装置がある。

例えば、表示装置の矩形の表示領域を、背景画像と前景画像に分け、まず、背景画像のみ描画して表示装置へ伝送する。例えば、前景画像を非表示領域とみなして、前景画像の画像データにはＳＲＡＭ１４の記憶領域を割り当てない。

背景画像の画像データの表示装置への伝送が終了したら、背景を非表示領域とみなして、背景部分のＳＲＡＭ１４上の割り当てを解除し、前景部分の画像データがＳＲＡＭ１４に格納されるよう設定を変更する。

そのとき、背景画像の画像データは表示装置内のメモリに保存するようにして、その後、前景画像の描画および表示装置への伝送を行う。

よって、表示コントローラ１５は、ＳＲＡＭ１４の物理アドレスが割り当てられてない部分の表示部３への画像データの伝送は行わないため、背景画像の画像データは表示装置内にそのまま残る。そのため、表示部３には、背景画像と前景画像が合わさった画像が表示される。通常、背景部分の画像の変化はないので、その後の描画の更新は、前景部分に対して行われる。

図１７は、第１及び第２の実施形態の応用例に係わる、矩形の表示領域を有する表示装置の画像保持機能を利用した画像の表示方法を説明するための図である。

背景画像領域の画像ＢＧは、表示内容が変更されない画像であり、前景画像領域の画像ＦＧは、表示内容が変更される画像である。図１７において、斜線で示す領域は、画像のない領域を示す。

表示コントローラ１５は、画像ＢＧを表示部３へ一回送信すると、表示部３は、画像ＢＧを表示し続ける。前景画像ＦＧは、表示内容を変更する必要があるため、表示コントローラ１５は、前景画像ＦＧの画像データをＳＲＡＭ１４から定周期で読み出し、表示部３へ出力する。

上述したように、表示コントローラ１５は、フレームバッファ３１へのリードアクセスのレスポンスが「非割り当て領域」を示していた場合、該当の部分の表示部３への伝送をスキップする処理を行う機能も有している。

よって、トランザクション変換回路１３は、前景画像ＦＧの領域を割り当て領域として設定することにより、表示コントローラ１５からのフレームバッファ３１へのリードアクセスが「非割り当て領域」へのアクセスであるときは、その旨のレスポンスを表示コントローラ１５へ返す。

その結果、表示コントローラ１５は、上述したスキップ機能により、画像データの転送を行わない。表示コントローラ１５は、前景画像ＦＧの画像データを表示装置へ出力するときは、例えば、「ＭＩＰＩ ＤＳＩ規格におけるｓｅｔ＿ｃｏｌｕｍｎ＿ａｄｄｒｅｓｓ」命令を挿入することにより、表示装置における転送開始位置を制御することができる。

よって、上述したように、フレームバッファ３１へのリードアクセスのレスポンスが「非割り当て領域」を示す情報を含む場合、表示コントローラ１５は、該当の部分の表示部３への伝送をスキップするが、そのような情報に基づいて、「ｓｅｔ＿ｃｏｌｕｍｎ＿ａｄｄｒｅｓｓ」命令等を用いれば、不要な伝送を削減することができ、ひいては、不要データの伝送による機器の消費電力を削減することができる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として例示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれると共に、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１ 機器、２ 制御部、２Ａ 画像描画装置、３ 表示部、１１ ＣＰＵ、１２ ＧＰＵ、１３ トランザクション変換回路、１３ａ、１４ ＳＲＡＭ、１５ 表示コントローラ、２１ ケース本体、２２ バンド、２３ 表示領域、２３ＢＡ 仮想バッファ領域、２３ａ 領域、３１ フレームバッファ、３２ 素材バッファ、３３ コマンドバッファ。

Claims (12)

1. 画像データを矩形の格納領域に格納可能なフレームバッファを含む書き換え可能なメモリと、
   前記格納領域における画素位置を示す仮想アドレスに基づくトランザクションを、前記メモリの物理アドレスに基づくトランザクションに変換するトランザクション変換部であって、前記格納領域は各ウインドウが１又は２以上のラインを含むように行方向及び列方向において複数のウインドウに分割され、前記各ウインドウに前記メモリの前記物理アドレスが割り当てられた割り当て領域が設定されているときに、前記仮想アドレスの示す前記画素位置が、前記割り当て領域にあるか否かに基づいて、前記仮想アドレスに基づくトランザクションを、前記物理アドレスに基づくトランザクションに変換するトランザクション変換部と、
   を有する画像描画装置。
2. 前記各ウインドウは、複数のブロックを含み、
   前記割り当て領域は、ブロック単位で設定される、請求項１に記載の画像描画装置。
3. 前記割り当て領域は、前記各ウインドウにおける、前記割り当て領域が開始される割り当て開始ブロックと、前記割り当て領域が終了する割り当て終了ブロックにより、指定される、請求項２に記載の画像描画装置。
4. 前記各ウインドウについての前記割り当て開始ブロックと前記割り当て終了ブロックと前記各ウインドウの物理アドレスの情報を格納したテーブルを有する、請求項３に記載の画像描画装置。
5. 前記テーブルは、前記各ウインドウについての複数の前記割り当て開始ブロックと複数の前記割り当て終了ブロックを格納する、請求項４に記載の画像描画装置。
6. 前記仮想アドレスに基づくトランザクションが、前記割り当て領域でない非割り当て領域に対するトランザクションであるとき、前記トランザクション変換部は、前記メモリへアクセスせず、前記仮想アドレスに基づくトランザクションを出力したマスタモジュールへ所定のコードを送信する、請求項１に記載の画像描画装置。
7. 表示装置への表示データとしての前記画像データの出力を制御する前記マスタモジュールとしての表示コントローラを有し、
   前記表示コントローラは、前記所定のコードを受信すると、前記表示装置へ前記画像データを出力しない、請求項６に記載の画像描画装置。
8. 前記メモリには、前記画像の色情報に関する画素データのみが格納される、請求項１に記載の画像描画装置。
9. 前記メモリは、ＳＲＡＭである、請求項１に記載の画像描画装置。
10. 前記割り当て領域は、前記各ウインドウのタイプに応じて予め設定される、請求項１に記載の画像描画装置。
11. 画像データを矩形の格納領域に格納可能なフレームバッファを含む書き換え可能なメモリと、
    前記格納領域における画素位置を示す仮想アドレスに基づくトランザクションを、前記メモリの物理アドレスに基づくトランザクションに変換するトランザクション変換部であって、前記格納領域は各ウインドウが１又は２以上のラインを含むように列方向において複数のウインドウに分割され、前記各ウインドウに前記メモリの前記物理アドレスが割り当てられた割り当て領域が設定されているときに、前記各ウインドウについての複数の割り当て開始位置と複数の前記割り当て終了位置を格納するテーブルに基づいて前記割り当て領域を判定すると共に、前記仮想アドレスの示す前記画素位置が前記割り当て領域にあるか否かに基づいて前記仮想アドレスに基づくトランザクションを前記物理アドレスに基づくトランザクションに変換するトランザクション変換部と、
    を有する画像描画装置。
12. 前記各ウインドウは、複数のブロックを含み、
    前記割り当て領域は、ブロック単位で設定され、
    前記複数の割り当て開始位置及び前記複数の前記割り当て終了位置も、前記ブロック単位で設定される、請求項１１に記載の画像描画装置。

Images