JP2020035873A - ＳｉＣ基板の加工方法 - Google Patents

ＳｉＣ基板の加工方法 Download PDF

Info

Publication number
JP2020035873A
JP2020035873A JP2018160620A JP2018160620A JP2020035873A JP 2020035873 A JP2020035873 A JP 2020035873A JP 2018160620 A JP2018160620 A JP 2018160620A JP 2018160620 A JP2018160620 A JP 2018160620A JP 2020035873 A JP2020035873 A JP 2020035873A
Authority
JP
Japan
Prior art keywords
substrate
sic substrate
sic
separation
separation layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018160620A
Other languages
English (en)
Other versions
JP7201367B2 (ja
Inventor
関家　一馬
Kazuma Sekiya
一馬 関家
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Disco Corp
Original Assignee
Disco Abrasive Systems Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Disco Abrasive Systems Ltd filed Critical Disco Abrasive Systems Ltd
Priority to JP2018160620A priority Critical patent/JP7201367B2/ja
Priority to CN201910733404.4A priority patent/CN110875173A/zh
Priority to US16/547,044 priority patent/US10930561B2/en
Priority to DE102019212927.7A priority patent/DE102019212927A1/de
Publication of JP2020035873A publication Critical patent/JP2020035873A/ja
Application granted granted Critical
Publication of JP7201367B2 publication Critical patent/JP7201367B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H01L21/02008—Multistep processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/7806—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate
    • H01L21/7813—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices involving the separation of the active layers from a substrate leaving a reusable substrate, e.g. epitaxial lift off
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K26/00—Working by laser beam, e.g. welding, cutting or boring
    • B23K26/50—Working by transmitting the laser beam through or within the workpiece
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02002—Preparing wafers
    • H01L21/02005—Preparing bulk and homogeneous wafers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation
    • H01L21/268—Bombardment with radiation with high-energy radiation using electromagnetic radiation, e.g. laser radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67092—Apparatus for mechanical treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic System
    • H01L29/1608—Silicon carbide

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • High Energy & Nuclear Physics (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Oil, Petroleum & Natural Gas (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Mechanical Engineering (AREA)
  • Mechanical Treatment Of Semiconductor (AREA)
  • Laser Beam Processing (AREA)
  • Processing Of Stones Or Stones Resemblance Materials (AREA)
  • Grinding Of Cylindrical And Plane Surfaces (AREA)

Abstract

【課題】ＳｉＣ基板の価格を低減することができると共に、デバイスチップの価格も低減することができるＳｉＣ基板の加工方法を提供する。【解決手段】ＳｉＣ基板の加工方法は、ＳｉＣに対して透過性を有する波長のレーザー光線ＬＢの集光点をＳｉＣ基板２の内部に位置づけてレーザー光線ＬＢをＳｉＣ基板２に照射して分離層２２を形成する分離層形成工程と、ＳｉＣ基板２の表面２ａに第一のサブストレート６ａを貼着する第一のサブストレート貼着工程と、ＳｉＣ基板２の裏面２ｂに第二のサブストレート６ｂを貼着する第二のサブストレート貼着工程と、第一のサブストレート貼着工程と第二のサブストレート貼着工程の後、分離層２２に外力を付与してＳｉＣ基板２を第一のＳｉＣ基板３０ａと第二のＳｉＣ基板３０ｂとに分離する分離工程とから少なくとも構成される。【選択図】図４

Description

本発明は、１枚のＳｉＣ基板から少なくとも２枚のＳｉＣ基板を生成するＳｉＣ基板の加工方法に関する。
パワーデバイス、ＬＥＤ等のデバイスは、ＳｉＣ基板の上面に機能層が積層され分割予定ラインによって区画されてウエーハの形態で形成される。そして、デバイスが形成されたウエーハは、レーザー加工装置等によって分割予定ラインに加工が施されて個々のデバイスチップに分割され、分割された各デバイスチップは制御装置、自動車部品等に利用される。
ＳｉＣ基板は、一般的に円柱形状のＳｉＣインゴットをワイヤーソーで薄く切断することにより生成され、切断されたＳｉＣ基板の表面および裏面は研磨により鏡面に仕上げられる（たとえば特許文献１参照。）。
特開２０００−９４２２１号公報
しかし、ＳｉＣインゴットをワイヤーソーで切断し、切断したＳｉＣ基板の表面および裏面を研磨すると、高価なＳｉＣインゴットの大部分（７０〜８０％）が捨てられることになるため、ＳｉＣ基板は相当の高額となり、ＳｉＣ基板を用いたデバイスチップも高額になるという問題がある。
上記事実に鑑みてなされた本発明の課題は、ＳｉＣ基板の価格を低減することができると共に、デバイスチップの価格も低減することができるＳｉＣ基板の加工方法を提供することである。
上記課題を解決するために本発明が提供するのは以下のＳｉＣ基板の加工方法である。すなわち、１枚のＳｉＣ基板から少なくとも２枚のＳｉＣ基板を生成するＳｉＣ基板の加工方法であって、ＳｉＣに対して透過性を有する波長のレーザー光線の集光点をＳｉＣ基板の内部に位置づけてレーザー光線をＳｉＣ基板に照射して分離層を形成する分離層形成工程と、ＳｉＣ基板の表面に第一のサブストレートを貼着する第一のサブストレート貼着工程と、ＳｉＣ基板の裏面に第二のサブストレートを貼着する第二のサブストレート貼着工程と、該第一のサブストレート貼着工程と該第二のサブストレート貼着工程の後、該分離層に外力を付与してＳｉＣ基板を第一のＳｉＣ基板と第二のＳｉＣ基板とに分離する分離工程と、から少なくとも構成されるＳｉＣ基板の加工方法である。
該第一のサブストレートに貼着された該第一のＳｉＣ基板の分離面および該第二のサブストレートに貼着された該第二のＳｉＣ基板の分離面を平坦に仕上げる平坦化工程と、該第一のＳｉＣ基板の平坦に仕上げられた分離面および該第二のＳｉＣ基板の平坦に仕上げられた分離面にデバイスを形成するデバイス形成工程と、を含むのが好適である。該第一のＳｉＣ基板から該第一のサブストレートを除去すると共に、該第二のＳｉＣ基板から該第二のサブストレートを除去するサブストレート除去工程を含むのが好都合である。
本発明が提供するＳｉＣ基板の加工方法は、ＳｉＣに対して透過性を有する波長のレーザー光線の集光点をＳｉＣ基板の内部に位置づけてレーザー光線をＳｉＣ基板に照射して分離層を形成する分離層形成工程と、ＳｉＣ基板の表面に第一のサブストレートを貼着する第一のサブストレート貼着工程と、ＳｉＣ基板の裏面に第二のサブストレートを貼着する第二のサブストレート貼着工程と、該第一のサブストレート貼着工程と該第二のサブストレート貼着工程の後、該分離層に外力を付与してＳｉＣ基板を第一のＳｉＣ基板と第二のＳｉＣ基板とに分離する分離工程と、から少なくとも構成されているので、１枚のＳｉＣ基板から２枚のＳｉＣ基板を生成することができ、ＳｉＣ基板の価格を１／２に低減することができると共に、デバイスチップの価格も低減することができる。
第一のサブストレート貼着工程を実施している状態を示す斜視図。 （ａ）第一のサブストレートを貼着したＳｉＣ基板をレーザー加工装置のチャックテーブルに載置する状態を示す斜視図、（ｂ）分離層形成工程を実施している状態を示す斜視図、（ｃ）分離層が形成されたＳｉＣインゴットの断面図。 第二のサブストレート貼着工程を実施している状態を示す斜視図。 （ａ）分離工程を実施している状態を示す斜視図、（ｂ）第一のＳｉＣ基板および第二のＳｉＣ基板の斜視図。 （ａ）平坦化工程を実施している状態を示す斜視図、（ｂ）平坦化された第一（第二）のＳｉＣ基板の斜視図。 デバイスが形成された第一（第二）のＳｉＣ基板の斜視図。 （ａ）サブストレート除去工程を実施している状態を示す斜視図、（ｂ）サブストレート除去工程を実施している状態を示す断面図、（ｃ）第一（第二）のサブストレートが除去された第一（第二）のＳｉＣ基板の斜視図。
以下、本発明のＳｉＣ基板の加工方法の好適実施形態について図面を参照しつつ説明する。
図１には、本発明のＳｉＣ基板の加工方法が実施され得るＳｉＣ基板２が示されている。円板状のＳｉＣ基板２の周縁には結晶方位を示すオリエンテーションフラット４が形成されている。また、ＳｉＣ基板２の厚みは、たとえば５００〜７００μｍ程度に形成されている。
図示の実施形態では、まず、ＳｉＣ基板２の表面に第一のサブストレートを貼着する第一のサブストレート貼着工程を実施する。図示の実施形態では図１に示すとおり、ＳｉＣ基板２の直径とほぼ同じ直径を有する円板状でガラス製の第一のサブストレート６ａを、適宜の接着剤８（たとえばポリイミド樹脂系接着剤）を介してＳｉＣ基板２の表面２ａに貼着している。第一のサブストレート６ａの厚みは、ＳｉＣ基板２を複数のＳｉＣ基板に分離し、分離後のＳｉＣ基板にデバイスを形成するための加工を施す際に、分離後の薄いＳｉＣ基板を第一のサブストレート６ａで保持して分離後のＳｉＣ基板の損傷を防止することができる程度の厚みであればよく、たとえば５００〜１０００μｍ程度でよい。
第一のサブストレート貼着工程を実施した後、ＳｉＣに対して透過性を有する波長のレーザー光線の集光点をＳｉＣ基板２の内部に位置づけてレーザー光線をＳｉＣ基板２に照射して分離層を形成する分離層形成工程を実施する。分離層形成工程は、たとえば図２に一部を示すレーザー加工装置１０を用いて実施することができる。
レーザー加工装置１０は、被加工物を吸引保持するチャックテーブル１２と、チャックテーブル１２に吸引保持された被加工物にパルスレーザー光線ＬＢを照射する集光器１４とを備える。チャックテーブル１２の上端部分には、吸引手段（図示していない。）に接続された多孔質の円形の吸着チャック１６が配置され、チャックテーブル１２においては、吸引手段で吸着チャック１６の上面に吸引力を生成し、上面に載せられた被加工物を吸引保持するようになっている。また、チャックテーブル１２は、上下方向に延びる軸線を中心として回転自在に構成されていると共に、図２に矢印Ｘで示すＸ軸方向と、Ｘ軸方向に直交するＹ軸方向（図２に矢印Ｙで示す方向）とのそれぞれに進退自在に構成されている。なお、Ｘ軸方向およびＹ軸方向が規定する平面は実質上水平である。
図示の実施形態の分離層形成工程では、まず、図２（ａ）に示すとおり、ＳｉＣ基板２の裏面２ｂを上に向けて、チャックテーブル１２の上面でＳｉＣ基板２を吸引保持する。次いで、レーザー加工装置１０の集光点位置調整手段（図示していない。）で集光器１４を昇降させ、ＳｉＣ基板２の内部に集光点を位置づける。図示の実施形態では、ＳｉＣ基板２の厚み方向中間部に集光点を位置づけている。
次いで、Ｘ軸方向にチャックテーブル１２を所定の送り速度で移動させながら、ＳｉＣに対して透過性を有する波長のパルスレーザー光線ＬＢを集光器１４からＳｉＣ基板２に照射する。そうすると、図２（ｃ）に示すとおり、パルスレーザー光線ＬＢの照射によりＳｉＣがＳｉ（シリコン）とＣ（炭素）とに分離し次に照射されるパルスレーザー光線ＬＢが前に形成されたＣに吸収されて連鎖的にＳｉＣがＳｉとＣとに分離すると共に、ＳｉＣがＳｉとＣとに分離した部分１８から等方的に延びるクラック２０が生成される。なお、ＳｉＣ基板２にパルスレーザー光線ＬＢを照射する際は、チャックテーブル１２に代えて集光器１４を移動させてもよい。
そして、所定インデックス量Ｌｉだけ、集光点に対してチャックテーブル１２を相対的にＹ軸方向にインデックス送りしながらパルスレーザー光線ＬＢの照射を繰り返す。これによって、Ｙ軸方向に所定インデックス量Ｌｉの間隔をおいて、ＳｉＣ基板２の内部に、ＳｉＣがＳｉとＣとに分離した部分１８およびクラック２０からなる強度が低下した分離層２２を形成することができる。なお、便宜上の観点から、図２（ｃ）では、隣接するクラック２０同士の間に間隙を設けているが、インデックス量Ｌｉをクラック２０の幅を超えない範囲とすることにより、上下方向にみて隣接するクラック２０同士が重なるようにする。また、インデックス送りの際はチャックテーブル１２に代えて集光器１４を移動させてもよい。このような分離層形成工程は、たとえば以下の加工条件で行うことができる。
パルスレーザー光線の波長 ：１０６４ｎｍ
繰り返し周波数 ：８０ｋＨｚ
平均出力 ：３．２Ｗ
パルス幅 ：４ｎｓ
スポット径 ：３μｍ
集光器の開口数（ＮＡ） ：０．４３
インデックス量 ：２５０〜４００μｍ
送り速度 ：１２０〜２６０ｍｍ／ｓ
分離層形成工程を実施した後、図３に示すとおり、ＳｉＣ基板２の裏面２ｂに適宜の接着剤８を介して第二のサブストレート６ｂを貼着する第二のサブストレート貼着工程を実施する。第二のサブストレート６ｂの構成は、第一のサブストレート６ａの構成と同一でよい。
第二のサブストレート貼着工程を実施した後、分離層２２に外力を付与してＳｉＣ基板２を第一のＳｉＣ基板と第二のＳｉＣ基板とに分離する分離工程を実施する。分離工程は、たとえば、図４に示す分離装置２４を用いて実施することができる。分離装置２４は、水が貯留された水槽２６と、水槽２６内の水に浸漬された超音波振動子２８とを備える。なお、図４では、水槽２６内の水面を符号Ｓで示している。
分離工程では、まず、ＳｉＣ基板２を水槽２６の水に浸漬し、圧電セラミックス等から形成され得る超音波振動子２８を作動させる。超音波振動子２８を作動させる際は、第一のサブストレート６ａまたは第二のサブストレート６ｂと超音波振動子２８とを接触させてもよく、あるいは第一のサブストレート６ａまたは第二のサブストレート６ｂと超音波振動子２８との間に間隙（たとえば２〜３ｍｍ）を設けてもよい。超音波振動子２８を作動させると超音波によって分離層２２を刺激して破壊し、分離層２２を起点として、ＳｉＣ基板２を第一のＳｉＣ基板３０ａと第二のＳｉＣ基板３０ｂ（図４（ｂ）参照。）とに分離することができる。なお、分離工程は、先端に向かって厚みが薄くなるノミのような部材を用いて、分離層２２に衝撃を加えることによっても実施することができる。
分離工程を実施した後、第一のサブストレート６ａに貼着された第一のＳｉＣ基板３０ａの分離面３２ａおよび第二のサブストレート６ｂに貼着された第二のＳｉＣ基板３０ｂの分離面３２ｂを平坦に仕上げる平坦化工程を実施する。平坦化工程は、たとえば図５に一部を示す研削装置３４を用いて実施することができる。研削装置３４は、被加工物を吸引保持するチャックテーブル３６と、チャックテーブル３６に吸引保持された被加工物を研削する研削手段３８とを備える。
チャックテーブル３６は、上面で被加工物を吸引保持するように構成されていると共に、上下方向に延びる軸線を中心として回転自在に構成されている。研削手段３８は、スピンドル用モータ（図示していない。）に連結され、かつ上下方向に延びるスピンドル４０と、スピンドル４０の下端に固定された円板状のホイールマウント４２とを含む。ホイールマウント４２の下面にはボルト４４により環状の研削ホイール４６が固定されている。研削ホイール４６の下面の外周縁部には、周方向に間隔をおいて環状に配置された複数の研削砥石４８が固定されている。
平坦化工程では、まず、図５（ａ）に示すとおり、第一のＳｉＣ基板３０ａの分離面３２ａを上に向けて、チャックテーブル３６の上面で、第一のサブストレート６ａに貼着された第一のＳｉＣ基板３０ａを吸引保持する。次いで、上方からみて反時計回りに所定の回転速度（たとえば３００ｒｐｍ）でチャックテーブル３６を回転させる。また、上方からみて反時計回りに所定の回転速度（たとえば６０００ｒｐｍ）でスピンドル４０を回転させる。次いで、研削装置３４の昇降手段（図示していない。）でスピンドル４０を下降させ、第一のＳｉＣ基板３０ａの分離面３２ａに研削砥石４８を接触させる。その後、所定の研削送り速度（たとえば０．１μｍ／ｓ）でスピンドル４０を下降させる。これによって、図５（ｂ）に示すとおり、第一のサブストレート６ａに貼着された第一のＳｉＣ基板３０ａの分離面３２ａを平坦に仕上げることができる。また、第二のサブストレート６ｂに貼着された第二のＳｉＣ基板３０ｂについても上記同様の加工を施すことにより、第二のＳｉＣ基板３０ｂの分離面３２ｂを平坦に仕上げることができる。
平坦化工程を実施した後、第一のＳｉＣ基板３０ａの平坦に仕上げられた分離面３２ａおよび第二のＳｉＣ基板３０ｂの平坦に仕上げられた分離面３２ｂにデバイスを形成するデバイス形成工程を実施する。図示の実施形態では図６に示すとおり、第一のＳｉＣ基板３０ａの分離面３２ａおよび第二のＳｉＣ基板３０ｂの分離面３２ｂは、格子状の分割予定ライン５０によって複数の矩形領域に区画され、複数の矩形領域のそれぞれにはパワーデバイス、ＬＥＤ等のデバイス５２が形成されている。図示の実施形態では、第一のＳｉＣ基板３０ａには第一のサブストレート６ａが貼着され、第二のＳｉＣ基板３０ｂには第二のサブストレート６ｂが貼着ているので、デバイス形成工程において第一のＳｉＣ基板３０ａおよび第二のＳｉＣ基板３０ｂの損傷が抑制される。
デバイス形成工程を実施した後、第一のＳｉＣ基板３０ａから第一のサブストレート６ａを除去すると共に、第二のＳｉＣ基板３０ｂから第二のサブストレート６ｂを除去するサブストレート除去工程を実施する。サブストレート除去工程は、たとえば図７に一部を示すレーザー加工装置５４を用いて実施することができる。レーザー加工装置５４は、被加工物を吸引保持するチャックテーブル（図示していない。）と、チャックテーブルに吸引保持された被加工物にパルスレーザー光線ＬＢ’を照射する集光器５６とを備える。上面で被加工物を吸引保持するチャックテーブルは、上下方向に延びる軸線を中心として回転自在に構成されていると共に、Ｘ軸方向およびＹ軸方向に進退自在に構成されている。
図７を参照して説明を続けると、サブストレート除去工程では、まず、第一のサブストレート６ａを上に向けて、チャックテーブルの上面で第一のＳｉＣ基板３０ａを吸引保持する。次いで、レーザー加工装置５４の集光点位置調整手段（図示していない。）で集光器５６を昇降させ、第一のサブストレート６ａと第一のＳｉＣ基板３０ａとを接着している接着剤８に集光点を位置づける。次いで、チャックテーブルを所定の送り速度でＸ軸方向に移動させながら、パルスレーザー光線ＬＢ’を集光器５６から接着材８に照射して接着剤８を破壊する。パルスレーザー光線ＬＢ’の照射は、チャックテーブルを所定インデックス量だけＹ軸方向にインデックス送りしながら適宜繰り返す。そして、第一のＳｉＣ基板３０ａから第一のサブストレート６ａを除去することができる程度に接着剤８を破壊したら、第一のＳｉＣ基板３０ａから第一のサブストレート６ａを除去することによって、図７（ｃ）に示すとおり、デバイス５２が形成された第一のＳｉＣ基板３０ａを得ることができる。また、第二のＳｉＣ基板３０ｂについても上記同様の加工を施すことによって、デバイス５２が形成された第二のＳｉＣ基板３０ｂを得ることができる。なお、接着剤８にパルスレーザー光線ＬＢ’を照射する際やインデックス送りの際は、チャックテーブルに代えて集光器５６を移動させてもよい。このようなサブストレート除去工程は、たとえば以下の加工条件で行うことができる。
パルスレーザー光線の波長 ：３５５ｎｍ
繰り返し周波数 ：８０ｋＨｚ
平均出力 ：１．５Ｗ
パルス幅 ：４ｎｓ
スポット径 ：３μｍ
集光器の開口数（ＮＡ） ：０．４３
インデックス量 ：１００μｍ
送り速度 ：２４０ｍｍ／ｓ
以上のとおり図示の実施形態では、１枚のＳｉＣ基板２から第一のＳｉＣ基板３０ａおよび第二のＳｉＣ基板３０ｂを生成することができるので、ＳｉＣ基板の価格を１／２に低減することができると共に、デバイスチップの価格も低減することができる。また、図示の実施形態では、第一のＳｉＣ基板３０ａには第一のサブストレート６ａが貼着され、第二のＳｉＣ基板３０ｂには第二のサブストレート６ｂが貼着されているので、デバイス形成工程において第一のＳｉＣ基板３０ａおよび第二のＳｉＣ基板３０ｂの損傷が抑制される。
なお、図示の実施形態では、平坦化工程を実施した後に第一のＳｉＣ基板３０ａおよび第二のＳｉＣ基板３０ｂに対してデバイス形成工程を実施しているが、平坦化工程を実施した後に第一のＳｉＣ基板３０ａまたは第二のＳｉＣ基板３０ｂに対して、分離層形成工程とサブストレート貼着工程と分離工程とを実施して、第一のＳｉＣ基板３０ａまたは第二のＳｉＣ基板３０ｂを更に２枚のＳｉＣ基板に分離してもよい。すなわち、元のＳｉＣ基板２から２枚以上のＳｉＣ基板を生成するようにしてもよい。
また、図示の実施形態では、第一のサブストレート貼着工程を実施した後に分離層形成工程を実施しているが、分離層形成工程を実施した後に第一サブストレート貼着工程を実施してもよい。あるいは、第一サブストレート貼着工程および第二のサブストレート貼着工程を実施した後に分離層形成工程を実施してもよく、この場合には第一のサブストレートまたは第二のサブストレートが、分離層形成工程におけるパルスレーザー光線の波長（上述の例では１０６４ｎｍ）に対して透過性を有することが必要であり、第一のサブストレートまたは第二のサブストレートの材質としてはガラスが好ましい。
２：ＳｉＣ基板
２ａ：ＳｉＣ基板の表面
２ｂ：ＳｉＣ基板の裏面
６ａ：第一のサブストレート
６ｂ：第二のサブストレート
２２：分離層
３０ａ：第一のＳｉＣ基板
３０ｂ：第二のＳｉＣ基板
３２ａ：第一のＳｉＣ基板の分離面
３２ｂ：第二のＳｉＣ基板の分離面
５２：デバイス

Claims (3)

  1. １枚のＳｉＣ基板から少なくとも２枚のＳｉＣ基板を生成するＳｉＣ基板の加工方法であって、
    ＳｉＣに対して透過性を有する波長のレーザー光線の集光点をＳｉＣ基板の内部に位置づけてレーザー光線をＳｉＣ基板に照射して分離層を形成する分離層形成工程と、
    ＳｉＣ基板の表面に第一のサブストレートを貼着する第一のサブストレート貼着工程と、
    ＳｉＣ基板の裏面に第二のサブストレートを貼着する第二のサブストレート貼着工程と、
    該第一のサブストレート貼着工程と該第二のサブストレート貼着工程の後、該分離層に外力を付与してＳｉＣ基板を第一のＳｉＣ基板と第二のＳｉＣ基板とに分離する分離工程と、
    から少なくとも構成されるＳｉＣ基板の加工方法。
  2. 該第一のサブストレートに貼着された該第一のＳｉＣ基板の分離面および該第二のサブストレートに貼着された該第二のＳｉＣ基板の分離面を平坦に仕上げる平坦化工程と、
    該第一のＳｉＣ基板の平坦に仕上げられた分離面および該第二のＳｉＣ基板の平坦に仕上げられた分離面にデバイスを形成するデバイス形成工程と、
    を含む請求項１記載のＳｉＣ基板の加工方法。
  3. 該第一のＳｉＣ基板から該第一のサブストレートを除去すると共に、該第二のＳｉＣ基板から該第二のサブストレートを除去するサブストレート除去工程を含む請求項１又は２記載のＳｉＣ基板の加工方法。
JP2018160620A 2018-08-29 2018-08-29 ＳｉＣ基板の加工方法 Active JP7201367B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018160620A JP7201367B2 (ja) 2018-08-29 2018-08-29 ＳｉＣ基板の加工方法
CN201910733404.4A CN110875173A (zh) 2018-08-29 2019-08-09 SiC基板的加工方法
US16/547,044 US10930561B2 (en) 2018-08-29 2019-08-21 SiC substrate processing method
DE102019212927.7A DE102019212927A1 (de) 2018-08-29 2019-08-28 Bearbeitungsverfahren für ein sic-substrat

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018160620A JP7201367B2 (ja) 2018-08-29 2018-08-29 ＳｉＣ基板の加工方法

Publications (2)

Publication Number Publication Date
JP2020035873A true JP2020035873A (ja) 2020-03-05
JP7201367B2 JP7201367B2 (ja) 2023-01-10

Family

ID=69526839

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018160620A Active JP7201367B2 (ja) 2018-08-29 2018-08-29 ＳｉＣ基板の加工方法

Country Status (4)

Country Link
US (1) US10930561B2 (ja)
JP (1) JP7201367B2 (ja)
CN (1) CN110875173A (ja)
DE (1) DE102019212927A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11024501B2 (en) 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region
US11034056B2 (en) 2019-05-17 2021-06-15 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods
US11219966B1 (en) 2018-12-29 2022-01-11 Wolfspeed, Inc. Laser-assisted method for parting crystalline material
US11826846B2 (en) 2018-12-29 2023-11-28 Wolfspeed, Inc. Laser-assisted method for parting crystalline material

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7166893B2 (ja) * 2018-11-21 2022-11-08 株式会社ディスコ ウエーハの生成方法
JP7330771B2 (ja) * 2019-06-14 2023-08-22 株式会社ディスコ ウエーハの生成方法およびウエーハの生成装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016035965A (ja) * 2014-08-01 2016-03-17 リンテック株式会社 板状部材の分割装置および板状部材の分割方法
JP2017057103A (ja) * 2015-09-15 2017-03-23 株式会社ディスコ 窒化ガリウム基板の生成方法
JP2017092314A (ja) * 2015-11-12 2017-05-25 株式会社ディスコ ＳｉＣ基板の分離方法
JP2018125390A (ja) * 2017-01-31 2018-08-09 株式会社ディスコ ウエーハ生成方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000094221A (ja) 1998-09-24 2000-04-04 Toyo Advanced Technologies Co Ltd 放電式ワイヤソー
DE102010030358B4 (de) * 2010-06-22 2014-05-22 Osram Opto Semiconductors Gmbh Verfahren zum Abtrennen einer Substratscheibe
JP6390898B2 (ja) * 2014-08-22 2018-09-19 アイシン精機株式会社 基板の製造方法、加工対象物の切断方法、及び、レーザ加工装置
US10364510B2 (en) * 2015-11-25 2019-07-30 Sciocs Company Limited Substrate for crystal growth having a plurality of group III nitride seed crystals arranged in a disc shape

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016035965A (ja) * 2014-08-01 2016-03-17 リンテック株式会社 板状部材の分割装置および板状部材の分割方法
JP2017057103A (ja) * 2015-09-15 2017-03-23 株式会社ディスコ 窒化ガリウム基板の生成方法
JP2017092314A (ja) * 2015-11-12 2017-05-25 株式会社ディスコ ＳｉＣ基板の分離方法
JP2018125390A (ja) * 2017-01-31 2018-08-09 株式会社ディスコ ウエーハ生成方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11024501B2 (en) 2018-12-29 2021-06-01 Cree, Inc. Carrier-assisted method for parting crystalline material along laser damage region
US11219966B1 (en) 2018-12-29 2022-01-11 Wolfspeed, Inc. Laser-assisted method for parting crystalline material
US11826846B2 (en) 2018-12-29 2023-11-28 Wolfspeed, Inc. Laser-assisted method for parting crystalline material
US11901181B2 (en) 2018-12-29 2024-02-13 Wolfspeed, Inc. Carrier-assisted method for parting crystalline material along laser damage region
US11911842B2 (en) 2018-12-29 2024-02-27 Wolfspeed, Inc. Laser-assisted method for parting crystalline material
US11034056B2 (en) 2019-05-17 2021-06-15 Cree, Inc. Silicon carbide wafers with relaxed positive bow and related methods
US11654596B2 (en) 2019-05-17 2023-05-23 Wolfspeed, Inc. Silicon carbide wafers with relaxed positive bow and related methods

Also Published As

Publication number Publication date
US10930561B2 (en) 2021-02-23
CN110875173A (zh) 2020-03-10
US20200075415A1 (en) 2020-03-05
DE102019212927A1 (de) 2020-03-05
JP7201367B2 (ja) 2023-01-10

Similar Documents

Publication Publication Date Title
JP7201367B2 (ja) ＳｉＣ基板の加工方法
CN107877011B (zh) SiC晶片的生成方法
TWI657496B (zh) ＳｉＣ鑄錠之切片方法
JP7187215B2 (ja) ＳｉＣ基板の加工方法
JP4733934B2 (ja) ウエーハの加工方法
JP2018125390A (ja) ウエーハ生成方法
KR102450902B1 (ko) SiC 웨이퍼의 생성 방법
JP2009206162A (ja) ウエーハの分割方法
JP2017195245A (ja) ＳｉＣウエーハの加工方法
JP2010045117A (ja) 光デバイスウエーハの加工方法
JP7235456B2 (ja) 半導体基板の加工方法
TW202040678A (zh) 元件晶片之製造方法
KR20190116070A (ko) 웨이퍼의 생성 방법
JP6001931B2 (ja) ウェーハの加工方法
JP2022025566A (ja) Ｓｉ基板生成方法
JP2016119370A (ja) ウエーハの加工方法
JP4402974B2 (ja) ウエーハの分割方法
JP6970554B2 (ja) 加工方法
JP2019212761A (ja) 面取り加工方法
US11195757B2 (en) Wafer processing method
JP7358011B2 (ja) 複数のデバイスチップの製造方法
JP2005223282A (ja) ウエーハの分割方法
TW201935549A (zh) 晶圓之加工方法
JP4402973B2 (ja) ウエーハの分割方法
JP2015149445A (ja) ウェーハの加工方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210616

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220613

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220621

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220812

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20221129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20221222

R150 Certificate of patent or registration of utility model

Ref document number: 7201367

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150