JP2020022096A5 - - Google Patents

Description

上記目的を達成するために、本発明の撮像素子は、遮光された複数の第１の画素をそれぞれ含む複数の第１の画素ブロックと、遮光されていない複数の第２の画素をそれぞれ含む複数の第２の画素ブロックとを有する画素部と、前記複数の第１の画素ブロックそれぞれに対して設けられ、それぞれＡＤ変換手段を備える複数の第１の読み出し手段と、前記複数の第２の画素ブロックそれぞれに対して設けられ、それぞれＡＤ変換手段を備える複数の第２の読み出し手段と、前記複数の第１の画素ブロックから前記複数の第１の読み出し手段に画素信号を読み出す第１の読み出し動作と、前記複数の第２の画素ブロックから前記複数の第２の読み出し手段へ画素信号を読み出す第２の読み出し動作と、を制御する制御手段と、を有し、前記制御手段は、前記第２の読み出し動作の開始に先立って、前記複数の第１の画素ブロックそれぞれに含まれる前記第１の画素の内、少なくとも予め決められた一部の第１の画素からの画素信号の第１の読み出し動作を終了するように制御する。

そこで、図９に示す動作では、ローリング駆動を行うと共に、ＯＢ画素ブロック３０１の画素信号の読み出しにかかる時間Ｔだけ、ＯＢ画素ブロック３０１のリセットを早める。つまり、時刻ｔ９００からｔ９０１において、垂直走査回路２０４によって、ＯＢ画素ブロック３０１のＯＢ画素３０２に対してのみ、制御信号ＰＲＥＳ、ＰＴＸを送ることで、リセット動作を行う。更に、各画素の読み出し開始時間を考慮して、リセット動作の開始時間をずらす。リセット動作の後、順次ＯＢ画素ブロック３０１のＯＢ画素３０２の蓄積動作が開始される。そして、時刻ｔ９００から時間Ｔ経過した後、時刻ｔ９０２からｔ９０３において、開口画素ブロック３０３の受光画素３０４のリセット動作を行い、それぞれ受光画素３０４の蓄積動作を開始する。以下、図７での説明と同様に、所定の蓄積時間が経過した後、時刻ｔ９０４からＯＢ画素ブロック３０１の画素信号の読み出しを行い、時刻ｔ９０５から開口画素ブロック３０３の画素信号の読み出しを開始する。

Claims (13)

1. 遮光された複数の第１の画素をそれぞれ含む複数の第１の画素ブロックと、遮光されていない複数の第２の画素をそれぞれ含む複数の第２の画素ブロックとを有する画素部と、
   前記複数の第１の画素ブロックそれぞれに対して設けられ、それぞれＡＤ変換手段を備える複数の第１の読み出し手段と、
   前記複数の第２の画素ブロックそれぞれに対して設けられ、それぞれＡＤ変換手段を備える複数の第２の読み出し手段と、
   前記複数の第１の画素ブロックから前記複数の第１の読み出し手段に画素信号を読み出す第１の読み出し動作と、前記複数の第２の画素ブロックから前記複数の第２の読み出し手段に画素信号を読み出す第２の読み出し動作と、を制御する制御手段と、を有し、
   前記制御手段は、前記第２の読み出し動作の開始に先立って、前記複数の第１の画素ブロックそれぞれに含まれる前記複数の第１の画素の内、少なくとも予め決められた一部の第１の画素からの画素信号の前記第１の読み出し動作を終了するように制御することを特徴とする撮像素子。
2. 前記第１の画素ブロックに含まれる前記複数の第１の画素の数は、前記第２の画素ブロックに含まれる前記複数の第２の画素の数よりも少ないことを特徴とする請求項１に記載の撮像素子。
3. 前記画素部および前記制御手段と、前記複数の第１の読み出し手段および前記複数の第２の読み出し手段とが、積層された異なる基板に配置されていることを特徴とする請求項１または２に記載の撮像素子。
4. 前記制御手段は、前記第２の読み出し動作の開始に先立って、前記複数の第１の画素ブロックそれぞれに含まれる前記複数の第１の画素すべてからの画素信号の前記第１の読み出し動作を終了するように制御することを特徴とする請求項１乃至３のいずれか１項に記載の撮像素子。
5. 前記制御手段は、前記複数の第１の画素と前記複数の第２の画素の電荷の蓄積動作の開始時間をずらすことで、画素信号の読み出し時における前記複数の第１の画素と前記複数の第２の画素の電荷の蓄積時間を揃えることを特徴とする請求項１乃至４のいずれか１項に記載の撮像素子。
6. 前記複数の第１の画素ブロックは、前記複数の第２の画素ブロックの周辺部に配置されていることを特徴とする請求項１乃至５のいずれか１項に記載の撮像素子。
7. 前記制御手段は、前記第２の読み出し動作の開始に先立って、前記複数の第１の画素ブロックそれぞれに含まれる前記複数の第１の画素の内、前記予め決められた一部の第１の画素からの画素信号の読み出しを終了するように前記第１の読み出し動作を制御すると共に、前記予め決められた一部の第１の画素を除く第１の画素からの画素信号を、前記第２の読み出し動作と並行して行うように前記第１の読み出し動作を制御することを特徴とする請求項１乃至３のいずれか１項に記載の撮像素子。
8. 前記複数の第１の画素ブロックは、前記複数の第２の画素ブロックから成る領域の長辺部と短辺部に配置され、
   前記制御手段は、前記第２の読み出し動作の開始に先立って、前記長辺部に配置された前記第１の画素ブロックそれぞれに含まれる前記複数の第１の画素すべてからの画素信号の読み出しを終了するように前記第１の読み出し動作を制御すると共に、前記短辺部に配置された前記第１の画素ブロックそれぞれに含まれる前記複数の第１の画素すべてからの画素信号を読み出す前記第１の読み出し動作を、前記第２の読み出し動作と並行して行うように制御することを特徴とする請求項１乃至３のいずれか１項に記載の撮像素子。
9. 前記第２の読み出し動作の開始に先立って前記第１の読み出し動作によって読み出された画素信号に基づいて、黒レベルを補正する補正手段を更に有することを特徴とする請求項１乃至８のいずれか１項に記載の撮像素子。
10. 前記第２の画素ブロックの画素信号と並行して読み出された前記第１の画素ブロックの画素信号に基づいて、前記第２の読み出し動作中の駆動信号の変動に伴う前記第２の画素ブロックの画素信号のばらつきを補正する補正手段を更に有することを特徴とする請求項７または８に記載の撮像素子。
11. 前記長辺部に配置された前記第１の画素ブロックの画素信号に基づいて黒レベルを補正し、前記短辺部に配置された前記第１の画素ブロックの画素信号に基づいて、前記第２の読み出し動作中の駆動信号の変動に伴う前記第２の画素ブロックの画素信号のばらつきを補正する補正手段を更に有することを特徴とする請求項８に記載の撮像素子。
12. 請求項１乃至８のいずれか１項に記載の撮像素子と、
    前記複数の第２の画素ブロックからの画素信号の読み出し開始に先立って、前記複数の第１の画素ブロックから読み出された画素信号に基づいて、黒レベルを補正する補正手段と
    を有することを特徴とする撮像装置。
13. 遮光された複数の第１の画素をそれぞれ含む複数の第１の画素ブロックと、遮光されていない複数の第２の画素をそれぞれ含む複数の第２の画素ブロックとを有する画素部と、前記複数の第１の画素ブロックそれぞれに対して設けられ、それぞれＡＤ変換手段を備える複数の第１の読み出し手段と、前記複数の第２の画素ブロックそれぞれに対して設けられ、それぞれＡＤ変換手段を備える複数の第２の読み出し手段と、前記複数の第１の画素ブロックから前記複数の第１の読み出し手段に画素信号を読み出す第１の読み出し動作と、前記複数の第２の画素ブロックから前記複数の第２の読み出し手段に画素信号を読み出す第２の読み出し動作と、を制御する制御手段と、を有する撮像素子の制御方法であって、
    前記第２の読み出し動作の開始に先立って、前記複数の第１の画素ブロックそれぞれに含まれる前記複数の第１の画素の内、少なくとも予め決められた一部の第１の画素からの画素信号の前記第１の読み出し動作を終了するように制御することを特徴とする撮像素子の制御方法。