JP2020021756A5 - - Google Patents
Download PDFInfo
- Publication number
- JP2020021756A5 JP2020021756A5 JP2018142168A JP2018142168A JP2020021756A5 JP 2020021756 A5 JP2020021756 A5 JP 2020021756A5 JP 2018142168 A JP2018142168 A JP 2018142168A JP 2018142168 A JP2018142168 A JP 2018142168A JP 2020021756 A5 JP2020021756 A5 JP 2020021756A5
- Authority
- JP
- Japan
- Prior art keywords
- sintered metal
- region
- low porosity
- metal layer
- metal sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000002184 metal Substances 0.000 claims description 50
- 229910052751 metal Inorganic materials 0.000 claims description 50
- 239000004065 semiconductor Substances 0.000 claims description 37
- 239000000463 material Substances 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 7
- 230000000875 corresponding Effects 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims 3
- 238000000034 method Methods 0.000 claims 2
- 239000010419 fine particle Substances 0.000 claims 1
- 238000010304 firing Methods 0.000 claims 1
- 239000010949 copper Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 238000001816 cooling Methods 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
Description
本発明は、半導体素子が焼結金属層を介して支持基板の上に接合されてなる半導体装置であって、前記焼結金属層には、接合されたときの前記半導体素子の外縁部よりも内側に当たる領域に、空孔率が他の領域よりも低い低空孔率領域が形成されており、前記焼結金属層の中には、前記低空孔率領域として、前記焼結金属層を上面側から下面側まで貫く柱状の低空孔率領域が形成されており、前記柱状の低空孔率領域は、前記半導体素子の外縁部よりも内側領域の直下に当たる前記焼結金属層の領域内の全域にわたって所定の間隔で複数個設けられていることを特徴とする。
≪第１の実施形態≫
図１Ａは、本発明の第１の実施形態に係る半導体装置１００の断面構造の例を示した図、図１Ｂは、本発明の第１の実施形態に係る半導体装置１００の上面図の例を示した図である。図１Ａ、図１Ｂに示すように、半導体装置１００は、半導体素子１が焼結金属層２を介して支持基板１０に接合されて構成される。ここで、図１Ｂの半導体装置１００の上面図は、半導体素子１が取り外されている状態の上面図を表し、また、図１Ａの断面図は、図１Ｂの平面図のＹ−Ｙ部分の半導体素子１を含む断面図を表している。
図１Ａは、本発明の第１の実施形態に係る半導体装置１００の断面構造の例を示した図、図１Ｂは、本発明の第１の実施形態に係る半導体装置１００の上面図の例を示した図である。図１Ａ、図１Ｂに示すように、半導体装置１００は、半導体素子１が焼結金属層２を介して支持基板１０に接合されて構成される。ここで、図１Ｂの半導体装置１００の上面図は、半導体素子１が取り外されている状態の上面図を表し、また、図１Ａの断面図は、図１Ｂの平面図のＹ−Ｙ部分の半導体素子１を含む断面図を表している。
本実施形態では、焼結金属層２の中に他の領域よりも空孔率の低い領域である低空孔率領域３が設けられている。低空孔率領域３は、焼結金属層２と同じ組成のペースト材を焼結した焼結金属接合材からなり、空孔率が他の領域よりも低いことを特徴とする。この低空孔率領域３は、図１Ｂに示すように、接合されたときの半導体素子１の外縁部よりも内側に当たる焼結金属層２の中に、半導体素子１の外縁部に沿ってその外縁部を１周するように形成される。また、低空孔率領域３は、図１Ａに示すように、焼結金属層２の上面部から下面部まで焼結金属層２を貫くように形成される。
したがって、本実施形態では、低空孔率領域３は、焼結金属層２を平面的に外側の高空孔率領域と内側の高空孔率領域に２分する、平面形状が細長紐状を呈する壁状の構造体ということができる。このような低空孔率領域３は、平面的には、必ずしも直線状に形成される必要はなく、うねりのある曲線状に形成されたものであってもよい。ただし、その平面形状は、応力による変形の偏りを避けるために、対称的なパターンであることが好ましい。
なお、低空孔率領域３の空孔率は、低空孔率領域３以外の焼結金属層２における領域の空孔率と比べて少なくとも１０％以上低いことが好ましく、さらには、低空孔率領域３の空孔率が１０％未満であることが好ましい。また、低空孔率領域３の上下方向（ｚ軸方向）の構造は、空孔率が一定の１層に限定されるものではなく、例えば、空孔率が連続的に変化するような多数の層から構成されるものであってもよい。
図２Ａに示すように、第１の実施形態および従来技術のいずれの場合も、半導体素子１のチップサイズを５ｍｍ×５ｍｍとした。また、第１の実施形態では、焼結金属層２内の低空孔率領域３は、半導体素子１の外縁部よりも１ｍｍ内側の直下位置に、０．２ｍｍの幅で設けられているものとした。これに対し、従来技術では、低空孔率領域３は、半導体素子１の外縁部直下の位置、つまり焼結金属層２の外縁部に０．２ｍｍの幅で設けられているものとした。また、焼結金属層２は、いずれの場合も厚さ５０μｍの焼結銅（Ｃｕ）層であるとした。
以上のように、本実施形態では、従来技術に比べ、熱変動に由来する応力により半導体素子１と焼結金属層２とが剥離したり、半導体素子１が破壊などのダメージを受けたりするリスクが減少する。また、焼結金属層２の端部から発生する亀裂も、低空孔率領域３が設けられた位置で停止させることができる。よって、本実施形態では、熱変動に強い信頼性の高い半導体装置１００が得られる。
また、本実施形態でも、低空孔率領域３は、焼結金属層２と同じ組成のペースト材を焼結した焼結金属接合材からなり、空孔率が他の領域よりも高いことを特徴とする。この場合、低空孔率領域３の空孔率は、低空孔率領域３以外の焼結金属層２の領域における空孔率と比べて少なくとも１０％以上低いことが好ましく、さらには、低空孔率領域３の空孔率が１０％未満であることが好ましい。
１ 半導体素子
２ 焼結金属層
３ 低空孔率領域
３ａ 壁状の低空孔率領域
３ｂ 柱状の低空孔率領域
４ 導電部材
５ 絶縁部材
６ 冷却部材
８ 亀裂
９ 電極
１０ 支持基板
１１ プレート
２０ 焼結金属シート
２１ ペースト材
１００，１００ａ，１００ｂ，１００ｃ，１００ｄ 半導体装置
２ 焼結金属層
３ 低空孔率領域
３ａ 壁状の低空孔率領域
３ｂ 柱状の低空孔率領域
４ 導電部材
５ 絶縁部材
６ 冷却部材
８ 亀裂
９ 電極
１０ 支持基板
１１ プレート
２０ 焼結金属シート
２１ ペースト材
１００，１００ａ，１００ｂ，１００ｃ，１００ｄ 半導体装置
Claims (7)
- 半導体素子が焼結金属層を介して支持基板の上に接合されてなる半導体装置であって、
前記焼結金属層には、接合されたときの前記半導体素子の外縁部よりも内側に当たる領域に、空孔率が他の領域よりも低い低空孔率領域が形成されており、
前記焼結金属層の中には、前記低空孔率領域として、前記焼結金属層を上面側から下面側まで貫く柱状の低空孔率領域が形成されており、
前記柱状の低空孔率領域は、前記半導体素子の外縁部よりも内側領域の直下に当たる前記焼結金属層の領域内の全域にわたって所定の間隔で複数個設けられていること
を特徴とする半導体装置。 - 請求項１に記載の半導体装置であって、
前記焼結金属層の前記低空孔率領域は、前記焼結金属層の前記他の領域と同じ材料で構成されていること
を特徴とする半導体装置。 - 請求項１に記載の半導体装置であって、
前記焼結金属層の中には、前記低空孔率として、前記焼結金属層を上面側から下面側まで貫き、平面形状が細長紐状を呈する壁状の低空孔率領域が形成されており、
前記壁状の低空孔率領域は、前記半導体素子の外縁部に沿って、前記半導体素子の中央部直下の領域を取り囲むように形成され、
前記柱状の低空孔率領域は、複数個、前記壁状の低空孔率領域に囲まれた内側の領域に形成されていること
を特徴とする半導体装置。 - 半導体素子と支持基板との間に配置されて、前記半導体素子と前記支持基板とを接合する焼結金属シートであって、
前記半導体素子と前記支持基板とを接合したとき、前記半導体素子の外縁部よりも内側に当たる領域に、空孔率が他の領域よりも低い低空孔率領域が形成されており、
前記焼結金属層の中には、前記低空孔率領域として、前記焼結金属層を上面側から下面側まで貫く柱状の低空孔率領域が形成されており、
前記柱状の低空孔率領域は、前記半導体素子の外縁部よりも内側領域の直下に当たる前記焼結金属層の領域内の全域にわたって所定の間隔で複数個設けられていること
を特徴とする焼結金属シート。 - 請求項４に記載の焼結金属シートであって、
前記低空孔率領域を構成する材料は、前記他の領域を構成する材料と同じであること
を特徴とする焼結金属シート。 - 金属微粒子を含むペースト材を焼成して焼結金属シートを作製する工程と、
前記焼結金属シート上の所定の位置に、前記焼結金属シートを上面および下面から挟むように電極を配置し、前記電極に挟まれた前記焼結金属シートの領域に通電することにより、空孔率が他の領域よりも低い低空孔率領域を形成する工程と、
を有すること
を特徴とする焼結金属シートの製造方法。 - 請求項６に記載の焼結金属シートの製造方法であって、
前記低空孔率領域を形成する工程において、前記焼結金属シート上に前記電極を配置するときには、前記焼結金属シートの外縁部よりも内側の位置に配置すること
を特徴とする焼結金属シートの製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018142168A JP7072462B2 (ja) | 2018-07-30 | 2018-07-30 | 半導体装置、焼結金属シートおよび焼結金属シートの製造方法 |
| US17/261,715 US11437338B2 (en) | 2018-07-30 | 2019-03-20 | Semiconductor device, sintered metal sheet, and method for manufacturing sintered metal sheet |
| PCT/JP2019/011935 WO2020026516A1 (ja) | 2018-07-30 | 2019-03-20 | 半導体装置、焼結金属シートおよび焼結金属シートの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2018142168A JP7072462B2 (ja) | 2018-07-30 | 2018-07-30 | 半導体装置、焼結金属シートおよび焼結金属シートの製造方法 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2020021756A JP2020021756A (ja) | 2020-02-06 |
| JP2020021756A5 true JP2020021756A5 (ja) | 2021-03-25 |
| JP7072462B2 JP7072462B2 (ja) | 2022-05-20 |
Family
ID=69231124
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2018142168A Active JP7072462B2 (ja) | 2018-07-30 | 2018-07-30 | 半導体装置、焼結金属シートおよび焼結金属シートの製造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11437338B2 (ja) |
| JP (1) | JP7072462B2 (ja) |
| WO (1) | WO2020026516A1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE112021007870T5 (de) | 2021-06-23 | 2024-04-04 | Mitsubishi Electric Corporation | Halbleitereinrichtung und verfahren zum herstellen einer halbleitereinrichtung |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010248617A (ja) | 2009-03-26 | 2010-11-04 | Nippon Handa Kk | 多孔質銀製シート、金属製部材接合体の製造方法、金属製部材接合体、電気回路接続用バンプの製造方法および電気回路接続用バンプ |
| CN105190856A (zh) | 2013-03-28 | 2015-12-23 | 株式会社安川电机 | 半导体装置、电力转换装置和半导体装置的制造方法 |
| JP6066952B2 (ja) | 2014-03-20 | 2017-01-25 | 三菱電機株式会社 | 半導体モジュールの製造方法 |
| JP2015216160A (ja) | 2014-05-08 | 2015-12-03 | 三菱電機株式会社 | 電力用半導体装置および電力用半導体装置の製造方法 |
| US9905532B2 (en) * | 2016-03-09 | 2018-02-27 | Toyota Motor Engineering & Manufacturing North America, Inc. | Methods and apparatuses for high temperature bonding and bonded substrates having variable porosity distribution formed therefrom |
| JP6890520B2 (ja) * | 2017-10-04 | 2021-06-18 | 三菱電機株式会社 | 電力用半導体装置 |
-
2018
- 2018-07-30 JP JP2018142168A patent/JP7072462B2/ja active Active
-
2019
- 2019-03-20 WO PCT/JP2019/011935 patent/WO2020026516A1/ja active Application Filing
- 2019-03-20 US US17/261,715 patent/US11437338B2/en active Active
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10553368B2 (en) | Galvanic pellicle removable attachment tool | |
| JP2011524647A5 (ja) | ||
| TWI559462B (zh) | Ceramic package | |
| JP6342769B2 (ja) | 静電チャック | |
| JP6696483B2 (ja) | コイル部品 | |
| ES2534945T3 (es) | Procedimiento de ensamblaje de un transductor ultrasónico y transductor obtenido por el procedimiento | |
| JP2020021756A5 (ja) | ||
| JP6449988B2 (ja) | 電子部品収納用基板および電子部品実装パッケージ | |
| US20140125448A1 (en) | Chip thermistor | |
| JPWO2017199668A1 (ja) | 圧電アクチュエータ | |
| JP7072462B2 (ja) | 半導体装置、焼結金属シートおよび焼結金属シートの製造方法 | |
| TWI738712B (zh) | 貫通電極基板及其製造方法 | |
| US20180130716A1 (en) | Electronic element mounting substrate, and electronic device | |
| US10788064B2 (en) | Composite structure | |
| JPWO2016084457A1 (ja) | サーミスタ素子および回路基板 | |
| JP2019186295A (ja) | 電子部品及び電子部品の作製方法 | |
| JP6495643B2 (ja) | セラミック配線基板および電子部品実装パッケージ | |
| JP6565167B2 (ja) | 実装構造体 | |
| JP5794872B2 (ja) | 熱電モジュール | |
| KR102571364B1 (ko) | 3ｄ 커넥터 구조체, 3ｄ 커넥터 구조체를 제조하기 위한 방법 및 온도 센서 | |
| CN103043605B (zh) | 微型电镀立体结构提高圆片级金属键合强度的工艺方法 | |
| JP2006060080A (ja) | 積層コンデンサ | |
| JP2009054743A (ja) | セラミックパッケージ | |
| JP6955629B2 (ja) | ヒータ及びその製造方法 | |
| JP6154248B2 (ja) | 流路部材およびこれを用いた熱交換器ならびに半導体製造装置 |