JP2020014189A - パッケージ基板及びこれを含むチップパッケージ - Google Patents

パッケージ基板及びこれを含むチップパッケージ Download PDF

Info

Publication number
JP2020014189A
JP2020014189A JP2019044455A JP2019044455A JP2020014189A JP 2020014189 A JP2020014189 A JP 2020014189A JP 2019044455 A JP2019044455 A JP 2019044455A JP 2019044455 A JP2019044455 A JP 2019044455A JP 2020014189 A JP2020014189 A JP 2020014189A
Authority
JP
Japan
Prior art keywords
substrate
antenna unit
cavity
insulating layers
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019044455A
Other languages
English (en)
Other versions
JP7318169B2 (ja
Inventor
ソン、キ−ジュン
Kijung Sung
ジ、ユン−ジェ
Yunje Ji
チョイ、ジェ−ウン
Jaewoong Choi
キム、テ−ソン
Taeseong Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2020014189A publication Critical patent/JP2020014189A/ja
Application granted granted Critical
Publication of JP7318169B2 publication Critical patent/JP7318169B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/13Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492Bases or plates or solder therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64Impedance arrangements
    • H01L23/66High-frequency adaptations
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64Impedance arrangements
    • H01L2223/66High-frequency adaptations
    • H01L2223/6661High-frequency adaptations for passive devices
    • H01L2223/6677High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Waveguide Aerials (AREA)

Abstract

【課題】パッケージ基板及びこれを含むチップパッケージを提供する。【解決手段】パッケージ基板は、一面に第1アンテナ部210が形成された第1基板110と、第1基板110と向かい合う一面に第2アンテナ部220が形成され、第1基板110の他面に結合した第2基板120と、第1アンテナ部210と第2アンテナ部220との間に位置するように、第1基板110及び第2基板220のうちの少なくともいずれか1つに形成されたキャビティC1を含む。【選択図】図1

Description

本発明は、パッケージ基板(package substrate)及びこれを含むチップパッケージ(chip package)に関する。
無線通信技術の発展により、単純な音声送受信本位の通信サービスから、動画放送、画像電話、ファイル伝送等の様々なマルチメディア応用サービスが増大している。このような様々な無線通信サービス開始の裏面には使用周波数帯域のバンド多重化やGHz以上の高周波帯域の使用があった。また、高周波帯域を活用することによりアンテナのサイズが小さくなってきた。
韓国公開特許 第10−2011−0002112号公報
本発明は、アンテナが実装されたパッケージ基板を提供することを目的とする。
本発明の一側面によれば、一面に第1アンテナ部が形成された第1基板と、上記第1基板と向かい合う一面に第2アンテナ部が形成され、上記第1基板の他面に結合した第2基板と、上記第1アンテナ部と上記第2アンテナ部との間に位置するように、上記第1基板及び第2基板のうちの少なくともいずれか1つに形成されたキャビティと、を含むパッケージ基板が提供される。
本発明の他の側面によれば、一面に第1アンテナ部が形成された第1基板と、上記第1基板と向かい合う一面に第2アンテナ部が形成され、上記第1基板の他面に結合した第2基板と、上記第1アンテナ部と上記第2アンテナ部との間に位置するように、上記第1基板及び第2基板のうちの少なくともいずれか1つに形成されたキャビティと、上記第2基板の他面に実装されるチップと、を含むチップパッケージが提供される。
本発明の一実施例に係るパッケージ基板を示す図である。 本発明の一実施例に係るパッケージ基板の一部を示す斜視図である。 本発明の一実施例に係るパッケージ基板の第1基板を示す図である。 本発明の一実施例に係るパッケージ基板の第2基板を示す図である。 図2の[A]部分を示す図である。 本発明の様々な実施例に係るパッケージ基板を示す図である。 本発明の様々な実施例に係るパッケージ基板を示す図である。 本発明の様々な実施例に係るパッケージ基板を示す図である。 本発明の様々な実施例に係るパッケージ基板を示す図である。 本発明の一実施例に係るチップパッケージを示す図である。 本発明の一実施例に係るチップパッケージを示す図である。 本発明の他の実施例に係るチップパッケージを示す図である。
本発明に係るパッケージ基板及びチップパッケージの実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明を省略する。
また、以下で使用する「第1」、「第2」等の用語は、同一または対応する構成要素を区別するための識別記号に過ぎず、同一または対応する構成要素が第1、第2等の用語により限定されることはない。
また、「結合」とは、各構成要素間の接触関係において、各構成要素間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用される。
図1は、本発明の一実施例に係るパッケージ基板を示す断面図であり、図2は、本発明の一実施例に係るパッケージ基板の一部を示す斜視図であり、図3は、本発明の一実施例に係るパッケージ基板の第1基板を示す図であり、図4は、本発明の実施例に係るパッケージ基板の第2基板を示す図であり、図5は、図2の[A]部分を示す図である。
本発明の実施例に係るパッケージ基板は、第1基板110と第2基板120とを含み、第1基板110及び第2基板120のうちの少なくとも1つにはキャビティが形成される。 以下では図1から図5を参照して、先ず第1基板110にキャビティC1が形成される一実施例について説明する。
第1基板110は、複数の絶縁層を含む多層基板であり得る。第1基板110は、3つの絶縁層を含むことができるが、これに制限されない。
第1基板110の絶縁層は、樹脂を主成分とする資材である。第1基板110の絶縁層に含有された樹脂は、熱硬化性樹脂、熱可塑性樹脂等の様々な材料で構成されることができる。例えば、第1基板110の絶縁層の樹脂としては、エポキシ系樹脂、ポリイミド、LCP等が挙げられる。ここで、エポキシ系樹脂としては、ナフタレン系エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ノボラック系エポキシ樹脂、クレゾールノボラック系エポキシ樹脂、ゴム変性型エポキシ樹脂、環型脂肪族系エポキシ樹脂、シリコン系エポキシ樹脂、窒素系エポキシ樹脂、リン系エポキシ樹脂などが挙げられるが、これらに限定されない。
第1基板110の絶縁層は、上記樹脂に無機充填剤が含有されたものであることができる。無機充填剤としては、シリカ(SiO)、硫酸バリウム(BaSO)、アルミナ(Al)のうちのいずれか1種、または2種以上を組み合わせて用いることができる。無機充填剤には、それ以外にも炭酸カルシウム、炭酸マグネシウム、フライアッシュ、天然シリカ、合成シリカ、カオリン、クレー、酸化カルシウム、酸化マグネシウム、酸化チタン、酸化亜鉛、水酸化カルシウム、水酸化アルミニウム、水酸化マグネシウム、タルク、マイカ、ハイドロタルサイト、ケイ酸アルミニウム、ケイ酸マグネシウム、ケイ酸カルシウム、焼成タルク、ウォラストナイト、チタン酸カリウム、硫酸マグネシウム、硫酸カルシウム、リン酸マグネシウム等が挙げられるが、それらに制限されない。
第1基板110において、複数の絶縁層間には回路層が介在されることができる。回路層は、電気信号を伝達するようにパターニングされた回路310を含む層であって、上記回路310は、第1アンテナ部210に電気的に接続したり、電源を供給したり、またはグラウンドとして使用されたりすることができる。また、上記回路310は、銅(Cu)、銀(Ag)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、白金(Pt)等の金属またはこれらの合金で形成することができる。回路310は、絶縁層により互いに絶縁される。一方、第1基板110は、絶縁層が3個、回路層が4個で構成されることができる。
互いに異なる絶縁層に形成された回路310は、絶縁層を貫通するビア410を介して電気的に接続することができる。ビア410は、回路層の回路310と同じ金属で形成することができる。
第1基板110のビア410は、グラウンドビアを含むことができる。グラウンドビアは、グラウンド機能をする回路に接続可能であり、第1基板110の複数の絶縁層にそれぞれ形成され、スタック(stack)構造を形成することができる。グラウンドビアは、第1基板110の複数の絶縁層に垂直に一直線となるように形成できる。このスタック構造のグラウンドビアは、第1基板110に複数形成できる。
図2には、スタック構造のグラウンドビア410'が示されている。
また、図3の(a)には、第1基板110の一面(上面)が示されており、第1基板110の一面(上面)に複数のビアのパッド311が形成される。図3の(a)に示されているビアのうちの一部がグラウンドビアであり得る。
第1基板110の最外層絶縁層にはソルダーレジスト層SRを形成できる。ソルダーレジスト層SRは、最外層絶縁層の外側表面に形成されている最外層回路を保護し、最外層回路の一部を露出させる。
第1基板110の一面には、第1アンテナ部210が形成される。ここで、第1基板110の「一面」とは、外側面を意味し、後述する第2基板120と向かい合わない面であって、図1では、上面である。
第1アンテナ部210は、RF信号を放射または受信する役割を担い、10GHz以上の高周波信号を処理できる。第1アンテナ部210は、金属で形成されることができ、第1アンテナ部210を形成する金属としては、銅(Cu)、銀(Ag)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、白金(Pt)等の金属またはこれらの合金を用いることができる。この第1アンテナ部210は、パッチ(patch)アンテナA1であることが可能であり、多角形、円形等の様々な横断面形状を有することができ、互いに離隔して複数形成できる。すなわち、第1アンテナ部210は、パッチアンテナA1のアレイ(array)を含むことができる。
第1アンテナ部210は、第1基板110の複数の絶縁層のうち、第2基板120と向かい合わない最外層(図1では、最上層)絶縁層の外側表面に形成される。
第2基板120は、複数の絶縁層を含む多層基板であり得る。第2基板120は、5個の絶縁層を含むことができるが、これに制限されない。
第2基板120の絶縁層は、樹脂を主成分とする資材である。第2基板120の絶縁層に含有された樹脂は、熱硬化性樹脂、熱可塑性樹脂等の様々な材料で構成されることができる。例えば、第2基板120の絶縁層の樹脂としては、エポキシ系樹脂、ポリイミド、LCP等が挙げられる。ここで、エポキシ系樹脂には、ナフタレン系エポキシ樹脂、ビスフェノールA型エポキシ樹脂、ビスフェノールF型エポキシ樹脂、ノボラック系エポキシ樹脂、クレゾールノボラック系エポキシ樹脂、ゴム変性型エポキシ樹脂、環型脂肪族系エポキシ樹脂、シリコン系エポキシ樹脂、窒素系エポキシ樹脂、リン系エポキシ樹脂等が挙げられるが、これらに限定されない。
第2基板120の絶縁層は、上記の樹脂に無機充填剤が含有されたものであることができる。無機充填剤としては、シリカ(SiO)、硫酸バリウム(BaSO)、アルミナ(Al)のうちのいずれか1種、または2種以上を組み合わせて用いることができる。無機充填剤としては、それ以外にも炭酸カルシウム、炭酸マグネシウム、フライアッシュ、天然シリカ、合成シリカ、カオリン、クレー、酸化カルシウム、酸化マグネシウム、酸化チタン、酸化亜鉛、水酸化カルシウム、水酸化アルミニウム、水酸化マグネシウム、タルク、マイカ、ハイドロタルサイト、ケイ酸アルミニウム、ケイ酸マグネシウム、ケイ酸カルシウム、焼成タルク、ウォラストナイト、チタン酸カリウム、硫酸マグネシウム、硫酸カルシウム、リン酸マグネシウム等が挙げられ、その物質に制限はない。
第2基板120において複数の絶縁層間には回路層が介在できる。回路層は、電気信号を伝達するためにパターニングされた回路320を含む層であって、上記回路320は、銅(Cu)、銀(Ag)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、白金(Pt)等の金属またはこれらの合金で形成することができる。回路320は、絶縁層により互いに絶縁される。一方、第2基板120は、絶縁層が5個、回路層が6個、または絶縁層が7個、回路層が8個で構成されることができるが、これに制限されない。
第1基板110と同様に、互いに異なる絶縁層に形成された回路320は、絶縁層を貫通するビア420を介して電気的に接続することができる。ビア420は、回路層の回路320と同じ金属で形成することができる。
第2基板120の最外層絶縁層には、ソルダーレジスト層SRを形成することができる。ソルダーレジスト層SRは、最外層絶縁層の外側表面に形成されている最外層回路を保護し、最外層回路の一部を露出させる。一方、露出された最外層回路にはソルダー部材Sを接合できる。
第2基板120の一面には、第2アンテナ部220が形成される。ここで、第2基板120の「一面」とは、第1基板110と向かい合う面であって、図1では上面である。
第2アンテナ部220は、上記第1アンテナ部210と相互作用し、10GHz以上の高周波信号を処理できる。第2アンテナ部220は、金属で形成されることができ、第2アンテナ部220を形成する金属としては、銅(Cu)、銀(Ag)、パラジウム(Pd)、アルミニウム(Al)、ニッケル(Ni)、チタン(Ti)、金(Au)、白金(Pt)等の金属またはこれらの合金を用いることができる。この第2アンテナ部220は、パッチ(patch)アンテナA2であることが可能であり、多角形、円形等の様々な横断面形状を有することができ、互いに離隔して複数形成されることができる。すなわち、第2アンテナ部220は、パッチアンテナA2のアレイ(array)を含むことができる。
第2アンテナ部220は、第2基板120の複数の絶縁層のうち、第1基板110と向かい合う最外層絶縁層(図1において第2基板120の最上層に位置する絶縁層)の外側表面に形成される。
第1アンテナ部210と第2アンテナ部220とは互いに対応する位置に形成され、その個数も互いに同一である。
一方、第1基板110内にはキャビティC1が形成され、キャビティC1は、第1アンテナ部210と第2アンテナ部220との間に位置する。キャビティC1は、第1基板110の他面に開放される。すなわち、キャビティC1は、第2基板120側に開放される。 必要によって、キャビティC1は、第1基板110の側面にも開放されることができる。
キャビティC1は、第1基板110を上下に完全に貫通することではなく、第1基板110の複数の絶縁層のうちの少なくとも1つを貫通する。キャビティC1は、第1基板110の複数の絶縁層のうち、第1アンテナ部210が形成された最外層絶縁層を除いた残りの絶縁層のうちの少なくとも1つを貫通することができる。
図2には、第1基板110及び第2基板120の一部が示されており、キャビティC1が露出するように切断された状態を示している。図2を参照すると、キャビティC1は、第1基板110の複数の絶縁層のうちの第1アンテナ部210が形成された最外層絶縁層を除いた残りの絶縁層の全体を貫通することができる。
キャビティC1は、第1アンテナ部210と第2アンテナ部220との間に位置し、第1アンテナ部210と第2アンテナ部220とがそれぞれ互いに対応する位置に形成される。第1アンテナ部210が複数のパッチアンテナA1を含み、第2アンテナ部220が第1アンテナ部210に対応するように複数のパッチアンテナA2を含む場合、キャビティC1も第1アンテナ部210及び第2アンテナ部220に対応するように複数形成されることができる。複数のキャビティC1は、第1基板110の絶縁層により互いに離隔することができる。
キャビティC1は、第1アンテナ部210及び第2アンテナ部220のそれぞれのアンテナパッチA1、A2の横断面積より大きい横断面積を有することができる。
キャビティC1には、絶縁層(例えば、FR4(誘電定数Dk=3.55))よりも低い誘電率を有する空気(誘電定数Dk=1)が満たされるので、第1アンテナ部210と第2アンテナ部220の高周波信号に対する相互作用のときに信号損失を小さくできる。
第1基板110と第2基板120との間は、互いに離隔することができる。このため、第1基板110と第2基板120との間に形成された空間を介して空気が移動できる。 温度変化に応じてキャビティC1の内部空気の体積は増加または縮小することになり、第1基板110と第2基板120との間の空間を介して空気が移動できるので、第1基板110の温度変化に応じる損傷を少なくできる。
第1基板110と第2基板120との間には低融点金属部材を介在できる。すなわち、第1基板110と第2基板120とは低融点金属部材により接合可能である。ここで、低融点金属部材は、回路310または320を形成する金属の溶融点より低い溶融点を有する金属で形成されたものである。例えば、第1基板110と第2基板120との間にはソルダー部材Sを介在できる。ソルダー部材Sは、ソルダーボール(solder ball)であり得る。
低融点金属部材またはソルダー部材Sは、ソルダーレジスト層SRを介して露出する最外層回路に付着できる。
ソルダー部材Sの間を介して外部空気がキャビティC1内に流入されたり、キャビティC1内の空気が外部に流出されたりする。例えば、図5に示すように、温度が上昇すると、キャビティC1内の空気の一部がソルダー部材Sの間を介して外部に流出されることができる。
図3の(b)には第1基板110の他面(下面)が示されており、図3の(a)のビア410に対応して複数のソルダー部材Sが形成されている。図4に示されている第2基板120の一面(上面)を参照すると、複数のソルダー部材Sは、第2基板120の一面(上面)に形成されたビアパッド321に接合できる。
図6の(a)に示すように、キャビティC2は、第1基板110ではなく第2基板120にのみ形成されることができる。この場合、第1基板110は、絶縁層が1個、回路層が2個であり得る。また、キャビティC2は、第2基板120の一面に開放され、第2アンテナ部220は、キャビティC2の底面に形成されることができる。第2基板120は、絶縁層が7個、回路層が8個、または、絶縁層が9個、回路層が10個で構成できるが、これに制限されない。キャビティC2は、第2基板120の上下面をすべて貫通することではなく、第2基板120の複数の絶縁層のうち、第1基板110と向かい合わない最外層絶縁層を除いた残りの絶縁層のうちの少なくとも1つを貫通することができる。
また、図6の(b)に示すように、キャビティC1、C2は、第1基板110及び第2基板120すべてに形成されることができる。この場合、第1基板110のキャビティC1は、第2基板120側に開放され、第2基板120のキャビティC2は、第1基板110側に開放され、2つのキャビティC1、C2の位置は互いに対応する。
図6に示されている実施例は、図1から図5に比べて、キャビティの位置のみ異なるので、上述した説明を図6にも適用できる。
図7から図9は、第1基板110と第2基板120とを接合する様々な媒介体を示している。
図7を参照すると、第1基板110と第2基板120とが互いに離隔しており、第1基板110と第2基板120との間に金属ポストPが介在できる。すなわち、第1基板110と第2基板120とは金属ポストPを介して接合可能である。金属ポストPは、複数形成可能であり、この場合、低融点金属部材またはソルダー部材Sに比べて、互いの高さの差を小さくできる。金属ポストPは、回路310、または320と同じ金属で形成可能であり、例えば、銅で形成することができる。
一方、図8に示すように、第1基板110と第2基板120とを接合する媒介体としては、低融点金属部材(ソルダー部材S)及び金属ポストPすべてを含むことができ、図9に示すように、第1基板110と第2基板120とを接合する媒介体としては、金属ポストPのみを含むことができる。一方、再び図3の(b)を参照すると、第1基板110と第2基板120とを接合する媒介体としては、低融点金属部材(ソルダー部材S)のみ含まれることができる。このように、第1基板110と第2基板120とを接合する媒介体は様々である。
本発明の一実施例に係るチップパッケージは、一面に第1アンテナ部210が形成された第1基板110と、上記第1基板110と向かい合う一面に第2アンテナ部220が形成され、上記第1基板110の他面に結合した第2基板120と、上記第1アンテナ部210と上記第2アンテナ部220との間に位置するように、上記第1基板110及び第2基板120のうちの少なくともいずれか1つに形成されたキャビティと、上記第2基板の他面に実装されるチップ500と、を含む。
図10及び図11は、キャビティが第1基板110に形成された本発明の一実施例に係るチップパッケージを示す図である。
以下では、図10及び図11を参照して、先ずキャビティC1が第1基板110に形成された場合について説明する。
第1基板110は、複数の絶縁層を含む多層基板であり得る。第1基板110は、3個の絶縁層を含むことができるが、これに制限されない。
第1基板110において複数の絶縁層の間には回路層が介在できる。互いに異なる絶縁層に形成された回路310は、絶縁層を貫通するビア410を介して電気的に接続することができる。
第1基板110の最外層絶縁層にはソルダーレジスト層SRを形成できる。ソルダーレジスト層SRは、最外層絶縁層の外側表面に形成された最外層回路を保護し、最外層回路の一部を露出させる。
第1基板110の一面には第1アンテナ部210が形成される。第1アンテナ部210は、第1基板110の複数の絶縁層のうちの第2基板120と向かい合わない最外層(図10では、複数の絶縁層のうちの最上層)絶縁層の外側表面に形成される。
第2基板120は、複数の絶縁層を含む多層基板であり得る。第2基板120は、5個の絶縁層を含むことができるが、これに制限されない。
第2基板120において複数の絶縁層の間には回路層が介在できる。互いに異なる絶縁層に形成された回路320は、絶縁層を貫通するビア420を介して電気的に接続することができる。
第2基板120の最外層絶縁層にはソルダーレジスト層SRを形成できる。ソルダーレジスト層SRは、最外層絶縁層の外側表面に形成された最外層回路を保護し、最外層回路の一部を露出させる。
第2基板120の一面には、第2アンテナ部220が形成される。すなわち、第2基板120の第1基板110と向かい合う面に第2アンテナ部220が形成される。
第1アンテナ部210及び第2アンテナ部220はそれぞれパッチアンテナA1、A2を含むことができ、複数のパッチアンテナA1、A2を含むパッチアンテナアレイを含むことができる。第1アンテナ部210と第2アンテナ部220とは互いに対応する位置に形成され、その個数も互いに同一である。
第1基板110内にはキャビティC1が形成され、キャビティC1は、第1アンテナ部210と第2アンテナ部220との間に位置する。キャビティC1は、第1基板110の他面に開放される。すなわち、キャビティC1は、第2基板120側に開放される。必要によって、キャビティC1は、第1基板110の側面にも開放されることができる。
キャビティC1は、第1基板110を上下に完全に貫通しなく、第1基板110の複数の絶縁層のうちの少なくとも1つを貫通する。キャビティC1は、第1基板110の複数の絶縁層のうち、第1アンテナ部210が形成された最外層絶縁層を除いた残りの絶縁層のうちの少なくとも1つを貫通することができる。キャビティC1は、第1基板110の複数の絶縁層のうち、第1アンテナ部210が形成された最外層絶縁層を除いた残りの絶縁層の全体を貫通することができる。
キャビティC1は、第1アンテナ部210と第2アンテナ部220との間に位置し、第1アンテナ部210と第2アンテナ部220とはそれぞれ互いに対応する位置に形成される。第1アンテナ部210が複数のパッチアンテナA1を含み、第2アンテナ部220が第1アンテナ部210に対応するように複数のパッチアンテナA2を含む場合、キャビティC1も第1アンテナ部210及び第2アンテナ部220に対応するように複数形成されることができる。複数のキャビティC1は、第1基板110の絶縁層により互いに離隔することができる。
キャビティC1は、第1アンテナ部210及び第2アンテナ部220のそれぞれのアンテナパッチA1、A2の横断面積より大きい横断面積を有することができる。
第1基板110と第2基板120との間は互いに離隔することができる。このため、第1基板110と第2基板120との間に形成された空間を介して空気が移動できる。温度変化に応じてキャビティC1の内部空気の体積は増加または縮小することができ、第1基板110と第2基板120との間の空間を介して空気が移動できるので、第1基板110の温度変化に応じる損傷を少なくできる。
第1基板110と第2基板120との間には低融点金属部材が介在できる。すなわち、第1基板110と第2基板120とは低融点金属部材により接合可能である。ここで、低融点金属部材は、回路を形成する金属の溶融点より低い溶融点を有する金属で形成されたものである。例えば、第1基板110と第2基板120との間にはソルダー部材Sを介在できる。ソルダー部材Sは、ソルダーボール(solder ball)であり得る。
低融点金属部材またはソルダー部材Sは、ソルダーレジスト層SRを介して露出される最外層回路に付着できる。
チップ500は、第2基板120の他面に実装され、RFICであり得る。チップ500は、ビアを介して第2アンテナ部220に電気的に接続することができる。
本発明の一実施例に係るチップパッケージは、第3基板130をさらに含むことができる。
第3基板130は、第2基板120の他面に結合する基板であって、第3基板130には上下面を貫通する開口が形成され、上記開口内にチップ500が位置することができる。 この第3基板130は、パッケージ基板をメインボード(MB)に接続させる役割をすることができる。
第3基板130は、多層基板で構成でき、回路層及びビアを備えることができる。第3基板130の回路層は、ソルダー部材Sによりメインボード(MB)のパッドと接合することができる。
図11には、第1基板110、第2基板120及び第3基板130の結合関係が示されている。
図10及び図11とは異なって、キャビティC2は、第2基板120に形成されることができる。キャビティC2は、第2基板120にのみ形成されることもできる。この場合、第1基板110は、絶縁層が1個、回路層が2個で構成されることができる。また、キャビティC2は、第2基板120の一面に開放され、第2アンテナ部220がキャビティC2の底面に形成されることができる。第2基板120は、絶縁層が7個、回路層が8個、または絶縁層が9個、回路層が10個で構成されることができるが、これに制限されない。キャビティC2は、第2基板120の上下面をすべて貫通することではなく、第2基板120の複数の絶縁層のうちの第1基板110と向かい合わない最外層絶縁層を除いた残りの絶縁層のうちの少なくとも1つを貫通することができる。
また、キャビティC1、C2は、第1基板110及び第2基板120すべてに形成されることができる。この場合、第1基板110のキャビティC1は、第2基板120側に開放され、第2基板120のキャビティC2は、第1基板110側に開放されて、2つのキャビティC1、C2の位置は、互いに対応する。
図12は、本発明の他の実施例に係るチップパッケージを示す図である。
図12に示すように、本発明の他の実施例は、図10及び図11に示された本発明の一実施例に比べて、第1基板110と第2基板120とを接合する媒介体が異なる。
図12を参照すると、第1基板110と第2基板120とが互いに離隔しており、第1基板110と第2基板120との間に金属ポストPが介在されることができる。すなわち、第1基板110と第2基板120とは金属ポストPを介して接合することができる。金属ポストPは、複数形成されることができ、この場合、低融点金属部材またはソルダー部材Sに比べて、互いの高さの差を小さくできる。金属ポストPは、回路と同じ金属で形成可能であり、例えば、銅で形成することができる。
第1基板110と第2基板120とを接合する媒介体としては、低融点金属部材(ソルダー部材S)及び金属ポストPすべてを含むことができ、第1基板110と第2基板120とを接合する媒介体としては、金属ポストPのみを含むこともできる。
以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載された本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加等により本発明を様々に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。
110 第1基板
120 第2基板
130 第3基板
210 第1アンテナ部
A1 パッチアンテナ
220 第2アンテナ部
A2 パッチアンテナ
310、320 回路
311、321 パッド
410、410'、420 ビア
500 チップ
C キャビティ
SR ソルダーレジスト層
S ソルダー部材
P 金属ポスト
MB メインボード

Claims (20)

  1. 一面に第1アンテナ部が形成された第1基板と、
    前記第1基板と向かい合う一面に第2アンテナ部が形成され、前記第1基板の他面に結合した第2基板と、
    前記第1アンテナ部と前記第2アンテナ部との間に位置するように、前記第1基板及び第2基板のうちの少なくともいずれか1つに形成されたキャビティと、
    を含むパッケージ基板。
  2. 前記キャビティは、前記第1基板内に、前記第1基板の他面側に開放するように形成される請求項1に記載のパッケージ基板。
  3. 前記第1基板は、複数の絶縁層を含む多層基板であり、
    前記第1アンテナ部は、前記第1基板の最外層絶縁層の外側表面に形成され、
    前記キャビティは、前記第1基板の複数の絶縁層のうちの前記最外層絶縁層を除いた残りの絶縁層の少なくとも1つを貫通する請求項2に記載のパッケージ基板。
  4. 前記キャビティは、前記第1基板の複数の絶縁層の前記最外層絶縁層を除いた残りの絶縁層全体を貫通する請求項3に記載のパッケージ基板。
  5. 前記第1基板と前記第2基板との間は、離隔している請求項1から4のいずれか一項に記載のパッケージ基板。
  6. 前記第1基板と前記第2基板との間にソルダー部材が介在される請求項5に記載のパッケージ基板。
  7. 前記第1基板と前記第2基板との間に金属ポストが介在される請求項5に記載のパッケージ基板。
  8. 前記第1アンテナ部及び前記第2アンテナ部のそれぞれは、複数のパッチアンテナを含み、
    前記キャビティは、前記複数のパッチアンテナのそれぞれに対応する位置に形成される請求項1から7のいずれか一項に記載のパッケージ基板。
  9. 前記キャビティは、前記第2基板に、前記第1基板側に開放されるように形成され、
    前記第2アンテナ部は、前記キャビティの底面に位置する請求項1から8のいずれか一項に記載のパッケージ基板。
  10. 一面に第1アンテナ部が形成された第1基板と、
    前記第1基板と向かい合う一面に第2アンテナ部が形成され、前記第1基板の他面に結合した第2基板と、
    前記第1アンテナ部と前記第2アンテナ部との間に位置するように、前記第1基板及び第2基板のうちの少なくともいずれか1つに形成されたキャビティと、
    前記第2基板の他面に実装されるチップと、
    を含むチップパッケージ。
  11. 前記キャビティは、前記第1基板内に、前記第1基板の他面側に開放するように形成される請求項10に記載のチップパッケージ。
  12. 前記第1基板は、複数の絶縁層を含む多層基板であり、
    前記第1アンテナ部は、前記第1基板の最外層絶縁層の外側表面に形成され、
    前記キャビティは、前記第1基板の複数の絶縁層のうちの前記最外層絶縁層を除いた残りの絶縁層の少なくとも1つを貫通する請求項11に記載のチップパッケージ。
  13. 前記キャビティは、前記第1基板の複数の絶縁層のうちの前記最外層絶縁層を除いた残りの絶縁層全体を貫通する請求項12に記載のチップパッケージ。
  14. 前記第1基板と前記第2基板との間は、離隔している請求項10から13のいずれか一項に記載のチップパッケージ。
  15. 前記第1基板と前記第2基板との間にソルダー部材が介在される請求項14に記載のチップパッケージ。
  16. 前記第1基板と前記第2基板との間に金属ポストが介在される請求項14に記載のチップパッケージ。
  17. 前記第1アンテナ部及び前記第2アンテナ部のそれぞれは、複数のパッチアンテナを含み、
    前記キャビティは、前記複数のパッチアンテナのそれぞれに対応する位置に形成される請求項10から16のいずれか一項に記載のチップパッケージ。
  18. 前記キャビティは、前記第2基板に、前記第1基板側に開放するように形成され、
    前記第2アンテナ部は、前記キャビティの底面に位置する請求項10から17のいずれか一項に記載のチップパッケージ。
  19. 前記第2基板の他面に結合する第3基板をさらに含み、
    前記第3基板には、上下面を貫通する開口が形成され、
    前記チップは、前記開口内に位置する請求項10に記載のチップパッケージ。
  20. 前記第2基板と前記第3基板とは、ソルダー部材により結合する請求項19に記載のチップパッケージ。
JP2019044455A 2018-07-18 2019-03-12 パッケージ基板及びこれを含むチップパッケージ Active JP7318169B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0083445 2018-07-18
KR1020180083445A KR102565703B1 (ko) 2018-07-18 2018-07-18 패키지 기판 및 이를 포함하는 칩 패키지

Publications (2)

Publication Number Publication Date
JP2020014189A true JP2020014189A (ja) 2020-01-23
JP7318169B2 JP7318169B2 (ja) 2023-08-01

Family

ID=69170092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019044455A Active JP7318169B2 (ja) 2018-07-18 2019-03-12 パッケージ基板及びこれを含むチップパッケージ

Country Status (3)

Country Link
JP (1) JP7318169B2 (ja)
KR (1) KR102565703B1 (ja)
TW (1) TW202017120A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110911872A (zh) * 2019-12-10 2020-03-24 山东光韵智能科技有限公司 一种自韧化电磁导电触头及其制造方法
WO2022064803A1 (ja) * 2020-09-25 2022-03-31 アオイ電子株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115411510A (zh) * 2021-05-28 2022-11-29 鹏鼎控股(深圳)股份有限公司 天线封装体的制作方法以及天线封装体

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229871A (ja) * 2005-02-21 2006-08-31 Mitsubishi Electric Corp アンテナ装置
JP2010016789A (ja) * 2008-07-07 2010-01-21 Internatl Business Mach Corp <Ibm> N個集積開口部結合型パッチ・アンテナを有する無線周波数集積回路チップ・パッケージ、及びその製造する方法
US20100327068A1 (en) * 2009-06-30 2010-12-30 International Business Machines Corporation Compact millimeter wave packages with integrated antennas
US20110063174A1 (en) * 2009-09-11 2011-03-17 Samsung Electro-Mechanics Co., Ltd. Patch antenna and wireless communications module
JP2011519517A (ja) * 2008-04-14 2011-07-07 インターナショナル・ビジネス・マシーンズ・コーポレーション リング・キャビティ及び/又はオフセット・キャビティにおける集積開口部結合型パッチ・アンテナを有する無線周波数(rf)集積回路(ic)パッケージ
US20130189935A1 (en) * 2012-01-24 2013-07-25 E I Du Pont De Nemours And Company LOW TEMPERATURE CO-FIRED CERAMIC (LTCC) SYSTEM IN A PACKAGE (SiP) CONFIGURATIONS FOR MICROWAVE/MILLIMETER WAVE PACKAGING APPLICATIONS
US20160049723A1 (en) * 2014-08-13 2016-02-18 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity
JP2016048728A (ja) * 2014-08-27 2016-04-07 株式会社村田製作所 導電性ポスト、及び、導電性ポストを用いた積層基板の製造方法
CN106374208A (zh) * 2016-10-09 2017-02-01 华进半导体封装先导技术研发中心有限公司 高带宽有机基板天线结构和制作方法
WO2018116886A1 (ja) * 2016-12-22 2018-06-28 京セラ株式会社 アンテナ基板およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3266491B2 (ja) * 1996-02-29 2002-03-18 京セラ株式会社 高周波用パッケージ
SG162619A1 (en) 2003-04-15 2010-07-29 Denki Kagaku Kogyo Kk Metal base circuit board and its production process
KR102250997B1 (ko) * 2014-05-02 2021-05-12 삼성전자주식회사 반도체 패키지
KR102281452B1 (ko) * 2014-11-20 2021-07-27 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
JP6591909B2 (ja) * 2015-07-27 2019-10-16 京セラ株式会社 アンテナモジュール

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229871A (ja) * 2005-02-21 2006-08-31 Mitsubishi Electric Corp アンテナ装置
JP2011519517A (ja) * 2008-04-14 2011-07-07 インターナショナル・ビジネス・マシーンズ・コーポレーション リング・キャビティ及び/又はオフセット・キャビティにおける集積開口部結合型パッチ・アンテナを有する無線周波数(rf)集積回路(ic)パッケージ
JP2010016789A (ja) * 2008-07-07 2010-01-21 Internatl Business Mach Corp <Ibm> N個集積開口部結合型パッチ・アンテナを有する無線周波数集積回路チップ・パッケージ、及びその製造する方法
US20100327068A1 (en) * 2009-06-30 2010-12-30 International Business Machines Corporation Compact millimeter wave packages with integrated antennas
US20110063174A1 (en) * 2009-09-11 2011-03-17 Samsung Electro-Mechanics Co., Ltd. Patch antenna and wireless communications module
US20130189935A1 (en) * 2012-01-24 2013-07-25 E I Du Pont De Nemours And Company LOW TEMPERATURE CO-FIRED CERAMIC (LTCC) SYSTEM IN A PACKAGE (SiP) CONFIGURATIONS FOR MICROWAVE/MILLIMETER WAVE PACKAGING APPLICATIONS
US20160049723A1 (en) * 2014-08-13 2016-02-18 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity
JP2016048728A (ja) * 2014-08-27 2016-04-07 株式会社村田製作所 導電性ポスト、及び、導電性ポストを用いた積層基板の製造方法
CN106374208A (zh) * 2016-10-09 2017-02-01 华进半导体封装先导技术研发中心有限公司 高带宽有机基板天线结构和制作方法
WO2018116886A1 (ja) * 2016-12-22 2018-06-28 京セラ株式会社 アンテナ基板およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110911872A (zh) * 2019-12-10 2020-03-24 山东光韵智能科技有限公司 一种自韧化电磁导电触头及其制造方法
WO2022064803A1 (ja) * 2020-09-25 2022-03-31 アオイ電子株式会社 半導体装置および半導体装置の製造方法
JP2022054298A (ja) * 2020-09-25 2022-04-06 アオイ電子株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
KR20200009279A (ko) 2020-01-30
TW202017120A (zh) 2020-05-01
KR102565703B1 (ko) 2023-08-10
JP7318169B2 (ja) 2023-08-01

Similar Documents

Publication Publication Date Title
TW202331987A (zh) 射頻裝置封裝
JP2020014189A (ja) パッケージ基板及びこれを含むチップパッケージ
JP5592053B2 (ja) 半導体装置及びその製造方法
US20130221442A1 (en) Embedded power stage module
JP2008078596A5 (ja)
US20080230892A1 (en) Chip package module
JP2009064966A (ja) 多層配線基板及びその製造方法ならびに半導体装置
JP5100878B1 (ja) 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
CN106098658B (zh) 半导体装置封装及其制造方法
JP2004537849A (ja) リードレスマルチダイキャリアの構造およびその作製のための方法
JP7184232B2 (ja) アンテナモジュール
US10217710B2 (en) Wiring board with embedded component and integrated stiffener, method of making the same and face-to-face semiconductor assembly using the same
KR20200055415A (ko) 인쇄회로기판 및 이를 포함하는 패키지 구조물
US20140353026A1 (en) Wiring board
KR20160094502A (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
US20180090451A1 (en) Semiconductor device and manufacturing method of the same
JP2004104048A (ja) チップ型固体電解コンデンサ
JP2009135221A (ja) 多層配線基板及びその製造方法ならびに半導体装置
KR101426654B1 (ko) 임베디드 타입의 적층 반도체 패키지 및 그 제조 방법
US9252112B2 (en) Semiconductor package
KR101766476B1 (ko) 캐비티 인쇄회로기판 제조 방법
US20070134850A1 (en) Method of manufacturing wiring board
JP4065125B2 (ja) 部品内蔵モジュール並びにその製造方法
JP2008182039A (ja) 多層配線板およびその製造方法
JP2011077164A (ja) 半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230629

R150 Certificate of patent or registration of utility model

Ref document number: 7318169

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150