JP2020014189A - パッケージ基板及びこれを含むチップパッケージ - Google Patents

パッケージ基板及びこれを含むチップパッケージ Download PDF

Info

Publication number
JP2020014189A
JP2020014189A JP2019044455A JP2019044455A JP2020014189A JP 2020014189 A JP2020014189 A JP 2020014189A JP 2019044455 A JP2019044455 A JP 2019044455A JP 2019044455 A JP2019044455 A JP 2019044455A JP 2020014189 A JP2020014189 A JP 2020014189A
Authority
JP
Japan
Prior art keywords
substrate
antenna unit
cavity
insulating layers
package
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019044455A
Other languages
English (en)
Other versions
JP7318169B2 (ja
Inventor
ソン、キ−ジュン
Kijung Sung
ジ、ユン−ジェ
Yunje Ji
チョイ、ジェ−ウン
Jaewoong Choi
キム、テ−ソン
Taeseong Kim
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of JP2020014189A publication Critical patent/JP2020014189A/ja
Application granted granted Critical
Publication of JP7318169B2 publication Critical patent/JP7318169B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/492—Bases or plates or solder therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H01L23/66—High-frequency adaptations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/58—Structural electrical arrangements for semiconductor devices not otherwise provided for
    • H01L2223/64—Impedance arrangements
    • H01L2223/66—High-frequency adaptations
    • H01L2223/6661—High-frequency adaptations for passive devices
    • H01L2223/6677—High-frequency adaptations for passive devices for antenna, e.g. antenna included within housing of semiconductor device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Combinations Of Printed Boards (AREA)
  • Variable-Direction Aerials And Aerial Arrays (AREA)
  • Waveguide Aerials (AREA)

Abstract

【課題】パッケージ基板及びこれを含むチップパッケージを提供する。【解決手段】パッケージ基板は、一面に第１アンテナ部２１０が形成された第１基板１１０と、第１基板１１０と向かい合う一面に第２アンテナ部２２０が形成され、第１基板１１０の他面に結合した第２基板１２０と、第１アンテナ部２１０と第２アンテナ部２２０との間に位置するように、第１基板１１０及び第２基板２２０のうちの少なくともいずれか１つに形成されたキャビティＣ１を含む。【選択図】図１

Description

本発明は、パッケージ基板（ｐａｃｋａｇｅ ｓｕｂｓｔｒａｔｅ）及びこれを含むチップパッケージ（ｃｈｉｐ ｐａｃｋａｇｅ）に関する。
無線通信技術の発展により、単純な音声送受信本位の通信サービスから、動画放送、画像電話、ファイル伝送等の様々なマルチメディア応用サービスが増大している。このような様々な無線通信サービス開始の裏面には使用周波数帯域のバンド多重化やＧＨｚ以上の高周波帯域の使用があった。また、高周波帯域を活用することによりアンテナのサイズが小さくなってきた。
韓国公開特許 第１０−２０１１−０００２１１２号公報
本発明は、アンテナが実装されたパッケージ基板を提供することを目的とする。
本発明の一側面によれば、一面に第１アンテナ部が形成された第１基板と、上記第１基板と向かい合う一面に第２アンテナ部が形成され、上記第１基板の他面に結合した第２基板と、上記第１アンテナ部と上記第２アンテナ部との間に位置するように、上記第１基板及び第２基板のうちの少なくともいずれか１つに形成されたキャビティと、を含むパッケージ基板が提供される。
本発明の他の側面によれば、一面に第１アンテナ部が形成された第１基板と、上記第１基板と向かい合う一面に第２アンテナ部が形成され、上記第１基板の他面に結合した第２基板と、上記第１アンテナ部と上記第２アンテナ部との間に位置するように、上記第１基板及び第２基板のうちの少なくともいずれか１つに形成されたキャビティと、上記第２基板の他面に実装されるチップと、を含むチップパッケージが提供される。
本発明の一実施例に係るパッケージ基板を示す図である。 本発明の一実施例に係るパッケージ基板の一部を示す斜視図である。 本発明の一実施例に係るパッケージ基板の第１基板を示す図である。 本発明の一実施例に係るパッケージ基板の第２基板を示す図である。 図２の［Ａ］部分を示す図である。 本発明の様々な実施例に係るパッケージ基板を示す図である。 本発明の様々な実施例に係るパッケージ基板を示す図である。 本発明の様々な実施例に係るパッケージ基板を示す図である。 本発明の様々な実施例に係るパッケージ基板を示す図である。 本発明の一実施例に係るチップパッケージを示す図である。 本発明の一実施例に係るチップパッケージを示す図である。 本発明の他の実施例に係るチップパッケージを示す図である。
本発明に係るパッケージ基板及びチップパッケージの実施例を添付図面を参照して詳細に説明し、添付図面を参照して説明するに当たって、同一または対応する構成要素には同一の図面符号を付し、これに対する重複説明を省略する。
また、以下で使用する「第１」、「第２」等の用語は、同一または対応する構成要素を区別するための識別記号に過ぎず、同一または対応する構成要素が第１、第２等の用語により限定されることはない。
また、「結合」とは、各構成要素間の接触関係において、各構成要素間に物理的に直接接触する場合のみを意味するものではなく、他の構成が各構成要素の間に介在され、その他の構成に構成要素がそれぞれ接触している場合まで包括する概念として使用される。
図１は、本発明の一実施例に係るパッケージ基板を示す断面図であり、図２は、本発明の一実施例に係るパッケージ基板の一部を示す斜視図であり、図３は、本発明の一実施例に係るパッケージ基板の第１基板を示す図であり、図４は、本発明の実施例に係るパッケージ基板の第２基板を示す図であり、図５は、図２の［Ａ］部分を示す図である。
本発明の実施例に係るパッケージ基板は、第１基板１１０と第２基板１２０とを含み、第１基板１１０及び第２基板１２０のうちの少なくとも１つにはキャビティが形成される。 以下では図１から図５を参照して、先ず第１基板１１０にキャビティＣ１が形成される一実施例について説明する。
第１基板１１０は、複数の絶縁層を含む多層基板であり得る。第１基板１１０は、３つの絶縁層を含むことができるが、これに制限されない。
第１基板１１０の絶縁層は、樹脂を主成分とする資材である。第１基板１１０の絶縁層に含有された樹脂は、熱硬化性樹脂、熱可塑性樹脂等の様々な材料で構成されることができる。例えば、第１基板１１０の絶縁層の樹脂としては、エポキシ系樹脂、ポリイミド、ＬＣＰ等が挙げられる。ここで、エポキシ系樹脂としては、ナフタレン系エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ノボラック系エポキシ樹脂、クレゾールノボラック系エポキシ樹脂、ゴム変性型エポキシ樹脂、環型脂肪族系エポキシ樹脂、シリコン系エポキシ樹脂、窒素系エポキシ樹脂、リン系エポキシ樹脂などが挙げられるが、これらに限定されない。
第１基板１１０の絶縁層は、上記樹脂に無機充填剤が含有されたものであることができる。無機充填剤としては、シリカ（ＳｉＯ２）、硫酸バリウム（ＢａＳＯ４）、アルミナ（Ａｌ２Ｏ３）のうちのいずれか１種、または２種以上を組み合わせて用いることができる。無機充填剤には、それ以外にも炭酸カルシウム、炭酸マグネシウム、フライアッシュ、天然シリカ、合成シリカ、カオリン、クレー、酸化カルシウム、酸化マグネシウム、酸化チタン、酸化亜鉛、水酸化カルシウム、水酸化アルミニウム、水酸化マグネシウム、タルク、マイカ、ハイドロタルサイト、ケイ酸アルミニウム、ケイ酸マグネシウム、ケイ酸カルシウム、焼成タルク、ウォラストナイト、チタン酸カリウム、硫酸マグネシウム、硫酸カルシウム、リン酸マグネシウム等が挙げられるが、それらに制限されない。
第１基板１１０において、複数の絶縁層間には回路層が介在されることができる。回路層は、電気信号を伝達するようにパターニングされた回路３１０を含む層であって、上記回路３１０は、第１アンテナ部２１０に電気的に接続したり、電源を供給したり、またはグラウンドとして使用されたりすることができる。また、上記回路３１０は、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）等の金属またはこれらの合金で形成することができる。回路３１０は、絶縁層により互いに絶縁される。一方、第１基板１１０は、絶縁層が３個、回路層が４個で構成されることができる。
互いに異なる絶縁層に形成された回路３１０は、絶縁層を貫通するビア４１０を介して電気的に接続することができる。ビア４１０は、回路層の回路３１０と同じ金属で形成することができる。
第１基板１１０のビア４１０は、グラウンドビアを含むことができる。グラウンドビアは、グラウンド機能をする回路に接続可能であり、第１基板１１０の複数の絶縁層にそれぞれ形成され、スタック（ｓｔａｃｋ）構造を形成することができる。グラウンドビアは、第１基板１１０の複数の絶縁層に垂直に一直線となるように形成できる。このスタック構造のグラウンドビアは、第１基板１１０に複数形成できる。
図２には、スタック構造のグラウンドビア４１０'が示されている。
また、図３の（ａ）には、第１基板１１０の一面（上面）が示されており、第１基板１１０の一面（上面）に複数のビアのパッド３１１が形成される。図３の（ａ）に示されているビアのうちの一部がグラウンドビアであり得る。
第１基板１１０の最外層絶縁層にはソルダーレジスト層ＳＲを形成できる。ソルダーレジスト層ＳＲは、最外層絶縁層の外側表面に形成されている最外層回路を保護し、最外層回路の一部を露出させる。
第１基板１１０の一面には、第１アンテナ部２１０が形成される。ここで、第１基板１１０の「一面」とは、外側面を意味し、後述する第２基板１２０と向かい合わない面であって、図１では、上面である。
第１アンテナ部２１０は、ＲＦ信号を放射または受信する役割を担い、１０ＧＨｚ以上の高周波信号を処理できる。第１アンテナ部２１０は、金属で形成されることができ、第１アンテナ部２１０を形成する金属としては、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）等の金属またはこれらの合金を用いることができる。この第１アンテナ部２１０は、パッチ（ｐａｔｃｈ）アンテナＡ１であることが可能であり、多角形、円形等の様々な横断面形状を有することができ、互いに離隔して複数形成できる。すなわち、第１アンテナ部２１０は、パッチアンテナＡ１のアレイ（ａｒｒａｙ）を含むことができる。
第１アンテナ部２１０は、第１基板１１０の複数の絶縁層のうち、第２基板１２０と向かい合わない最外層（図１では、最上層）絶縁層の外側表面に形成される。
第２基板１２０は、複数の絶縁層を含む多層基板であり得る。第２基板１２０は、５個の絶縁層を含むことができるが、これに制限されない。
第２基板１２０の絶縁層は、樹脂を主成分とする資材である。第２基板１２０の絶縁層に含有された樹脂は、熱硬化性樹脂、熱可塑性樹脂等の様々な材料で構成されることができる。例えば、第２基板１２０の絶縁層の樹脂としては、エポキシ系樹脂、ポリイミド、ＬＣＰ等が挙げられる。ここで、エポキシ系樹脂には、ナフタレン系エポキシ樹脂、ビスフェノールＡ型エポキシ樹脂、ビスフェノールＦ型エポキシ樹脂、ノボラック系エポキシ樹脂、クレゾールノボラック系エポキシ樹脂、ゴム変性型エポキシ樹脂、環型脂肪族系エポキシ樹脂、シリコン系エポキシ樹脂、窒素系エポキシ樹脂、リン系エポキシ樹脂等が挙げられるが、これらに限定されない。
第２基板１２０の絶縁層は、上記の樹脂に無機充填剤が含有されたものであることができる。無機充填剤としては、シリカ（ＳｉＯ２）、硫酸バリウム（ＢａＳＯ４）、アルミナ（Ａｌ２Ｏ３）のうちのいずれか１種、または２種以上を組み合わせて用いることができる。無機充填剤としては、それ以外にも炭酸カルシウム、炭酸マグネシウム、フライアッシュ、天然シリカ、合成シリカ、カオリン、クレー、酸化カルシウム、酸化マグネシウム、酸化チタン、酸化亜鉛、水酸化カルシウム、水酸化アルミニウム、水酸化マグネシウム、タルク、マイカ、ハイドロタルサイト、ケイ酸アルミニウム、ケイ酸マグネシウム、ケイ酸カルシウム、焼成タルク、ウォラストナイト、チタン酸カリウム、硫酸マグネシウム、硫酸カルシウム、リン酸マグネシウム等が挙げられ、その物質に制限はない。
第２基板１２０において複数の絶縁層間には回路層が介在できる。回路層は、電気信号を伝達するためにパターニングされた回路３２０を含む層であって、上記回路３２０は、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）等の金属またはこれらの合金で形成することができる。回路３２０は、絶縁層により互いに絶縁される。一方、第２基板１２０は、絶縁層が５個、回路層が６個、または絶縁層が７個、回路層が８個で構成されることができるが、これに制限されない。
第１基板１１０と同様に、互いに異なる絶縁層に形成された回路３２０は、絶縁層を貫通するビア４２０を介して電気的に接続することができる。ビア４２０は、回路層の回路３２０と同じ金属で形成することができる。
第２基板１２０の最外層絶縁層には、ソルダーレジスト層ＳＲを形成することができる。ソルダーレジスト層ＳＲは、最外層絶縁層の外側表面に形成されている最外層回路を保護し、最外層回路の一部を露出させる。一方、露出された最外層回路にはソルダー部材Ｓを接合できる。
第２基板１２０の一面には、第２アンテナ部２２０が形成される。ここで、第２基板１２０の「一面」とは、第１基板１１０と向かい合う面であって、図１では上面である。
第２アンテナ部２２０は、上記第１アンテナ部２１０と相互作用し、１０ＧＨｚ以上の高周波信号を処理できる。第２アンテナ部２２０は、金属で形成されることができ、第２アンテナ部２２０を形成する金属としては、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）、アルミニウム（Ａｌ）、ニッケル（Ｎｉ）、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）等の金属またはこれらの合金を用いることができる。この第２アンテナ部２２０は、パッチ（ｐａｔｃｈ）アンテナＡ２であることが可能であり、多角形、円形等の様々な横断面形状を有することができ、互いに離隔して複数形成されることができる。すなわち、第２アンテナ部２２０は、パッチアンテナＡ２のアレイ（ａｒｒａｙ）を含むことができる。
第２アンテナ部２２０は、第２基板１２０の複数の絶縁層のうち、第１基板１１０と向かい合う最外層絶縁層（図１において第２基板１２０の最上層に位置する絶縁層）の外側表面に形成される。
第１アンテナ部２１０と第２アンテナ部２２０とは互いに対応する位置に形成され、その個数も互いに同一である。
一方、第１基板１１０内にはキャビティＣ１が形成され、キャビティＣ１は、第１アンテナ部２１０と第２アンテナ部２２０との間に位置する。キャビティＣ１は、第１基板１１０の他面に開放される。すなわち、キャビティＣ１は、第２基板１２０側に開放される。 必要によって、キャビティＣ１は、第１基板１１０の側面にも開放されることができる。
キャビティＣ１は、第１基板１１０を上下に完全に貫通することではなく、第１基板１１０の複数の絶縁層のうちの少なくとも１つを貫通する。キャビティＣ１は、第１基板１１０の複数の絶縁層のうち、第１アンテナ部２１０が形成された最外層絶縁層を除いた残りの絶縁層のうちの少なくとも１つを貫通することができる。
図２には、第１基板１１０及び第２基板１２０の一部が示されており、キャビティＣ１が露出するように切断された状態を示している。図２を参照すると、キャビティＣ１は、第１基板１１０の複数の絶縁層のうちの第１アンテナ部２１０が形成された最外層絶縁層を除いた残りの絶縁層の全体を貫通することができる。
キャビティＣ１は、第１アンテナ部２１０と第２アンテナ部２２０との間に位置し、第１アンテナ部２１０と第２アンテナ部２２０とがそれぞれ互いに対応する位置に形成される。第１アンテナ部２１０が複数のパッチアンテナＡ１を含み、第２アンテナ部２２０が第１アンテナ部２１０に対応するように複数のパッチアンテナＡ２を含む場合、キャビティＣ１も第１アンテナ部２１０及び第２アンテナ部２２０に対応するように複数形成されることができる。複数のキャビティＣ１は、第１基板１１０の絶縁層により互いに離隔することができる。
キャビティＣ１は、第１アンテナ部２１０及び第２アンテナ部２２０のそれぞれのアンテナパッチＡ１、Ａ２の横断面積より大きい横断面積を有することができる。
キャビティＣ１には、絶縁層（例えば、ＦＲ４（誘電定数Ｄｋ＝３．５５））よりも低い誘電率を有する空気（誘電定数Ｄｋ＝１）が満たされるので、第１アンテナ部２１０と第２アンテナ部２２０の高周波信号に対する相互作用のときに信号損失を小さくできる。
第１基板１１０と第２基板１２０との間は、互いに離隔することができる。このため、第１基板１１０と第２基板１２０との間に形成された空間を介して空気が移動できる。 温度変化に応じてキャビティＣ１の内部空気の体積は増加または縮小することになり、第１基板１１０と第２基板１２０との間の空間を介して空気が移動できるので、第１基板１１０の温度変化に応じる損傷を少なくできる。
第１基板１１０と第２基板１２０との間には低融点金属部材を介在できる。すなわち、第１基板１１０と第２基板１２０とは低融点金属部材により接合可能である。ここで、低融点金属部材は、回路３１０または３２０を形成する金属の溶融点より低い溶融点を有する金属で形成されたものである。例えば、第１基板１１０と第２基板１２０との間にはソルダー部材Ｓを介在できる。ソルダー部材Ｓは、ソルダーボール（ｓｏｌｄｅｒ ｂａｌｌ）であり得る。
低融点金属部材またはソルダー部材Ｓは、ソルダーレジスト層ＳＲを介して露出する最外層回路に付着できる。
ソルダー部材Ｓの間を介して外部空気がキャビティＣ１内に流入されたり、キャビティＣ１内の空気が外部に流出されたりする。例えば、図５に示すように、温度が上昇すると、キャビティＣ１内の空気の一部がソルダー部材Ｓの間を介して外部に流出されることができる。
図３の（ｂ）には第１基板１１０の他面（下面）が示されており、図３の（ａ）のビア４１０に対応して複数のソルダー部材Ｓが形成されている。図４に示されている第２基板１２０の一面（上面）を参照すると、複数のソルダー部材Ｓは、第２基板１２０の一面（上面）に形成されたビアパッド３２１に接合できる。
図６の（ａ）に示すように、キャビティＣ２は、第１基板１１０ではなく第２基板１２０にのみ形成されることができる。この場合、第１基板１１０は、絶縁層が１個、回路層が２個であり得る。また、キャビティＣ２は、第２基板１２０の一面に開放され、第２アンテナ部２２０は、キャビティＣ２の底面に形成されることができる。第２基板１２０は、絶縁層が７個、回路層が８個、または、絶縁層が９個、回路層が１０個で構成できるが、これに制限されない。キャビティＣ２は、第２基板１２０の上下面をすべて貫通することではなく、第２基板１２０の複数の絶縁層のうち、第１基板１１０と向かい合わない最外層絶縁層を除いた残りの絶縁層のうちの少なくとも１つを貫通することができる。
また、図６の（ｂ）に示すように、キャビティＣ１、Ｃ２は、第１基板１１０及び第２基板１２０すべてに形成されることができる。この場合、第１基板１１０のキャビティＣ１は、第２基板１２０側に開放され、第２基板１２０のキャビティＣ２は、第１基板１１０側に開放され、２つのキャビティＣ１、Ｃ２の位置は互いに対応する。
図６に示されている実施例は、図１から図５に比べて、キャビティの位置のみ異なるので、上述した説明を図６にも適用できる。
図７から図９は、第１基板１１０と第２基板１２０とを接合する様々な媒介体を示している。
図７を参照すると、第１基板１１０と第２基板１２０とが互いに離隔しており、第１基板１１０と第２基板１２０との間に金属ポストＰが介在できる。すなわち、第１基板１１０と第２基板１２０とは金属ポストＰを介して接合可能である。金属ポストＰは、複数形成可能であり、この場合、低融点金属部材またはソルダー部材Ｓに比べて、互いの高さの差を小さくできる。金属ポストＰは、回路３１０、または３２０と同じ金属で形成可能であり、例えば、銅で形成することができる。
一方、図８に示すように、第１基板１１０と第２基板１２０とを接合する媒介体としては、低融点金属部材（ソルダー部材Ｓ）及び金属ポストＰすべてを含むことができ、図９に示すように、第１基板１１０と第２基板１２０とを接合する媒介体としては、金属ポストＰのみを含むことができる。一方、再び図３の（ｂ）を参照すると、第１基板１１０と第２基板１２０とを接合する媒介体としては、低融点金属部材（ソルダー部材Ｓ）のみ含まれることができる。このように、第１基板１１０と第２基板１２０とを接合する媒介体は様々である。
本発明の一実施例に係るチップパッケージは、一面に第１アンテナ部２１０が形成された第１基板１１０と、上記第１基板１１０と向かい合う一面に第２アンテナ部２２０が形成され、上記第１基板１１０の他面に結合した第２基板１２０と、上記第１アンテナ部２１０と上記第２アンテナ部２２０との間に位置するように、上記第１基板１１０及び第２基板１２０のうちの少なくともいずれか１つに形成されたキャビティと、上記第２基板の他面に実装されるチップ５００と、を含む。
図１０及び図１１は、キャビティが第１基板１１０に形成された本発明の一実施例に係るチップパッケージを示す図である。
以下では、図１０及び図１１を参照して、先ずキャビティＣ１が第１基板１１０に形成された場合について説明する。
第１基板１１０は、複数の絶縁層を含む多層基板であり得る。第１基板１１０は、３個の絶縁層を含むことができるが、これに制限されない。
第１基板１１０において複数の絶縁層の間には回路層が介在できる。互いに異なる絶縁層に形成された回路３１０は、絶縁層を貫通するビア４１０を介して電気的に接続することができる。
第１基板１１０の最外層絶縁層にはソルダーレジスト層ＳＲを形成できる。ソルダーレジスト層ＳＲは、最外層絶縁層の外側表面に形成された最外層回路を保護し、最外層回路の一部を露出させる。
第１基板１１０の一面には第１アンテナ部２１０が形成される。第１アンテナ部２１０は、第１基板１１０の複数の絶縁層のうちの第２基板１２０と向かい合わない最外層（図１０では、複数の絶縁層のうちの最上層）絶縁層の外側表面に形成される。
第２基板１２０は、複数の絶縁層を含む多層基板であり得る。第２基板１２０は、５個の絶縁層を含むことができるが、これに制限されない。
第２基板１２０において複数の絶縁層の間には回路層が介在できる。互いに異なる絶縁層に形成された回路３２０は、絶縁層を貫通するビア４２０を介して電気的に接続することができる。
第２基板１２０の最外層絶縁層にはソルダーレジスト層ＳＲを形成できる。ソルダーレジスト層ＳＲは、最外層絶縁層の外側表面に形成された最外層回路を保護し、最外層回路の一部を露出させる。
第２基板１２０の一面には、第２アンテナ部２２０が形成される。すなわち、第２基板１２０の第１基板１１０と向かい合う面に第２アンテナ部２２０が形成される。
第１アンテナ部２１０及び第２アンテナ部２２０はそれぞれパッチアンテナＡ１、Ａ２を含むことができ、複数のパッチアンテナＡ１、Ａ２を含むパッチアンテナアレイを含むことができる。第１アンテナ部２１０と第２アンテナ部２２０とは互いに対応する位置に形成され、その個数も互いに同一である。
第１基板１１０内にはキャビティＣ１が形成され、キャビティＣ１は、第１アンテナ部２１０と第２アンテナ部２２０との間に位置する。キャビティＣ１は、第１基板１１０の他面に開放される。すなわち、キャビティＣ１は、第２基板１２０側に開放される。必要によって、キャビティＣ１は、第１基板１１０の側面にも開放されることができる。
キャビティＣ１は、第１基板１１０を上下に完全に貫通しなく、第１基板１１０の複数の絶縁層のうちの少なくとも１つを貫通する。キャビティＣ１は、第１基板１１０の複数の絶縁層のうち、第１アンテナ部２１０が形成された最外層絶縁層を除いた残りの絶縁層のうちの少なくとも１つを貫通することができる。キャビティＣ１は、第１基板１１０の複数の絶縁層のうち、第１アンテナ部２１０が形成された最外層絶縁層を除いた残りの絶縁層の全体を貫通することができる。
キャビティＣ１は、第１アンテナ部２１０と第２アンテナ部２２０との間に位置し、第１アンテナ部２１０と第２アンテナ部２２０とはそれぞれ互いに対応する位置に形成される。第１アンテナ部２１０が複数のパッチアンテナＡ１を含み、第２アンテナ部２２０が第１アンテナ部２１０に対応するように複数のパッチアンテナＡ２を含む場合、キャビティＣ１も第１アンテナ部２１０及び第２アンテナ部２２０に対応するように複数形成されることができる。複数のキャビティＣ１は、第１基板１１０の絶縁層により互いに離隔することができる。
キャビティＣ１は、第１アンテナ部２１０及び第２アンテナ部２２０のそれぞれのアンテナパッチＡ１、Ａ２の横断面積より大きい横断面積を有することができる。
第１基板１１０と第２基板１２０との間は互いに離隔することができる。このため、第１基板１１０と第２基板１２０との間に形成された空間を介して空気が移動できる。温度変化に応じてキャビティＣ１の内部空気の体積は増加または縮小することができ、第１基板１１０と第２基板１２０との間の空間を介して空気が移動できるので、第１基板１１０の温度変化に応じる損傷を少なくできる。
第１基板１１０と第２基板１２０との間には低融点金属部材が介在できる。すなわち、第１基板１１０と第２基板１２０とは低融点金属部材により接合可能である。ここで、低融点金属部材は、回路を形成する金属の溶融点より低い溶融点を有する金属で形成されたものである。例えば、第１基板１１０と第２基板１２０との間にはソルダー部材Ｓを介在できる。ソルダー部材Ｓは、ソルダーボール（ｓｏｌｄｅｒ ｂａｌｌ）であり得る。
低融点金属部材またはソルダー部材Ｓは、ソルダーレジスト層ＳＲを介して露出される最外層回路に付着できる。
チップ５００は、第２基板１２０の他面に実装され、ＲＦＩＣであり得る。チップ５００は、ビアを介して第２アンテナ部２２０に電気的に接続することができる。
本発明の一実施例に係るチップパッケージは、第３基板１３０をさらに含むことができる。
第３基板１３０は、第２基板１２０の他面に結合する基板であって、第３基板１３０には上下面を貫通する開口が形成され、上記開口内にチップ５００が位置することができる。 この第３基板１３０は、パッケージ基板をメインボード（ＭＢ）に接続させる役割をすることができる。
第３基板１３０は、多層基板で構成でき、回路層及びビアを備えることができる。第３基板１３０の回路層は、ソルダー部材Ｓによりメインボード（ＭＢ）のパッドと接合することができる。
図１１には、第１基板１１０、第２基板１２０及び第３基板１３０の結合関係が示されている。
図１０及び図１１とは異なって、キャビティＣ２は、第２基板１２０に形成されることができる。キャビティＣ２は、第２基板１２０にのみ形成されることもできる。この場合、第１基板１１０は、絶縁層が１個、回路層が２個で構成されることができる。また、キャビティＣ２は、第２基板１２０の一面に開放され、第２アンテナ部２２０がキャビティＣ２の底面に形成されることができる。第２基板１２０は、絶縁層が７個、回路層が８個、または絶縁層が９個、回路層が１０個で構成されることができるが、これに制限されない。キャビティＣ２は、第２基板１２０の上下面をすべて貫通することではなく、第２基板１２０の複数の絶縁層のうちの第１基板１１０と向かい合わない最外層絶縁層を除いた残りの絶縁層のうちの少なくとも１つを貫通することができる。
また、キャビティＣ１、Ｃ２は、第１基板１１０及び第２基板１２０すべてに形成されることができる。この場合、第１基板１１０のキャビティＣ１は、第２基板１２０側に開放され、第２基板１２０のキャビティＣ２は、第１基板１１０側に開放されて、２つのキャビティＣ１、Ｃ２の位置は、互いに対応する。
図１２は、本発明の他の実施例に係るチップパッケージを示す図である。
図１２に示すように、本発明の他の実施例は、図１０及び図１１に示された本発明の一実施例に比べて、第１基板１１０と第２基板１２０とを接合する媒介体が異なる。
図１２を参照すると、第１基板１１０と第２基板１２０とが互いに離隔しており、第１基板１１０と第２基板１２０との間に金属ポストＰが介在されることができる。すなわち、第１基板１１０と第２基板１２０とは金属ポストＰを介して接合することができる。金属ポストＰは、複数形成されることができ、この場合、低融点金属部材またはソルダー部材Ｓに比べて、互いの高さの差を小さくできる。金属ポストＰは、回路と同じ金属で形成可能であり、例えば、銅で形成することができる。
第１基板１１０と第２基板１２０とを接合する媒介体としては、低融点金属部材（ソルダー部材Ｓ）及び金属ポストＰすべてを含むことができ、第１基板１１０と第２基板１２０とを接合する媒介体としては、金属ポストＰのみを含むこともできる。
以上、本発明の一実施例について説明したが、当該技術分野で通常の知識を有する者であれば、特許請求の範囲に記載された本発明の思想から逸脱しない範囲内で、構成要素の付加、変更、削除または追加等により本発明を様々に修正及び変更することができ、これも本発明の権利範囲内に含まれるものといえよう。
１１０ 第１基板
１２０ 第２基板
１３０ 第３基板
２１０ 第１アンテナ部
Ａ１ パッチアンテナ
２２０ 第２アンテナ部
Ａ２ パッチアンテナ
３１０、３２０ 回路
３１１、３２１ パッド
４１０、４１０'、４２０ ビア
５００ チップ
Ｃ キャビティ
ＳＲ ソルダーレジスト層
Ｓ ソルダー部材
Ｐ 金属ポスト
ＭＢ メインボード

Claims (20)

  1. 一面に第１アンテナ部が形成された第１基板と、
    前記第１基板と向かい合う一面に第２アンテナ部が形成され、前記第１基板の他面に結合した第２基板と、
    前記第１アンテナ部と前記第２アンテナ部との間に位置するように、前記第１基板及び第２基板のうちの少なくともいずれか１つに形成されたキャビティと、
    を含むパッケージ基板。
  2. 前記キャビティは、前記第１基板内に、前記第１基板の他面側に開放するように形成される請求項１に記載のパッケージ基板。
  3. 前記第１基板は、複数の絶縁層を含む多層基板であり、
    前記第１アンテナ部は、前記第１基板の最外層絶縁層の外側表面に形成され、
    前記キャビティは、前記第１基板の複数の絶縁層のうちの前記最外層絶縁層を除いた残りの絶縁層の少なくとも１つを貫通する請求項２に記載のパッケージ基板。
  4. 前記キャビティは、前記第１基板の複数の絶縁層の前記最外層絶縁層を除いた残りの絶縁層全体を貫通する請求項３に記載のパッケージ基板。
  5. 前記第１基板と前記第２基板との間は、離隔している請求項１から４のいずれか一項に記載のパッケージ基板。
  6. 前記第１基板と前記第２基板との間にソルダー部材が介在される請求項５に記載のパッケージ基板。
  7. 前記第１基板と前記第２基板との間に金属ポストが介在される請求項５に記載のパッケージ基板。
  8. 前記第１アンテナ部及び前記第２アンテナ部のそれぞれは、複数のパッチアンテナを含み、
    前記キャビティは、前記複数のパッチアンテナのそれぞれに対応する位置に形成される請求項１から７のいずれか一項に記載のパッケージ基板。
  9. 前記キャビティは、前記第２基板に、前記第１基板側に開放されるように形成され、
    前記第２アンテナ部は、前記キャビティの底面に位置する請求項１から８のいずれか一項に記載のパッケージ基板。
  10. 一面に第１アンテナ部が形成された第１基板と、
    前記第１基板と向かい合う一面に第２アンテナ部が形成され、前記第１基板の他面に結合した第２基板と、
    前記第１アンテナ部と前記第２アンテナ部との間に位置するように、前記第１基板及び第２基板のうちの少なくともいずれか１つに形成されたキャビティと、
    前記第２基板の他面に実装されるチップと、
    を含むチップパッケージ。
  11. 前記キャビティは、前記第１基板内に、前記第１基板の他面側に開放するように形成される請求項１０に記載のチップパッケージ。
  12. 前記第１基板は、複数の絶縁層を含む多層基板であり、
    前記第１アンテナ部は、前記第１基板の最外層絶縁層の外側表面に形成され、
    前記キャビティは、前記第１基板の複数の絶縁層のうちの前記最外層絶縁層を除いた残りの絶縁層の少なくとも１つを貫通する請求項１１に記載のチップパッケージ。
  13. 前記キャビティは、前記第１基板の複数の絶縁層のうちの前記最外層絶縁層を除いた残りの絶縁層全体を貫通する請求項１２に記載のチップパッケージ。
  14. 前記第１基板と前記第２基板との間は、離隔している請求項１０から１３のいずれか一項に記載のチップパッケージ。
  15. 前記第１基板と前記第２基板との間にソルダー部材が介在される請求項１４に記載のチップパッケージ。
  16. 前記第１基板と前記第２基板との間に金属ポストが介在される請求項１４に記載のチップパッケージ。
  17. 前記第１アンテナ部及び前記第２アンテナ部のそれぞれは、複数のパッチアンテナを含み、
    前記キャビティは、前記複数のパッチアンテナのそれぞれに対応する位置に形成される請求項１０から１６のいずれか一項に記載のチップパッケージ。
  18. 前記キャビティは、前記第２基板に、前記第１基板側に開放するように形成され、
    前記第２アンテナ部は、前記キャビティの底面に位置する請求項１０から１７のいずれか一項に記載のチップパッケージ。
  19. 前記第２基板の他面に結合する第３基板をさらに含み、
    前記第３基板には、上下面を貫通する開口が形成され、
    前記チップは、前記開口内に位置する請求項１０に記載のチップパッケージ。
  20. 前記第２基板と前記第３基板とは、ソルダー部材により結合する請求項１９に記載のチップパッケージ。
JP2019044455A 2018-07-18 2019-03-12 パッケージ基板及びこれを含むチップパッケージ Active JP7318169B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2018-0083445 2018-07-18
KR1020180083445A KR102565703B1 (ko) 2018-07-18 2018-07-18 패키지 기판 및 이를 포함하는 칩 패키지

Publications (2)

Publication Number Publication Date
JP2020014189A true JP2020014189A (ja) 2020-01-23
JP7318169B2 JP7318169B2 (ja) 2023-08-01

Family

ID=69170092

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019044455A Active JP7318169B2 (ja) 2018-07-18 2019-03-12 パッケージ基板及びこれを含むチップパッケージ

Country Status (3)

Country Link
JP (1) JP7318169B2 (ja)
KR (1) KR102565703B1 (ja)
TW (1) TW202017120A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110911872A (zh) * 2019-12-10 2020-03-24 山东光韵智能科技有限公司 一种自韧化电磁导电触头及其制造方法
WO2022064803A1 (ja) * 2020-09-25 2022-03-31 アオイ電子株式会社 半導体装置および半導体装置の製造方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115411510A (zh) * 2021-05-28 2022-11-29 鹏鼎控股(深圳)股份有限公司 天线封装体的制作方法以及天线封装体

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229871A (ja) * 2005-02-21 2006-08-31 Mitsubishi Electric Corp アンテナ装置
JP2010016789A (ja) * 2008-07-07 2010-01-21 Internatl Business Mach Corp <Ibm> Ｎ個集積開口部結合型パッチ・アンテナを有する無線周波数集積回路チップ・パッケージ、及びその製造する方法
US20100327068A1 (en) * 2009-06-30 2010-12-30 International Business Machines Corporation Compact millimeter wave packages with integrated antennas
US20110063174A1 (en) * 2009-09-11 2011-03-17 Samsung Electro-Mechanics Co., Ltd. Patch antenna and wireless communications module
JP2011519517A (ja) * 2008-04-14 2011-07-07 インターナショナル・ビジネス・マシーンズ・コーポレーション リング・キャビティ及び／又はオフセット・キャビティにおける集積開口部結合型パッチ・アンテナを有する無線周波数（ｒｆ）集積回路（ｉｃ）パッケージ
US20130189935A1 (en) * 2012-01-24 2013-07-25 E I Du Pont De Nemours And Company LOW TEMPERATURE CO-FIRED CERAMIC (LTCC) SYSTEM IN A PACKAGE (SiP) CONFIGURATIONS FOR MICROWAVE/MILLIMETER WAVE PACKAGING APPLICATIONS
US20160049723A1 (en) * 2014-08-13 2016-02-18 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity
JP2016048728A (ja) * 2014-08-27 2016-04-07 株式会社村田製作所 導電性ポスト、及び、導電性ポストを用いた積層基板の製造方法
CN106374208A (zh) * 2016-10-09 2017-02-01 华进半导体封装先导技术研发中心有限公司 高带宽有机基板天线结构和制作方法
WO2018116886A1 (ja) * 2016-12-22 2018-06-28 京セラ株式会社 アンテナ基板およびその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3266491B2 (ja) * 1996-02-29 2002-03-18 京セラ株式会社 高周波用パッケージ
SG162619A1 (en) 2003-04-15 2010-07-29 Denki Kagaku Kogyo Kk Metal base circuit board and its production process
KR102250997B1 (ko) * 2014-05-02 2021-05-12 삼성전자주식회사 반도체 패키지
KR102281452B1 (ko) * 2014-11-20 2021-07-27 삼성전기주식회사 전자부품 내장 인쇄회로기판 및 그 제조방법
JP6591909B2 (ja) * 2015-07-27 2019-10-16 京セラ株式会社 アンテナモジュール

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006229871A (ja) * 2005-02-21 2006-08-31 Mitsubishi Electric Corp アンテナ装置
JP2011519517A (ja) * 2008-04-14 2011-07-07 インターナショナル・ビジネス・マシーンズ・コーポレーション リング・キャビティ及び／又はオフセット・キャビティにおける集積開口部結合型パッチ・アンテナを有する無線周波数（ｒｆ）集積回路（ｉｃ）パッケージ
JP2010016789A (ja) * 2008-07-07 2010-01-21 Internatl Business Mach Corp <Ibm> Ｎ個集積開口部結合型パッチ・アンテナを有する無線周波数集積回路チップ・パッケージ、及びその製造する方法
US20100327068A1 (en) * 2009-06-30 2010-12-30 International Business Machines Corporation Compact millimeter wave packages with integrated antennas
US20110063174A1 (en) * 2009-09-11 2011-03-17 Samsung Electro-Mechanics Co., Ltd. Patch antenna and wireless communications module
US20130189935A1 (en) * 2012-01-24 2013-07-25 E I Du Pont De Nemours And Company LOW TEMPERATURE CO-FIRED CERAMIC (LTCC) SYSTEM IN A PACKAGE (SiP) CONFIGURATIONS FOR MICROWAVE/MILLIMETER WAVE PACKAGING APPLICATIONS
US20160049723A1 (en) * 2014-08-13 2016-02-18 International Business Machines Corporation Wireless communications package with integrated antennas and air cavity
JP2016048728A (ja) * 2014-08-27 2016-04-07 株式会社村田製作所 導電性ポスト、及び、導電性ポストを用いた積層基板の製造方法
CN106374208A (zh) * 2016-10-09 2017-02-01 华进半导体封装先导技术研发中心有限公司 高带宽有机基板天线结构和制作方法
WO2018116886A1 (ja) * 2016-12-22 2018-06-28 京セラ株式会社 アンテナ基板およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110911872A (zh) * 2019-12-10 2020-03-24 山东光韵智能科技有限公司 一种自韧化电磁导电触头及其制造方法
WO2022064803A1 (ja) * 2020-09-25 2022-03-31 アオイ電子株式会社 半導体装置および半導体装置の製造方法
JP2022054298A (ja) * 2020-09-25 2022-04-06 アオイ電子株式会社 半導体装置および半導体装置の製造方法

Also Published As

Publication number Publication date
KR20200009279A (ko) 2020-01-30
TW202017120A (zh) 2020-05-01
KR102565703B1 (ko) 2023-08-10
JP7318169B2 (ja) 2023-08-01

Similar Documents

Publication Publication Date Title
TW202331987A (zh) 射頻裝置封裝
JP2020014189A (ja) パッケージ基板及びこれを含むチップパッケージ
JP5592053B2 (ja) 半導体装置及びその製造方法
US20130221442A1 (en) Embedded power stage module
JP2008078596A5 (ja)
US20080230892A1 (en) Chip package module
JP2009064966A (ja) 多層配線基板及びその製造方法ならびに半導体装置
JP5100878B1 (ja) 部品内蔵基板実装体及びその製造方法並びに部品内蔵基板
CN106098658B (zh) 半导体装置封装及其制造方法
JP2004537849A (ja) リードレスマルチダイキャリアの構造およびその作製のための方法
JP7184232B2 (ja) アンテナモジュール
US10217710B2 (en) Wiring board with embedded component and integrated stiffener, method of making the same and face-to-face semiconductor assembly using the same
KR20200055415A (ko) 인쇄회로기판 및 이를 포함하는 패키지 구조물
US20140353026A1 (en) Wiring board
KR20160094502A (ko) 칩 내장형 pcb 및 그 제조 방법과, 그 적층 패키지
US20180090451A1 (en) Semiconductor device and manufacturing method of the same
JP2004104048A (ja) チップ型固体電解コンデンサ
JP2009135221A (ja) 多層配線基板及びその製造方法ならびに半導体装置
KR101426654B1 (ko) 임베디드 타입의 적층 반도체 패키지 및 그 제조 방법
US9252112B2 (en) Semiconductor package
KR101766476B1 (ko) 캐비티 인쇄회로기판 제조 방법
US20070134850A1 (en) Method of manufacturing wiring board
JP4065125B2 (ja) 部品内蔵モジュール並びにその製造方法
JP2008182039A (ja) 多層配線板およびその製造方法
JP2011077164A (ja) 半導体発光装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20211104

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20221026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20221108

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230425

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20230525

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20230620

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20230629

R150 Certificate of patent or registration of utility model

Ref document number: 7318169

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150