JP2020013198A - ボルテージレギュレータ及びボルテージレギュレータの制御方法 - Google Patents
ボルテージレギュレータ及びボルテージレギュレータの制御方法 Download PDFInfo
- Publication number
- JP2020013198A JP2020013198A JP2018133194A JP2018133194A JP2020013198A JP 2020013198 A JP2020013198 A JP 2020013198A JP 2018133194 A JP2018133194 A JP 2018133194A JP 2018133194 A JP2018133194 A JP 2018133194A JP 2020013198 A JP2020013198 A JP 2020013198A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- gate
- input
- input transistor
- connection point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
- G05F1/10—Regulating voltage or current
- G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
- G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
- G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
- G05F1/569—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection
- G05F1/571—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for protection with overvoltage detector
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/52—Circuit arrangements for protecting such amplifiers
- H03F1/523—Circuit arrangements for protecting such amplifiers for amplifiers using field-effect devices
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
- H03F3/45192—Folded cascode stages
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45269—Complementary non-cross coupled types
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45026—One or more current sources are added to the amplifying transistors in the differential amplifier
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Power Engineering (AREA)
- Continuous-Control Power Sources That Use Transistors (AREA)
- Amplifiers (AREA)
Abstract
Description
しかし、負荷変動が大きく変化して出力端子に過大なオーバーシュート電圧が発生した場合、または出力端子が電源端子に天絡した場合などには、出力端子と接続されたボルテージレギュレータにおける差動増幅回路の入力トランジスタのゲート電圧が上昇し、入力トランジスタのゲートが破壊されることを防止する必要がある。
そのため、ボルテージレギュレータには、出力端子がオーバーシュートまたは天絡が発生しても、入力トランジスタのゲート電圧の過大な上昇を抑制し、入力トランジスタのゲートの破壊を抑制する回路構成がある(例えば、特許文献1参照)。
しかしながら、引用文献1のボルテージレギュレータにおいては、出力端子120が地絡などにより電圧が低下した場合、差動増幅回路151における入力トランジスタ111及び109の各々に対して、異なるBTI(Bias Temperature Instability)の影響を与え、出力端子120の出力電圧にオフセットを発生させる。
出力端子120の電圧が低下することにより、差動増幅回路151の入力トランジスタ111のゲート電圧VFBがグランド電圧近傍まで低下する。
このため、入力トランジスタ111のゲート電圧が、入力トランジスタ109のゲートに印加されている基準電圧VREFより大幅に低下し、PMOSトランジスタ105のドレイン電流(TAIL電流)が入力トランジスタ111にほぼ全てが流れ込む。
Vgs(111)≒Vth(111)
Vgs(109)=VREF−|Vgs(111)|
一方、入力トランジスタ111は、NBTI(Negative Bias Temperature Instability)の影響を受ける。
これにより、この閾値電圧の非平衡に起因して、差動増幅回路において基準電圧VREFと出力電圧VOUTとの差動増幅が正常に行われなくなり、閾値電圧の電圧差に応じて出力電圧にオフセットが生じ、基準電圧に対応した出力電圧が得られない問題が生じる。
を備えることを特徴とする。
以下、図面を参照して、本発明の第1の実施形態について説明する。図1は、本発明の第1の実施形態によるボルテージレギュレータの構成例を示す回路図である。
この図1の回路において、ボルテージレギュレータ1は、差動増幅回路3、PMOSトランジスタ34、入力トランジスタゲート・ソース間電圧制限回路(第1電圧制御部)201、入力電流制限回路202、204及び入力差動対ゲート間電圧制限回路(第2電圧制御部)206の各々を備えている。
入力差動対ゲート間電圧制限回路206は、PMOSトランジスタ103のゲートと接地点との間に介挿されている。入力差動対ゲート間電圧制限回路206は、出力端子TVOUTが地絡した際、PMOSトランジスタ103及び104の各々のゲートの電圧差が所定の電圧以下となるように、接続点INPの電圧VINPを制御する。PMOSトランジスタ103及び104の各々は、差動増幅回路3における入力トランジスタである。
差動入力回路30は、PMOSトランジスタ102、103及び104の各々を備えている。
カレントミラー回路31は、カスコード接続のカレントミラー回路であり、PMOSトランジスタ311及び312の各々と、NMOSトランジスタ313、314、315及び316の各々とを備えている。
PMOSトランジスタ104は、ソース及びバックゲートがテイル接続点P1に接続され、ゲートが入力電流制限回路204の出力端子と接続点INMで接続されている。
PMOSトランジスタ103は、ソース及びバックゲートがテイル接続点P1に接続され、ゲートが入力電流制限回路202の出力端子と接続点INPで接続されている。
入力電流制限回路204は、入力端子が出力端子TVOUTに接続され、当該入力端子に対して出力電圧VOUTが供給される。
同様に、NMOSトランジスタ314のソースとNMOSトランジスタ316のドレインとの接続点P3が、PMOSトランジスタ103のドレインと接続されている。
NMOSトランジスタ313及び314の各々のゲートにはバイアス電圧V02が印加され、NMOSトランジスタ315及び316の各々のゲートにはバイアス電圧V03が印加されている。
図2(a)の具体例においては、入力トランジスタゲート・ソース間電圧制限回路201が、ダイオード2011及びPMOSトランジスタ2012の各々を備えている。ダイオード2011は、カソードが図1におけるテイル接続点P1に接続されている。PMOSトランジスタ2012は、ドレインがダイオード2011のアノードに接続され、ゲートがテイル接続点P1に接続され、ソース及びバックゲートの各々が接続点INPに接続されている。
入力電流制限回路202は、ディプレッション型のPMOSトランジスタ2021を備えている。PMOSトランジスタ2021は、ソース、ゲート及びバックゲートの各々が図1における端子TVREF(TVOUT)に接続され、ドレインが接続点INP(INM)に接続されている。上記( )内は、入力電流制限回路204の場合の接続を示す。
図4(a)の具体例においては、入力差動対ゲート間電圧制限回路206が、PMOSトランジスタ2061を備えている。PMOSトランジスタ2061は、ソース及びバックゲートの各々が図1における接続点INPに接続され、ゲートが接続点INMに接続され、ドレインが接地点に接続されている。
このため、PMOSトランジスタ104のゲートに印加される電圧も低下する。
一方、入力差動対ゲート間電圧制限回路206により、接続点INPの電圧VINPがPMOSトランジスタ2062及び2063の各々の閾値電圧Vthの合計分でクランプされる。
ここで、入力差動対ゲート間電圧制限回路206には、接続点INPをクランプするためのクランプ電流が流れるが、入力電流制限回路202によりクランプ電流が所定の電流値で制限される。
このため、テイル接続点P1の電圧が低下するが、入力トランジスタゲート・ソース間電圧制限回路201により、テイル接続点P1の電圧が所定の電圧でクランプされる。
すなわち、テイル接続点P1の電圧が接続点INPの電圧VINPより低くなった場合、PMOSトランジスタ2012がオン状態となり、接続点INPからテイル接続点P1にクランプ電流が流れ、テイル接続点P1が電圧VINP−閾値電圧Vth(2012)の電圧によりクランプされる。
ここで、PMOSトランジスタ103及び104の各々と、PMOSトランジスタ2012、2062及び2063の各々とは、閾値電圧が同様に形成されているため、それぞれの閾値電圧を単にVthと示す。
Vgs(103)=(VOUT+2×Vth)−(VOUT+2×Vth−Vth)=Vth
同様に、PMOSトランジスタ104のゲート・ソース間電圧Vgs(104)は、接続点INMの電圧VINMからテイル接続点P1の電圧を減算して求める。
Vgs(104)=(VOUT)−(VOUT+2×Vth−Vth)=−Vth
しかしながら、PMOSトランジスタ103のゲート・ソース間電圧Vgs(103)及びPMOSトランジスタ104のゲート・ソース間電圧Vgs(104)の各々は、それぞれ絶対値として閾値電圧内に抑制されている。
これにより、本実施形態によれば、PMOSトランジスタ103及び104の各々に対するNBTI、PBTIそれぞれによる影響の非平衡が大幅に改善され、PMOSトランジスタ103のゲートに印加されるゲート・ソース間電圧Vgs(103)、及びPMOSトランジスタ104のゲートに印加されるゲート・ソース間電圧Vgs(104)のそれぞれの変動量の差が低減することが可能となり、出力電圧VOUTにおけるオフセットを抑制することができる。
以下、図面を参照して、本発明の第2の実施形態について説明する。図5は、本発明の第2の実施形態によるボルテージレギュレータの構成例を示す回路図である。
この図5の回路において、ボルテージレギュレータ1Aは、構成が同様のため、図1におけるカレントミラー回路31、抵抗32、NMOSトランジスタ33及びPMOSトランジスタ34の各々の構成を省略している。以下、図1の第1の実施形態と異なる構成及び動作について説明する。
抵抗210は、テイル接続点P1とPMOSトランジスタ104のソースとの間に介挿されている。
入力トランジスタゲート・ソース間電圧制限回路208は、抵抗210及びPMOSトランジスタ104の接続点P6と接地点との間に介挿されている。
図6(a)の具体例においては、入力トランジスタゲート・ソース間電圧制限回路208が、PMOSトランジスタ2081を備えている。PMOSトランジスタ2081は、ソース及びバックゲートが図5における接続点P6に接続され、ゲートが接続点INMに接続され、ドレインが接地点に接続されている。ここで、閾値電圧Vth(2081)<閾値電圧Vth(104)として、PMOSトランジスタ2081が形成されている。
これにより、本実施形態によれば、PMOSトランジスタ103のゲートに印加されるゲート・ソース間電圧Vgs(103)、及びPMOSトランジスタ104のゲートに印加されるゲート・ソース間電圧Vgs(104)のそれぞれの変動量の差を、第1の実施形態に比較してより低減することが可能となり、出力電圧VOUTにおけるオフセットをさらに抑制することができる。
以下、図面を参照して、本発明の第3の実施形態について説明する。図7は、本発明の第3の実施形態によるボルテージレギュレータの構成例を示す回路図である。
この図7の回路において、ボルテージレギュレータ1Bは、構成が同様のため、図1におけるカレントミラー回路31、抵抗32、NMOSトランジスタ33及びPMOSトランジスタ34の各々の構成を省略している。以下、図1の第1の実施形態と異なる構成及び動作について説明する。
入力トランジスタゲート・ソース間電圧制限回路203及び入力差動対ゲート間電圧制限回路205の各々は、出力端子TVOUTが天絡した際における、PMOSトランジスタ103のゲートに印加されるゲート・ソース間電圧Vgs(103)、及びPMOSトランジスタ104のゲートに印加されるゲート・ソース間電圧Vgs(104)のそれぞれの変動量の差を低減するために設けられている。
また、入力差動対ゲート間電圧制限回路205は、入力差動対ゲート間電圧制限回路206と同様の構成であり、接続点INMと接地点との間に介挿されている。
また、接続点INMの電圧VINMがテイル接続点P1の電圧より高いため、入力トランジスタゲート・ソース間電圧制限回路203により、クランプ電流が接続点INMからテイル接続点P1に流れ、テイル接続点P1の電圧をVREF+2×Vth−Vthにクランプする。
ここで、PMOSトランジスタ103及び104の各々と、入力トランジスタゲート・ソース間電圧制限回路203及び入力差動対ゲート間電圧制限回路205の各々におけるPMOSトランジスタ2012、2062及び2063の各々とは、閾値電圧が同様に形成されているため、それぞれの閾値電圧を単にVthと示す。
Vgs(103)=(VREF)−(VREF+2×Vth−Vth)=−Vth
同様に、PMOSトランジスタ104のゲート・ソース間電圧Vgs(104)は、接続点INMの電圧VINMからテイル接続点P1の電圧を減算して求める。
Vgs(104)=(VREF+2×Vth)−(VREF+2×Vth−Vth)=Vth
しかしながら、PMOSトランジスタ103のゲート・ソース間電圧Vgs(103)及びPMOSトランジスタ104のゲート・ソース間電圧Vgs(104)の各々は、出力端子TVOUTが地絡した第1の実施形態と同様に、それぞれ絶対値として閾値電圧内に抑制されている。
以下、図面を参照して、本発明の第4の実施形態について説明する。図8は、本発明の第4の実施形態によるボルテージレギュレータの構成例を示す回路図である。
この図8の回路において、ボルテージレギュレータ1Cは、構成が同様のため、図7と同様に、図1におけるカレントミラー回路31、抵抗32、NMOSトランジスタ33及びPMOSトランジスタ34の各々の構成を省略している。以下、図7の第3の実施形態と異なる構成及び動作について説明する。
NBTI抑制回路21は、出力端子TVOUTが天絡した際、第3の実施形態に比較してPMOSトランジスタ103のゲートに印加されるゲート・ソース間電圧Vgs(103)の絶対値をより低くし、PMOSトランジスタ103に対するNBTIの影響を、第3の実施形態に対して低減させる。すなわち、出力端子TVOUTが天絡した際、PMOSトランジスタ103のゲート・ソース間電圧Vgs(103)とPMOSトランジスタ104のゲート・ソース間電圧Vgs(104)との差をより小さくする。
抵抗209は、テイル接続点P1とPMOSトランジスタ103のソースとの間に介挿されている。
入力トランジスタゲート・ソース間電圧制限回路207は、抵抗209及びPMOSトランジスタ103の接続点P7と接地点との間に介挿されている。
これにより、本実施形態によれば、PMOSトランジスタ103のゲートに印加されるゲート・ソース間電圧Vgs(103)、及びPMOSトランジスタ104のゲートに印加されるゲート・ソース間電圧Vgs(104)のそれぞれの変動量の差を、第3の実施形態に比較してより低減することが可能となり、出力電圧VOUTにおけるオフセットをさらに抑制することができる。
3…差動増幅回路
30,30A,30C…差動入力回路
31…カレントミラー回路
32,209,210…抵抗
33,313,314,315,316…NMOSトランジスタ
34,102,103,104,311,312,2012,2014、2021、2061,2062,2063、2081,2082,2083…PMOSトランジスタ
201,203,207,208…入力トランジスタゲート・ソース間電圧制限回路
202,204…入力電流制限回路
205,206…入力差動対ゲート間電圧制限回路
2011,2013…ダイオード
Claims (6)
- 所定の出力電圧を出力する出力端子が地絡した際、当該出力電圧の制御を行う差動増幅回路におけるPMOSトランジスタである第1入力トランジスタと第2入力トランジスタとの各々のゲート・ソース間電圧を制御するボルテージレギュレータであり、
前記差動増幅回路を駆動する電流源と、
前記電流源の電流源出力端子にテイル接続点を介してソースが接続され、ゲートに基準電圧が入力された前記第1入力トランジスタと、
前記テイル接続点にソースが接続され、前記出力端子にゲートが接続された前記第2入力トランジスタと、
前記テイル接続点と前記第1入力トランジスタのゲートとの間に介挿され、当該ゲートの電圧に対応して、前記テイル接続点の電圧を制御する第1電圧制御部と、
前記第1入力トランジスタのゲートと接地点との間に介挿され、前記第2入力トランジスタのゲートの電圧に対応して、前記第1入力トランジスタのゲートの電圧を制御する第2電圧制御部と
を備えることを特徴とするボルテージレギュレータ。 - 前記出力端子が地絡した際、
前記第1電圧制御部及び前記第2電圧制御部の各々が、前記テイル接続点の電圧、前記第1入力トランジスタのゲートの電圧それぞれを制御し、前記第1入力トランジスタのゲート・ソース間電圧と、前記第2入力トランジスタのゲート・ソース間電圧とを所定の電圧差とする
ことを特徴とする請求項1に記載のボルテージレギュレータ。 - 前記第1電圧制御部が前記テイル接続点の電圧を前記基準電圧程度に制限し、前記第2電圧制御部が前記第1入力トランジスタのゲートの電圧を前記基準電圧程度に制限する
ことを特徴とする請求項2に記載のボルテージレギュレータ。 - 前記テイル接続点と前記第1入力トランジスタのソースとの間に介挿される抵抗と、
接地点と、前記抵抗及び第1入力トランジスタのソースの接続点との間に介挿される第3電圧制御部と
をさらに備え、
前記第3電圧制御部が、前記第1入力トランジスタのゲートの電圧に対応して、当該第1入力トランジスタのゲートの電圧を、前記第1電圧制御部より低い電圧に制御する
ことを特徴とする請求項2または請求項3に記載のボルテージレギュレータ。 - 前記テイル接続点と前記第2入力トランジスタのゲートとの間に介挿され、当該ゲートの電圧に対応して、前記テイル接続点の電圧を制御する第4電圧制御部と、
前記第2入力トランジスタのゲートと接地点との間に介挿され、前記第2入力トランジスタのゲートの電圧に対応して、前記第2入力トランジスタのゲートの電圧を制御する第5電圧制御部と
をさらに備える
ことを特徴とする請求項1から請求項4のいずれか一項に記載のボルテージレギュレータ。 - 差動増幅回路を駆動する電流源と、前記電流源の電流源出力端子にテイル接続点を介してソースが接続され、ゲートに基準電圧が入力されたPMOSトランジスタである第1入力トランジスタと、前記テイル接続点にソースが接続され、出力端子にゲートが接続されたPMOSトランジスタである第2入力トランジスタとを備えるボルテージレギュレータにおいて、所定の出力電圧を出力する出力端子が地絡した際、当該出力電圧の制御を行う差動増幅回路における前記第1入力トランジスタと前記第2入力トランジスタとの各々のゲート・ソース間電圧を制御するボルテージレギュレータの制御方法であり、
前記テイル接続点と前記第1入力トランジスタのゲートとの間に介挿された第1電圧制御部により、当該ゲートの電圧に対応して前記テイル接続点の電圧を制御する過程と、前記第1入力トランジスタのゲートと接地点との間に介挿された第2電圧制御部により、前記第2入力トランジスタのゲートの電圧に対応して前記第1入力トランジスタのゲートの電圧を制御する過程とを含むことを特徴とする
ボルテージレギュレータの制御方法。
Priority Applications (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018133194A JP7063753B2 (ja) | 2018-07-13 | 2018-07-13 | ボルテージレギュレータ及びボルテージレギュレータの制御方法 |
TW108122297A TWI793339B (zh) | 2018-07-13 | 2019-06-26 | 電壓調節器以及電壓調節器的控制方法 |
KR1020190080968A KR102624799B1 (ko) | 2018-07-13 | 2019-07-04 | 볼티지 레귤레이터 및 볼티지 레귤레이터의 제어 방법 |
US16/506,733 US10591942B2 (en) | 2018-07-13 | 2019-07-09 | Voltage regulator and method of controlling voltage regulator |
CN201910629074.4A CN110716608B (zh) | 2018-07-13 | 2019-07-12 | 电压调节器和电压调节器的控制方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018133194A JP7063753B2 (ja) | 2018-07-13 | 2018-07-13 | ボルテージレギュレータ及びボルテージレギュレータの制御方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020013198A true JP2020013198A (ja) | 2020-01-23 |
JP7063753B2 JP7063753B2 (ja) | 2022-05-09 |
Family
ID=69139319
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2018133194A Active JP7063753B2 (ja) | 2018-07-13 | 2018-07-13 | ボルテージレギュレータ及びボルテージレギュレータの制御方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US10591942B2 (ja) |
JP (1) | JP7063753B2 (ja) |
KR (1) | KR102624799B1 (ja) |
CN (1) | CN110716608B (ja) |
TW (1) | TWI793339B (ja) |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57110037A (en) * | 1980-12-26 | 1982-07-08 | Fuji Electric Co Ltd | Shortcircuit protection system in charger |
US8847688B1 (en) * | 2012-08-03 | 2014-09-30 | Google Inc. | Over-voltage protection in a high-swing amplifier |
CN104571249A (zh) * | 2015-01-26 | 2015-04-29 | 东南大学 | 一种功耗自适应线性稳压器 |
JP2015138394A (ja) * | 2014-01-22 | 2015-07-30 | セイコーインスツル株式会社 | ボルテージレギュレータ |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5264782A (en) * | 1992-08-10 | 1993-11-23 | International Business Machines Corporation | Dropout recovery circuit |
JP4523473B2 (ja) * | 2005-04-04 | 2010-08-11 | 株式会社リコー | 定電圧回路 |
EP1916586B1 (en) * | 2006-10-23 | 2018-09-05 | Dialog Semiconductor GmbH | Regulated analog switch |
JP5097664B2 (ja) * | 2008-09-26 | 2012-12-12 | ラピスセミコンダクタ株式会社 | 定電圧電源回路 |
CN101847981B (zh) * | 2010-04-12 | 2012-06-06 | 无锡中星微电子有限公司 | 多输入比较器和电源转换电路 |
CN102830742B (zh) * | 2012-09-14 | 2014-01-15 | 邹磊 | 一种低压差线性稳压器 |
CN104253589B (zh) * | 2013-06-27 | 2017-08-22 | 快捷半导体(苏州)有限公司 | 静态电流均衡方法、输出级电路、ab类放大器及电子设备 |
CN103457553B (zh) * | 2013-08-21 | 2017-06-16 | 中国电子科技集团公司第二十四研究所 | 增益和摆率增强型放大器 |
US9405309B2 (en) * | 2014-11-29 | 2016-08-02 | Infineon Technologies Ag | Dual mode low-dropout linear regulator |
CN105404345B (zh) * | 2015-12-09 | 2017-07-07 | 无锡中感微电子股份有限公司 | 电压调节电路 |
CN105427793B (zh) * | 2016-01-06 | 2018-03-20 | 京东方科技集团股份有限公司 | 电压控制电路、方法、栅极驱动电路和显示装置 |
DE102016204571B4 (de) * | 2016-03-18 | 2018-08-09 | Dialog Semiconductor (Uk) Limited | Ladungsinjektion zur ultraschnellen spannungssteuerung in spannungsregler |
-
2018
- 2018-07-13 JP JP2018133194A patent/JP7063753B2/ja active Active
-
2019
- 2019-06-26 TW TW108122297A patent/TWI793339B/zh active
- 2019-07-04 KR KR1020190080968A patent/KR102624799B1/ko active IP Right Grant
- 2019-07-09 US US16/506,733 patent/US10591942B2/en active Active
- 2019-07-12 CN CN201910629074.4A patent/CN110716608B/zh active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57110037A (en) * | 1980-12-26 | 1982-07-08 | Fuji Electric Co Ltd | Shortcircuit protection system in charger |
US8847688B1 (en) * | 2012-08-03 | 2014-09-30 | Google Inc. | Over-voltage protection in a high-swing amplifier |
JP2015138394A (ja) * | 2014-01-22 | 2015-07-30 | セイコーインスツル株式会社 | ボルテージレギュレータ |
CN104571249A (zh) * | 2015-01-26 | 2015-04-29 | 东南大学 | 一种功耗自适应线性稳压器 |
Also Published As
Publication number | Publication date |
---|---|
JP7063753B2 (ja) | 2022-05-09 |
US20200019200A1 (en) | 2020-01-16 |
KR102624799B1 (ko) | 2024-01-12 |
TWI793339B (zh) | 2023-02-21 |
TW202006495A (zh) | 2020-02-01 |
KR20200007667A (ko) | 2020-01-22 |
CN110716608B (zh) | 2022-03-29 |
US10591942B2 (en) | 2020-03-17 |
CN110716608A (zh) | 2020-01-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8854023B2 (en) | Low dropout linear regulator | |
US9141121B2 (en) | Voltage regulator | |
US9836070B2 (en) | Regulator with low dropout voltage and improved stability | |
JP6545692B2 (ja) | バッファ回路および方法 | |
CN110096086B (zh) | 电压调节器装置 | |
US7714645B2 (en) | Offset cancellation of a single-ended operational amplifier | |
KR102255543B1 (ko) | 볼티지 레귤레이터 | |
KR102225712B1 (ko) | 볼티지 레귤레이터 | |
CN110888484A (zh) | 一种低待机功耗高电源抑制比的线性稳压器 | |
JP2017126259A (ja) | 電源装置 | |
TW201935168A (zh) | 過電流限制電路、過電流限制方法及電源電路 | |
CN112925378A (zh) | 快速响应线性稳压器及其快速响应放大电路 | |
TW201821925A (zh) | 穩壓器 | |
JP6457887B2 (ja) | ボルテージレギュレータ | |
US9130521B2 (en) | Operational amplifier circuit | |
US10574200B2 (en) | Transconductance amplifier | |
JP7063753B2 (ja) | ボルテージレギュレータ及びボルテージレギュレータの制御方法 | |
JP6510165B2 (ja) | オペアンプ | |
KR20150071646A (ko) | 볼티지 레귤레이터 | |
JP2018205814A (ja) | 電源回路 | |
US7911262B2 (en) | External compensation for input current source | |
TWI683200B (zh) | 動態偏壓控制系統 | |
JP2020120320A (ja) | コンパレータ回路 | |
CN115885234A (zh) | 差分放大电路 | |
JP2020087192A (ja) | 電源回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20210610 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20220323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20220329 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20220405 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20220419 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20220421 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7063753 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |