JP2019503512A - アレイ基板及びタッチパネル - Google Patents

アレイ基板及びタッチパネル Download PDF

Info

Publication number
JP2019503512A
JP2019503512A JP2018538845A JP2018538845A JP2019503512A JP 2019503512 A JP2019503512 A JP 2019503512A JP 2018538845 A JP2018538845 A JP 2018538845A JP 2018538845 A JP2018538845 A JP 2018538845A JP 2019503512 A JP2019503512 A JP 2019503512A
Authority
JP
Japan
Prior art keywords
electrode layer
layer
touch electrode
touch
pixel electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018538845A
Other languages
English (en)
Other versions
JP6581731B2 (ja
Inventor
彩琴 陳
彩琴 陳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Publication of JP2019503512A publication Critical patent/JP2019503512A/ja
Application granted granted Critical
Publication of JP6581731B2 publication Critical patent/JP6581731B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13338—Input devices, e.g. touch panels
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0416—Control or interface arrangements specially adapted for digitisers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04107—Shielding in digitiser, i.e. guard or shielding arrangements, mostly for capacitive touchscreens, e.g. driven shields, driven grounds

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Human Computer Interaction (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

アレイ基板及びタッチパネルである。上記アレイ基板は、画素電極層（３１）と、第１タッチ電極層（３２）と、第１タッチ電極層（３２）上に順次積層して設けられた絶縁層（３３）及び第２タッチ電極層（３４）とを含み、画素電極層（３１）は第１タッチ電極層（３２）及び第２タッチ電極層（３４）のうちの少なくとも一方に重ならず、且つ画素電極層（３１）の垂直投影区域に絶縁層（３３）がない。このようにして、液晶コンデンサ及び蓄積コンデンサの大きさに影響を与えることなく、タッチ電極間の寄生容量を低減することができる。

Description

本発明は、タッチ技術分野に関し、特にアレイ基板及びタッチパネルに関する。
電子技術の継続的な発展に伴い、タッチパネルは徐々に人々の生活に普及している。タッチパネルは、堅牢で耐久性があり、応答速度が速く、スペースを節約し、コミュニケーションが簡単であるなどの利点を有する。タッチパネルを使用することにより、ユーザーは、指で画面上のパターンや文字を軽くタッチすれば、ホストに対する操作を実現できることで、ヒューマン・コンピュータ・インタラクションがより便利になる。
タッチパネルには、オンセルタッチパネル（Ｏｎ−ｃｅｌｌ Ｔｏｕｃｈ Ｐａｎｅｌ）及びインセルタッチパネル（Ｉｎ−ｃｅｌｌ Ｔｏｕｃｈ Ｐａｎｅｌ）が含まれる。インセルタッチパネルは、タッチセンシング機能を冶金画素中に埋め込むことにより、パネルの薄型化及び軽量化をより良く実現することができるので、製造業者に好まれている。
図１は、従来技術における液晶パネルの構造模式図である。液晶パネルは、上基板１１と、下基板１２と、上基板１１と下基板１２との間にある液晶層１３と、を含む。下基板１２には、薄膜トランジスタＴＦＴのソース／ドレイン金属層１２１、有機絶縁層１２２、共通電極層１２３、パッシベーション層１２４、及び画素電極層１２５が形成されている。
図２は、従来技術におけるインセルタッチパネルの構造模式図である。従来のインセルタッチパネルでは、通常、下基板１２上にタッチ電極層２１及び絶縁層２２が追加される。タッチ電極層２１及び共通電極層１２３は誘導電極としてタッチパネルのタッチセンシング機能を実現するものである。絶縁層２２は、共通電極層１２３を覆い、タッチ電極層２１は、絶縁層２２上の一部に位置し、パッシベーション層１２４は、タッチ電極層２１及び絶縁層２２を覆っている。画素電極層１２５は、パッシベーション層１２４上に位置する。タッチ電極層２１と共通電極層１２３との間に寄生容量が発生するため、従来技術において、寄生容量が大きくなり過ぎることを防止するために、比較的厚い絶縁層２２を形成することにより、タッチ電極層２１と共通電極層１２３との間の寄生容量を低減していた。
しかしながら、図２に示すように、絶縁層２２の厚さにより、画素電極層１２５と上基板１１との距離及び画素電極１２５と共通電極層１２３との距離が変化することから、タッチ電極の寄生容量を低減するために絶縁層２２の厚さを増加させると、液晶コンデンサ及び蓄積コンデンサの大きさが影響を受けることで、表示品質が低下する場合がある。
本発明は、液晶コンデンサ及び蓄積コンデンサの大きさに影響を与えず、タッチ電極間の寄生容量を低減できるアレイ基板及びタッチパネルを提供することを主な技術的課題とする。
上記の技術問題を解決するために、本発明が採用する技術的解決策は、タッチパネル用のアレイ基板を提供することである。このアレイ基板は、画素電極層と、第１タッチ電極層と、上記第１タッチ電極層上に順次積層して設けられた絶縁層及び第２タッチ電極層と、を含む。上記画素電極層は、上記第１タッチ電極層及び上記第２タッチ電極層のうちの少なくとも一方と重ならず、且つ少なくとも上記画素電極層の垂直投影領域に上記絶縁層がない。上記第１タッチ電極層は共通電極層であり、上記第２タッチ電極層はブラックマトリックスの垂直投影領域内に位置する。
上記アレイ基板は、パッシベーション層をさらに含む。上記画素電極層は、上記第２タッチ電極層と重ならず、複数の画素電極ストリップを含む。上記絶縁層は、上記第１タッチ電極層上に間隔を置いて並んだ複数の絶縁層を含み、上記第２タッチ電極層は、１つの上記絶縁層に位置する。上記パッシベーション層は、上記第２タッチ電極層上、及び絶縁層間の第１タッチ電極層上に設けられている。上記複数の画素電極ストリップは、それぞれ絶縁層間の上記パッシベーション層上に設けられ、上記画素電極ストリップの垂直投影領域に上記絶縁層がない。
上記アレイ基板は、パッシベーション層をさらに含む。上記画素電極層は、上記第２タッチ電極層と重ならず、複数の画素電極ストリップを含む。上記絶縁層は、上記第１タッチ電極層の一部を覆い、上記パッシベーション層は、上記第２タッチ電極層上、及び上記絶縁層で覆われていない上記第１タッチ電極層上に設けられている。上記複数の画素電極ストリップは、上記パッシベーション層上に設けられ、各上記画素電極ストリップの垂直投影領域及び画素電極ストリップ間に上記絶縁層がない。
上記の技術問題を解決するために、本発明が採用する別の技術的解決策は、タッチパネル用のアレイ基板を提供することである。このアレイ基板は、画素電極層と、第１タッチ電極層と、上記第１タッチ電極層上に順次積層して設けられた絶縁層及び第２タッチ電極層と、を含む。上記画素電極層は、上記第１タッチ電極層及び上記第２タッチ電極層のうちの少なくとも一方と重ならず、且つ少なくとも上記画素電極層の垂直投影領域に上記絶縁層がない。
上記アレイ基板は、パッシベーション層をさらに含む。上記画素電極層は、上記第２タッチ電極層と重ならず、複数の画素電極ストリップを含む。上記絶縁層は、上記第１タッチ電極層上に間隔を置いて並んだ複数の絶縁層を含む。上記第２タッチ電極層は、１つの上記絶縁層に位置する。上記パッシベーション層は、上記第２タッチ電極層上、及び絶縁層間の第１タッチ電極層上に設けられている、上記複数の画素電極ストリップは、それぞれ絶縁層間の上記パッシベーション層上に設けられ、各上記画素電極ストリップの垂直投影領域に上記絶縁層がない。
上記アレイ基板は、パッシベーション層をさらに含む。上記画素電極層は、上記第２タッチ電極層と重ならず、複数の画素電極ストリップを含む。上記絶縁層は、上記第１タッチ電極層の一部を覆い、上記パッシベーション層は、上記第２タッチ電極層上、及び上記絶縁層で覆われていない上記第１タッチ電極層上に設けられている。上記複数の画素電極ストリップは、上記パッシベーション層上に設けられ、各上記画素電極ストリップの垂直投影領域及び画素電極ストリップ間に上記絶縁層がない。
上記第１タッチ電極層は、共通電極層である。
上記第２タッチ電極層は、ブラックマトリックスの垂直投影領域内に位置する。
上記の技術問題を解決するために、本発明が採用する別の技術的解決策は、タッチパネルを提供することである。このタッチパネルは、アレイ基板と、カラーフィルタ基板と、上記アレイ基板と上記カラーフィルタ基板との間に位置する液晶層と、を含む。上記アレイ基板は、画素電極層と、第１タッチ電極層と、上記第１タッチ電極層上に順次積層して設けられた絶縁層及び第２タッチ電極層と、を含む。上記画素電極層は、上記第１タッチ電極層及び上記第２タッチ電極層のうちの少なくとも一方と重ならず、且つ少なくとも上記画素電極層の垂直投影領域に上記絶縁層がない。
上記アレイ基板は、パッシベーション層をさらに含む。上記画素電極層は、上記第２タッチ電極層と重ならず、複数の画素電極ストリップを含む。上記絶縁層は、上記第１タッチ電極層上に間隔を置いて並んだ複数の絶縁層を含み、上記第２タッチ電極層は、１つの上記絶縁層に位置する。上記パッシベーション層は、上記第２タッチ電極層上、及び絶縁層間の第１タッチ電極層上に設けられている。上記複数の画素電極ストリップは、それぞれ絶縁層間の上記パッシベーション層に設けられ、各上記画素電極ストリップの垂直投影領域に上記絶縁層がない。
上記アレイ基板は、パッシベーション層をさらに含む。上記画素電極層は、上記第２タッチ電極層と重ならず、複数の画素電極ストリップを含む。上記絶縁層は、上記第１タッチ電極層の一部を覆い、上記パッシベーション層は、上記第２タッチ電極層上、及び上記絶縁層で覆われていない上記第１タッチ電極層上に設けられている。上記複数の画素電極ストリップは、上記パッシベーション層に設けられ、各上記画素電極ストリップの垂直投影領域及び画素電極ストリップ間に上記絶縁層がない。
上記第１タッチ電極層は、共通電極層である。
上記カラーフィルタ基板は、ブラックマトリックスを含む。上記第２タッチ電極層は、上記ブラックマトリックスの垂直投影領域内に位置する。
本発明の有益な効果は以下の通りである。従来技術に比べて、本発明は、第１タッチ電極層と第２タッチ電極層の間に絶縁層が設けられ、且つ画素電極層の垂直投影領域に上記絶縁層が設けられていないこと、即ち、第１タッチ電極層と第２タッチ電極層との間の絶縁層が画素電極層の垂直投影領域内に形成されていないことにより、第１タッチ電極層と第２タッチ電極層との間の絶縁層の厚さは、画素電極と別の基板上の共通電極との距離に影響を与えず、また画素電極とアレイ基板上の共通電極との距離に影響を与えないので、第１タッチ電極層と第２タッチ電極層との間の絶縁層の厚さを増加させてタッチ電極層間の寄生容量を低減する時に、液晶コンデンサ及び蓄積コンデンサに対する影響を避けることができる。
図１は、従来技術における液晶パネルの構造模式図である。 図２は、従来技術におけるインセルタッチパネルの構造模式図である。 図３は、本発明の一実施形態のタッチパネル用アレイ基板の構造模式図である。 図４は、本発明の別の実施形態のタッチパネル用アレイ基板の構造模式図である。 図５は、本発明の一実施形態のタッチパネルの構造模式図である。
以下、図面及び実施形態により本発明を詳しく説明する。
本発明を説明する前に、本発明に適用されるアレイ基板の液晶パネルを説明する。アレイ基板とカラーフィルタ基板とを互いに対向して貼り付け、次いで、アレイ基板とカラーフィルタ基板との間に液晶を加えて液晶パネルを得る。アレイ基板上の画素電極及びカラーフィルタ基板上の共通電極で形成された平行板コンデンサは液晶コンデンサであり、アレイ基板上の画素電極及びアレイ基板上の共通電極で形成された平行板コンデンサは蓄積コンデンサである。
図３に示すように、本発明の一実施形態において、アレイ基板は、画素電極層３１と、第１タッチ電極層３２と、第１タッチ電極層３２上に順次積層して設けられた絶縁層３３及び第２タッチ電極層３４とを含む。つまり、絶縁層３３は、第１タッチ電極層３２と第２タッチ電極層３４との間に位置する。
タッチ機能を実行するときに、第１タッチ電極層３２は駆動電極であり、第２タッチ電極層３４は誘導電極であり得る。両者は協働してタッチ検出を実現する。
画素電極層３１は、第２タッチ電極層３４と重ならず、且つ画素電極層３１の垂直投影領域に絶縁層３３が設けられない。つまり、第１タッチ電極層３２と第２タッチ電極層３４との間に形成された絶縁層３３が画素電極層３１の垂直投影領域内に形成されていない。それによって、アレイ基板と別のカラーフィルタ基板とを対向して貼り付ける時に、第１タッチ電極層３２と第２タッチ電極層３４との間に形成された絶縁層３３の厚さが画素電極層３１とカラーフィルタ基板上の共通電極層との距離に影響を与えず、画素電極層３１とアレイ基板上の共通電極層との距離にも影響を与えることはない。それによって、第１タッチ電極層３２と第２タッチ電極層３４との間の絶縁層３３の厚さを増加させることでタッチ電極層３２、３４間の寄生容量を低減する時に、液晶コンデンサ及び蓄積コンデンサの大きさに対する影響を回避でき、表示品質を保証できる。
さらに、本発明の実施形態において、アレイ基板は、パッシベーション層３５をさらに含む。第１タッチ電極層３２は、アレイ基板の共通電極層である。画素電極層３１は、第２タッチ電極層３４と重なっていない。画素電極層３１は、第１タッチ電極層３２と部分的に重なり、第１タッチ電極層３２上に位置する。絶縁層３３は、第１タッチ電極層３２上に間隔を置いて並んだ複数の絶縁層３３を含み、第２タッチ電極層３４は、１つの絶縁層３３上に位置し、絶縁層３３間の第１タッチ電極層３２上に絶縁層３３がない。
パッシベーション層３５は、第２タッチ電極層３４、絶縁層３３間の第１タッチ電極層３２、及び第２タッチ電極層３４で覆われていない絶縁層３３上に位置する。画素電極層３１は、複数の画素電極ストリップ３１１を含み、複数の画素電極ストリップ３１１は、それぞれ絶縁層３３間のパッシベーション層３５上に位置し、つまり、複数の画素電極ストリップ３１１は、第１タッチ電極層３２を直接覆っているパッシベーション層３５上に位置し、且つ画素電極ストリップ３１１は、パッシベーション層３５と直接接触することにより、画素電極ストリップ３１１の垂直投影領域内に絶縁層３３がない。
従って、この実施形態において、画素電極ストリップ３１１間に絶縁層３３が設けられ、画素電極ストリップ３１１間の絶縁層３３上にもパッシベーション層３５が設けられている。
アレイ基板は、ベース３６と、ベース３６上に順次形成されたゲート絶縁層３７、ＩＬＤ層（Ｉｎｓｕｌａｔｏｒ ｌａｙｅｒ，絶縁層）３８、ソース／ドレイン金属層３９及び有機絶縁層４０とをさらに含む。第１タッチ電極層３１は、有機絶縁層４０上に形成されている。
本実施形態のアレイ基板は、以下のステップを含む方法により完成されることができる。
ステップＳ４１：ベース３６を提供する。
ステップＳ４２：ベース３６上にゲート絶縁層３７、ＩＬＤ層３８、ソース／ドレイン金属層３９、及び有機絶縁層４０を順次形成する。
ステップＳ４３：有機絶縁層４０上に第１タッチ電極層３２を形成する。
ステップＳ４４：第１タッチ電極層３２上に第１タッチ電極層３２を覆うように絶縁層３３を形成する。
ステップＳ４５：絶縁層３３の一部を除去して第１タッチ電極層３２上に間隔を置いて並んだ複数の絶縁層３３を形成し、絶縁層３３間の第１タッチ電極層３２を露出させる。
ステップＳ４６：１つの絶縁層３３上に第２タッチ電極層３４を形成する。
ステップＳ４７：第２タッチ電極層３４、絶縁層３３間に位置する第１タッチ電極層３２、及び第２タッチ電極層３４で覆われていない絶縁層３３上にパッシベーション層３５を形成する。
ステップＳ４８：絶縁層３３間のパッシベーション層３５上に画素電極ストリップ３１１を形成する。
ステップＳ４５及びステップＳ４６において、第１タッチ電極層３２上に絶縁層３３を形成した後、まず絶縁層３３上に第２タッチ電極層３４を形成してから、第２タッチ電極層３４を自己整合マスクとして第２タッチ電極層３４で覆われていない絶縁層３３の一部を除去することにより、第１タッチ電極層３２上に間隔を置いて並んだ複数の絶縁層３３を形成し、絶縁層３３間の第１タッチ電極層３２を露出させることができる。
上記の方法によって、画素電極ストリップ３１１の垂直投影領域内に絶縁層３３がないため、絶縁層３３を設けること又は厚さが異なる絶縁層３３を設けることで第１タッチ電極層３２と第２タッチ電極層３４との間の寄生容量を低減する必要がある場合に、絶縁層３３の液晶コンデンサ及び蓄積コンデンサの大きさに対する影響を回避することができる。また、画素電極ストリップ３１１を絶縁層３３間に形成されることにより、絶縁層３３の高さを基準として各画素電極ストリップ３１１を形成することができ、これによって、各画素電極ストリップ３１１の平坦度を保証することに有利である。なお、上記平坦度とは、各画素電極ストリップの高さの一致性をいう。
図４に示される本発明の別の実施形態のアレイ基板は、第２タッチ電極層３４と対応する位置に絶縁層３３が形成されている以外、第１タッチ電極層３２の他の位置に絶縁層３３が形成されず、つまり、画素電極ストリップ１１間に絶縁層３３が設けられていないという点で図３に示される実施形態と相違する。
従って、本実施形態のアレイ基板のステップにおいて、第１タッチ電極層３２を形成した後、第１タッチ電極層３２上に絶縁層３３を形成し、次いで絶縁層３３上に第２タッチ電極層３４を形成し、その後、第２タッチ電極層３４を自己整合マスクとして絶縁層３３を暴露することにより、第２タッチ電極層３４で覆われている絶縁層３３以外の他の絶縁層を除去することができる。さらに、第２タッチ電極層３４上及び露出した第１タッチ電極層３２上にパッシベーション層３５を形成し、次いで第１タッチ電極層３２と直接接触するパッシベーション層３５上に複数の画素電極ストリップ３１１を形成し、ここで、複数の画素電極ストリップ３１１は、第２タッチ電極層３４と重ならず、それによって画素電極ストリップ３１１の垂直投影領域に絶縁層３３がなく、絶縁層３３は第１タッチ電極層３２と第２タッチ電極層３３との間にのみ位置する。
本実施形態のアレイ基板は、第２タッチ電極層３４で覆われている絶縁層３３以外の他の絶縁層を除去することにより、プロセスを簡単化することができる。
本発明のアレイ基板の実施形態において、第２タッチ電極層３４は、ブラックマトリックスが対応する垂直投影領域内に位置し、つまり、第２タッチ電極層３４は画素単位間に位置し、上記ブラックマトリックスはカラーフィルタ基板上に位置し、１つの上記画素単位は、カラーフィルタ基板上の１つの赤色カラーレジスト層（Ｒ）、１つの緑色カラーレジスト層（Ｇ）又は１つの青色カラーレジスト層（Ｂ）に対応する。
別の実施形態において、第１タッチ電極層３２は、タッチセンシングを実現するためにアレイ基板に別途追加するタッチ電極層であってもよい。この場合、画素電極層３１は、第１タッチ電極層３２、３４のいずれにも重ならなくてもよい。
図５に示すように、本発明のタッチパネルの一実施形態において、タッチパネルは、タッチ機能を有する液晶ディスプレイである。タッチパネルは、アレイ基板５１、カラーフィルタ基板５２、及びアレイ基板とカラーフィルタ基板５２との間に位置する液晶層５３を含む。
アレイ基板５１は、上記のいずれかの実施形態に記載されたアレイ基板である。ここで、図３に示されるアレイ基板を例に説明する。本実施形態のタッチパネルでは、液晶層５３にスペーサー５３１が設けられることで液晶の隙間を保証する。アレイ基板５１は、画素電極層３１と、第１タッチ電極層３２と、第１タッチ電極層３２上に順次積層して設けられた絶縁層３３及び第２タッチ電極層３４を含み、つまり、絶縁層３３は第１タッチ電極層３２と第２タッチ電極層３４との間に位置する。
画素電極層３１は、第２タッチ電極層３４と重ならず、且つ画素電極層３１の垂直投影領域に絶縁層３３が設けられていない。つまり、第１タッチ電極層３２と第２タッチ電極層３４との間に形成された絶縁層３３は、画素電極層３１の垂直投影領域内に形成されていない。それによって、アレイ基板５１とカラーフィルタ基板５２とを対向して貼り付けるときに、第１タッチ電極層３２と第２タッチ電極層３４との間に形成された絶縁層３３の厚さは画素電極層３１とカラーフィルタ基板５２上の共通電極層との距離に影響を与えず、画素電極層３１とアレイ基板５１上の共通電極層との距離に影響を与えない。それによって、第１タッチ電極層３２と第２タッチ電極層３４との間の絶縁層３３の厚さを増加させることによりタッチ電極層３２、３４間の寄生容量を低減する必要がある場合に、液晶コンデンサ及び蓄積コンデンサの大きさに対する影響を回避することができ、表示品質を保証することができる。
さらに、アレイ基板５１は、パッシベーション層３５をさらに含む。第１タッチ電極層３２は、アレイ基板５１の共通電極層である。画素電極層３１は、第２タッチ電極層３４と重ならず、且つ画素電極層３１は、第１タッチ電極層３２と部分的に重なり、第１タッチ電極層３２上に位置する。絶縁層３３は、第１タッチ電極層３２上に間隔を置いて並んだ複数の絶縁層３３を含み、第２タッチ電極層３４は、１つの絶縁層３３上に位置し、絶縁層３３間の第１タッチ電極層３２上に絶縁層３３がない。
パッシベーション層３５は、第２タッチ電極層３４、絶縁層３３間の第１タッチ電極層３２、及び第２タッチ電極層３４で覆われていない絶縁層３３上に設けられている。画素電極層３１は、複数の画素電極ストリップ３１１を含む。複数の画素電極ストリップ３１１は、それぞれ絶縁層３３間のパッシベーション層３５上に位置する。つまり、複数の画素電極ストリップ３１１は、第１タッチ電極層３２を直接覆っているパッシベーション層３５上に位置し、且つ画素電極ストリップ３１１は、パッシベーション層３５と直接接触することにより、画素電極ストリップ３１１の垂直投影領域内に絶縁層３３がない。
アレイ基板５１は、ベース３６及びベース３６上に順次形成されたゲート絶縁層３７、ＩＬＤ（Ｉｎｓｕｌａｔｏｒ ｌａｙｅｒ，絶縁層）層３８、ソース／ドレイン金属層３９、有機絶縁層４０をさらに含む。第１タッチ電極層３１は、有機絶縁層４０上に形成されている。
カラーフィルタ基板５２は、ガラスベース５２１及びガラスベース上に形成されたカラーレジスト層を含む。上記カラーレジスト層は、赤色カラーレジスト層、緑色カラーレジスト層、青色カラーレジスト層を含む。各カラーレジスト層は、アレイ基板５１上の１つの画素単位に対応する。なお、図には、赤色カラーレジスト層５２３及び緑色カラーレジスト層５２４のみを示している。カラーフィルタ基板５２は、カラーレジスト層間にあるブラックマトリックス５２２及び平坦化層５２５をさらに含む。平坦化層５２５は透明な平坦化層である。カラーフィルタ基板５２に共通電極層（図示せず）がさらに設けられている。
スペーサー５３１は、ブラックマトリックス５２２の垂直投影領域内の液晶層５３に位置する。
アレイ基板５１の第２タッチ電極層３４は、ブラックマトリックス５２２の垂直投影領域内に位置する。
この実施形態のタッチパネルは、画素電極層の垂直投影領域に絶縁層３３が設けられないことにより、第１タッチ電極層３２と第２タッチ電極層３４との間に絶縁層３３を設けるか、又は厚さが異なる絶縁層３３を設けることで第１タッチ電極層３２と第２タッチ電極層３４の間の寄生容量を低減する必要がある場合に、絶縁層３３の液晶コンデンサ及び蓄積コンデンサのサイズに対する影響を回避することができる。
上記内容は、本発明の実施形態に過ぎず、本発明の範囲を制限するものではない。本発明の明細書及び図面の内容に基づいて行われる等価構造又は等効フローの変換を、他の関連する技術分野に使用することは、すべて本発明の特許請求の範囲に含まれる。

Claims (13)

  1. 画素電極層と、第１タッチ電極層と、前記第１タッチ電極層上に順次積層して設けられた絶縁層及び第２タッチ電極層と、を含むタッチパネル用のアレイ基板であって、
    前記画素電極層は、前記第１タッチ電極層及び前記第２タッチ電極層のうちの少なくとも一方と重ならず、且つ少なくとも前記画素電極層の垂直投影領域に前記絶縁層がなく、
    前記第１タッチ電極層は、共通電極層であり、前記第２タッチ電極層は、ブラックマトリックスの垂直投影領域内に位置するタッチパネル用のアレイ基板。
  2. パッシベーション層をさらに含み、
    前記画素電極層は、前記第２タッチ電極層と重ならず、複数の画素電極ストリップを含み、前記絶縁層は、前記第１タッチ電極層上に間隔を置いて並んだ複数の絶縁層を含み、前記第２タッチ電極層は、１つの前記絶縁層に位置し、前記パッシベーション層は、前記第２タッチ電極層上、及び絶縁層間の第１タッチ電極層上に設けられ、前記複数の画素電極ストリップは、それぞれ絶縁層間の前記パッシベーション層上に設けられ、各前記画素電極ストリップの垂直投影領域に前記絶縁層がない請求項１に記載のアレイ基板。
  3. パッシベーション層をさらに含み、
    前記画素電極層は、前記第２タッチ電極層と重ならず、複数の画素電極ストリップを含み、前記絶縁層は、前記第１タッチ電極層の一部を覆い、前記パッシベーション層は、前記第２タッチ電極層上、及び前記絶縁層で覆われていない前記第１タッチ電極層上に設けられ、前記複数の画素電極ストリップは、前記パッシベーション層上に設けられ、各前記画素電極ストリップの垂直投影領域及び画素電極ストリップ間に前記絶縁層がない請求項１に記載のアレイ基板。
  4. 画素電極層と、第１タッチ電極層と、前記第１タッチ電極層上に順次積層して設けられた絶縁層及び第２タッチ電極層と、を含むタッチパネル用のアレイ基板であって、
    前記画素電極層は、前記第１タッチ電極層及び前記第２タッチ電極層のうちの少なくとも一方と重ならず、且つ少なくとも前記画素電極層の垂直投影領域に前記絶縁層がないタッチパネル用のアレイ基板。
  5. パッシベーション層をさらに含み、
    前記画素電極層は、前記第２タッチ電極層と重ならず、複数の画素電極ストリップを含み、前記絶縁層は、前記第１タッチ電極層上に間隔を置いて並んだ複数の絶縁層を含み、前記第２タッチ電極層は、１つの前記絶縁層に位置し、前記パッシベーション層は、前記第２タッチ電極層上、及び絶縁層間の第１タッチ電極層上に設けられ、前記複数の画素電極ストリップは、それぞれ絶縁層間の前記パッシベーション層上に設けられ、各前記画素電極ストリップの垂直投影領域に前記絶縁層がない請求項４に記載のアレイ基板。
  6. パッシベーション層をさらに含み、
    前記画素電極層は、前記第２タッチ電極層と重ならず、複数の画素電極ストリップを含み、前記絶縁層は、前記第１タッチ電極層の一部を覆い、前記パッシベーション層は、前記第２タッチ電極層上、及び前記絶縁層で覆われていない前記第１タッチ電極層上に設けられ、前記複数の画素電極ストリップは、前記パッシベーション層に設けられ、各前記画素電極ストリップの垂直投影領域及び画素電極ストリップ間に前記絶縁層がない請求項４に記載のアレイ基板。
  7. 前記第１タッチ電極層は、共通電極層である請求項４に記載のアレイ基板。
  8. 前記第２タッチ電極層は、ブラックマトリックスの垂直投影領域内に位置する請求項４に記載のアレイ基板。
  9. アレイ基板と、カラーフィルタ基板と、前記アレイ基板と前記カラーフィルタ基板との間に位置する液晶層と、を含むタッチパネルであって、
    前記アレイ基板は、画素電極層と、第１タッチ電極層と、前記第１タッチ電極層上に順次積層して設けられた絶縁層及び第２タッチ電極層と、を含み、
    前記画素電極層は、前記第１タッチ電極層及び前記第２タッチ電極層のうちの少なくとも一方と重ならず、且つ少なくとも前記画素電極層の垂直投影領域に前記絶縁層がないタッチパネル。
  10. 前記アレイ基板は、パッシベーション層をさらに含み、
    前記画素電極層は、前記第２タッチ電極層と重ならず、複数の画素電極ストリップを含み、前記絶縁層は、前記第１タッチ電極層上に間隔を置いて並んだ複数の絶縁層を含み、前記第２タッチ電極層は、１つの前記絶縁層に位置し、前記パッシベーション層は、前記第２タッチ電極層上、及び絶縁層間の第１タッチ電極層上に設けられ、前記複数の画素電極ストリップは、それぞれ絶縁層間の前記パッシベーション層上に設けられ、各前記画素電極ストリップの垂直投影領域に前記絶縁層がない請求項９に記載のタッチパネル。
  11. 前記アレイ基板は、パッシベーション層をさらに含み、
    前記画素電極層は、前記第２タッチ電極層と重ならず、複数の画素電極ストリップを含み、前記絶縁層は、前記第１タッチ電極層の一部を覆い、前記パッシベーション層は、前記第２タッチ電極層上、及び前記絶縁層で覆われていない前記第１タッチ電極層上に設けられ、前記複数の画素電極ストリップは、前記パッシベーション層上に設けられ、各前記画素電極ストリップの垂直投影領域及び画素電極ストリップ間に前記絶縁層ながい請求項９に記載のタッチパネル。
  12. 前記第１タッチ電極層は、共通電極層である請求項９に記載のタッチパネル。
  13. 前記カラーフィルタ基板は、ブラックマトリックスを含み、前記第２タッチ電極層は、前記ブラックマトリックスの垂直投影領域内に位置する請求項９に記載のタッチパネル。
JP2018538845A 2016-01-25 2016-02-22 アレイ基板及びタッチパネル Active JP6581731B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201610049384.5A CN105652496B (zh) 2016-01-25 2016-01-25 一种阵列基板及触摸屏
CN201610049384.5 2016-01-25
PCT/CN2016/074229 WO2017128459A1 (zh) 2016-01-25 2016-02-22 一种阵列基板及触摸屏

Publications (2)

Publication Number Publication Date
JP2019503512A true JP2019503512A (ja) 2019-02-07
JP6581731B2 JP6581731B2 (ja) 2019-09-25

Family

ID=56487930

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018538845A Active JP6581731B2 (ja) 2016-01-25 2016-02-22 アレイ基板及びタッチパネル

Country Status (7)

Country Link
US (1) US10025129B2 (ja)
JP (1) JP6581731B2 (ja)
KR (1) KR102097227B1 (ja)
CN (1) CN105652496B (ja)
GB (1) GB2562002B (ja)
RU (1) RU2689722C1 (ja)
WO (1) WO2017128459A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019200539A1 (zh) * 2018-04-17 2019-10-24 深圳市柔宇科技有限公司 触控显示面板及其制备方法、显示装置
KR102553536B1 (ko) * 2018-06-29 2023-07-10 엘지디스플레이 주식회사 터치 디스플레이 패널, 터치 디스플레이 장치
CN109656073A (zh) * 2019-01-03 2019-04-19 昆山龙腾光电有限公司 阵列基板及其制造方法和显示装置
US20240162244A1 (en) * 2021-05-28 2024-05-16 Beijing Boe Display Technology Co., Ltd. Array panel, method of manufacturing the same and display device

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000089240A (ja) * 1998-09-14 2000-03-31 Nec Corp アクティブマトリクス型液晶表示装置
JP2002258321A (ja) * 2001-02-28 2002-09-11 Hitachi Ltd 液晶表示装置
JP2011137882A (ja) * 2009-12-25 2011-07-14 Toshiba Mobile Display Co Ltd 液晶表示装置
JP2014044434A (ja) * 2013-11-07 2014-03-13 Nlt Technologies Ltd 横電界方式のアクティブマトリクス型液晶表示装置
WO2014045601A1 (ja) * 2012-09-24 2014-03-27 パナソニック株式会社 液晶表示装置
US20140168537A1 (en) * 2012-12-13 2014-06-19 Lg Display Co., Ltd. Touch sensor integrated type display device
JP2015172788A (ja) * 2012-12-11 2015-10-01 エルジー ディスプレイ カンパニー リミテッド タッチセンサ一体型表示装置及びその製造方法
CN105093742A (zh) * 2015-08-06 2015-11-25 武汉华星光电技术有限公司 阵列基板、液晶显示面板以及液晶显示器

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4167085B2 (ja) 2003-02-07 2008-10-15 株式会社 日立ディスプレイズ 液晶表示装置
KR101460652B1 (ko) * 2008-05-14 2014-11-13 삼성디스플레이 주식회사 액정표시장치 및 이의 제조 방법
KR101230196B1 (ko) 2010-10-29 2013-02-06 삼성디스플레이 주식회사 터치 스크린 패널 내장형 액정표시장치
TWI456321B (zh) * 2011-12-08 2014-10-11 Au Optronics Corp 觸控顯示面板
CN103294296A (zh) 2012-09-19 2013-09-11 上海天马微电子有限公司 内置式电容触摸面板、显示器及制造方法
CN102955636B (zh) 2012-10-26 2015-09-09 北京京东方光电科技有限公司 一种电容式内嵌触摸屏及显示装置
CN103309095B (zh) * 2013-05-30 2015-08-26 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
KR102178797B1 (ko) * 2013-10-04 2020-11-16 삼성디스플레이 주식회사 터치 센서를 포함하는 표시 장치
US10564779B2 (en) * 2014-04-25 2020-02-18 Boe Technology Group Co., Ltd. Array substrate and manufacturing method thereof, and touch display device
KR101696511B1 (ko) * 2014-05-19 2017-01-16 엘지디스플레이 주식회사 터치센서 내장형 액정 표시장치
CN104714343B (zh) * 2015-03-18 2018-06-01 昆山龙腾光电有限公司 边缘场开关模式的薄膜晶体管阵列基板及其制造方法
KR102263876B1 (ko) * 2015-05-29 2021-06-14 엘지디스플레이 주식회사 인셀 터치 액정 디스플레이 장치와 그 제조방법
CN104898332A (zh) * 2015-06-16 2015-09-09 京东方科技集团股份有限公司 显示基板及其制备方法、显示面板和显示装置
CN104914630B (zh) * 2015-07-07 2019-01-29 重庆京东方光电科技有限公司 阵列基板、显示面板以及显示装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000089240A (ja) * 1998-09-14 2000-03-31 Nec Corp アクティブマトリクス型液晶表示装置
JP2002258321A (ja) * 2001-02-28 2002-09-11 Hitachi Ltd 液晶表示装置
JP2011137882A (ja) * 2009-12-25 2011-07-14 Toshiba Mobile Display Co Ltd 液晶表示装置
WO2014045601A1 (ja) * 2012-09-24 2014-03-27 パナソニック株式会社 液晶表示装置
JP2015172788A (ja) * 2012-12-11 2015-10-01 エルジー ディスプレイ カンパニー リミテッド タッチセンサ一体型表示装置及びその製造方法
US20140168537A1 (en) * 2012-12-13 2014-06-19 Lg Display Co., Ltd. Touch sensor integrated type display device
JP2014044434A (ja) * 2013-11-07 2014-03-13 Nlt Technologies Ltd 横電界方式のアクティブマトリクス型液晶表示装置
CN105093742A (zh) * 2015-08-06 2015-11-25 武汉华星光电技术有限公司 阵列基板、液晶显示面板以及液晶显示器

Also Published As

Publication number Publication date
GB2562002A (en) 2018-10-31
GB2562002B (en) 2021-11-10
WO2017128459A1 (zh) 2017-08-03
RU2689722C1 (ru) 2019-05-28
KR20180090380A (ko) 2018-08-10
JP6581731B2 (ja) 2019-09-25
CN105652496B (zh) 2018-03-09
US10025129B2 (en) 2018-07-17
GB201811835D0 (en) 2018-09-05
KR102097227B1 (ko) 2020-04-03
CN105652496A (zh) 2016-06-08
US20180052349A1 (en) 2018-02-22

Similar Documents

Publication Publication Date Title
US9891767B2 (en) In-cell touch panel and display device
EP3130959B1 (en) Liquid crystal display screen and mobile terminal
US9529483B2 (en) Display substrate and manufacturing method thereof, touch panel, and display device
WO2019196632A1 (zh) 阵列基板及其制备方法、显示面板、显示装置
US10871839B2 (en) Color filter substrate, array substrate and display device
JP6581731B2 (ja) アレイ基板及びタッチパネル
WO2015176459A1 (zh) 触控显示面板及其制作方法、触控显示装置
JP6854882B2 (ja) 液晶表示パネル及び液晶表示装置
US20180314093A1 (en) Array substrate, method of manufacturing the same and in cell touch control display panel
WO2010055596A1 (ja) 液晶表示装置及びその製造方法
US11507234B2 (en) Touch substrate, manufacturing method thereof, and display device
US9921426B2 (en) Display with blue pigment layer under black matrix
CN104536633B (zh) 阵列基板及其制作方法、显示装置
US9880659B2 (en) Touch control display panel and manufacturing method thereof, display device
WO2012087639A2 (en) Integrated touch screens
WO2015090005A1 (zh) 阵列基板及其制造方法和触摸屏
JP2011013434A (ja) 液晶表示パネル及びタッチパネル
US9569048B2 (en) Touch display panel and display device
US20170038876A1 (en) Structure for pixelated self-capacitance
KR20120010071A (ko) 터치인식 액정표시장치
AU2013100573B4 (en) Integrated touch screens

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180725

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190404

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190605

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190724

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20190807

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20190830

R150 Certificate of patent or registration of utility model

Ref document number: 6581731

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250