JP2019501541A - 半導体素子 - Google Patents

半導体素子 Download PDF

Info

Publication number
JP2019501541A
JP2019501541A JP2018554300A JP2018554300A JP2019501541A JP 2019501541 A JP2019501541 A JP 2019501541A JP 2018554300 A JP2018554300 A JP 2018554300A JP 2018554300 A JP2018554300 A JP 2018554300A JP 2019501541 A JP2019501541 A JP 2019501541A
Authority
JP
Japan
Prior art keywords
semiconductor
layer
substrate
patterns
angle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018554300A
Other languages
English (en)
Other versions
JP7094558B2 (ja
Inventor
サン，ヨンチュン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020160000795A external-priority patent/KR102504323B1/ko
Priority claimed from KR1020160001417A external-priority patent/KR20170082245A/ko
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of JP2019501541A publication Critical patent/JP2019501541A/ja
Application granted granted Critical
Publication of JP7094558B2 publication Critical patent/JP7094558B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】
【解決手段】実施例は、半導体基板、前記半導体基板上に配置され、互いに離隔する複数のパターンを含むパターン層、前記パターン層上に配置される窒化物半導体層、及び第１導電型半導体層、活性層、及び第２導電型半導体層を含み、前記窒化物半導体層上に配置される半導体構造物を含み、前記パターン層の熱伝導度は前記半導体基板の熱伝導度、及び前記半導体構造物の熱伝導度より高い。
【選択図】 図２

Description

実施例は半導体素子に関するものである。
窒化物半導体素子において窒化物を成長させる基板としてサファイア基板を主に使用する。すなわち、サファイア基板に窒化物、例えばＧａＮをエピタキシャル成長させて発光素子、例えばＬＥＤを製作する。サファイア基板は堅固で高温によく耐えるので、高温のエピタキシャル成長に相応しいが、異種物質による結晶欠陥が多いことが欠点である。
このような結晶欠陥を減らすために窒化物半導体をエピタキシャル成長させるための基板として半導体基板を使うことができる。このような半導体基板としてＧａＮ基板を使うことができる。
窒化物半導体光素子は、携帯電話のバックライト（ｂａｃｋｌｉｇｈｔ）、キーパッド、電光板、照明装置などの各種の製品の光源に応用されている。特に、デジタル製品が進化するにつれて、より高い輝度と高い信頼性を有する窒化物半導体光素子に対する要求が増加している。
それだけでなく、光検出器又は太陽電池のような受光素子も、半導体の３−５族又は２−６族化合物半導体物質で製作する場合、素子材料の開発によって多様な波長領域の光を吸収して光電流を生成することにより、ガンマ線からラジオ波長領域まで多様な波長領域の光を用いることができる。また、早い応答速度、安全性、環境に優しさ及び素子材料の容易な調節の利点を有するので、電力制御又は超高周波回路又は通信用モジュールにも容易に用いることができる。
したがって、半導体素子は光通信手段の送信モジュール、ＬＣＤ（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ）表示装置のバックライトを構成する冷陰極蛍光ランプ（ＣＣＦＬ：Ｃｏｌｄ Ｃａｔｈｏｄｅ Ｆｌｕｏｒｅｓｃｅｎｃｅ Ｌａｍｐ）を取り替える発光ダイオードバックライト、蛍光灯又は白熱電球を取り替えることができる白色発光ダイオード照明装置、自動車ヘッドライト及び信号灯及びガス又は火事を感知するセンサーなどにまで応用が拡大されている。また、半導体素子は高周波応用回路又はその他の電力制御装置、通信用モジュールにまで応用が拡大されることができる。
実施例は放熱効果を向上させることができ、温度上昇に起因する発光効率の低下を防止することができる半導体素子を提供する。
実施例による半導体素子は、半導体基板；前記半導体基板上に配置され、互いに離隔する複数のパターンを含むパターン層；前記パターン層上に配置される窒化物半導体層；及び第１導電型半導体層、活性層、及び第２導電型半導体層を含み、前記窒化物半導体層上に配置される半導体構造物を含み、前記パターン層の熱伝導度は前記半導体基板の熱伝導度、及び前記半導体構造物の熱伝導度より高い。
前記発光構造物の上部面の平面形状は第１辺、第２辺、及び第３辺を含む直角三角形であり、前記第１辺と前記第２辺間の角度は第１角度、前記第１辺と前記第３辺間の角度は第２角度、前記第２辺と前記第３辺間の角度は第３角度であり、前記第１角度は直角、前記第２角度又は前記第３角度は２５°〜６５°であってもよい。
前記発光構造物の上部面の形状は第１辺、第２辺、及び第３辺を含む直角三角形であり、第１周長と第２周長の比率は１．１〜１．２５であり、前記第１周長は前記第１辺、前記第２辺、及び前記第３辺の和であり、前記第２周長は前記発光構造物の上部面の面積と同一の面積を有する正三角形の周長であってもよい。
前記パターン層はＡｌＮ層であってもよい。
前記複数のパターンはストライプ（ｓｔｒｉｆｅ）状であり、前記複数のパターンのそれぞれの幅は１０μｍ〜２０μｍであり、前記複数のパターン間の離隔距離は２μｍ〜４μｍであってもよい。
前記複数のパターンのそれぞれは円板形又は多面体形であり、前記複数のパターンの各直径は２μｍ〜５μｍであり、前記複数のパターン間の離隔距離は０．４μｍ〜１．５μｍであってもよい。
垂直方向に前記複数のパターンのそれぞれの幅又は直径は減少し、前記垂直方向は前記半導体基板から前記半導体構造物に向かう方向であってもよい。
前記パターン層は透光性の絶縁物質であってもよい。
前記パターン層は前記半導体基板の中心から外周の方向に第１〜第ｎパターンを含み、前記第１〜第ｎパターンのそれぞれはリング形であり、第ｎ−１パターンは第ｎパターンの内周面の内側に位置する前記半導体基板の上部面に配置されることができる。
前記半導体基板の上面の全面積に対して前記パターン層が占める面積は７０％以上であってもよい。
実施例は放熱効果を向上させることができ、温度上昇に起因する発光効率の低下を防止することができる。
実施例による半導体素子の斜視図である。 図１に示した半導体素子のＡＢ方向の断面図である。 図２に示したパターン層の一実施例を示す図である。 図２に示したパターン層の他の実施例を示す図である。 図２に示したパターン層のさらに他の実施例を示す図である。 図２に示したパターン層のさらに他の実施例を示す図である。 他の実施例による半導体素子の斜視図である。 図７に示した半導体素子のＡＢ方向の断面図である。 ＡｌＮパターン層及び他の透光性物質の熱伝導度と熱膨張係数を示す図である。 他の実施例による半導体素子のパターン層を示す図である。 他の実施例による半導体素子のパターン層を示す図である。 他の実施例による半導体素子のパターン層を示す図である。 他の実施例による半導体素子のパターン層を示す図である。 実施例による半導体素子パッケージを示す断面図である。 実施例による照明装置を示す図である。 実施例による表示装置を示す図である。 他の実施例による半導体素子パッケージを示す図である。 さらに他の実施例による半導体素子の斜視図である。 図１５に示した半導体素子の上部面を示す図である。 実施例による半導体素子の高さによる光抽出効率を示す図である。 図１５に示した半導体素子の少なくとも一つの角度による第１周長と第２周長の比を示すグラフである。 ＥＬＯＧ成長方式を用いた窒化物系半導体の成長を示した図である。 Ｐｅｎｄｅｏ成長方式を用いた窒化物系半導体の成長を示した図である。 実施例による照明装置を示す図である。 実施例による表示装置を示す図である。
以下、実施例は添付図面及び実施例についての説明によって明らかになるであろう。実施例の説明において、それぞれの層（膜）、領域、パターン又は構造物が基板、各層（膜）、領域、パッド又はパターンの“上（ｏｎ）”に又は “下（ｕｎｄｅｒ）”に形成されるものとして記載される場合、“上（ｏｎ）”と“下（ｕｎｄｅｒ）”は“直接（ｄｉｒｅｃｔｌｙ）”又は “他の層を介して（ｉｎｄｉｒｅｃｔｌｙ）”形成されるものを全て含む。また、各層の上又は下に対する基準は図面に基づいて説明する。また、同じ参照番号は図面の説明で同じ要素を指示する。
半導体素子は発光素子、受光素子などの各種の電子素子を含むことができ、発光素子と受光素子のそれぞれは第１導電型半導体層、活性層及び第２導電型半導体層を含むことができる。
例えば、実施例による半導体素子は発光素子であってもよい。発光素子は、電子と正孔が再結合することによって光を放出し、この光の波長は物質固有のエネルギーバンドギャップによって決定される。よって、放出される光は前記物質の組成によって違うことがある。
図１は実施例による半導体素子１００の斜視図を示し、図２は図１に示した半導体素子１００のＡＢ方向の断面図を示す。
図１及び図２を参照すると、半導体素子１００は、基板１１０、パターン層１１５、窒化物半導体層１２０、半導体構造物１３０、第１電極１４２、及び第２電極１４４を含む。
基板１１０は窒化物半導体基板であってもよい。例えば、基板１１０はＡｌｘＧａ１−ｘＮ（０≦≦ｘ≦≦０．５）の組成式を有する半導体でなることができる。
例えば、基板１１０は、ＧａＮ層、又はＡｌＧａＮ層の少なくとも１種を含むことができ、単一層又は複数層でなることができる。基板１１０は透光性であってもよい。
側面を通じて抽出される光の比率を高めるために、基板１１０は五面体、例えば三角柱状であってもよいが、これに限定されるものではなく、他の実施例では、六面体、例えば四角柱状であるってもよい。
例えば、基板１１０の隣接した２個の側面間の内角θ１、θ２、又はθ３は鋭角、例えば４５°又は６０°であってもよい。
パターン層１１５は基板１１０の上面１１１上に配置され、基板１１０及び半導体構造物１２０の熱を放出する又は半導体構造物と基板の間で熱を伝導する役割をすることができる。
すなわち、パターン層１１５は、半導体素子１００の熱伝導度を向上させるために、基板１１０と半導体構造物１３０の間に配置されることができる。
パターン層１１５の熱伝導度は基板１１０の熱伝導度より高くてもよい。
また、パターン層１１５の熱伝導度は半導体構造物１３０の熱伝導度より高くてもよい。
パターン層１１５は、光抽出効率が減少しないように光を透過する透光性物質であってもよく、絶縁物質であってもよい。
パターン層１１５が非透光性物質、例えば非透光性金属物質でなる場合、半導体構造物１３０で発生した光がパターン層１１５で吸収されるとか反射されることがあり、よって半導体素子の光抽出効率が減少するからである。
また、パターン層１１５は、半導体構造物１３０の結晶品質が落ちることを防止するために、半導体構造物１３０と熱膨張係数が類似した物質でなることができる。
例えば、半導体構造物１３０の結晶品質の向上のために、パターン層１１５の熱膨張係数と半導体構造物１３０の熱膨張係数の差は２．５未満であってもよいが、これに限定されるものではない。
例えば、パターン層１１５は窒化アルミニウム（ＡｌＮ）でなることができるが、これに限定されるものではない。
図９はＡｌＮパターン層１１５及び他の透光性物質との熱伝導度（Ｔｈｅｒｍａｌ ｃｏｎｄｕｃｔｉｖｉｔｙ）及び熱膨張係数（ＣＴＥ）を示す。
図９を参照すると、ＡｌＮパターン層１１５の熱伝導度（２８５［Ｗ／ｍ・ｋ］）は他の透光性物質であるＳｉＯ２、及びＡｌ２Ｏ３の熱伝導度より高い。また、ＡｌＮパターン層１１５の熱伝導度はＧａＮでなる基板１１０の熱伝導度（１３０［Ｗ／ｍ・ｋ］）より高い。
また、ＡｌＮパターン層１１５の熱膨張係数（４．２[１０−６／Ｋ]）とＧａＮでなる基板１１０の熱膨張係数（５．３[１０−６／Ｋ]）の差は他の透光性物質であるＳｉＯ２、又はＡｌ２Ｏ３の熱膨張係数と基板１１０の熱膨張係数の差より小さい。
パターン層１１５は、基板１１０の上面１１１上にパターン層形成物質、例えばＡｌＮを蒸着し、フォトリソグラフィー（ｐｈｏｔｏｌｉｔｈｏｇｒａｐｈｙ）工程及び食刻工程によって、蒸着された物質（例えば、ＡｌＮ）をパターニングすることによって形成されることができる。
パターン層１１５の厚さＴ１は０．５μｍ〜３μｍ以下であってもよい。
パターン層１１５の厚さＴ１が３μｍを超える場合には、パターニング工程が難しくて所望のパターン形状が得られなく、窒化物半導体層１２０、及び半導体構造物１３０の成長時間が増えることがある。
パターン層１１５の厚さＴ２が０．５μｍ未満の場合には、熱伝導効果及び放熱効果が非常に小さいことがある。
例えば、他の実施例では、パターン層１１５の安定的な形状を確保し、熱伝導効果及び放熱効果を安定的に確保するために、パターン層１１５の厚さＴ１は１μｍ〜２μｍであってもよい。
例えば、さらに他の実施例では、熱伝導及び放熱効果をより安定的に確保するために、パターン層１１５の厚さＴ１は２．５μｍ〜３μｍであってもよい。
食刻を用いるパターニング工程によってパターン層１１５の側面１１２は基板１１０の上面１１１に対して傾いた傾斜面であってもよい。例えば、パターン層１１５の側面１１２と下面間の内角θ１２は９０°より小さくてもよいが、これに限定されるものではない。
パターン層１１５は垂直方向に幅又は直径が徐々に減少することができる。例えば、図３〜図６に示したパターン１１５ａ〜１１５ｄのそれぞれは垂直方向に幅又は直径が徐々に減少することができる。
ここで、垂直方向は基板１１０から半導体構造物１３０に向かう方向であり、基板１１０の上面１１１に垂直な方向であってもよい。
図３は図２に示したパターン層１１５の一実施例１１５ａを示す。
図３を参照すると、パターン層１１５ａは互いに離隔する複数のパターン１１５ａ−１〜１１５ａ−ｎ（ｎ＞１の自然数）を含む。例えば、複数のパターン１１５ａ−１〜１１５ａ−ｎはライン形又は直方体形であってもよい。複数のパターン１１５ａ−１〜１１５ａ−ｎはストライプ（ｓｔｒｉｐｅ）状であってもよい。
複数のパターン１１５ａ−１〜１１５ａ−ｎ間の距離ｄ２と複数のパターン１１５ａ−１〜１１５ａ−ｎのそれぞれの幅ｄ１の比率（ｄ２：ｄ１）は１：２．５〜１：１０であってもよい。
例えば、複数のパターン１１５ａ−１〜１１５ａ−ｎの幅ｄ１は１０μｍ〜２０μｍであってもよく、複数のパターン１１５ａ−１〜１１５ａ−ｎ間の距離ｄ２は２μｍ〜４μｍであってもよい。ここで、ｄ２は複数のパターン１１５ａ−１〜１１５ａ−ｎの間に露出される基板１１０の上面の一領域の幅であってもよい。
複数のパターン１１５ａ−１〜１１５ａ−ｎの幅ｄ１が１０μｍ未満の場合、放熱効果及び熱伝導度増加効果が小さくて半導体素子の光出力効率及び外部量子効率の改善が小さい。
複数のパターン１１５ａ−１〜１１５ａ−ｎの幅ｄ１が２０μｍを超える場合、パターン層１１５ａの上部で半導体構造物１３０の成長が難しいとか半導体構造物１３０の成長時間が長くかかる。
他の実施例では、放熱効果及び熱伝導度増加効果を上昇させるとともに半導体構造物１３０の成長を容易にするために、複数のパターン１１５ａ−１〜１１５ａ−ｎの幅ｄ１は１４μｍ〜１６μｍであってもよい。
他の実施例では、半導体構造物１３０の成長をより容易にするとともに成長速度を高めるために、複数のパターン１１５ａ−１〜１１５ａ−ｎの幅ｄ１は１０μｍ〜１４μｍであってもよい。
さらに他の実施例では、半導体構造物の容易な成長よりは相対的に放熱効果及び熱伝導度増加効果を得るために、複数のパターン１１５ａ−１〜１１５ａ−ｎの幅ｄ１は１６μｍ〜２０μｍであってもよい。
複数のパターン１１５ａ−１〜１１５ａ−ｎ間の距離ｄ１が２μｍ未満の場合、パターン層１１５ａの上部で半導体構造物１３０の成長が難しいとか半導体構造物１３０の成長時間が長くかかる。
複数のパターン１１５ａ−１〜１１５ａ−ｎ間の距離ｄ１が４μｍを超える場合、複数のパターンの幅は反対に小さくなるので、放熱及び熱伝導度増加効果が小さくて半導体素子の光出力効率及び外部量子効率の改善が小さくなることがある。
例えば、他の実施例では、放熱及び熱伝導度増加効果を確保して光出力効率を改善するために、基板１１０の上面１１１の全面積に対してパターン層１１５ａのパターン１１５ａ−１〜１１５ａ−ｎが占める面積は７０％以上であってもよい。
また、例えば、パターン１１５ａ−１〜１１５ａ−ｎの上部で半導体構造物の成長ができるようにするとともに成長時間があまり長くかかることを防止するために、基板の上面の全面積に対してパターン層１１５ａのパターン１１５ａ−１〜１１５ａ−ｎが占める面積は９５％以下であってもよい。
図４は図２に示したパターン層１１５の他の実施例１１５ｂを示す。
図４を参照すると、パターン層１１５ｂは互いに離隔する複数のパターン１１５ｂ−１〜１１５ｂ−ｎ（ｎ＞１の自然数）を含むことができる。図４に示した複数のパターン１１５ｂ−１〜１１５ｂ−ｎのそれぞれの形状は円形、円筒形、又は原板形であってもよい。
図４に示した複数のパターン１１５ｂ−１〜１１５ｂ−ｎのそれぞれの直径ｄ３は２μｍ〜５μｍであってもよい。また、複数のパターン１１５ｂ−１〜１１５ｂ−ｎ間の離隔距離ｄ４は０．４μｍ〜１．５μｍであってもよい。
複数のパターン１１５ｂ−１〜１１５ｂ−ｎのそれぞれの直径ｄ３が２μｍ未満の場合には、放熱効果及び熱伝導度増加効果が小さくて半導体素子の光出力効率及び外部量子効率の改善が小さい。例えば、放熱効果及び熱伝導度増加効果を安定的に確保するために、ｄ３は３μｍ〜４μｍであってもよい。
複数のパターン１１５ｂ−１〜１１５ｂ−ｎの直径ｄ３が５μｍを超える場合には、パターン層１１５ａの上部で半導体構造物１３０の成長が難しく、半導体構造物１３０の成長時間が長くかかる。例えば、半導体構造物１３０の安定的な成長及び適切な成長時間確保のために、ｄ４は０．６μｍ〜１μｍであってもよい。
例えば、他の実施例では、放熱及び熱伝導度増加効果によって光出力効率改善は安定的に確保するとともに半導体構造物１３０の安定的な成長及び適切な成長時間を確保するために、基板１１０の上面１１１の全面積に対してパターン層１１５ｂのパターン１１５ｂ−１〜１１５ｂ−ｎが占める面積は４０％以上であってもよい。
また、例えば、パターン１１５ｂ−１〜１１５ｂ−ｎの上部で半導体構造物の成長ができるようにするとともに成長時間があまり長くかかることを防止するために、基板１１０の上面１１１の全面積に対してパターン層１１５ｂのパターン１１５ｂ−１〜１１５ｂ−ｎが占める面積は９５％以下であってもよい。
図５は図２に示したパターン層１１５のさらに他の実施例１１５ｃを示す。
図５を参照すると、パターン層１１５ｃは互いに離隔する複数のパターン１１５ｃ−１〜１１５ｃ−ｎ（ｎ＞１の自然数）を含むことができ、複数のパターン１１５ｃ−１〜１１５ｃ−ｎのそれぞれの形状は多角形（例えば、四角形）、又は多面体（例えば、六面体）であってもよい。
図５に示した複数のパターン１１５ｃ−１〜１１５ｃ−ｎのそれぞれの直径ｄ５には図４のｄ３についての説明を同様に適用することができ、複数のパターン１１５ｃ−１〜１１５ｃ−ｎ間の離隔距離ｄ６は図４のｄ４についての説明を同様に適用することができる。
例えば、他の実施例では、放熱及び熱伝導度増加効果を確保して光出力効率を改善するために、基板１１０の上面１１１の全面積に対してパターン層１１５ｃが占める面積は４０％以上であってもよい。また、例えば、基板１１０の上面１１１の全面積に対してパターン層１１５ｃのパターンが占める面積は９５％以下であってもよい。
図６は図２に示したパターン層１１５のさらに他の実施例１１５ｄを示す。
図６を参照すると、パターン層１１５ｄは互いに離隔する複数のパターン１１５ｄ−１〜１１５ｄ−ｎ（ｎ＞１の自然数）を含むことができる。
例えば、パターン層１１５ｄは、基板１１０の中心６０１から外周縁６０２の方向に順次配列される第１〜第ｎパターン１１５ｄ−１〜１１５ｄ−ｎを含み、第１〜第ｎパターン１１５ｄ−１〜１１５ｄ−ｎのそれぞれはリング形状であり、第ｎ−１パターン１１５ｄ−（ｎ−１）は第ｎパターン１１５ｄ−ｎの内周面の内側に位置する。
第１〜第ｎパターン１１５ｄ−１〜１１５ｄ−ｎ（ｎ＞１の自然数）のそれぞれは多角形、例えば三角形のリング形状を有してもよい。図６では基板１１０の形状と同一の三角形のリング形状を示すが、これに限定されるものではなく、他の実施例では、四角形、又は五角形などの形状であってもよい。
第１〜第ｎパターン１１５ｄ−１〜１１５ｄ−ｎ（ｎ＞１の自然数）の外周面の形状は基板１１０の外周面の形状と同一の形状を有してもよい。
基板１１０の中心６０１から基板１１０の外周縁６０２に向かう方向に第１〜第ｎパターン１１５ｄ−１〜１１５ｄ−ｎ（ｎ＞１の自然数）のそれぞれの最短距離は減少することができる。
ここで、最短離隔距離は基板１１０の中心６０１から第１〜第ｎパターン１１５ｄ−１〜１１５ｄ−ｎ（ｎ＞１の自然数）のそれぞれの外周面までの最短離隔距離であってもよい。
図６に示した複数のパターン１１５ｄ−１〜１１５ｄ−ｎのそれぞれの直径又は幅ｄ７は図４のｄ３についての説明を同様に適用することができ、複数のパターン１１５ｄ−１〜１１５ｄ−ｎ間の離隔距離ｄ８は図４のｄ４についての説明を同様に適用することができる。
また、例えば、他の実施例では、放熱効果及び熱伝導度増加効果を同時に確保して光出力効率を改善するために、基板１１０の上面１１１の全面積に対してパターン層１１５ｄのパターン１１５ｄ−１〜１１５ｄ−ｎが占める面積は７０％以上であってもよい。また、例えば、基板１１０の上面１１１の全面積に対してパターン層１１５ｄのパターンが占める面積は９５％以下であってもよい。
図６でのパターン１１５ｄ−１〜１１５ｄ−ｎ（ｎ＞１の自然数）のそれぞれは基板１１０の外周面の形状と同一の外周面の形状を有するが、これに限定されるものではなく、他の実施例では、パターン１１５ｄ−１〜１１５ｄ−ｎ（ｎ＞１の自然数）のそれぞれは基板１１０の外周面の形状と違う外周面の形状を有してもよい。
図２のパターン層１１５の厚さＴ１についての説明は図３〜図６の実施例によるパターン層１１５ａ〜１１５ｄにも同様に適用することができる。
パターン層１１５は、放熱及び熱伝導の役割を充分にするために、窒化物半導体層１２０の再成長温度で溶けない物質でなければならない。
基板１１０上にパターン層１１５を形成した後、１０００℃以上の高温で窒化物半導体層１２０をパターン層１１５の形成された基板１１０上で成長させる。窒化物半導体層１２０を成長させる工程過程でパターン層１１５が溶ければ、所望のパターン層の形状及びサイズ（例えば、幅及び厚さ）を保障することができなく、よって放熱及び熱伝導度増加効果による光抽出効率向上の効果が得られない。
窒化物半導体層１２０はパターン層１１５及び基板１１０上に配置される。
例えば、窒化物半導体層１２０はパターン層１１５間の空間を満たし、パターン層１１５を覆うことができる。
窒化物半導体層１２０は基板１１０と同一の物質でなることができる。例えば、窒化物半導体層１２２０は基板１１０と同一の組成、例えば同一の構成成分及び構成成分間の同一含量比を有してもよいが、これに限定されるものではなく、他の実施例では、基板１１０と違う物質でなることもできる。もしくは、他の実施例では、窒化物半導体層１２０は基板１１０と同一の構成成分を含むが、構成成分間の含量比が基板１１０と違ってもよい。
窒化物半導体層１２０は基板１１０と半導体構造物１３０間の格子定数の差を緩和して格子不整合による結晶欠陥を防止するバッファー層（ｂｕｆｆｅｒ ｌａｙｅｒ）の役割をすることもできる。
窒化物半導体層１２０が基板１１０と同一の物質、例えばＧａＮ又はＡｌＧａＮでなる場合、基板１１０と窒化物半導体層１２０を一緒に窒化物半導体層と定義することができ、パターン層１１５は窒化物半導体層１１０、１２０の内部に配置されることができ、複数のパターンは水平方向に互いに離隔して並んで配列されることができる。
半導体構造物１３０は窒化物半導体層１２０上に配置される。
半導体構造物１３０は、窒化物半導体層１２０上に順次積層される第１導電型半導体層１２２、活性層１２４、及び第２導電型半導体層１２６を含むことができる。
第１導電型半導体層１２２は３族−５族、２族−６族などの化合物半導体、例えばＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦≦ｘ≦≦１、０≦≦ｙ≦≦１、０≦≦ｘ＋ｙ≦≦１）の組成式を有する半導体であってもよく、ｎ型ドーパント（例えば、Ｓｉ、Ｇｅ、Ｓｅ、Ｔｅなど）がドープされることができる。
活性層１２４は第１導電型半導体層１２２及び第２導電型半導体層１２６から提供される電子（ｅｌｅｃｔｒｏｎ）と正孔（ｈｏｌｅ）の再結合（ｒｅｃｏｍｂｉｎａｔｉｏｎ）過程で発生するエネルギーによって光を生成することができる。
活性層１２４は３族−５族、２族−６族などの半導体化合物、例えば３族−５族、２族−６族の化合物半導体であってもよく、単一井戸構造、多重井戸構造、量子細線（Ｑｕａｎｔｕｍ−Ｗｉｒｅ）構造、量子ドット（Ｑｕａｎｔｕｍ Ｄｏｔ）、又は量子ディスク（Ｑｕａｎｔｕｍ Ｄｉｓｋ）構造を有することができる。
活性層１２４はＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦≦ｘ≦≦１、０≦≦ｙ≦≦１、０≦≦ｘ＋ｙ≦≦１）の組成式を有することができる。例えば、活性層１２４が量子井戸構造の場合、活性層１２４はＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦≦ｘ≦≦１、０≦≦ｙ≦≦１、０≦≦ｘ＋ｙ≦≦１）の組成式を有する井戸層（図示せず）及びＩｎａＡｌｂＧａ１−ａ−ｂＮ（０≦≦ａ≦≦１、０≦≦ｂ≦≦１、０≦≦ａ＋ｂ≦≦１）の組成式を有する障壁層（図示せず）を含むことができる。井戸層のエネルギーバンドギャップは障壁層のエネルギーバンドギャップより低くてもよい。井戸層及び障壁層は少なくとも１回以上交互に積層されることができる。
第２導電型半導体層１２６は３族−５族、２族−６族などの半導体化合物、例えばＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦≦ｘ≦≦１、０≦≦ｙ≦≦１、０≦≦ｘ＋ｙ≦≦１）の組成式を有する半導体であってもよく、ｐ型ドーパント（例えば、Ｍｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａ）がドープされることができる。
半導体構造物１３０は基板１１０と同一の形状を有することができる。例えば、側面を通じて抽出される光の比率を高めるために、基板１１０は五面体、例えば三角柱状であってもよいが、これに限定されるものではなく、他の実施例では、六面体、例えば四角柱状であってもよい。
例えば、半導体構造物１３０の隣接した２個の側面間の内角は鋭角、例えば４５°又は６０°であってもよい。
図１では三角柱状の基板１１０、三角柱状の窒化物半導体層１２０及び三角柱状の半導体構造物１３０を示しているが、実施例はこれに限定されるものではなく、他の実施例では、基板、窒化物半導体層、及び半導体構造物のそれぞれが同じ多面体（例えば、六面体）又は多角柱（例えば、四角柱）の形状有してもよい。
半導体構造物１３０は、第１電極１４２との電気的接触のために、第１導電型半導体層１２２を露出させる一領域２０４を有することができる。
第１電極１４２は露出される第１導電型半導体層１２２の一領域２０４上に配置及び接続されることができる。
第２電極１４４は第２導電型半導体層上に配置されることができ、第２導電型半導体層１２６と電気的に接触する。第１電極１４２、及び第２電極１４４のそれぞれは導電性物質、例えばアルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、金（Ａｕ）の少なくとも１種を含むことができ、単層又は多層構造に形成されることができる。
また、図１及び図２には示されていないが、他の実施例による半導体素子は、半導体構造物１３０、又は基板１１０の少なくとも一側面を取り囲むパッシベーション層（ｐａｓｓｉｖａｔｉｏｎ ｌａｙｅｒ）をさらに含むことができる。
基板を含む半導体素子は長期間使えば効率低下が発生する。このような効率低下には、電流密度の低下に起因するＪ−ｄｒｏｏｐと、半導体素子の温度が増加することによって発光効率が減少するＴ−ｄｒｏｏｐとがある。
順方向電流の電流値が低いとき、半導体素子の外部量子効率は最大値を有することができ、順方向電流の電流値が増加するほど電流密度が低下することがある。半導体素子の温度が増加するほど外部量子効率は大きく減少する。
基板１１０と半導体構造物１３０の間に熱伝導度の高いパターン層１１５を挿入することにより、実施例は半導体素子１００の放熱効果を向上させることができ、半導体素子１００の温度が上昇することを緩和させることができ、よって半導体素子１００の温度増加に起因するＴ−ｄｒｏｏｐの程度を緩和して、発光効率、例えば外部量子効率が低下することを防止することができる。
図７は他の実施例による半導体素子２００の斜視図を示し、図８は図７に示した半導体素子２００のＡＢ方向の断面図を示す。
図７及び図８を参照すると、半導体素子２００は、基板２４０、基板２４０上に配置される第１電極２５０、半導体基板２４０の下に配置される窒化物半導体層２３０、窒化物半導体層２３０内に配置されるパターン層２２５、窒化物半導体層２３０の下に配置される半導体構造物２２０、及び半導体構造物の下に配置される第２電極２１０を含む。
図８では下に位置する基板２４０の一面を基板２４０の上面と言い、上に位置する基板２４０の一面を基板２４０の下面と言い、上から下への方向に配置される順に層を説明する。
基板２４０は図１及び図２の基板１１０と同一であってもよく、基板１１０についての説明を同様に適用することができる。
パターン層２２５は基板２４０の一面（例えば、上面２４１）に配置されることができる。パターン層２２５は図１及び図２のパターン層１１５と同一であってもよく、図２〜図６のパターン層１１５、１１５ａ〜１１５ｄについての説明を同様に適用することができる。
窒化物半導体層２３０はパターン層１１５が形成された基板１１０の上面２４１上に配置される。窒化物半導体層２３０は図１及び図２の窒化物半導体層１２０と同一であってもよく、窒化物半導体層１２０についての説明を同様に適用することができる。
半導体構造物２２０は窒化物半導体層２３０上に配置される。
窒化物半導体層２３０が基板２４０と同一の物質、例えばＧａＮ又はＡｌＧａＮでなる場合、基板２４０と窒化物半導体層２３０を一緒に窒化物半導体層と定義することができ、パターン層２２５は窒化物半導体層２４０、２３０の内部に配置されることができ、複数のパターンは水平方向に互いに離隔して並んで配列されることができる。
半導体構造物２２０は窒化物半導体層２３０上に配置されることができる。半導体構造物２２０は、第１導電型半導体層２２２、活性層２２４、及び第２導電型半導体層２２６を含むことができる。
半導体構造物２２０は図１及び図２の半導体構造物１３０と同一であってもよく、半導体構造物１３０についての説明を同様に適用することができるが、第１電極の配置のために露出される第１導電型半導体層１３０の一領域についての説明は適用されない。
第１電極２５０は基板２４０の他面（例えば、上面２４１の反対面である下面２４２）上に配置される。
第２電極２１０は半導体構造物２２０の第２導電型半導体層２２６上に配置される。
図１では、半導体構造物１３０を基準に第１及び第２電極が共に半導体構造物２２０の上部に位置するが、図８では半導体構造物２２０を基準に第１電極２５０は半導体構造物２２０の上部に配置され、第２電極２１０は半導体構造物２２０の下部に配置されることができる。
第２電極２５０は反射物質、例えば、Ａｇ、Ｎｉ、Ａｌ、Ｒｈ、Ｐｄ、Ｉｒ、Ｒｕ、Ｍｇ、Ｚｎ、Ｐｔ、Ａｕ及びＨｆの少なくとも１種を含む金属又は合金で形成される反射層を含むことができる。他の実施例では、反射層は金属又は合金とＩＺＯ、ＩＺＴＯ、ＩＡＺＯ、ＩＧＺＯ、ＩＧＴＯ、ＡＺＯ、ＡＴＯなどの透光伝導性物質を用いて単層又は多層に形成されることができる。例えば、反射層はＩＺＯ／Ｎｉ、ＡＺＯ／Ａｇ、ＩＺＯ／Ａｇ／Ｎｉ、ＡＺＯ／Ａｇ／Ｎｉなどに形成されることができる。
第２電極２５０は反射層と第２導電型半導体層２２６の間にオーム層をさらに含むことができる。オーム層は第２導電型半導体層２２６とオーム接触する金属、例えばＩｎ、Ｚｎ、Ｓｎ、Ｎｉ、Ｐｔ及びＡｇの少なくとも１種を含むことができる。また、オーム層は透光伝導性と金属を選択的に使用して形成されることができる。例えば、オーム層はＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＩＺＴＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｔｉｎ ｏｘｉｄｅ）、ＩＡＺＯ（ｉｎｄｉｕｍ ａｌｕｍｉｎｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＩＧＺＯ（ｉｎｄｉｕｍ ｇａｌｌｉｕｍ ｚｉｎ ｃｏｘｉｄｅ）、ＩＧＴＯ（ｉｎｄｉｕｍ ｇａｌｌｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＡＺＯ（ａｌｕｍｉｎｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＡＴＯ（ａｎｔｉｍｏｎｙ ｔｉｎ ｏｘｉｄｅ）、ＧＺＯ（ｇａｌｌｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＩｒＯｘ、ＲｕＯｘ、ＲｕＯｘ／ＩＴＯ、Ｎｉ、Ａｇ、Ｎｉ／ＩｒＯｘ／Ａｕ及びＮｉ／ＩｒＯｘ／Ａｕ／ＩＴＯの１種以上を含むことができ、単層又は多層に具現されることができる。
第２電極２５０は反射層の下に配置される支持基板をさらに含むことができる。
また、第２電極２５０は支持基板と反射層の間に配置されるバリアー層をさらに含むことができる。また、第２電極２５０はバリアー層と支持基板の間に配置されるボンディング層をさらに含むことができる。
図８には示されていないが、半導体素子２００は、半導体構造物２２０の側面、窒化物半導体層２３０の側面、及び基板２４０の側面を覆うパッシベーション層をさらに含むことができる。
基板２４０と半導体構造物２２０の間に熱伝導度の高いパターン層２２５を挿入することにより、実施例は半導体素子２００の放熱効果を向上させることができ、半導体素子２００の温度が上昇することを緩和させることができ、よって半導体素子２００の温度増加に起因するＴ−ｄｒｏｏｐの程度を緩和して、発光効率、例えば外部量子効率が低下することを防止することができる。
図１０ａは図３に示した実施例の変形例、図１０ｂは図４に示した実施例の変形例、図１０ｃは図５に示した実施例の変形例、図１０ｄは図６に示した実施例の変形例である。
図１の実施例の基板１１０、窒化物半導体層１２０、及び半導体構造物１３０は三角柱状であるが、図１０ａ〜図１０ｄの実施例に含まれる基板、窒化物半導体層、及び半導体構造物１３０ａは四角柱状又は六面体状であってもよい。
図３〜図６に示したパターン層１１５ａ〜１１５ｄ、パターン層１１５ａ〜１１５ｄの幅又は直径ｄ１、ｄ３、ｄ５、ｄ７、及びパターン層間の距離ｄ２、ｄ４、ｄ６、ｄ８についての説明は図１０ａ〜図１０ｄに示したパターン層２１５ａ、２１５ｂ、２１５ｃ、２１５ｄ、パターン層２１５ａ、２１５ｂ、２１５ｃ、２１５ｄの幅又は直径、及びパターン層間の距離に適用することができる。
また、実施例による基板、窒化物半導体層、及び半導体構造物の形状は上述したものに限定されるものではなく、他の実施例では、基板、窒化物半導体層、及び半導体構造物のそれぞれが互いに同一である形状の多面体（例えば、六面体）又は多角柱（例えば、四角柱）の形状を有することができる。
図１１は実施例による半導体素子パッケージ６００を示す断面図である。
図１１を参照すると、半導体素子パッケージ６００は、パッケージ胴体６１０、第１及び第２リードフレーム６１２、６１４、半導体素子６２０、反射板６２５、ワイヤ６３０及び樹脂層６４０を含む。
パッケージ胴体６１０の上面にはキャビティ（ｃａｖｉｔｙ）が形成されることができる。キャビティの側壁は斜めに形成されることができる。図１１の実施例で、パッケージ胴体６１０はキャビティが形成されるが、これに限定されるものではなく、他の実施例では、キャビティが省略されることができる。
パッケージ胴体６１０はシリコン系のウエハーレベルパッケージ（ｗａｆｅｒ ｌｅｖｅｌ ｐａｃｋａｇｅ）、シリコン基板、シリコンカーバイド（ＳｉＣ）、窒化アルミニウム（ａｌｕｍｉｎｕｍ ｎｉｔｒｉｄｅ、ＡｌＮ）などの絶縁性又は熱伝導度の良い基板で形成されることができ、複数の基板が積層される構造であってもよい。
もしくは、パッケージ胴体６１０は樹脂素材、例えばポリフタルアミド（ＰＰＡ：Ｐｏｌｙｐｈｔｈａｌａｍｉｄｅ）、又はＥＭＣ樹脂で形成されることができる。実施例は上述したパッケージ胴体の素材、構造、及び形状に限定されない。
第１及び第２リードフレーム６１２、６１４は、熱排出又は半導体素子の装着を考慮して、互いに電気的に分離されるようにパッケージ胴体６１０に配置される。第１及び第２リードフレーム６１２、６１４のそれぞれは導電層でなることができる。
半導体素子６２０は第１及び第２リードフレーム６１２、６１４と電気的に連結される。半導体素子６２０は実施例１００、２００のいずれか一つであってもよい。図６では図７及び図８に示した実施例２００が示されるが、他の実施例では、図１及び図２に示した実施例１００がフリップチップボンディングによってリードフレーム６１２、６１４にボンディングされることもできる。
反射板６２５は、半導体素子６２０から放出された光を所定の方向に指向させるように、パッケージ胴体６１０のキャビティ側壁に形成される。反射板６２５は光反射物質でなり、例えば金属コーティング又は金属薄片であってもよい。他の実施例では、反射板６２５が省略されることもできる。
樹脂層６４０はパッケージ胴体６１０のキャビティ内に位置する半導体素子６２０を取り込んで半導体素子６２０を外部環境から保護することができる。樹脂層６４０はエポキシ又はシリコンのような無色透明な高分子樹脂素材でなることができる。樹脂層６４０は半導体素子６２０から放出された光の波長を変化させることができるように蛍光体を含むことができる。
図１２はさらに他の実施例による半導体素子１１００Ａを示す。
図１２を参照すると、半導体素子１１００Ａは、基板１１１０、バッファー層１１２０、半導体構造物１１３０及び第１及び第２電極１１４２、１１４４を含む。
基板１１１０は導電型物質又は非導電型物質を含むことができる。例えば、基板１１１０はサファイア（Ａｌ２０３）、ＧａＮ、ＳｉＣ、ＺｎＯ、ＧａＰ、ＩｎＰ、Ｇａ２０３、ＧａＡｓ及びＳｉの少なくとも１種を含むことができる。
また、サファイアなどの異種の基板を使わず、第１導電型半導体層である第１層１１３２を基板として使うことができる。
例えば、基板１１１０はＧａＮ又はＡｌＧａＮを含むことができ、詳しくはＡｌｘＧａ１−ｘＮを含むことができ、ｘの範囲は０以上かつ０．５以下を満たすことができる。
基板１１１０と半導体構造物１１３０間の熱膨張係数差及び格子不整合を改善するため、これら１１１０、１１３０の間にバッファー層（又は、転移層）１１２０が配置されることができる。バッファー層１１２０は、例えばＡｌ、Ｉｎ、Ｎ及びＧａからなる群から選択される少なくとも１種の物質を含むことができるが、これに限られない。また、バッファー層１１２０は単層又は多層構造を有することもできる。
半導体構造物１１３０は、バッファー層１１２０上に順次配置される第１導電型半導体層１１３２、活性層１１３４及び第２導電型半導体層１１３６を含むことができる。
第１導電型半導体層１１３２はバッファー層１１２０上に配置され、第１導電型ドーパントがドープされたＩＩＩ−Ｖ族又はＩＩ−ＶＩ族などの化合物半導体で具現されることができる。
第１導電型半導体層１１３２がｎ型半導体層の場合、第１導電型ドーパントはｎ型ドーパントであり、Ｓｉ、Ｇｅ、Ｓｎ、Ｓｅ又はＴｅを含むことができるが、これに限定されない。
例えば、第１導電型半導体層１１３２はＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ（０≦≦≦≦ｘ≦≦≦≦１、０≦≦≦≦ｙ≦≦≦≦１、０≦≦≦≦ｘ＋ｙ≦≦≦≦１）の組成式を有する半導体物質を含むことができる。第１導電型半導体層１３２はＧａＮ、ＩｎＮ、ＡｌＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、ＡｌＩｎＮ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＡｌＩｎＧａＡｓ、ＧａＰ、ＡｌＧａＰ、ＩｎＧａＰ、ＡｌＩｎＧａＰ及びＩｎＰのいずれか１種以上を含むことができる。
活性層１１３４は第１導電型半導体層１１３２上に配置され、第１導電型半導体層１１３２を通じて注入される電子（又は、正孔）と第２導電型半導体層１１３６を通じて注入される正孔（又は、電子）が互いに会って、活性層１１３４を成す物質固有のエネルギーバンドによって決定されるエネルギーを有する光を放出する層である。活性層１３４は単一井戸構造、多重井戸構造、単一量子井戸構造、多重量子井戸構造（ＭＱＷ：Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）、量子細線（Ｑｕａｎｔｕｍ−Ｗｉｒｅ）構造、又は量子ドット（Ｑｕａｎｔｕｍ Ｄｏｔ）構造の少なくとも一構造に形成されることができる。
活性層１１３４の井戸層／障壁層はＩｎＧａＮ／ＧａＮ、ＩｎＧａＮ／ＩｎＧａＮ、ＧａＮ／ＡｌＧａＮ、ＩｎＡｌＧａＮ／ＧａＮ、ＧａＡｓ（ＩｎＧａＡｓ）／ＡｌＧａＡｓ及びＧａＰ（ＩｎＧａＰ）／ＡｌＧａＰのいずれか１種以上のペア構造に形成されることができるが、これに限定されない。井戸層は障壁層のバンドギャップエネルギーより低いバンドギャップエネルギーを有する物質で形成されることができる。
活性層１１３４の上又は／及び下には導電型クラッド層（図示せず）が形成されることができる。導電型クラッド層は活性層１１３４の障壁層のバンドギャップエネルギーより高いバンドギャップエネルギーを有する半導体で形成されることができる。例えば、導電型クラッド層はＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ又は超格子構造などを含むことができる。また、導電型クラッド層はｎ型又はｐ型でドープされることができる。
実施例によると、活性層１１３４は紫外線波長帯域の光を放出することができる。ここで、紫外線波長帯域とは１００ｎｍ〜４００ｎｍの波長帯域を意味することができる。特に、活性層１１３４は１００ｎｍ〜２８０ｎｍ波長帯域の光を放出することができる。
第２導電型半導体層１１３６は活性層１１３４上に配置され、半導体化合物で形成されることができる。ＩＩＩ−Ｖ族又はＩＩ−ＶＩ族などの化合物半導体で具現されることができる。例えば、第２導電型半導体層１１３６はＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦≦≦≦ｘ≦≦≦≦１、０≦≦≦≦ｙ≦≦≦≦１、０≦≦≦≦ｘ＋ｙ≦≦≦≦１）の組成式を有する半導体物質を含むことができる。
第２導電型半導体層１１３６には第２導電型ドーパントがドープされることができる。第２導電型半導体層１１３６がｐ型半導体層の場合、第２導電型ドーパントはｐ型ドーパントであり、Ｍｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａなどを含むことができる。
第１導電型半導体層１１３２はｎ型半導体層で、第２導電型半導体層１１３６はｐ型半導体層で具現されることができる。もしくは、第１導電型半導体層１１３２はｐ型半導体層で、第２導電型半導体層１１３６はｎ型半導体層で具現されることもできる。
半導体構造物１１３０はＮ−Ｐ接合構造、Ｐ−Ｎ接合構造、Ｎ−Ｐ−Ｎ接合構造及びＰ−Ｎ−Ｐ接合構造のいずれか一構造に具現されることができる。
実施例によると、活性層１１３４が前述したように紫外線波長帯域の光を放出する場合、第２導電型半導体層１１３６は第２導電型第１半導体層１１３６Ａと第２導電型第２半導体層１３６Ｃを含むことができる。
第２導電型第１半導体層１１３６Ａは活性層１１３４上に配置される。第２導電型第１半導体層１１３６Ａ及び第１導電型半導体層１１３２のそれぞれはＡｌＧａＮを含むことができる。なぜなら、ＡｌＧａＮがＧａＮ又はＩｎＡｌＧａＮより紫外線波長帯域の光を少なく吸収するからである。
第２導電型第２半導体層１１３６Ｃは第２導電型第１半導体層１１３６Ａ上に配置される。第２導電型第２半導体層１１３６Ｃは第２電極１１４４から活性層１１３４に正孔を円滑に供給して紫外線半導体素子１１００Ａの電気的特性を改善させる役割をする。例えば、第２導電型第２半導体層１１３６ＣはＧａＮ又はＩｎＡｌＧａＮを含むことができる。
仮に、第１導電型がｎ型かつ第２導電型がｐ型の場合、第２導電型第１半導体層１１３６Ａは電子遮断層（ＥＢＬ：Ｅｌｅｃｔｒｏｎ Ｂｌｏｃｋｉｎｇ Ｌａｙｅｒ）の役割をすることができる。もしくは、このような電子遮断層の役割をする第２導電型第１半導体層１１３６ＡはＡｌＧａＮ／ＡｌＧａＮ超格子層構造を有することもでき、ＡｌＧａＮバルク層構造を有することもできる。
また、活性層１１３４から放出された光が第２導電型第１半導体層１１３６Ａで吸収されなくて透過することができるように、第２導電型第１半導体層１１３６Ａのエネルギーバンドギャップは活性層１１３４のエネルギーバンドギャップより大きくてもよい。このために、活性層１１３４から放出された光の波長によって変わるが、第２導電型第１半導体層１１３６Ａに含まれたアルミニウムの含量比は０．３以上であってもよい。
また、第２導電型半導体層１１３６は第２導電型第３半導体層１１３６Ｂをさらに含むことができる。
第２導電型第３半導体層１１３６Ｂは第２導電型第１半導体層１１３６Ａと第２導電型第２半導体層１１３６Ｃの間に配置される。例えば、第２導電型第３半導体層１１３６Ｂは少なくとも一つのＡｌＧａＮ層を含むことができる。
例えば、第２導電型第３半導体層１１３６Ｂが複数のＡｌＧａＮ層を含む場合、複数のＡｌＧａＮ層のアルミニウム濃度は互いに違ってもよい。また、例えば、第２導電型第３半導体層１１３６Ｂの複数のＡｌＧａＮ層のアルミニウム濃度は第２導電型第１半導体層１１３６Ａから第２導電型第２半導体層１１３６Ｃの方向に徐々に増加するとか又は減少することもできる。
第１電極１１４２はメッサ食刻（Ｍｅｓａ ｅｔｃｈｉｎｇ）によって露出された第１導電型半導体層１１３２上に配置される。第１電極１４１２はオーム接触する物質を含んでオームの役割をすることができ、よって別途のオーム層（図示せず）が配置される必要がないこともある。もしくは、別途のオーム層が第１電極１１４２の下に配置されることもできる。
第２電極１１４４は第２導電型第２半導体層１１３６Ｃ上に配置される。第１及び第２電極１１４２、１１４４のそれぞれは活性層１１３４から放出された光を吸収せずに反射させるとか透過させることができ、第１及び第２導電型半導体層１１３２、１１３６上に良好に成長可能な物質で形成されることができる。
例えば、第１及び第２電極１１４２、１１４４のそれぞれは金属で形成されることができ、Ａｇ、Ｎｉ、Ａｌ、Ｒｈ、Ｐｄ、Ｉｒ、Ｒｕ、Ｍｇ、Ｚｎ、Ｐｔ、Ａｕ、Ｈｆ及びこれらの選択的な組合せでなることができる。
特に、第２電極１１４４は透明伝導性酸化膜（ＴＣＯ：Ｔｒａｎｐａｒｅｎｔ Ｃｏｎｄｕｃｔｉｖｅ Ｏｘｉｄｅ）であってもよい。例えば、第２電極１１４４は前述した金属物質とＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＩＺＴＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｔｉｎ ｏｘｉｄｅ）、ＩＡＺＯ（ｉｎｄｉｕｍ ａｌｕｍｉｎｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＩＧＺＯ（ｉｎｄｉｕｍ ｇａｌｌｉｕｍ ｚｉｎ ｃｏｘｉｄｅ）、ＩＧＴＯ（ｉｎｄｉｕｍ ｇａｌｌｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＡＺＯ（ａｌｕｍｉｎｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＡＴＯ（ａｎｔｉｍｏｎｙ ｔｉｎ ｏｘｉｄｅ）、ＧＺＯ（ｇａｌｌｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＩｒＯｘ、ＲｕＯｘ、ＲｕＯｘ／ＩＴＯ、Ｎｉ／ＩｒＯｘ／Ａｕ、及びＮｉ／ＩｒＯｘ／Ａｕ／ＩＴＯの少なくとも１種を含むことができるが、このような材料に限定されない。第２電極１１４４は第２導電型第２半導体層１１３６Ｃとオーム接触する物質を含むことができる。
また、第２電極１１４４はオーム特性を有する反射電極材料で単層又は多層に形成されることができる。仮に、第２電極１４４がオームの役割をする場合、別途のオーム層（図示せず）は形成されなくてもよい。
図１３はさらに他の実施例による半導体素子を示す。
図１２に例示した紫外線半導体素子１１００Ａは水平型構造であるから、活性層１１３４から放出された光は第２導電型半導体層１１３６と第２電極１１４４を通じて出射される。このために、第２導電型半導体層１１３６と第２電極１１４４は透光性を有する物質でなり、第１導電型半導体層１１３２、バッファー層１１２０及び基板１１１０は透光性又は非透光性を有する物質でなることもできる。
しかし、図１３に例示した半導体素子１１００Ｂはフリップチップボンディング構造であるから、活性層１１３４から放出された光は基板１１１０、バッファー層１１２０及び第１導電型半導体層１１３２を通じて出射される。このために、基板１１１０、バッファー層１１２０及び第１導電型半導体層１１３２は透光性を有する物質でなり、第２導電型半導体層１１３６と第２電極１１４４は透光性又は非透光性を有する物質でなることができる。
また、図１２に例示した半導体素子１１００Ａとは違い、図１３に例示した半導体素子１１００Ｂはフリップチップボンディング構造であるので、第１及び第２バンプ１１６２Ａ、１１６２Ｂ、サブマウント１１６４、保護層１１６６及び第１及び第２金属層（又は、電極パッド）１１６８Ａ、１１６８Ｂをさらに含む。
このような相違点を除けば、図１３に例示した半導体素子１１００Ｂは図１２に例示した半導体素子１１００Ａと同一であるので、重複部分に対しては同一の参照符号を使い、これについての詳細な説明を省略する。
サブマウント１１６４は、例えばＡｌＮ、ＢＮ、炭化ケイ素（ＳｉＣ）、ＧａＮ、ＧａＡｓ、Ｓｉなどの半導体基板でなることができるが、これに限られず、熱伝導度に優れた半導体物質でなることもできる。また、サブマウント１１６４内にジェナーダイオード形態の静電気（ＥＳＤ：Ｅｌｅｃｔｒｏ Ｓｔａｔｉｃ Ｄｉｓｃｈａｒｇｅ）防止のための素子が含まれることもできる。
第１及び第２金属層１１６８Ａ、１１６８Ｂはサブマウント１１６４上に水平方向に互いに離隔して配置される。第１バンプ１１６２Ａは第１金属層１１６８Ａと第１電極１１４２の間に配置され、第２バンプ１１６２Ｂは第２金属層１１６８Ｂと第２電極１１４４の間に配置される。
第１電極１１４２は第１バンプ１１６２Ａを介してサブマウント１１６４の第１金属層１１６８Ａに連結され、第２電極１１４４は第２バンプ１１６２Ｂを介してサブマウント１１６４の第２金属層１１６８Ｂに連結される。
たとえ図示されてはいないが、第１電極１１４２と第１バンプ１１６２Ａの間に第１上部バンプ金属層（図示せず）がさらに配置されることができ、第１金属層１１６８Ａと第１バンプ１１６２Ａの間に第１下部バンプ金属層（図示せず）がさらに配置されることもできる。
ここで、第１上部バンプ金属層と第１下部バンプ金属層は第１バンプ１１６２Ａが位置する地点を表示する役割をする。同様に、第２電極１１４４と第２バンプ１１６２Ｂの間に第２上部バンプ金属層（図示せず）がさらに配置されることができ、第２金属層１１６８Ｂと第２バンプ１１６２Ｂの間に第２下部バンプ金属層（図示せず）がさらに配置されることもできる。ここで、第２上部バンプ金属層と第２下部バンプ金属層は第２バンプ１１６２Ｂが位置する地点を表示する役割をする。
仮に、サブマウント１１６４がシリコン（Ｓｉ）のように電気的伝導性を有する物質で具現された場合、実施例１００Ｂは、図１３に例示したように、第１及び第２金属層１１６８Ａ、１１６８Ｂとサブマウント１１６４の間に配置される保護層１１６６をさらに含むこともできる。ここで、保護層１１６６は絶縁物質でなることができる。
多重量子井戸構造の活性層を成す量子壁の厚さより量子井戸の厚さがもっと厚くてもよい。量子壁、量子井戸は１０対〜２０対が配置されることができ、詳細には量子壁の厚さは４０Åより小さくてもよく、量子井戸の厚さは４０Åより大きくてもよい。
例えば、量子井戸の厚さを４３Å乃至４５Åにし、量子壁の厚さを３４Å乃至３７Åにし、最後の量子壁は後述する電子遮断層として作用することができるので９８Åの厚さにして配置することができる。
従来のサファイア基板上で成長した半導体構造物において多重量子構造の活性層は、量子井戸の厚さを３２Å程度にし、量子壁の厚さを５４Å程度にし、最後の量子壁は８０Åの厚さにして配置することができた。
すなわち、従来のサファイア基板上で成長する窒化物系半導体層の場合、ＩｎＧａＮ／ＧａＮ構造の多重量子井戸の品質が低下し、結晶性が弱いため、量子井戸の厚さがあまり大きくなれば半導体層が充分に成長することができなかった。しかし、同種の基板で成長し、第２層で高濃度のシリコンがドープされた場合、量子井戸の厚さが４０Å以上まで増加しても結晶性が悪くならなくて充分に成長することができ、従来より大きな厚さの量子井戸で電子と正孔が十分に結合して半導体素子の光効率が向上することができる。
量子井戸は量子壁のエネルギーバンドギャップより小さなエネルギーバンドギャップを有する物質で形成されることができる。
図１４は他の実施例の半導体素子パッケージ１２００を示す図である。
実施例による半導体素子パッケージ１２００は、半導体素子１１００Ｂ、基板層１２１０、第１及び第２パッケージ胴体１２２０Ａ、１２２０Ｂ、絶縁物１２３０、第１及び第２ワイヤ１２４２、１２４４及びモールディング部材１２５０を含む。半導体素子１１００Ｂは図１３に例示した半導体素子で、同じ参照符号を付け、これについての詳細な説明を省略する。図１３に例示した半導体素子１１００Ｂ以外に図１２に例示した半導体素子１１００Ａが図１４に例示したような半導体素子パッケージに含まれて具現されることができるのは言うまでもない。
第１及び第２パッケージ胴体１２２０Ａ、１２２０Ｂは基板層１２１０上に配置される。ここで、基板層１２１０はプリント基板（ＰＣＢ：Ｐｒｉｎｔｅｄ Ｃｉｒｃｕｉｔ Ｂｏａｒｄ）であってもよいが、これに限られない。半導体素子１１００Ｂが紫外線光を放出する場合、放熱特性を向上させるために、第１及び第２パッケージ胴体１２２０Ａ、１２２０Ｂはアルミニウム素材で具現されることができるが、これに限られない。
図１４でサブマウント１１６４は第２パッケージ胴体１２２０Ｂ上に配置されたものとして示されているが、実施例はこれに限られない。すなわち、サブマウント１１６４は第２パッケージ胴体１２２０Ｂではなくて第１パッケージ胴体１２２０Ａ上に配置されることもできる。半導体素子１１００Ｂの第１及び第２金属層１１６８Ａ、１１６８Ｂは第１及び第２ワイヤ１２４２、１２４４を介して第１及び第２パッケージ胴体１２２０Ａ、１２２０Ｂにそれぞれ連結される。第１及び第２パッケージ胴体１２２０Ａ、１２２０Ｂが電気的伝導性を有するアルミニウム素材で具現される場合、絶縁物１２３０は第１パッケージ胴体１２２０Ａと第２パッケージ胴体１２２０Ｂを電気的に互いに分離させる役割をする。
第１導電型半導体層１１３２は第１電極１１４２、第１バンプ１１６２Ａ、第１金属層１１６８Ａ、第１ワイヤ１２４２及び第１パッケージ胴体１２２０Ａを介して基板層１２１０と電気的に連結されることができる。また、第２導電型半導体層１１３６は第２電極１１４４、第２バンプ１１６２Ｂ、第２金属層１１６８Ｂ、第２ワイヤ１２４４及び第２パッケージ胴体１２２０Ｂを介して基板層１２１０と電気的に連結されることができる。
モールディング部材１２５０は第１及び第２パッケージ胴体１２２０Ａ、１２２０Ｂによって形成されたキャビティに満たされることで、半導体素子１１００Ｂを取り囲んで保護することができる。また、モールディング部材１２５０は蛍光体を含むことができ、半導体素子１１００Ｂから放出された光の波長を変化させることができる。
図１９はＥＬＯＧ（Ｅｐｉｔａｘｉａｌ Ｌａｔｅｒａｌ ＯｖｅｒＧｒｏｗｔｈ）成長方式を用いた窒化物系半導体の成長を示した図である。
図１９を参照すると、基板（ｓｕｂｓｔｒａｔｅ）上で成長する窒化物系半導体（ＧａＮ）の中間にシリコン酸化物（ＳｉＯ２）などでマスク１８０１を形成して、マスク１８０１間の領域で成長する窒化物系半導体が垂直成長するだけではなくマスク上で水平成長することができる。この時、マスク１８０１によって欠陷を遮断することにより、マスク１８０１の上部領域では欠陥発生を無くすとか欠陥発生を減らすことができる。
図２０はＰｅｎｄｅｏ成長方式を用いた窒化物系半導体の成長を示した図である。図２０を参照すると、基板（ｓｕｂｓｔｒａｔｅ）を食刻してグルーブ（ｇｒｏｏｖｅ）を形成し、グルーブが形成されていない基板の第１領域で窒化物系半導体層を成長させる。この時、基板の第１領域で成長する窒化物系半導体は垂直成長及び水平成長をして基板上部の全領域で窒化物系半導体層が形成されることができる。しかし、このような窒化物系半導体の成長は次のような問題点がある。
ＥＬＯＧ方式の場合、マスク１８０１として使われるシリコン酸化物とＧａＮの摩擦によってチルト（ｔｉｌｔ）が発生することによって転位が発生して窒化物半導体層の品質が低下することがある。また、水平成長によってマスク上部領域に窒化物系半導体を成長させるから、成長時間が増加することがある。
Ｐｅｎｄｅｏ方式の場合はサファイア基板に対する食刻が必須であるが、工程時間が増加し、さらにサファイア基板に正確なパターンを形成することが難しい。
上述したように、半導体素子を成す窒化物系半導体層の品質低下はＥＬＯＧ（ｅｐｉｔａｘｉａｌ ｌａｔｅｒａｌ ｏｖｅｒ−ｇｒｏｗｔｈ）成長方式又はＰｅｎｄｅｏ成長方式でも解決することができない。
また、窒化物系半導体層の品質問題を解決すると言っても、図１２に示した水平型半導体素子及び図１３に示したフリップチップ半導体素子の場合、半導体素子の上面を通じて抽出される光量より半導体素子の側面を通じて抽出される光量が多くて光出力が低下することがある。
半導体素子の光抽出の側面で見ると、垂直型半導体素子は面発光（Ｓｕｒｆａｃｅ ｅｍｉｔｔｅｒ）構造を有する反面、水平型半導体素子及びフリップチップ半導体素子は体積発光（Ｖｏｌｕｍｅ ｅｍｉｔｔｅｒ）構造を有することができる。
すなわち、水平型半導体素子及びフリップチップ半導体素子は垂直型半導体素子より上部面を通じて抽出される光に対して側面を通じて抽出される光の比率が高い。
このような体積発光をする水平型半導体素子及びフリップチップ半導体素子の光抽出を向上させるためには、同じ体積を有する半導体素子において側面の広さを増加させることが重要である。
以下、半導体素子の側面の広さを増加させて光抽出をより向上させるための構造を図１５及び図１６に示した実施例に基づいて説明する。
図１５はさらに他の実施例による半導体素子２００Ａの斜視図を示し、図１６は図１５に示した半導体素子２００Ａの上部面を示す図である。
図１５に示した半導体素子２００Ａは図１２及び図１３に示した半導体素子についての説明が同様に適用されることができるので、図１２及び図１３に示した半導体素子との相違点について説明する。
実施例の半導体素子２００Ａは、第１導電型半導体層１１３２、活性層１１２４、及び第２導電型半導体層１１３６を含む半導体構造物１１３０を含むことができる。
図１２及び図１３で説明した第１導電型半導体層１３２、活性層１２４、及び第２導電型半導体層１３６の組成及び機能は第１導電型半導体層１１３２、活性層１１２４、及び第２導電型半導体層１１３６に適用されることができる。
実施例の半導体素子２００Ａの横断面は三角形又は台形に構成されることができる。
実施例の半導体素子２００Ａは第１領域Ｓ１及び第２領域Ｓ２を含むことができる。
第１領域Ｓ１は第１導電型半導体層１１３２の一部が露出される領域を含むことができ、第１領域Ｓ１の第１導電型半導体層１１３２の露出される領域には第１電極１１４２が配置されることができる。
第２領域Ｓ２は第２導電型半導体層１１３６が外部に露出される領域を含むことができ、第２導電型半導体層１１３６上には第２電極１１４４が配置されることができる。
第１領域Ｓ１と第２領域Ｓ２は既設定の高低差又は段差があるように構成されることができる。
例えば、前記既設定の高さは第１領域Ｓ１の上部面から第２領域の第２導電型半導体層１１３６の上部面までの高さであってもよく、活性層１１３４及び第１導電型半導体層１１３２の一部が露出されることができるほどの高さであってもよい。
第１導電型半導体層１１３２の一部が露出されるときに第１電極１１４２が第１領域Ｓ１上に配置されて第１導電型半導体層１１３２に電流を供給することができるからである。
図１５には前記既設定の高さが第２領域Ｓ２の上部面から第１導電型半導体層１３２の一部分に示されているが、これは説明の便宜のためのもので、使用者は便宜によって所定の高さを多様に変形実施することができる。
第１領域Ｓ１に配置される第１導電型半導体層１１３２の横断面の形状は三角形であってもよく、第１導電型半導体層１１３２上に配置される第１電極１１４２も三角形に構成されることができる。
ただし、第１電極１１４２の形状は一例を説明するために三角形として図示されているものであり、第１電極１１４２の形状は三角形に限定されず多様な形状に配置可能である。
また、第２領域Ｓ２に配置される第２導電型半導体層１１３６の横断面の形状は三角形又は台形であってもよく、第２導電型半導体層１１３６上に配置される第２電極１１４４も三角形又は台形に構成されることができる。
ただし、第２電極１１４４の形状は一例を説明するために三角形又は台形に図示されているものであり、第２電極１１４４の形状はこれに限定されず多様な形状に具現可能である。
実施例の半導体素子２００Ａは下部面（例えば、基板１１０の下部面）から上部面（第２導電型半導体層１１３６の上部面）まで既設定の高さＨを有するように構成されることができる。
半導体素子の光抽出の観点で見たとき、実施例の半導体素子２００Ａは体積発光（Ｖｏｌｕｍｅ ｅｍｉｔｔｅｒ）構造と定義することができる。
例えば、一般的な垂直型半導体素子のように面発光（Ｓｕｒｆａｃｅ ｅｍｉｔｔｅｒ）する構造とは違い、実施例の半導体素子２００Ａは上部面から抽出される光量より側面から抽出される光量が多い。ここで、面発光する構造は半導体素子の側面から抽出される光量より上部面から抽出される光量が主な構造であってもよい。
半導体素子の側面方向への光抽出効率を高めるためには、半導体素子の側面の広さを最大化することが必要である。半導体素子の側面の広さは半導体素子の高さと半導体素子の上部面の周長の積で示すことができる。結局、半導体素子の側面からの光抽出効率を向上させるためには、半導体素子の高さ及び半導体素子の上部面の周長を最大化することが重要である。
図１７は実施例による半導体素子の高さによる光抽出効率を示す。
図１７で、ｘ軸は半導体素子２００Ａの高さを意味し、ｙ軸は半導体素子２００Ａの高さによる光抽出効率（Ｌｉｇｈｔ Ｅｘｔｒａｃｔｉｏｎ ｅｆｆｉｃｉｅｎｃｙ、Ｃｅｘ）の実験値を意味する。
図１７を参照すると、半導体素子２００Ａの高さＨが増加するにつれて光抽出効率（Ｃｅｘ）が増加する傾向が見られる。ここで、半導体素子２００Ａの高さは半導体素子２００Ａの厚さと表現することもできる。
０μｍ＜Ｈ≦１０μｍの場合、半導体素子２００Ａの光抽出効率は約８２％〜８４％である。これは一般的な面発光構造を有する半導体素子２００Ａの光抽出効率に対応する数値である。
また、半導体素子２００Ａの高さＨが６０μｍ以上の場合、半導体素子２００Ａの光抽出効率は約９０％程度である。これは体積発光構造を有する実施例の半導体素子の光抽出効率と見なすことができる。
すなわち、半導体素子２００Ａの高さが増加するほど半導体素子２００Ａの光抽出効率が増加するという事実を導出することができる。
ただし、半導体素子２００Ａの高さＨが約９０μｍ以上の場合には、光抽出効率が飽和（Ｓａｔｕｒａｔｉｏｎ）する現象が見られる。
これは半導体素子２００Ａの高さＨが所定の高さ（約９０μｍ）以上となってもＧａＮ又はＡｌＧａＮを含む半導体素子２００Ａの内部構造によって光が吸収されるからである。
例えば、実施例の半導体素子２００Ａの高さＨは６０μｍ以上かつ３００μｍ以下であってもよい。ただし、これは一実施例を説明するためのものであり、使用者は実施例の半導体素子２００Ａの高さ範囲をより多様に変形することができる。
前述したように、実施例の半導体素子２００Ａの横断面又は半導体素子２００Ａの上部面の平面形状は三角形に構成されることができる。
図１６を参照すると、半導体素子２００Ａの横断面又は上部面の形状、例えば発光構造物１１３０の横断面又は上部面の平面形状は三つの辺ａ、ｂ、ｃを含む三角形であってもよい。
例えば、三つの辺は第１辺ａ、第１辺ａと隣り合うように備えられる第２辺ｂ、及び第３辺ｃを含むことができる。
第１辺〜第３辺のうち隣り合う２個の辺は互いに接し、隣り合う２個の辺が成す角度は鋭角であってもよい。
第１辺ａと第２辺ｂが成す内角を第１角αと言い、第１辺ａと第３辺ｃが成す内角を第２角βと言い、第２辺ｂと第３辺ｃが成す内角を第３角γという。
例えば、第１辺ａは第２辺ｂと第３辺ｃが会う角と対応するとか向き合うように位置することができ、第２辺ｂは第１辺ａと第３辺ｃが会う角と対応するとか向き合うように位置することができ、第３辺ｃは第１辺ａと第２辺ｂが会う角と対応するとか向き合うように位置することができる。
以下、図１８を参照して実施例の半導体素子２００Ａの周長を最大化して半導体素子２００Ａの側面の広さを最大にするための第１辺〜第３辺ａ、ｂ、ｃ及び第１角〜第３角α、β、γについて説明する。
図１８は実施例の半導体素子２００Ａの少なくとも一つの角度による第１周長と第２周長の比を示すグラフである。
図１８を参照すると、実施例の半導体素子２００Ａは、横断面又は上部面の平面形状が直角三角形の場合、半導体素子２００Ａの上部面の広さをＳと表現し、半導体素子２００Ａの側面の周長を第１周長と言う。
例えば、第１周長は半導体素子２００Ａの発光構造物１１３０の上部面の第１辺〜第３辺ａ、ｂ、ｃの長さの和であってもよい。
実施例の半導体素子２００Ａの横断面又は半導体素子２００Ａの上部面の平面形状が直角三角形の場合、第１辺〜第３辺ａ、ｂ、ｃの長さはＭ２＋Ｎ２＝Ｐ２の数学式を満たすことができる。
ここで、Ｍは第１辺ａの長さ、Ｎは第２辺ｂの長さ、Ｐは第３辺ｃの長さであってもよい。
実施例の半導体素子２００Ａの横断面又は半導体素子２００Ａの上部面の平面形状が正三角形の場合、半導体素子２００Ａの広さをＳと表現し、半導体素子２００Ａの周長を第２周長と表現する。
第１周長及び第２周長の定義において、半導体素子の横断面又は上部面の広さは同一条件の場合である。
図１８に示したグラフのｘ軸は第１角〜第３角α、β、γのうち直角である角（例えば、α）を除いた少なくとも二つの角（例えば、β、γ）のいずれか一つ（例えば、γ）であってもよく、ｙ軸は同じ広さを有する横断面又は上部面の条件で第１周長と第２周長の比率（例えば、第１周長／第２周長）を示したものである。
実施例の半導体素子２００Ａの第１角αは８０°〜１００°であってもよい。
よって、第２角β及び第３角γの和は８０°〜１００°であってもよい。
図１８は、第２角β又は第３角γが変化するにつれて第１辺〜第３辺ａ、ｂ、ｃの長さ（Ｍ、Ｎ、Ｐ）が変化することができ、これによる第１周長及び第２周長の比率を示すものである。
図１８に示したように、第１周長と第２周長の比率（第１周長／第２周長）は１より大きいことが分かり、このことから、同じ広さの条件の下で直角三角形の第１周長が正三角形の第２周長より大きい。
実施例の半導体素子２００Ａの高さが一定であるという仮定で、実施例の半導体素子２００Ａの光抽出効率は前述したように半導体素子２００Ａの周長に比例すると見なすことができる。
例えば、第２周長を基準とするとき、第１周長が大きいほど半導体素子１１００Ａの側面の広さが大きくなり、これによって光抽出効率が増加すると見なすことができる。
要するに、前述したように体積発光する半導体素子２００Ａから発光する光は側面を通じて主に放出されるから、半導体素子２００Ａの側面の広さと半導体素子２００Ａの光抽出効率は正の相関関係がある。
ただし、半導体素子２００Ａの体積によって光が放出される活性層１１３４の広さが変わるから、実施例の半導体素子２００Ａは、同じ体積を有する半導体素子２００Ａにおいて、すなわち高さＨが同一であるとともに横断面の広さＳが同一である半導体素子２００Ａにおいて、横断面の周長が最大である半導体素子２００Ａを提供して光抽出効率を増加させることができる。
図１８に示したグラフを参照すると、第２角β又は第３角γの大きさが増加すれば増加するほど第１周長は大きくなり、これによって光抽出効率が増加する効果がある。しかし、実施例の第２角β又は第３角γの大きさは２５°〜６５°に形成されてもよい。仮に、第２角β又は第３角γの大きさが２５°未満又は６５°超過に形成される場合、電流波及（Ｃｕｒｒｅｎｔ ｓｐｒｅａｄｉｎｇ）効果が減少して光抽出効率が減少することがあり、第１電極又は第２電極を配置させるための十分な空間を確保することができないことがあるからである。
また、図１８に示したように、同じ広さの条件の下で、実施例による半導体素子の第１周長と第２周長の比率（第１周長／第２周長）は１．１〜１．２５であってもよい。
第１周長及び第２周長の比率（第１周長／第２周長）が１．２５を超える場合には、電流波及（Ｃｕｒｒｅｎｔ ｓｐｒｅａｄｉｎｇ）効果が減少して光抽出効率が減少することがあり、第１電極又は第２電極を配置させるための十分な空間を確保することができないことがあるからである。
図１５〜図１８で説明した発光構造物の形状、第１角α、第２角β又は第３角γ、及び第１周長及び第２周長に対する比率についての説明は図１〜図１０で説明した実施例１００、２００にも同様に適用することができる。
実施例による半導体素子パッケージは複数が基板上にアレイされることができ、半導体素子パッケージの光経路上に光学部材である導光板、プリズムシート、拡散シートなどが配置されることができる。このような半導体素子パッケージ、基板、光学部材はバックライトユニットとして機能することができる。
さらに他の実施例は上述した実施例に記載した半導体素子又は半導体素子パッケージを含む表示装置、指示装置、照明システムに具現されることができる。例えば、照明システムはランプ、街灯、ヘッドランプなどを含むことができる。
図２１は実施例による照明装置を示す。
図２１を参照すると、照明装置は、カバー２１００、光源モジュール２２００、放熱体２４００、電源提供部２６００、内部ケース２７００、及びソケット２８００を含むことができる。また、実施例による照明装置は、部材２３００及びホルダー２５００のいずれか一つ以上をさらに含むことができる。
カバー２１００はバルブ（ｂｕｌｂ）状又は半球状であってもよく、一部が開口した中空形状であってもよい。カバー２１００は光源モジュール２２００と光学的に結合することができる。例えば、カバー２１００は光源モジュール２２００から提供される光を拡散、散乱又は励起させることができる。カバー２１００は一種の光学部材であってもよい。カバー２１００は放熱体２４００と結合することができる。カバー２１００は放熱体２４００と結合する結合部を有することができる。
カバー２１００の内面には乳白色塗料がコートされることができる。乳白色の塗料は光を拡散させる拡散材を含むことができる。カバー２１００の内面の表面粗さはカバー２１００の外面の表面粗さより大きく形成されることができる。これは、光源モジュール２２００からの光を充分に散乱及び拡散させて外部に放出させるためである。
カバー２１００の素材は、ガラス（ｇｌａｓｓ）、プラスチック、ポリプロピレン（ＰＰ）、ポリエチレン（ＰＥ）、ポリカーボネート（ＰＣ）などであってもよい。ここで、ポリカーボネートは耐光性、耐熱性及び強度に優れる。カバー２１００は外部から光源モジュール２２００が見えるように透明なものがよいが、これに限定されるものではなく、不透明なものであってもよい。カバー２１００はブロー（ｂｌｏｗ）成形で形成されることができる。
光源モジュール２２００は放熱体２４００の一面に配置されることができ、光源モジュール２２００から発生した熱は放熱体２４００に伝導されることができる。光源モジュール２２００は、光源部２２１０、連結プレート２２３０、及びコネクタ２２５０を含むことができる。光源部２２１０は実施例による半導体素子１００、２００、１１００Ａ、１１００Ｂ、２００Ａ又は半導体素子パッケージ６００、１２００を含むことができる。
部材２３００は放熱体２４００の上面上に配置されることができ、複数の光源部２２１０とコネクタ２２５０が挿入されるガイド凹部２３１０を有する。ガイド凹部２３１０は光源部２２１０の基板及びコネクタ２２５０と対応するとか整列されることができる。
部材２３００の表面は光反射物質で塗布されるとかコートされたものであってもよい。
例えば、部材２３００の表面は白色の塗料で塗布されるとかコートされたものであってもよい。このような部材２３００は、カバー２１００の内面で反射されて光源モジュール２２００に向かって帰る光をカバー２１００の方向に反射させることができる。よって、実施例による照明装置の光効率を向上させることができる。
部材２３００は例として絶縁物質でなることができる。光源モジュール２２００の連結プレート２２３０は電気伝導性の物質を含むことができる。よって、放熱体２４００と連結プレート２２３０が互いに電気的に接触することができる。部材２３００は絶縁物質で構成され、連結プレート２２３０と放熱体２４００の電気的短絡を遮断することができる。放熱体２４００は光源モジュール２２００からの熱と電源提供部２６００からの熱を受けて放熱することができる。
ホルダー２５００は内部ケース２７００の絶縁部２７１０の収納空間２７１９を塞ぐ。よって、内部ケース２７００の絶縁部２７１０に収納される電源提供部２６００が密閉されることができる。ホルダー２５００はガイド突出部２５１０を有することができ、ガイド突出部２５１０は電源提供部２６００の突出部２６１０が貫通するホールを有することができる。
電源提供部２６００は外部から受けた電気的信号を処理又は変換して光源モジュール２２００に提供する。電源提供部２６００は内部ケース２７００の収納空間２７１９に収納されることができ、ホルダー２５００によって内部ケース２７００の内部に密閉されることができる。電源提供部２６００は、突出部２６１０、ガイド部２６３０、ベース２６５０、及び延長部２６７０を含むことができる。
ガイド部２６３０はベース２６５０の一側から外部に突出した形状を有することができる。ガイド部２６３０はホルダー２５００に挿入されることができる。ベース２６５０の一面上には多数の部品が配置されることができる。多数の部品は、例えば外部電源から提供される交流電源を直流電源に変換する直流変換装置、光源モジュール２２００の駆動を制御する駆動チップ、光源モジュール２２００を保護するためのＥＳＤ（ＥｌｅｃｔｒｏＳｔａｔｉｃ ｄｉｓｃｈａｒｇｅ）保護素子などを含むことができるが、これに限定されない。
延長部２６７０はベース２６５０の他側から外部に突出した形状を有することができる。延長部２６７０は内部ケース２７００の連結部２７５０の内部に挿入されることができ、外部からの電気的信号を受けることができる。例えば、延長部２６７０は内部ケース２７００の連結部２７５０と同一であるとかそれより小さい幅を有することができる。延長部２６７０には“＋電線”と“−電線”の各端が電気的に連結されることができ、“＋電線”と“−電線”の他端はソケット２８００に電気的に連結されることができる。
内部ケース２７００は内部に電源提供部２６００と一緒にモールディング部を含むことができる。モールディング部はモールディング液体が固まった部分で、電源提供部２６００が内部ケース２７００の内部に固定できるようにする。
図２２は実施例による表示装置８００を示す。
図２２を参照すると、表示装置８００は、ボトムカバー８１０と、ボトムカバー８１０上に配置される反射板８２０と、光を放出する発光モジュール８３０、８３５と、反射板８２０の前方に配置され、発光モジュール８３０、８３５から発散される光を表示装置の前方に案内する導光板８４０と、導光板８４０の前方に配置されるプリズムシート８５０、８６０を含む光学シートと、光学シートの前方に配置されるディスプレイパネル８７０と、ディスプレイパネル８７０と連結され、ディスプレイパネル８７０に画像信号を供給する画像信号出力回路８７２と、ディスプレイパネル８７０の前方に配置されるカラーフィルター８８０とを含むことができる。ここで、ボトムカバー８１０、反射板８２０、発光モジュール８３０、８３５、導光板８４０、及び光学シートはバックライトユニット（Ｂａｃｋｌｉｇｈｔ Ｕｎｉｔ）を成すことができる。
発光モジュールは基板８３０上に実装される発光素子パッケージ８３５を含むことができる。ここで、基板８３０はＰＣＢなどを使うことができる。発光素子パッケージ８３５は上述した実施例６００、１２００であってもよい。
ボトムカバー８１０は表示装置８００内の構成要素を収納することができる。そして、反射板８２０はこの図面のように別途の構成要素として備えられることもでき、導光板８４０の後面又はボトムカバー８１０の前面に高反射度の物質でコートされる方式で備えられることもできる。
ここで、反射板８２０は反射率が高くて超薄型として使用可能な素材を使うことができ、ポリエチレンテレフタレート（ＰｏｌｙＥｔｈｙｌｅｎｅ Ｔｅｒｅｐｈｔａｌａｔｅ；ＰＥＴ）を使うことができる。
そして、導光板８３０はポリメチルメタクリレート（ＰｏｌｙＭｅｔｈｙｌＭｅｔｈＡｃｒｙｌａｔｅ；ＰＭＭＡ）、ポリカーボネート（ＰｏｌｙＣａｒｂｏｎａｔｅ；ＰＣ）、又はポリエチレン（ＰｏｌｙＥｔｈｙｌｅｎｅ；ＰＥ）などで形成されることができる。
そして、第１プリズムシート８５０は支持フィルムの一面に透光性及び弾性を有する重合体材料で形成されることができ、重合体は複数の立体構造が反復的に形成されたプリズム層を有することができる。ここで、複数のパターンは、図示のように、山と谷が反復的にストライプ状に備えられることができる。
そして、第２プリズムシート８６０において支持フィルムの一面の山と谷の方向は、第１プリズムシート８５０内の支持フィルムの一面の山と谷の方向に垂直であってもよい。これは、発光モジュールと反射シートから伝達された光をディスプレイパネル１８７０の前面に均一に分散するためである。
そして、図示されてはいないが、導光板８４０と第１プリズムシート８５０の間に拡散シートが配置されることができる。拡散シートはポリエステルとポリカーボネート系の材料でなることができ、バックライトユニットから入射した光の光投射角を屈折及び散乱によって最大に広げることができる。そして、拡散シートは光拡散剤を含む支持層と、光出射面（第１プリズムシートの方向）と光入射面（反射シートの方向）に形成され、光拡散剤を含まない第１レイヤー及び第２レイヤーとを含むことができる。
実施例において、拡散シート、第１プリズムシート８５０、及び第２プリズムシート８６０が光学シートを成す。光学シートは他の組合せ、例えばマイクロレンズアレイでなるかあるいは拡散シートとマイクロレンズアレイの組合せ又は単一プリズムシートとマイクロレンズアレイの組合せなどでなることができる。
ディスプレイパネル８７０には液晶表示パネル（Ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ）が配置されることができ、液晶表示パネル８６０の外に光源を必要とする他の種類の表示装置が備えられることができる。
実施例による半導体素子はレーザーダイオードであってもよい。レーザーダイオードは、発光素子と同様に、上述した構造の第１導電型半導体層、活性層及び第２導電型半導体層を含むことができる。
また、例えば、実施例による半導体素子は光検出器（ｐｈｏｔｏｄｅｔｅｃｔｏｒ）であってもよい。このような光検出器としては、光電池（シリコン、セレン）、光伝導素子（硫化カドミウム、セレン化カドミウム）、フォトダイオード（例えば、ｖｉｓｉｂｌｅ ｂｌｉｎｄ ｓｐｅｃｔｒａｌ ｒｅｇｉｏｎ又はｔｒｕｅ ｂｌｉｎｄ ｓｐｅｃｔｒａｌ ｒｅｇｉｏｎでピーク波長を有するＰＤ）、フォトトランジスタ、光電子増配管、光電管（真空、ガス封入）、ＩＲ（Ｉｎｆｒａ−Ｒｅｄ）検出器などがあるが、実施例はこれに限られない。
また、実施例による半導体素子は必ずしも半導体のみで具現されなく、場合によって金属物質をさらに含むこともできる。例えば、受光素子のような半導体素子はＡｇ、Ａｌ、Ａｕ、Ｉｎ、Ｇａ、Ｎ、Ｚｎ、Ｓｅ、Ｐ、又はＡｓの少なくとも１種で具現されることができ、ｐ型又はｎ型ドーパントでドープされた半導体物質又は真性半導体物質で具現されることもできる。
以上で実施例で説明した特徴、構造、効果などは本発明の少なくとも一つの実施例に含まれ、必ずしも一つの実施例にのみ限定されるものではない。
また、各実施例で例示した特徴、構造、効果などは実施例が属する分野で通常の知識を有する者によって他の実施例でも組合せ又は変形されて実施可能である。したがって、このような組合せと変形についての内容は本発明の範囲に含まれるものと解釈されなければならないであろう。
実施例は放熱効果を向上させることができ、温度上昇に起因する発光効率の低下を防止することができる半導体素子を提供する。
前記半導体構造物の上部面の平面形状は第１辺、第２辺、及び第３辺を含む直角三角形であり、前記第１辺と前記第２辺間の角度は第１角度、前記第１辺と前記第３辺間の角度は第２角度、前記第２辺と前記第３辺間の角度は第３角度であり、前記第１角度は直角、前記第２角度又は前記第３角度は２５°〜６５°であってもよい。
前記半導体構造物の上部面の形状は第１辺、第２辺、及び第３辺を含む直角三角形であり、第１周長と第２周長の比率は１．１〜１．２５であり、前記第１周長は前記第１辺、前記第２辺、及び前記第３辺の和であり、前記第２周長は前記半導体構造物の上部面の面積と同一の面積を有する正三角形の周長であってもよい。
前記複数のパターンはストライプ（ｓｔｒｉｐｅ）状であり、前記複数のパターンのそれぞれの幅は１０μｍ〜２０μｍであり、前記複数のパターン間の離隔距離は２μｍ〜４μｍであってもよい。
実施例による半導体素子の斜視図である。 図１に示した半導体素子のＡＢ方向の断面図である。 図２に示したパターン層の一実施例を示す図である。 図２に示したパターン層の他の実施例を示す図である。 図２に示したパターン層のさらに他の実施例を示す図である。 図２に示したパターン層のさらに他の実施例を示す図である。 他の実施例による半導体素子の斜視図である。 図７に示した半導体素子のＡＢ方向の断面図である。 ＡｌＮパターン層及び他の透光性物質の熱伝導度と熱膨張係数を示す図である。 他の実施例による半導体素子のパターン層を示す図である。 他の実施例による半導体素子のパターン層を示す図である。 他の実施例による半導体素子のパターン層を示す図である。 他の実施例による半導体素子のパターン層を示す図である。 実施例による半導体素子パッケージを示す断面図である。 実施例による半導体素子を示す図である。 実施例による半導体素子を示す図である。 他の実施例による半導体素子パッケージを示す図である。 さらに他の実施例による半導体素子の斜視図である。 図１５に示した半導体素子の上部面を示す図である。 実施例による半導体素子の高さによる光抽出効率を示す図である。 図１５に示した半導体素子の少なくとも一つの角度による第１周長と第２周長の比を示すグラフである。 ＥＬＯＧ成長方式を用いた窒化物系半導体の成長を示した図である。 Ｐｅｎｄｅｏ成長方式を用いた窒化物系半導体の成長を示した図である。 実施例による照明装置を示す図である。 実施例による表示装置を示す図である。
基板１１０は窒化物半導体基板であってもよい。例えば、基板１１０はＡｌｘＧａ１−ｘＮ（０≦ｘ≦０．５）の組成式を有する半導体でなることができる。
パターン層１１５は基板１１０の上面１１１上に配置され、基板１１０及び半導体構造物１３０の熱を放出する又は半導体構造物と基板の間で熱を伝導する役割をすることができる。
パターン層１１５の厚さＴ１が０．５μｍ未満の場合には、熱伝導効果及び放熱効果が非常に小さいことがある。
窒化物半導体層１２０は基板１１０と同一の物質でなることができる。例えば、窒化物半導体層１２０は基板１１０と同一の組成、例えば同一の構成成分及び構成成分間の同一含量比を有してもよいが、これに限定されるものではなく、他の実施例では、基板１１０と違う物質でなることもできる。もしくは、他の実施例では、窒化物半導体層１２０は基板１１０と同一の構成成分を含むが、構成成分間の含量比が基板１１０と違ってもよい。
半導体構造物１３０は、窒化物半導体層１２０上に順次積層される第１導電型半導体層１３２、活性層１３４、及び第２導電型半導体層１３６を含むことができる。
第１導電型半導体層１３２は３族−５族、２族−６族などの化合物半導体、例えばＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体であってもよく、ｎ型ドーパント（例えば、Ｓｉ、Ｇｅ、Ｓｅ、Ｔｅなど）がドープされることができる。
活性層１３４は第１導電型半導体層１３２及び第２導電型半導体層１３６から提供される電子（ｅｌｅｃｔｒｏｎ）と正孔（ｈｏｌｅ）の再結合（ｒｅｃｏｍｂｉｎａｔｉｏｎ）過程で発生するエネルギーによって光を生成することができる。
活性層１３４は３族−５族、２族−６族などの半導体化合物、例えば３族−５族、２族−６族の化合物半導体であってもよく、単一井戸構造、多重井戸構造、量子細線（Ｑｕａｎｔｕｍ−Ｗｉｒｅ）構造、量子ドット（Ｑｕａｎｔｕｍ Ｄｏｔ）、又は量子ディスク（Ｑｕａｎｔｕｍ Ｄｉｓｋ）構造を有することができる。
活性層１３４はＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有することができる。例えば、活性層１３４が量子井戸構造の場合、活性層１３４はＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する井戸層（図示せず）及びＩｎａＡｌｂＧａ１−ａ−ｂＮ（０≦ａ≦１、０≦ｂ≦１、０≦ａ＋ｂ≦１）の組成式を有する障壁層（図示せず）を含むことができる。井戸層のエネルギーバンドギャップは障壁層のエネルギーバンドギャップより低くてもよい。井戸層及び障壁層は少なくとも１回以上交互に積層されることができる。
第２導電型半導体層１３６は３族−５族、２族−６族などの半導体化合物、例えばＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体であってもよく、ｐ型ドーパント（例えば、Ｍｇ、Ｚｎ、Ｃａ、Ｓｒ、Ｂａ）がドープされることができる。
半導体構造物１３０は、第１電極１４２との電気的接触のために、第１導電型半導体層１３２を露出させる一領域２０４を有することができる。
第１電極１４２は露出される第１導電型半導体層１３２の一領域２０４上に配置及び接続されることができる。
第２電極１４４は第２導電型半導体層上に配置されることができ、第２導電型半導体層１３６と電気的に接触する。第１電極１４２、及び第２電極１４４のそれぞれは導電性物質、例えばアルミニウム（Ａｌ）、チタン（Ｔｉ）、クロム（Ｃｒ）、ニッケル（Ｎｉ）、銅（Ｃｕ）、金（Ａｕ）の少なくとも１種を含むことができ、単層又は多層構造に形成されることができる。
窒化物半導体層２３０はパターン層２２５が形成された基板２４０の上面２４１上に配置される。窒化物半導体層２３０は図１及び図２の窒化物半導体層１２０と同一であってもよく、窒化物半導体層１２０についての説明を同様に適用することができる。
半導体構造物２２０は図１及び図２の半導体構造物１３０と同一であってもよく、半導体構造物１３０についての説明を同様に適用することができるが、第１電極の配置のために露出される第１導電型半導体層１３２の一領域についての説明は適用されない。
図１では、半導体構造物１３０を基準に第１及び第２電極が共に半導体構造物１３０の上部に位置するが、図８では半導体構造物２２０を基準に第１電極２５０は半導体構造物２２０の上部に配置され、第２電極２１０は半導体構造物２２０の下部に配置されることができる。
第２電極２１０は反射物質、例えば、Ａｇ、Ｎｉ、Ａｌ、Ｒｈ、Ｐｄ、Ｉｒ、Ｒｕ、Ｍｇ、Ｚｎ、Ｐｔ、Ａｕ及びＨｆの少なくとも１種を含む金属又は合金で形成される反射層を含むことができる。他の実施例では、反射層は金属又は合金とＩＺＯ、ＩＺＴＯ、ＩＡＺＯ、ＩＧＺＯ、ＩＧＴＯ、ＡＺＯ、ＡＴＯなどの透光伝導性物質を用いて単層又は多層に形成されることができる。例えば、反射層はＩＺＯ／Ｎｉ、ＡＺＯ／Ａｇ、ＩＺＯ／Ａｇ／Ｎｉ、ＡＺＯ／Ａｇ／Ｎｉなどに形成されることができる。
第２電極２１０は反射層と第２導電型半導体層２２６の間にオーム層をさらに含むことができる。オーム層は第２導電型半導体層２２６とオーム接触する金属、例えばＩｎ、Ｚｎ、Ｓｎ、Ｎｉ、Ｐｔ及びＡｇの少なくとも１種を含むことができる。また、オーム層は透光伝導性と金属を選択的に使用して形成されることができる。例えば、オーム層はＩＴＯ（ｉｎｄｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＩＺＴＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｔｉｎ ｏｘｉｄｅ）、ＩＡＺＯ（ｉｎｄｉｕｍ ａｌｕｍｉｎｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＩＧＺＯ（ｉｎｄｉｕｍ ｇａｌｌｉｕｍ ｚｉｎ ｃｏｘｉｄｅ）、ＩＧＴＯ（ｉｎｄｉｕｍ ｇａｌｌｉｕｍ ｔｉｎ ｏｘｉｄｅ）、ＡＺＯ（ａｌｕｍｉｎｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＡＴＯ（ａｎｔｉｍｏｎｙ ｔｉｎ ｏｘｉｄｅ）、ＧＺＯ（ｇａｌｌｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）、ＩｒＯｘ、ＲｕＯｘ、ＲｕＯｘ／ＩＴＯ、Ｎｉ、Ａｇ、Ｎｉ／ＩｒＯｘ／Ａｕ及びＮｉ／ＩｒＯｘ／Ａｕ／ＩＴＯの１種以上を含むことができ、単層又は多層に具現されることができる。
第２電極２１０は反射層の下に配置される支持基板をさらに含むことができる。
また、第２電極２１０は支持基板と反射層の間に配置されるバリアー層をさらに含むことができる。また、第２電極２１０はバリアー層と支持基板の間に配置されるボンディング層をさらに含むことができる。
例えば、第１導電型半導体層１１３２はＡｌｘＩｎｙＧａ（１−ｘ−ｙ）Ｎ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体物質を含むことができる。第１導電型半導体層１１３２はＧａＮ、ＩｎＮ、ＡｌＮ、ＩｎＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮ、ＡｌＩｎＮ、ＡｌＧａＡｓ、ＩｎＧａＡｓ、ＡｌＩｎＧａＡｓ、ＧａＰ、ＡｌＧａＰ、ＩｎＧａＰ、ＡｌＩｎＧａＰ及びＩｎＰのいずれか１種以上を含むことができる。
活性層１１３４は第１導電型半導体層１１３２上に配置され、第１導電型半導体層１１３２を通じて注入される電子（又は、正孔）と第２導電型半導体層１１３６を通じて注入される正孔（又は、電子）が互いに会って、活性層１１３４を成す物質固有のエネルギーバンドによって決定されるエネルギーを有する光を放出する層である。活性層１１３４は単一井戸構造、多重井戸構造、単一量子井戸構造、多重量子井戸構造（ＭＱＷ：Ｍｕｌｔｉ Ｑｕａｎｔｕｍ Ｗｅｌｌ）、量子細線（Ｑｕａｎｔｕｍ−Ｗｉｒｅ）構造、又は量子ドット（Ｑｕａｎｔｕｍ Ｄｏｔ）構造の少なくとも一構造に形成されることができる。
第２導電型半導体層１１３６は活性層１１３４上に配置され、半導体化合物で形成されることができる。ＩＩＩ−Ｖ族又はＩＩ−ＶＩ族などの化合物半導体で具現されることができる。例えば、第２導電型半導体層１１３６はＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）の組成式を有する半導体物質を含むことができる。
実施例によると、活性層１１３４が前述したように紫外線波長帯域の光を放出する場合、第２導電型半導体層１１３６は第２導電型第１半導体層１１３６Ａと第２導電型第２半導体層１１３６Ｃを含むことができる。
第１電極１１４２はメッサ食刻（Ｍｅｓａ ｅｔｃｈｉｎｇ）によって露出された第１導電型半導体層１１３２上に配置される。第１電極１１４２はオーム接触する物質を含んでオームの役割をすることができ、よって別途のオーム層（図示せず）が配置される必要がないこともある。もしくは、別途のオーム層が第１電極１１４２の下に配置されることもできる。
図１９を参照すると、基板（ｓｕｂｓｔｒａｔｅ）上で成長する窒化物系半導体（ＧａＮ）の中間にシリコン酸化物（ＳｉＯ２）などでマスクを形成して、マスク１８０１間の領域で成長する窒化物系半導体が垂直成長するだけではなくマスク上で水平成長することができる。この時、マスク１８０１によって欠陷を遮断することにより、マスク１８０１の上部領域では欠陥発生を無くすとか欠陥発生を減らすことができる。
実施例の半導体素子２００Ａは、第１導電型半導体層１１３２、活性層１１３４、及び第２導電型半導体層１１３６を含む半導体構造物１１３０を含むことができる。
図１２及び図１３で説明した第１導電型半導体層１１３２、活性層１２４、及び第２導電型半導体層１１３６の組成及び機能は第１導電型半導体層１１３２、活性層１１２４、及び第２導電型半導体層１１３６に適用されることができる。
図１５には前記既設定の高さが第２領域Ｓ２の上部面から第１導電型半導体層１１３２の一部分に示されているが、これは説明の便宜のためのもので、使用者は便宜によって所定の高さを多様に変形実施することができる。
例えば、第１周長は半導体素子２００Ａの半導体構造物１１３０の上部面の第１辺〜第３辺ａ、ｂ、ｃの長さの和であってもよい。
図１５〜図１８で説明した半導体構造物の形状、第１角α、第２角β又は第３角γ、及び第１周長及び第２周長に対する比率についての説明は図１〜図１０で説明した実施例１００、２００にも同様に適用することができる。
そして、導光板８４０はポリメチルメタクリレート（ＰｏｌｙＭｅｔｈｙｌＭｅｔｈＡｃｒｙｌａｔｅ；ＰＭＭＡ）、ポリカーボネート（ＰｏｌｙＣａｒｂｏｎａｔｅ；ＰＣ）、又はポリエチレン（ＰｏｌｙＥｔｈｙｌｅｎｅ；ＰＥ）などで形成されることができる。
そして、第２プリズムシート８６０において支持フィルムの一面の山と谷の方向は、第１プリズムシート８５０内の支持フィルムの一面の山と谷の方向に垂直であってもよい。これは、発光モジュールと反射シートから伝達された光をディスプレイパネル８７０の前面に均一に分散するためである。
ディスプレイパネル８７０には液晶表示パネル（Ｌｉｑｕｉｄ ｃｒｙｓｔａｌ ｄｉｓｐｌａｙ）が配置されることができ、液晶表示パネルの外に光源を必要とする他の種類の表示装置が備えられることができる。

Claims (10)

  1. 半導体基板；
    前記半導体基板上に配置され、互いに離隔する複数のパターンを含むパターン層；
    前記パターン層上に配置される窒化物半導体層；及び
    第１導電型半導体層、活性層、及び第２導電型半導体層を含み、前記窒化物半導体層上に配置される半導体構造物を含み、
    前記パターン層の熱伝導度は前記半導体基板の熱伝導度、及び前記半導体構造物の熱伝導度より高い、半導体素子。
  2. 前記発光構造物の上部面の平面形状は第１辺、第２辺、及び第３辺を含む直角三角形であり、前記第１辺と前記第２辺間の角度は第１角度、前記第１辺と前記第３辺間の角度は第２角度、前記第２辺と前記第３辺間の角度は第３角度であり、
    前記第１角度は直角、前記第２角度又は前記第３角度は２５°〜６５°である、請求項１に記載の半導体素子。
  3. 前記発光構造物の上部面の形状は第１辺、第２辺、及び第３辺を含む直角三角形であり、第１周長と第２周長の比率は１．１〜１．２５であり、
    前記第１周長は前記第１辺、前記第２辺、及び前記第３辺の和であり、
    前記第２周長は前記発光構造物の上部面の面積と同一の面積を有する正三角形の周長である、請求項１に記載の半導体素子。
  4. 前記パターン層はＡｌＮ層である、請求項１に記載の半導体素子。
  5. 前記複数のパターンはストライプ（ｓｔｒｉｆｅ）状であり、
    前記複数のパターンのそれぞれの幅は１０μｍ〜２０μｍであり、
    前記複数のパターン間の離隔距離は２μｍ〜４μｍである、請求項１に記載の半導体素子。
  6. 前記複数のパターンのそれぞれは円板形又は多面体形であり、
    前記複数のパターンのそれぞれの直径は２μｍ〜５μｍであり、
    前記複数のパターン間の離隔距離は０．４μｍ〜１．５μｍである、請求項１に記載の半導体素子。
  7. 垂直方向に前記複数のパターンのそれぞれの幅又は直径は減少し、前記垂直方向は前記半導体基板から前記半導体構造物に向かう方向である、請求項１に記載の半導体素子。
  8. 前記パターン層は透光性の絶縁物質である、請求項１に記載の半導体素子。
  9. 前記パターン層は前記半導体基板の中心から外周の方向に第１〜第ｎパターンを含み、
    前記第１〜第ｎパターンのそれぞれはリング形であり、
    第ｎ−１パターンは第ｎパターンの内周面の内側に位置する前記半導体基板の上部面に配置される、請求項１に記載の半導体素子。
  10. 前記半導体基板の上面の全面積に対して前記パターン層が占める面積は７０％以上である、請求項５に記載の半導体素子。
JP2018554300A 2016-01-05 2017-01-04 半導体素子 Active JP7094558B2 (ja)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
KR1020160000795A KR102504323B1 (ko) 2016-01-05 2016-01-05 발광 소자
KR10-2016-0000795 2016-01-05
KR1020160001417A KR20170082245A (ko) 2016-01-06 2016-01-06 발광소자 및 이를 포함하는 발광소자 패키지
KR10-2016-0001417 2016-01-06
PCT/KR2017/000091 WO2017119711A1 (ko) 2016-01-05 2017-01-04 반도체 소자

Publications (2)

Publication Number Publication Date
JP2019501541A true JP2019501541A (ja) 2019-01-17
JP7094558B2 JP7094558B2 (ja) 2022-07-04

Family

ID=59274402

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018554300A Active JP7094558B2 (ja) 2016-01-05 2017-01-04 半導体素子

Country Status (5)

Country Link
US (1) US11355672B2 (ja)
EP (1) EP3401966B1 (ja)
JP (1) JP7094558B2 (ja)
CN (1) CN108780828B (ja)
WO (1) WO2017119711A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110085731A (zh) * 2018-01-25 2019-08-02 致伸科技股份有限公司 光源模块
CN115832122B (zh) * 2021-11-19 2023-06-02 北京大学 一种基于二维晶体过渡层的氮化铝复合衬底的制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216961A (ja) * 2005-02-05 2006-08-17 Samsung Electronics Co Ltd 効率的な冷却構造を有する半導体発光素子及びその製造方法
JP2012023249A (ja) * 2009-07-15 2012-02-02 Mitsubishi Chemicals Corp 半導体発光素子、半導体発光装置、半導体発光素子の製造方法、および半導体発光装置の製造方法
JP2014519188A (ja) * 2011-05-20 2014-08-07 エスエヌユー アールアンドディービー ファウンデーション 半導体薄膜構造及びその形成方法
WO2015067183A1 (zh) * 2013-11-07 2015-05-14 上海芯元基半导体科技有限公司 一种ⅲ-ⅴ族氮化物半导体外延片、包含该外延片的器件及其制备方法
JP2015207752A (ja) * 2014-04-08 2015-11-19 パナソニックＩｐマネジメント株式会社 窒化物半導体発光ダイオード

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3139445B2 (ja) 1997-03-13 2001-02-26 日本電気株式会社 ＧａＮ系半導体の成長方法およびＧａＮ系半導体膜
JP3036495B2 (ja) 1997-11-07 2000-04-24 豊田合成株式会社 窒化ガリウム系化合物半導体の製造方法
JPH11274642A (ja) 1998-03-19 1999-10-08 Toshiba Corp 半導体発光素子及びその製造方法
JPH11340576A (ja) 1998-05-28 1999-12-10 Sumitomo Electric Ind Ltd 窒化ガリウム系半導体デバイス
KR100580307B1 (ko) 1998-07-14 2006-05-16 후지쯔 가부시끼가이샤 반도체 레이저 및 반도체 장치
JP4523097B2 (ja) 1999-11-30 2010-08-11 豊田合成株式会社 Ｉｉｉ族窒化物系化合物半導体レーザダイオード
JP2001177146A (ja) 1999-12-21 2001-06-29 Mitsubishi Cable Ind Ltd 三角形状の半導体素子及びその製法
JP4462249B2 (ja) 2005-09-22 2010-05-12 ソニー株式会社 発光ダイオードの製造方法、集積型発光ダイオードの製造方法および窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法
US20070295951A1 (en) * 2006-06-26 2007-12-27 Jen-Inn Chyi Light-emitting diode incorporating an array of light extracting spots
CN101286542A (zh) * 2007-04-09 2008-10-15 台达电子工业股份有限公司 发光二极管装置
JP2009071174A (ja) 2007-09-14 2009-04-02 Rohm Co Ltd 半導体発光素子
JP2010098068A (ja) 2008-10-15 2010-04-30 Showa Denko Kk 発光ダイオード及びその製造方法、並びにランプ
US7781242B1 (en) * 2009-12-10 2010-08-24 Walsin Lihwa Corporation Method of forming vertical structure light emitting diode with heat exhaustion structure
KR20110073039A (ko) * 2009-12-23 2011-06-29 엘지디스플레이 주식회사 질화물 반도체 발광소자와 그 제조방법 및 이를 구비한 액정표시장치
US9214604B2 (en) * 2010-01-21 2015-12-15 Cambridge Cmos Sensors Limited Plasmonic IR devices
CN102244168A (zh) 2010-05-14 2011-11-16 展晶科技(深圳)有限公司 发光二极管及其制造方法
CN102376834A (zh) 2010-08-10 2012-03-14 亚威朗光电(中国)有限公司 非矩形发光器件
CN102544246A (zh) 2010-12-20 2012-07-04 展晶科技(深圳)有限公司 发光二极管晶粒的制作方法
JPWO2012093601A1 (ja) 2011-01-07 2014-06-09 三菱化学株式会社 エピタキシャル成長用基板およびＧａＮ系ＬＥＤデバイス
KR101874573B1 (ko) * 2011-06-07 2018-07-04 엘지이노텍 주식회사 발광소자 및 그 발광 소자의 제조 방법
WO2013008556A1 (ja) * 2011-07-12 2013-01-17 丸文株式会社 発光素子及びその製造方法
US8648328B2 (en) 2011-12-27 2014-02-11 Sharp Laboratories Of America, Inc. Light emitting diode (LED) using three-dimensional gallium nitride (GaN) pillar structures with planar surfaces
KR20130111031A (ko) * 2012-03-30 2013-10-10 삼성전자주식회사 반도체 발광 소자
KR101960790B1 (ko) 2012-07-12 2019-03-21 엘지이노텍 주식회사 발광소자
KR20150113525A (ko) 2014-03-31 2015-10-08 서울바이오시스 주식회사 광학 구조물을 구비하는 발광 소자
CN104795474B (zh) * 2015-04-20 2018-10-16 映瑞光电科技(上海)有限公司 大功率led芯片及其制造方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006216961A (ja) * 2005-02-05 2006-08-17 Samsung Electronics Co Ltd 効率的な冷却構造を有する半導体発光素子及びその製造方法
JP2012023249A (ja) * 2009-07-15 2012-02-02 Mitsubishi Chemicals Corp 半導体発光素子、半導体発光装置、半導体発光素子の製造方法、および半導体発光装置の製造方法
JP2014519188A (ja) * 2011-05-20 2014-08-07 エスエヌユー アールアンドディービー ファウンデーション 半導体薄膜構造及びその形成方法
WO2015067183A1 (zh) * 2013-11-07 2015-05-14 上海芯元基半导体科技有限公司 一种ⅲ-ⅴ族氮化物半导体外延片、包含该外延片的器件及其制备方法
JP2015207752A (ja) * 2014-04-08 2015-11-19 パナソニックＩｐマネジメント株式会社 窒化物半導体発光ダイオード

Also Published As

Publication number Publication date
EP3401966A1 (en) 2018-11-14
JP7094558B2 (ja) 2022-07-04
EP3401966A4 (en) 2018-12-19
US20200395505A1 (en) 2020-12-17
WO2017119711A1 (ko) 2017-07-13
US11355672B2 (en) 2022-06-07
EP3401966B1 (en) 2020-08-19
CN108780828A (zh) 2018-11-09
CN108780828B (zh) 2022-02-11

Similar Documents

Publication Publication Date Title
US9620682B2 (en) Light emitting device
KR102197082B1 (ko) 발광 소자 및 이를 포함하는 발광소자 패키지
KR101953716B1 (ko) 발광소자, 발광 소자 패키지 및 조명 시스템
JP6294031B2 (ja) 発光素子
JP2011249805A (ja) 発光素子
US8884506B2 (en) Light emitting device capable of preventing breakage during high drive voltage and light emitting device package including the same
KR20120134338A (ko) 발광 소자
US20140183573A1 (en) Light emitting device
KR20160046198A (ko) 발광 소자 패키지
KR102066620B1 (ko) 발광 소자
KR20140062945A (ko) 발광소자
KR101799450B1 (ko) 발광 소자 및 발광 소자 패키지
JP2017518633A (ja) 発光素子
JP7094558B2 (ja) 半導体素子
KR20130131116A (ko) 발광소자
KR102140273B1 (ko) 발광 소자 및 이를 포함하는 발광 소자 패키지
KR20130046286A (ko) 발광 소자 패키지 및 라이트 유닛
KR20130065096A (ko) 발광 소자
KR101729267B1 (ko) 발광 소자
KR101154795B1 (ko) 발광 소자, 발광 소자 제조방법 및 발광 소자 패키지
KR102550033B1 (ko) 반도체 소자 및 이를 포함하는 반도체 패키지
KR102187504B1 (ko) 발광소자
KR101998764B1 (ko) 발광 소자
KR101926541B1 (ko) 발광소자
KR102504323B1 (ko) 발광 소자

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20180706

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20191120

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20201127

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20201208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210305

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210601

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20210618

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210819

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20211124

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220218

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220615

R150 Certificate of patent or registration of utility model

Ref document number: 7094558

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150