JP2019217530A - 接合基板の製造方法及び接合基板 - Google Patents

接合基板の製造方法及び接合基板 Download PDF

Info

Publication number
JP2019217530A
JP2019217530A JP2018116987A JP2018116987A JP2019217530A JP 2019217530 A JP2019217530 A JP 2019217530A JP 2018116987 A JP2018116987 A JP 2018116987A JP 2018116987 A JP2018116987 A JP 2018116987A JP 2019217530 A JP2019217530 A JP 2019217530A
Authority
JP
Japan
Prior art keywords
substrate
bonding
piezoelectric substrate
piezoelectric
bonding layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2018116987A
Other languages
English (en)
Other versions
JP7152711B2 (ja
Inventor
淳 内海
Atsushi Uchiumi
淳 内海
毅典 鈴木
Takenori Suzuki
毅典 鈴木
後藤 崇之
Takayuki Goto
崇之 後藤
健介 井手
Kensuke Ide
健介 井手
高木 秀樹
Hideki Takagi
秀樹 高木
優一 倉島
Yuichi Kurashima
優一 倉島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Institute of Advanced Industrial Science and Technology AIST
Mitsubishi Heavy Industries Machine Tool Co Ltd
Original Assignee
National Institute of Advanced Industrial Science and Technology AIST
Mitsubishi Heavy Industries Machine Tool Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Institute of Advanced Industrial Science and Technology AIST, Mitsubishi Heavy Industries Machine Tool Co Ltd filed Critical National Institute of Advanced Industrial Science and Technology AIST
Priority to JP2018116987A priority Critical patent/JP7152711B2/ja
Publication of JP2019217530A publication Critical patent/JP2019217530A/ja
Application granted granted Critical
Publication of JP7152711B2 publication Critical patent/JP7152711B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Pressure Welding/Diffusion-Bonding (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)

Abstract

【課題】圧電基板と支持基板との接合時の反りの発生を防止し、接合強度の向上を図った接合基板の製造方法、及び、接合基板を提供すること。【解決手段】接合基板20は、タンタル酸リチウム、ニオブ酸リチウム、水晶のいずれか1つの圧電材料の単結晶基板から形成される圧電基板17と、シリコン、ゲルマニウム、炭化けい素、ガリウムリン、ガリウム砒素のいずれか1つの半導体材料の単結晶または多結晶基板から形成される支持基板18と、支持基板18の半導体材料を非晶質化させた非晶質半導体材料で圧電基板17の表面17Aに形成される接合層19とを備え、接合層19を介して、圧電基板17と支持基板18とが常温接合される。【選択図】図3

Description

本発明は、圧電基板と支持基板とを接合した接合基板の製造方法、及び、接合基板に関する。
近年、携帯電話端末のような通信機器における高周波フィルタとして、弾性表面波素子(SAW素子)が使用されている。この種の弾性表面波素子は、タンタル酸リチウム(LiTaO)、ニオブ酸リチウム(LiNbO)もしくは水晶(SiO)などの圧電材料の単結晶基板から形成される圧電基板を備えている。これらの圧電材料は、一般に熱膨張率が高く、温度変化の影響を受け易いため、温度変化によってフィルタ特性が不安定となる傾向にある。
このため、圧電基板と、この圧電基板よりも熱膨張率の低い単結晶シリコンからなる支持基板とを接合した接合基板が知られている。この接合基板の製造方法として、従来、タンタル酸リチウム又はニオブ酸リチウムの単結晶基板である圧電基板、及び、シリコンの単結晶基板である支持基板に、真空中でそれぞれアルゴン(Ar)中性原子ビームを照射して両基板の表面を活性化させた後、両表面を接触させた状態で加圧して両基板を常温接合するものが提案されている(例えば、特許文献1参照)。この製造方法では、両基板の表面にそれぞれアルゴン中性原子ビームを照射することで、両基板間にアモルファス層を有する接合基板が形成される。
特許第5583875号公報
ところで、常温接合では、熱処理を必要とせず、基板同士を直接接合できるため、熱処理に伴う基板の膨張等の変形を抑えることができる。しかし、従来の構成では、圧電基板及び支持基板の表面にそれぞれアルゴン中性原子ビームを照射して表面を活性化させるため、活性化処理により基板温度が上昇し、両基板の熱膨張率差によって接合後に、接合基板の反りが発生することが想定される。この反りを解消するために、表面の活性化処理後に、基板を冷却する必要が生じ、その分、製造工程が煩雑になると共に、製造に要する時間が長くなる。更に、従来の構成では、アモルファス層は、圧電基板から支持基板に向かって複数層に分けられており、圧電基板側のアモルファス層には、圧電基板を構成する酸化物を含んで形成されるため、圧電基板と支持基板との接合強度が低下する問題があった。
本発明は、上記に鑑みてなされたものであって、圧電基板と支持基板との接合時の反りの発生を防止し、接合強度の向上を図った接合基板の製造方法、及び、接合基板を提供することを目的とする。
上述した課題を解決し、目的を達成するために、本発明は、タンタル酸リチウム、ニオブ酸リチウム、水晶のいずれか1つの圧電材料の単結晶基板から形成される圧電基板と、シリコン、ゲルマニウム、炭化けい素、ガリウムリン、ガリウム砒素のいずれか1つの半導体材料の単結晶または多結晶基板から形成される支持基板とを常温接合して製造した接合基板の製造方法であって、支持基板に高速原子ビームを照射して、半導体材料をスパッタリングすることにより、圧電基板に半導体材料を非晶質化させた非晶質半導体材料からなる接合層を形成する工程と、接合層を介して、圧電基板と支持基板とを圧接する工程と、を備えることを特徴とする。
この構成によれば、熱膨張率が圧電基板よりも低い支持基板に高速原子ビームを照射して、半導体材料をスパッタリングすることにより、圧電基板に非晶質半導体材料からなる接合層を形成するため、圧電基板の温度上昇に伴う熱膨張を抑制し、圧電基板と支持基板との熱膨張率差によって接合後に、接合基板の反りが発生することを防止できる。また、接合層は、酸化物の単結晶基板から形成される圧電基板の上に形成され、この接合層と支持基板とが接合されるため、圧電基板と支持基板との接合強度の向上を実現できる。
また、接合層を形成する工程では、接合層は、1(nm)以上100(nm)以下の厚みに形成されてもよい。この構成によれば、接合層の厚みが1(nm)よりも小さいと、接合に必要となる十分な膜厚を持つ接合層を接合面に形成することができない。また、接合層の厚みが100(nm)よりも大きいと、スパッタリングされる支持基板の表面の粗さが増大し、圧電基板との接合を達成することができない。このため、接合層の厚みを1(nm)以上100(nm)以下とすることで、接合後の接合基板の反りを防止でき、バックグラインドやダイシングなどの後工程の際に必要となる接合強度を確保できる。
また、接合層を形成する工程の前に、圧電基板に、半導体材料の酸化物または窒化物からなる絶縁層を形成する工程を備えてもよい。この構成によれば、絶縁層が圧電基板と接合層との間に位置するため、圧電基板の絶縁性が保持され、例えば、接合基板を弾性表面波素子に使用した際のフィルタ特性が向上する。
また、本発明は、タンタル酸リチウム、ニオブ酸リチウム、水晶のいずれか1つの圧電材料の単結晶基板から形成される圧電基板と、シリコン、ゲルマニウム、炭化けい素、ガリウムリン、ガリウム砒素のいずれか1つの半導体材料の単結晶または多結晶基板から形成される支持基板と、支持基板の半導体材料を非晶質化させた非晶質半導体材料で圧電基板上に形成される接合層とを備え、接合層を介して、圧電基板と支持基板とが常温接合されたことを特徴とする。
この構成によれば、熱膨張率が圧電基板よりも低い支持基板の半導体材料を非晶質化させた非晶質半導体材料で圧電基板上に接合層を形成するため、圧電基板の温度上昇に伴う熱膨張を抑制し、圧電基板と支持基板との熱膨張率差によって接合後に、接合基板の反りが発生することを防止できる。また、接合層は、酸化物の単結晶基板から形成される圧電基板上に形成され、この接合層と支持基板とが接合されるため、圧電基板と支持基板との接合強度の向上を実現できる。
また、接合層は、1(nm)以上100(nm)以下の厚みに形成されてもよい。この構成によれば、接合層の厚みが1(nm)よりも小さいと、接合に必要となる十分な膜厚を持つ接合層を接合面に形成することができない。また、接合層の厚みが100(nm)よりも大きいと、スパッタリングされる支持基板の表面の粗さが増大し、圧電基板との接合を達成することができない。このため、接合層の厚みを1(nm)以上100(nm)以下とすることで、接合後の接合基板の反りを防止でき、バックグラインドやダイシングなどの後工程の際に必要となる接合強度を確保できる。
また、圧電基板と接合層との間に、半導体材料の酸化物または窒化物からなる絶縁層を備えてもよい。この構成によれば、絶縁層が圧電基板と接合層との間に位置するため、圧電基板の絶縁性が保持され、例えば、接合基板を弾性表面波素子に使用した際のフィルタ特性が向上する。
本発明によれば、圧電基板と支持基板との接合時の反りの発生を防止しつつ、圧電基板と支持基板との接合強度の向上を図ることができる。
図1は、本実施形態に係る接合基板が接合される常温接合装置の構成を模式的に示す断面図である。 図2は、接合前の圧電基板と支持基板の構成を模式的に示す断面図である。 図3は、圧電基板と支持基板とを接合して形成された接合基板の構成を模式的に示す断面図である。 図4は、圧電基板と支持基板との接合界面を模式的に示す断面拡大図である。 図5は、アモルファスシリコン層内における酸素/シリコンの存在量比と表面エネルギーとの関係を示すグラフである。 図6−1は、接合層の厚みと表面エネルギーとの関係を示すグラフである。 図6−2は、支持基板の表面粗さと接合層の厚みとアルゴンビームの照射時間との関係を示すグラフである。 図6−3は、表面粗さと引張強度との関係を示すグラフである。 図7は、圧電基板と支持基板とを接合する工程を示す工程説明図である。 図8は、圧電基板と支持基板とを接合する工程を示す工程説明図である。 図9は、圧電基板と支持基板とを接合する工程を示す工程説明図である。 図10は、別の実施形態に係る圧電基板と支持基板の接合前の構成を模式的に示す断面図である。 図11は、別の実施形態に係る圧電基板と支持基板とを接合して形成された接合基板の構成を模式的に示す断面図である。
以下に、本発明に係る実施形態について、図面を参照して説明する。なお、以下の実施形態によりこの発明が限定されるものではない。また、以下の実施形態における構成要素には、当業者が置換可能かつ容易なもの、あるいは実質的に同一のものが含まれる。
図1は、本実施形態に係る接合基板が接合される常温接合装置の構成を模式的に示す断面図である。常温接合装置10は、図1に示すように、真空チャンバ11と、この真空チャンバ11内に設置される上側ステージ12、下側ステージ13と、高速原子ビーム源(FAB: Fast Atom Beam)14,15と、真空排気装置16とを備えている。
真空チャンバ11は内部を環境から密閉する容器であり、真空排気装置16は、真空チャンバ11の内部から気体を排出する。これにより、真空チャンバ11の内部は、真空雰囲気となる。さらに、真空チャンバ11は、この真空チャンバ11の内部空間と外部とを連通させ、または、分離するゲート(不図示)を備える。
上側ステージ12は、円板状に形成された静電チャック12Aと、この静電チャック12Aを鉛直方向に上下させる圧接機構12Bとを備えている。静電チャック12Aは、円板の下端に誘電層を備え、その誘電層に電圧を印加し、静電力によってその誘電層に圧電基板17を吸着して支持する。圧接機構12Bは、ユーザの操作により、静電チャック12Aを真空チャンバ11に対して鉛直方向に平行移動させる。
下側ステージ13は、その上面に支持基板18を支持するステージであり、図示されていない移送機構を備えている。その移送機構は、ユーザの操作により下側ステージ13を水平方向に平行移動させ、下側ステージ13を鉛直方向に平行な回転軸を中心に回転移動させる。また、下側ステージ13は、その上端に誘電層を備え、その誘電層に電圧を印加し、静電力によってその誘電層に支持基板18を吸着して支持する機構を備えても良い。本実施形態では、上側ステージ12に圧電基板17を支持し、下側ステージ13に支持基板18を支持する構成としたが、これに限るものではなく、上側ステージ12に支持基板18を支持し、下側ステージ13に圧電基板17を支持する構成としてもよい。
高速原子ビーム源14,15は、圧電基板17及び支持基板18の表面の活性化に用いられる中性原子ビーム(例えば、アルゴンビーム)を出射する。一方の高速原子ビーム源14は、上側ステージ12に支持される圧電基板17に向けて配置され、他方の高速原子ビーム源15は、下側ステージ13に支持される支持基板18に向けて配置される。これら高速原子ビーム源14,15からそれぞれ中性原子ビームが照射されることにより、圧電基板17及び支持基板18の各表面を活性化することができる。なお、高速原子ビーム源14,15は、それぞれ単独に動作制御することが可能であり、本実施形態では、支持基板18に対応する一方の高速原子ビーム源15のみを動作させている。
次に、常温接合装置10を用いて常温接合される接合基板20について説明する。図2は、接合前の圧電基板と支持基板の構成を模式的に示す断面図であり、図3は、圧電基板と支持基板とを接合して形成された接合基板の構成を模式的に示す断面図である。図4は、圧電基板と支持基板との接合界面を模式的に示す断面拡大図である。本実施形態に係る接合基板20は、例えば、携帯電話端末のような通信機器における高周波フィルタとして利用される弾性表面波(SAW;Surface Acoustic Wave)素子を構成するものである。接合基板20は、図2及び図3に示すように、圧電基板17と支持基板18とを備え、これら圧電基板17と支持基板18とを接合層19を介して接合することにより形成される。
圧電基板17は、この圧電基板17に印加された力を電圧に変換する、あるいは電圧を力に変換するといった圧電効果を利用したものである。圧電基板17は、タンタル酸リチウム(LiTaO;圧電材料)の単結晶基板から形成されている。圧電基板17を構成する圧電材料としては、タンタル酸リチウム以外にも、ニオブ酸リチウム(LiNbO)もしくは水晶(SiO)を用いることもできる。
支持基板18は、圧電基板17と接合されることにより、圧電基板17を支持する。支持基板18は、圧電基板17を構成する圧電材料よりも熱膨張率の小さなシリコン(Si;半導体材料)の単結晶または多結晶基板から形成されている。また、支持基板18を構成する半導体材料としては、シリコン以外にもゲルマニウム(Ge)、炭化けい素(SiC)、ガリウムリン(GaP)もしくはガリウム砒素(GaAs)等の化合物材料を用いることもできる。圧電基板17の表面17Aと支持基板18の表面18Aは、それぞれ平坦面に形成されている。
圧電基板17と支持基板18とを接合する場合には、図2及び図3に示すように、圧電基板17と支持基板18とをお互いに対向させ、上記した常温接合装置10を用いて常温接合がなされる。この場合、圧電基板17を構成する圧電材料(タンタル酸リチウム)は酸化物であるため、これらを直接接合することはできない。このため、本構成では、圧電基板17と支持基板18との間に接合層19が設けられている。この接合層19は、圧電基板17と支持基板18とを接合するための薄膜であり、支持基板18を構成する半導体材料を非晶質化した非晶質半導体材料(アモルファスシリコン)によって形成されている。
この接合層19は、図2に示すように、圧電基板17の表面17A上に該圧電基板17と一体に形成されており、接合層19の表面19Aと支持基板18の表面18Aとの界面が接合面となる。本構成では、圧電基板17と支持基板18とを非晶質半導体材料からなる接合層19を介して接合しているため、金属材料を介在させた接合と比べて、接合強度を保持しつつフィルタ特性の低下を抑えることができる。
接合層19は、シリコンで形成された支持基板18にアルゴンビームを照射してスパッタリングすることにより、圧電基板17の表面17Aに形成されたものであり、シリコンからアモルファスシリコンに状態を変えて形成されている。発明者は、図4に示すように、支持基板18内の測定点P10,P11及び接合層19内の測定点P12,P13の4か所について、エネルギー分散型X線分析法(EDX分析法)により、物体を構成する元素と濃度の元素分析を行った。EDX分析法は、電子線やX線などの一次線を物体に照射した際に発生する特性X線を半導体検出器に導入し、発生した電子−正孔対のエネルギーと個数から、物体を構成する元素と比率(濃度)を分析する手法である。支持基板18内の測定点P10は、支持基板18の厚み方向の略中央の領域にあり、測定点P11は、測定点P10よりも接合層19に近い領域にある。また、接合層19内の測定点P13は、接合層19の厚み方向の略中央の領域にある。測定点P12は、測定点P13よりも支持基板18に近い領域にある。各測定点P10〜P13における構成元素の比率を表1に示す。
Figure 2019217530
この表1の結果によれば、接合層19は、支持基板18と比較して酸素原子(O)が多く含まれていることが分かる。特に、圧電基板17に近い側の測定点P13での酸素原子の比率の数値が高い。これは、接合時のHO等のチャンバ内残留ガスの吸着等の影響と考えられる。また、一般に、接合層19を構成するアモルファスシリコン層内における酸素/シリコンの存在量比が高くなると、アモルファスシリコン層の表面エネルギーが低下する。具体的には、図5に示すように、アモルファスシリコン層内における酸素/シリコンの存在量比が0.15を超えると、表面エネルギーが低下する傾向にあるため、この酸素/シリコンの存在量比は0.15以下が好ましい。
従来(特許第5583875号公報)の接合プロセスでは、酸化物である圧電基板(圧電材料)側にもアルゴンビームを照射する。このため、圧電基板の表面は、その照射によりアモルファス化した不安定な表面となり、その後支持基板においても同様にアモルファス化し不安定なシリコン表面と結合して接合する。その結果、接合層としてのアモルファスシリコン層内に圧電材料の酸素成分が入り込むため、アモルファスシリコンの活性度が減少し、その表面エネルギーは後述する図6−1に示すように、0.3〜0.5(J/m)程度と十分な接合強度を得ることが難しい。これに対して、本発明では、支持基板18側のみのアルゴンビーム照射となるため、支持基板18の表面は高い活性度を維持し、圧電基板17の表面上の接合層19内における酸素/シリコン存在量比を低く抑えることができる。具体的には、測定点P13での酸素/シリコン存在量比は、0.046(4.3/93.2)であり、測定点P12での酸素/シリコン存在量比は、0.023(2.2/95.5)となり、概ね1/15程度以下であって0.15以下を保持している。このため、本発明の構成では、圧電基板17由来の酸素原子の影響を受けることなく支持基板18と接合できるため、高い接合強度を得ることが可能となる。
ところで、圧電基板17と支持基板18とを接合する場合、圧電基板17にアルゴンビームを照射して圧電基板17の表面17Aを活性化させ、該表面17Aに圧電材料を非晶質化させたアモルファス層(接合層)を形成することもできる。しかし、圧電基板17は、支持基板18よりも熱膨張率が高いため、圧電基板17にアルゴンビームを照射して接合層を形成する構成では、圧電基板17の温度上昇に伴う熱膨張が発生する。このため、圧電基板17と支持基板18との熱膨張率差によって接合後に、接合基板20の反りが発生することが想定される。本構成では、熱膨張率が圧電基板17よりも低い支持基板18にアルゴンビームを照射してシリコンをスパッタリングすることにより、シリコンを非晶質化させたアモルファスシリコンで、圧電基板17上に接合層19を形成する。このため、圧電基板17の温度上昇に伴う熱膨張を抑制することができ、圧電基板17と支持基板18との接合後に、接合基板20に反りが発生することを防止できる。さらに、アモルファスシリコンからなる接合層19は、酸化物の単結晶基板から形成される圧電基板17の表面17Aに形成され、この接合層19の表面19Aと支持基板18の表面18Aとが接合されるため、圧電基板17と支持基板18との接合強度の向上を実現できる。
次に、接合層19を介して接合された接合基板20の接合強度を測定した。接合強度の測定は、ブレード(オープニングクラック)法と呼ばれる評価方法を用いて行った。具体的には、接合基板20の圧電基板17と支持基板18との接合界面に、厚みが100(μm)のブレードを挿入し、両基板20,17の外周部を機械的に剥離させた。ブレード先端から最も剥離が進展した箇所までの距離を測長し、この距離から表面エネルギーを算出し、これを接合強度とした。圧電基板17の表面17Aに形成される接合層19の厚みは、通常、支持基板18にアルゴンビーム15aを照射する照射時間に依存する。すなわち、照射時間を長くするに従って、接合層19の厚みが増加する。
図6−1は、接合層の厚みと表面エネルギー(接合強度)との関係を示すグラフである。また、図6−2は、支持基板の表面粗さと接合層の厚みとアルゴンビームの照射時間との関係を示すグラフである。また、図6−3は、表面粗さと引張強度との関係を示すグラフである。図6−1において、符号(A)は、従来(特許第5583875号公報)の方法による圧電基板と支持基板とを接合した際の接合層の厚みと表面エネルギーとの関係を示すものである。この図6−1に示すように、従来の方法では、接合層の厚みが増加しても表面エネルギーは一定の値(0.5(J/m))で変化していないが、本実施形態では、接合層の厚みが増加するに従って表面エネルギー(接合強度)も増加する傾向にある。接合層の厚みが1(nm)よりも小さいと、接合に必要となる十分な膜厚を持つ接合層を接合面に形成することができない。このため、接合層の厚みを1(nm)以上とすることが好ましい。特に、接合層の厚みを2(nm)以上とすると、表面エネルギーが1(J/m)となり接合強度が向上するため、一層好ましい。また、支持基板18の表面粗さが1(nm Ra)を超えると、図6−3に示すように、引張強度が低下する傾向にある。このため、支持基板18の表面粗さが1(nm Ra)以下、すなわち、接合層の厚みが、100(nm)よりも大きいと、スパッタリングされる支持基板の表面の粗さが増大し、圧電基板との接合を達成することができない。このため、接合層の厚みを100(nm)以下とすることが好ましい。特に、接合層の厚みを80(nm)以下とすると、表面粗さに対応する引張強度を高く維持できるため、接合強度が向上して一層好ましい。このため、接合層の厚みを1(nm)以上100(nm)以下、より好ましくは、2(nm)以上80(nm)以下とすることで、接合後の接合基板の反りを防止でき、バックグラインドやダイシングなどの後工程の際に必要となる接合強度を確保できる。
次に、接合基板20の製造手順について説明する。図7〜図9は、圧電基板と支持基板とを接合する工程を示す工程説明図である。前提として、圧電基板17と支持基板18は、それぞれ表面17A,18Aを平坦に加工されている。
図7に示すように、圧電基板17が常温接合装置10の真空チャンバ11内に搬送され、この圧電基板17は、表面17Aが鉛直下方を向くように、上側ステージ12の静電チャック12Aに支持される。また、真空チャンバ11内に支持基板18が搬送され、この支持基板18は、表面18Aが鉛直上方を向くように、下側ステージ13の上面に載置される。このように、本構成では、圧電基板17と支持基板18とは、表面17A,18Aが対向するように配置される。支持基板18は、シリコンの単結晶基板で形成されており、接合層19を生成する際のスパッタ源としても用いられる。
真空チャンバ11内は真空雰囲気に維持されており、この状態で、高速原子ビーム源15から支持基板18に向けて、アルゴンビーム15aを出射する。支持基板18の表面18Aにアルゴンビーム15aが照射されることにより、支持基板18がスパッタリングされ、支持基板18から弾き出されたシリコン原子が上昇し、図8に示すように、圧電基板17の表面17A上に接合層19が成膜される。また、支持基板18の表面18Aは、スパッタリングされた際に活性化されている。本実施形態では、アルゴンビーム15aの照射を所定時間(例えば1min)行い、圧電基板17の表面17A上に厚さ1(nm)以上の接合層19を形成する。この接合層19は、上述したように、支持基板18を形成するシリコンが非晶質化したアモルファスシリコンである。なお、スパッタリングにより形成される接合層19の厚みは、アルゴンビーム15aの照射時間とほぼ比例関係にあるが、上記した所定時間は例示であり、1(nm)以上の接合層19を形成できれば、高速原子ビーム源の動作条件(電圧,電流等)により照射時間を適宜変更することが可能である。
本実施形態では、支持基板18にアルゴンビーム15aを照射して支持基板18をスパッタリングすることで、圧電基板17の表面17Aに接合層19を形成しているため、接合層19用にスパッタ源を用意する必要が無いと共に、真空チャンバ11内へのスパッタ源の出し入れが低減するため、作業手順を簡素化し、圧電基板17の表面17Aに接合層19を簡単に形成することができる。また、支持基板18にアルゴンビーム15aを照射して支持基板18をスパッタリングすることで、圧電基板17の表面17Aに接合層19を形成することで、圧電基板17に対するアルゴンビーム15aの照射を防止し、圧電基板17の温度上昇に伴う熱膨張を抑制することができる。
続いて、圧電基板17と支持基板18とのアライメントを行った後、図9示すように、上側ステージ12の圧接機構12Bを動作させることで、圧電基板17を支持した静電チャック12Aを鉛直下方に下降させ、圧電基板17と支持基板18とを圧接する。これにより、圧電基板17と支持基板18とが接合層19を介して接合され、接合基板20が形成される。本実施形態では、圧電基板17の表面17Aに接合層19を形成する際に、圧電基板17の温度上昇に伴う熱膨張を抑制しているため、圧電基板17と支持基板18との熱膨張率差によって接合後に、接合基板20の反りが発生することを防止できる。
次に、別の実施形態に係る接合基板50について説明する。図10は、別の実施形態に係る圧電基板と支持基板の接合前の構成を模式的に示す断面図である。図11は、別の実施形態に係る圧電基板と支持基板とを接合して形成された接合基板の構成を模式的に示す断面図である。本実施形態に係る接合基板50は、圧電基板17と接合層19との間に絶縁層21が形成されている点で、上記した接合基板20と構成を異にしている。絶縁層21を設けた点以外は上記した接合基板20と同一の構成を有するため、同一の符号を付して説明を省略する。
図10及び図11に示すように、圧電基板17の表面17Aには、絶縁層21が形成されている。絶縁層21は、電気を通しにくい性質を有する物質で形成された薄膜である。絶縁層21は、支持基板18を形成するシリコン(Si;半導体材料)の酸化物であるシリコン酸化膜(SiO)で形成される。また、絶縁層21として、シリコンの窒化物であるシリコン窒化膜(Si)を用いることもできる。シリコン酸化膜(SiO)もしくはシリコン窒化膜(Si)は、酸化炉、窒化炉、または、化学気相成長(CVD:Chemical Vapor Deposition)装置などにより、接合層19を形成する前に形成されている。
接合層19は、接合直前に絶縁層21の表面21Aに、上記したスパッタリングにより形成されるため高い活性度を維持し、また支持基板18の表面18Aもアルゴンビーム15aの照射により、同様に高い活性度状態となる。このため、両者の接合では高い接合強度を達成することが可能となる。
このように、本実施形態に係る接合基板50は、圧電基板17と接合層19との間に、支持基板18を構成するシリコンの酸化物または窒化物からなる絶縁層21を備えるため、圧電基板17の絶縁性を保持することができる。これによれば、例えば、接合基板50を弾性表面波素子に使用する際に、弾性表面波素子の絶縁性が向上するため、弾性表面波素子のフィルタ特性が向上する。
以上、本発明の実施形態について説明したが、本発明は、上記実施形態に限定されるものではない。
10 常温接合装置
11 真空チャンバ
12 上側ステージ
12A 静電チャック
12B 圧接機構
13 下側ステージ
14,15 高速原子ビーム源
15a アルゴンビーム(高速原子ビーム)
17 圧電基板
18 支持基板
19 接合層
20,50 接合基板
21 絶縁層

Claims (6)

  1. タンタル酸リチウム、ニオブ酸リチウム、水晶のいずれか1つの圧電材料の単結晶基板から形成される圧電基板と、シリコン、ゲルマニウム、炭化けい素、ガリウムリン、ガリウム砒素のいずれか1つの半導体材料の単結晶または多結晶基板から形成される支持基板とを常温接合して製造した接合基板の製造方法であって、
    前記支持基板に高速原子ビームを照射して、前記半導体材料をスパッタリングすることにより、前記圧電基板に前記半導体材料を非晶質化させた非晶質半導体材料からなる接合層を形成する工程と、
    前記接合層を介して、前記圧電基板と前記支持基板とを圧接する工程と、
    を備えることを特徴とする接合基板の製造方法。
  2. 前記接合層を形成する工程では、前記接合層は、1(nm)以上100(nm)以下の厚みに形成されることを特徴とする請求項1に記載の接合基板の製造方法。
  3. 前記接合層を形成する工程の前に、
    前記圧電基板に、前記半導体材料の酸化物または窒化物からなる絶縁層を形成する工程を備えることを特徴とする請求項1または2に記載の接合基板の製造方法。
  4. タンタル酸リチウム、ニオブ酸リチウム、水晶のいずれか1つの圧電材料の単結晶基板から形成される圧電基板と、シリコン、ゲルマニウム、炭化けい素、ガリウムリン、ガリウム砒素のいずれか1つの半導体材料の単結晶または多結晶基板から形成される支持基板と、前記支持基板の前記半導体材料を非晶質化させた非晶質半導体材料で前記圧電基板の上に形成される接合層とを備え、前記接合層を介して、前記圧電基板と前記支持基板とが常温接合されたことを特徴とする接合基板。
  5. 前記接合層は、1(nm)以上100(nm)以下の厚みに形成されることを特徴とする請求項4に記載の接合基板。
  6. 前記圧電基板と前記接合層との間に、前記半導体材料の酸化物または窒化物からなる絶縁層を備えることを特徴とする請求項4または5に記載の接合基板。
JP2018116987A 2018-06-20 2018-06-20 接合基板の製造方法及び接合基板 Active JP7152711B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018116987A JP7152711B2 (ja) 2018-06-20 2018-06-20 接合基板の製造方法及び接合基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018116987A JP7152711B2 (ja) 2018-06-20 2018-06-20 接合基板の製造方法及び接合基板

Publications (2)

Publication Number Publication Date
JP2019217530A true JP2019217530A (ja) 2019-12-26
JP7152711B2 JP7152711B2 (ja) 2022-10-13

Family

ID=69095047

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018116987A Active JP7152711B2 (ja) 2018-06-20 2018-06-20 接合基板の製造方法及び接合基板

Country Status (1)

Country Link
JP (1) JP7152711B2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2021235496A1 (ja) * 2020-05-20 2021-11-25
KR20230069174A (ko) 2020-12-28 2023-05-18 가부시키가이샤 후루야긴조쿠 실리카 열반사판
JP7420922B2 (ja) 2020-03-31 2024-01-23 京セラ株式会社 接合基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252550A (ja) * 2004-03-03 2005-09-15 Fujitsu Media Device Kk 接合基板、弾性表面波素子および弾性表面波デバイス
JP3187231U (ja) * 2013-09-05 2013-11-14 日本碍子株式会社 複合基板
JP2017139720A (ja) * 2016-02-02 2017-08-10 信越化学工業株式会社 複合基板および複合基板の製造方法
WO2018088093A1 (ja) * 2016-11-11 2018-05-17 信越化学工業株式会社 複合基板、表面弾性波デバイスおよび複合基板の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005252550A (ja) * 2004-03-03 2005-09-15 Fujitsu Media Device Kk 接合基板、弾性表面波素子および弾性表面波デバイス
JP3187231U (ja) * 2013-09-05 2013-11-14 日本碍子株式会社 複合基板
JP2017139720A (ja) * 2016-02-02 2017-08-10 信越化学工業株式会社 複合基板および複合基板の製造方法
WO2018088093A1 (ja) * 2016-11-11 2018-05-17 信越化学工業株式会社 複合基板、表面弾性波デバイスおよび複合基板の製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7420922B2 (ja) 2020-03-31 2024-01-23 京セラ株式会社 接合基板
JPWO2021235496A1 (ja) * 2020-05-20 2021-11-25
WO2021235496A1 (ja) * 2020-05-20 2021-11-25 日本碍子株式会社 電気光学素子用複合基板
JP7199571B2 (ja) 2020-05-20 2023-01-05 日本碍子株式会社 電気光学素子用複合基板
JP7401639B2 (ja) 2020-05-20 2023-12-19 日本碍子株式会社 電気光学素子用複合基板
KR20230069174A (ko) 2020-12-28 2023-05-18 가부시키가이샤 후루야긴조쿠 실리카 열반사판

Also Published As

Publication number Publication date
JP7152711B2 (ja) 2022-10-13

Similar Documents

Publication Publication Date Title
JP6375471B1 (ja) 接合体および弾性波素子
US10432169B2 (en) Bonded body and elastic wave element
JP2019217530A (ja) 接合基板の製造方法及び接合基板
US11139427B2 (en) Bonded body and elastic wave element
US11107973B2 (en) Joined body of piezoelectric single-crystal substrate and support substrate
US11070189B2 (en) Joint and elastic wave element
US20190222189A1 (en) Acoustic wave devices and a method of producing the same
US20210111698A1 (en) Bonded body and elastic wave element
JP2019193242A (ja) 表面弾性波素子用複合基板とその製造方法
WO2013129572A1 (ja) 複合基板
JP2021158248A (ja) 接合基板の製造方法
JP6866150B2 (ja) 2つの構造体間の直接接合を実行する方法
JP3080142B2 (ja) 電界放出型冷陰極の製造方法
CN112612149B (zh) 光调制器用接合体、光调制器及光调制器用接合体的制造方法
KR20230007355A (ko) 압전체 복합 기판 및 그 제조 방법
US11411547B2 (en) Joint and elastic wave element
JP2019161634A (ja) 表面弾性波素子用複合基板とその製造方法
JP7420922B2 (ja) 接合基板
JP6131701B2 (ja) 半導体基板の製造方法
JP6621574B1 (ja) 接合体および弾性波素子
JP2023083605A (ja) 複合基板およびその製造方法
JPH06199572A (ja) 炭化珪素成形体の製造方法
JP2014011300A (ja) 半導体装置の製造方法
JPS60154610A (ja) 基板加熱方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210226

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20211203

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20211203

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20220111

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20220208

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20220404

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20220823

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20220920

R150 Certificate of patent or registration of utility model

Ref document number: 7152711

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150